JPWO2016181706A1 - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
JPWO2016181706A1
JPWO2016181706A1 JP2017517636A JP2017517636A JPWO2016181706A1 JP WO2016181706 A1 JPWO2016181706 A1 JP WO2016181706A1 JP 2017517636 A JP2017517636 A JP 2017517636A JP 2017517636 A JP2017517636 A JP 2017517636A JP WO2016181706 A1 JPWO2016181706 A1 JP WO2016181706A1
Authority
JP
Japan
Prior art keywords
circuit module
electronic circuit
conductive film
marking
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017517636A
Other languages
English (en)
Other versions
JP6508333B2 (ja
Inventor
光昭 木戸口
光昭 木戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016181706A1 publication Critical patent/JPWO2016181706A1/ja
Application granted granted Critical
Publication of JP6508333B2 publication Critical patent/JP6508333B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

電子回路モジュール（１００）は、回路基板（１）と、電子部品（４、５）と、埋設層（６）と、導電性膜（７）とを備えている。回路基板（１）は、第１の電極（２Ａないし２Ｄ）が設けられた第１の主面（１Ａ）と、接地用電極（３Ａ、３Ｄ）を含む第２の電極（３Ａないし３Ｄ）が設けられた第２の主面（１Ｂ）と、両主面を接続する側面（１Ｃ）とを有している。電子部品（４、５）は、第１の電極（２Ａないし２Ｄ）に接続されている。埋設層（６）は、回路基板（１）の第１の主面（１Ａ）に、電子部品（４、５）を埋設して設けられている。導電性膜（７）は、接地用電極（３Ａ、３Ｄ）に接続されている。埋設層（６）の外表面は、埋設層（６）の外表面に対して凸状となるマーキング（８Ａ、８Ｂ）を有している。導電性膜（７）は、埋設層（６）の外表面を被覆して形成されている。

Description

この発明は、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールに関するものである。
近年、電子機器の高性能化および製造の効率化の要求に応じて、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールが用いられることが多くなっている。特開２００９−４５８４号公報（特許文献１）には、そのような電子回路モジュールの一例が提案されている。
図７は、特許文献１に記載されている電子回路モジュール３００の断面図である。図７に記載の電子回路モジュール３００では、回路基板３０１、３０２にそれぞれ電子部品３０３、３０４が接続されている。電子部品３０３は、電気絶縁層３０５に埋設されており、電子部品３０４は埋設層３０６に埋設されている。回路基板３０１、３０２は、ビア３０７とビア受けランド３０８とにより、電気的に接続されている。
埋設層３０６の表面には、めっき、蒸着、スパッタリングおよびＣＶＤのうちのいずれかの手段を用いて、シールド層となる導電性膜３０９が設けられている。導電性膜３０９は、ビア３１０の切断面と接続されており、ビア３１０とビア受けランド３０８とを介して、不図示の接地用電極に接続されている。
このような電子回路モジュール３００では、電子回路モジュールそのものをシールドすることに加え、シールド層を非常に薄く形成できるため、電子回路モジュールの一層の小型化および薄型化を図ることができるという利点を有する。
特開２００９−４５８４号公報
上記の電子回路モジュール３００では、先に埋設層３０６の表面に導電性膜３０９を形成した後、製品情報を例えばレーザーによりマーキングする際、薄い導電性膜３０９を貫通してしまい、シールド性能が損なわれる虞がある。また、先にレーザーにより埋設層３０６に凹部を設けてマーキングとした後に、埋設層３０６の表面に導電性膜３０９を形成する場合では、凹部内の特に壁面に導電性膜３０９が付き難く、やはりシールド性能が損なわれる虞がある。
そこで、この発明の目的は、マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを提供することである。
この発明では、マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを得るため、マーキングおよび導電性膜の形態についての改良が図られる。
この発明に係る電子回路モジュールは、回路基板と、電子部品と、埋設層と、導電性膜とを備えている。回路基板は、第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、第１の主面と第２の主面とを接続する側面とを有している。電子部品は、第１の電極に接続されている。埋設層は、回路基板の第１の主面に、電子部品を埋設して設けられている。導電性膜は、接地用電極に接続されている。埋設層の外表面には、埋設層の外表面に対して凸状となるマーキングが設けられている。そして、導電性膜は、埋設層の外表面を被覆して形成されている。
上記の電子回路モジュールでは、埋設層の外表面に対して凸状となるマーキングが設けられており、導電性膜は埋設層の外表面を被覆して形成されている。埋設層の表面に対して凸状となるマーキングは、後述の図１ならびに図３（Ａ）および（Ｃ）に示すように、断面が裾が広がったような形状となっている。このようなマーキングは、その上を導電性膜で被覆した場合でも、微小ながら立体構造が形成されるため、十分認識することができる。
そして、マーキングが上記の形状であるため、その上に被覆された導電性膜の連続性がよく、途中で途切れるようなことがない。したがって、良好なシールド性能を得ることができる。
この発明に係る電子回路モジュールは、以下の特徴を備えることが好ましい。すなわち、マーキングは導電性を有している。そして、導電性膜は、マーキングが露出するように、かつマーキングと共に埋設層の外表面を被覆して形成されている。
上記の電子回路モジュールでは、マーキングは導電性を有し、かつ導電性膜から露出している。そして、埋設層の外表面は、導電性膜およびマーキングにより被覆されている。例えば黒色のカーボンインクを用いて、導電性を有するマーキングを描画する。また、例えばＣｕを用いて、マーキングが露出するように、かつマーキングと接するように導電性膜を形成する。すなわち、色彩の異なるマーキングが導電性膜から露出しているため、マーキングを認識できる。
また、マーキングの上部が導電性膜により被覆されていないため、導電性膜の厚みの分、電子回路モジュールが低背化されている。したがって、良好なシールド性能に加えて、電子回路モジュールの低背化を実現することができる。
この発明に係る電子回路モジュール、およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、マーキングは、吐出装置により描画されている。
上記の電子回路モジュールでは、マーキングが吐出装置により描画されているため、微細なマーキングであっても滲みがなく、明瞭に認識することができる。
この発明に係る電子回路モジュールのさらに好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、マーキングは、インクジェット装置により描画されている。
上記の電子回路モジュールでは、マーキングがインクジェット装置により描画されているため、複雑かつ微細なマーキングであっても滲みがなく、明瞭に認識することができる。
この発明に係る上記の電子回路モジュールは、以下の特徴を備えることがさらに好ましい。すなわち、導電性膜は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されている。
上記の電子回路モジュールでは、導電性膜を上記列挙したような、いわゆる薄膜形成手段により形成している。したがって、導電性膜を薄くすることができるため、電子回路モジュールの低背化を実現することができる。
この発明に係る電子回路モジュールでは、埋設層の外表面に対して凸状となるマーキングが設けられており、導電性膜は埋設層の外表面を被覆して形成されている。埋設層の表面に対して凸状となるマーキングは、断面が裾が広がったような形状となっている。このようなマーキングは、その上を導電性膜で被覆した場合でも、微小ながら立体構造が形成されるため、十分認識することができる。
そして、マーキングが上記の形状であるため、その上に被覆された導電性膜の連続性がよく、途中で途切れるようなことがない。したがって、良好なシールド性能を得ることができる。
この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００の断面図である。 （Ａ）は図１に示した電子回路モジュール１００に相当する電子回路モジュールの上面外観写真であり、（Ｂ）はレーザーを用いて埋設層にマーキングした後、導電性膜を形成した比較例の電子回路モジュールの上面外観写真である。 （Ａ）および（Ｃ）は図１に示した電子回路モジュール１００に相当する電子回路モジュールの断面写真であり、（Ｂ）および（Ｄ）はレーザーを用いて埋設層にマーキングした後、導電性膜を形成した比較例の電子回路モジュールの断面写真である。 図１に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、（Ａ）は埋設層形成工程、（Ｂ）はマーキング描画工程、（Ｃ）は導電性膜形成工程をそれぞれ模式的に示す斜視図である。 この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール２００の断面図である。 図５に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、（Ａ）は埋設層形成工程、（Ｂ）はマーキング描画工程、（Ｃ）は導電性膜形成工程、（Ｄ）はマーキング露出工程をそれぞれ模式的に示す斜視図である。 背景技術の電子回路モジュール３００の断面図である。
以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
−電子回路モジュールの第１の実施形態−
この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００について、図１を用いて説明する。
＜電子回路モジュールの構造＞
図１は、電子回路モジュール１００の断面図である。電子回路モジュール１００は、回路基板１と、電子部品４、５と、埋設層６と、導電性膜７とを備えている。
回路基板１は、第１の電極２Ａないし２Ｄが設けられた第１の主面１Ａと、接地用電極３Ａ、３Ｄを含む第２の電極３Ａないし３Ｄが設けられた第２の主面１Ｂと、第１の主面１Ａと第２の主面１Ｂとを接続する側面１Ｃとを有している。また、回路基板１は、内部導体としてビア導体９とパターン導体１０とを有している。回路基板１としては、ガラス繊維により強化された絶縁性の樹脂材料、またはセラミック材料などを母材として、表面および内部に導体による回路パターンが形成された多層基板を好ましく用いることができる。
電子部品４は、例えばはんだなどの不図示の接合材料により、回路基板１の第１の電極２Ａ、２Ｂに接続されている。また、電子部品５は、同じく回路基板１の第１の電極２Ｃ、２Ｄに接続されている。電子部品４、５は、特に限定はされないが、例えば集積回路やトランジスタのような半導体デバイスをはじめとする能動部品、インダクタやキャパシタ、抵抗をはじめとする受動部品などである。
埋設層６は、回路基板１の第１の主面１Ａに、電子部品３、４を埋設して設けられている。埋設層６は、絶縁性の樹脂材料、または絶縁性の樹脂材料中にフィラーとして例えばガラス材料やシリカなどを分散させたものである。なお、フィラーを含まない、単一の絶縁性の樹脂材料であってもよい。
導電性膜７は、回路基板１の内部導体であるビア導体９とパターン導体１０とを介して回路基板１の接地用電極３Ａ、３Ｄに接続されている。導電性膜７は、図１においては、埋設層６の側面および上面を含む外表面と、回路基板１の側面１Ｃの一部とに亘って形成されている。導電性膜７は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されることが好ましい。なお、導電性膜７は、樹脂母材中に金属フィラーを分散させた導電性樹脂膜を用いてもよい。
埋設層６の外表面は、例えばインクジェット装置により描画された、埋設層６の表面に対して凸状となるマーキング８Ａ、８Ｂを有している。マーキング８Ａ、８Ｂは、電子回路モジュール１００の製品情報を表示している。マーキング８Ａ、８Ｂは、導電性あるいは非導電性のいずれでもよい。そして、導電性膜７は、マーキング８Ａ、８Ｂを有する埋設層６の外表面を被覆して形成されている。
マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できるものであれば、インクジェット装置以外の吐出装置、例えばディスペンサなどであってもよい。マーキングが吐出装置により描画された場合、微細なマーキングであっても滲みがなく、明瞭に認識することができる。特にマーキングがインクジェット装置により描画された場合、複雑かつ微細なマーキングであっても滲みがなく、明瞭に認識することができる。
また、吐出装置に限らず、印刷装置を用いて、埋設層６の表面に対して凸状のマーキング８Ａ、８Ｂを形成してもよい。
上記の形成方法により描画されたマーキング８Ａ、８Ｂは、断面が裾が広がったような、埋設層の表面に対して凸状となる形状を有している。したがって、その上を導電性膜７で被覆した場合でも、微小ながら立体構造７Ａ、７Ｂが形成されるため、マーキングとして認識することができる。
また、マーキング８Ａ、８Ｂが上記の形状であるため、その上に被覆された導電性膜７の連続性がよく、途中で途切れるようなことがない。したがって、マーキング８Ａ、８Ｂが施された場合でも、良好なシールド性能を得ることができる。
上記のこの発明に係る電子回路モジュールの特徴について、図２および図３を用いてさらに説明する。図２（Ａ）は、電子回路モジュール１００に相当する実際の電子回路モジュールの上面外観写真である。図２（Ｂ）は、レーザーを用いて埋設層に凹状のマーキングを施した後、導電性膜を形成した比較例の電子回路モジュールの上面外観写真である。また、図３（Ａ）は、図２（Ａ）に示した電子回路モジュールの断面写真であり、図３（Ｃ）は、図３（Ａ）の中の点線部Ａを拡大したものである。図３（Ｂ）は、図２（Ｂ）に示した電子回路モジュールの断面写真であり、図３（Ｄ）は、図３（Ｂ）の中の点線部Ｂを拡大したものである。
図２（Ａ）と図２（Ｂ）とはそれぞれ斜光で観察したものであるが、この場合、この発明に係る電子回路モジュールのマーキングは、レーザーを用いたマーキングより明瞭に認識できている。これは、図２（Ａ）に示すマーキング部が、インクジェット装置により埋設層の表面より凸状に描画されたマーキングを導電性膜が被覆した、立体構造を有するものとなっているためである。また、この場合、導電性膜により被覆されたマーキング部は、インクジェット装置により描画されたマーキングより幾らか大きくなる。このような立体構造は、斜光で観察すると、光を反射する部分と影となる部分ができるので、マーキングが認識しやすくなる。
また、図３（Ａ）、（Ｃ）と、図３（Ｂ）、（Ｄ）とを比較すると、この発明に係る電子回路モジュールの導電性膜は、マーキングにレーザーを用いた電子回路モジュールの導電性膜よりも、連続性に優れていることが分かる。インクジェット装置により描画されたマーキングは、断面が裾が広がったような、埋設層の表面に対して凸状となる形状を有している。導電性膜はその上を被覆しているため、マーキングの形状に倣って形成され、途中で途切れることがない。すなわち、マーキングを施した場合でも、良好なシールド性を得ることができている。
一方、レーザーにより描画されたマーキングは、断面が埋設層の表面に対して凹状となる形状を有している。この凹状のマーキングの壁面には、スパッタリングなどによる導電性膜の形成が困難であり、図３（Ｄ）から特に分かるように、凹状のマーキングの壁面に、導電性膜の不連続箇所が発生している。すなわち、マーキングを施すことにより、シールド性が低下する虞がある。したがって、この発明に係る電子回路モジュールの第１の実施形態では、良好なシールド性能を得ることができている。
＜電子回路モジュールの製造方法＞
図１に示した電子回路モジュール１００の製造方法の一例について、図４を用いて説明する。なお、回路基板１を準備し、第１の電極２Ａないし２Ｄに電子部品４、５を接続するまでの工程の説明は省略する。
＜埋設層形成工程＞
図４（Ａ）は、電子回路モジュール１００の製造方法における埋設層形成工程を模式的に示す斜視図である。埋設層形成工程により、回路基板１の第１の主面１Ａ（不図示）に、電子部品４、５（不図示）を埋設する埋設層６が設けられる。なお、この埋設層形成工程は、回路基板１の集合体である集合基板の状態で行なってもよい。すなわち、集合基板の第１の主面に集合状態の埋設層を形成した後、例えばダイシングソーなどにより個片化された、埋設層６が設けられた回路基板１を得るようにしてもよい。
＜マーキング描画工程＞
図４（Ｂ）は、電子回路モジュール１００の製造方法におけるマーキング描画工程を模式的に示す斜視図である。この実施形態におけるマーキング描画工程では、インクジェット装置により、埋設層６の上面にマーキング８Ａ、８Ｂが描画される。これらのマーキング８Ａ、８Ｂは、図３（Ａ）、（Ｃ）に示すように、断面が裾が広がったような形状となっている。また、前述したように、マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できる方法が用いられる。
また、このマーキング描画工程も、集合基板の第１の主面に集合状態の埋設層を形成した状態で行なってもよい。その後、上記と同様にして、マーキング８Ａ、８Ｂが描画された埋設層６を有する回路基板１を得るようにしてもよい。
＜導電性膜形成工程＞
図４（Ｃ）は、電子回路モジュール１００の製造方法における導電性膜形成工程を模式的に示す斜視図である。導電性膜７は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されることが好ましい。導電性膜７の材質は、特に限定されるものではなく、導電率の高さ、形成のし易さおよび価格などの点から適宜選択することができる。なお、複数の導電性膜を積層するようにしてもよい。導電性膜形成工程により、導電性膜７がマーキング８Ａ、８Ｂを有する埋設層６の外表面を被覆して形成される。以上で説明した製造方法により、導電性膜７の連続性が維持されつつ、微小ながら認識することができる立体構造７Ａ、７Ｂが形成される。
−電子回路モジュールの第２の実施形態−
この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール２００について、図５を用いて説明する。なお、図１に示した電子回路モジュール１００と重複する構成要素については、適宜説明を省略する。
＜電子回路モジュールの構造＞
図５は、電子回路モジュール２００の断面図である。電子回路モジュール２００は、例えばインクジェット装置によりカーボンインクを用いて描画された、埋設層６の表面に対して凸状となる導電性のマーキング８Ａ、８Ｂを有している。そして、マーキング８Ａ、８Ｂは、導電性膜７と接しつつ、その上部が導電性膜７から露出している。
すなわち、電子回路モジュール２００においては、埋設層６の外表面は、導電性膜７および導電性のマーキング８Ａ、８Ｂにより被覆されている。この場合、電子回路モジュール１００のように立体構造７Ａ、７Ｂは形成されていないが、色彩の異なるマーキング８Ａ、８Ｂが導電性膜７から露出しているため、マーキング８Ａ、８Ｂを認識できる。なお、第１の実施形態と同じく、マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できる方法が用いられる。
また、マーキング８Ａ、８Ｂの上部が導電性膜７により被覆されていないため、導電性膜７の厚みの分、電子回路モジュール２００は低背化されている。したがって、この発明に係る電子回路モジュールの第２の実施形態は、良好なシールド性能に加えて、電子回路モジュールの低背化を実現することができる。なお、図５では、マーキング８Ａ、８Ｂの上面と導電性膜７の上面とが同一の高さとなっているように図示されているが、各上面の高さは異なっていてもよい。
＜電子回路モジュールの製造方法＞
図５に示した電子回路モジュール２００の製造方法の一例について、図６を用いて説明する。なお、マーキング描画工程（図６（Ｂ））でのインクジェットによる描画において、導電性のインクを用いること以外は、導電性膜形成工程（図６（Ｃ））まで前述の電子回路モジュール１００の製造方法の一例と同様であるため、そこまでの説明を省略する。
図６（Ｄ）は、電子回路モジュール２００の製造方法におけるマーキング露出工程を模式的に示す斜視図である。この工程では、図６（Ｃ）に示す導電性膜形成工程により導電性のマーキング８Ａ、８Ｂの上部を被覆した導電性膜７（立体構造７Ａ、７Ｂ）を除去し、マーキング８Ａ、８Ｂの上部を露出させる。導電性膜７の除去は、平面研削またはブラスト処理などの方法を用いることができる。以上で説明した製造方法により、埋設層６の外表面は、導電性膜７および導電性のマーキング８Ａ、８Ｂにより被覆されることになる。その結果、良好なシールド性能と電子回路モジュールの低背化とを両立させることができる。
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。すなわち、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールであれば、この発明を適用することができる。例えば、電子部品の種類および個数、回路基板の構成、導電性膜の形成状態、ならびにマーキングの種類および個数は、電子回路モジュールに必要とされる機能および製品情報に合わせて適宜に変更することができる。
以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを提供することができる。
１００，２００ 電子回路モジュール、１ 回路基板、１Ａ 第１の主面、１Ｂ 第２の主面、１Ｃ 側面、２Ａ，２Ｂ，２Ｃ，２Ｄ 第１の電極、３Ａ，３Ｂ，３Ｃ，３Ｄ 第２の電極、４，５ 電子部品、６ 埋設層、７ 導電性膜、８Ａ，８Ｂ マーキング。

Claims (5)

  1. 第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、前記第１の主面と前記第２の主面とを接続する側面とを有する回路基板と、
    前記第１の電極に接続された電子部品と、
    前記回路基板の前記第１の主面に、前記電子部品を埋設して設けられた埋設層と、
    前記接地用電極に接続された導電性膜と、を備える電子回路モジュールであって、
    前記埋設層の外表面には、前記埋設層の外表面に対して凸状となるマーキングが設けられており、前記導電性膜は、前記埋設層の外表面を被覆して形成されている、電子回路モジュール。
  2. 前記マーキングは導電性を有しており、
    前記導電性膜は、前記マーキングが露出するように、かつ前記マーキングと共に前記埋設層の外表面を被覆して形成されている、請求項１に記載の電子回路モジュール。
  3. 前記マーキングは、吐出装置により描画されている、請求項１または請求項２に記載の電子回路モジュール。
  4. 前記マーキングは、インクジェット装置により描画されている、請求項３に記載の電子回路モジュール。
  5. 前記導電性膜は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されている、請求項１ないし請求項４のいずれか１項に記載の電子回路モジュール。
JP2017517636A 2015-05-14 2016-03-18 電子回路モジュール Active JP6508333B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015098664 2015-05-14
JP2015098664 2015-05-14
PCT/JP2016/058761 WO2016181706A1 (ja) 2015-05-14 2016-03-18 電子回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2016181706A1 true JPWO2016181706A1 (ja) 2018-01-11
JP6508333B2 JP6508333B2 (ja) 2019-05-08

Family

ID=57248030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017517636A Active JP6508333B2 (ja) 2015-05-14 2016-03-18 電子回路モジュール

Country Status (5)

Country Link
US (1) US10834821B2 (ja)
JP (1) JP6508333B2 (ja)
CN (1) CN107535080B (ja)
TW (1) TWI612860B (ja)
WO (1) WO2016181706A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190924A (ja) * 2017-05-11 2018-11-29 株式会社村田製作所 電子部品および電子部品の製造方法
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
TW202008534A (zh) * 2018-07-24 2020-02-16 日商拓自達電線股份有限公司 屏蔽封裝體及屏蔽封裝體之製造方法
KR102626315B1 (ko) 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
JP7385596B2 (ja) * 2018-11-21 2023-11-22 タツタ電線株式会社 シールドパッケージ
JP7151906B2 (ja) * 2019-09-12 2022-10-12 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
KR20220026660A (ko) * 2020-08-25 2022-03-07 삼성전자주식회사 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
US6133342A (en) * 1999-01-21 2000-10-17 Marconi Data Systems Inc. Coating composition
JP2002134660A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
US20080179761A1 (en) * 2007-01-26 2008-07-31 Texas Instruments Incorporated Semiconductor package having evaporated symbolization
JP5127315B2 (ja) 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
EP2257969B1 (en) * 2008-02-28 2017-12-20 3M Innovative Properties Company Methods of patterning a conductor on a substrate
US20100247893A1 (en) * 2009-03-25 2010-09-30 Goldeneye, Inc. High quality luminescent materials for solid state lighting applications
WO2011148429A1 (ja) * 2010-05-28 2011-12-01 信越ポリマー株式会社 透明導電膜及びこれを用いた導電性基板
KR100986664B1 (ko) * 2010-07-05 2010-10-11 이충해 교류용 발광 다이오드 발광 장치
TWI593324B (zh) * 2011-04-28 2017-07-21 鐘化股份有限公司 新穎導電層一體型可撓性印刷基板
KR102076047B1 (ko) * 2013-06-25 2020-02-11 삼성전자주식회사 반도체 패키지 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Also Published As

Publication number Publication date
JP6508333B2 (ja) 2019-05-08
CN107535080A (zh) 2018-01-02
TWI612860B (zh) 2018-01-21
TW201644342A (zh) 2016-12-16
WO2016181706A1 (ja) 2016-11-17
US20180077802A1 (en) 2018-03-15
CN107535080B (zh) 2019-08-06
US10834821B2 (en) 2020-11-10

Similar Documents

Publication Publication Date Title
WO2016181706A1 (ja) 電子回路モジュール
KR101726568B1 (ko) 회로기판 제조방법
TWI343766B (en) Printed circuit board
US20090288873A1 (en) Wiring board and method of manufacturing the same
US20140030471A1 (en) Component-embedded resin substrate and method for manufacturing same
JPWO2016121491A1 (ja) 電子回路モジュール
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
CN104321864A (zh) 具有非共面的、包封的微电子器件和无焊内建层的微电子封装
US20130130493A1 (en) Connecting pad producing method
JP5173758B2 (ja) 半導体パッケージの製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
US9082723B2 (en) Semiconductor package and fabrication method thereof
CN106158786A (zh) 半导体封装体及其制作方法
US9468108B2 (en) Method and structure for forming contact pads on a printed circuit board using zero under cut technology
CN105990307B (zh) 封装基板及包含该封装基板的封装结构及其制作方法
JP2015050307A (ja) 配線基板およびその製造方法
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
TW201703601A (zh) 一種柔性線路板及其製作方法
US9420690B2 (en) Connector
JP2019207928A (ja) プリント配線板およびその製造方法
US20230397337A1 (en) Method for manufacturing substrate with built-in components, and substrate with built-in components
TW201138581A (en) Circuit board structure and fabrication method thereof
KR102472433B1 (ko) 인쇄회로기판
KR101229591B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
KR20160067576A (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180612

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190318

R150 Certificate of patent or registration of utility model

Ref document number: 6508333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150