CN107535080A - 电子电路模块 - Google Patents

电子电路模块 Download PDF

Info

Publication number
CN107535080A
CN107535080A CN201680026772.XA CN201680026772A CN107535080A CN 107535080 A CN107535080 A CN 107535080A CN 201680026772 A CN201680026772 A CN 201680026772A CN 107535080 A CN107535080 A CN 107535080A
Authority
CN
China
Prior art keywords
mark
electronic circuit
circuit module
mentioned
conducting film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680026772.XA
Other languages
English (en)
Other versions
CN107535080B (zh
Inventor
木户口光昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107535080A publication Critical patent/CN107535080A/zh
Application granted granted Critical
Publication of CN107535080B publication Critical patent/CN107535080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

电子电路模块(100)具备电路基板(1)、电子部件(4、5)、埋设层(6)、以及导电膜(7)。电路基板(1)具有设置有第一电极(2A～2D)的第一主面(1A)、设置有包含接地用电极(3A、3D)的第二电极(3A～3D)的第二主面(1B)、以及连接两主面的侧面(1C)。电子部件(4、5)与第一电极(2A～2D)连接。埋设层(6)在电路基板(1)的第一主面(1A)设置为埋设电子部件(4、5)。导电膜(7)与接地用电极(3A、3D)连接。埋设层(6)的外表面具有相对于埋设层(6)的外表面成为凸状的标记(8A、8B)。导电膜(7)形成为覆盖埋设层(6)的外表面。

Description

电子电路模块
技术领域
本发明涉及在电路基板连接电子部件，并埋设于在表面设置有导电膜的埋设层而成的电子电路模块。
背景技术
近年，根据电子设备的高性能化以及制造的高效化的要求，使用在电路基板连接电子部件，并埋设于在表面设置有导电膜的埋设层而成的电子电路模块的情况增多。日本特开2009－4584号公报(专利文献1)提出了那样的电子电路模块的一个例子。
图7是专利文献1记载的电子电路模块300的剖视图。在图7所记载的电子电路模块300中，在电路基板301、302分别连接电子部件303、304。电子部件303埋设于电绝缘层305，电子部件304埋设于埋设层306。电路基板301、302通过贯通孔307和贯通孔接受盘308电连接。
在埋设层306的表面，使用镀覆、蒸镀、溅射以及化学气相沉积中的任意一种方法，设置成为屏蔽层的导电膜309。导电膜309与贯通孔310的切剖面连接，并经由贯通孔310和贯通孔接受盘308与未图示的接地用电极连接。
在这样的电子电路模块300中，除了对电子电路模块本身进行屏蔽之外，还能够非常薄地形成屏蔽层，所以具有能够实现电子电路模块的进一步的小型化以及轻薄化这样的优点。
专利文献1：日本特开2009－4584号公报
在上述的电子电路模块300中，先在埋设层306的表面形成导电膜309，之后在例如通过激光标记产品信息时，有贯通较薄的导电膜309，而损害屏蔽性能的担心。另外，在先通过激光在埋设层306设置凹部作为标记，之后在埋设层306的表面形成导电膜309的情况下，不容易在凹部内的特别是壁面附加导电膜309，结果有损害屏蔽性能的担心。
发明内容
因此，本发明的目的在于提供即使在实施了标记的情况下，也具有良好的屏蔽性能的电子电路模块。
在本发明中，为了得到即使在实施了标记的情况下，也具有良好的屏蔽性能的电子电路模块，而谋求对标记以及导电膜的形态的改进。
本发明所涉及的电子电路模块具备电路基板、电子部件、埋设层、以及导电膜。电路基板具有设置有第一电极的第一主面、设置有包含接地用电极的第二电极的第二主面、以及连接第一主面与第二主面的侧面。电子部件与第一电极连接。埋设层在电路基板的第一主面埋设电子部件而设置。导电膜与接地用电极连接。在埋设层的外表面设置有相对于埋设层的外表面成为凸状的标记。而且，导电膜形成为覆盖埋设层的外表面。
在上述的电子电路模块中，设置相对于埋设层的外表面成为凸状的标记，导电膜形成为覆盖埋设层的外表面。如后述的图1及图3(A)以及(C)所示，相对于埋设层的表面成为凸状的标记成为剖面的末端变宽这样的形状。这样的标记即使在以导电膜覆盖于其上的情况下，由于形成微小并且立体的结构，所以也能够充分识别。
而且，由于标记是上述的形状，所以覆盖于其上的导电膜的连续性较好，不会在中途中断。因此，能够得到良好的屏蔽性能。
优选本发明所涉及的电子电路模块具备以下的特征。即，标记具有导电性。而且，导电膜形成为标记露出并且与标记一起覆盖埋设层的外表面。
在上述的电子电路模块中，标记具有导电性，并且从导电膜露出。而且，埋设层的外表面被导电膜以及标记覆盖。例如使用黑色的碳墨，描绘具有导电性的标记。另外，例如使用Cu，将导电膜形成为标记露出并且与标记相接。即，颜色不同的标记从导电膜露出，所以能够识别标记。
另外，由于标记的上部未被导电膜覆盖，所以电子电路模块与导电膜的厚度对应地低背化。因此，除了良好的屏蔽性能之外，还能够实现电子电路模块的低背化。
还优选本发明所涉及的电子电路模块及其优选的实施方式具备以下的特征。即，通过排出装置描绘标记。
在上述的电子电路模块中，由于通过排出装置描绘标记，所以即使是微小的标记也没有洇润，而能够清晰地识别。
还优选本发明所涉及的电子电路模块的进一步优选的实施方式具备以下的特征。即，通过喷墨装置描绘标记。
在上述的电子电路模块中，由于通过喷墨装置描绘标记，所以即使是复杂并且微小的标记也没有洇润，而能够清晰地识别。
还优选本发明所涉及的上述的电子电路模块具备以下的特征。即，使用从溅射、镀覆、蒸镀以及化学气相沉积中选择的至少一种方法形成导电膜。
在上述的电子电路模块中，通过上述列举的所谓的薄膜形成方法形成导电膜。因此，能够使导电膜变薄，所以能够实现电子电路模块的低背化。
在本发明所涉及的电子电路模块中，设置相对于埋设层的外表面成为凸状的标记，导电膜形成为覆盖埋设层的外表面。相对于埋设层的表面成为凸状的标记成为剖面的末端变宽这样的形状。这样的标记即使在以导电膜覆盖于其上的情况下，由于形成微小并且立体的结构，所以也能够充分识别。
而且，由于标记为上述的形状，所以覆盖于其上的导电膜的连续性较好，不会在中途中断。因此，能够得到良好的屏蔽性能。
附图说明
图1是作为本发明所涉及的电子电路模块的第一实施方式的电子电路模块100的剖视图。
图2(A)是相当于图1所示的电子电路模块100的电子电路模块的上面外观照片，(B)是使用激光对埋设层进行标记，之后形成导电膜的比较例的电子电路模块的上面外观照片。
图3(A)以及(C)是相当于图1所示的电子电路模块100的电子电路模块的剖面照片，(B)以及(D)是使用激光对埋设层进行标记，之后形成导电膜的比较例的电子电路模块的剖面照片。
图4是用于说明图1所示的电子电路模块100的制造方法的一个例子的图，(A)是示意地表示埋设层形成工序的立体图，(B)是示意地表示标记描绘工序的立体图，(C)是示意地表示导电膜形成工序的立体图。
图5是作为本发明所涉及的电子电路模块的第二实施方式的电子电路模块200的剖视图。
图6是用于说明图5所示的电子电路模块100的制造方法的一个例子的图，(A)是示意地表示埋设层形成工序的立体图，(B)是示意地表示标记描绘工序的立体图，(C)是示意地表示导电膜形成工序的立体图，(D)是示意地表示标记露出工序的立体图。
图7是背景技术的电子电路模块300的剖视图。
具体实施方式
以下示出本发明的实施方式，并进一步对本发明的特征部分进行详细说明。
电子电路模块的第一实施方式
使用图1对作为本发明所涉及的电子电路模块的第一实施方式的电子电路模块100进行说明。
＜电子电路模块的结构＞
图1是电子电路模块100的剖视图。电子电路模块100具备电路基板1、电子部件4、5、埋设层6、以及导电膜7。
电路基板1具有设置有第一电极2A～2D的第一主面1A、设置有包含接地用电极3A、3D的第二电极3A～3D的第二主面1B、以及连接第一主面1A和第二主面1B的侧面1C。另外，电路基板1具有贯通孔导体9和图案导体10作为内部导体。作为电路基板1，能够优选使用以通过玻璃纤维强化的绝缘性的树脂材料，或者陶瓷材料等为母材，并在表面以及内部形成了由导体构成的电路图案的多层基板。
电子部件4例如通过焊料等未图示的接合材料，与电路基板1的第一电极2A、2B连接。另外，电子部件5同样地与电路基板1的第一电极2C、2D连接。电子部件4、5虽然并不特别限定，但例如是以集成电路、晶体管那样的半导体器件为首的主动部件，或者以电感器、电容器、电阻为首的被动部件等。
埋设层6在电路基板1的第一主面1A，设置为埋设电子部件3、4。埋设层6是绝缘性的树脂材料，或者是例如使玻璃材料、二氧化硅等作为填料分散到绝缘性的树脂材料中后的材料。此外，也可以是不包含填料的单一的绝缘性的树脂材料。
导电膜7经由作为电路基板1的内部导体1的贯通孔导体9和图案导体10与电路基板1的接地用电极3A、3D连接。在图1中，导电膜7形成至包含埋设层6的侧面以及上面的外表面、和电路基板1的侧面1C的一部分。优选导电膜7使用从溅射、镀覆、蒸镀以及化学气相沉积选择的至少一种方法形成。此外，导电膜7也可以使用使金属填料分散于树脂母材中的导电性树脂膜。
埋设层6的外表面例如具有由喷墨装置描绘的相对于埋设层6的表面成为凸状的标记8A、8B。标记8A、8B显示电子电路模块100的产品信息。标记8A、8B可以是导电性或者非导电性的任意一种。而且，导电膜7形成为覆盖具有标记8A、8B的埋设层6的外表面。
标记8A、8B的形成方法只要是能够将标记8A、8B形成为相对于埋设层6的表面成为凸状，则也可以是喷墨装置以外的排出装置例如分配器等。在通过排出装置描绘标记的情况下，即使是微小的标记也不会洇润，而能够清晰地识别。特别是在通过喷墨装置描绘标记的情况下，即使是复杂并且微小的标记也不会洇润，而能够清晰地识别。
另外，并不限定于排出装置，也可以使用打印装置，对埋设层6的表面形成凸状的标记8A、8B。
通过上述的形成方法描绘的标记8A、8B具有剖面的末端变宽那样的相对于埋设层的表面成为凸状的形状。因此，即使在其上被导电膜7覆盖的情况下，也形成微小并且立体的结构7A、7B，所以能够作为标记识别。
另外，由于标记8A、8B是上述的形状，所以在其上覆盖的导电膜7的连续性较好，不会在中途中断。因此，即使在施加了标记8A、8B的情况下，也能够得到良好的屏蔽性能。
使用图2以及图3对上述的本发明所涉及的电子电路模块的特征进行进一步说明。图2(A)是相当于电子电路模块100的实际的电子电路模块的上面外观照片。图2(B)是使用激光在埋设层施加凹状的标记，之后形成导电膜的比较例的电子电路模块的上面外观照片。另外，图3(A)是图2(A)所示的电子电路模块的剖面照片，图3(C)是放大了图3(A)中的虚线部A后的图。图3(B)是图2(B)所示的电子电路模块的剖面照片，图3(D)是放大了图3(B)中的虚线部B后的图。
图2(A)和图2(B)分别是利用斜光观察到的图，但该情况下，本发明所涉及的电子电路模块的标记与使用激光的标记相比能够清晰地识别。这是因为图2(A)所示的标记部具有由导电膜覆盖通过喷墨装置而与埋设层的表面相比描绘为凸状的标记的立体结构。另外，该情况下，被导电膜覆盖的标记部比由喷墨装置描绘的标记稍大。若以斜光观察这样的立体结构，则形成反射光的部分和成为影子的部分，所以容易识别标记。
另外，若比较图3(A)、(C)和图3(B)、(D)，则可知本发明所涉及的电子电路模块的导电膜与标记使用激光的电子电路模块的导电膜相比，连续性优异。通过喷墨装置描绘的标记具有剖面的末端较宽那样的相对于埋设层的表面成为凸状的形状。导电膜由于覆盖于其上，所以沿着标记的形状形成，而不会在中途中断。即，即使在施加标记的情况下，也能够得到良好的屏蔽性。
另一方面，通过激光描绘的标记具有剖面相对于埋设层的表面成为凹状的形状。在该凹状的标记的壁面不容易通过溅射等形成导电膜，特别是根据图3(D)可知，在凹状的标记的壁面产生导电膜的不连续的地方。即，有由于施加标记，而屏蔽性降低的担心。因此，在本发明所涉及的电子电路模块的第一实施方式中，能够得到良好的屏蔽性能。
＜电子电路模块的制造方法＞
使用图4对图1所示的电子电路模块100的制造方法的一个例子进行说明。此外，省略到准备电路基板1，并将电子部件4、5与第一电极2A～2D连接为止的工序的说明。
＜埋设层形成工序＞
图4(A)是示意地表示电子电路模块100的制造方法中的埋设层形成工序的立体图。通过埋设层形成工序，在电路基板1的第一主面1A(未图示)设置埋设电子部件4、5(未图示)的埋设层6。此外，也可以在电路基板1的集合体亦即集合基板的状态下进行该埋设层形成工序。即，也可以在集合基板的第一主面形成集合状态的埋设层，之后例如通过切割锯等得到单片化的设置有埋设层6的电路基板1。
＜标记描绘工序＞
图4(B)是示意地表示电子电路模块100的制造方法中的标记描绘工序的立体图。在该实施方式中的标记描绘工序中，通过喷墨装置，在埋设层6的上表面描绘标记8A、8B。如图3(A)、(C)所示，这些标记8A、8B成为剖面的末端变宽这样的形状。另外，如上述那样，标记8A、8B的形成方法使用能够将标记8A、8B形成为相对于埋设层6的表面成为凸状的方法。
另外，该标记描绘工序也可以在集合基板的第一主面形成了集合状态的埋设层的状态下进行。之后，与上述相同，也可以得到具有描绘了标记8A、8B的埋设层6的电路基板1。
＜导电膜形成工序＞
图4(C)是示意地表示电子电路模块100的制造方法中的导电膜形成工序的立体图。优选导电膜7使用从溅射、镀覆、蒸镀以及化学气相沉积选择的至少一种方法形成。导电膜7的材质并不特别限定，能够根据导电率的高低、形成容易度以及价格等适当地选择。此外，也可以层叠多个导电膜。通过导电膜形成工序，导电膜7形成为覆盖具有标记8A、8B的埋设层6的外表面。根据以上所说明的制造方法，形成能够维持导电膜7的连续性，并且即使微小也能够识别的立体结构7A、7B。
电子电路模块的第二实施方式
使用图5对作为本发明所涉及的电子电路模块的第二实施方式的电子电路模块200进行说明。此外，对于与图1所示的电子电路模块100重复的构成要素，适当地省略说明。
＜电子电路模块的结构＞
图5是电子电路模块200的剖视图。电子电路模块200具有例如使用碳墨通过喷墨装置描绘的相对于埋设层6的表面成为凸状的导电性的标记8A、8B。而且，标记8A、8B与导电膜7相接，且其上部从导电膜7露出。
即，在电子电路模块200中，埋设层6的外表面被导电膜7以及导电性的标记8A、8B覆盖。该情况下，虽然未像电子电路模块100那样形成立体结构7A、7B，但颜色不同的标记8A、8B从导电膜7露出，所以能够识别标记8A、8B。此外，与第一实施方式相同，标记8A、8B的形成方法使用能够将标记8A、8B形成为相对于埋设层6的表面成为凸状的方法。
另外，由于标记8A、8B的上部未被导电膜7覆盖，所以电子电路模块200与导电膜7的厚度对应地低背化。因此，本发明所涉及的电子电路模块的第二实施方式除了良好的屏蔽性能之外，还能够实现电子电路模块的低背化。此外，在图5中，图示为标记8A、8B的上表面与导电膜7的上表面成为相同的高度，但各上表面的高度也可以不同。
＜电子电路模块的制造方法＞
使用图6对图5所示的电子电路模块200的制造方法的一个例子进行说明。此外，在标记描绘工序(图6(B))的通过喷墨的描绘中，除了使用导电性的墨以外，到导电膜形成工序(图6(C))为止与上述的电子电路模块100的制造方法的一个例子相同，所以省略到导电膜形成工序为止的说明。
图6(D)是示意地表示电子电路模块200的制造方法中的标记露出工序的立体图。在该工序中，如图6(C)所示的导电膜形成工序那样除去覆盖导电性的标记8A、8B的上部的导电膜7(立体结构7A、7B)，使标记8A、8B的上部露出。导电膜7的除去能够使用平面磨削或者喷砂处理等方法。通过以上说明的制造方法，埋设层6的外表面被导电膜7以及导电性的标记8A、8B覆盖。其结果，能够兼得良好的屏蔽性能和电子电路模块的低背化。
此外，本发明并不限定于上述的实施方式，在本发明的范围内，能够施加各种应用、变形。即，只要是在电路基板连接电子部件，并埋设于在表面设置有导电膜的埋设层而成的电子电路模块，则能够应用本发明。例如，电子部件的种类以及个数、电路基板的构成、导电膜的形成状态、以及标记的种类以及个数能够配合电子电路模块所需要的功能以及产品信息适当地变更。
以上，对本发明的实施方式进行了说明，但应该理解这次公开的实施方式并不是在全部的点进行例示的限制的实施方式。本发明的范围由权利要求书示出，包含与权利要求书同等的意思以及范围内的全部的变更。
能够提供即使在实施了标记的情况下，也具有良好的屏蔽性能的电子电路模块。
附图标记说明
100、200…电子电路模块；1…电路基板；1A…第一主面；1B…第二主面；1C…侧面；2A、2B、2C、2D…第一电极；3A、3B、3C、3D…第二电极；4、5…电子部件；6…埋设层；7…导电膜；8A、8B…标记。

Claims (5)

1.一种电子电路模块，具备：
电路基板，具有设置有第一电极的第一主面、设置有包含接地用电极的第二电极的第二主面、以及连接上述第一主面和上述第二主面的侧面；
电子部件，与上述第一电极连接；
埋设层，在上述电路基板的上述第一主面埋设上述电子部件而设置；以及
导电膜，与上述接地用电极连接，
其中，
在上述埋设层的外表面设置有相对于上述埋设层的外表面成为凸状的标记，上述导电膜形成为覆盖上述埋设层的外表面。
2.根据权利要求1所述的电子电路模块，其中，
上述标记具有导电性，
上述导电膜形成为上述标记露出并且与上述标记一起覆盖上述埋设层的外表面。
3.根据权利要求2所述的电子电路模块，其中，
通过排出装置描绘上述标记。
4.根据权利要求3所述的电子电路模块，其中，
通过喷墨装置描绘上述标记。
5.根据权利要求1～4中任一项所述的电子电路模块，其中，
使用从溅射、镀覆、蒸镀以及化学气相沉积中选择的至少一种方法形成上述导电膜。
CN201680026772.XA 2015-05-14 2016-03-18 电子电路模块 Active CN107535080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015098664 2015-05-14
JP2015-098664 2015-05-14
PCT/JP2016/058761 WO2016181706A1 (ja) 2015-05-14 2016-03-18 電子回路モジュール

Publications (2)

Publication Number Publication Date
CN107535080A true CN107535080A (zh) 2018-01-02
CN107535080B CN107535080B (zh) 2019-08-06

Family

ID=57248030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680026772.XA Active CN107535080B (zh) 2015-05-14 2016-03-18 电子电路模块

Country Status (5)

Country Link
US (1) US10834821B2 (zh)
JP (1) JP6508333B2 (zh)
CN (1) CN107535080B (zh)
TW (1) TWI612860B (zh)
WO (1) WO2016181706A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190924A (ja) * 2017-05-11 2018-11-29 株式会社村田製作所 電子部品および電子部品の製造方法
CN111727502A (zh) * 2018-02-15 2020-09-29 株式会社村田制作所 高频模块
TW202008534A (zh) 2018-07-24 2020-02-16 日商拓自達電線股份有限公司 屏蔽封裝體及屏蔽封裝體之製造方法
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
JP7385596B2 (ja) * 2018-11-21 2023-11-22 タツタ電線株式会社 シールドパッケージ
JP7151906B2 (ja) * 2019-09-12 2022-10-12 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
KR20220026660A (ko) * 2020-08-25 2022-03-07 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680220B2 (en) * 2000-10-26 2004-01-20 Matsushita Electric Industrial Co., Ltd. Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
US20100247893A1 (en) * 2009-03-25 2010-09-30 Goldeneye, Inc. High quality luminescent materials for solid state lighting applications
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
US6133342A (en) * 1999-01-21 2000-10-17 Marconi Data Systems Inc. Coating composition
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
US20080179761A1 (en) * 2007-01-26 2008-07-31 Texas Instruments Incorporated Semiconductor package having evaporated symbolization
JP5127315B2 (ja) 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
CN102017071B (zh) * 2008-02-28 2013-12-18 3M创新有限公司 图案化基底上的导体的方法
EP2579276A4 (en) * 2010-05-28 2014-02-19 Shinetsu Polymer Co TRANSPARENT CONDUCTIVE FILM AND CONDUCTIVE SUBSTRATE USING THE SAME
KR100986664B1 (ko) * 2010-07-05 2010-10-11 이충해 교류용 발광 다이오드 발광 장치
CN103493605B (zh) * 2011-04-28 2017-08-11 株式会社钟化 导电层一体型挠性印刷基板
KR102076047B1 (ko) * 2013-06-25 2020-02-11 삼성전자주식회사 반도체 패키지 및 그의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680220B2 (en) * 2000-10-26 2004-01-20 Matsushita Electric Industrial Co., Ltd. Method of embedding an identifying mark on the resin surface of an encapsulated semiconductor package
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
US20100247893A1 (en) * 2009-03-25 2010-09-30 Goldeneye, Inc. High quality luminescent materials for solid state lighting applications
CN102339817A (zh) * 2010-07-15 2012-02-01 株式会社东芝 半导体封装以及使用其的移动设备
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Also Published As

Publication number Publication date
JP6508333B2 (ja) 2019-05-08
US10834821B2 (en) 2020-11-10
JPWO2016181706A1 (ja) 2018-01-11
US20180077802A1 (en) 2018-03-15
TWI612860B (zh) 2018-01-21
WO2016181706A1 (ja) 2016-11-17
CN107535080B (zh) 2019-08-06
TW201644342A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
CN107535080A (zh) 电子电路模块
TWI580327B (zh) 印刷電路板及其製造方法，以及印刷電路板製造裝置
US11723153B2 (en) Printed circuit board and method of fabricating the same
CN105323951B (zh) 印刷电路板及其制造方法
CN110993777B (zh) 一种显示驱动板及其制备方法和显示装置
CN102446888A (zh) 具有多层布线结构的半导体装置及其制造方法
CN1751547A (zh) 多层基板及其制造方法
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
CN103247580B (zh) 电子器件模块以及制造方法
CN101271848A (zh) 多层布线基板的制造方法
US8975116B2 (en) Electronic assembly including an embedded electronic component
CN106358369A (zh) 电路板及其制作方法
CN105321896B (zh) 嵌入式芯片封装技术
TW201703601A (zh) 一種柔性線路板及其製作方法
KR101703049B1 (ko) 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법
TWM496319U (zh) 印刷電路板
KR20230047137A (ko) 부품 내장 기판의 제조 방법, 및, 부품 내장 기판
CN103299393B (zh) 制造具有带包绕镀层的通道的印刷电路板的方法
KR20200088138A (ko) 자성시트를 구비하는 연성회로기판 모듈 및 이의 제조방법
JP2017098389A (ja) 複合配線基板
JP2010040906A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP2007165466A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant