WO2015076373A1 - 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 - Google Patents

回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 Download PDF

Info

Publication number
WO2015076373A1
WO2015076373A1 PCT/JP2014/080919 JP2014080919W WO2015076373A1 WO 2015076373 A1 WO2015076373 A1 WO 2015076373A1 JP 2014080919 W JP2014080919 W JP 2014080919W WO 2015076373 A1 WO2015076373 A1 WO 2015076373A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
copper foil
support substrate
carrier
build
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/080919
Other languages
English (en)
French (fr)
Inventor
敏文 松島
歩 立岡
慎哉 平岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Kinzoku Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to CN201480063354.9A priority Critical patent/CN105746004B/zh
Priority to KR1020167013103A priority patent/KR102191918B1/ko
Priority to JP2015515312A priority patent/JP6678029B2/ja
Publication of WO2015076373A1 publication Critical patent/WO2015076373A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs

Definitions

  • the present invention relates to a support substrate with a circuit formation layer, a support substrate with a double-sided circuit formation layer, a method for producing a multilayer printed wiring board, and a multilayer printed wiring board.
  • it does not leave a core substrate as a support during the build-up layer formation, the support substrate with a circuit-forming layer that can be suitably used when producing a build-up multilayer printed wiring board, a support substrate with a double-sided circuit-forming layer
  • the present invention relates to a method for manufacturing a multilayer printed wiring board using the support substrate with a circuit forming layer, and a multilayer printed wiring board.
  • a manufacturing method of a coreless buildup multilayer printed wiring board that does not leave a core substrate as a support for forming a so-called buildup layer at the time of manufacturing due to a demand for a thinner buildup multilayer printed wiring board. has been adopted.
  • Patent Document 1 describes a method of manufacturing a multilayer printed wiring board by a coreless build-up method using a metal foil with a carrier that can be peeled off at an interface between an adhesive and a metal foil.
  • a synthetic resin plate carrier and a metal foil with a carrier made of a metal foil mechanically peelably adhered to at least one surface of the carrier are used.
  • a method is disclosed in which a buildup layer is laminated on both sides of a metal foil with a carrier to which a copper foil is bonded, and then the metal foil on both sides is peeled from the metal foil with a carrier.
  • Patent Document 1 uses a resin or prepreg as the synthetic resinous plate-like carrier, and has a thickness of 50 to 900 ⁇ m so that the position of the circuit caused by the difference in thermal expansion between the metal foil and the synthetic resin. It is disclosed to prevent deviation and reduce bending.
  • the inventors of the present invention have come up with a method for manufacturing a multilayer printed wiring board by a coreless buildup method using a support substrate with a circuit forming layer shown below.
  • the support substrate with a circuit formation layer has a layer configuration of copper foil layer / peeling layer / carrier layer / resin layer, and the maximum unevenness on the surface of the carrier layer on the resin layer side.
  • the copper foil layer having a height difference (PV) of 3 ⁇ m to 12 ⁇ m and a thickness of the resin layer of 1.5 ⁇ m to 15 ⁇ m is used as a circuit forming layer. is there.
  • a manufacturing method of a multilayer printed wiring board according to the present application is a method of manufacturing a multilayer printed wiring board by the coreless buildup method using the support substrate with a circuit forming layer, and includes the following steps: It is characterized by.
  • Build-up wiring layer forming step A build-up wiring layer is formed on the surface of the copper foil layer of the circuit-forming layer-attached substrate to obtain a support substrate with a build-up wiring layer.
  • Step of separating support substrate with buildup wiring layer A multilayer in which the support substrate with buildup wiring layer is separated by the release layer of the support substrate with circuit forming layer, and a buildup layer is formed on the copper foil layer A laminate is obtained.
  • Multilayer printed wiring board forming step Necessary processing is performed on the multilayer laminated board to obtain a multilayer printed wiring board.
  • first manufacturing method In the method for manufacturing a multilayer printed wiring board according to the present application, by applying the above basic manufacturing method, the following “first manufacturing method”, “second manufacturing method”, and “third manufacturing method” are used. It is also preferable to manufacture.
  • This first manufacturing method includes the following steps. Each step will be described in detail in the following description of the embodiment of the invention.
  • Manufacturing process of support substrate with double-sided circuit forming layer Using two copper foils with a carrier having a layer structure of resin layer / carrier layer / peeling layer / copper foil layer, these resin layers are directly bonded together, or a core material A support substrate with a double-sided circuit forming layer having a layer structure of copper foil layer / peeling layer / carrier layer / center resin layer / carrier layer / peeling layer / copper foil layer is obtained by laminating on both sides .
  • Build-up wiring layer forming step A build-up wiring layer is formed on the surface of each copper foil layer of the substrate with a double-sided circuit forming layer to obtain a support substrate with a build-up wiring layer.
  • Support substrate separation step with build-up wiring layer A multilayer laminate having a build-up layer formed on a copper foil layer is obtained by separation with a release layer of the support substrate with a double-sided circuit formation layer.
  • This second manufacturing method includes the following steps.
  • Manufacturing process of support substrate with double-sided circuit forming layer First copper foil with carrier having layer structure of carrier layer / peeling layer / copper foil layer and layer structure of resin layer / carrier layer / peeling layer / copper foil layer
  • the carrier of the first carrier-attached copper foil and the resin layer of the second carrier-attached copper foil are directly attached to each other, or are attached to both surfaces of the core material, thereby providing a copper foil layer.
  • a support substrate with a double-sided circuit forming layer having a layer structure of: / peeling layer / carrier layer / central resin layer / carrier layer / peeling layer / copper foil layer is obtained.
  • Build-up wiring layer forming step A build-up wiring layer is formed on the surface of each copper foil layer of the double-sided circuit forming layer-supported substrate to obtain a build-up wiring layer-supported substrate.
  • Support substrate separation step with build-up wiring layer A multilayer laminate having a build-up layer formed on a copper foil layer is obtained by separation with a release layer of the support substrate with a double-sided circuit formation layer.
  • This third manufacturing method includes the following steps.
  • each carrier layer of each copper foil with a carrier is made of a resin core material Are bonded together to obtain a support substrate with a double-sided circuit forming layer having a layer structure of copper foil layer / peeling layer / carrier layer / central resin layer / carrier layer / peeling layer / copper foil layer.
  • Build-up wiring layer forming step A build-up wiring layer is formed on the surface of each copper foil layer of the double-sided circuit forming layer-supported substrate to obtain a build-up wiring layer-supported substrate.
  • Support substrate separation step with build-up wiring layer A multilayer laminate having a build-up layer formed on a copper foil layer is obtained by separation with a release layer of the support substrate with a double-sided circuit formation layer.
  • the support substrate with a circuit forming layer according to the present invention can be used when a multilayer printed wiring board is manufactured by a coreless buildup method, and has a layer configuration of copper foil layer / peeling layer / carrier layer / resin layer as a basic configuration. Prepare.
  • This support substrate with a circuit-forming layer is excellent in the adhesion between the resin layer and the carrier, and can be excellent in the smoothness of the circuit formed on the copper foil layer.
  • the support substrate with circuit forming layer is a support substrate that can be used when a multilayer printed wiring board is manufactured by a coreless buildup method, and a copper foil layer / peeling layer It is a support substrate with a circuit formation layer having a layer configuration of / carrier layer / resin layer, and a basic configuration in which a copper foil layer is used as a circuit formation layer.
  • the carrier layer 2 / the release layer 3 / the copper foil layer 4 are sequentially formed on both surfaces of the resin layer (center resin layer 8) from the resin layer side.
  • a support substrate 1 with a double-sided circuit formation layer having a layer structure As a support substrate 1 with a double-sided circuit formation layer having a layer structure, a build-up layer is laminated on a copper foil layer, and then the carrier layer / resin layer side is separated in the release layer of the support substrate, thereby coreless build-up It is also preferable to obtain a multilayer printed wiring board.
  • each layer which comprises the said support substrate with a circuit formation layer is demonstrated in order.
  • the resin layer of the support substrate with a circuit forming layer preferably has a thickness of 1.5 ⁇ m to 15 ⁇ m.
  • the thickness of the resin layer is used to prevent peeling from the end face of the substrate when the support substrate with a circuit formation layer is formed and a buildup layer is formed. Is preferably 1.5 ⁇ m or more.
  • the thickness of the resin layer is preferably 15 ⁇ m or less from the viewpoint that surface smoothness when forming a circuit on the copper foil layer can be ensured.
  • the thickness of the resin layer is more preferably 2 ⁇ m to 10 ⁇ m, and further preferably 2 ⁇ m to 8 ⁇ m.
  • the thickness of the central resin layer of the support substrate with the double-sided circuit layer is preferably 3 ⁇ m to 30 ⁇ m, and the thickness of the central resin layer is 4 ⁇ m to More preferably, it is 20 ⁇ m, and more preferably 4 ⁇ m to 16 ⁇ m.
  • the resin constituting the resin layer is a resin generally used for printed circuit board production such as epoxy resin, polyimide resin, polyamide resin, polyamideimide resin, phenol resin, etc. Is preferred.
  • the resin layer is also preferably composed of a prepreg or the like in which these resins are impregnated in a skeletal material such as glass cloth or glass nonwoven fabric.
  • Carrier layer Here, the reason for the carrier layer (carrier) is described.
  • the support substrate with a circuit formation layer according to the present application is provided with the layer configuration (copper foil layer 4 / peeling layer 3 / carrier layer 2 / resin layer) of the above basic configuration, As long as the layer structure of copper foil layer 4 / peeling layer 3 / carrier layer 2 / central resin layer 8 / carrier layer 2 / peeling layer 3 / copper foil layer 4 is provided, there is no particular limitation on the manufacturing method. However, it is preferable to manufacture using the copper foil 10 with a carrier provided with the layer structure of copper foil layer 4 / peeling layer 3 / carrier layer 2 as shown in FIG. 2 (A), for example. As shown in FIG. 2A, the carrier-attached copper foil 10 may include a roughening treatment layer 5 and a roughening treatment layer 6 on the outer layers of the copper foil layer 4 and the carrier layer 2, respectively. It is not limited.
  • the carrier layer constituting the support substrate with a circuit forming layer is generally a resin film having a thickness of 12 ⁇ m to 70 ⁇ m, or an electrolytic copper foil or a rolled copper foil. From the viewpoint of reducing waste and handling properties. In view of the above, those of 12 ⁇ m to 35 ⁇ m are preferable. In addition, from the viewpoint of maintaining rigidity against a high temperature heat load when forming the buildup layer on the support substrate with a circuit forming layer, the carrier layer is subjected to a heat treatment at 250 ° C. for 60 minutes, and then 40 kgf / More preferably, it is made of a copper foil having a tensile strength of mm 2 or more.
  • the bonding surface of the carrier layer with the resin layer is a rough surface capable of appropriately maintaining the adhesive strength with the resin layer.
  • the maximum peak height of the sample surface and the maximum valley depth measured directly using a three-dimensional surface structure analysis microscope is used as an index. Use.
  • the value of the “maximum height difference (PV)” of the surface of the carrier layer is that the adhesion between the carrier layer and the resin layer can be secured, and the smoothness of the circuit formed on the copper foil layer is maintained. From the point (in other words, the reduction of unevenness on the surface of the copper foil layer after pressing based on the uneven shape of the carrier layer), the thickness is preferably 3 ⁇ m to 12 ⁇ m, more preferably 4 ⁇ m to 10 ⁇ m.
  • the measurement of the “maximum height difference (PV) of unevenness” uses ZygogNew View 5032 (manufactured by Zygo) as measurement equipment, and “Metro Pro Ver. 8.0.2” as analysis software, and the low frequency filter is 11 ⁇ m. Measured with setting. Specifically, the measurement was performed by the following procedures a) to c).
  • the release layer is an organic release layer, it preferably contains at least one compound selected from the group consisting of nitrogen-containing compounds, sulfur-containing compounds and carboxylic acids.
  • the nitrogen-containing organic compound mentioned here includes a nitrogen-containing organic compound having a substituent.
  • examples of the nitrogen-containing organic compound include 1,2,3-benzotriazole, carboxybenzotriazole, N ′, N′-bis (benzotriazolylmethyl) urea, which are triazole compounds having a substituent, and 1H. It is preferable to use -1,2,4-triazole, 3-amino-1H-1,2,4-triazole and the like.
  • the sulfur-containing organic compound it is preferable to use mercaptobenzothiazole, thiocyanuric acid, 2-benzimidazolethiol, or the like.
  • the carboxylic acid it is particularly preferable to use a monocarboxylic acid, and it is particularly preferable to use oleic acid, linoleic acid, linolenic acid, or the like. This is because these organic components are excellent in heat resistance at high temperatures, and it is easy to form a bonding interface layer having a thickness of 5 nm to 60 nm on the surface of the carrier.
  • the inorganic component is selected from the group consisting of Ni, Mo, Co, Cr, Fe, Ti, W, P, carbon, or an alloy or compound containing these as a main component. It is preferable to use at least one of the above.
  • these inorganic bonding interface layers they can be formed using a known method such as an electrodeposition method, an electroless method, or a physical vapor deposition method.
  • the copper foil layer is formed by a physical vapor deposition method such as sputtering, a chemical vapor reaction method, an electroless plating method, an electrolytic plating method, a composite plating method using both electroless plating and electrolytic plating, or the like.
  • a physical vapor deposition method such as sputtering, a chemical vapor reaction method, an electroless plating method, an electrolytic plating method, a composite plating method using both electroless plating and electrolytic plating, or the like.
  • the thickness of the copper foil is preferably 1 ⁇ m to 10 ⁇ m from the viewpoint of preventing the occurrence of pinhole defects and securing the etching factor when forming the fine circuit.
  • the copper foil layer is also used as a circuit forming layer of a multilayer printed wiring board.
  • an embedded circuit forming layer or an outer layer circuit forming layer is used. It is used as.
  • the timing at which circuit formation is performed on the copper foil layer is not particularly limited. Before the buildup layer is laminated on the copper foil layer, circuit formation may be performed using the copper foil layer as an embedded circuit formation layer.
  • a buildup layer is laminated on the copper foil layer, and after a multilayer laminated board is obtained in a support substrate separating process with a buildup wiring layer described later, circuit formation is performed using the copper foil layer as an outer circuit forming layer. It may be broken.
  • a conventionally known circuit forming method can be appropriately employed.
  • MSAP Mode Semi-Additive Process
  • the subtractive method in which an unnecessary portion is removed from the copper foil layer and the pattern is formed. Etc. are preferably employed.
  • a multilayer printed wiring board can be manufactured by the following coreless buildup method using the support substrate with a circuit forming layer according to the present application described above.
  • the manufacturing method of the multilayer printed wiring board according to the present application can be applied to the following three manufacturing methods based on the following basic manufacturing method.
  • the description will be divided into “basic manufacturing method”, “first manufacturing method”, “second manufacturing method”, and “third manufacturing method”.
  • the build-up wiring layer forming step, the build-up wiring layer-attached support substrate separating step, and the multilayer printed wiring board forming step, which are referred to as the basic manufacturing method, are common to all manufacturing methods.
  • each manufacturing method will be described.
  • the basic manufacturing method is a method of manufacturing a multilayer printed wiring board by the coreless buildup method using the support substrate with a circuit forming layer having the above basic configuration, and includes the following steps.
  • Build-up wiring layer forming step A build-up wiring layer is formed on the surface of the copper foil layer of the circuit-forming layer-attached substrate to obtain a support substrate with a build-up wiring layer.
  • Step of separating support substrate with buildup wiring layer A multilayer in which the support substrate with buildup wiring layer is separated by the release layer of the support substrate with circuit forming layer, and a buildup layer is formed on the copper foil layer A laminate is obtained.
  • Multilayer printed wiring board forming step Necessary processing is performed on the multilayer laminated board to obtain a multilayer printed wiring board.
  • the first manufacturing method includes the following steps. Hereinafter, it demonstrates for every process.
  • FIG. 3 (C-1) 2 copper foils 20 with a carrier having a resin layer 7 having a layer structure of resin layer 7 / carrier layer 2 / peeling layer 3 / copper foil layer 4 are prepared.
  • the resin layers 7 are directly attached to each other using a sheet.
  • FIG. 3 (D) “copper foil layer 4 / peeling layer 3 / carrier layer 2 / central resin layer 8 / carrier layer 2 / peeling including a copper foil layer 4 as a circuit forming layer on both surfaces.
  • the support substrate 1 with a double-sided circuit forming layer having a layer configuration of “layer 3 / copper foil layer 4” can be obtained.
  • the copper foil layer of the carrier-attached copper foil 20 and the copper foil layer as the circuit formation layer (outer layer circuit formation layer) of the double-sided circuit formation layer-attached support substrate 1 mean the same place. , Shown as the same reference numeral 4.
  • Build-up wiring layer forming step In this step, the build-up wiring layer Bu is formed on the surfaces of the copper foil layers 4 on both surfaces of the support substrate 1 with the double-sided circuit forming layer.
  • the support substrate with a double-sided circuit formation layer 1 on which the build-up wiring layer Bu is formed is referred to as the support substrate with a build-up wiring layer 40 as described above.
  • the specific method for forming the buildup wiring layer Bu is not particularly limited. As long as it is a method included in a so-called build-up method, a desired multilayer and inner layer circuit may be formed by any method. As an example, in FIG.
  • the build-up wiring layer Bu is “a first build-up wiring layer 30 including a first circuit layer 31 including a via hole 28 and a first circuit 23 including a plating layer 24. ”,“ A second build-up wiring layer 32 including the via hole 28 and the second circuit layer 33 including the second circuit 25 including the plating layer 24 ”“ a wiring layer 34 composed of a copper foil or the like and an interlayer insulating resin layer 35. A third build-up layer 36 "and so on.
  • Support substrate separation step with build-up wiring layer In this step, as shown in FIG. 5 (F), the support substrate with build-up wiring layer 40 is separated by the release layer 3 of the support substrate with circuit formation layer 1. Thus, two multilayer laminates 50 having the build-up layer Bu formed on the copper foil layer 4 are obtained. At this time, by separating the support substrate 40 with the build-up wiring layer simultaneously with the release layer 3 of the support substrate 1 with the double-sided circuit formation layer, the two multilayer laminates 50 can be obtained at the same time.
  • Multilayer printed wiring board forming step In this step, the multilayer laminated board 50 can be processed to obtain a multilayer printed wiring board. Since there is no special limitation regarding this process, illustration is abbreviate
  • the resin layers 7 are bonded together, but a core material may be interposed between the resin layers 7.
  • a core material may be interposed between the resin layers 7.
  • a resin-made core material can be used, and a semi-cured (B stage) resin film or a resin film having a semi-cured resin layer is preferably used as the core material.
  • the core material By interposing the core material, the rigidity of the support substrate can be ensured even when the thickness of the resin layer of the copper foil with carrier 20 is thin.
  • the thickness of the central resin layer 8 is preferably within the above-described range.
  • bonding the said resin film with the resin layer 7 it can carry out by hot press molding etc. similarly to the case where the resin layers 7 are bonded together.
  • This second manufacturing method includes the following steps. Since the difference from the first manufacturing method is only the manufacturing process of the support substrate with a circuit forming layer, in the description of the embodiment of the invention below, the description with the first manufacturing method is omitted, and therefore, with a double-sided circuit forming layer. Only the manufacturing process of the support substrate will be described in detail.
  • FIG. 7D and FIG. 3D of the first manufacturing method have the same form. Therefore, the following steps of the second manufacturing method, the “build-up wiring layer forming step”, the “support substrate separating step with build-up wiring layer”, and the “multilayer printed wiring board forming step” are the same as those in the first manufacturing method. is there. Therefore, the duplicate description here is omitted.
  • the carrier foil surface of the first carrier-attached copper foil 10 and the surface of the resin layer 7 of the second carrier-attached copper foil 20 are directly bonded.
  • a core material may be interposed between the carrier surface and the resin layer 7.
  • the core material the same material as described in the first manufacturing method can be used, and the same method as described above can be adopted for the bonding method and the like.
  • This third manufacturing method includes the following steps. Since the difference from the first manufacturing method is only the manufacturing process of the support substrate with a double-sided circuit forming layer, in the following description of the embodiment of the invention, the double-sided circuit forming layer is omitted in order to avoid duplication with the first manufacturing method. Only the manufacturing process of the attached support substrate will be described.
  • the copper foil layer 4 which contains the copper foil layer 4 as a double-sided circuit formation copper foil layer on both surfaces / peeling layer 3 / carrier layer 2 / center resin layer 8 / carrier layer 2 / peeling layer 3 / copper foil layer 4 A support substrate 1 with a double-sided circuit forming layer having the layer structure is obtained.
  • FIG. 7D and FIG. 3D of the first manufacturing method have the same form. Therefore, the following steps of the third manufacturing method, the “build-up wiring layer forming step”, the “support substrate separating step with build-up wiring layer”, and the “multilayer printed wiring board forming step” are the same as the first manufacturing step. is there. Therefore, the duplicate description here is omitted.
  • the film-like resin F corresponds to the core material described in the first manufacturing method or the second manufacturing method.
  • Example 1 In Example 1, a multilayer printed wiring board was manufactured by the first manufacturing method described above. Specifically, a multilayer printed wiring board was manufactured by the following steps.
  • Resin layer / carrier layer / peeling in which the maximum height difference (PV) of unevenness on the surface of the resin layer side of the resin layer (thickness 2.5 ⁇ m) and the carrier layer (thickness 18 ⁇ m) is 3.8 ⁇ m as the copper foil with carrier
  • PV maximum height difference
  • the resin layer component was blended as follows, and the varnish adjusted so that the total solid content was 20% by weight was coated on the carrier layer using an applicator.
  • the support substrate with a buildup wiring layer is separated at each release layer of the support substrate with a double-sided circuit formation layer by a support substrate separation process with a buildup wiring layer.
  • Two multilayer laminates hereinafter referred to as laminate A) having a build-up layer formed on a copper foil layer were obtained.
  • Example 2 to Example 4 are the same as Example 1 except that the maximum height difference (PV) of the unevenness on the surface of the carrier layer on the resin layer side and the resin layer thickness are as shown in Table 1, respectively.
  • a support substrate (a) and a laminate (i) were produced.
  • Comparative Examples 1 to 5 the same method as in Example 1 except that the maximum height difference (PV) of the unevenness on the surface of the carrier layer on the resin layer side and the resin layer thickness are as shown in Table 1, respectively.
  • the support substrate (a) and the laminated board (i) were manufactured.
  • Evaluation method 1-1 Adhesion between the central resin layer and the carrier layer
  • Adhesion between the central resin layer and the carrier layer was evaluated as follows. After the support substrate was cut into a width of 1 cm, the carrier layer on one side of the carrier layers arranged on both sides of the resin layer was pulled up at an angle of 90 ° and a speed of 50 mm / min, and the peel strength was measured. At that time, a pass / fail judgment was made based on the following criteria.
  • the substrate smoothness was evaluated by the following method for Examples 1 to 3 and Comparative Example 2 in which the evaluation result was “ ⁇ ” in the above-described adhesion evaluation.
  • the 10-point average roughness Rz hereinafter referred to as “Rz 0 ”
  • the Rz 0 measurement sample was obtained by laminating a carrier-attached copper foil having a layer structure of resin layer / carrier layer / release layer / copper foil layer to a smooth glass plate, and then peeling the carrier to expose the copper foil layer surface. It was.
  • Adhesion evaluation is ⁇
  • circuit formability is ⁇
  • Adhesion evaluation is x or circuit formability is x
  • Table 1 shows the evaluation results regarding the adhesion between the central resin layer and the carrier layer in Examples and Comparative Examples. As shown in Table 1, it was confirmed that all the support substrates with a double-sided circuit forming layer produced in Examples 1 to 4 had good adhesion between the central resin layer and the carrier layer. About an Example, it was confirmed that the one where the value of the maximum height difference (PV) of the unevenness
  • PV maximum height difference
  • the thickness of the resin layer is 20 ⁇ m (the thickness of the central resin layer is 40 ⁇ m), and the maximum height difference (PV) of the unevenness on the surface of the carrier layer on the resin layer is within the scope of the present invention.
  • the adhesion between the central resin layer and the carrier layer was good, but for the other comparative examples, the adhesion between the central resin layer and the carrier layer was not good, and the buildup layer was formed. In the process, it was peeled off from the end of the substrate, and the substrate smoothness of the laminated plate i could not be evaluated.
  • Circuit formability (substrate smoothness) Table 1 shows the evaluation results regarding circuit formability in Examples and Comparative Examples. As shown in Table 1, it was confirmed that each of the support substrates with double-sided circuit forming layers produced in Examples 1 to 4 had good circuit formability. In particular, when the thickness of the resin layer is within the above-described preferable range (1.5 ⁇ m to 15 ⁇ m), it was confirmed that better circuit forming properties are exhibited.
  • multilayer prints with excellent circuit formation stability in the build-up layer formation process by providing a support substrate with excellent adhesion and circuit smoothness A wiring board can be obtained.
  • Support substrate with circuit forming layer 2 Carrier layer (carrier) 3 peeling layer 4 copper foil layer 7 resin layer 8 central resin layer 10 copper foil with carrier 20 electrolytic copper foil with carrier provided with resin layer 23 first circuit 25 second circuit 24 plating layer 28 via hole 30 first buildup wiring layer 30 31 1st circuit layer 32 2nd buildup wiring layer 33 2nd circuit layer 34 wiring layer 35 interlayer insulation resin layer 36 3rd buildup layer 40 support substrate 50 with buildup wiring layer multilayer laminated board Bu buildup wiring layer F film Resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

コアレス多層プリント配線板の密着性と回路平滑性に優れた支持基板等を提供することを目的とする。 銅箔層／剥離層／キャリア層／樹脂層の層構成を備え、当該キャリア層の当該樹脂層側の表面の凹凸の最大高低差（ＰＶ）が３μｍ～１２μｍであり、前記樹脂層の厚さが、１．５μｍ～１５μｍであり、前記銅箔層が回路形成層として用いられることを特徴とする回路形成層付支持基板を採用する。

Description

回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板
　本件発明は、回路形成層付支持基板、両面回路形成層付支持基板、多層プリント配線板の製造方法及び多層プリント配線板に関する。特に、ビルドアップ層形成時の支持体となるコア基板を残さない、ビルドアップ多層プリント配線板を製造する際に好適に用いることのできる回路形成層付支持基板、両面回路形成層付支持基板、及びこれらの回路形成層付支持基板を用いた多層プリント配線板の製造方法、及び、多層プリント配線板に関するものである。
　従来より、ビルドアップ多層プリント配線板の薄型化に対する要求から、製造時に所謂ビルドアップ層形成時の支持体となるコア基板を残さないコアレスビルドアップ多層プリント配線板の製造方法（コアレスビルドアップ法）が採用されるようになっている。
　近年、このコアレスビルドアップ法により多層プリント配線板を製造する際に、原材料コストの上昇を起こさず、安定した品質の配線層を備える多層プリント配線板製造用の多層銅張積層板の製造が可能で、且つ、発生する廃棄物量を少なくして、資源の無駄遣いを防止することが要求されている。
　例えば、特許文献１には、接着剤と金属箔の界面での剥離が可能なキャリア付き金属箔を用いて、コアレスビルドアップ法により多層プリント配線板を製造する方法が記載されている。具体的には、「合成樹脂製の板状キャリアと、該キャリアの少なくとも一方の面に、機械的に剥離可能に密着させた金属箔からなるキャリア付金属箔を用いて「合成樹脂板の両面に銅箔を接着させたキャリア付金属箔の両側にビルドアップ層を積層した後、キャリア付金属箔から両面の金属箔を剥離する方法。」が開示されている。
　ここで、特許文献１には、上記合成樹脂性の板状キャリアとして樹脂やプリプレグを使用し、５０～９００μｍの厚さとすることで金属箔と合成樹脂との熱膨張差に起因する回路の位置ずれを防止するとともに、撓みを低減することが開示されている。
特開２０１３－１４０８５６号公報
　しかしながら、当該板状キャリアを支持基板として、コアレスビルドアップ法により多層プリント配線板を製造した場合、ビルドアップ層を積層する際に密着不良や回路平滑性の不良を引き起こすことがあった。
　そこで、本件発明者等は、鋭意研究の結果、以下に示す回路形成層付支持基板を用いて、コアレスビルドアップ法で多層プリント配線板を製造する方法に想到したのである。
１．回路形成層付支持基板
　本件出願に係る回路形成層付支持基板は、銅箔層／剥離層／キャリア層／樹脂層の層構成を備え、当該キャリア層の当該樹脂層側の表面の凹凸の最大高低差（ＰＶ）が３μｍ～１２μｍであり、当該樹脂層の厚さが、１．５μｍ～１５μｍである前記銅箔層が回路形成層として用いられることを特徴とすることを特徴とするものである。
２．多層プリント配線板の製造方法
２－１．基本製造方法
　本件出願に係る多層プリント配線板の製造方法は、上記回路形成層付支持基板を用いて、コアレスビルドアップ法で多層プリント配線板を製造する方法であって、以下の工程を備えることを特徴とする。
ビルドアップ配線層形成工程：　前記回路形成層付基板の前記銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
ビルドアップ配線層付支持基板分離工程：　当該ビルドアップ配線層付支持基板を、前記回路形成層付支持基板の前記剥離層で分離して、前記銅箔層上にビルドアップ層が形成された多層積層板を得る。
多層プリント配線板形成工程： 前記多層積層板に必要な加工を施し、多層プリント配線板を得る。
　本件出願に係る多層プリント配線板の製造方法では、上記基本製造方法を応用することにより、以下の「第１製造方法」、「第２製造方法」、「第３製造方法」により多層プリント配線板を製造することも好ましい。
２－２．第１製造方法
　この第１製造方法は、以下の工程を備える。各工程に関しては、以下の発明の形態の説明において詳細に述べる。
両面回路形成層付支持基板の製造工程：　樹脂層／キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を２枚用いて、この樹脂層同士を直接張り合わせ、又は、コア材の両面に張り合わせて中央樹脂層とすることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する両面回路形成層付支持基板を得る。
ビルドアップ配線層形成工程：　当該両面回路形成層付基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で分離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
２－３．第２製造方法
　この第２製造方法は、以下の工程を備える。
両面回路形成層付支持基板の製造工程：　キャリア層／剥離層／銅箔層の層構成を備える第１キャリア付銅箔と、樹脂層／キャリア層／剥離層／銅箔層の層構成を備える第２キャリア付銅箔とを用いて、第１キャリア付銅箔のキャリアと、第２キャリア付銅箔の樹脂層とを直接張り合わせ、又は、コア材の両面に張り合わせることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する両面回路形成層付支持基板を得る。
ビルドアップ配線層形成工程：　当該両面回路形成層付支持基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で分離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
２－４．第３製造方法
　この第３製造方法は、以下の工程を備える。
両面回路形成層付支持基板の製造工程：　キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を２枚用いて、各キャリア付銅箔のキャリア層をそれぞれ樹脂製のコア材と張り合わせることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する両面回路形成層付支持基板を得る。
ビルドアップ配線層形成工程：　当該両面回路形成層付支持基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で分離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
　本件発明に係る回路形成層付支持基板は、コアレスビルドアップ法で多層プリント配線板を製造する際に用いることができ、銅箔層／剥離層／キャリア層／樹脂層の層構成を基本構成として備える。この回路形成層付支持基板は、樹脂層とキャリアの密着性に優れ、銅箔層に形成する回路の平滑性に優れるものとすることが可能である。
本件出願に係る回路形成層付支持基板の層構成を説明するための断面模式図である。 本件出願に係る回路形成層付支持基板の製造に用いるキャリア付銅箔と、樹脂層を備えるキャリア付銅箔の層構成を説明するための断面模式図である。 本件出願に係る第１製造方法で用いる回路形成層付支持基板の製造方法を説明するための断面模式図である。 本件出願に係る回路形成層付支持基板の両面にビルドアップ層を形成したときのビルドアップ積層体のイメージを説明するための断面模式図である。 本件出願に係る回路形成層付支持基板の両面にビルドアップ層を形成し、ビルドアップ積層体と支持基板とを剥離したときのイメージを説明するための断面模式図である。 本件出願に係る第３製造方法で用いる回路形成層付支持基板の製造方法を説明するための断面模式図である。 本件出願に係る第２製造方法で用いる回路形成層付支持基板の製造方法を説明するための断面模式図である。
１．回路形成層付支持基板の形態
　本件出願に係る回路形成層付支持基板は、コアレスビルドアップ法で多層プリント配線板を製造する際に用いることのできる支持基板であって、銅箔層／剥離層／キャリア層／樹脂層の層構成を備え、銅箔層が回路形成層として用いられることを基本構成とする回路形成層付支持基板である。また、基本構成を応用して、例えば、図１に示すように、樹脂層（中央樹脂層８）の両面に、当該樹脂層側から順に、キャリア層２／剥離層３／銅箔層４の層構成を備えた両面回路形成層付支持基板１として、銅箔層上にビルドアップ層を積層した後、当該支持基板の剥離層においてキャリア層／樹脂層側を分離することにより、コアレスビルドアップ多層プリント配線板を得ることも好ましい。以下、当該回路形成層付支持基板を構成する各層について順に説明する。
樹脂層：　本件出願に係る回路形成層付支持基板の樹脂層は、厚さ１．５μｍ～１５μｍであることが好ましい。後述する両面回路形成層付支持基板１の製造工程において、上記回路形成層付支持基板を形成し、ビルドアップ層を形成する際に、基板端面からの剥離を防ぐ点から、樹脂層の厚さが１．５μｍ以上であることが好ましい。また、銅箔層上に回路を形成する際の表面平滑性を確保することができるという点から樹脂層の厚さは１５μｍ以下であることが好ましい。より一層の当該効果を得るために樹脂層の厚さは２μｍ～１０μｍであることがより好ましく、厚さ２μｍ～８μｍであることが更に好ましい。両面回路層付支持基板においては、上記と同様の理由から、両面回路層付支持基板の中央樹脂層の厚さが３μｍ～３０μｍであることが好ましく、当該中央樹脂層の厚さは、４μｍ～２０μｍであることがより好ましく、４μｍ～１６μｍであることが更に好ましい。
　樹脂層（中央樹脂層を含む）を構成する樹脂に特段の限定はないが、エポキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、フェノール樹脂等のプリント配線板製造に一般に用いられる樹脂であることが好ましい。また、当該樹脂層は、これらの樹脂がガラスクロス・ガラス不織布等の骨格材に含浸されたプリプレグ等により構成されることも好ましい。
キャリア層：　ここで、キャリア層（キャリア）と称している理由に関して述べる。本件出願に係る回路形成層付支持基板は上記基本構成の層構成（銅箔層４／剥離層３／キャリア層２／樹脂層）を備えるものとし、両面回路形成層付支持基板１は、結果として、銅箔層４／剥離層３／キャリア層２／中央樹脂層８／キャリア層２／剥離層３／銅箔層４の層構成を備えていれば、その製造方法に関して特段の限定はないが、例えば、図２（Ａ）に示すように銅箔層４／剥離層３／キャリア層２の層構成を備えるキャリア付銅箔１０を用いて製造することが好ましい。なお、図２（Ａ）に示すとおり、キャリア付銅箔１０は、銅箔層４及びキャリア層２の外層に、それぞれ粗化処理層５、粗化処理層６を備えてもよいが、それに限定されるものではない。
　回路形成層付支持基板を構成するキャリア層は、一般的には１２μｍ～７０μｍの厚さの樹脂フィルム、又は、電解銅箔若しくは圧延銅箔を用いるが、廃棄物の削減とハンドリング性の観点からみると、１２μｍ～３５μｍのものが好ましい。また、当該回路形成層付支持基板へのビルドアップ層形成時の高温熱負荷に対して剛性を保持する観点から、当該キャリア層は、２５０℃×６０分の加熱処理を行った後に、４０ｋｇｆ／ｍｍ２以上の引張強さを備える銅箔から構成されることがより好ましい。
　そして、このキャリア層の樹脂層との接合表面は、樹脂層との接着強度が適度に維持できる粗面であることが好ましい。この粗面を定義するために、三次元表面構造解析顕微鏡を用いて直接計測された試料表面の最大ピーク高さと最大バレー深さの和である「凹凸の最大高低差（ＰＶ）」を指標として用いる。このキャリア層の表面の「凹凸の最大高低差（ＰＶ）」の値は、キャリア層と樹脂層の密着性を確保することができる点、銅箔層上に形成される回路の平滑性を保つ点（換言すれば、キャリア層の凹凸形状に基づくプレス後の銅箔層表面の凹凸助長を低減する点）から、３μｍ～１２μｍであることが好ましく、より好ましくは４μｍ～１０μｍである。
　この「凹凸の最大高低差（ＰＶ）」の測定は、測定機器としてＺｙｇｏ Ｎｅｗ Ｖｉｅｗ ５０３２（Ｚｙｇｏ社製）、解析ソフトとして「Ｍｅｔｒｏ Ｐｒｏ Ｖｅｒ．８．０．２」を用い、低周波フィルタは１１μｍに設定して測定した。なお、具体的には次に示すａ）～ｃ）の手順により測定した。
ａ）キャリア付銅箔の試料片の樹脂層と当接することとなる表面を測定面として試料台に密着させて固定する。
ｂ）当該試料片の１ｃｍ角の範囲内において１０８μｍ×１４４μｍの視野を６点選択して測定する。
ｃ）６箇所の測定点から得られた最大高低差（ＰＶ）値の平均値を、「凹凸の最大高低差（ＰＶ）」として採用した。
剥離層：　当該剥離層を有機剥離層とする場合は、窒素含有化合物、硫黄含有化合物及びカルボン酸からなる群から選択される化合物の少なくとも一つ以上を含むものとすることが好ましい。ここで言う窒素含有有機化合物には、置換基を有する窒素含有有機化合物を含んでいる。具体的には、窒素含有有機化合物としては、置換基を有するトリアゾール化合物である１，２，３－ベンゾトリアゾール、カルボキシベンゾトリアゾール、Ｎ’，Ｎ’－ビス（ベンゾトリアゾリルメチル）ユリア、１Ｈ－１，２，４－トリアゾール及び３－アミノ－１Ｈ－１，２，４－トリアゾール等を用いることが好ましい。そして、硫黄含有有機化合物としては、メルカプトベンゾチアゾール、チオシアヌル酸及び２－ベンズイミダゾールチオール等を用いることが好ましい。また、カルボン酸としては、特にモノカルボン酸を用いることが好ましく、中でもオレイン酸、リノール酸及びリノレン酸等を用いることが好ましい。これらの有機成分は、高温耐熱性に優れ、キャリアの表面に厚さ５ｎｍ～６０ｎｍの接合界面層の形成が容易だからである。
　そして、当該剥離層を無機剥離層とする場合は、無機成分としてＮｉ、Ｍｏ、Ｃｏ、Ｃｒ、Ｆｅ、Ｔｉ、Ｗ、Ｐ、カーボン又は、これらを主成分とする合金或いは化合物からなる群から選択される少なくとも一種以上を用いることが好ましい。これらの無機系接合界面層の場合、電着法、無電解法、物理蒸着法等の公知の手法を用いて形成することが可能である。
銅箔層：　当該銅箔層は、スパッタリング等による物理的蒸着法、化学気相反応法、無電解めっき法、電解めっき法、無電解めっきと電解めっきとを併用する複合めっき法等を用いて形成することが可能であり、その形成方法に特段の限定は無い。しかしながら、製造コストと銅箔層の膜厚の均一性を考慮すると電解法で形成することが経済的観点から好ましい。また、この銅箔層の厚さに関しても、特段の限定はない。ピンホール欠陥の発生を防ぐ点、ファイン回路形成時のエッチングファクター確保する点から銅箔厚さは１μｍ～１０μｍであることが好ましい。
　本件出願において、当該銅箔層が多層プリント配線板の回路形成層としても用いられるとは、具体的には多層プリント配線板を製造する際に、埋込回路形成層、或いは、外層回路形成層として用いられることを意味する。銅箔層に対して回路形成が行われるタイミングは特に限定されるものではない。銅箔層上にビルドアップ層が積層される前に、当該銅箔層を埋込回路形成層として、回路形成が行われてもよい。また、当該銅箔層上にビルドアップ層が積層され、後述するビルドアップ配線層付支持基板分離工程において多層積層板を得た後、当該銅箔層を外層回路形成層として、回路形成が行われてもよい。
　銅箔層に回路形成を行う際には、従来公知の回路形成工法を適宜採用することができる。例えば、当該銅箔層をシード層として用い、フォトレジストと電気めっきによりパターン形成を行うＭＳＡＰ（Ｍｏｄｉｆｉｅｄ　Ｓｅｍｉ－Ａｄｄｉｔｉｖｅ　Ｐｒｏｃｅｓｓ）法、当該銅箔層から不要箇所を除去してパターン形成を行うサブトラクティブ法等を採用することが好ましい。
２．多層プリント配線板の製造方法
　以上に述べてきた本件出願に係る回路形成層付支持基板を用いて、以下のようなコアレスビルドアップ法で多層プリント配線板を製造することが出来る。本件出願に係る多層プリント配線板の製造方法は、下記基本製造方法を基本として、以下の３つの製造方法に応用することができる。以下、「基本製造方法」、「第１製造方法」、「第２製造方法」、「第３製造方法」に分けて説明する。なお、基本製造方法にいうビルドアップ配線層形成工程、ビルドアップ配線層付支持基板分離工程、多層プリント配線板形成工程は、どの製造方法においても共通する。以下、各製造方法について説明する。
２－１．基本製造方法
　当該基本製造方法は、上記基本構成の回路形成層付支持基板を用いて、コアレスビルドアップ法で多層プリント配線板を製造する方法であって、以下の工程を備える。
ビルドアップ配線層形成工程：　前記回路形成層付基板の前記銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
ビルドアップ配線層付支持基板分離工程：　当該ビルドアップ配線層付支持基板を、前記回路形成層付支持基板の前記剥離層で分離して、前記銅箔層上にビルドアップ層が形成された多層積層板を得る。
多層プリント配線板形成工程： 前記多層積層板に必要な加工を施し、多層プリント配線板を得る。
２－２．第１製造方法
　この第１製造方法は、以下の工程を備えることを特徴とする。以下、工程毎に説明する。
回路形成層付支持基板の製造工程：　図３を参照して説明する。この工程では、図３（Ｃ－１）に示すように、樹脂層７／キャリア層２／剥離層３／銅箔層４の層構成を備える樹脂層７を備えたキャリア付銅箔２０を２枚用いて、この樹脂層７同士を直接張り合わせる。このときの張り合わせには、１５０℃以上の温度での熱間プレス成形等を適用することが好ましい。その結果、図３（Ｄ）に示すように、回路形成層としての銅箔層４を両面に含む「銅箔層４／剥離層３／キャリア層２／中央樹脂層８／キャリア層２／剥離層３／銅箔層４」の層構成を備える両面回路形成層付支持基板１を得ることができる。なお、図面の中で、キャリア付銅箔２０の銅箔層と、両面回路形成層付支持基板１の回路形成層（外層回路形成層）としての銅箔層は、同一の箇所を意味するため、同一の符号４として示している。
ビルドアップ配線層形成工程：　この工程では、当該両面回路形成層付支持基板１の両面にある銅箔層４の表面に、ビルドアップ配線層Ｂｕを形成する。このビルドアップ配線層Ｂｕが形成された両面回路形成層付支持基板１を、上述のとおり、ビルドアップ配線層付支持基板４０と称する。当該工程において、ビルドアップ配線層Ｂｕを形成する具体的な方法は特に限定されるものではない。いわゆるビルドアップ法と称される方法に含まれる方法であれば、どのような方法により、所望の多層化と内層回路の形成を行っても良い。一例として、本件出願における図４（Ｅ）において、ビルドアップ配線層Ｂｕは、「ビアホール２８と、めっき層２４を備える第１回路２３を含む第１回路層３１を備える第１ビルドアップ配線層３０」、「ビアホール２８と、めっき層２４を備える第２回路２５を含む第２回路層３３を備える第２ビルドアップ配線層３２」「銅箔等から構成される配線層３４と層間絶縁樹脂層３５とからなる第３ビルドアップ層３６」などを備えている。
ビルドアップ配線層付支持基板分離工程：　この工程では、図５（Ｆ）に示すように、当該ビルドアップ配線層付支持基板４０を、前記回路形成層付支持基板１の剥離層３で分離して銅箔層４上にビルドアップ層Ｂｕが形成された２枚の多層積層板５０を得る。このとき、当該ビルドアップ配線層付支持基板４０を、両面回路形成層付支持基板１の剥離層３で同時にそれぞれ分離することで、２枚の当該多層積層板５０を同時に得ることも出来る。
多層プリント配線板形成工程： この工程では、前記多層積層板５０に必要な加工を施し、多層プリント配線板を得ることができる。この工程に関しては、特段の限定がないため、図示を省略している。このときの必要な工程とは、ビアホール等の形成、めっき等の層間導通処理、銅箔層４及び／又は配線層３４に対するエッチングによる外層回路の形成等であり、必要に応じた外層回路の形成方法を採用すれば足りる。
　上記両面回路形成層付支持基板の製造工程では、樹脂層７同士を張り合わせるものとしたが、樹脂層７の間にコア材を介在させてもよい。例えば、樹脂製のコア材を用いることができ、半硬化状態（Ｂステージ）の樹脂フィルム又は半硬化状態の樹脂層を有する樹脂フィルムをコア材として用いることが好ましい。コア材を介在させることにより、上記キャリア付銅箔２０の樹脂層の厚みが薄い場合であっても、当該支持基板の剛性を担保することができる。但し、コア材を介在させた場合も中央樹脂層８の厚みは上述した範囲内とすることが好ましい。なお、当該樹脂フィルムを樹脂層７と張り合わせる際には、樹脂層７同士を張り合わせる場合と同様に、熱間プレス成形等により行うことができる。
２－３．第２製造方法
　この第２製造方法は、以下の工程を備える。第１製造方法との差異は、回路形成層付支持基板の製造工程のみであるから、以下の発明の形態の説明において、第１製造方法との重複記載を省略するため、両面回路形成層付支持基板の製造工程に関してのみ詳細に述べる。
両面回路形成層付支持基板の製造工程：第２製造方法の両面回路形成層付支持基板の製造に関しては、図７を参照して説明する。この工程では、図７（Ｃ－２）に示すように、キャリア層２／剥離層３／銅箔層４の層構成を備えるキャリア付銅箔１０と、樹脂層７／キャリア層２／剥離層３／銅箔層４の層構成を備える樹脂層を備えたキャリア付電解銅箔２０とを用いて、第１キャリア付銅箔１０のキャリア表面と第２キャリア付銅箔２０の樹脂層７の表面とを張り合わせることで、図７（Ｄ）に示すように、銅箔層４を両面に含む「銅箔層４／剥離層３／キャリア層２／中央樹脂層８／キャリア層２／剥離層３／銅箔層４」の層構成を備える回路形成層付支持基板１を得る。
　このとき、図７（Ｄ）と、第１製造方法の図３（Ｄ）とが同様の形態となる。従って、第２製造方法の以下の工程である「ビルドアップ配線層形成工程」、「ビルドアップ配線層付支持基板分離工程」、「多層プリント配線板形成工程」も、第１製造方法と同様である。よって、ここでの重複した説明は省略する。
　なお、上記両面回路形成層付支持基板の製造工程では、第１キャリア付銅箔１０のキャリア箔表面と第２キャリア付銅箔２０の樹脂層７の表面とを直接張り合わせるものとしたが、キャリア表面と樹脂層７との間にコア材を介在させてもよい。コア材としては、上記第１製造方法で述べたものと同じものを用いることができ、張り合わせの方法等についても上記と同様の方法を採用することができる。
２－４．第３製造方法
　この第３製造方法は、以下の工程を備える。第１製造方法との差異は、両面回路形成層付支持基板の製造工程のみであるから、以下の発明の形態の説明において、第１製造方法との重複記載を省略するため、両面回路形成層付支持基板の製造工程に関してのみ説明する。
両面回路形成層付支持基板の製造工程：　第３製造方法の両面回路形成層付支持基板の製造工程に関しては、図７を参照して説明する。この工程では、図７（Ｃ－３）に示すように、キャリア層２／剥離層３／銅箔層４の層構成を備えるキャリア付電解銅箔１０を２枚用いて、当該キャリア付電解銅箔１０のキャリア同士を対向させ、当該キャリア層２とキャリア層２との間にフィルム状樹脂Ｆを挟んで、各キャリア層をフィルム状樹脂Ｆと張り合わせることで、図７（Ｄ）に示すように、両面回路形成用銅箔層としての銅箔層４を両面に含む銅箔層４／剥離層３／キャリア層２／中央樹脂層８／キャリア層２／剥離層３／銅箔層４の層構成を備える両面回路形成層付支持基板１を得る。
　このとき、図７（Ｄ）と、第１製造方法の図３（Ｄ）とが同様の形態となる。従って、第３製造方法の以下の工程である「ビルドアップ配線層形成工程」、「ビルドアップ配線層付支持基板分離工程」、「多層プリント配線板形成工程」も、第１製造工程と同様である。よって、ここでの重複した説明は省略する。
　上記フィルム状樹脂Ｆは、第１製造方法又は第２製造方法において述べたコア材に該当する。
　なお、銅箔層に対して回路形成を行うタイミング、回路形成の方法は上述したとおりであるため、ここでは説明を省略する。
　次に、実施例および比較例を示して本件発明を具体的に説明する。但し、本件発明は以下の実施例に限定されるものではない。
１．実施例１
　実施例１では、上述した第１製造方法により多層プリント配線板を製造した。具体的には下記の工程により、多層プリント配線板を製造した。
　キャリア付銅箔として樹脂層（厚さ２．５μｍ）、キャリア層（厚さ１８μｍ）の樹脂層側の表面の凹凸の最大高低差（ＰＶ）を３．８μｍとした樹脂層／キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を２枚用いて、樹脂層同士を直接張り合わせて厚さが５．０μｍの中央樹脂層を有する両面回路形成層付支持基板（以下、支持基板アと称する。）を得た（図２、図３参照）。
　ここで、樹脂層成分は下記配合とし、全体の固形分が２０重量％となるように調整したワニスをアプリケータを用いてキャリア層上に塗工することにより形成した。
〔エポキシ樹脂〕
　ＤＩＣ株式会社製　エピクロン８５０Ｓ：４３重量部
　新日鉄住金化学株式会社製　ＹＤ－９０７：２５重量部
〔硬化剤〕
　日本カーバイド工業株式会社製　Ｄ２５Ｆ：固形分として５重量部
〔混合樹脂〕
　ポリビニルアセタール樹脂（積水化学工業株式会社製ＫＳ－５）：２５重量部
　イソシアネート樹脂（東ソー株式会社製　コロネートＡＰステーブル）：２重量部
〔イミダゾール系硬化触媒〕
　四国化成工業株式会社製　２ＭＺ－Ｈ：０．１重量部
〔混合溶媒〕
　メチルエチルケトン：プロピレングリコールモノメチルエーテル＝４：１混合液
　その後、図４（Ｅ）に示すようなビルドアップ配線層付支持基板を得た。
　次いで、ビルドアップ配線層付支持基板分離工程により、図５（Ｆ）に示すように、当該ビルドアップ配線層付支持基板を、当該両面回路形成層付支持基板の各剥離層でそれぞれ分離して、銅箔層上にビルドアップ層が形成された多層積層板（以下、積層板イと称する。）を２枚得た
２．実施例２～実施例４
　実施例２～実施例４は、キャリア層の樹脂層側の表面の凹凸の最大高低差（ＰＶ）及び樹脂層厚さをそれぞれ表１に示すとおりとした以外は、実施例１と同じ方法で支持基板ア及び積層板イを製造した。
比較例
　比較例１～比較例５においても、キャリア層の樹脂層側の表面の凹凸の最大高低差（ＰＶ）及び樹脂層厚さをそれぞれ表１に示すとおりとした以外は、実施例１と同じ方法で支持基板ア及び積層板イを製造した。
〈評価〉
　上記実施例及び比較例において、多層プリント配線板を製造する際に、支持基板を構成する中央樹脂層とキャリア層との密着性と、ビルドアップ層を形成する際の回路形成性（基板平滑性）について評価した。
１．評価方法
１－１．中央樹脂層とキャリア層との密着性
　中央樹脂層とキャリア層との密着性は次のようにして評価した。上述の支持基板アを幅１ｃｍに切断した後、樹脂層の両面に配置されたキャリア層のうち、片面側のキャリア層を角度９０°、速度５０ｍｍ／ｍｉｎで引き上げて、ピール強度を測定した。その際、下記の判定基準に基づき合否判定を行った。
○：キャリアが破断し強度測定不可能（ピール強度２．５ｋｇｆ／ｃｍ以上とみなす）
×：強度測定可能（ピール強度　２．５ｋｇｆ／ｃｍ未満）
１－２．回路形成性（基板平滑性）
　上記の密着性評価で評価結果が「○」であった実施例１～３と、比較例２につき、次の方法で基板平滑性を評価した。まず、キャリア付銅箔の初期状態における剥離層側の銅箔層表面の１０点平均粗さＲｚ（以下、「Ｒｚ０」と称する。）をＲｚ０測定用サンプルを用いて測定した。Ｒｚ０測定用サンプルは、樹脂層／キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を平滑ガラス板に張り合わせた後、キャリアを剥離し銅箔層表面を露出させたものとした。そして、上述の積層板イの銅箔層表面に対し、接触式表面粗さ計を用いて、ＪＩＳ　Ｂ　０６０１（２００１）に準拠して求められる１０点平均粗さＲｚ（以下、「Ｒｚ１」と称する。）を測定した。その結果得られる銅箔層表面の１０点平均粗さＲｚの変化量（以下、「ΔＲｚ」と称する。但し、ΔＲｚ＝Ｒｚ１－Ｒｚ０である。）に基づき、回路平滑性を評価した。また、その際、下記の判定基準に基づき合否判定を行った。
○：　ΔＲｚ≦０．３μｍ
×：　ΔＲｚ＞０．３μｍ
１－３．総合評価
　上記の密着性及び回路形成性の評価結果に基づき、以下の判定基準に基づき下記の総合判定を行った。
○：　密着性評価が○、及び回路形成性が○
×：　密着性評価が×、または回路形成性が×
２．評価結果
２－１．中央樹脂層とキャリア層との密着性
　実施例及び比較例における中央樹脂層とキャリア層との密着性に関する評価結果を表１に示す。表１に示すように、実施例１～実施例４で製造した両面回路形成層付支持基板では、いずれも中央樹脂層とキャリア層との密着性が良好であることが確認された。実施例については、中央樹脂層の厚さによらず、キャリア層の樹脂層側の表面の凹凸の最大高低差（ＰＶ）の値が低い方がより良好な密着が得られることが確認された。
　一方、比較例についてみると、樹脂層の厚さが２０μｍ（中央樹脂層の厚さ４０μｍ）、キャリア層の樹脂層側の表面の凹凸の最大高低差（ＰＶ）が本件発明の範囲内である比較例２については、中央樹脂層とキャリア層との密着性が良好であったものの、他の比較例についてはいずれも中央樹脂層とキャリア層との密着性が良好ではなく、ビルドアップ層形成工程において、基板の端部から剥離し積層板イの基板平滑性を評価することができなかった。また、各比較例についてみると、キャリア層の樹脂層側の表面の凹凸の最大高低差（ＰＶ）が本件発明の範囲外となる場合、ＰＶの値が低くとも高くとも中央樹脂層とキャリア層との密着性が低下することが確認された。また、例えば、比較例１の場合のように中央樹脂層の厚みが薄いと、ＰＶ値が本件発明の範囲内であっても中央樹脂層とキャリア層との良好な密着性を得ることができないことが確認された。
２－２．回路形成性（基板平滑性）
　実施例及び比較例における回路形成性に関する評価結果を表１に示す。表１に示すように、実施例１～実施例４で製造した両面回路形成層付支持基板では、いずれも良好な回路形成性を有することが確認された。特に、樹脂層の厚さが上述した好ましい範囲内（１．５μｍ～１５μｍ）である場合、より良好な回路形成性を示すことが確認された。
　一方、ＰＶ値又は樹脂層厚さの少なくともいずれか一方が本件発明の範囲外となる比較例１～比較例５については、キャリアの密着性が悪いものとなり、その結果ビルドアップ層形成段階で剥がれを生じたため回路形成性の評価ができなかった。
Figure JPOXMLDOC01-appb-T000001
　コアレスビルトアップ法で多層銅張積層板を製造する際に、密着性と回路平滑性に優れた支持基板等を提供することで、ビルドアップ層形成工程で回路形成の安定性に優れた多層プリント配線板を得ることができる。
１　　回路形成層付支持基板
２　　キャリア層（キャリア）
３　　剥離層
４　　銅箔層
７　　樹脂層
８　　中央樹脂層
１０　キャリア付銅箔
２０　樹脂層を備えたキャリア付電解銅箔
２３　第１回路
２５　第２回路
２４　めっき層
２８　ビアホール
３０　第１ビルドアップ配線層３０
３１　第１回路層
３２　第２ビルドアップ配線層
３３　第２回路層
３４　配線層
３５　層間絶縁樹脂層
３６　第３ビルドアップ層
４０　ビルドアップ配線層付支持基板
５０　多層積層板
Ｂｕ　ビルドアップ配線層
Ｆ　　フィルム状樹脂

Claims (15)

  1. 銅箔層／剥離層／キャリア層／樹脂層の層構成を備え、
    　当該キャリア層の当該樹脂層側の表面の凹凸の最大高低差（ＰＶ）が３μｍ～１２μｍであり、
    　前記樹脂層の厚さが、１．５μｍ～１５μｍである、
    ことを特徴とする回路形成層付支持基板。
  2. 前記剥離層は、窒素含有化合物、硫黄含有化合物及びカルボン酸からなる群から選択される化合物の少なくとも一つ以上を含む有機剥離層である請求項１に記載の回路形成層付支持基板。
  3. 前記剥離層は、無機成分を用いて形成した無機剥離層である請求項１に記載の回路形成層付支持基板。
  4. 　樹脂層の両面に、当該樹脂層側から順にキャリア層／剥離層／銅箔層を備え、
    　当該キャリア層の当該樹脂層側の表面の凹凸の最大高低差（ＰＶ）が３μｍ～１２μｍであり、
    　前記樹脂層の厚さが１．５μｍ～３０μｍである、
    ことを特徴とする両面回路形成層付支持基板。
  5. 　請求項１～請求項３のいずれか一項に記載の回路形成層付支持基板を用いて製造された多層積層板であって、
    　前記銅箔層上に、少なくとも一層の絶縁層及び配線層を含むビルドアップ層が積層された後に、前記剥離層において分離され、前記銅箔層上に当該ビルドアップ層が積層された積層体であることを特徴とする多層積層板。
  6. 　前記銅箔層上に、前記ビルドアップ層が積層される前に、前記銅箔層に対して回路形成が行われた請求項５に記載の多層積層板。
  7. 　前記剥離層において分離された後、前記銅箔層に対して回路形成が行われた請求項５に記載の多層積層板。
  8. 請求項１～請求項３のいずれか一項に記載の回路層付支持基板を用いて、ビルドアップ法により多層プリント配線板を製造する方法であって、以下の工程を備えることを特徴とする多層プリント配線板の製造方法。
    ビルドアップ配線層形成工程：　前記回路形成層付基板の前記銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
    ビルドアップ配線層付支持基板分離工程：　当該ビルドアップ配線層付支持基板を、前記回路形成層付支持基板の前記剥離層で分離して、前記銅箔層上にビルドアップ層が形成された多層積層板を得る。
  9. 請求項４に記載の両面回路形成層付支持基板を用いて、ビルドアップ法により多層プリント配線板を製造する方法であって、以下の工程を備えることを特徴とする多層プリント配線板の製造方法。
    両面回路形成層付支持基板の製造工程：　樹脂層／キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を２枚用いて、この樹脂層同士を直接張り合わせ、又は、コア材の両面に張り合わせて中央樹脂層とすることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する両面回路形成層付支持基板を得る。
    ビルドアップ配線層形成工程：　当該両面回路形成層付基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
    ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で分離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
  10. 請求項４に記載の両面回路形成層付支持基板を用いて、ビルドアップ法により、多層プリント配線板を製造する方法であって、以下の工程を備えることを特徴とする多層プリント配線板の製造方法。
    両面回路形成層付支持基板の製造工程：　キャリア層／剥離層／銅箔層の層構成を備える第１キャリア付銅箔と、樹脂層／キャリア層／剥離層／銅箔層の層構成を備える第２キャリア付銅箔とを用いて、第１キャリア付銅箔のキャリアと、第２キャリア付銅箔の樹脂層とを直接張り合わせ、又はコア材の両面に張り合わせることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する前記両面回路形成層付支持基板を得る。
    ビルドアップ配線層形成工程：　当該両面回路形成層付支持基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
    ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で分離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
  11. 請求項４に記載の両面回路形成層付支持基板を用いて、ビルドアップ法により多層プリント配線板を製造する方法であって、以下の工程を備えることを特徴とする多層プリント配線板の製造方法。
    両面回路形成層付支持基板の製造工程：　キャリア層／剥離層／銅箔層の層構成を備えるキャリア付銅箔を２枚用いて、各キャリア付銅箔のキャリア層をコア材の両面に張り合わせることで、銅箔層／剥離層／キャリア層／中央樹脂層／キャリア層／剥離層／銅箔層の層構成を有する前記両面回路形成層付支持基板を得る。
    ビルドアップ配線層形成工程：　当該両面回路形成層付支持基板の各銅箔層の表面に、ビルドアップ配線層を形成して、ビルドアップ配線層付支持基板を得る。
    ビルドアップ配線層付支持基板分離工程：　当該両面回路形成層付支持基板の剥離層で離して、銅箔層上にビルドアップ層が形成された多層積層板を得る。
  12. 前記コア材が、半硬化状態の樹脂フィルム又は半硬化状態の樹脂層を有するフィルムである請求項９～請求項１１のいずれか一項に記載の多層プリント配線板の製造方法。
  13. 前記ビルドアップ配線層形成工程において、前記銅箔層の表面に前記ビルドアップ層を形成する前に、当該銅箔層に対して回路形成が行われる請求項８～請求項１２のいずれか一項に記載の多層プリント配線板の製造方法。
  14. 前記ビルドアップ配線層付支持基板分離工程において、前記多層積層板を得た後、前記銅箔層に対して回路形成が行われる請求項８～請求項１２のいずれか一項に記載の多層プリント配線板の製造方法。
  15. 請求項８～請求項１４のいずれか一項に記載の多層プリント配線板の製造方法で得られた多層プリント配線板。
PCT/JP2014/080919 2013-11-22 2014-11-21 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板 Ceased WO2015076373A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201480063354.9A CN105746004B (zh) 2013-11-22 2014-11-21 带有电路形成层的支持基板、两面带有电路形成层的支持基板、多层层压板、多层印刷线路板的制造方法及多层印刷线路板
KR1020167013103A KR102191918B1 (ko) 2013-11-22 2014-11-21 회로 형성층을 갖는 지지 기판, 양면 회로 형성층을 갖는 지지 기판, 다층 적층판, 다층 프린트 배선판의 제조 방법 및 다층 프린트 배선판
JP2015515312A JP6678029B2 (ja) 2013-11-22 2014-11-21 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-241585 2013-11-22
JP2013241585 2013-11-22

Publications (1)

Publication Number Publication Date
WO2015076373A1 true WO2015076373A1 (ja) 2015-05-28

Family

ID=53179632

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/080919 Ceased WO2015076373A1 (ja) 2013-11-22 2014-11-21 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板

Country Status (5)

Country Link
JP (1) JP6678029B2 (ja)
KR (1) KR102191918B1 (ja)
CN (1) CN105746004B (ja)
TW (1) TWI584701B (ja)
WO (1) WO2015076373A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564899A (zh) * 2016-08-05 2019-04-02 三菱瓦斯化学株式会社 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
EP3672379A1 (en) * 2018-12-19 2020-06-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with included electrically conductive base structure and method of manufacturing
CN114641126A (zh) * 2021-02-09 2022-06-17 广州方邦电子股份有限公司 电磁屏蔽膜及线路板
CN114641196A (zh) * 2021-02-09 2022-06-17 广州方邦电子股份有限公司 电磁屏蔽膜及线路板
WO2025047971A1 (ja) * 2023-09-01 2025-03-06 三井金属鉱業株式会社 再配線積層体の製造方法及びキャリア付金属箔
WO2025094612A1 (ja) * 2023-11-01 2025-05-08 三井金属鉱業株式会社 プリント配線板の製造方法
WO2025094611A1 (ja) * 2023-11-01 2025-05-08 三井金属鉱業株式会社 プリント配線板の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6834121B2 (ja) * 2015-09-17 2021-02-24 味の素株式会社 配線板の製造方法
CN111356309B (zh) * 2020-04-15 2021-04-23 江苏普诺威电子股份有限公司 具有高线路对位精度的多层电路板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133638A1 (ja) * 2011-03-30 2012-10-04 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4273895B2 (ja) * 2003-09-24 2009-06-03 日立化成工業株式会社 半導体素子搭載用パッケージ基板の製造方法
JP2008091463A (ja) * 2006-09-29 2008-04-17 Nippon Steel Chem Co Ltd 両面フレキシブル銅張積層基板及びキャリア付両面フレキシブル銅張積層基板の製造方法
TWI600097B (zh) * 2011-03-09 2017-09-21 日立化成股份有限公司 Manufacturing method of package substrate for mounting semiconductor device, package substrate for mounting semiconductor device, and semiconductor package
JP2013140856A (ja) 2011-12-28 2013-07-18 Jx Nippon Mining & Metals Corp キャリア付金属箔

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012133638A1 (ja) * 2011-03-30 2012-10-04 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその製造方法で得られる多層プリント配線板
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
JP2013219191A (ja) * 2012-04-09 2013-10-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109564899A (zh) * 2016-08-05 2019-04-02 三菱瓦斯化学株式会社 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
EP3496138A4 (en) * 2016-08-05 2019-10-09 Mitsubishi Gas Chemical Company, Inc. SUPPORT SUBSTRATE, LAMINATE WITH SUPPORTING SUBSTRATE AND METHOD FOR PRODUCING A HOUSING SUBSTRATE FOR ASSEMBLING A SEMICONDUCTOR ELEMENT
US11217445B2 (en) 2016-08-05 2022-01-04 Mitsubishi Gas Chemical Company, Inc. Supporting substrate, supporting substrate-attached laminate and method for manufacturing a package substrate for mounting a semiconductor device
CN109564899B (zh) * 2016-08-05 2023-06-06 三菱瓦斯化学株式会社 支撑基板、带有支撑基板的层叠体及半导体元件搭载用封装基板的制造方法
EP3672379A1 (en) * 2018-12-19 2020-06-24 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with included electrically conductive base structure and method of manufacturing
US11387117B2 (en) 2018-12-19 2022-07-12 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with included electrically conductive base structure and method of manufacturing
CN114641126A (zh) * 2021-02-09 2022-06-17 广州方邦电子股份有限公司 电磁屏蔽膜及线路板
CN114641196A (zh) * 2021-02-09 2022-06-17 广州方邦电子股份有限公司 电磁屏蔽膜及线路板
CN114641126B (zh) * 2021-02-09 2024-03-08 广州方邦电子股份有限公司 电磁屏蔽膜及线路板
WO2025047971A1 (ja) * 2023-09-01 2025-03-06 三井金属鉱業株式会社 再配線積層体の製造方法及びキャリア付金属箔
WO2025094612A1 (ja) * 2023-11-01 2025-05-08 三井金属鉱業株式会社 プリント配線板の製造方法
WO2025094611A1 (ja) * 2023-11-01 2025-05-08 三井金属鉱業株式会社 プリント配線板の製造方法

Also Published As

Publication number Publication date
JPWO2015076373A1 (ja) 2017-03-16
TWI584701B (zh) 2017-05-21
CN105746004B (zh) 2019-06-07
TW201536120A (zh) 2015-09-16
CN105746004A (zh) 2016-07-06
KR20160089365A (ko) 2016-07-27
JP6678029B2 (ja) 2020-04-08
KR102191918B1 (ko) 2020-12-17

Similar Documents

Publication Publication Date Title
JP6678029B2 (ja) 回路形成層付支持基板、両面回路形成層付支持基板、多層積層板、多層プリント配線板の製造方法及び多層プリント配線板
JP6193534B2 (ja) 粗化処理銅箔、銅張積層板及びプリント配線板
KR101762049B1 (ko) 캐리어 부착 구리박, 구리 피복 적층판, 프린트 배선판, 전자 기기, 및, 프린트 배선판의 제조 방법
KR101377060B1 (ko) 캐리어를 갖는 금속 호일
JP5919303B2 (ja) 表面処理銅箔及びそれを用いた銅張積層板
CN106413267A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
JP2014017503A (ja) 多層プリント配線板の製造方法
JP2013147688A (ja) 銅張積層板用表面処理銅箔及びそれを用いた銅張積層板
CN105813379A (zh) 附载体铜箔、积层体、印刷配线板、及印刷配线板的制造方法
JP6687765B2 (ja) キャリア付金属箔
JPWO2014196576A1 (ja) キャリア付銅箔、銅張積層板、プリント配線板、電子機器、樹脂層、キャリア付銅箔の製造方法、及びプリント配線板の製造方法
JP2017224848A (ja) コアレスビルドアップ支持基板及び当該コアレスビルドアップ支持基板を用いて製造されたプリント配線板
CN106413268A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子设备的制造方法
CN108697006B (zh) 表面处理铜箔、附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
JP2002033581A (ja) 銅張積層板の製造方法
CN105873361A (zh) 附载体铜箔、积层体、印刷配线板、电子机器及印刷配线板的制造方法
KR101705975B1 (ko) 캐리어가 형성된 동박, 프린트 배선판, 적층체, 전자 기기 및 프린트 배선판의 제조 방법
TW201543983A (zh) 具有保護層之貼銅積層板及多層印刷配線板
CN103430640A (zh) 多层印刷线路板的制造方法及用该制造方法所制得的多层印刷线路板
CN104080951A (zh) 印刷电路板用铜箔和使用其的层叠体、印刷电路板以及电子部件
KR20170086690A (ko) 캐리어 부착 금속박
WO2014109396A1 (ja) 表面処理銅箔、積層板、キャリア付銅箔、プリント配線板、プリント回路板、電子機器、及びプリント配線板の製造方法
CN106304614A (zh) 附载体铜箔、积层体、印刷配线板、电子机器及印刷配线板的制造方法
JP6104260B2 (ja) キャリア付金属箔
KR102531073B1 (ko) 캐리어 부착 극박 동박, 그 제조 방법, 동장 적층판 및 프린트 배선판

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2015515312

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14864004

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20167013103

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14864004

Country of ref document: EP

Kind code of ref document: A1