WO2015040938A1 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2015040938A1
WO2015040938A1 PCT/JP2014/068632 JP2014068632W WO2015040938A1 WO 2015040938 A1 WO2015040938 A1 WO 2015040938A1 JP 2014068632 W JP2014068632 W JP 2014068632W WO 2015040938 A1 WO2015040938 A1 WO 2015040938A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
concentration
buffer layer
parallel
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/068632
Other languages
English (en)
French (fr)
Inventor
田村　隆博
大西　泰彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to CN201480021121.2A priority Critical patent/CN105122458B/zh
Priority to JP2015537586A priority patent/JP6075458B2/ja
Publication of WO2015040938A1 publication Critical patent/WO2015040938A1/ja
Priority to US14/882,423 priority patent/US9711634B2/en
Anticipated expiration legal-status Critical
Priority to US15/627,434 priority patent/US9954078B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/125—Shapes of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/041—Manufacture or treatment of multilayer diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/50—PIN diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Definitions

  • the present invention relates to a semiconductor device (insulated gate field effect transistor) and a method for manufacturing the same.
  • FIG. 5 is a normal inverter circuit diagram.
  • FIG. 6 is a cross-sectional view of a main part of a normal IGBT (a) and MOSFET (b).
  • the IGBT 101 is widely used.
  • the IGBT 101 is an important semiconductor element that supports current power electronics because it has the characteristics such as the high breakdown voltage and low on-voltage of the bipolar transistor and the excellent characteristics that it can operate at high speed while being slower than the MOSFET.
  • the IGBT 101 shown in the cross-sectional view of the main part in FIG. 6A has a reverse withstand voltage junction (collector junction 103).
  • a current cannot flow in the bias direction (with the collector C as a negative electrode).
  • the IGBT 101 changes from the conductive state to the forward blocking state, a high surge voltage may be generated in the reverse direction due to an inductance component in the circuit.
  • this surge voltage is applied to the IGBT 101, the IGBT 101 whose reverse withstand voltage is not normally protected may be destroyed.
  • Dielectric load an L load generated every time the IGBT 101 is turned off ( Dielectric load) Protected by a diode 401 (see FIG. 5) connected in antiparallel to circulate the current.
  • Reference numerals 102 and 302 denote n ⁇ type drift layers.
  • the parallel connection of the IGBT 101 and the normal freewheeling diode 401 as described above has a limit in speeding up switching, so the IGBT 101 and the high speed diode capable of high speed switching are used. May be.
  • the high-speed diode is obtained by shortening the time required for reverse recovery at the time of transition from a state in which a forward current flows through the diode to a reverse blocking state as compared with a normal diode, and can reduce reverse recovery loss.
  • FIG. 2 is a cross-sectional view of a main part of a conventional super-junction MOSFET (a) and a carrier lifetime distribution diagram in which the vertical axis indicates the depth corresponding to the depth direction of the substrate corresponding to (a).
  • a superjunction MOSFET 201 (see FIG. 2) that is being considered for replacement includes a drift layer 205 having an n-type region (hereinafter referred to as an n-type drift region) 202a with an increased impurity concentration and a p-type region (hereinafter referred to as p-type).
  • the drift layer includes an n-type first buffer layer 204 on the drain side of the parallel pn layer 202.
  • the carrier lifetime (carrier lifetime) in the substrate is not controlled, it is constant (uncontrolled) from the substrate surface to the depth direction as shown in FIG.
  • the parallel pn layer 202 is reduced in parallel by reducing the pitch width.
  • the pn layer 202 Since all of the pn layer 202 can be depleted at a low voltage, the pn layer 202 has a feature of high breakdown voltage and low on-resistance despite the unipolar type. Furthermore, since high-speed switching derived from the unipolar device is possible, and the diode structure in the reverse direction (reference numerals 203 and 202a in FIG. 2A) is built in, the parallel diode 401 in the inverter circuit in FIG. There is also a merit that a reduction in the size of the apparatus can be expected. Furthermore, it is also attempted to further increase the speed and reduce the loss by using a super junction MOSFET (SJ-MOSFET) 201 as a switching device and using a built-in diode as a fast recovery diode.
  • SJ-MOSFET super junction MOSFET
  • the drift layer 205 is provided with an SJ structure composed of a parallel pn layer and an n-type buffer layer in which the impurity concentration is changed in two steps in the lower layer, thereby reducing the on-resistance
  • an SJ structure composed of a parallel pn layer and an n-type buffer layer in which the impurity concentration is changed in two steps in the lower layer, thereby reducing the on-resistance
  • Patent Document 1 Japanese Patent Document 1
  • Patent Document 2 A semiconductor device having an SJ-MOS structure that shortens the reverse recovery time without increasing the leakage current between the drain and the source is already known (for example, see Patent Document 2 below).
  • a semiconductor device suitable for a soft switching system can be realized by connecting an SJ-MOSFET to a Schottky barrier diode having an SJ structure (see, for example, Patent Document 3 below). It has been shown that a lifetime control region is provided in the entire Schottky barrier diode having an SJ structure to reduce reverse current and improve reverse recovery characteristics (see, for example, Patent Document 4 below). There is a description of a lifetime control method for making a reverse recovery characteristic into a soft recovery waveform (see, for example, Patent Document 5 below). It describes a lifetime control method for excess minority carriers (for example, see Patent Document 6 below). Furthermore, a description relating to a semiconductor device capable of improving the breakdown voltage and the turn-off characteristics as compared with a conventional element is disclosed (for example, see Patent Document 7 below).
  • JP 2003-101022 (FIG. 11, paragraphs 0077 to 0079) Japanese Patent Publication No. 2010-24433 (summary) JP 2006-24690 A (Summary Problems and Solution) JP 2008-258313 A (summary) JP 2007-59801 A (summary) JP-A-7-226405 (Problem) JP 2001-102577 A (problem)
  • the depletion layer in the forward blocking state, the depletion layer has a low breakdown voltage and spreads into each column (n-type drift region 202a and p-type partition region 202b) in the parallel pn layer. Depleted.
  • the built-in diode transitions from a state in which a forward current (return current) flows to a reverse bias blocking state (ie, reverse recovery state) of the pn junction of the built-in diode.
  • the built-in diode in the reverse recovery state has few minority carriers and a small reverse recovery current Irp because the superjunction MOSFET 201 has a unipolar structure.
  • FIG. 3 described later also includes a reverse recovery current waveform diagram of the superjunction MOSFET having the conventional structure shown in FIG.
  • the reverse recovery operation becomes a hard recovery waveform, as shown in the reverse recovery waveform diagram of the conventional superjunction MOSFET in FIG. 3, ringing (vibration waveform) is generated, which causes noise (this is a problem).
  • the vibration waveform portions overlap and are crushed in black, making it difficult to see.
  • the waveforms of the conventional structure in FIG. 3 are as follows.
  • the power supply voltage is 400 V
  • the forward current is 20 A
  • the time variation of the reverse current is 100 A / ⁇ s. It is the result of having simulated the current waveform of reverse recovery operation.
  • the present invention has been made in consideration of the above-described points, and an object of the present invention is to provide a semiconductor device in which a hard recovery waveform during a reverse recovery operation is relaxed and a method for manufacturing the same. It is another object of the present invention to provide a semiconductor device and a method for manufacturing the same, which can reduce the reverse recovery current (Irp) and the reverse recovery time (trr) by relaxing the hard recovery waveform and obtain high-speed switching and low reverse recovery loss. .
  • the semiconductor device has the following characteristics.
  • Parallel pn layers arranged in contact with the regions alternately are provided.
  • a MOS gate structure is provided on the first main surface side of the parallel pn layer.
  • a first buffer layer of a first conductivity type is provided between the parallel pn layer and the drain layer. The impurity concentration of the first buffer layer is lower than the impurity concentration of the drift region.
  • At least one of the partition regions in the parallel pn layer is replaced with a first conductivity type region having a lower concentration than the impurity concentration of the drift region. It is also preferable that a second buffer layer having a higher impurity concentration than the drift region is provided between the first buffer layer and the drain layer. The impurity concentration of the second buffer layer is higher than the impurity concentration of the drift region. It is also preferable that the parallel pn layers have a lattice-like plane pattern.
  • a method for manufacturing a semiconductor device includes an impurity from a drift region provided on a first main surface of a drain layer of a first conductivity type.
  • a parallel pn layer provided on the concentration buffer layer in which the first conductivity type drift region and the second conductivity type partition region are alternately and repeatedly arranged, wherein at least one of the partition regions is the drift region
  • a method for manufacturing a semiconductor device includes an impurity from a drift region provided on a first main surface of a drain layer of a first conductivity type.
  • a parallel pn layer provided on the concentration buffer layer in which the first conductivity type drift region and the second conductivity type partition region are alternately and repeatedly arranged, wherein at least one of the partition regions is the drift region
  • a method of manufacturing a semiconductor device that is replaced with a first conductivity type region having a lower concentration than the impurity concentration and has the following characteristics.
  • a step of forming a high-concentration buffer layer of a first conductivity type having an impurity concentration higher than that of the drift region on the first main surface of the drain layer is performed.
  • a step of forming a first conductivity type low concentration buffer layer having a lower concentration than the impurity concentration of the drift region on the high concentration buffer layer is performed.
  • a step of forming the parallel pn layer on the low concentration buffer layer is performed.
  • a step of making the carrier lifetime of the parallel pn layer shorter than the carrier lifetime of the high-concentration buffer layer by adding heavy metal or irradiating charged particles from the parallel pn layer side is performed.
  • a method for manufacturing a semiconductor device includes an impurity from a drift region provided on a first main surface of a drain layer of a first conductivity type.
  • a parallel pn layer provided on the concentration buffer layer in which the first conductivity type drift region and the second conductivity type partition region are alternately and repeatedly arranged, wherein at least one of the partition regions is the drift region
  • a method of manufacturing a semiconductor device that is replaced with a first conductivity type region having a lower concentration than the impurity concentration and has the following characteristics.
  • a step of forming the parallel pn layer on the front surface side of the semiconductor substrate is performed.
  • a step of forming an element structure on the parallel pn layer on the front surface side of the semiconductor substrate is performed.
  • a step of forming a low-concentration buffer layer of the first conductivity type having a lower concentration than the impurity concentration of the drift region is performed on the back surface side of the semiconductor substrate.
  • a step of forming a first conductivity type high concentration buffer layer having a higher impurity concentration than the drift region at a position shallower than the low concentration buffer layer on the back surface side of the semiconductor substrate is performed.
  • a step of making the carrier lifetime of the parallel pn layer shorter than the carrier lifetime of the high-concentration buffer layer by adding heavy metal or irradiating charged particles from the high-concentration buffer layer side is performed.
  • the present invention it is possible to provide a semiconductor device that mitigates a hard recovery waveform during a reverse recovery operation and a manufacturing method thereof. Furthermore, it is possible to provide a semiconductor device capable of high-speed operation and reduction of reverse recovery loss, and a manufacturing method thereof.
  • FIG. 1 is a cross-sectional view of a principal part of a superjunction MOSFET in which a p-type partition region in a parallel pn layer is replaced with an n-type region whose impurity concentration is lower than that of an n-type drift region according to Example 1 of the present invention. It is.
  • FIG. 2 is a cross-sectional view of a main part of a conventional superjunction MOSFET (a) and a carrier lifetime distribution diagram in which the vertical axis indicates the depth in accordance with the depth direction of the substrate corresponding to (a).
  • FIG. 3 is a diagram of reverse recovery current waveforms corresponding to the superjunction MOSFET having the conventional structure shown in FIG.
  • FIG. 4 is a distribution diagram of different carrier lifetimes of the superjunction MOSFET according to the first embodiment of the present invention.
  • FIG. 5 is a normal inverter circuit diagram.
  • FIG. 6 is a cross-sectional view of a main part of a normal IGBT (a) and MOSFET (b).
  • FIG. 7 is an example of a fragmentary sectional view showing a planar pattern of parallel pn layers cut along a plane parallel to the substrate surface in the super junction MOSFET of the present invention.
  • FIG. 8 is a cross-sectional view of the main part taken along the BB ′ broken line (a) and the CC ′ broken line (b) in FIG.
  • FIG. 9 is another example of a cross-sectional view of the main part showing a planar pattern of parallel pn layers cut along a plane parallel to the substrate surface in the superjunction MOSFET of the present invention.
  • FIG. 10 is a cross-sectional view of main parts taken along the BB ′ broken line (a) and the CC ′ broken line (b) in FIG.
  • FIG. 1 is a cross-sectional view of a principal part of a superjunction MOSFET in which a p-type partition region in a parallel pn layer is replaced with an n-type region whose impurity concentration is lower than that of an n-type drift region according to Example 1 of the present invention. It is.
  • FIG. 1 is a cross-sectional view of the main part of the element active portion of the vertical superjunction MOSFETs 50 and 51 according to the present invention.
  • the vertical super-junction MOSFETs 50 and 51 include a drift layer having an n-type region (n-type drift region) 4a with an increased impurity concentration and a p-type region (p-type partition region).
  • the vertical super-junction MOSFETs 50 and 51 extend in a direction (substrate depth direction) perpendicular to the substrate main surface by the n-type drift region 4a and the p-type partition region 4b constituting the parallel pn layer 4, and mutually It has a plurality of parallel pn junctions 6.
  • FIG. 1A shows a vertical structure having an SJ structure in which a plurality of regions of a part of the p-type partition region 4b of the parallel pn layer 4 are n ⁇ -type regions 4c having a lower concentration than the impurity concentration of the n-type drift region 4a.
  • a type superjunction MOSFET 50 is shown.
  • the vertical superjunction MOSFET 50 includes an n ⁇ -type first buffer layer having an impurity concentration similar to that of the n ⁇ -type region 4c from the parallel pn layer 4 side between the parallel pn layer 4 and the n ++ type drain layer 1. 3 and an n + -type second buffer layer 2 having a higher concentration than the impurity concentration of the n-type drift region 4a of the parallel pn layer 4 in this order.
  • FIG. 1B shows a vertical superjunction MOSFET 51 having an SJ structure in which one p-type partition region 4b of the parallel pn layer 4 is an n ⁇ -type region 4c having a lower concentration than the impurity concentration of the n-type drift region 4a.
  • the vertical superjunction MOSFET 51 includes an n ⁇ -type first buffer layer 3 having an impurity concentration similar to that of the n ⁇ -type region 4 c between the lower end surface of the parallel pn layer 4 and the n ++ -type drain layer 1.
  • the vertical super-junction MOSFETs 50 and 51 are connected to the p-type base region 5, the n + -type source region 7, and the p + -type contact on the opposite side of the parallel pn layer 4 to the n ⁇ -type first buffer layer 3 side.
  • a general MOS gate (insulating gate made of metal-oxide film-semiconductor) structure including a region 8, a gate insulating film 9 and a gate electrode 11, and a source electrode 12 are provided.
  • the drain electrode 13 is in contact with the n ++ type drain layer 1.
  • the active region (element active portion) is a region where a current flows (responsible for current driving) in an on state.
  • the vertical superjunction MOSFETs 50 and 51 shown in FIGS. 1A and 1B are both p-type by forming a part of the p-type partition region 4b in the parallel pn layer 4 as an n ⁇ -type region 4c.
  • Pin diodes 10a and 10b having a base region 5, an n ⁇ type region 4c, an n ⁇ type first buffer layer 3, (n + type second buffer layer 2), and a MOSFET region 20 are provided.
  • the vertical superjunction MOSFETs 50 and 51 of the present invention can function the pin diodes 10a and 10b without lowering the withstand voltage by adopting the configuration as described above. Also, the degree of soft recovery can be adjusted by changing the number of pin diodes 10a and 10b shown in FIG. The effect of soft recovery becomes larger as the number of pin diodes is increased.
  • the pin diodes 10a and 10b each have a low impurity concentration in the n ⁇ type region 4c to such an extent that a breakdown voltage can be secured by itself, there is no restriction on the arrangement location, and the n ⁇ type regions 4c are n type drifts.
  • the regions 4a may be adjacent to each other.
  • the n + -type second buffer layer 2 has a function as a carrier reservoir during the reverse recovery operation of the superjunction MOSFET 50, and by extending the carrier discharge time. This has the effect of further increasing the reverse recovery time to make a soft recovery waveform.
  • FIG. 7 is an example of a fragmentary sectional view showing a planar pattern of the parallel pn layer 4 cut along a plane parallel to the substrate surface in the super-junction MOSFET 50 of the present invention.
  • FIG. 8 is a cross-sectional view of the main part taken along the BB ′ broken line (a) and the CC ′ broken line (b) in FIG.
  • FIG. 9 is another example of a fragmentary cross-sectional view showing a planar pattern of the parallel pn layer 4 cut along a plane parallel to the substrate surface in the super junction MOSFET 50 of the present invention.
  • FIG. 10 is a cross-sectional view of main parts taken along the BB ′ broken line (a) and the CC ′ broken line (b) in FIG. In FIG.
  • FIG. 7 a cross-sectional view taken along the AA ′ broken line corresponds to FIG. 1A
  • a cross-sectional view taken along the BB ′ broken line corresponds to FIG. 8A
  • a cross-sectional view taken along the CC ′ broken line is shown.
  • FIG. 9 a cross-sectional view taken along the AA ′ broken line corresponds to FIG. 1A
  • a cross-sectional view taken along the BB ′ broken line corresponds to FIG. 10A
  • a cross-sectional view taken along the CC ′ broken line is shown.
  • the planar pattern of the parallel pn layers 4 shown in FIG. 7 is a stripe shape extending in a direction orthogonal to the direction in which the n-type drift region 4a and the p-type partition region 4b are arranged. Further, the planar pattern of the parallel pn layers 4 shown in FIG. 9 is arranged so that the p-type partition regions 4b and the n ⁇ -type regions 4c are arranged in a lattice pattern and each is surrounded by the n-type drift region 4a. . As described above, the number of n ⁇ -type regions 4c can be changed as appropriate. 7 and 9, no n ⁇ type region 4c is formed at the periphery of the element.
  • a field insulating film 18 is provided on the surface of the parallel pn layer at the periphery of the element.
  • a channel stopper region 14 is provided on the outermost periphery of the peripheral edge of the element.
  • a channel stopper electrode 16 electrically connected to the channel stopper region 14 is provided.
  • the thickness of the parallel pn layer 4 (hereinafter referred to as the thickness in the depth direction of the substrate) is 36.0 ⁇ m
  • the pitch width of the parallel pn layer 4 is 12.0 ⁇ m
  • the n-type drift region 4 a The width of the p-type partition region 4b is 6.0 ⁇ m
  • the impurity concentration of each region is 3.0 ⁇ 10 15 cm ⁇ 3 .
  • the thickness of the n ⁇ -type first buffer layer 3 immediately below the parallel pn layer 4 (drain side) is 9 ⁇ m, and the impurity concentration is 1.0 ⁇ 10 15 cm ⁇ 3 , which is a lower concentration than the n-type drift region 4a.
  • the n + -type second buffer layer 2 thereunder is 15 ⁇ m thick so that the depletion layer does not spread even during the reverse recovery operation, and the impurity concentration is 1.0 ⁇ 10 16 cm higher than that of the n-type drift region 4a.
  • the impurity concentration of the n ++ type drain layer 1 was set to 2.0 ⁇ 10 18 cm ⁇ 3 .
  • FIG. 4 is a distribution diagram of different carrier lifetimes of the superjunction MOSFET according to the first embodiment of the present invention.
  • a schematic distribution diagram of the carrier lifetime of the vertical super-junction MOSFET 50 of FIG. 4A is shown in FIG. 4B to FIG. 4D.
  • the carrier lifetime of the n + -type second buffer layer 2 is not controlled or is not shortened as compared with the parallel pn layer 4 and the first buffer layer 3.
  • the carrier lifetime in any or all areas other than the second buffer layer 2 is locally shortened to enable high-speed switching.
  • the basic electron lifetime is 1.0 ⁇ 10 ⁇ 5 seconds
  • the hole lifetime is 3.0 ⁇ 10 ⁇ 6 seconds
  • the minimum value when the carrier lifetime is shortened is 1 for the electron carrier lifetime.
  • the front surface of the parallel pn layer 4 is irradiated in FIG. In (c), the lifetime may be locally controlled so that the depth on the back side of the parallel pn layer 4 has a peak (so as to be the shortest). Further, if platinum (Pt) is used as a lifetime killer and ions are implanted from the back side of the substrate (drain layer side) and diffused by heat treatment, platinum is likely to segregate on the front side of the substrate. As shown in FIG. 2, a distribution having a slope with the shortest carrier lifetime on the front side is obtained.
  • FIG. 3 is a diagram of reverse recovery current waveforms corresponding to the superjunction MOSFET having the conventional structure shown in FIG.
  • FIG. 3 shows the result of simulating the current waveform of the reverse recovery operation for the super-junction MOSFETs 50 and 201, assuming that the power supply voltage is 400 V, the forward current is 20 A, and the time variation of the reverse current is 100 A / ⁇ s.
  • the lifetime of the super-junction MOSFET 50 in FIG. 4A was controlled by ion implantation and heat treatment from the back side (drain layer side) of the substrate using He (helium) as a lifetime killer.
  • a concentration profile having a peak at a depth of 8 ⁇ m from the surface on the source side of the parallel pn layer 4 was set.
  • FIG. 3 shows that the conventional superjunction MOSFET 201 has a large reverse recovery current peak Irp1 and reverse recovery time trr1, showing a hard recovery waveform in which the waveform rises sharply, and has a waveform that is greatly oscillated.
  • the reason is that, since there is no second buffer layer and no built-in pin diode, when entering the forward blocking state, carriers are more easily depleted as the depletion layer expands during reverse recovery.
  • the superjunction MOSFET 50 (shown as an example in FIG. 3) of the present invention includes the second buffer layer having a higher concentration than the drift region in the parallel pn layer and the built-in pin diode.
  • the number of carriers increases and the second buffer layer functions as a carrier reservoir during reverse recovery operation. Therefore, since the total amount of carriers increases, the reverse recovery current (Irp) increases, the reverse recovery time becomes longer, and the recovery waveform becomes soft.
  • Example 1 of the present invention the n + -type second buffer layer 2 and the n-type first buffer layer 3 are formed on the high-concentration n ++ -type drain layer 1 (the n-type first for the superjunction MOSFET 51).
  • the parallel pn layer 4 is repeatedly subjected to many times of epitaxial growth and photolithography, and the parallel pn layer 4 is sequentially stacked in the same pattern to obtain a required thickness. Formed. Further, a trench filling method may be used instead of the multi-stage epi method.
  • the n + -type second buffer layer 2, the n-type first buffer layer 3, and the drift layer having a required thickness are epitaxially grown on the high-concentration n ++ type drain layer 1. Then, by anisotropic etching, to form a vertical trench having a depth corresponding to the thickness of the parallel pn layer, this trench n - n becomes -type region 4c - buried type silicon layer is epitaxially grown, the surface flatness To expose the drift layer.
  • a vertical trench having a depth corresponding to the thickness of the parallel pn layer is formed again, and a p-type silicon layer to be the p-type partition region 4b is epitaxially grown to form the parallel pn layer 4.
  • the superjunction MOSFET according to the first embodiment of the present invention is formed.
  • the wafer process is almost complete. Also, with respect to the method for forming the parallel pn layer 4 described above and the subsequent wafer process, those manufacturing methods can use a conventionally known manufacturing method.
  • the carrier lifetime is shortened by adding heavy metals such as Au (gold) or Pt (platinum) or irradiating charged particles such as electron beams or protons.
  • heavy metals such as Au (gold) or Pt (platinum) or irradiating charged particles such as electron beams or protons.
  • a method of introducing a lifetime killer for forming a position is used. By introducing such a lifetime killer, the disappearance of carriers in the diode during the reverse recovery operation is promoted, and the peak current Irp and the reverse recovery time trr during the reverse recovery are reduced to reduce the loss during the reverse recovery. Because you can. Also in the super junction MOSFET, since a diode is built in, it is possible to introduce a lifetime killer to obtain the carrier lifetime distribution shown in FIG. 4B to FIG. 4D, thereby reducing high-speed operation and reverse recovery loss. It becomes effective.
  • the second buffer layer 2 having a higher concentration than the n-type drift region 4 a of the parallel pn layer 4 is formed below the first buffer layer 3. Further, the carrier lifetimes of the first buffer layer 3 and the parallel pn layer 4 are adjusted to be shorter than the carrier lifetime of the second buffer layer 2. By adjusting the carrier lifetime in this way, it is possible to further suppress the rise of the recovery waveform more gently and obtain a soft recovery waveform.
  • the first buffer layer 3 can be added from the surface on the source region 7 side by heavy metal ion implantation and heat treatment. After the source electrode 12 is formed, the opposite side (back surface) of the substrate is ground by grinding to form the first buffer layer 3 and the second buffer layer 2, and heavy metal ions are formed from the surface of the second buffer layer 2. And can be irradiated with charged particles. Moreover, it is possible to combine these local lifetime control and control that makes the lifetime uniform, such as electron beam irradiation.
  • Reverse recovery is achieved by adjusting the impurity concentration and thickness of the second buffer layer 2 so that the depletion layer does not reach the n ++ type drain layer 1 even when the superjunction MOSFET 50 is in the forward blocking state. Even during operation, carriers in the drift layer are not depleted, and the rise of the reverse recovery waveform can be moderated.
  • the buffer layer is composed of two layers of the first buffer layer 3 and the second buffer layer 2, and the lifetime of the first buffer layer 3 and the parallel pn layer 4 is more than that of the second buffer layer 2.
  • n ++ type drain layer high concentration first conductivity type semiconductor substrate
  • Second buffer layer First buffer layer 4 Parallel pn layer 4a n-type drift region 4b p-type partition region 5 p-type base region 6 pn junction 10a, 10b pin diode 50, 201 super junction MOSFET 101 IGBT 103 Collector junction 301 MOSFET 401 Diode 1000 Inverter circuit

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)

Abstract

　複数のｐｎ接合（６）を有し、該ｐｎ接合（６）に挟まれるｎ型ドリフト領域（４ａ）とｐ型仕切り領域（４ｂ）とが交互に接して並ぶ並列ｐｎ層（４）と、該並列ｐｎ層（４）の表面側にＭＯＳゲート構造を有し、反対主面側にｎ型のバッファ層が接し、前記バッファ層の不純物濃度は前記ｎ型ドリフト領域（４ａ）と同程度以下の低濃度である超接合ＭＯＳＦＥＴにおいて、前記並列ｐｎ層（４）内のｐ型仕切り領域（４ｂ）の少なくとも一つの前記ｎ型ドリフト領域（４ａ）の不純物濃度より低濃度のｎ-型領域（４ｃ）に置き換えられている超接合ＭＯＳＦＥＴとする。このようにすることで、逆回復動作時のハードリカバリ波形を緩和した超接合ＭＯＳＦＥＴとその製造方法を提供することができる。さらに、逆回復電流（Ｉｒｐ）と逆回復時間（ｔｒｒ）を低減し、高速スイッチングおよび低逆回復損失を得ることのできる超接合ＭＯＳＦＥＴとその製造方法を提供することができる。

Description

半導体装置およびその製造方法
　本発明は、半導体装置（絶縁ゲート型電界効果トランジスタ）およびその製造方法に関する。
　電力用半導体装置に用いられる半導体素子として、ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）等が公知である。図５は、通常のインバータ回路図である。図６は、通常のＩＧＢＴ（ａ）とＭＯＳＦＥＴ（ｂ）の要部断面図である。図５に示すインバータ回路１０００用に使用される高耐圧スイッチング素子として、ＩＧＢＴ１０１が広く普及している。ＩＧＢＴ１０１は、バイポーラトランジスタの高耐圧・低オン電圧といった特長や、ＭＯＳＦＥＴよりは低速ながら、高速動作が可能といった優れた特長を有しており、現在のパワーエレクトロニクスを支える重要な半導体素子である。
　しかし、図６（ａ）の要部断面図に示すＩＧＢＴ１０１は、同図（ｂ）に示すＭＯＳＦＥＴ３０１と異なり、逆耐圧接合（コレクタ接合１０３）を有するため、通常は逆方向（エミッタＥを正極、コレクタＣを負極とするバイアス方向）に電流を流すことができない。ＩＧＢＴ１０１が導通状態から順阻止状態になる際に、回路内のインダクタンス成分により逆方向に高電圧のサージ電圧が発生することがある。このサージ電圧がＩＧＢＴ１０１に印加されると、通常、逆耐圧が保護されていないＩＧＢＴ１０１は破壊のおそれがあるが、インバータ回路に使用される際には、ＩＧＢＴ１０１のターンオフ時ごとに発生するＬ負荷（誘電負荷）電流を還流させるために逆並列に接続されているダイオード４０１（図５参照）により保護されるようになっている。符号１０２，３０２はｎ-型ドリフト層である。
　一方、インバータの高周波化への要求の高まりを受け、前述のようなＩＧＢＴ１０１と通常の還流用ダイオード４０１の並列接続ではスイッチングの高速化に限界があるため、高速スイッチング可能なＩＧＢＴ１０１と高速ダイオードが使用されることがある。高速ダイオードは、ダイオードに順方向電流が流れている状態から逆阻止状態に遷移する際の逆回復に要する時間を通常のダイオードより短くしたものであり、逆回復損失を小さくすることができる。
　図２は、従来の超接合ＭＯＳＦＥＴの要部断面図（ａ）と、（ａ）に対応する基板の深さ方向に合わせて縦軸を深さにとったキャリアライフタイム分布図である。さらに近年は、スイッチング素子のいっそうの高速化のため、ＩＧＢＴ１０１を図２（ａ）に示す超接合ＭＯＳＦＥＴ２０１へ置き換えることが検討されている。置き換えが検討されている超接合ＭＯＳＦＥＴ２０１（図２参照）は、ドリフト層２０５を、不純物濃度を高めたｎ型の領域（以下、ｎ型ドリフト領域とする）２０２ａとｐ型の領域（以下、ｐ型仕切り領域とする）２０２ｂとを基板主面に平行な方向に交互に繰り返し、かつ狭い間隔（ピッチ幅）で配置した並列ｐｎ層とした超接合（ＳＪ：スーパージャンクション）構造を備える。また、ドリフト層は、並列ｐｎ層２０２のドレイン側に、ｎ型第１バッファ層２０４を備える。基板内のキャリアライフタイム（キャリア寿命時間）は制御されていない場合、同図（ｂ）に示すように基板表面から深さ方向にかけて一定（未制御）である。この超接合ＭＯＳＦＥＴ２０１では、前記並列ｐｎ層２０２内のｎ型ドリフト領域２０２ａを耐圧に見合うように通常の不純物濃度より高濃度にしても、前記並列ｐｎ層２０２のピッチ幅を狭くすることにより、並列ｐｎ層２０２のすべてを低電圧で空乏化することができるため、ユニポーラ型にもかかわらず、高耐圧で低オン抵抗となる特徴を有する。さらに、ユニポーラデバイスに由来する高速スイッチングが可能であるほか、逆方向のダイオード構造（図２（ａ）の符号２０３と２０２ａ）を内蔵しているため、図５のインバータ回路の並列ダイオード４０１を新たに接続する必要がなく、装置の小型化が期待できるメリットも有する。さらに、超接合ＭＯＳＦＥＴ（ＳＪ－ＭＯＳＦＥＴ）２０１をスイッチングデバイスとし、内蔵するダイオードをファストリカバリーダイオードとして用いて更なる高速化と低損失化を図ることも行われている。
　このような超接合ＭＯＳＦＥＴ２０１に関する文献として、ドリフト層２０５に、並列ｐｎ層からなるＳＪ構造と、その下層に不純物濃度を２段階に変化させたｎ型バッファ層を設けることにより、オン抵抗を下げ、内蔵ダイオードの逆回復特性をソフトリカバリ波形にすることを記載したものが公開されている（例えば、下記特許文献１参照。）。ドレイン、ソース間のリーク電流を増大させずに逆回復時間を短縮するＳＪ－ＭＯＳ構造を備える半導体装置については既に知られている（例えば、下記特許文献２参照。）。また、ＳＪ構造を備えるショットキーバリアダイオードにＳＪ―ＭＯＳＦＥＴを接続することにより、ソフトスイッチング方式に適した半導体装置を可能にすることが記載されている（例えば、下記特許文献３参照。）。ＳＪ構造を備えるショットキーバリアダイオードの全体にライフタイム制御領域を設け、逆電流を低減し、逆回復特性を向上させることが示されている（例えば、下記特許文献４参照。）。逆回復特性をソフトリカバリ波形にするための、ライフタイム制御方法についての記載がある（例えば、下記特許文献５参照。）。過剰少数キャリアのライフタイム制御方法について記載されている（例えば、下記特許文献６参照。）。さらに、従来の素子に比べて、耐圧及びターンオフ特性を向上させることができる半導体装置に関する記述が開示されている（例えば、下記特許文献７参照。）。
特開２００３－１０１０２２号公報（図１１、段落００７７から００７９） 特再公表２０１０－２４４３３号公報（要約） 特開２００６－２４６９０号公報（要約の課題と解決手段） 特開２００８－２５８３１３号公報（要約） 特開２００７－５９８０１号公報（要約） 特開平７－２２６４０５号公報（課題） 特開２００１－１０２５７７号公報（課題）
　前記図２（ａ）に示す超接合ＭＯＳＦＥＴ２０１では、順阻止状態には、空乏層が低耐圧で並列ｐｎ層内の各カラム（ｎ型ドリフト領域２０２ａおよびｐ型仕切り領域２０２ｂ）内に広がりきり完全に空乏化する。その際、内蔵ダイオード（符号２０３－２０２ａ）は順方向電流（還流電流）が流れている状態から、内蔵ダイオードのｐｎ接合の逆バイアス阻止状態（即ち逆回復状態）に遷移する。しかしながら、逆回復状態における内蔵ダイオードは、超接合ＭＯＳＦＥＴ２０１がユニポーラ構造のため、少数キャリアがほとんど無く逆回復電流Ｉｒｐが小さい。その上、電流波形および電圧波形が急峻に立ち上がるいわゆるハードリカバリ波形になり易い。後述する図３には、図２の従来構造の超接合ＭＯＳＦＥＴの逆回復電流波形図も記載されている。逆回復動作がハードリカバリ波形になると、図３の従来構造の超接合ＭＯＳＦＥＴの逆回復波形図に示すように、リンギング（振動波形）が発生しノイズの発生原因となることが問題となる（この図３では振動波形部分が重なり黒くつぶれた状態になり見難くなっている。）。なお、図３の従来構造の波形は、図２（ａ）に示す従来構造の縦型超接合ＭＯＳＦＥＴ２０１について、電源電圧を４００Ｖ、順方向電流を２０Ａ、逆方向電流の時間変化を１００Ａ／μｓとして、逆回復動作の電流波形をシミュレーションした結果である。
　本発明は以上説明した点を考慮してなされたものであり、本発明の目的は、逆回復動作時のハードリカバリ波形を緩和した半導体装置とその製造方法を提供することである。さらに、ハードリカバリ波形を緩和して逆回復電流（Ｉｒｐ）と逆回復時間（ｔｒｒ）を低減し、高速スイッチングおよび低逆回復損失を得ることのできる半導体装置とその製造方法を提供することである。
　上述した課題を解決し、本発明は前記目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型のドレイン層の第１主面上に垂直方向に伸びる相互に平行な複数のｐｎ接合を有し、該ｐｎ接合に挟まれる第１導電型のドリフト領域と第２導電型の仕切り領域とが交互に接して並ぶ並列ｐｎ層が設けられている。前記並列ｐｎ層の第１主面側にＭＯＳゲート構造が設けられている。前記並列ｐｎ層と前記ドレイン層との間に第１導電型の第１バッファ層が設けられている。前記第１バッファ層の不純物濃度は前記ドリフト領域の不純物濃度より低濃度である。前記並列ｐｎ層内の前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている。前記第１バッファ層と前記ドレイン層との間に前記ドリフト領域より不純物濃度が高濃度の第２バッファ層を備えることも好ましい。前記第２バッファ層の不純物濃度は前記ドリフト領域の不純物濃度より高濃度である。前記並列ｐｎ層が格子状の平面パターンを有することも好ましい。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型のドレイン層の第１主面上に設けられたドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層と、前記高濃度バッファ層上に設けられた、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層と、前記低濃度バッファ層上に設けられた、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層と、を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、前記並列ｐｎ層のキャリアライフタイムを重金属の添加または荷電粒子の照射により前記高濃度バッファ層より短くする工程を含むことを特徴とする。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型のドレイン層の第１主面上に設けられたドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層と、前記高濃度バッファ層上に設けられた、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層と、前記低濃度バッファ層上に設けられた、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層と、を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、次の特徴を有する。まず、前記ドレイン層の第１主面上に、前記ドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層を形成する工程を行う。次に、前記高濃度バッファ層上に、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層を形成する工程を行う。次に、前記低濃度バッファ層上に前記並列ｐｎ層を形成する工程を行う。次に、前記並列ｐｎ層側から重金属の添加または荷電粒子の照射を行うことにより、前記並列ｐｎ層のキャリアライフタイムを前記高濃度バッファ層のキャリアライフタイムより短くする工程を行う。
　また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、第１導電型のドレイン層の第１主面上に設けられたドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層と、前記高濃度バッファ層上に設けられた、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層と、前記低濃度バッファ層上に設けられた、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層と、を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、次の特徴を有する。まず、半導体基板のおもて面側に前記並列ｐｎ層を形成する工程を行う。次に、前記半導体基板のおもて面側において、前記並列ｐｎ層上に素子構造を形成する工程を行う。次に、前記半導体基板の裏面側に、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層を形成する工程を行う。次に、前記半導体基板の裏面側の、前記低濃度バッファ層よりも浅い位置に、前記ドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層を形成する工程を行う。次に、前記高濃度バッファ層側から重金属の添加または荷電粒子の照射を行うことにより、前記並列ｐｎ層のキャリアライフタイムを前記高濃度バッファ層のキャリアライフタイムより短くする工程を行う。
　本発明によれば、逆回復動作時のハードリカバリ波形を緩和する半導体装置とその製造方法を提供することができる。さらに、高速動作および逆回復損失の低減が可能な半導体装置とその製造方法を提供することができる。
図１は、本発明の実施例１にかかる、並列ｐｎ層中のｐ型仕切り領域がｎ型ドリフト領域より不純物濃度が低濃度のｎ型領域に置き換えられている超接合ＭＯＳＦＥＴの要部断面図である。 図２は、従来の超接合ＭＯＳＦＥＴの要部断面図（ａ）と、（ａ）に対応する基板の深さ方向に合わせて縦軸を深さにとったキャリアライフタイム分布図である。 図３は、図２の従来構造の超接合ＭＯＳＦＥＴと図１の本発明の実施例１にかかる超接合ＭＯＳＦＥＴに対応するそれぞれの逆回復電流波形図である。 図４は、本発明の実施例１の超接合ＭＯＳＦＥＴのそれぞれ異なるキャリアライフタイム分布図である。 図５は、通常のインバータ回路図である。 図６は、通常のＩＧＢＴ（ａ）とＭＯＳＦＥＴ（ｂ）の要部断面図である。 図７は、本発明の超接合ＭＯＳＦＥＴにおいて、基板表面に平行な面で切断した並列ｐｎ層の平面パターンを示す要部断面図の一例である。 図８は、図７のＢ－Ｂ´破線（ａ）およびＣ－Ｃ´破線（ｂ）における要部断面図である。 図９は、本発明の超接合ＭＯＳＦＥＴにおいて、基板表面に平行な面で切断した並列ｐｎ層の平面パターンを示す要部断面図の別の一例である。 図１０は、図９のＢ－Ｂ´破線（ａ）およびＣ－Ｃ´破線（ｂ）における要部断面図である。
　以下、本発明の半導体装置とその製造方法およびダイオードを並列接続させた複合半導体装置にかかる実施例について、図面を参照して詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれ相対的に不純物濃度が高いまたは低いことを意味する。なお、以下の実施例の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、実施例で説明される添付図面は、見易くまたは理解し易くするために正確なスケール、寸法比で描かれていない。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
　図１は、本発明の実施例１にかかる、並列ｐｎ層中のｐ型仕切り領域がｎ型ドリフト領域より不純物濃度が低濃度のｎ型領域に置き換えられている超接合ＭＯＳＦＥＴの要部断面図である。本発明にかかる縦型超接合ＭＯＳＦＥＴ５０，５１の素子活性部の要部断面図を図１に示す。図１（ａ），（ｂ）に示す縦型超接合ＭＯＳＦＥＴ５０，５１は、ドリフト層を、不純物濃度を高めたｎ型の領域（ｎ型ドリフト領域）４ａとｐ型の領域（ｐ型仕切り領域）４ｂとを基板主面に平行な方向に交互に繰り返し配置した並列ｐｎ層４とした超接合（ＳＪ）構造を備える。すなわち、縦型超接合ＭＯＳＦＥＴ５０，５１は、並列ｐｎ層４を構成するｎ型ドリフト領域４ａおよびｐ型仕切り領域４ｂにより、基板主面に垂直な方向（基板深さ方向）に伸び、かつ相互に平行な複数のｐｎ接合６を有する。図１（ａ）には、並列ｐｎ層４の一部のｐ型仕切り領域４ｂの複数領域をｎ型ドリフト領域４ａの不純物濃度より低い濃度のｎ-型領域４ｃとしたＳＪ構造を備えた縦型超接合ＭＯＳＦＥＴ５０を示す。縦型超接合ＭＯＳＦＥＴ５０は、並列ｐｎ層４とｎ++型ドレイン層１の間に、並列ｐｎ層４側から、前記ｎ-型領域４ｃと同程度の不純物濃度のｎ-型第１バッファ層３と、前記並列ｐｎ層４のｎ型ドリフト領域４ａの不純物濃度より高濃度のｎ+型第２バッファ層２とを順に備える。
　図１（ｂ）には、並列ｐｎ層４の一つのｐ型仕切り領域４ｂをｎ型ドリフト領域４ａの不純物濃度より低い濃度のｎ-型領域４ｃとしたＳＪ構造を備えた縦型超接合ＭＯＳＦＥＴ５１を示す。縦型超接合ＭＯＳＦＥＴ５１は、並列ｐｎ層４の下端面とｎ++型ドレイン層１の間に、前記ｎ-型領域４ｃと同程度の不純物濃度のｎ-型第１バッファ層３を備える。また、縦型超接合ＭＯＳＦＥＴ５０，５１は、並列ｐｎ層４の、ｎ-型第１バッファ層３側に対して反対側に、ｐ型ベース領域５、ｎ+型ソース領域７、ｐ+型コンタクト領域８、ゲート絶縁膜９およびゲート電極１１からなる一般的なＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造と、ソース電極１２とを備える。ドレイン電極１３は、ｎ++型ドレイン層１に接する。活性領域（素子活性部）は、オン状態のときに電流が流れる（電流駆動を担う）領域である。
　前記図１（ａ）、（ｂ）に示す縦型超接合ＭＯＳＦＥＴ５０，５１はいずれも、並列ｐｎ層４内のｐ型仕切り領域４ｂの一部をｎ-型領域４ｃとすることにより、ｐ型ベース領域５、ｎ-型領域４ｃ、ｎ-型第１バッファ層３、（ｎ+型第２バッファ層２）を有するｐｉｎダイオード１０ａ，１０ｂとＭＯＳＦＥＴ領域２０を備えている。
　本発明の縦型超接合ＭＯＳＦＥＴ５０，５１は、前述のような構成とすることにより耐圧を低下させることなく、ｐｉｎダイオード１０ａ，１０ｂを機能させることができる。また、図１に示すｐｉｎダイオード１０ａ，１０ｂの数を変えることにより、ソフトリカバリ化の程度を調整することができる。ｐｉｎダイオードの数を増やすほど、ソフトリカバリ化の効果は大きくなる。また、ｐｉｎダイオード１０ａ，１０ｂは、それ単体で耐圧を確保できる程度にｎ-型領域４ｃの不純物濃度を低く抑えているため、配置場所の制限はなく、ｎ-型領域４ｃ同士はｎ型ドリフト領域４ａを挟んで隣り合っていても良い。
　また、図１（ａ）の前記超接合ＭＯＳＦＥＴ５０では、ｎ+型第２バッファ層２が、超接合ＭＯＳＦＥＴ５０の逆回復動作時にキャリア溜めとしての機能を有し、キャリアの排出時間を長くすることにより、いっそう逆回復時間を長くしてソフトリカバリ波形にする効果を有する。
　図７は、本発明の超接合ＭＯＳＦＥＴ５０において、基板表面に平行な面で切断した並列ｐｎ層４の平面パターンを示す要部断面図の一例である。図８は、図７のＢ－Ｂ´破線（ａ）およびＣ－Ｃ´破線（ｂ）における要部断面図である。図９は、本発明の超接合ＭＯＳＦＥＴ５０において、基板表面に平行な面で切断した並列ｐｎ層４の平面パターンを示す要部断面図の別の一例である。図１０は、図９のＢ－Ｂ´破線（ａ）およびＣ－Ｃ´破線（ｂ）における要部断面図である。図７において、Ａ－Ａ´破線における断面図が図１（ａ）に対応し、Ｂ－Ｂ´破線における断面図が図８（ａ）に対応し、Ｃ－Ｃ´破線における断面図が図８（ｂ）に対応する。図９において、Ａ－Ａ´破線における断面図が図１（ａ）に対応し、Ｂ－Ｂ´破線における断面図が図１０（ａ）に対応し、Ｃ－Ｃ´破線における断面図が図１０（ｂ）に対応する。
　図７に示す並列ｐｎ層４の平面パターンは、ｎ型ドリフト領域４ａとｐ型仕切り領域４ｂとが並ぶ方向と直交する方向に延びるストライプ状である。また、図９に示す並列ｐｎ層４の平面パターンは、ｐ型仕切り領域４ｂおよびｎ-型領域４ｃが格子状に配置されるとともにそれぞれがｎ型ドリフト領域４ａに囲まれるように配置されている。前述したようにｎ-型領域４ｃの配置数は適宜変更することができる。また、図７および図９において素子周縁部にはｎ-型領域４ｃは形成されていない。素子周縁部の並列ｐｎ層の表面には、フィールド絶縁膜１８が設けられている。また、素子周縁部の最外周にはチャネルストッパー領域１４が設けられている。チャネルストッパー領域１４に電気的に接続されるチャネルストッパー電極１６が設けられている。
　次に、耐圧６００Ｖクラスの縦型超接合ＭＯＳＦＥＴ５０の特性について以下詳細に説明する。各層、領域の寸法及び不純物濃度等の概略を以下に示す。並列ｐｎ層４の深さ方向の厚さ（以降厚さとは基板の深さ方向の距離とする）を３６．０μｍ、並列ｐｎ層４のピッチ幅は１２．０μｍとし、ｎ型ドリフト領域４ａとｐ型仕切り領域４ｂの幅はそれぞれ６．０μｍ、前記各領域の不純物濃度は３．０×１０15ｃｍ-3とする。並列ｐｎ層４直下（ドレイン側）にあるｎ-型第１バッファ層３の厚さは９μｍ、不純物濃度は前記ｎ型ドリフト領域４ａより低濃度の１．０×１０15ｃｍ-3とした。さらにその下のｎ+型第２バッファ層２は、逆回復動作時にも空乏層が広がりきらないように厚さは１５μｍ、不純物濃度は前記ｎ型ドリフト領域４ａより高い１．０×１０16ｃｍ-3に設定した。また、ｎ++型ドレイン層１の不純物濃度は２．０×１０18ｃｍ-3とした。
　図４は、本発明の実施例１の超接合ＭＯＳＦＥＴのそれぞれ異なるキャリアライフタイム分布図である。図４（ａ）の縦型超接合ＭＯＳＦＥＴ５０のキャリアライフタイムの概略の分布図を、図４（ｂ）から図４（ｄ）に示す。いずれの場合においても、ｎ+型第２バッファ層２のキャリアライフタイムは制御しないかもしくは並列ｐｎ層４および第１バッファ層３に比べて短くならないようにする。第２バッファ層２以外のいずれかまたはすべての領域のキャリアライフタイムを局部的に短くして高速スイッチングを可能にしている。基本となる電子のライフタイムは１．０×１０-5 秒、正孔ライフタイムは３．０×１０-6 秒とし、キャリアライフタイムを短くしたときの最低値は、電子キャリアライフタイムを１．０×１０-7 秒、正孔キャリアライフタイムを３．０×１０-8 秒とした。ｎ+型第２バッファ層２にキャリアが十分に保持されていれば、逆回復動作時にソフトリカバリ波形が得られる。このため、他の領域に比べてｎ+型第２バッファ層２のキャリアライフタイムが長い図４（ｂ）から図４（ｄ）のいずれの分布においても高速スイッチングとソフトリカバリ波形が得られる。
　図４（ｂ）～（ｃ）に示すキャリアライフタイム分布とするためには、プロトンなどを基板の裏面から照射し、熱処理することにより、（ｂ）では、並列ｐｎ層４のおもて面側の深さを、（ｃ）では、並列ｐｎ層４の裏面側の深さを、それぞれピークとするように（最も短くなるように）、局所的にライフタイム制御すればよい。また、ライフタイムキラーとして白金（Ｐｔ）を用いて基板裏面側（ドレイン層側）からイオン注入し、熱処理により拡散させると、白金は基板のおもて面側に偏析し易いので、（ｄ）に示すようにおもて面側のキャリアライフタイムが最も短い傾斜を有する分布が得られる。
　ここで、図４（ｂ）に示すキャリアライフタイム分布を有する本発明の縦型超接合ＭＯＳＦＥＴ５０（図４（ａ））にかかる発明の効果を明らかにするために、前述したキャリアライフタイム未調整の図２（ｂ）のキャリアライフタイム分布を有する従来の超接合ＭＯＳＦＥＴ２０１（図２（ａ））とともに、リカバリ波形を測定した。その結果を図３に示す。図３は、図２の従来構造の超接合ＭＯＳＦＥＴと図１の本発明の実施例１にかかる超接合ＭＯＳＦＥＴに対応するそれぞれの逆回復電流波形図である。図３は、前記超接合ＭＯＳＦＥＴ５０，２０１について、電源電圧を４００Ｖ、順方向電流を２０Ａ、逆方向電流の時間変化を１００Ａ／μｓとして、逆回復動作の電流波形をシミュレーションした結果である。なお、図４（ａ）の超接合ＭＯＳＦＥＴ５０は、ライフタイムキラーとしてＨｅ（ヘリウム）を用いて基板裏面側（ドレイン層側）からイオン注入と熱処理によりライフタイムを制御した。また、並列ｐｎ層４のソース側の表面から８μｍの深さをピークとした濃度プロファイルを設定した。さらに、図４（ａ）の超接合ＭＯＳＦＥＴ５０の活性領域のうちｐｉｎダイオード１０ａの面積をＭＯＳＦＥＴ領域２０の面積と同じとした。
　図３より、従来の超接合ＭＯＳＦＥＴ２０１では、その逆回復電流のピークＩｒｐ１、逆回復時間ｔｒｒ１とも大きく、波形が急峻に立ち上がるハードリカバリ波形を示し、大きく振動した波形となっている。その理由は第２バッファ層がなく、また、内蔵ｐｉｎダイオードもないため、順阻止状態に入る際に、逆回復時に空乏層が広がるにつれてキャリアが枯渇し易くなるためである。
　一方、本発明の超接合ＭＯＳＦＥＴ５０（図３には実施例と示す）は、並列ｐｎ層中のドリフト領域より高濃度な第２バッファ層を備えるとともに、内蔵ｐｉｎダイオードを備えるので、ｐｉｎダイオードにより注入キャリアが多くなりかつ第２バッファ層が逆回復動作時のキャリア溜めとして機能する。したがって、キャリアの総量が増えるため、逆回復電流（Ｉｒｐ）が増加し、逆回復時間が長くなり、リカバリ波形はソフトになる。
　以上の結果より、実施例１においては超接合ＭＯＳＦＥＴのソフトリカバリ波形化を図るとともに、逆回復動作の高速化と損失低減を両立した構造を実現している。また、本発明の実施例１では、高濃度のｎ++型ドレイン層１上に、ｎ+型第２バッファ層２とｎ型第１バッファ層３を形成（超接合ＭＯＳＦＥＴ５１についてはｎ型第１バッファ層３のみを形成）した後、並列ｐｎ層４を、多数回のエピタキシャル成長とフォトリソグラフィ技術を繰り返し行ない、同パターンで順次並列ｐｎ層４を積み上げて所要の厚さにする多段エピ方式にて形成した。また、多段エピ方式の代わりにトレンチ埋め込み方式で形成してもよい。トレンチ埋め込み方式で形成する場合、まず、高濃度ｎ++型ドレイン層１上に、ｎ+型第２バッファ層２とｎ型第１バッファ層３と所要の厚さのドリフト層をエピタキシャル成長させる。その後、異方性エッチングにより、並列ｐｎ層の厚さに相当する深さの垂直トレンチを形成し、このトレンチにｎ-型領域４ｃとなるｎ-型シリコン層をエピタキシャル成長させて埋め込み、表面を平坦化させ、ドリフト層を露出させる。その後再度、並列ｐｎ層の厚さに相当する深さの垂直トレンチを形成し、ｐ型仕切り領域４ｂとなるｐ型シリコン層をエピタキシャル成長させて並列ｐｎ層４を形成する。前述のいずれかの方式で作成した並列ｐｎ層４の表面側に、ＭＯＳゲート構造、ソース電極１２および裏面側のドレイン電極１３を形成することにより、本発明にかかる実施例１の超接合ＭＯＳＦＥＴのウェハプロセスがほぼ完成する。また、前述の並列ｐｎ層４の形成方法、その後のウェハプロセスについても、それらの製造方法は従来公知の製造方法を利用することができる。
　通常、電力用ダイオードにおいては、キャリアライフタイムを短くする方法として、Ａｕ（金）やＰｔ（白金）などの重金属の添加または電子線やプロトンなどの荷電粒子の照射などによりバンドギャップ内に敢えて準位を形成するライフタイムキラーを導入する方法が一般に用いられる。このようなライフタイムキラーを導入することにより、逆回復動作時にダイオード中のキャリアの消滅を促進し、逆回復時のピーク電流Ｉｒｐや逆回復時間ｔｒｒを低減させ逆回復時の損失を低減させることができるからである。超接合ＭＯＳＦＥＴにおいても、ダイオードを内蔵しているためライフタイムキラーを導入して前記図４（ｂ）から図４（ｄ）に示すキャリアライフタイム分布とすることが高速動作および逆回復損失の低減に有効となる。
　そこで、本発明の超接合ＭＯＳＦＥＴ５０では、第１バッファ層３の下部に、並列ｐｎ層４のｎ型ドリフト領域４ａより高濃度の第２バッファ層２を形成する。さらにこの第２バッファ層２のキャリアライフタイムより第１バッファ層３および並列ｐｎ層４のキャリアライフタイムを短く調整する。キャリアライフタイムをこのように調整することで、さらにリカバリ波形の立ち上がりを緩やかに抑えソフトリカバリ波形とすることができる。
　局所的にライフタイムを制御する方法としては、金や白金などの重金属の添加またはプロトンなどの荷電粒子の照射により行うことができる。ソース領域７側の表面から重金属のイオン注入と熱処理により第１バッファ層３まで添加することができる。また、ソース電極１２を形成した後、基板の反対側（裏面）をグラインドにより研削し、第１バッファ層３および第２バッファ層２を形成し、その第２バッファ層２の表面から重金属のイオンや荷電粒子を照射することができる。また、これらの局所的なライフタイム制御と電子線照射のようなライフタイムが一様になる制御とを組み合せることもできる。
　第２バッファ層２の不純物濃度と厚さを調整して、超接合ＭＯＳＦＥＴ５０の順阻止状態のときでもｎ++型ドレイン層１に空乏層が到達しないようなキャリア溜めとすることにより、逆回復動作時にもドリフト層内のキャリアが枯渇することなく、逆回復波形の立ち上がりを緩やかにすることが可能となる。
　以上の実施例１で述べたことをまとめると、超接合ＭＯＳＦＥＴ５０，５１の仕切り領域４ｂの一部をドリフト領域４ａと同じ導電型でドリフト領域４ａの不純物濃度より低い濃度の領域４ｃに置き換えることで、ソフトリカバリ化を図ることができる。また、超接合ＭＯＳＦＥＴ５０においては、バッファ層を第１バッファ層３と第２バッファ層２の２層から構成して、第２バッファ層２よりも第１バッファ層３および並列ｐｎ層４のライフタイムが短くなるようにライフタイムキラーを導入することで、さらなるソフトリカバリ化を図り、合わせて逆回復時のピーク電流Ｉｒｐや逆回復時間ｔｒｒを低減させ逆回復時の損失を低減させることができる。
　１　　　　　　ｎ++型ドレイン層（高濃度第１導電型半導体基板）
　２　　　　　　第２バッファ層
　３　　　　　　第１バッファ層
　４　　　　　　並列ｐｎ層
　４ａ　　　　　ｎ型ドリフト領域
　４ｂ　　　　　ｐ型仕切り領域
　５　　　　　　ｐ型ベース領域
　６　　　　　　ｐｎ接合
　１０ａ，１０ｂ　ｐｉｎダイオード
　５０，２０１　超接合ＭＯＳＦＥＴ
　１０１　　　　ＩＧＢＴ
　１０３　　　　コレクタ接合
　３０１　　　　ＭＯＳＦＥＴ
　４０１　　　　ダイオード
　１０００　　　インバータ回路

Claims (8)

  1. 　第１導電型のドレイン層の第１主面上に垂直方向に伸びる相互に平行な複数のｐｎ接合を有し、該ｐｎ接合に挟まれる第１導電型のドリフト領域と第２導電型の仕切り領域とが交互に接して並ぶ並列ｐｎ層と、前記並列ｐｎ層の第１主面側にＭＯＳゲート構造を有し、前記並列ｐｎ層と前記ドレイン層との間に第１導電型の第１バッファ層が設けられ、前記第１バッファ層の不純物濃度は前記ドリフト領域より低濃度である半導体装置において、前記並列ｐｎ層内の前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられていることを特徴とする半導体装置。
  2. 　前記第１バッファ層と前記ドレイン層との間に前記ドリフト領域より不純物濃度が高濃度の第１導電型の第２バッファ層を備えることを特徴とする請求項１に記載の半導体装置。
  3. 　前記第２バッファ層よりも前記並列ｐｎ層の方がキャリアライフタイムが短いことを特徴とする請求項２に記載の半導体装置。
  4. 　前記第２バッファ層よりも前記第１バッファ層の方がキャリアライフタイムが短いことを特徴とする請求項３に記載の半導体装置。
  5. 　前記第２バッファ層はライフタイムを調整されていないことを特徴とする請求項３または４に記載の半導体装置。
  6. 　第１導電型のドレイン層の第１主面上に設けられたドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層と、前記高濃度バッファ層上に設けられた、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層と、前記低濃度バッファ層上に設けられた、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層と、を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、
    　前記並列ｐｎ層のキャリアライフタイムを重金属の添加または荷電粒子の照射により前記高濃度バッファ層より短くする工程を含むことを特徴とする半導体装置の製造方法。
  7. 　第１導電型のドレイン層の第１主面上に、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、
    　前記ドレイン層の第１主面上に、前記ドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層を形成する工程と、
    　前記高濃度バッファ層上に、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層を形成する工程と、
    　前記低濃度バッファ層上に前記並列ｐｎ層を形成する工程と、
    　前記並列ｐｎ層側から重金属の添加または荷電粒子の照射を行うことにより、前記並列ｐｎ層のキャリアライフタイムを前記高濃度バッファ層のキャリアライフタイムより短くする工程と、
    　を含むことを特徴とする半導体装置の製造方法。
  8. 　第１導電型のドレイン層の第１主面上に、第１導電型のドリフト領域と第２導電型の仕切り領域とを交互に繰り返し配置した並列ｐｎ層を備え、前記仕切り領域の少なくとも一つが前記ドリフト領域の不純物濃度より低濃度の第１導電型領域に置き換えられている半導体装置の製造方法であって、
    　半導体基板のおもて面側に前記並列ｐｎ層を形成する工程と、
    　前記半導体基板のおもて面側において、前記並列ｐｎ層上に素子構造を形成する工程と、
    　前記半導体基板の裏面側に、前記ドリフト領域の不純物濃度より低濃度の第１導電型の低濃度バッファ層を形成する工程と、
    　前記半導体基板の裏面側の、前記低濃度バッファ層よりも浅い位置に、前記ドリフト領域より不純物濃度が高濃度の第１導電型の高濃度バッファ層を形成する工程と、
    　前記高濃度バッファ層側から重金属の添加または荷電粒子の照射を行うことにより、前記並列ｐｎ層のキャリアライフタイムを前記高濃度バッファ層のキャリアライフタイムより短くする工程と、
    　を含むことを特徴とする半導体装置の製造方法。
PCT/JP2014/068632 2013-09-18 2014-07-11 半導体装置およびその製造方法 Ceased WO2015040938A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201480021121.2A CN105122458B (zh) 2013-09-18 2014-07-11 半导体装置及其制造方法
JP2015537586A JP6075458B2 (ja) 2013-09-18 2014-07-11 半導体装置およびその製造方法
US14/882,423 US9711634B2 (en) 2013-09-18 2015-10-13 Semiconductor device including a super junction MOSFET
US15/627,434 US9954078B2 (en) 2013-09-18 2017-06-19 Method for manufacturing a semiconductor device having a super junction MOSFET

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013192789 2013-09-18
JP2013-192789 2013-09-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/882,423 Continuation US9711634B2 (en) 2013-09-18 2015-10-13 Semiconductor device including a super junction MOSFET

Publications (1)

Publication Number Publication Date
WO2015040938A1 true WO2015040938A1 (ja) 2015-03-26

Family

ID=52688598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/068632 Ceased WO2015040938A1 (ja) 2013-09-18 2014-07-11 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US9711634B2 (ja)
JP (1) JP6075458B2 (ja)
CN (1) CN105122458B (ja)
TW (1) TWI608618B (ja)
WO (1) WO2015040938A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032694A (ja) * 2016-08-23 2018-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6377302B1 (ja) * 2017-10-05 2018-08-22 三菱電機株式会社 半導体装置
WO2019160086A1 (ja) * 2018-02-19 2019-08-22 国立研究開発法人産業技術総合研究所 半導体装置
US11756791B2 (en) 2020-03-24 2023-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN112652661A (zh) * 2019-10-10 2021-04-13 珠海格力电器股份有限公司 一种晶体管及其制备方法
US11990543B2 (en) * 2020-12-02 2024-05-21 Wolfspeed, Inc. Power transistor with soft recovery body diode
US11769827B2 (en) 2020-12-02 2023-09-26 Wolfspeed, Inc. Power transistor with soft recovery body diode
CN113517333A (zh) * 2021-06-07 2021-10-19 西安电子科技大学 一种具有超结结构的mosfet器件及其制备方法
CN113540211A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种沟槽超级结功率mosfet器件及其制备方法
CN113540210A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种新的超级结器件及其制备方法
CN113437158B (zh) * 2021-06-24 2023-12-12 安徽瑞迪微电子有限公司 一种快恢复二极管
CN114464672B (zh) * 2022-04-11 2022-07-08 江苏长晶科技股份有限公司 一种改善体二极管特性的超结器件
CN115050816B (zh) * 2022-08-12 2022-10-21 无锡新洁能股份有限公司 一种高速平面栅功率器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101022A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
JP2004022716A (ja) * 2002-06-14 2004-01-22 Fuji Electric Holdings Co Ltd 半導体素子
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2012160753A (ja) * 2012-04-13 2012-08-23 Denso Corp 半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07226405A (ja) * 1994-12-19 1995-08-22 Meidensha Corp 半導体デバイスの製造方法
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
JP4635304B2 (ja) * 2000-07-12 2011-02-23 富士電機システムズ株式会社 双方向超接合半導体素子およびその製造方法
JP4764987B2 (ja) * 2000-09-05 2011-09-07 富士電機株式会社 超接合半導体素子
JP3899231B2 (ja) * 2000-12-18 2007-03-28 株式会社豊田中央研究所 半導体装置
EP1267415A3 (en) * 2001-06-11 2009-04-15 Kabushiki Kaisha Toshiba Power semiconductor device having resurf layer
JP2004221487A (ja) * 2003-01-17 2004-08-05 Sharp Corp 半導体装置の製造方法及び半導体装置
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
JP4832731B2 (ja) 2004-07-07 2011-12-07 株式会社東芝 電力用半導体装置
US7345296B2 (en) * 2004-09-16 2008-03-18 Atomate Corporation Nanotube transistor and rectifying devices
JP2006147661A (ja) * 2004-11-16 2006-06-08 Matsushita Electric Ind Co Ltd 受光装置とその製造方法およびカメラ
JP5087828B2 (ja) 2005-08-26 2012-12-05 富士電機株式会社 半導体装置の製造方法
KR100723516B1 (ko) * 2005-12-13 2007-05-30 삼성전자주식회사 색 결정층을 구비하는 컬러 필터층, 이를 구비하는 영상감지 소자 및 컬러 필터층의 형성 방법
US7592668B2 (en) * 2006-03-30 2009-09-22 Fairchild Semiconductor Corporation Charge balance techniques for power devices
US7598517B2 (en) * 2006-08-25 2009-10-06 Freescale Semiconductor, Inc. Superjunction trench device and method
JP4637196B2 (ja) * 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP5103118B2 (ja) * 2007-09-27 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体ウエハおよびその製造方法
US8492829B2 (en) 2008-09-01 2013-07-23 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
JP4770928B2 (ja) * 2009-01-13 2011-09-14 ソニー株式会社 光学素子および固体撮像素子
US7892924B1 (en) * 2009-12-02 2011-02-22 Alpha And Omega Semiconductor, Inc. Method for making a charge balanced multi-nano shell drift region for superjunction semiconductor device
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US10256325B2 (en) * 2012-11-08 2019-04-09 Infineon Technologies Austria Ag Radiation-hardened power semiconductor devices and methods of forming them

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101022A (ja) * 2001-09-27 2003-04-04 Toshiba Corp 電力用半導体素子
JP2004022716A (ja) * 2002-06-14 2004-01-22 Fuji Electric Holdings Co Ltd 半導体素子
JP2008182054A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体装置
JP2008258313A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置およびその製造方法
JP2012160753A (ja) * 2012-04-13 2012-08-23 Denso Corp 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018032694A (ja) * 2016-08-23 2018-03-01 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6377302B1 (ja) * 2017-10-05 2018-08-22 三菱電機株式会社 半導体装置
WO2019069416A1 (ja) * 2017-10-05 2019-04-11 三菱電機株式会社 半導体装置
US11189689B2 (en) 2017-10-05 2021-11-30 Mitsubishi Electric Corporation Semiconductor device including an active region that includes a switchable current path
WO2019160086A1 (ja) * 2018-02-19 2019-08-22 国立研究開発法人産業技術総合研究所 半導体装置
JPWO2019160086A1 (ja) * 2018-02-19 2021-02-04 国立研究開発法人産業技術総合研究所 半導体装置
JP7007689B2 (ja) 2018-02-19 2022-01-25 国立研究開発法人産業技術総合研究所 半導体装置
US11282919B2 (en) 2018-02-19 2022-03-22 National Institute Of Advanced Industrial Science And Technology Semiconductor device
US11756791B2 (en) 2020-03-24 2023-09-12 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JPWO2015040938A1 (ja) 2017-03-02
JP6075458B2 (ja) 2017-02-08
CN105122458A (zh) 2015-12-02
TW201521203A (zh) 2015-06-01
US20160035881A1 (en) 2016-02-04
CN105122458B (zh) 2018-02-02
US9954078B2 (en) 2018-04-24
TWI608618B (zh) 2017-12-11
US9711634B2 (en) 2017-07-18
US20170294521A1 (en) 2017-10-12

Similar Documents

Publication Publication Date Title
JP6075458B2 (ja) 半導体装置およびその製造方法
JP6221436B2 (ja) 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
US7968953B2 (en) Semiconductor device including schottky barrier diode and method of manufacturing the same
US7838926B2 (en) Semiconductor device
US10050105B2 (en) Semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
US9559171B2 (en) Semiconductor device
JP5423882B2 (ja) 超接合半導体装置
US9490359B2 (en) Superjunction semiconductor device with columnar region under base layer and manufacturing method therefor
TWI388011B (zh) 半導體裝置及其形成方法
JPWO2015093190A1 (ja) 半導体装置および半導体装置の製造方法
CN103986447A (zh) 双极半导体开关及其制造方法
JP6668697B2 (ja) 半導体装置
WO2016204098A1 (ja) 半導体装置
US20140117406A1 (en) Reverse blocking mos semiconductor device and manufacturing method thereof
JP4910894B2 (ja) 半導体装置の製造方法および半導体装置
US20170047395A1 (en) Insulated gate power devices with reduced carrier injection in termination area
JP2024154951A (ja) 半導体装置
KR101870824B1 (ko) 전력 반도체 소자 및 그 제조방법
KR101870823B1 (ko) 전력 반도체 소자 및 그 제조방법
JP2009158643A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480021121.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14845655

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015537586

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14845655

Country of ref document: EP

Kind code of ref document: A1