JP7007689B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7007689B2 JP7007689B2 JP2020500582A JP2020500582A JP7007689B2 JP 7007689 B2 JP7007689 B2 JP 7007689B2 JP 2020500582 A JP2020500582 A JP 2020500582A JP 2020500582 A JP2020500582 A JP 2020500582A JP 7007689 B2 JP7007689 B2 JP 7007689B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- region
- layer
- semiconductor device
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 253
- 239000012535 impurity Substances 0.000 claims description 52
- 239000000758 substrate Substances 0.000 claims description 47
- 239000010410 layer Substances 0.000 description 137
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 47
- 229910010271 silicon carbide Inorganic materials 0.000 description 47
- 238000000034 method Methods 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 35
- 238000005468 ion implantation Methods 0.000 description 24
- 239000011800 void material Substances 0.000 description 24
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000005520 cutting process Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 102100024492 Cdc42 effector protein 2 Human genes 0.000 description 6
- 101000762417 Homo sapiens Cdc42 effector protein 2 Proteins 0.000 description 6
- 101000745836 Homo sapiens Centrosome-associated protein CEP250 Proteins 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 102100024538 Cdc42 effector protein 1 Human genes 0.000 description 5
- 101000762448 Homo sapiens Cdc42 effector protein 1 Proteins 0.000 description 5
- 101000941711 Homo sapiens Centriolin Proteins 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02378—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Description
[構造説明]
図1は、本実施の形態の半導体装置の構成を模式的に示す斜視図である。図2は、本実施の形態の半導体装置の構成を模式的に示す上面図であり、図3、図4は、本実施の形態の半導体装置の構成を模式的に示す断面図である。図3は、例えば、図2のA-A断面部に対応し、図4は、例えば、図2のβ-β断面部に対応する。
次いで、上記構成の半導体装置を見出すに至った検討事項について以下に説明する。
次いで、図15~図27を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、本実施の形態の半導体装置の構成をより明確にする。図15は、本実施の形態の半導体装置の製造工程を示す図(フロー図)である。図16~図29は、本実施の形態の半導体装置の製造工程を示す断面図または平面図である。
d2=d1・sin(90-θ)…(式1)
ここで、d1は水平面における不順物の注入深さであり、θは側面Sのテーパ角である。なお、θは水平面を基準(θ=0°)としており、スクライブ用トレンチTSの側面が垂直の場合にはθ=90°となる。
Q1=n1・d2=n1・d1・sin(90-θ)…(式2)
ここで、n1は側面Sに注入したn型不純物の濃度である。
Q2=([SiCの誘電率]・Ec)/(電気素量e)…(式3)
SiC基板の絶縁破壊電界強度(Ec)が3MV/cmの場合、電荷量(Q2)は、1.61×1013cm-2となる。なお[SiCの誘電率]=8.59×10-13Fcm-1、電気素量e=1.6×10-19Cとした。
n1・d1・sin(90-θ)>1.61×1013cm-2…(式4)
さらに、n1=1×1018cm-3、d1=1μmとして、この(式4)をθについて解くと、以下の(式5)を得ることができる。
θ<90-asin(0.161)≒80…(式5)
即ち、上記条件では、テーパ角が約80°以下であればスクライブ用トレンチTSの端部の電界上昇によるリーク電流の抑制が可能となる。
本実施の形態においては、実施の形態1の応用例について説明する。実施の形態1と同一の機能を有する部材には同一の符号を付し、その繰り返しの説明を省略する。
図30は、本実施の形態の応用例1の半導体装置の構成を模式的に示す断面図である。本応用例においては、実施の形態1から以下の点を変更した。実施の形態1(例えば図4)においては、エピタキシャル層NEを一層(単一の不純物層)で形成したが、本応用例では、エピタキシャル層を、第1エピタキシャル層NE1(SJ構造用エピ層)と、この層と不純物濃度が異なる第2エピタキシャル層NE2(バッファ層)との2層構造とした。第1エピタキシャル層NE1(SJ構造用エピ層)について、例えば、その厚さは24μm程度、その不純物濃度は1.5×1016cm-3程度である。また、第2エピタキシャル層NE2(バッファ層)について、例えば、その厚さは40μm程度、その不純物濃度は2×1015cm-3程度である。このように、第2エピタキシャル層NE2の不純物濃度を、第1エピタキシャル層NE1の不純物濃度より小さくすることが好ましく、第2エピタキシャル層NE2の不純物濃度を、第1エピタキシャル層NE1の不純物濃度の半分以下とすることがより好ましい。かかる構成により、逆回復時にバッファ層内に蓄積される過剰キャリア量を増やし、逆回復時のテール電流をより大きくでき、これにより、よりソフトリカバリすることができる。
図32は、本実施の形態の応用例2の半導体装置の構成を模式的に示す断面図である。実施の形態1(図6)においては、側面Sがテーパとなるようにスクライブ用トレンチTSを形成したが、図32に示すように、スクライブ用トレンチTSの側面をほぼ垂直としてもよい。スクライブ用トレンチTSの断面形状は、エッチング条件を調整することにより制御することができる。
図33は、本実施の形態の応用例3の半導体装置の構成を模式的に示す平面図である。実施の形態1(図2、図5)においては、Y方向に延在するスクライブラインSL1~SL3部およびX方向に延在するスクライブラインSLa~SLc部に、チャネルストッパ領域CSを、イオン注入により形成したが、Y方向に延在するスクライブラインSL1~SL3部と、X方向に延在するスクライブラインSLa~SLc部とのイオン注入を個別に行ってもよい。
図34は、本実施の形態の応用例4の半導体装置の構成を模式的に示す断面図である。実施の形態1(図3)においては、スクライブ用トレンチTSの側面Sのみならず、底面Bも残存するように、切断されているが、図34に示すように、底面Bが残存しないように、切断してもよい。
図35は、本実施の形態の応用例5の半導体装置の構成を模式的に示す断面図である。実施の形態1(図6)においては、チャネルストッパ領域CSを、イオン注入により形成したが、スクライブ用トレンチTSに、n型のエピタキシャル層を埋め込むことにより、チャネルストッパ領域CSを形成してもよい(図35)。例えば、エピタキシャル成長法により、スクライブ用トレンチTSの内部およびエピタキシャル層NE上に、埋め込みn型エピタキシャル層を形成する。例えば、n型不純物を導入しながらSiCよりなるエピタキシャル層を成長させる。次いで、CMP法やエッチバック法などを用いてエピタキシャル層(スーパージャンクション構造体)NEが露出するまで埋め込みn型エピタキシャル層を除去する。
図36は、本実施の形態の応用例6の半導体装置の構成を模式的に示す断面図である。実施の形態1(図6)においては、スクライブ用トレンチTSの形成後にチャネルストッパ領域CSを形成したが、スクライブ用トレンチTSの形成後、スクライブ用トレンチTS内を含むエピタキシャル層(スーパージャンクション構造体)NE上に、キャップ層CAPとして、n型エピタキシャル層を形成した後、イオン注入によりチャネルストッパ領域CSを形成してもよい。なお、この場合、活性領域ACおよび終端領域TRにも、キャップ層(n型エピタキシャル層)CAPが形成される。例えば、縦型のMOSFETおよびp型半導体領域JTEを構成する半導体領域(SR、CH、JTE)は、キャップ層(n型エピタキシャル層)CAP中に形成してもよい。
実施の形態1(図5)においては、X方向に2個、Y方向に2個(2×2)の4個分の半導体装置(半導体チップ)の形成領域をワンショットの露光領域SHとしたが、例えば、9個(3×3)、16個(4×4)の半導体装置(半導体チップ)の形成領域をワンショットの露光領域としてもよい。ワンショットの露光領域を大きく(平面視(例えば図21)におけるp型カラム領域PCおよびn型カラム領域NCのX方向の長さを長く)することで、切り落とされる(切り飛ばされる)ボイド領域(無効領域、図11参照)の半導体ウエハ面積に対する割合が小さくなる。これにより、半導体装置(半導体チップ)の面積効率が向上する。
図37は、本実施の形態の応用例8の半導体装置の構成を模式的に示す平面図である。図37に示すように、ディープトレンチDTを半導体ウエハWの端から端まで延在させてもよい。なお、図37においては、図を分かり易くするため、ディープトレンチDTの数を少なく表示している。
(付記1)
基板層上の第1エピタキシャル層中に形成された、第1導電型の複数の第1半導体ピラーおよび前記第1導電型と逆導電型の第2導電型の複数の第2半導体ピラーを有するスーパージャンクション構造を持つ半導体装置の製造方法であって、
(a)前記基板層および前記基板層上の前記第1エピタキシャル層を有する半導体基板を準備する工程、
(b)前記第1エピタキシャル層中に、前記エピタキシャル層の厚さよりも小さな深さを持つ複数の第1溝を形成することで前記複数の第1半導体ピラーを形成する工程、
(c)前記第1溝中に、前記第2導電型の埋め込み半導体膜を形成することにより、前記第2半導体ピラーを形成する工程、
(d)前記第1および第2半導体ピラーを横切るスクライブ領域に、前記エピタキシャル層の厚さよりも小さく前記第1溝の深さよりも深い第2溝を形成する工程、
(e)第2溝部に前記第1導電型のチャネルストッパ領域を形成する工程、
(f)前記スーパージャンクション構造の上に素子を形成する工程、
(g)前記スクライブ領域を切断することにより、前記半導体基板を個片化する工程、
を有する、半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記(g)工程において、前記スクライブ領域の外側の前記第1溝中のボイドが切り落とされる、半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記(e)工程は、前記第2溝の側面および底面に前記第1導電型の不純物をイオン注入する工程である、半導体装置の製造方法。
付記1~3のいずれか一つに記載の半導体装置の製造方法において、
前記(d)工程において、RIEによりテーパ状の側面と、平坦な底面を持つ前記第2溝を形成する半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記(e)工程は、前記第2溝の内部に、前記第1導電型の半導体領域を埋め込む工程である、半導体装置の製造方法。
付記1記載の半導体装置の製造方法において、
前記(d)工程と、前記(e)工程との間に、前記第2溝内を含む前記第1エピタキシャル層上に、第2エピタキシャル層を形成する工程を有する、半導体装置の製造方法。
AC 活性領域
B 底面
CAP キャップ層
CEP1 第1チップ端部
CEP2 第2チップ端部
CH チャネル領域
CH11 半導体チップ
CH12 半導体チップ
CH21 半導体チップ
CH22 半導体チップ
CS チャネルストッパ領域
CSa チャネルストッパ領域
CSb チャネルストッパ領域
CSR チャネルストッパ形成領域
DE ドレイン電極
DT ディープトレンチ
GE ゲート電極
GI ゲート絶縁膜
IL 層間絶縁膜
JTE p型半導体領域
NC n型カラム領域
NE エピタキシャル層
PC p型カラム領域
PE 埋め込みp型エピタキシャル層
PER 周辺領域
S 側面(第1側面)
SS2 第2側面
S1~S7 ステップ
SE ソース電極
SH 領域(ワンショットの露光領域)
SL1~SL3 スクライブライン
SLa~SLc スクライブライン
SR ソース領域
TR 終端領域
TS スクライブ用トレンチ
VD ボイド
W 半導体ウエハ
L1 第1半導体層
L2 第2半導体層
NE1 第1エピタキシャル層(SJ構造用エピ層)
NE2 第2エピタキシャル層(バッファ層)
Claims (6)
- 第1導電型のSiC半導体基板と、
前記SiC半導体基板の上に設けられ、前記SiC半導体基板よりも不純物濃度が低い第1導電型のSiCエピタキシャル層と、
前記SiCエピタキシャル層内の一部として設けられ、前記SiC半導体基板の主面においてそれぞれ第1方向に沿って延在し、交互に周期的に配置された第1導電型の第1半導体ピラーおよび第2導電型の第2半導体ピラーを含む第1半導体層と、
前記SiCエピタキシャル層内で前記第1半導体層を除外した層であって、前記SiC半導体基板と前記第1半導体層の間に位置する第1導電型の第2半導体層と、
前記第1半導体層の主面上に設けられたデバイス活性領域と、
前記第1半導体層の主面上に設けられ、前記デバイス活性領域の周囲を取り囲む終端領域と、
前記第1半導体層の主面上に設けられ、前記終端領域の周囲を取り囲み、前記SiCエピタキシャル層よりも高い不純物濃度を持ち、第1導電型のチャネルストッパ領域と、
四辺形の半導体チップを画定するように設けられ、前記第1方向と交差する第2方向に平行する複数の第1チップ端部、および前記第1方向に平行する複数の第2チップ端部と、
を有し、
前記第1チップ端部は、前記第1半導体層から前記第2半導体層の途中までの断面の高さを持つ第1側面と、前記第2半導体層の途中から前記SiC半導体基板の裏面に達する高さを持つ第2側面と、を有し、
前記第1チップ端部において、前記第1側面の表面は、前記第1半導体ピラーおよび前記SiCエピタキシャル層よりも不純物濃度が高い第1導電型の不純物領域で覆われ、前記チャネルストッパ領域と接続されており、
前記複数の第1チップ端部は、前記第1側面の下部と前記第2側面の上部を接続し前記第2半導体層内で水平面を持つ底面を有し、
少なくとも前記第1側面および底面は、前記不純物領域で覆われている、半導体装置。 - 請求項1に記載の半導体装置において、
前記第1側面は、テーパ状である、半導体装置。 - 請求項1または2に記載の半導体装置において、
前記SiCエピタキシャル層は、上部層をなす第1エピタキシャル層と、下部層をなし、前記第1エピタキシャル層よりも不純物濃度が半分以下とされた第2エピタキシャル層とを備え、
前記第1半導体ピラーは、前記第1エピタキシャル層で実質的に形成される、半導体装置。 - 請求項2に記載の半導体装置において、
前記第1側面の角度は水平面を基準として80度以下である、半導体装置。 - 請求項1~3のいずれか一項に記載の半導体装置において、
前記チャネルストッパ領域は、前記第1半導体ピラーおよび前記第2半導体ピラーと前記第1チップ端部において接している、半導体装置。 - 請求項1~5のいずれか一項に記載の半導体装置において、
前記デバイス活性領域にMOSFETが形成されている、半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018026847 | 2018-02-19 | ||
JP2018026847 | 2018-02-19 | ||
PCT/JP2019/005575 WO2019160086A1 (ja) | 2018-02-19 | 2019-02-15 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019160086A1 JPWO2019160086A1 (ja) | 2021-02-04 |
JP7007689B2 true JP7007689B2 (ja) | 2022-01-25 |
Family
ID=67618711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020500582A Active JP7007689B2 (ja) | 2018-02-19 | 2019-02-15 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11282919B2 (ja) |
JP (1) | JP7007689B2 (ja) |
DE (1) | DE112019000863T5 (ja) |
WO (1) | WO2019160086A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7275393B2 (ja) * | 2020-06-24 | 2023-05-17 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
WO2022009549A1 (ja) * | 2020-07-10 | 2022-01-13 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
JP2023182011A (ja) * | 2020-11-06 | 2023-12-26 | 住友電気工業株式会社 | 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法 |
EP4220729A1 (en) * | 2022-01-26 | 2023-08-02 | Infineon Technologies Austria AG | Semiconductor device and method for producing thereof |
CN116544269B (zh) * | 2023-07-06 | 2023-09-12 | 无锡美偌科微电子有限公司 | 提高终端耐压能力的电荷平衡功率半导体器件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110127586A1 (en) | 2009-11-30 | 2011-06-02 | Madhur Bobde | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
WO2015040938A1 (ja) | 2013-09-18 | 2015-03-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191227A (ja) * | 2003-12-25 | 2005-07-14 | Sanyo Electric Co Ltd | 半導体装置 |
US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
JP2010028018A (ja) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | 半導体ウエハおよび半導体装置と半導体装置の製造方法 |
JP2010045203A (ja) | 2008-08-13 | 2010-02-25 | Toshiba Corp | 半導体チップ及びその製造方法 |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
JP2012019088A (ja) | 2010-07-08 | 2012-01-26 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
JP6164672B1 (ja) * | 2016-07-19 | 2017-07-19 | 国立研究開発法人産業技術総合研究所 | 半導体装置およびその製造方法 |
-
2019
- 2019-02-15 US US16/970,388 patent/US11282919B2/en active Active
- 2019-02-15 JP JP2020500582A patent/JP7007689B2/ja active Active
- 2019-02-15 WO PCT/JP2019/005575 patent/WO2019160086A1/ja active Application Filing
- 2019-02-15 DE DE112019000863.3T patent/DE112019000863T5/de active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110127586A1 (en) | 2009-11-30 | 2011-06-02 | Madhur Bobde | Lateral super junction device with high substrate-gate breakdown and built-in avalanche clamp diode |
WO2015040938A1 (ja) | 2013-09-18 | 2015-03-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019160086A1 (ja) | 2021-02-04 |
DE112019000863T5 (de) | 2020-11-05 |
US11282919B2 (en) | 2022-03-22 |
US20210111245A1 (en) | 2021-04-15 |
WO2019160086A1 (ja) | 2019-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7007689B2 (ja) | 半導体装置 | |
JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
USRE47641E1 (en) | Semiconductor device with super junction region | |
US10217813B2 (en) | Method for manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device | |
JP5673393B2 (ja) | 炭化珪素半導体装置 | |
JP5439763B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5328930B2 (ja) | 電流シフト領域を有する半導体デバイスおよび関連方法 | |
US20210013310A1 (en) | Silicon Carbide Device with Compensation Layer and Method of Manufacturing | |
JP2008182054A (ja) | 半導体装置 | |
JP2006269720A (ja) | 半導体素子及びその製造方法 | |
JP2008004643A (ja) | 半導体装置 | |
JP6189045B2 (ja) | 半導体素子の製造方法 | |
CN109564932B (zh) | 半导体装置 | |
KR101802419B1 (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
US9972677B2 (en) | Methods of forming power semiconductor devices having superjunction structures with pillars having implanted sidewalls | |
US20110151649A1 (en) | Method for fabricating a semiconductor device | |
TWI534910B (zh) | 半導體裝置的製造方法 | |
US11127822B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6946824B2 (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150078449A (ko) | 반도체 소자 및 그 제조 방법 | |
JP7125943B2 (ja) | 炭化ケイ素スーパージャンクションパワー半導体デバイスおよびその製造方法 | |
WO2022118976A1 (ja) | 超接合半導体装置 | |
JP2022163582A (ja) | 半導体装置及びその製造方法 | |
JP2023128697A (ja) | 半導体装置 | |
JP2013172119A (ja) | 炭化珪素半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20200722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7007689 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |