WO2014109233A1 - 結晶積層構造体及び発光素子 - Google Patents

結晶積層構造体及び発光素子 Download PDF

Info

Publication number
WO2014109233A1
WO2014109233A1 PCT/JP2013/084683 JP2013084683W WO2014109233A1 WO 2014109233 A1 WO2014109233 A1 WO 2014109233A1 JP 2013084683 W JP2013084683 W JP 2013084683W WO 2014109233 A1 WO2014109233 A1 WO 2014109233A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
crystal
nitride semiconductor
dielectric layer
Prior art date
Application number
PCT/JP2013/084683
Other languages
English (en)
French (fr)
Inventor
嘉克 森島
慎九郎 佐藤
後藤　健
飯塚　和幸
倉又　朗人
Original Assignee
株式会社タムラ製作所
株式会社光波
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 株式会社光波 filed Critical 株式会社タムラ製作所
Priority to US14/759,178 priority Critical patent/US20150364646A1/en
Priority to EP13870949.8A priority patent/EP2945187A4/en
Priority to KR1020157021449A priority patent/KR20150104199A/ko
Priority to CN201380068787.9A priority patent/CN104885195B/zh
Publication of WO2014109233A1 publication Critical patent/WO2014109233A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Definitions

  • the present invention relates to a crystal multilayer structure and a light emitting element.
  • Patent Document 1 As a conventional light-emitting element, one formed by growing a crystal film on a surface of a translucent substrate on which a concavo-convex pattern is formed is known (for example, see Patent Document 1).
  • Patent Document 1 a GaN-based semiconductor layer is grown on the surface of the sapphire substrate on which the concavo-convex pattern is formed.
  • the concavo-convex pattern of the sapphire substrate of Patent Document 1 is emitted from the light emitting layer in the GaN-based semiconductor layer due to the difference in refractive index between the sapphire substrate and the GaN-based semiconductor layer at the interface between the sapphire substrate and the GaN-based semiconductor layer. It has a function to suppress reflection of light. By suppressing such reflection, absorption of reflected light by the light emitting layer and attenuation due to multiple reflection of reflected light can be reduced, and the light extraction efficiency of the light emitting element can be improved.
  • One embodiment of the present invention provides a crystal laminated structure according to [1] to [5] in order to achieve the above object.
  • the Ga 2 O 3 substrate, the Ga 2 O 3 is formed to the upper surface of the substrate so as to partially cover the difference in refractive index between the Ga 2 O 3 substrate Is formed on the Ga 2 O 3 substrate via the dielectric layer, and is formed on the dielectric layer and the dielectric layer on the upper surface of the Ga 2 O 3 substrate. And a nitride semiconductor layer in contact with an uncovered portion.
  • another aspect of the present invention provides a light emitting device according to [6].
  • a light-emitting element that includes the crystal multilayer structure according to [1] or [2] and energizes the Ga 2 O 3 substrate and the nitride semiconductor layer.
  • the present invention capable of light output to achieve a high light-emitting element, to provide the crystalline layered structure including a Ga 2 O 3 substrate and the nitride semiconductor layer, and a light emitting device including a crystal laminate structure be able to.
  • FIG. 1 is a vertical cross-sectional view of the crystal multilayer structure according to the first embodiment.
  • FIG. 2A is a vertical cross-sectional view illustrating a manufacturing process of the crystal multilayer structure according to the first embodiment.
  • FIG. 2B is a vertical cross-sectional view illustrating a manufacturing process of the crystal stacked structure according to the first embodiment.
  • FIG. 2C is a vertical cross-sectional view illustrating a manufacturing process of the crystal multilayer structure according to the first embodiment.
  • FIG. 2D is a vertical cross-sectional view illustrating a manufacturing process of the crystal multilayer structure according to the first embodiment.
  • FIG. 3A is a SEM photograph of the crystal multilayer structure according to the first embodiment before forming a nitride semiconductor layer.
  • FIG. 3A is a SEM photograph of the crystal multilayer structure according to the first embodiment before forming a nitride semiconductor layer.
  • FIG. 3B is an SEM photograph after the nitride semiconductor layer is formed in the crystal multilayer structure according to the first embodiment.
  • FIG. 3C is an SEM photograph after the formation of the nitride semiconductor layer of the crystal multilayer structure according to the first embodiment.
  • FIG. 4A is an SEM photograph of the crystal multilayer structure according to the comparative example before forming the nitride semiconductor layer.
  • FIG. 4B is an SEM photograph after the formation of the nitride semiconductor layer of the crystal multilayer structure according to the comparative example.
  • FIG. 4C is an SEM photograph after the formation of the nitride semiconductor layer of the crystal multilayer structure according to the comparative example.
  • FIG. 4A is an SEM photograph of the crystal multilayer structure according to the comparative example before forming the nitride semiconductor layer.
  • FIG. 4B is an SEM photograph after the formation of the nitride semiconductor layer of the crystal multilayer structure according to the comparative example.
  • FIG. 4C is an S
  • FIG. 5 is a graph showing the full width at half maximum of the X-ray rocking curve of the nitride semiconductor layer of the crystal multilayer structure according to the first embodiment and the comparative example.
  • FIG. 6 is a graph showing the current-voltage characteristics in the vertical direction when the dielectric layer of the crystal multilayer structure according to the first embodiment and the comparative example is a SiN layer.
  • FIG. 7 is a vertical sectional view of a crystal laminated structure to which electrodes for measuring current-voltage characteristics are connected.
  • FIG. 8 is a vertical sectional view of a light emitting device according to the second embodiment.
  • FIG. 9 is a graph showing current-voltage characteristics in the vertical direction when the dielectric layer of the light emitting device according to the second embodiment and the comparative example is a SiN layer.
  • FIG. 10 is a graph showing light output characteristics of the light emitting elements according to the second embodiment and the comparative example.
  • FIG. 11 is a graph showing an example of the relationship between the material of the dielectric layer and the light extraction efficiency of the light emitting element obtained by optical simulation.
  • Ga 2 O 3 when forming a crystalline layered structure having a substrate and a nitride semiconductor layer, the Ga 2 O 3 substrate and Ga 2 O 3 the refractive index of the substrate and the nitride semiconductor layer at the interface between the nitride semiconductor layer
  • a method of growing a nitride semiconductor crystal on the surface of the Ga 2 O 3 substrate on which the concavo-convex pattern is formed can be considered.
  • a nitride semiconductor layer with high crystal quality cannot be obtained when a nitride semiconductor crystal is grown on the surface of the Ga 2 O 3 substrate on which the concavo-convex pattern is formed. .
  • the crystal face of the Ga 2 O 3 crystal capable of growing a high-quality nitride semiconductor crystal is limited.
  • various crystal planes including crystal planes that are not suitable for the growth of high-quality nitride semiconductor crystals appear, so that a nitride semiconductor layer with high crystal quality can be obtained. I can't.
  • FIG. 1 is a vertical cross-sectional view of the crystal multilayer structure according to the first embodiment.
  • the crystal laminated structure 1 includes a Ga 2 O 3 substrate 2, a dielectric layer 3 on the Ga 2 O 3 substrate 2, and a nitride semiconductor layer 4 on the dielectric layer 3.
  • the Ga 2 O 3 substrate 2 is made of ⁇ -Ga 2 O 3 single crystal.
  • the upper surface of the Ga 2 O 3 substrate 2 is a flat surface without unevenness, and can be a base for the growth of high-quality nitride semiconductor crystals, such as (101), ( ⁇ 201), (100), etc.
  • the refractive index of the Ga 2 O 3 substrate 2 is approximately 1.9.
  • the refractive index of the Ga 2 O 3 substrate 2 is 1.9
  • the refractive index of the dielectric layer 3 is 1.75 or more and 2.05 or less.
  • the dielectric layer 3, on the Ga 2 O 3 substrate 2, are formed the upper surface of the Ga 2 O 3 substrate 2 so as to partially cover.
  • the pattern shape of the dielectric layer 3 is not limited and is, for example, a dot pattern, a hole pattern, or a line and space pattern.
  • Refractive index of the dielectric layer 3 is close to the refractive index of the Ga 2 O 3 substrate 2, Ga 2 O 3 substrate 2 and the dielectric layer 3 at the interface reflectivity is small.
  • the dielectric layer 3 is an SiN layer, it may contain elements other than Si and N such as O, but the difference between the refractive index of the dielectric layer 3 and the refractive index of the Ga 2 O 3 substrate 2 is made smaller.
  • it is preferable to consist essentially of SiN.
  • the refractive index of the dielectric layer 3 is preferably equal to or lower than the refractive index of the Ga 2 O 3 substrate 2.
  • the refractive index of the dielectric layer 3 is adjusted, and the difference between the refractive index of the dielectric layer 3 and the refractive index of the Ga 2 O 3 substrate 2 is determined. It can be made smaller.
  • the case of forming the SiO 2 layer a difference in refractive index is large between the Ga 2 O 3 substrate 2, instead of the dielectric layer 3, SiO 2 layer and the Ga 2 O 3 reflectivity of the interface between the substrate 2 is large
  • the light transmittance between the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4 becomes low.
  • the refractive index of the SiO 2 layer is about 1.5 to 1.6, and the difference from the refractive index of the Ga 2 O 3 substrate 2 is 0.3 or more.
  • the crystal of the nitride semiconductor layer 4 in the configuration of the crystal multilayer structure 1 of the present embodiment. Quality can be increased.
  • the nitride semiconductor layer 4 may have a multilayer structure in which a plurality of layers made of different nitride semiconductor crystals are stacked.
  • the light emitting layer and the clad layer sandwiching the light emitting layer can be constituted by the nitride semiconductor layer 4.
  • the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4 may contain a conductivity type impurity such as Si.
  • the dielectric layer 3 does not completely cover the upper surface of the Ga 2 O 3 substrate 2.
  • the nitride semiconductor layer 4 is in contact with the dielectric layer 3 and a portion of the upper surface of the Ga 2 O 3 substrate 2 that is not covered with the dielectric layer 3.
  • the nitride semiconductor crystal constituting the nitride semiconductor layer 4 grows from a region not covered by the dielectric layer 3 on the upper surface of the Ga 2 O 3 substrate 2 and does not grow from the dielectric layer 3.
  • the nitride semiconductor layer 4 is formed by selective growth of a nitride semiconductor crystal, the dislocation density in the nitride semiconductor layer 4 is reduced and the crystal quality is improved.
  • Such a crystal growth method using selective growth is called ELO (Epitaxial Lateral Overgrowth).
  • the thickness of the dielectric layer 3 for improving the transmittance is determined by the wavelength of light incident on the dielectric layer 3 from the nitride semiconductor layer 4.
  • the thickness of the dielectric layer 3 is desirably larger than this wavelength.
  • the thickness is preferably 0.5 ⁇ m or more.
  • the crystal laminated structure 1 In the crystal laminated structure 1, light is easily transmitted between the nitride semiconductor layer 4 and the dielectric layer 3 due to the uneven shape of the dielectric layer 3. Further, between the dielectric layer 3 and Ga 2 O 3 substrate 2, light is easily transmitted since the difference in refractive index of the dielectric layer 3 and Ga 2 O 3 substrate 2 is small. For this reason, the light transmittance between the nitride semiconductor layer 4 and the Ga 2 O 3 substrate 2 in the crystal multilayer structure 1 is high.
  • FIGS. 2A to 2D are vertical sectional views showing the manufacturing process of the crystal multilayer structure according to the first embodiment.
  • the Ga 2 O 3 substrate 2 is transferred into a chamber of a MOCVD (Metal Organic Chemical Vapor Deposition) apparatus.
  • MOCVD Metal Organic Chemical Vapor Deposition
  • a film-like dielectric layer 3 is formed on the Ga 2 O 3 substrate 2.
  • This film-like dielectric layer 3 is made of SiH 4 as a Si raw material, NH 3 gas as an N raw material, and N 2 gas as an atmospheric gas while maintaining the temperature in the chamber at 300 to 350 ° C. Is supplied into the chamber, and SiN is formed on the Ga 2 O 3 substrate 2 by volume.
  • the dielectric layer 3 is a substantially uniform film having a thickness of about 1 ⁇ m.
  • the raw materials for each element are not limited to the above.
  • a resist pattern 5 is formed on the dielectric layer 3.
  • the pattern shape of the resist pattern 5 is, for example, a dot pattern in which the dot diameter is 2 ⁇ m and the pitch is 3 ⁇ m. Moreover, other patterns, such as a hole pattern and a line and space pattern, may be sufficient.
  • the resist pattern 5 is formed by, for example, photolithography.
  • the dielectric layer 3 is etched by BHF (buffered hydrofluoric acid) using the resist pattern 5 as a mask, and the pattern of the resist pattern 5 is transferred to the dielectric layer 3.
  • BHF buffered hydrofluoric acid
  • the remaining resist pattern 5 is removed. Thereafter, NH 3 gas as a raw material of N, trimethylgallium (TMG) gas as a raw material of Ga, trimethylaluminum (TMA) gas as a raw material of Al, and trimethylindium (TMI) gas as a raw material of In are contained in the chamber. And an Al x Ga y In z N crystal, which is a nitride semiconductor crystal, is selectively grown on the Ga 2 O 3 substrate 2 to form the nitride semiconductor layer 4. Thereby, the crystal laminated structure 1 is obtained.
  • TMG trimethylgallium
  • TMA trimethylaluminum
  • TMI trimethylindium
  • the nitride semiconductor layer 4 is composed of a buffer layer composed of an AlGaInN-based crystal and a GaN layer thereon is shown.
  • the surface of the structure composed of the Ga 2 O 3 substrate 2 and the dielectric layer 3 is cleaned by organic cleaning and SPM cleaning, and is put into an MOCVD apparatus.
  • NH 3 as a raw material of N
  • trimethylgallium (TMG) as a raw material of Ga
  • trimethylaluminum (TMA) as a raw material of Al
  • trimethylindium (TMI) as a raw material of In
  • Si as an n-type impurity
  • substrate A low temperature AlGaN buffer layer is formed by maintaining the surface temperature at around 500 ° C. Thereafter, the temperature of the substrate surface is raised to around 1000 ° C. to form initial n-GaN nuclei and grown as they are by about 2 ⁇ m. Then, the surface of the substrate is raised to around 1100 ° C. to form an n-GaN layer having a thickness of 2 ⁇ m, and a nitride semiconductor layer 4 is obtained.
  • FIG. 3A is a SEM (Scanning Electron Microscope) photograph of the crystal multilayer structure according to the first embodiment before the formation of the nitride semiconductor layer
  • FIGS. 3B and 3C are SEM photographs after the formation of the nitride semiconductor layer. is there.
  • FIGS. 3A and 3C show a Ga 2 O 3 substrate 2 and a SiN layer as a dielectric layer 3, and FIGS. 3B and 3C show a GaN layer having a top surface orientation (002) as a nitride semiconductor layer 4. Yes.
  • FIG. 4A is an SEM photograph of the crystal multilayer structure according to the comparative example before the formation of the nitride semiconductor layer
  • FIGS. 4B and 4C are SEM photographs after formation of the nitride semiconductor layer.
  • FIG. 4A shows the Ga 2 O 3 substrate 2 whose upper surface is processed to be uneven
  • FIGS. 4B and 4C are GaN layers whose upper surface orientation is (002) corresponding to the nitride semiconductor layer 4 of the present embodiment. Is shown.
  • FIG. 3A and 4A are photographs of the upper surface of the Ga 2 O 3 substrate 2 taken obliquely from above.
  • the frustoconical object in FIG. 3A is SiN formed in a dot pattern constituting the dielectric layer 3.
  • the frustoconical object in FIG. 4A is a convex portion on the upper surface of the Ga 2 O 3 substrate 2 processed into a dot pattern.
  • FIGS. 4B and 4C show that the upper surface of the nitride semiconductor layer 4 according to the present embodiment is flat, and the crystal quality of the nitride semiconductor layer 4 is high.
  • the darkly colored portions shown in FIGS. 4B and 4C are portions where the crystal has grown abnormally, and it can be seen that the crystal quality of the nitride semiconductor layer of the comparative example is poor.
  • the abnormal growth This means that a nitride semiconductor layer having a high thickness can be obtained.
  • FIG. 5 is a graph showing the full width at half maximum of the X-ray rocking curve of the nitride semiconductor layer of the crystal multilayer structure according to the first embodiment and the comparative example.
  • the dielectric layer 3 of the first embodiment used for the measurement according to FIG. 5 is a SiN layer. Further, the nitride semiconductor layer 4 of the first embodiment and the nitride semiconductor layer of the comparative example are both made of GaN crystal, and the plane orientation of the upper surface is (002).
  • the half widths of the X-ray rocking curves of the (002) plane and the (101) plane perpendicular to the (002) plane are indicated by marks “ ⁇ ” and “ ⁇ ”, respectively.
  • the half width of the (002) plane X-ray rocking curve evaluates the orientation of the plane parallel to the top surface of the nitride semiconductor layer
  • the half width of the (101) plane X-ray rocking curve is the top surface of the nitride semiconductor layer. It is possible to evaluate the orientation of the plane perpendicular to the.
  • both the half width of the (002) plane X-ray rocking curve and the half width of the (101) plane X-ray rocking curve are the crystal laminated structure according to the comparative example having no dielectric layer 3. It becomes narrower in the crystal laminated structure 1 according to the first embodiment having the dielectric layer 3 than the body, and is particularly remarkable in the (101) plane. This result indicates that the provision of the dielectric layer 3 improves the crystal quality of the nitride semiconductor layer.
  • FIG. 6 is a graph showing the current-voltage characteristics in the vertical direction (vertical direction) when the dielectric layer of the crystal multilayer structure according to the first embodiment and the comparative example is a SiN layer.
  • the horizontal axis indicates voltage (V)
  • the vertical axis indicates current density (A / cm 2 ).
  • the dielectric layer 3 of the first embodiment used for the measurement according to FIG. 6 is a SiN layer.
  • the dielectric layer 3 is an SiN layer, it has been confirmed that particularly excellent current-voltage characteristics in the vertical direction (vertical direction) of the crystal multilayer structure 1 can be obtained.
  • the crystal stacked structure according to the comparative example shown in FIG. 6 does not include the dielectric layer 3 that is a SiN layer, and is nitrided with a Ga 2 O 3 substrate. It is comprised only from a physical semiconductor layer. Further, the nitride semiconductor layer 4 of the first embodiment and the nitride semiconductor layer of the comparative example are both made of GaN crystal, and the plane orientation of the upper surface is (002).
  • FIG. 6 The current-voltage characteristics shown in FIG. 6 were measured by connecting electrodes to the surfaces of the Ga 2 O 3 substrate and the nitride semiconductor layer and applying a voltage in the longitudinal direction of the crystal multilayer structure.
  • FIG. 7 shows a state in which electrodes are connected to the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4 of the crystal laminated structure 1. Electrodes 6 a and 6 b were connected to the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4, respectively. The electrodes were similarly connected to the crystal laminated structure according to the comparative example.
  • FIG. 6 shows that a potential barrier exists at the interface between the Ga 2 O 3 substrate 2 and the nitride semiconductor layer in the crystal laminated structure according to the comparative example that does not have the dielectric layer 3 that is the SiN layer
  • the crystal multilayer structure 1 according to the first embodiment having the dielectric layer 3 that is a SiN layer there is no potential barrier at the interface between the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4, and Ga It shows that the 2 O 3 substrate 2 and the nitride semiconductor layer 4 are in ohmic contact. This result shows that the electrical resistance in the longitudinal direction of the crystal multilayer structure 1 is reduced by providing the dielectric layer 3 which is a SiN layer.
  • the dielectric layer 3 which is the SiN layer according to the first embodiment used in the above-described photographs of FIG. 3, FIG. 5, FIG. 6 or measurement is a plasma CVD apparatus (PD-220 / manufactured by Samco Corporation)
  • PD-220 a plasma CVD apparatus
  • the film was formed at a film forming temperature of 300 ° C., and the refractive index was 1.89.
  • the nitride semiconductor layer 4 and the Ga 2 O 3 substrate are formed by forming the nitride semiconductor layer 4 on the upper surface of the Ga 2 O 3 substrate 2 on which the dielectric layer 3 is formed.
  • the light transmittance between the two can be improved.
  • the crystal quality of the nitride semiconductor layer 4 can be improved.
  • the dielectric layer 3 is a SiN layer
  • the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4 can be ohmically joined.
  • the nitride semiconductor layer 4 is a GaN layer, the crystal quality can be improved by the present embodiment.
  • the second embodiment is an embodiment of a light emitting element including the crystal multilayer structure 1 of the first embodiment.
  • a light emitting element including the crystal multilayer structure 1 of the first embodiment.
  • FIG. 8 is a vertical sectional view of a light emitting device according to the second embodiment.
  • the light emitting device 100 includes a Ga 2 O 3 substrate 12, a dielectric layer 13 on the Ga 2 O 3 substrate 12, an n-type cladding layer 14 on the dielectric layer 13, and a light-emitting layer 15 on the n-type cladding layer 14.
  • This is an LED element having an n-type electrode 19 on the side surface.
  • the Ga 2 O 3 substrate 12 and the dielectric layer 13 correspond to the Ga 2 O 3 substrate 2 and the dielectric layer 3 of the first embodiment, respectively.
  • the n-type cladding layer 14 is made of a nitride semiconductor crystal
  • at least the n-type cladding layer 14 corresponds to the nitride semiconductor layer 4 of the first embodiment.
  • the n-type cladding layer 14 and the layer made of the nitride semiconductor crystal thereon correspond to the nitride semiconductor layer 4.
  • the n-type cladding layer 14 the light emitting layer 15, the p-type cladding layer 16, and the contact layer 17 are made of a nitride semiconductor crystal, these all correspond to the nitride semiconductor layer 4.
  • the light emitting element 100 is a vertical drive type light emitting element, and energizes the above-described layers corresponding to the Ga 2 O 3 substrate 12 and the nitride semiconductor layer 4 during operation.
  • Emitting element 100 since it is formed by using a crystalline layered structure 1 according to the first embodiment, which corresponds to the Ga 2 O 3 substrate 12 and the nitride semiconductor layer 4 which corresponds to the Ga 2 O 3 substrate 2 Light transmittance between the layer including the n-type cladding layer 14 is high. For this reason, when the light emitting element 100 is a face-down type light emitting element that extracts light from the Ga 2 O 3 substrate 12 side, the light emitted from the light emitting layer 15 toward the Ga 2 O 3 substrate 12 is efficiently transmitted, High light output can be obtained.
  • the light emitting element 100 is a face-up type light emitting element that extracts light from the contact layer 17 side
  • the light emitted from the light emitting layer 15 toward the Ga 2 O 3 substrate 12 is emitted from the n-type cladding layer 14 and Ga 2 O. 3 It is possible to suppress reflection at the interface with the substrate 12 and absorption by the light emitting layer 15 and the like. Thereby, a high light output can be obtained.
  • the specific structure of the light-emitting element 100 used for measuring these current-voltage characteristics and light output characteristics is shown below.
  • the Ga 2 O 3 substrate 12 is an n-type ⁇ -Ga 2 O 3 substrate having a thickness of 400 ⁇ m and a top surface orientation of ( ⁇ 201).
  • the dielectric layer 13 has a thickness of 1 ⁇ m, a refractive index of 1.89, and a coverage (a ratio of the dielectric layer 13 covering a region immediately below the nitride semiconductor layer 14 on the upper surface of the Ga 2 O 3 substrate 12). 15% SiN layer.
  • the n-type cladding layer 14 is an n-type GaN crystal film having a thickness of 6 ⁇ m.
  • the light emitting layer 15 is composed of seven layers of GaN crystal films and seven layers of InGaN crystal films formed by alternately stacking 2.8 nm thick GaN crystal films and 12 nm thick InGaN crystal films. Is a layer.
  • the p-type cladding layer 16 is a p-type GaN crystal film having a thickness of 0.2 ⁇ m.
  • the contact layer 17 is a p-type GaN crystal film having a thickness of 0.15 ⁇ m.
  • the configuration of the light emitting device according to the comparative example is obtained by omitting the dielectric layer 13 from the configuration of the light emitting device 100.
  • FIG. 9 is a graph showing the current-voltage characteristics in the vertical direction of the light emitting device when the dielectric layer according to the second embodiment and the comparative example is a SiN layer.
  • the horizontal axis represents voltage (V) and the vertical axis represents current (mA).
  • the dielectric layer 13 of the second embodiment used for the measurement according to FIG. 9 is a SiN layer.
  • the dielectric layer 13 is a SiN layer, it has been confirmed that particularly excellent current-voltage characteristics in the longitudinal direction (vertical direction) of the light emitting device 100 can be obtained.
  • the light emitting device 100 according to the present embodiment having the dielectric layer 13 that is a SiN layer is more than the light emitting device according to the comparative example that does not have the dielectric layer 13 that is a SiN layer.
  • the voltage required to pass a specific current is small. This result indicates that the drive voltage of the light emitting element can be reduced by providing the dielectric layer 13 which is a SiN layer.
  • FIG. 10 is a graph showing the light output characteristics of the light emitting elements according to the second embodiment and the comparative example.
  • the horizontal axis in FIG. 10 indicates the emission wavelength (nm), and the vertical axis indicates the light output (arbitrary unit).
  • the p-type electrode 18 side of the light emitting element 100 was mounted on a mount, and total luminous flux measurement was performed.
  • FIG. 10 shows that the light output of the light emitting device 100 according to the present embodiment having the dielectric layer 13 is larger than that of the light emitting device according to the comparative example not having the dielectric layer 13. This result shows that the light output of the light emitting element can be improved by providing the dielectric layer 13.
  • the provision of the dielectric layer 13 improves the crystal quality of the n-type cladding layer 14, the light emitting layer 15, the p-type cladding layer 16, and the contact layer 17 corresponding to the nitride semiconductor layer 4. This is considered to be due to a decrease in reflectance at the interface between the Ga 2 O 3 substrate 12 and the n-type cladding layer 14.
  • the SiN layer is used as the dielectric 13
  • the ohmic junction between the Ga 2 O 3 substrate 12 and the n-type cladding layer 14 also greatly contributes.
  • FIG. 11 is a graph showing an example of the relationship between the material of the dielectric layer and the light extraction efficiency of the light emitting element obtained by optical simulation.
  • the refractive index of the Ga 2 O 3 substrate 12 is 1.9
  • the dielectric layer corresponding to the dielectric layer 13 is composed of a dot pattern with a diameter of 2 ⁇ m, a pitch of 3 ⁇ m, and a height of 1 ⁇ m, and emits light.
  • the light emitted from the layer was taken out from the Ga 2 O 3 substrate 12 side.
  • only the SiN layer satisfies the refractive index condition of the dielectric layer 13 of the present embodiment.
  • the light extraction efficiency of FIG. 11 is standardized based on the light extraction efficiency when unevenness of the same shape is formed on the surface of the Ga 2 O 3 substrate 12 instead of the dielectric layer 13 in the light emitting device 100 of the present embodiment. It has become.
  • the standard light extraction efficiency is that the n-type clad layer 14, the light emitting layer 15, the p-type clad layer 16, and the contact layer 17 having good crystal quality are formed on the Ga 2 O 3 substrate 12 having irregularities formed on the surface. It is a theoretical value when it is assumed that is formed. Actually, as described with reference to FIG. 4, it is difficult to form a nitride semiconductor layer having a good crystal quality on a Ga 2 O 3 substrate having irregularities formed on the surface. It is difficult to obtain the n-type cladding layer 14, the light emitting layer 15, the p-type cladding layer 16, and the contact layer 17.
  • FIG. 11 shows that the light extraction efficiency is highest when a SiN layer that satisfies the refractive index condition of the dielectric layer 13 is used as the dielectric layer.
  • the light extraction efficiency is about 98.5% or more of the reference value.
  • the crystal quality of the nitride semiconductor layer 4 is high, and the crystal laminated structure 1 according to the first embodiment in which the Ga 2 O 3 substrate 2 and the nitride semiconductor layer 4 are in ohmic contact is provided. By using it, the light emitting element 100 with high light output and low driving voltage can be obtained.
  • a crystal multilayer structure having a Ga 2 O 3 substrate and a nitride semiconductor layer, and a light-emitting element including the crystal multilayer structure, which can realize a light-emitting element with high light output.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Inorganic Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

　光出力が高い発光素子を実現することのできる、Ｇａ2Ｏ3基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供する。　一実施の形態において、Ｇａ2Ｏ3基板２と、Ｇａ2Ｏ3基板２上に、Ｇａ2Ｏ3基板２の上面を部分的に覆うように形成された、Ｇａ2Ｏ3基板２との屈折率の差が０．１５以下である誘電体層３と、Ｇａ2Ｏ3基板２上に誘電体層３を介して形成され、誘電体層３、及びＧａ2Ｏ3基板２の上面の誘電体層３に覆われていない部分に接触する窒化物半導体層４と、を有する結晶積層構造体１を提供する。

Description

結晶積層構造体及び発光素子
　本発明は、結晶積層構造体及び発光素子に関する。
　従来の発光素子として、透光性基板の凹凸パターンが形成された面の上に結晶膜を成長させることにより形成されるものが知られている（例えば、特許文献１参照）。特許文献１においては、サファイア基板の凹凸パターンが形成された面上にＧａＮ系半導体層を成長させる。
　特許文献１のサファイア基板の凹凸パターンは、サファイア基板とＧａＮ系半導体層との界面における、サファイア基板とＧａＮ系半導体層との屈折率の違いに起因するＧａＮ系半導体層中の発光層から発せられた光の反射を抑える機能を有する。このような反射を抑えることにより、発光層による反射光の吸収や、反射光の多重反射による減衰を低減し、発光素子の光取出効率を向上させることができる。
特許第３５９５２７７号公報
　本発明の目的は、光出力が高い発光素子を実現することのできる、Ｇａ2Ｏ3基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供することにある。
　本発明の一態様は、上記目的を達成するために、［１］～［５］の結晶積層構造体を提供する。
［１］Ｇａ2Ｏ3基板と、前記Ｇａ2Ｏ3基板上に、前記Ｇａ2Ｏ3基板の上面を部分的に覆うように形成された、前記Ｇａ2Ｏ3基板との屈折率の差が０．１５以下である誘電体層と、前記Ｇａ2Ｏ3基板上に前記誘電体層を介して形成され、前記誘電体層、及び前記Ｇａ2Ｏ3基板の上面の前記誘電体層に覆われていない部分に接触する窒化物半導体層と、を有する結晶積層構造体。
［２］前記誘電体層がＳｉＮを主成分とするＳｉＮ層である、前記［１］に記載の結晶積層構造体。
［３］前記窒化物半導体層がＧａＮ層である、前記［１］又は［２］に記載の結晶積層構造体。
［４］前記窒化物半導体層の上面の面方位が（００２）である、前記［３］に記載の結晶積層構造体。
［５］前記誘電体層の厚さが０．５μｍ以上である、前記［１］又は［２］に記載の結晶積層構造体。
　また、本発明の他の態様は、上記目的を達成するために、［６］の発光素子を提供する。
［６］前記［１］又は［２］に記載の結晶積層構造体を含み、前記Ｇａ2Ｏ3基板及び前記窒化物半導体層に通電する発光素子。
　本発明によれば、光出力が高い発光素子を実現することのできる、Ｇａ2Ｏ3基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供することができる。
図１は、第１の実施の形態に係る結晶積層構造体の垂直断面図である。 図２Ａは、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。 図２Ｂは、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。 図２Ｃは、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。 図２Ｄは、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。 図３Ａは、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真である。 図３Ｂは、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成後のＳＥＭ写真である。 図３Ｃは、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成後のＳＥＭ写真である。 図４Ａは、比較例に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真である。 図４Ｂは、比較例に係る結晶積層構造体の窒化物半導体層形成後のＳＥＭ写真である。 図４Ｃは、比較例に係る結晶積層構造体の窒化物半導体層形成後のＳＥＭ写真である。 図５は、第１の実施の形態及び比較例に係る結晶積層構造体の窒化物半導体層のＸ線ロッキングカーブの半値幅を示すグラフである。 図６は、第１の実施の形態及び比較例に係る結晶積層構造体の誘電体層がＳｉＮ層である場合の縦方向の電流－電圧特性を示すグラフである。 図７は、電流－電圧特性の測定のための電極を接続した結晶積層構造体の垂直断面図である。 図８は、第２の実施の形態に係る発光素子の垂直断面図である。 図９は、第２の実施の形態及び比較例に係る発光素子の誘電体層がＳｉＮ層である場合の縦方向の電流－電圧特性を示すグラフである。 図１０は、第２の実施の形態及び比較例に係る発光素子の光出力特性を示すグラフである。 図１１は、光学シミュレーションにより求めた誘電体層の材料と発光素子の光取出効率の関係の一例を表すグラフである。
　Ｇａ2Ｏ3基板と窒化物半導体層とを有する結晶積層構造体を形成する場合、Ｇａ2Ｏ3基板と窒化物半導体層との界面におけるＧａ2Ｏ3基板と窒化物半導体層の屈折率の違いによる光の反射を低減するためには、Ｇａ2Ｏ3基板の凹凸パターンが形成された面上に窒化物半導体結晶を成長させる方法が考えられる。
　しかしながら、本発明者等は、Ｇａ2Ｏ3基板の凹凸パターンが形成された面上に窒化物半導体結晶を成長させた場合、結晶品質の高い窒化物半導体層が得られないという知見を得た。この理由の一つとして、品質の高い窒化物半導体結晶を成長させることのできるＧａ2Ｏ3結晶の結晶面が限られていることが考えられる。Ｇａ2Ｏ3基板の上面に凹凸パターンを形成すると、品質の高い窒化物半導体結晶の成長の下地に適さない結晶面を含む様々な結晶面が現れるため、結晶品質の高い窒化物半導体層が得られない。
　そこで、この様な問題を回避するため、本発明者等は、鋭意研究の結果、下記実施の形態を一例とするような発明に至ったものである。
〔第１の実施の形態〕
（結晶積層構造体の構造）
　図１は、第１の実施の形態に係る結晶積層構造体の垂直断面図である。結晶積層構造体１は、Ｇａ2Ｏ3基板２と、Ｇａ2Ｏ3基板２上の誘電体層３と、誘電体層３上の窒化物半導体層４を含む。
　Ｇａ2Ｏ3基板２は、β－Ｇａ2Ｏ3単結晶からなる。Ｇａ2Ｏ3基板２の上面は、凹凸のない平坦な面であり、品質の高い窒化物半導体結晶の成長の下地となることのできる、（１０１）、（－２０１）、（１００）等の面方位を有する面である。Ｇａ2Ｏ3基板２の屈折率は、およそ１．９である。
　誘電体層３は、ＳｉＮを主成分とするＳｉＮ層やＨｆＯ2を主成分とするＨｆＯ2層等の、Ｇａ2Ｏ3基板２との屈折率の差が０．１５以下である誘電体層である。例えば、Ｇａ2Ｏ3基板２の屈折率が１．９である場合は、誘電体層３の屈折率は１．７５以上かつ２．０５以下である。
　誘電体層３は、Ｇａ2Ｏ3基板２上に、Ｇａ2Ｏ3基板２の上面を部分的に覆うように形成される。誘電体層３のパターン形状は限定されず、例えば、ドットパターン、ホールパターン、ラインアンドスペースパターンである。
　誘電体層３の屈折率はＧａ2Ｏ3基板２の屈折率に近いため、Ｇａ2Ｏ3基板２と誘電体層３の界面の反射率が小さい。誘電体層３がＳｉＮ層である場合は、Ｏ等のＳｉ、Ｎ以外の元素を含んでもよいが、誘電体層３の屈折率とＧａ2Ｏ3基板２の屈折率の差をより小さくするためには、ほぼＳｉＮのみからなることが好ましい。
　また、誘電体層３からＧａ2Ｏ3基板２へ向かう光の全反射を防ぐために、誘電体層３の屈折率は、Ｇａ2Ｏ3基板２の屈折率以下であることが好ましい。
　誘電体層３の成膜温度等の形成条件を制御することにより、誘電体層３の屈折率を調整して、誘電体層３の屈折率とＧａ2Ｏ3基板２の屈折率の差をより小さくすることができる。
　なお、例えば、誘電体層３の代わりにＧａ2Ｏ3基板２との屈折率の差が大きいＳｉＯ2層を形成した場合、ＳｉＯ2層とＧａ2Ｏ3基板２の界面の反射率が大きく、Ｇａ2Ｏ3基板２と窒化物半導体層４の間の光透過率が低くなる。ＳｉＯ2層の屈折率はおよそ１．５～１．６であり、Ｇａ2Ｏ3基板２の屈折率との差が０．３以上である。
　窒化物半導体層４は、窒化物半導体結晶、すなわちＡｌxＧａyＩｎzＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）結晶からなる。特に、窒化物半導体層４がＧａＮ結晶（ｙ＝１、ｘ＝ｚ＝０）からなるＧａＮ層である場合、本実施の形態の結晶積層構造体１の構成において、窒化物半導体層４の結晶品質を高くすることができる。
　窒化物半導体層４は、異なる窒化物半導体結晶からなる複数の層を積層した多層構造を有してもよい。例えば、結晶積層構造体１を用いて発光素子を形成する場合、発光層及びそれを挟むクラッド層等を窒化物半導体層４により構成することができる。
　なお、Ｇａ2Ｏ3基板２及び窒化物半導体層４は、Ｓｉ等の導電型不純物を含んでもよい。
　窒化物半導体層４は、Ｇａ2Ｏ3基板２の上面を下地とするエピタキシャル結晶成長により形成されるため、誘電体層３がＧａ2Ｏ3基板２の上面を完全に覆うことはない。窒化物半導体層４は、誘電体層３、及びＧａ2Ｏ3基板２の上面の誘電体層３に覆われていない部分に接触する。
　窒化物半導体層４を構成する窒化物半導体結晶は、Ｇａ2Ｏ3基板２の上面の誘電体層３に覆われていない領域から成長し、誘電体層３からは成長しない。このように、窒化物半導体層４は窒化物半導体結晶の選択成長により形成されるため、窒化物半導体層４中の転位密度が低減され、結晶品質が向上する。なお、このような選択成長を用いた結晶成長方法はＥＬＯ（Epitaxial Lateral Overgrowth）などと呼ばれる。  
　窒化物半導体層４から誘電体層３に入射する光の波長によって、透過率を向上させるための誘電体層３の厚さが決定される。誘電体層３の厚さはこの波長よりも大きいことが望ましい。例えば、誘電体層３がＳｉＮ層である結晶積層構造体１を用いて、発光波長が４００ｎｍ程度である発光層が窒化物半導体層４に含まれる発光素子を形成する場合、誘電体層３の厚さが０．５μｍ以上であることが好ましい。
　結晶積層構造体１においては、窒化物半導体層４と誘電体層３の間では、誘電体層３の凹凸形状のため光が透過しやすい。また、誘電体層３とＧａ2Ｏ3基板２との間では、誘電体層３とＧａ2Ｏ3基板２の屈折率の差が小さいため光が透過しやすい。このため、結晶積層構造体１における窒化物半導体層４とＧａ2Ｏ3基板２の間の光の透過率が高い。
（結晶積層構造体の製造方法）
　以下に、本実施の形態の結晶積層構造体の製造工程の一例として、誘電体層３がＳｉＮ層である場合の製造工程の例について説明する。
　図２Ａ～２Ｄは、第１の実施の形態に係る結晶積層構造体の製造工程を表す垂直断面図である。
　まず、ＣＭＰ（Chemical Mechanical Polishing）処理されたＧａ2Ｏ3基板２に有機洗浄、ＳＰＭ（Sulfuric acid/ hydrogen peroxide mixture）洗浄、及びＨＦ液による洗浄を施す。  
　次に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のチャンバー内にＧａ2Ｏ3基板２を搬送する。  
　次に、図２Ａに示されるように、Ｇａ2Ｏ3基板２上に膜状の誘電体層３を形成する。この膜状の誘電体層３は、チャンバー内の温度を３００～３５０℃に保持した状態で、Ｓｉの原料としてのＳｉＨ4、Ｎの原料としてのＮＨ3ガス、及び雰囲気ガスとしてのＮ2ガスをチャンバー内に供給して、ＳｉＮをＧａ2Ｏ3基板２上に体積させることにより形成される。この段階では、誘電体層３はほぼ均一の１μｍ程度の厚さを有する膜である。なお、それぞれの元素の原料は上記のものに限られない。
　次に、図２Ｂに示されるように、誘電体層３上にレジストパターン５を形成する。レジストパターン５のパターン形状は、例えば、ドットの直径が２μｍ、ピッチが３μｍのドットパターンである。また、ホールパターン、ラインアンドスペースパターン等の他のパターンであってもよい。レジストパターン５は、例えば、フォトリソグラフィにより形成される。
　次に、図２Ｃに示されるように、レジストパターン５をマスクとして誘電体層３にＢＨＦ（バッファドフッ酸）によりエッチングを施し、レジストパターン５のパターンを誘電体層３に転写する。
　次に、図２Ｄに示されるように、残ったレジストパターン５を除去する。その後、Ｎの原料としてのＮＨ3ガス、Ｇａの原料としてのトリメチルガリウム（ＴＭＧ）ガス、Ａｌの原料としてのトリメチルアルミニウム（ＴＭＡ）ガス、及びＩｎの原料としてのトリメチルインジウム（ＴＭＩ）ガスをチャンバー内に供給して、窒化物半導体結晶であるＡｌxＧａyＩｎzＮ結晶をＧａ2Ｏ3基板２上に選択成長させ、窒化物半導体層４を形成する。これにより、結晶積層構造体１が得られる。
　以下に、窒化物半導体層４がＡｌＧａＩｎＮ系結晶からなるバッファ層とその上のＧａＮ層からなる場合の具体的な製造方法の例を示す。まず、有機洗浄及びＳＰＭ洗浄によりＧａ2Ｏ3基板２及び誘電体層３からなる構造体の表面を清浄化し、ＭＯＣＶＤ装置に投入する。次に、Ｎの原料としてＮＨ3、Ｇａの原料としてトリメチルガリウム（ＴＭＧ）、Ａｌの原料としてトリメチルアルミニウム（ＴＭＡ）、Ｉｎの原料としてトリメチルインジウム（ＴＭＩ）、ｎ型不純物としてＳｉを用いて、基板表面の温度を５００℃付近に保持して、低温ＡｌＧａＮバッファ層を形成する。その後、基板表面の温度を１０００℃付近にまで上昇させて初期ｎ－ＧａＮ核の形成を行い、そのまま２μｍほど成長させる。そして基板表面を１１００℃付近まで上昇させて、厚さ２μｍのｎ－ＧａＮ層を形成し、窒化物半導体層４を得る。
（結晶積層構造体の特性）
　図３Ａは、第１の実施の形態に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ（Scanning Electron Microscope）写真であり、図３Ｂ、３Ｃは、窒化物半導体層形成後のＳＥＭ写真である。  
　図３ＡはＧａ2Ｏ3基板２と誘電体層３としてのＳｉＮ層を示しており、図３Ｂ、３Ｃは窒化物半導体層４としての上面の面方位が（００２）であるＧａＮ層を示している。
　図４Ａは、比較例に係る結晶積層構造体の窒化物半導体層形成前のＳＥＭ写真であり、図４Ｂ、４Ｃは、窒化物半導体層形成後のＳＥＭ写真である。
　図４に示される比較例に係る結晶積層構造体は、誘電体層３が形成される代わりに、Ｇａ2Ｏ3基板２の上面が凹凸加工されている。図４Ａは上面が凹凸加工されたＧａ2Ｏ3基板２を示しており、図４Ｂ、４Ｃは本実施の形態の窒化物半導体層４に対応する上面の面方位が（００２）であるＧａＮ層を示している。
　図３Ａ及び図４Ａは、Ｇａ2Ｏ3基板２の上面を斜め上方から写した写真である。図３Ａの円錐台形状の物体は、誘電体層３を構成するドットパターンに形成されたＳｉＮである。図４Ａの円錐台形状の物体は、ドットパターンに加工されたＧａ2Ｏ3基板２の上面の凸部分である。
　図３Ｂ、３Ｃは、本実施の形態に係る窒化物半導体層４の上面が平坦であり、窒化物半導体層４の結晶品質が高いことを示している。一方、図４Ｂ、４Ｃに示される色の濃い部分は結晶の異常成長した部分であり、比較例の窒化物半導体層の結晶品質が悪いことがわかる。この結果は、Ｇａ2Ｏ3基板２の上面に凹凸パターンを形成するよりも、Ｇａ2Ｏ3基板２の平坦な上面上に誘電体層３を形成した方が、異常成長することなく結晶品質の高い窒化物半導体層が得られることを表している。
　図５は、第１の実施の形態及び比較例に係る結晶積層構造体の窒化物半導体層のＸ線ロッキングカーブの半値幅を示すグラフである。
　図５に示される比較例に係る結晶積層構造体は、第１の実施の形態に係る結晶積層構造体１と異なり、誘電体層３を含まず、Ｇａ2Ｏ3基板２と窒化物半導体層のみから構成される。
　図５に係る測定に用いられた第１の実施の形態の誘電体層３はＳｉＮ層である。また、第１の実施の形態の窒化物半導体層４、比較例の窒化物半導体層は、いずれも、ＧａＮ結晶からなり、上面の面方位が（００２）である。
　図５の左側の「誘電体層あり」が第１の実施の形態に係る結晶積層構造体１の測定値であり、右側の「誘電体層なし」が比較例に係る結晶積層構造体の測定値である。
　図５には、（００２）面、および（００２）面に垂直な（１０１）面のＸ線ロッキングカーブの半値幅がそれぞれマーク"□"、"◇"で示されている。（００２）面のＸ線ロッキングカーブの半値幅は、窒化物半導体層の上面に平行な面の配向を評価し、（１０１）面のＸ線ロッキングカーブの半値幅は、窒化物半導体層の上面に垂直な面の配向を評価することができる。
　図５に示されるように、（００２）面のＸ線ロッキングカーブの半値幅、（１０１）面のＸ線ロッキングカーブの半値幅ともに、誘電体層３を有さない比較例に係る結晶積層構造体よりも誘電体層３を有する第１の実施の形態に係る結晶積層構造体１において狭くなり、とくに（１０１）面においては顕著である。この結果は、誘電体層３を設けることにより、窒化物半導体層の結晶品質が向上することを表している。
　図６は、第１の実施の形態及び比較例に係る結晶積層構造体の誘電体層がＳｉＮ層である場合の縦方向（垂直方向）の電流－電圧特性を示すグラフである。図６の横軸は電圧（Ｖ）、縦軸は電流密度（Ａ／ｃｍ2）を示す。
　図６に係る測定に用いられた第１の実施の形態の誘電体層３はＳｉＮ層である。誘電体層３がＳｉＮ層である場合に、特に優れた結晶積層構造体１の縦方向（垂直方向）の電流－電圧特性が得られることが確認されている。
　図６に示される比較例に係る結晶積層構造体は、第１の実施の形態に係る結晶積層構造体１と異なり、ＳｉＮ層である誘電体層３を含まず、Ｇａ2Ｏ3基板と窒化物半導体層のみから構成される。また、第１の実施の形態の窒化物半導体層４、比較例の窒化物半導体層は、いずれも、ＧａＮ結晶からなり、上面の面方位が（００２）である。
　図６の「ＳｉＮ層あり」が第１の実施の形態に係る結晶積層構造体１の測定値であり、「ＳｉＮ層なし」が比較例に係る結晶積層構造体の測定値である。
　図６に示される電流－電圧特性は、Ｇａ2Ｏ3基板と窒化物半導体層の表面にそれぞれ電極を接続し、結晶積層構造体の縦方向に電圧を印加して測定した。図７に、結晶積層構造体１のＧａ2Ｏ3基板２と窒化物半導体層４に電極を接続した様子を示す。Ｇａ2Ｏ3基板２と窒化物半導体層４に、それぞれ電極６ａ、６ｂを接続した。比較例に係る結晶積層構造体へも、同様に電極を接続した。
　図６は、ＳｉＮ層である誘電体層３を有さない比較例に係る結晶積層構造体においては、Ｇａ2Ｏ3基板２と窒化物半導体層との界面に電位障壁が存在し、一方、ＳｉＮ層である誘電体層３を有する第１の実施の形態に係る結晶積層構造体１においては、Ｇａ2Ｏ3基板２と窒化物半導体層４との界面に電位障壁が存在せず、Ｇａ2Ｏ3基板２と窒化物半導体層４とがオーミック接合していることを示している。この結果は、ＳｉＮ層である誘電体層３を設けることにより、結晶積層構造体１の縦方向の電気抵抗が低減することを示している。
　上記の図３、図５、図６の写真又は測定に用いられた第１の実施の形態に係るＳｉＮ層である誘電体層３は、プラズマＣＶＤ装置（ＰＤ－２２０／サムコ（株）製）により、ＳｉＨ4ガス、ＮＨ3ガス、Ｎ2ガスをプロセスガスとして用いて、３００℃の成膜温度で形成され、屈折率は１．８９であった。
（第１の実施の形態の効果）
　第１の実施の形態によれば、誘電体層３が形成されたＧａ2Ｏ3基板２の上面上に窒化物半導体層４を形成することにより、窒化物半導体層４とＧａ2Ｏ3基板２の間の光の透過率を向上させることができる。また、窒化物半導体層４の結晶品質を向上させ、特に誘電体層３がＳｉＮ層である場合は、Ｇａ2Ｏ3基板２と窒化物半導体層４をオーミック接合させることができる。また、窒化物半導体層４がＧａＮ層である場合は、本実施の形態により結晶品質を向上させることができる。
〔第２の実施の形態〕
（発光素子の構造）
　第２の実施の形態は、第１の実施の形態の結晶積層構造体１を含む発光素子についての形態である。以下に、その発光素子の一例について説明する。
　図８は、第２の実施の形態に係る発光素子の垂直断面図である。発光素子１００は、Ｇａ2Ｏ3基板１２と、Ｇａ2Ｏ3基板１２上の誘電体層１３と、誘電体層１３上のｎ型クラッド層１４と、ｎ型クラッド層１４上の発光層１５と、発光層１５上のｐ型クラッド層１６と、ｐ型クラッド層１６上のコンタクト層１７と、コンタクト層１７上のｐ型電極１８と、Ｇａ2Ｏ3基板１２の誘電体層１３と反対側の面上のｎ型電極１９とを有するＬＥＤ素子である。
　Ｇａ2Ｏ3基板１２及び誘電体層１３は、それぞれ第１の実施の形態のＧａ2Ｏ3基板２、誘電体層３に相当する。また、ｎ型クラッド層１４が窒化物半導体結晶からなるため、少なくともｎ型クラッド層１４が第１の実施の形態の窒化物半導体層４に相当する。ｎ型クラッド層１４上の層が窒化物半導体結晶からなる場合は、ｎ型クラッド層１４及びその上の窒化物半導体結晶からなる層が窒化物半導体層４に相当する。例えば、ｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７が窒化物半導体結晶からなる場合は、これら全てが窒化物半導体層４に相当する。
　発光素子１００は、垂直駆動型の発光素子であり、動作時にＧａ2Ｏ3基板１２及び窒化物半導体層４に相当する上記の層に通電する。
　発光素子１００は、第１の実施の形態に係る結晶積層構造体１を用いて形成されるため、Ｇａ2Ｏ3基板２に相当するＧａ2Ｏ3基板１２と窒化物半導体層４に相当するｎ型クラッド層１４を含む層との間の光の透過率が高い。このため、発光素子１００がＧａ2Ｏ3基板１２側から光を取り出すフェイスダウン型の発光素子である場合、発光層１５から発せられてＧａ2Ｏ3基板１２に向かう光を効率よく透過させ、高い光出力を得ることができる。
　また、発光素子１００がコンタクト層１７側から光を取り出すフェイスアップ型の発光素子である場合、発光層１５から発せられてＧａ2Ｏ3基板１２に向かう光がｎ型クラッド層１４とＧａ2Ｏ3基板１２との界面で反射し、発光層１５等に吸収されることを抑制できる。これにより、高い光出力を得ることができる。
（発光素子の特性）
　以下に、本実施の形態に係る発光素子１００の電流－電圧特性、及び光出力特性を比較例に係る発光素子の特性と比較して説明する。
　これらの電流－電圧特性、及び光出力特性の測定に用いた発光素子１００の具体的な構成を次に示す。
　Ｇａ2Ｏ3基板１２は、厚さが４００μｍ、上面の面方位が（－２０１）のｎ型のβ－Ｇａ2Ｏ3基板である。誘電体層１３は、厚さが１μｍ、屈折率が１．８９、被覆率（Ｇａ2Ｏ3基板１２の上面の窒化物半導体層１４の直下の領域を誘電体層１３が被覆する割合）が１５％のＳｉＮ層である。ｎ型クラッド層１４は、厚さ６μｍのｎ型のＧａＮ結晶膜である。発光層１５は、厚さ２．８ｎｍのＧａＮ結晶膜と厚さ１２ｎｍのＩｎＧａＮ結晶膜とを交互に積層して形成される、７層のＧａＮ結晶膜と７層のＩｎＧａＮ結晶膜で構成される層である。ｐ型クラッド層１６は、厚さ０．２μｍのｐ型のＧａＮ結晶膜である。コンタクト層１７は、厚さ０．１５μｍのｐ型のＧａＮ結晶膜である。
　比較例に係る発光素子の構成は、発光素子１００の構成から誘電体層１３を省いたものである。
　図９は、第２の実施の形態及び比較例に係る誘電体層がＳｉＮ層である場合の発光素子の縦方向の電流－電圧特性を示すグラフである。図９の横軸は電圧（Ｖ）、縦軸は電流（ｍＡ）を示す。
　図９に係る測定に用いられた第２の実施の形態の誘電体層１３はＳｉＮ層である。誘電体層１３がＳｉＮ層である場合に、特に優れた発光素子１００の縦方向（垂直方向）の電流－電圧特性が得られることが確認されている。
　図９に示されるように、ＳｉＮ層である誘電体層１３を有する本実施の形態に係る発光素子１００の方が、ＳｉＮ層である誘電体層１３を有さない比較例に係る発光素子よりも、特定の電流を流すために必要な電圧が小さい。この結果は、ＳｉＮ層である誘電体層１３を設けることにより、発光素子の駆動電圧を低減できることを表している。
　図１０は、第２の実施の形態及び比較例に係る発光素子の光出力特性を示すグラフである。図１０の横軸は発光波長（ｎｍ）、縦軸は光出力（任意単位）を示す。この測定では、発光素子１００のｐ型電極１８側をマウントに実装し、全光束測定を行った。
　図１０は、誘電体層１３を有する本実施の形態に係る発光素子１００の方が、誘電体層１３を有さない比較例に係る発光素子よりも、光出力が大きいことを示している。この結果は、誘電体層１３を設けることにより、発光素子の光出力を向上できることを示している。
　以上の結果は、誘電体層１３を設けることにより、窒化物半導体層４に相当するｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７の結晶品質が向上したこと、Ｇａ2Ｏ3基板１２とｎ型クラッド層１４との界面の反射率が低減したこと等によるものと考えられる。また、誘電体１３としてＳｉＮ層を用いているために、Ｇａ2Ｏ3基板１２とｎ型クラッド層１４がオーミック接合することも大きく寄与している。
　図１１は、光学シミュレーションにより求めた誘電体層の材料と発光素子の光取出効率の関係の一例を表すグラフである。
　この光学シミュレーションにおいては、Ｇａ2Ｏ3基板１２の屈折率が１．９であり、誘電体層１３に対応する誘電体層が直径２μｍ、ピッチ３μｍ、高さ１μｍのドットパターンから構成され、発光層から発せられた光をＧａ2Ｏ3基板１２側から取り出すものとした。ここで、誘電体層として、ＳｉＯ2層（ｎ＝１．４６）、ＳｉＮ層（ｎ＝１．９）、及びＺｎＯ層（ｎ＝２．２）を用いた。このうち、ＳｉＮ層のみが本実施の形態の誘電体層１３の屈折率の条件を満たす。
　図１１の光取出効率は、本実施の形態の発光素子１００において、誘電体層１３の代わりに同じ形状の凹凸をＧａ2Ｏ3基板１２の表面に形成した場合の光取出効率を基準として規格化したものである。ただし、この基準となる光取出効率は、表面に凹凸が形成されたＧａ2Ｏ3基板１２上に結晶品質のよいｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７が形成されたと仮定した場合の理論値である。実際には、図４を用いて説明したように、表面に凹凸が形成されたＧａ2Ｏ3基板上に結晶品質のよい窒化物半導体層を形成することは困難であるため、結晶品質のよいｎ型クラッド層１４、発光層１５、ｐ型クラッド層１６、及びコンタクト層１７を得ることは困難である。
　図１１は、誘電体層１３の屈折率の条件を満たすＳｉＮ層を誘電体層として用いた場合に、最も光取出効率が高くなることを示している。
　また、光学シミュレーションによれば、誘電体層の屈折率が１．７５以上かつ２．０５以下であるとき、すなわちＧａ2Ｏ3基板１２との屈折率差が０．１５以下であるときに、光取出効率が基準値のおよそ９８．５％以上になることが求まる。
（第２の実施の形態の効果）
　第２の実施の形態によれば、窒化物半導体層４の結晶品質が高く、Ｇａ2Ｏ3基板２と窒化物半導体層４がオーミック接合した第１の実施の形態の結晶積層構造体１を用いることにより、光出力が高く、かつ駆動電圧が低い発光素子１００を得ることができる。
　以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　光出力が高い発光素子を実現することのできる、Ｇａ2Ｏ3基板と窒化物半導体層とを有する結晶積層構造体、及びその結晶積層構造体を含む発光素子を提供する。
１…結晶積層構造体、　２、１２…Ｇａ2Ｏ3基板、　３、１３…誘電体層、　４…窒化物半導体層、　１００…発光素子

Claims (6)

  1. 　Ｇａ2Ｏ3基板と、
    　前記Ｇａ2Ｏ3基板上に、前記Ｇａ2Ｏ3基板の上面を部分的に覆うように形成された、前記Ｇａ2Ｏ3基板との屈折率の差が０．１５以下である誘電体層と、
    　前記Ｇａ2Ｏ3基板上に前記誘電体層を介して形成され、前記誘電体層、及び前記Ｇａ2Ｏ3基板の上面の前記誘電体層に覆われていない部分に接触する窒化物半導体層と、
    　を有する結晶積層構造体。
  2. 　前記誘電体層がＳｉＮを主成分とするＳｉＮ層である、
    　請求項１に記載の結晶積層構造体。
  3. 　前記窒化物半導体層がＧａＮ層である、
    　請求項１又は２に記載の結晶積層構造体。
  4. 　前記窒化物半導体層の上面の面方位が（００２）である、
    　請求項３に記載の結晶積層構造体。
  5. 　前記誘電体層の厚さが０．５μｍ以上である、
    　請求項１又は２に記載の結晶積層構造体。
  6. 　請求項１又は２に記載の結晶積層構造体を含み、
    　前記Ｇａ2Ｏ3基板及び前記窒化物半導体層に通電する発光素子。
PCT/JP2013/084683 2013-01-11 2013-12-25 結晶積層構造体及び発光素子 WO2014109233A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/759,178 US20150364646A1 (en) 2013-01-11 2013-12-25 Crystal layered structure and light emitting element
EP13870949.8A EP2945187A4 (en) 2013-01-11 2013-12-25 CRYSTAL SHIELD STRUCTURE AND LIGHT-EMITTING ELEMENT
KR1020157021449A KR20150104199A (ko) 2013-01-11 2013-12-25 결정 적층 구조체 및 발광 소자
CN201380068787.9A CN104885195B (zh) 2013-01-11 2013-12-25 晶体层叠结构体和发光元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013003941A JP5865271B2 (ja) 2013-01-11 2013-01-11 結晶積層構造体及び発光素子
JP2013-003941 2013-01-11

Publications (1)

Publication Number Publication Date
WO2014109233A1 true WO2014109233A1 (ja) 2014-07-17

Family

ID=51166890

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/084683 WO2014109233A1 (ja) 2013-01-11 2013-12-25 結晶積層構造体及び発光素子

Country Status (7)

Country Link
US (1) US20150364646A1 (ja)
EP (1) EP2945187A4 (ja)
JP (1) JP5865271B2 (ja)
KR (1) KR20150104199A (ja)
CN (1) CN104885195B (ja)
TW (1) TW201434174A (ja)
WO (1) WO2014109233A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016143622A (ja) * 2015-02-04 2016-08-08 株式会社タムラ製作所 Ｌｅｄ照明装置、投光器及びヘッドライト
JP6811646B2 (ja) * 2017-02-28 2021-01-13 株式会社タムラ製作所 窒化物半導体テンプレート及びその製造方法
GB201705755D0 (en) * 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6991503B2 (ja) * 2017-07-06 2022-01-12 株式会社タムラ製作所 ショットキーバリアダイオード

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
WO2012093601A1 (ja) * 2011-01-07 2012-07-12 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP2006253172A (ja) * 2005-03-08 2006-09-21 Toshiba Corp 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
JP5060055B2 (ja) * 2006-02-09 2012-10-31 浜松ホトニクス株式会社 窒化化合物半導体基板及び半導体デバイス
KR101020958B1 (ko) * 2008-11-17 2011-03-09 엘지이노텍 주식회사 산화갈륨기판 제조방법, 발광소자 및 발광소자 제조방법
JP5529420B2 (ja) * 2009-02-09 2014-06-25 住友電気工業株式会社 エピタキシャルウエハ、窒化ガリウム系半導体デバイスを作製する方法、窒化ガリウム系半導体デバイス、及び酸化ガリウムウエハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595277B2 (ja) 2001-03-21 2004-12-02 三菱電線工業株式会社 ＧａＮ系半導体発光ダイオード
WO2012093601A1 (ja) * 2011-01-07 2012-07-12 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
WO2012137781A1 (ja) * 2011-04-08 2012-10-11 株式会社タムラ製作所 半導体積層体及びその製造方法、並びに半導体素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2945187A4

Also Published As

Publication number Publication date
JP2014135450A (ja) 2014-07-24
JP5865271B2 (ja) 2016-02-17
TW201434174A (zh) 2014-09-01
KR20150104199A (ko) 2015-09-14
CN104885195B (zh) 2018-01-16
US20150364646A1 (en) 2015-12-17
EP2945187A1 (en) 2015-11-18
CN104885195A (zh) 2015-09-02
EP2945187A4 (en) 2016-08-24

Similar Documents

Publication Publication Date Title
JP4307113B2 (ja) 半導体発光素子およびその製造方法
KR101646064B1 (ko) 질화물 반도체 발광 소자의 제조 방법, 웨이퍼, 질화물 반도체 발광 소자
JP5468709B2 (ja) 窒化物半導体発光素子、光源及びその製造方法
TWI437732B (zh) 半導體發光元件
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
KR20010110430A (ko) 질화물 반도체 소자 및 그 제조방법
WO2015146069A1 (ja) 発光ダイオード素子
JP2009021349A (ja) 半導体発光素子の製造方法及び半導体発光素子
TW201411699A (zh) 磊晶晶圓及其製造方法、紫外發光元件
JP5401145B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2009117641A (ja) 半導体発光素子
JP2018513557A (ja) 紫外線発光素子
JP6654069B2 (ja) 半導体発光素子及びその製造方法
JP2009071174A (ja) 半導体発光素子
JP5865271B2 (ja) 結晶積層構造体及び発光素子
JP5873260B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
TW200847564A (en) Semiconductor laser diode
JP2009021346A (ja) 半導体発光素子
JP7227463B2 (ja) 発光素子及びその製造方法
TW202234479A (zh) 半導體基板、半導體基板之製造方法、半導體基板之製造裝置、電子零件及電子機器
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP2007161525A (ja) 半導体装置用基材およびその製造方法
JP2009212343A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4897285B2 (ja) 半導体装置用基材およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13870949

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14759178

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2013870949

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20157021449

Country of ref document: KR

Kind code of ref document: A