WO2014079708A1 - Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip - Google Patents

Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip Download PDF

Info

Publication number
WO2014079708A1
WO2014079708A1 PCT/EP2013/073394 EP2013073394W WO2014079708A1 WO 2014079708 A1 WO2014079708 A1 WO 2014079708A1 EP 2013073394 W EP2013073394 W EP 2013073394W WO 2014079708 A1 WO2014079708 A1 WO 2014079708A1
Authority
WO
WIPO (PCT)
Prior art keywords
composite
semiconductor
metallic layer
carrier
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2013/073394
Other languages
English (en)
French (fr)
Inventor
Mathias KÄMPF
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to US14/647,071 priority Critical patent/US9728459B2/en
Priority to JP2015543381A priority patent/JP6149120B2/ja
Priority to CN201811229024.9A priority patent/CN109390282B/zh
Priority to CN201380061117.4A priority patent/CN104781939B/zh
Priority to KR1020157013296A priority patent/KR102182873B1/ko
Priority to DE112013005634.8T priority patent/DE112013005634B4/de
Publication of WO2014079708A1 publication Critical patent/WO2014079708A1/de
Anticipated expiration legal-status Critical
Priority to US15/670,968 priority patent/US20180047628A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0363—Manufacture or treatment of packages of optical field-shaping means

Definitions

  • the method relates to a method for separating a composite into a plurality of semiconductor chips and such a semiconductor chip.
  • various methods are known in which the
  • Substrate material is severed.
  • many separation processes are for the different occurring materials, such as semiconductor material, metals or
  • One object is to provide a separating method that is simplistic and reliable to carry out. Furthermore, a semiconductor chip is to be specified, which can be produced in a simplified manner. These objects are achieved inter alia by a method or a semiconductor chip according to the independent patent claims. Embodiments and expediencies are the subject of the dependent claims. In accordance with at least one embodiment of the method for separating a composite into a plurality of
  • Semiconductor chips are provided a composite.
  • the composite extends in a vertical direction between a first major surface and a second major surface.
  • the composite has a carrier.
  • the carrier contains
  • a semiconductor material such as silicon
  • the carrier may be electrically conductive or electrically insulating.
  • the composite has a semiconductor layer sequence.
  • Semiconductor layer sequence is epitaxial, for example, deposited by means of MOCVD or MBE.
  • Semiconductor layer sequence may be arranged on the carrier or on a growth substrate different from the carrier.
  • the semiconductor layer sequence contains an active region intended for generating radiation and / or for receiving radiation.
  • the semiconductor layer sequence contains a III-V compound semiconductor material.
  • III-V compound semiconductor materials are for generating radiation in the
  • Al x In y Gai x - y N in particular for blue to green radiation
  • Al x In y Gai x - y P in particular for yellow to red
  • the composite has a metallic layer.
  • the metallic layer may be single-layered or multi-layered.
  • the metallic layer is electrically conductively connected to the semiconductor layer sequence.
  • the metallic layer can furthermore be used as a mirror layer for the layers to be produced or added in the semiconductor layer sequence
  • the reflectivity for this radiation is at least 60%.
  • separation trenches are formed in the support.
  • the side surfaces of the separation trenches in particular form the lateral surfaces delimiting the semiconductor chip in the lateral direction. In particular, this is done
  • a lateral direction is understood to mean a direction along a main plane of extension of the
  • Semiconductor layers of the semiconductor layer sequence extends.
  • the mesa trenches define the individual semiconductor bodies which, when the composite is singulated in
  • the mesa trenches extend completely through the semiconductor layer sequence.
  • the semiconductor layer sequence is already severed during the formation of the separation trenches.
  • Separation trenches in particular along the mesa trenches. According to an alternative embodiment variant, when forming the separation trenches in the carrier and the
  • Semiconductor layer sequence at least partially severed.
  • the individual semiconductor body and carrier body of the later separated semiconductor chips are thus defined in a common manufacturing step.
  • the separation trenches are formed by means of a chemical process
  • the trenches are formed by means of a plasma separation method, for example by means of reactive deep ion etching (DRIE). This process is also called “Bosch process"
  • DRIE reactive deep ion etching
  • the separation trenches extend completely through the support.
  • the composite is held together only over the metallic layer.
  • the composite is subjected to a mechanical load so that the metallic layer breaks along the separation trenches and the composite is separated into semiconductor chips.
  • semiconductor chips each have a part of the Semiconductor layer sequence, the carrier and the metallic layer.
  • the mechanical loading takes place by means of a pressure effect on the composite in an oblique or perpendicular to one
  • an abrasive method such as sawing is not considered to be a method in which a bond breaks due to mechanical stress.
  • the mechanical load is a liquid jet or a
  • a compressed air blasting method is suitable in which carbon dioxide is used as blasting agent, for example CO 2 snow blasting or dry ice blasting.
  • a composite comprising a carrier, a carrier, a carrier
  • Fracture edge at which the metallic layer is broken is characterized by an irregular structure.
  • the process is characterized by low yield losses. Furthermore, precious metals used in the manufacturing process
  • the metal layer extends over the composite over its entire area before mechanical stress is applied to the composite. This means that the metallic layer is completely unstructured in the lateral direction. In particular, after forming the separation trenches in the support
  • adjacent semiconductor chips in each case mechanically connected to one another via the metallic layer.
  • the composite can on a
  • Subcarrier be arranged.
  • a subcarrier for example, a film, a rigid support or a suitable
  • the composite is attached to an auxiliary carrier prior to singulation, and the semiconductor chips lie on the latter after singulation
  • the semiconductor chips are present in an ordered structure, for example a matrix-like arrangement.
  • the semiconductor layer sequence is attached to the auxiliary carrier after the formation of the separation trenches on the side of the composite from which the separation trenches are introduced into the carrier.
  • the composite can be transferred from a first auxiliary carrier, on which the formation of the separating trenches takes place, to a second auxiliary carrier, on which the mechanical load is exerted.
  • Subcarrier as, for example, first, second or third subcarrier is for convenience of description only and does not necessarily imply an order of use of the subcarrier.
  • Each of these auxiliary carriers can have at least one of the above-described features of the auxiliary carrier.
  • the composite is subjected to a mechanical
  • a semiconductor chip has according to at least one
  • Embodiment a semiconductor body, a support body and a metallic layer, which are arranged in a vertical direction to each other.
  • the metallic layer has a breaking edge on at least one side surface of the semiconductor chip.
  • the metallic layer delimits the semiconductor chip in a vertical direction on a side of the carrier body facing away from the semiconductor body.
  • the metallic layer delimits the semiconductor chip in a vertical direction on a side of the carrier body facing away from the semiconductor body.
  • Layer form a back contact for the semiconductor chip.
  • the metallic layer is arranged between the carrier body and the semiconductor body.
  • connection partners by means of atomic and / or molecular forces
  • a cohesive connection can be achieved for example by means of a bonding agent, such as an adhesive or a solder.
  • a bonding agent such as an adhesive or a solder.
  • the method described above for separating a composite into semiconductor chips is particularly suitable for the production of the semiconductor chip. Therefore, features described in connection with the method can also be used for the semiconductor chip and vice versa.
  • Figures 1A to IE a first embodiment of a
  • Figures 3A and 3B each show an embodiment of a
  • FIG. 3C is a photograph of a scattered one
  • a composite 1 is provided that extends in a vertical direction between a first main surface 11 and a second main surface 12.
  • the composite 1 has a in this embodiment
  • Carrier 4 a semiconductor layer sequence 2 and a
  • the metallic layer 3 is arranged on the side facing away from the semiconductor layer sequence 2 of the carrier.
  • the carrier 4 contains, for example, a semiconductor material, such as silicon, germanium, gallium phosphide or gallium arsenide or consists of such a material.
  • the carrier may for example contain sapphire or consist of such a material.
  • the semiconductor layer sequence 2 is preferably deposited epitaxially, for example by means of MBE or MOCVD.
  • the semiconductor layer sequence is particularly suitable one of the aforementioned III-V compound semiconductor materials.
  • semiconductor layer sequence 2 are for simplified illustration not explicitly shown.
  • mesa trenches 21 are formed, which are the semiconductor layer sequence 2
  • Semiconductor layer sequence 2 each divide into separate semiconductor body 20.
  • the mesa trenches can be formed, for example, by wet-chemical or dry-chemical etching.
  • the metallic layer 3 may be single-layered or
  • the metallic layer may be gold, aluminum, silver, platinum,
  • the metallic layer 3 preferably has a thickness of between 100 nm and 10 ⁇ inclusive.
  • the carrier 4 is, as shown in Figure 1B, means
  • the formation of the separation trenches 45 is preferably carried out by means of a chemical process, in particular by means of a dry chemical process.
  • a plasma separation method for example reactive ion etching, has proved to be particularly suitable, in particular for a support 4 based on silicon.
  • reactive ion deep etching separation trenches with a high aspect ratio, ie with a large ratio of the depth of the trenches to the width of the trenches, can be produced easily and reliably.
  • the formation of the separation trenches 45 takes place in the region of the mesa trenches 21
  • Forming the separation trenches is thus removed only material of the carrier.
  • Semiconductor layer sequence 2 is not yet or at least not completely subdivided into individual semiconductor bodies before forming the isolation trenches 45. In this case, the formation of the separation trenches takes place through the semiconductor layer sequence 2 and the carrier 4.
  • Main surface 11 ago On the first major surface 11 opposite second major surface 12 of the composite 1 is attached to a first auxiliary carrier 51.
  • the first auxiliary carrier 51 On the first major surface 11 opposite second major surface 12 of the composite 1 is attached to a first auxiliary carrier 51.
  • Subcarrier 51 may be, for example, a flexible carrier, such as a foil, or a rigid carrier.
  • the carrier bodies 40 are still mechanically stable connected to one another via the metallic layer 3.
  • the stability of the relative position of the individual carrier body 40 is ensured simplified over the metallic layer 3.
  • the composite 1 is still held together by a layer which remains in the singulated and finished semiconductor chips.
  • the composite 1 is transferred from the first auxiliary carrier 51 to a second auxiliary carrier 52 transfer.
  • the compound 1 is now on the part of the first
  • the carrier bodies 40 are each between the metallic layer 3 and the second
  • Subcarrier 52 is arranged.
  • the transfer to the second auxiliary carrier 52 can take place such that the composite 1 is subjected to a mechanical stress in the lateral direction, for example a tensile stress or compressive stress.
  • the composite is already pre-tensioned with a mechanical load, for example by expanding the auxiliary carrier designed as a foil.
  • the isolation can be supported.
  • biasing can also be dispensed with.
  • the composite 1, in particular the metallic layer 3, is acted upon by the second main surface 12 by means of a mechanical load.
  • a mechanical load for example, a liquid jet 80 is suitable as a liquid is particularly suitable water or distilled water.
  • the liquid jet can be exerted permanently or pulsating on the composite 1.
  • a gas jet at a sufficiently high pressure such as compressed air, nitrogen or a
  • Blasting agents for example C02 snow blasting or
  • Dry ice blasting is suitable to make a a break
  • the frequency is suitably adapted to the material and geometry conditions of the composite. 1
  • an ultrasonicated high-pressure water jet for example, an ultrasonicated high-pressure water jet.
  • the mechanical load is beyond the load limit of the metallic layer, so that the metallic
  • the semiconductor chips 10 lie on the second auxiliary carrier 52 for further processing
  • the semiconductor chips 10 are present in such a way that the first main surface 11 is arranged on the side facing away from the third subcarrier 53.
  • Semiconductor body 20 is thus arranged on the side facing away from the third auxiliary carrier side of the carrier 4.
  • a completed semiconductor chip 10 is shown schematically in a sectional view in FIG. 3A.
  • the semiconductor chip 10 has a carrier body 40, a semiconductor body 20 with a semiconductor layer sequence and a metallic layer 3. In the lateral direction, the semiconductor chip 10 is bounded by side surfaces 110.
  • the metallic layer 3 forms a backside contact 71 of the semiconductor chip.
  • Contacts 71, 72 charge carriers are injected from different sides in the active region of the semiconductor chip 20 and recombine there under the emission of radiation.
  • the semiconductor chip may, for example, as a
  • Luminescence diode such as a laser diode or a light emitting diode, be formed.
  • the carrier body 40 can emerge from a growth substrate for the semiconductor layer sequence of the semiconductor body 20 or from a carrier different from the growth substrate.
  • the metallic layer 3 has respective break edges 8.
  • a photographic view of the isolated composite is shown in FIG. 3C. Here is the irregular, caused by the fracture structure of the breaking edge 8 clearly visible.
  • a composite 1 is provided, in which the metallic layer 3 is arranged between the carrier 4 and the semiconductor layer sequence 2.
  • the metallic layer 3 has one of the semiconductor layer sequences
  • connection layer can, for example, a
  • the carrier is by means of
  • the carrier is therefore not the growth substrate for the
  • Metallic layer is structured in a lateral direction in separate metal surfaces.
  • separating trenches 45 are formed. This can be done as described in connection with FIG. 2B.
  • Semiconductor layer sequence 2 and the carrier 4 is located.
  • the transfer from the first subcarrier 51 to the second subcarrier 52 and the loading of the composite with a mechanical load, shown in FIGS. 2C and 2D, can be carried out as described in connection with the first exemplary embodiment.
  • the isolated semiconductor chips 10 are, as shown in Figure 2E, on the second subcarrier 52 to the other
  • the thus-finished semiconductor chip 10 is shown schematically in a sectional view in FIG. 3B.
  • FIG. 3B In contrast to the semiconductor chip 10 shown in FIG. 3A, FIG. 3B
  • Layer 6 forms the rear-side contact 71.
  • the semiconductor chips may also be two
  • the semiconductor body 20 may be arranged one or more further layers, for example a
  • Passivation layer such as an oxide layer or a

Landscapes

  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

Es wird ein Verfahren zum Vereinzeln eines Verbunds (1) in eine Mehrzahl von Halbleiterchips (10) angegeben, bei dem ein Verbund mit einem Träger (4), einer Halbleiterschichtenfolge (2) und einer metallischen Schicht (3) bereitgestellt wird. In dem Träger werden Trenngräben (45) ausgebildet. Der Verbund wird mit einer mechanischen Belastung beaufschlagt, sodass die metallische Schicht entlang der Trenngräben bricht und der Verbund in Halbleiterchips vereinzelt wird, wobei die vereinzelten Halbleiterchips jeweils einen Teil der Halbleiterschichtenfolge, des Trägers und der metallischen Schicht aufweisen. Weiterhin wird ein Halbleiterchip (10) angegeben.

Description

Beschreibung
Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
Das Verfahren betrifft ein Verfahren zum Vereinzeln eines Verbundes in eine Mehrzahl von Halbleiterchips sowie einen derartigen Halbleiterchip. Für das Vereinzeln von Halbleiterwafern in Halbleiterchips sind verschiedene Verfahren bekannt, bei denen das
Substratmaterial durchtrennt wird. Viele Trennverfahren sind jedoch für die unterschiedlichen auftretenden Materialien, beispielsweise Halbleitermaterial, Metalle oder
dielektrisches Material, unterschiedlich effizient. Zudem ist es oftmals aufwändig, den Vereinzelungsschritt so
durchzuführen, dass die vereinzelten Halbleiterchips für nachfolgende Prozesse in systematischer Ordnung vorliegen. Eine Aufgabe ist es, ein Vereinzelungsverfahren anzugeben, das vereinfacht und zuverlässig durchführbar ist. Weiterhin soll ein Halbleiterchip angegeben werden, der vereinfacht herstellbar ist. Diese Aufgaben werden unter anderem durch ein Verfahren beziehungsweise einen Halbleiterchip gemäß den unabhängigen Patentansprüchen gelöst. Ausgestaltungen und Zweckmäßigkeiten sind Gegenstand der abhängigen Patentansprüche. Gemäß zumindest einer Ausführungsform des Verfahrens zum Vereinzeln eines Verbunds in eine Mehrzahl von
Halbleiterchips wird ein Verbund bereitgestellt. Der Verbund erstreckt sich in einer vertikalen Richtung zwischen einer ersten Hauptfläche und einer zweiten Hauptfläche.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Verbund einen Träger auf. Der Träger enthält
beispielsweise ein Halbleitermaterial, etwa Silizium,
Germanium, Galliumphosphid oder Galliumarsenid oder besteht aus einem solchen Material. Der Träger kann elektrisch leitfähig oder elektrisch isolierend ausgebildet sein.
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Verbund eine Halbleiterschichtenfolge auf. Die
Halbleiterschichtenfolge ist beispielsweise epitaktisch, etwa mittels MOCVD oder MBE abgeschieden. Die
Halbleiterschichtenfolge kann auf dem Träger oder auf einem von dem Träger verschiedenen Aufwachssubstrat angeordnet sein. Beispielsweise enthält die Halbleiterschichtenfolge einen zur Erzeugung von Strahlung und/oder zum Empfangen von Strahlung vorgesehenen aktiven Bereich.
Beispielsweise enthält die Halbleiterschichtenfolge ein III- V-Verbindungs-Halbleitermaterial . III-V-Verbindungs- Halbleitermaterialien sind zur Strahlungserzeugung im
ultravioletten (Alx Iny Gai-x-y N) über den sichtbaren
(Alx Iny Gai-x-y N, insbesondere für blaue bis grüne Strahlung, oder Alx Iny Gai-x-y P, insbesondere für gelbe bis rote
Strahlung) bis in den infraroten (Alx Iny Gai-x-y As)
Spektralbereich besonders geeignet. Hierbei gilt jeweils 0 < x < l, O ^ y ^ l und x + y < 1, insbesondere mit x + 1, y + 1, x + 0 und/oder y + 0. Mit III-V-Verbindungs-
Halbleitermaterialien, insbesondere aus den genannten
Materialsystemen, können weiterhin bei der Strahlungserzeugung hohe interne Quanteneffizienzen erzielt werden .
Gemäß zumindest einer Ausführungsform des Verfahrens weist der Verbund eine metallische Schicht auf. Die metallische Schicht kann einschichtig oder mehrschichtig ausgebildet sein. Beispielsweise ist die metallische Schicht elektrisch leitend mit der Halbleiterschichtenfolge verbunden. Die metallische Schicht kann weiterhin als Spiegelschicht für die in der Halbleiterschichtenfolge zu erzeugende oder zu
detektierende Strahlung ausgebildet sein. Beispielsweise beträgt die Reflektivität für diese Strahlung mindestens 60 %. Gemäß zumindest einer Ausführungsform des Verfahrens werden in dem Träger Trenngräben ausgebildet. In den vereinzelten Halbleiterchips bilden die Seitenflächen der Trenngräben insbesondere die den Halbleiterchip in lateraler Richtung begrenzenden Seitenflächen. Insbesondere erfolgt das
Ausbilden der Trenngräben von der der metallischen Schicht abgewandten Seite des Trägers.
Unter einer lateralen Richtung wird eine Richtung verstanden, die entlang einer Haupterstreckungsebene der
Halbleiterschichten der Halbleiterschichtenfolge verläuft.
Gemäß einer Ausführungsvariante sind beim Ausbilden der
Trenngräben in der Halbleiterschichtenfolge bereits Mesa- Gräben ausgebildet. Die Mesa-Gräben definieren die einzelnen Halbleiterkörper, die beim Vereinzeln des Verbunds in
Halbleiterchips aus der Halbleiterschichtenfolge hervorgehen. Beispielsweise erstrecken sich die Mesa-Gräben vollständig durch die Halbleiterschichtenfolge hindurch. Mit anderen Worten ist die Halbleiterschichtenfolge beim Ausbilden der Trenngräben bereits durchtrennt. Das Ausbilden der
Trenngräben erfolgt insbesondere entlang der Mesa-Gräben. Gemäß einer alternativen Ausgestaltungsvariante wird beim Ausbilden der Trenngräben in dem Träger auch die
Halbleiterschichtenfolge zumindest teilweise durchtrennt. Die einzelnen Halbleiterkörper und Trägerkörper der späteren vereinzelten Halbleiterchips werden also in einem gemeinsamen Herstellungsschritt definiert.
Gemäß zumindest einer Ausführungsform des Verfahrens werden die Trenngräben mittels eines chemischen Verfahrens
ausgebildet. Insbesondere erfolgt das Ausbilden der Gräben mittels eines Plasma-Trennverfahrens, beispielsweise mittels reaktiven Ionentiefenätzens (Deep Reactive Ion Etching, DRIE) . Dieses Verfahren wird auch als „Bosch-Prozess"
bezeichnet . Gemäß zumindest einer Ausführungsform des Verfahrens
erstrecken sich die Trenngräben vollständig durch den Träger hindurch. Mit anderen Worten wird der Verbund nur noch über die metallische Schicht zusammengehalten. Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund mit einer mechanischen Belastung beaufschlagt, sodass die metallische Schicht entlang der Trenngräben bricht und der Verbund in Halbleiterchips vereinzelt wird. Die
mechanische Belastung kann sequenziell oder für zwei oder mehrere Trenngräben gleichzeitig, insbesondere für alle
Trenngräben gleichzeitig, erfolgen. Die vereinzelten
Halbleiterchips weisen insbesondere jeweils einen Teil der Halbleiterschichtenfolge, des Trägers und der metallischen Schicht auf.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt die mechanische Belastung mittels einer Druckeinwirkung auf den Verbund in einer schräg oder senkrecht zu einer
Hauptfläche des Verbunds verlaufenden Richtung.
Unter einer mechanischen Belastung wird allgemein eine
Krafteinwirkung oder Druckeinwirkung verstanden, die dafür geeignet ist, einen Bruch zu induzieren. Die mechanische Belastung erfolgt also über die Grenze der mechanischen Belastbarkeit des vorbehandelten Verbunds hinaus. Ein abrasives Verfahren wie beispielsweise Sägen ist dagegen nicht als ein Verfahren anzusehen, bei dem ein Verbund aufgrund einer mechanischen Belastung bricht.
Gemäß zumindest einer Ausführungsform des Verfahrens ist die mechanische Belastung ein Flüssigkeitsstrahl oder ein
Gasstrahl. Der Verbund wird also einem solchen Strahl ausgesetzt, um einen Bruch des Verbunds zu erzielen.
Insbesondere eignet sich ein Druckluftstrahlverfahren, bei dem Kohlenstoffdioxid als Strahlmittel eingesetzt wird, beispielsweise C02-Schneestrahlen oder Trockeneisstrahlen.
Alternativ oder zusätzlich wird der Verbund mit einer
Druckwelle beaufschlagt. Insbesondere eignet sich Schall, beispielsweise Ultraschall. In mindestens einer Ausführungsform des Verfahrens wird ein Verbund bereitgestellt, der einen Träger, eine
Halbleiterschichtenfolge und eine metallische Schicht aufweist. In dem Träger werden Trenngräben ausgebildet. Der Verbund wird mit einer mechanischen Belastung beaufschlagt, sodass die metallische Schicht entlang der Trenngräben bricht und der Verbund in Halbleiterchips vereinzelt wird, wobei die vereinzelten Halbleiterchips jeweils einen Teil der
Halbleiterschichtenfolge, des Trägers und der metallischen Schicht aufweisen.
Entlang der Trenngräben entsteht also jeweils eine
Bruchkante, an der die metallische Schicht gebrochen ist. Eine solche Bruchkante zeichnet sich durch eine unregelmäßige Struktur aus .
Es hat sich gezeigt, dass eine Vereinzelung eines Verbunds in Halbleiterchips mit dem beschriebenen Verfahren besonders einfach, kostengünstig und leicht automatisierbar erfolgen kann. Insbesondere sind die einzelnen Verfahrensschritte vergleichsweise einfach mit hoher Zuverlässigkeit und
Reproduzierbarkeit durchführbar. Zudem zeichnet sich das Verfahren durch geringe Ausbeuteverluste aus. Weiterhin können im Herstellungsprozess verwendete Edelmetalle
vereinfacht separiert und recycelt werden.
Gemäß zumindest einer Ausführungsform des Verfahrens
erstreckt sich die metallische Schicht vor dem Beaufschlagen des Verbunds mit einer mechanischen Belastung vollflächig über den Verbund. Das bedeutet, die metallische Schicht ist in lateraler Richtung völlig unstrukturiert. Insbesondere sind nach dem Ausbilden der Trenngräben in dem Träger
benachbarte Halbleiterchips jeweils über die metallische Schicht mechanisch miteinander verbunden.
Gemäß zumindest einer Ausführungsform des Verfahrens erfolgen das Ausbilden der Trenngräben und das Beaufschlagen des Verbunds mit der mechanischen Belastung von
gegenüberliegenden Seiten des Verbunds her. Beim Ausbilden der Trenngräben und/oder beim Beaufschlagen des Verbunds mit der mechanischen Belastung kann der Verbund auf einem
Hilfsträger angeordnet sein. Als Hilfsträger eignet sich beispielsweise eine Folie, ein starrer Träger oder eine
Platte, bei der die noch im Verbund befindlichen oder bereits vereinzelten Halbleiterchips mittels Vakuums angesaugt werden .
Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund vor dem Vereinzeln an einem Hilfsträger befestigt und die Halbleiterchips liegen nach dem Vereinzeln auf dem
Hilfsträger zur weiteren Verarbeitung vor. Insbesondere liegen die Halbleiterchips in einer geordneten Struktur, etwa einer matrixförmigen Anordnung vor.
Gemäß zumindest einer Ausführungsform des Verfahrens wird die Halbleiterschichtenfolge nach dem Ausbilden der Trenngräben an derjenigen Seite des Verbunds, von der die Trenngräben in den Träger eingebracht werden, an dem Hilfsträger befestigt. Beispielsweise kann der Verbund von einem ersten Hilfsträger, auf dem das Ausbilden der Trenngräben erfolgt, auf einen zweiten Hilfsträger, auf dem die mechanische Belastung ausgeübt wird, übertragen werden. Eine Bezeichnung der
Hilfsträger als beispielsweise erster, zweiter oder dritter Hilfsträger dient lediglich der vereinfachten Beschreibung und impliziert nicht notwendigerweise eine Reihenfolge in der Verwendung der Hilfsträger. Jeder dieser Hilfsträger kann zumindest eines der vorstehend beschriebenen Merkmale des Hilfsträgers aufweisen. Gemäß zumindest einer Ausführungsform des Verfahrens wird der Verbund vor dem Beaufschlagen mit einer mechanischen
Belastung zumindest entlang einer lateralen Richtung, insbesondere entlang zweier zueinander senkrechter
Richtungen, einer mechanischen Spannung, etwa einer
Druckspannung oder Zugspannung ausgesetzt. Beispielsweise kann hierfür ein als Folie ausgeführter Hilfsträger vor dem Befestigen des Verbunds expandiert werden. Ein Halbleiterchip weist gemäß zumindest einer
Ausführungsform einen Halbleiterkörper, einen Trägerkörper und eine metallische Schicht auf, die in einer vertikalen Richtung aufeinander angeordnet sind. Die metallische Schicht weist an zumindest einer Seitenfläche des Halbleiterchips eine Bruchkante auf.
Gemäß zumindest einer Ausführungsform des Halbleiterchips begrenzt die metallische Schicht den Halbleiterchip auf einer dem Halbleiterkörper abgewandten Seite des Trägerkörpers in vertikaler Richtung. Insbesondere kann die metallische
Schicht einen rückseitigen Kontakt für den Halbleiterchip bilden .
Gemäß zumindest einer Ausführungsform des Halbleiterchips ist die metallische Schicht zwischen dem Trägerkörper und dem Halbleiterkörper angeordnet. Die metallische Schicht oder eine Teilschicht davon kann beispielsweise als eine
Verbindungsschicht für eine Stoffschlüssige Verbindung zwischen dem Halbleiterkörper und dem Trägerkörper
ausgebildet sein. Bei einer Stoffschlüssigen Verbindung werden die, bevorzugt vorgefertigten, Verbindungspartner mittels atomarer und/oder molekularer Kräfte
zusammengehalten. Eine Stoffschlüssige Verbindung kann beispielsweise mittels eines Verbindungsmittels, etwa eines Klebemittels oder eines Lots, erzielt werden. In der Regel geht eine Trennung der Verbindung mit einer Zerstörung des Verbindungsmittels und/oder zumindest eines der
Verbindungspartner einher.
Das vorstehend beschriebene Verfahren zum Vereinzeln eines Verbunds in Halbleiterchips ist für die Herstellung des Halbleiterchips besonders geeignet. Im Zusammenhang mit dem Verfahren beschriebene Merkmale können daher auch für den Halbleiterchip herangezogen werden und umgekehrt.
Weitere Merkmale, Ausgestaltungen und Zweckmäßigkeiten ergeben sich aus der folgenden Beschreibung der
Ausführungsbeispiele in Verbindung mit den Figuren.
Es zeigen:
Figuren 1A bis IE ein erstes Ausführungsbeispiel für ein
Verfahren zum Vereinzeln eines Verbunds anhand von jeweils in schematischer Schnittansicht
dargestellten Zwisehenschritten;
Figuren 2A bis 2E ein zweites Ausführungsbeispiel für ein
Verfahren zum Vereinzeln eines Verbunds anhand von jeweils in schematischer Schnittansicht
dargestellten Zwisehenschritten;
Figuren 3A und 3B jeweils ein Ausführungsbeispiel für einen
Halbleiterchip in schematischer Schnittansicht; und
Figur 3C eine fotografische Aufnahme eines vereinzelten
Verbunds in Aufsicht. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen.
Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als
maßstäblich zu betrachten. Vielmehr können einzelne Elemente und insbesondere Schichtdicken zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß
dargestellt sein. Bei dem Verfahren gemäß dem ersten Ausführungsbeispiel wird, wie in Figur 1A dargestellt, ein Verbund 1 bereitgestellt, der sich in einer vertikalen Richtung zwischen einer ersten Hauptfläche 11 und einer zweiten Hauptfläche 12 erstreckt. Der Verbund 1 weist in diesem Ausführungsbeispiel einen
Träger 4, eine Halbleiterschichtenfolge 2 und eine
metallische Schicht 3 auf. Die metallische Schicht 3 ist auf der der Halbleiterschichtenfolge 2 abgewandten Seite des Trägers angeordnet.
Der Träger 4 enthält beispielsweise ein Halbleitermaterial, etwa Silizium, Germanium, Galliumphosphid oder Galliumarsenid oder besteht aus einem solchen Material. Alternativ kann der Träger beispielsweise Saphir enthalten oder aus einem solchen Material bestehen.
Die Halbleiterschichtenfolge 2 wird vorzugsweise epitaktisch abgeschieden, beispielsweise mittels MBE oder MOCVD. Für die Halbleiterschichtenfolge eignet sich insbesondere eines der vorstehend genannten III-V-Verbindungs-Halbleitermaterialien .
Details des strukturellen Aufbaus der
Halbleiterschichtenfolge 2 sind zur vereinfachten Darstellung nicht explizit gezeigt. In der Halbleiterschichtenfolge 2 sind Mesa-Gräben 21 ausgebildet, die die
Halbleiterschichtenfolge 2 jeweils in voneinander getrennte Halbleiterkörper 20 unterteilen. Die Mesa-Gräben können beispielsweise durch nasschemisches oder trockenchemisches Ätzen gebildet werden.
Die metallische Schicht 3 kann einschichtig oder
mehrschichtig ausgebildet sein. Beispielsweise kann die metallische Schicht Gold, Aluminium, Silber, Platin,
Palladium, Rhodium oder eine metallische Legierung mit zumindest einem der genannten Materialien enthalten oder aus einem solchen Material bestehen. In vertikaler Richtung weist die metallische Schicht 3 vorzugsweise eine Dicke zwischen einschließlich 100 nm und einschließlich 10 μιη auf.
Der Träger 4 wird, wie in Figur 1B dargestellt, mittels
Trenngräben 45 in einzelne Trägerkörper unterteilt.
Das Ausbilden der Trenngräben 45 erfolgt vorzugsweise mittels eines chemischen Verfahrens, insbesondere mittels eines trockenchemischen Verfahrens. Ein Plasmatrennverfahren, beispielsweise reaktives Ionentiefenätzen, hat sich als besonders geeignet erwiesen, insbesondere für einen Träger 4 auf der Basis von Silizium. Durch reaktives Ionentiefenätzen können Trenngräben mit einem hohen Aspektverhältnis, also mit einem großen Verhältnis von der Tiefe der Gräben zur Breite der Gräben, einfach und zuverlässig hergestellt werden.
Alternativ kann aber auch ein anderes nasschemisches oder trockenchemisches Ätzverfahren oder die Kombination eines nasschemischen Ätzverfahrens mit einem trockenchemischen Ätzverfahren Anwendung finden.
In dem gezeigten Ausführungsbeispiel erfolgt das Ausbilden der Trenngräben 45 im Bereich der Mesa-Gräben 21. Beim
Ausbilden der Trenngräben wird also nur Material des Trägers abgetragen .
Davon abweichend ist aber auch denkbar, dass die
Halbleiterschichtenfolge 2 vor dem Ausbilden der Trenngräben 45 noch nicht oder zumindest nicht vollständig in einzelne Halbleiterkörper unterteilt ist. In diesem Fall erfolgt das Ausbilden der Trenngräben durch die Halbleiterschichtenfolge 2 und den Träger 4 hindurch.
Das Ausbilden der Trenngräben 45 erfolgt von der ersten
Hauptfläche 11 her. Auf der der ersten Hauptfläche 11 gegenüberliegenden zweiten Hauptfläche 12 ist der Verbund 1 an einem ersten Hilfsträger 51 befestigt. Der erste
Hilfsträger 51 kann beispielsweise ein flexibler Träger, etwa eine Folie, oder ein starrer Träger sein.
Nach dem Ausbilden der Trenngräben 45 sind die Trägerkörper 40 noch über die metallische Schicht 3 mechanisch stabil miteinander verbunden. Die Stabilität der relativen Position der einzelnen Trägerkörper 40 ist so vereinfacht über die metallische Schicht 3 gewährleistet. Mit anderen Worten wird der Verbund 1 nach dem Durchtrennen des Trägers 4 noch durch eine Schicht zusammengehalten, die in den vereinzelten und fertig gestellten Halbleiterchips verbleibt.
Nach dem Ausbilden der Trenngräben wird der Verbund 1 von dem ersten Hilfsträger 51 auf einen zweiten Hilfsträger 52 übertragen. Der Verbund 1 liegt nun seitens der ersten
Hauptfläche 11 auf, sodass die zweite Hauptfläche 12 frei zugänglich ist (Figur IC) . Die Trägerkörper 40 sind jeweils zwischen der metallischen Schicht 3 und dem zweiten
Hilfsträger 52 angeordnet.
Das Übertragen auf den zweiten Hilfsträger 52 kann so erfolgen, dass der Verbund 1 einer mechanischen Spannung in lateraler Richtung, beispielsweise einer Zugspannung oder Druckspannung, ausgesetzt ist. Bei der nachfolgenden
Beaufschlagung mit einer mechanischen Belastung ist der Verbund in diesem Fall bereits vorgespannt, beispielsweise durch Expandieren des als Folie ausgeführten Hilfsträgers. Die Vereinzelung kann dadurch unterstützt werden. Auf ein solches Vorspannen kann jedoch auch verzichtet werden.
Der Verbund 1, insbesondere die metallische Schicht 3, wird von der zweiten Hauptfläche 12 her mittels einer mechanischen Belastung beaufschlagt. Als mechanische Belastung eignet sich beispielsweise ein Flüssigkeitsstrahl 80. Als Flüssigkeit eignet sich insbesondere Wasser oder destilliertes Wasser. Der Flüssigkeitsstrahl kann permanent oder pulsierend auf den Verbund 1 ausgeübt werden. Alternativ können auch ein Gasstrahl mit hinreichend hohem Druck, beispielsweise Druckluft, Stickstoff oder ein
reaktives Gas Anwendung finden. Auch ein
Druckluftstrahlverfahren mit Kohlenstoffdioxid als
Strahlmittel, beispielsweise C02-Schneestrahlen oder
Trockeneisstrahlen, eignet sich, um eine einen Bruch
induzierende mechanische Belastung zu induzieren. Weiterhin kann auch eine mechanische Schallbeaufschlagung als mechanische Belastung Anwendung finden. Bei einer
Schallbeaufschlagung erfolgt die Frequenz zweckmäßigerweise angepasst an die Material- und Geometriegegebenheiten des Verbunds 1.
Es kann auch eine Kombination zweier oder mehrerer der genannten mechanischen Belastungen Anwendung finden,
beispielsweise ein mit Ultraschall beaufschlagter Hochdruck- Wasserstrahl.
Die mechanische Belastung erfolgt über die Belastungsgrenze der metallischen Schicht hinaus, sodass die metallische
Schicht entlang der Trenngräben 45 bricht. Im Bereich der Trenngräben 8 entstehen also Bruchkanten 8, die die
metallische Schicht 3 auf den einzelnen Trägerkörpern 40 jeweils in lateraler Richtung begrenzen.
Nach dem Vereinzeln liegen die Halbleiterchips 10 auf dem zweiten Hilfsträger 52 zur weiteren Verarbeitung in
systematischer Ordnung, insbesondere matrixförmig, vor (Figur 1D) . Abhängig von den weiteren Verfahrensschritten kann optional, wie in Figur IE dargestellt, eine weitere
Übertragung auf einen dritten Hilfsträger 53 erfolgen. Auf dem dritten Hilfsträger 53 liegen die Halbleiterchips 10 derart vor, dass die erste Hauptfläche 11 auf der dem dritten Hilfsträger 53 abgewandten Seite angeordnet ist. Der
Halbleiterkörper 20 ist also auf der dem dritten Hilfsträger abgewandten Seite des Trägers 4 angeordnet.
Bei dem beschriebenen Verfahren ist kein Herstellungsschritt erforderlich, in dem die metallische Schicht 3 strukturiert wird, beispielsweise mittels eines photolithographischen Verfahrens. Weiterhin kann für das Ausbilden der Trenngräben ein Verfahren Anwendung finden, das für das Durchtrennen der metallischen Schicht nicht geeignet ist oder zumindest aufgrund einer zu geringen Abtragrate nicht praktikabel wäre.
Beim Ausbilden der Trenngräben 45 muss also nur leicht abtragbares Material des Trägers 4 entfernt werden. Dadurch werden für die spätere Vereinzelung Sollbruchstellen des Verbunds 1 definiert, entlang derer die metallische Schicht 3 durch das Beaufschlagen des Verbunds mit einer mechanischen Belastung bricht.
Ein fertig gestellter Halbleiterchip 10 ist in Figur 3A schematisch in Schnittansicht gezeigt. Der Halbleiterchip 10 weist einen Trägerkörper 40, einen Halbleiterkörper 20 mit einer Halbleiterschichtenfolge und eine metallische Schicht 3 auf. In lateraler Richtung ist der Halbleiterchip 10 durch Seitenflächen 110 begrenzt. Die metallische Schicht 3 bildet einen rückseitigen Kontakt 71 des Halbleiterchips. Auf einer dem Trägerkörper 40
abgewandten Seite des Halbleiterkörpers 2 ist ein
vorderseitiger Kontakt 72 angeordnet. Im Falle eines als Strahlungsemitter ausgebildeten Halbleiterchips können durch Anlegen einer externen elektrischen Spannung zwischen den
Kontakten 71, 72 Ladungsträger von unterschiedlichen Seiten in den aktiven Bereich des Halbleiterchips 20 injiziert werden und dort unter Emission von Strahlung rekombinieren. Der Halbleiterchip kann beispielsweise als eine
Lumineszenzdiode, etwa eine Laserdiode oder eine Leuchtdiode, ausgebildet sein. Im Falle eines als Strahlungsempfänger ausgebildeten Halbleiterchips kann ein Signal des
Halbleiterchips an den Kontakten 71, 72 abgegriffen werden. Der Trägerkörper 40 kann aus einem Aufwachssubstrat für die Halbleiterschichtenfolge des Halbleiterkörpers 20 oder aus einem vom Aufwachssubstrat verschiedenen Träger hervorgehen. An den Seitenflächen 110 weist die metallische Schicht 3 jeweils Bruchkanten 8 auf. Eine fotografische Aufsicht auf den vereinzelten Verbund ist in Figur 3C gezeigt. Hierin ist die unregelmäßige, durch den Bruch verursachte Struktur der Bruchkante 8 deutlich zu erkennen.
Das in den Figuren 2A bis 2E dargestellte zweite
Ausführungsbeispiel entspricht im Wesentlichen dem im
Zusammenhang mit den Figuren 1A bis IE beschriebenen ersten Ausführungsbeispiel .
Im Unterschied hierzu wird, wie in Figur 2A dargestellt, ein Verbund 1 bereitgestellt, bei dem die metallische Schicht 3 zwischen dem Träger 4 und der Halbleiterschichtenfolge 2 angeordnet ist. Die metallische Schicht 3 weist in diesem Ausführungsbeispiel eine der Halbleiterschichtenfolge
zugewandte Spiegelschicht 31 und eine Verbindungsschicht 32 auf. Die Verbindungsschicht kann beispielsweise eine
Lotschicht sein. Der Träger ist mittels der
Verbindungsschicht an der Halbleiterschichtenfolge befestigt. Der Träger ist also nicht das Aufwachssubstrat für die
Halbleiterschichtenfolge .
Weiterhin weist der Verbund 1 auf der der
Halbleiterschichtenfolge 2 abgewandten Seite des Trägers 4 eine weitere metallische Schicht 6 auf. Die weitere
metallische Schicht ist in lateraler Richtung in voneinander getrennte Metallflächen strukturiert. In dem Träger werden, wie in Figur 2B dargestellt, Trenngräben 45 ausgebildet. Dies kann wie im Zusammenhang mit Figur 2B beschrieben erfolgen. Nach dem Ausbilden der
Trenngräben 45 ist der Verbund also über die metallische Schicht 3 verbunden, die sich zwischen der
Halbleiterschichtenfolge 2 und dem Träger 4 befindet.
Die Übertragung von dem ersten Hilfsträger 51 auf den zweiten Hilfsträger 52 und das Beaufschlagen des Verbunds mit einer mechanischen Belastung, dargestellt in den Figuren 2C und 2D, kann wie im Zusammenhang mit dem ersten Ausführungsbeispiel beschrieben erfolgen.
Die vereinzelten Halbleiterchips 10 liegen, wie in Figur 2E dargestellt, auf dem zweiten Hilfsträger 52 zur weiteren
Verarbeitung vor, wobei die erste Hauptfläche 11 dem zweiten Hilfsträger 52 abgewandt ist.
Der so fertig gestellte Halbleiterchip 10 ist in Figur 3B schematisch in Schnittansicht gezeigt. Im Unterschied zu dem in Figur 3A dargestellten Halbleiterchip 10 ist die
metallische Schicht 3 zwischen dem Halbleiterkörper 20 und dem Trägerkörper 40 angeordnet. Die weitere metallische
Schicht 6 bildet den rückseitigen Kontakt 71. Im Betrieb des Halbleiterchips im Halbleiterkörper 20, insbesondere in einem aktiven Bereich des Halbleiterkörpers (nicht explizit
dargestellt) erzeugte oder zu detektierende Strahlung kann an der Spiegelschicht 31 reflektiert werden. Das beschriebene Verfahren ist weitgehend unabhängig von der konkreten Ausgestaltung der herzustellenden Halbleiterchips. Beispielsweise können die Halbleiterchips auch zwei
vorderseitige oder zwei rückseitige Kontakte aufweisen. Weiterhin können auf der Halbleiterschichtenfolge 2
beziehungsweise dem Halbleiterkörper 20 eine oder mehrere weitere Schichten angeordnet sein, beispielsweise eine
Passivierungsschicht , etwa eine Oxidschicht oder eine
Nitridschicht, und/oder eine ein TCO (Transparent Conductive Oxide) -Material enthaltende Schicht und/oder eine einen zur Strahlungskonversion vorgesehenen Leuchtstoff enthaltende Schicht . Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2012 111 358.0, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die
Erfindung jedes neue Merkmal sowie jede Kombination von
Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den
Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims

Patentansprüche
1. Verfahren zum Vereinzeln eines Verbunds (1) in eine
Mehrzahl von Halbleiterchips (10) mit den Schritten:
a) Bereitstellen eines Verbunds, der einen Träger (4), eine Halbleiterschichtenfolge (2) und eine metallische Schicht (3) aufweist ;
b) Ausbilden von Trenngräben (45) in dem Träger;
c) Beaufschlagen des Verbunds mit einer mechanischen
Belastung, so dass die metallische Schicht entlang der
Trenngräben bricht und der Verbund in Halbleiterchips
vereinzelt wird, wobei die vereinzelten Halbleiterchips jeweils einen Teil der Halbleiterschichtenfolge, des Trägers und der metallischen Schicht aufweisen.
2. Verfahren nach Anspruch 1,
wobei die mechanische Belastung mittels einer Druckeinwirkung auf den Verbund in einer schräg oder senkrecht zu einer
Hauptfläche (11) des Verbunds verlaufenden Richtung erfolgt.
3. Verfahren nach Anspruch 1 oder 2,
wobei sich die metallische Schicht vor Schritt c) vollflächig über den Verbund erstreckt.
4. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Trenngräben mittels eines chemischen Verfahrens ausgebildet werden.
5. Verfahren nach einem der vorhergehenden Ansprüche,
wobei sich die Trenngräben nach Schritt b) vollständig durch den Träger hindurch erstrecken.
6. Verfahren nach einem der vorhergehenden Ansprüche,
wobei die Schritte b) und c) von gegenüberliegenden Seiten des Verbunds her erfolgen.
7. Verfahren nach einem der vorhergehenden Ansprüche,
wobei der Verbund vor Schritt c) zumindest entlang einer lateralen Richtung einer mechanischen Spannung ausgesetzt wird .
8. Verfahren nach einem der vorhergehenden Ansprüche,
wobei der Verbund vor dem Vereinzeln an einem Hilfsträger (52) befestigt wird und die Halbleiterchips nach dem
Vereinzeln auf dem Hilfsträger zur weiteren Verarbeitung vorliegen .
9. Verfahren nach Anspruch 8,
wobei die Halbleiterschichtenfolge nach Schritt b) an
derjenigen Seite des Verbunds, von der die Trenngräben in den Träger eingebracht werden, an dem Hilfsträger befestigt wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verbund in Schritt c) einem Flüssigkeits- oder Gasstrahl ausgesetzt wird.
11. Verfahren nach Anspruch 10,
bei dem Kohlenstoffdioxid als Strahlmittel eingesetzt wird.
12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Verbund in Schritt c) mit einer Druckwelle beaufschlagt wird.
13. Halbleiterchip (10) mit einem Halbleiterkörper (20), einem Trägerkörper (40) und einer metallischen Schicht (3), die in einer vertikalen Richtung aufeinander angeordnet sind, wobei die metallische Schicht an zumindest einer Seitenfläche (110) des Halbleiterchips eine Bruchkante (8) aufweist.
14. Halbleiterchip nach Anspruch 13,
bei dem die metallische Schicht den Halbleiterchip auf einer dem Halbleiterkörper abgewandten Seite des Trägerkörpers in vertikaler Richtung begrenzt.
15. Halbleiterchip nach Anspruch 13,
bei dem die metallische Schicht zwischen dem Trägerkörper und dem Halbleiterkörper angeordnet ist.
16. Halbleiterchip nach einem der Ansprüche 13 bis 15, der nach einem Verfahren gemäß einem der Ansprüche 1 bis 12 hergestellt ist.
PCT/EP2013/073394 2012-11-23 2013-11-08 Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip Ceased WO2014079708A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
US14/647,071 US9728459B2 (en) 2012-11-23 2013-11-08 Method for singulating an assemblage into semiconductor chips, and semiconductor chip
JP2015543381A JP6149120B2 (ja) 2012-11-23 2013-11-08 集合体を半導体チップに個片化する方法および半導体チップ
CN201811229024.9A CN109390282B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片
CN201380061117.4A CN104781939B (zh) 2012-11-23 2013-11-08 用于将复合体分割成半导体芯片的方法和半导体芯片
KR1020157013296A KR102182873B1 (ko) 2012-11-23 2013-11-08 집합체를 반도체 칩으로 분리하는 방법 및 반도체 칩
DE112013005634.8T DE112013005634B4 (de) 2012-11-23 2013-11-08 Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
US15/670,968 US20180047628A1 (en) 2012-11-23 2017-08-07 Method for singulating an assemblage into semiconductor chips, and semiconductor chip

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012111358.0 2012-11-23
DE102012111358.0A DE102012111358A1 (de) 2012-11-23 2012-11-23 Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/647,071 A-371-Of-International US9728459B2 (en) 2012-11-23 2013-11-08 Method for singulating an assemblage into semiconductor chips, and semiconductor chip
US15/670,968 Continuation US20180047628A1 (en) 2012-11-23 2017-08-07 Method for singulating an assemblage into semiconductor chips, and semiconductor chip

Publications (1)

Publication Number Publication Date
WO2014079708A1 true WO2014079708A1 (de) 2014-05-30

Family

ID=49578283

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/073394 Ceased WO2014079708A1 (de) 2012-11-23 2013-11-08 Verfahren zum vereinzeln eines verbundes in halbleiterchips und halbleiterchip

Country Status (6)

Country Link
US (2) US9728459B2 (de)
JP (2) JP6149120B2 (de)
KR (1) KR102182873B1 (de)
CN (2) CN109390282B (de)
DE (2) DE102012111358A1 (de)
WO (1) WO2014079708A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609555A (zh) * 2014-11-14 2016-05-25 株式会社东芝 包含膜的装置及其制造方法
JP2016096266A (ja) * 2014-11-14 2016-05-26 株式会社東芝 デバイスの製造方法
JP2016103622A (ja) * 2014-11-14 2016-06-02 株式会社東芝 デバイスの製造方法及びデバイス
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102015102458B4 (de) 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
JP6689154B2 (ja) * 2016-07-26 2020-04-28 株式会社ディスコ デバイスウエーハの加工方法
JP6684182B2 (ja) * 2016-08-08 2020-04-22 株式会社ディスコ デバイスウエーハの加工方法
JP6684183B2 (ja) * 2016-08-08 2020-04-22 株式会社ディスコ デバイスウエーハの加工方法
TW201812887A (zh) * 2016-09-23 2018-04-01 頎邦科技股份有限公司 晶圓切割方法
JP2018160577A (ja) * 2017-03-23 2018-10-11 株式会社ディスコ 加工方法
CN113255273B (zh) * 2021-06-07 2021-10-01 上海国微思尔芯技术股份有限公司 分割及验证方法、装置、电子设备、存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008019377A2 (en) * 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
JP2008042143A (ja) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7687322B1 (en) * 2005-10-11 2010-03-30 SemiLEDs Optoelectronics Co., Ltd. Method for removing semiconductor street material
WO2010111986A1 (de) * 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720997A (en) * 1971-01-11 1973-03-20 Motorola Inc Eutectic plating and breaking silicon wafers
US3897627A (en) * 1974-06-28 1975-08-05 Rca Corp Method for manufacturing semiconductor devices
JPS577139A (en) 1980-06-16 1982-01-14 Mitsubishi Electric Corp Splitting of semiconductor wafer
JPS58220446A (ja) * 1982-06-16 1983-12-22 Toshiba Corp 化合物半導体装置の製造方法
JPS639950A (ja) * 1986-06-30 1988-01-16 Nec Kansai Ltd 半導体素子の分離方法
JPH04206549A (ja) 1990-11-30 1992-07-28 Hitachi Ltd 半導体チップの製造方法
JP3350792B2 (ja) 1993-04-28 2002-11-25 株式会社村田製作所 平行ストリップラインケーブル
JPH08316527A (ja) * 1995-05-15 1996-11-29 Sanyo Electric Co Ltd 半導体発光素子
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
JP2004247411A (ja) * 2003-02-12 2004-09-02 Sharp Corp 半導体発光素子および製造方法
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4291113B2 (ja) * 2003-11-19 2009-07-08 京セラ株式会社 半導体素子収納用パッケージおよびこれを用いた半導体装置
US20070205490A1 (en) * 2003-12-05 2007-09-06 Showa Denko K.K. Method for Production of Semiconductor Chip, and Semiconductor Chip
US6884646B1 (en) * 2004-03-10 2005-04-26 Uni Light Technology Inc. Method for forming an LED device with a metallic substrate
KR100854986B1 (ko) * 2004-06-11 2008-08-28 쇼와 덴코 가부시키가이샤 화합물 반도체 소자 웨이퍼의 제조방법
KR101217590B1 (ko) * 2004-09-22 2013-01-03 오스람 옵토 세미컨덕터스 게엠베하 히트 싱크 상에서 측면으로 광학적으로 펌핑된 표면발광반도체 레이저
CN100550444C (zh) * 2004-09-29 2009-10-14 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法以及薄膜半导体芯片
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
JP4855097B2 (ja) 2006-02-14 2012-01-18 株式會社塩山製作所 半導体チップ分離装置
JP4743661B2 (ja) * 2006-03-07 2011-08-10 信越半導体株式会社 発光素子の製造方法及び発光素子
TWI336965B (en) * 2006-06-16 2011-02-01 High Power Optoelectronics Inc Semiconductor light emitting device and method of fabricating the same
US7892891B2 (en) * 2006-10-11 2011-02-22 SemiLEDs Optoelectronics Co., Ltd. Die separation
US7989319B2 (en) 2007-08-07 2011-08-02 Semiconductor Components Industries, Llc Semiconductor die singulation method
DE102007046519A1 (de) * 2007-09-28 2009-04-02 Osram Opto Semiconductors Gmbh Dünnfilm-LED mit einer Spiegelschicht und Verfahren zu deren Herstellung
KR20120002556A (ko) * 2007-10-09 2012-01-05 히다치 가세고교 가부시끼가이샤 접착 필름이 부착된 반도체칩의 제조 방법 및 이 제조 방법에 사용되는 반도체용 접착 필름, 및 반도체 장치의 제조 방법
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
JP5237763B2 (ja) 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP5658433B2 (ja) * 2009-02-16 2015-01-28 シャープ株式会社 窒化物半導体ウェハ及び窒化物半導体素子の製造方法
KR101211724B1 (ko) * 2009-04-30 2012-12-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US8455332B2 (en) * 2009-05-01 2013-06-04 Bridgelux, Inc. Method and apparatus for manufacturing LED devices using laser scribing
KR101014013B1 (ko) * 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP2011124311A (ja) * 2009-12-09 2011-06-23 Toshiba Corp 半導体発光素子の製造方法および積層構造体
DE102010009015A1 (de) * 2010-02-24 2011-08-25 OSRAM Opto Semiconductors GmbH, 93055 Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Halbleiterchips
DE102010023343A1 (de) * 2010-06-10 2011-12-15 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper, Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierendes Halbleiterbauelement
JP2012089721A (ja) * 2010-10-21 2012-05-10 Toshiba Corp 半導体装置の製造方法、半導体装置
JP5628641B2 (ja) 2010-11-16 2014-11-19 スタンレー電気株式会社 半導体発光装置の製造方法および半導体ウエハ
US20120168714A1 (en) * 2011-01-03 2012-07-05 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (vled) die and method of fabrication
US8241932B1 (en) * 2011-03-17 2012-08-14 Tsmc Solid State Lighting Ltd. Methods of fabricating light emitting diode packages
DE102011017097A1 (de) * 2011-04-14 2012-10-18 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterkörpers
JP2013058707A (ja) 2011-09-09 2013-03-28 Hitachi Cable Ltd 半導体発光素子の製造方法
US8883565B2 (en) * 2011-10-04 2014-11-11 Infineon Technologies Ag Separation of semiconductor devices from a wafer carrier
US9368404B2 (en) * 2012-09-28 2016-06-14 Plasma-Therm Llc Method for dicing a substrate with back metal
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687322B1 (en) * 2005-10-11 2010-03-30 SemiLEDs Optoelectronics Co., Ltd. Method for removing semiconductor street material
WO2008019377A2 (en) * 2006-08-07 2008-02-14 Semi-Photonics Co., Ltd. Method of separating semiconductor dies
JP2008042143A (ja) * 2006-08-10 2008-02-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
WO2010111986A1 (de) * 2009-04-03 2010-10-07 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauelements, optoelektronisches bauelement und bauelementanordnung mit mehreren optoelektronischen bauelementen

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609555A (zh) * 2014-11-14 2016-05-25 株式会社东芝 包含膜的装置及其制造方法
JP2016096266A (ja) * 2014-11-14 2016-05-26 株式会社東芝 デバイスの製造方法
JP2016103622A (ja) * 2014-11-14 2016-06-02 株式会社東芝 デバイスの製造方法及びデバイス
US9947571B2 (en) 2014-11-14 2018-04-17 Kabushiki Kaisha Toshiba Processing apparatus, nozzle, and dicing apparatus
JP2016134433A (ja) * 2015-01-16 2016-07-25 株式会社東芝 ダイシング装置
JP2017055012A (ja) * 2015-09-11 2017-03-16 株式会社東芝 デバイスの製造方法

Also Published As

Publication number Publication date
JP2016501444A (ja) 2016-01-18
KR102182873B1 (ko) 2020-11-25
CN104781939A (zh) 2015-07-15
DE112013005634B4 (de) 2021-10-14
US20150303112A1 (en) 2015-10-22
US9728459B2 (en) 2017-08-08
JP2017139477A (ja) 2017-08-10
DE102012111358A1 (de) 2014-05-28
JP6431112B2 (ja) 2018-11-28
US20180047628A1 (en) 2018-02-15
KR20150087243A (ko) 2015-07-29
CN109390282A (zh) 2019-02-26
DE112013005634A5 (de) 2015-08-20
JP6149120B2 (ja) 2017-06-14
CN109390282B (zh) 2023-07-25
CN104781939B (zh) 2018-11-09

Similar Documents

Publication Publication Date Title
DE112013005634B4 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE112016000546B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102011015725B4 (de) Verfahren zum Vereinzeln eines Bauelementverbunds
DE112004002809B9 (de) Verfahren zum Herstellen eines strahlungsemittierenden Halbleiterchips und durch dieses Verfahren hergestellter Halbleiterchip
DE112005003476T5 (de) Substratentfernungsprozess für LEDs mit hoher Lichtausbeute
DE102009056386A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112013006065B4 (de) Verfahren zur Herstellung von Halbleiter-Laserelementen und Halbleiter-Laserelement
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102015114587A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112008001614T5 (de) Halbleiterlichtemissionsvorrichtung und Verfahren zu ihrer Herstellung
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
WO2014019865A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102019124181A1 (de) Vereinzelungsverfahren für gestapelte halbleiterbauelemente
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102016124646A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112014003636B4 (de) Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
DE102015116983B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2015011028A1 (de) Optoelektronischer halbleiterchip, halbleiterbauelement und verfahren zur herstellung von optoelektronischen halbleiterchips
WO2009079982A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE102011017097A1 (de) Verfahren zur Herstellung eines Halbleiterkörpers
DE102016112584B4 (de) Halbleiterchip, Verfahren zur Herstellung eines Halbleiterchips und Vorrichtung mit einer Mehrzahl von Halbleiterchips
WO2016198620A1 (de) Verfahren zur herstellung von optoelektronischen konversions-halbleiterchips und verbund von konversions-halbleiterchips

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13789538

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015543381

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20157013296

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14647071

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1120130056348

Country of ref document: DE

Ref document number: 112013005634

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112013005634

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13789538

Country of ref document: EP

Kind code of ref document: A1