WO2013099572A1 - チップ抵抗器、および、電子デバイス - Google Patents

チップ抵抗器、および、電子デバイス Download PDF

Info

Publication number
WO2013099572A1
WO2013099572A1 PCT/JP2012/081928 JP2012081928W WO2013099572A1 WO 2013099572 A1 WO2013099572 A1 WO 2013099572A1 JP 2012081928 W JP2012081928 W JP 2012081928W WO 2013099572 A1 WO2013099572 A1 WO 2013099572A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
main surface
layer
chip resistor
overcoat
Prior art date
Application number
PCT/JP2012/081928
Other languages
English (en)
French (fr)
Inventor
将記 米田
Original Assignee
ローム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48697066&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2013099572(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by ローム株式会社 filed Critical ローム株式会社
Priority to US14/366,092 priority Critical patent/US9508473B2/en
Publication of WO2013099572A1 publication Critical patent/WO2013099572A1/ja
Priority to US15/340,634 priority patent/US9775247B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/02—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistors with envelope or housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor

Definitions

  • the present invention relates to a chip resistor and an electronic device.
  • a chip resistor is known (for example, refer to Patent Document 1).
  • the chip resistor described in the document includes an insulating substrate, a resistor, a protective film, and plating.
  • the resistor is formed on the upper surface of the insulating substrate.
  • the protective film is formed on the upper surface of the insulating substrate.
  • the protective film covers the resistor.
  • the plating is conducted to the resistor.
  • the plating has portions formed on the upper surface and the lower surface of the insulating substrate. A portion on the upper surface side of the insulating substrate in plating is a plating upper surface portion, and a portion on the lower surface side of the insulating substrate in plating is a plating lower surface portion.
  • the bottom surface of the plating is joined to the conductor outside the chip resistor.
  • the external conductor is formed on the inner surface of the via hole formed in the insulating resin layer. Note that via holes are formed in the insulating resin layer by irradiating the insulating resin layer with laser.
  • the present invention has been conceived under the circumstances described above, and does not require extremely accurate positional accuracy when irradiating a laser, and the side on which the resistor of the base material is formed.
  • the main object is to provide a chip resistor capable of bonding a plating layer to an external conductive layer.
  • a base material having a main surface, a first main surface electrode formed on the main surface, and a first direction formed on the main surface with respect to the first main surface electrode.
  • a second main surface electrode spaced apart from each other, a resistor formed on the main surface and in contact with the first main surface electrode and the second main surface electrode, the resistor, the first main surface electrode, and An overcoat covering the second main surface electrode; a first auxiliary electrode covering the first main surface electrode and the overcoat; and a first plating electrode covering the first auxiliary electrode;
  • a chip resistor is provided in which the electrode has a portion located closer to the first direction than the first main surface electrode.
  • the first plating electrode has a portion located on the side of the main surface facing the main surface from the overcoat.
  • the first auxiliary electrode is covered with the first plating electrode and has an auxiliary electrode surface in contact with the overcoat, and the overcoat is directed to the same direction as the direction of the main surface.
  • the auxiliary electrode surface is flush with the overcoat surface, or is positioned closer to the main surface than the overcoat surface.
  • all the portions of the auxiliary electrode surface that are located closer to the first direction than the first main surface electrode are at the end position of the overcoat surface that is closest to the main surface.
  • the difference is in the range of 0 to 10 ⁇ m in the direction of the main surface.
  • all the portions of the auxiliary electrode surface that are located closer to the first direction than the first main surface electrode are at the end position of the overcoat surface that is closest to the main surface.
  • the difference is in the range of 0 to 6 ⁇ m in the direction of the main surface.
  • a second auxiliary electrode covering the second main surface electrode and the overcoat, and a second plating electrode covering the second auxiliary electrode, the second auxiliary electrode being the second main surface electrode Rather than a portion located on the second direction side opposite to the first direction.
  • the base material has a back surface facing away from the main surface, is formed on the back surface, is formed on the back surface, and is formed on the back surface, And a second back electrode covered with the second plating electrode.
  • the first plating electrode includes a main surface layer positioned on the main surface side, and the main surface layer has a portion positioned on the first direction side with respect to the first back electrode.
  • the dimension of the main surface layer in the first direction is 200 to 260 ⁇ m.
  • the first plating electrode includes a back surface layer located on the back surface side, and the back surface layer has a portion located on the first direction side with respect to the first auxiliary electrode.
  • the dimension of the back layer in the first direction is 200 to 260 ⁇ m.
  • the substrate has a side surface facing a second direction opposite to the first direction, and further includes a side electrode covering the side surface, and the first plating electrode covers the side electrode. .
  • the side electrode is formed by sputtering.
  • the first plating electrode is made of at least one of Cu, Au, Ni, and Sn.
  • the first plating electrode includes a first layer and a second layer, and the first layer has a portion interposed between the second layer and the first auxiliary electrode.
  • the first layer is made of Ni
  • the second layer is made of at least one of Cu, Au, and Sn.
  • an undercoat interposed between the resistor and the overcoat is further provided.
  • an electronic device comprising the chip resistor provided by the first aspect of the present invention and a filled resin substrate surrounding the chip resistor.
  • the filled resin substrate further includes a conductive layer formed on an inner surface defining the via, and the conductive layer is in direct contact with the first plating electrode.
  • the conductive layer is in direct contact with a portion of the first plating electrode located on the main surface side of the base material.
  • the conductive layer is in direct contact with a portion of the first plating electrode that is located on the back side opposite to the main surface of the substrate.
  • both the conductive layer and the first plating electrode are made of Cu.
  • FIG. 2 is a cross-sectional view taken along the line II-II in FIG.
  • FIG. 2 is a plan view (partially see through) in which the first plating electrode and the second plating electrode are omitted from FIG. 1.
  • FIG. 4 is a plan view (partially see through) in which the first auxiliary electrode and the second auxiliary electrode are omitted from FIG. 3.
  • FIG. 2 is a bottom view (partially see through) of the chip resistor shown in FIG. 1. It is a front view of the chip resistor shown in FIG.
  • FIG. 2 is a rear view of the chip resistor illustrated in FIG. 1.
  • FIG. 2 is a left side view (partially see through) of the chip resistor shown in FIG. 1.
  • FIG. 2 is a right side view (partially see through) of the chip resistor shown in FIG. 1.
  • FIG. 3 is a partial enlarged cross-sectional view of the chip resistor shown in FIG. 2.
  • FIG. 3 is a partial enlarged cross-sectional view of the chip resistor shown in FIG. 2. It is sectional drawing which shows 1 process in the manufacturing method of the chip resistor shown in FIG. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is sectional drawing of the electronic device concerning embodiment of this invention.
  • FIG. 17 is a cross-sectional view showing a step subsequent to FIG. 16. It is sectional drawing of the electronic device concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning a 2nd embodiment of the present invention. It is a partial expanded sectional view of the chip resistor concerning a 2nd embodiment of the present invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial expanded sectional view of the chip resistor concerning the modification of embodiment of this invention. It is a partial
  • FIG. 1 is a plan view (partially see through) of a chip resistor according to an embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line II-II in FIG.
  • the chip resistor 100 shown in these drawings includes a substrate 1, a first electrode part 2, a second electrode part 3, a resistor 4, an undercoat 5, and an overcoat 6.
  • the dimension of the chip resistor 100 in the horizontal direction in FIG. 1 is, for example, about 570 to 630 ⁇ m, and the dimension of the chip resistor 100 in the vertical direction in FIG. 1 is, for example, about 270 to 330 ⁇ m.
  • the dimension in the direction is, for example, 150 ⁇ m or less.
  • FIG. 3 is a plan view (partially see through) in which the first plating electrode and the second plating electrode are omitted from FIG.
  • FIG. 4 is a plan view (partially see through) in which the first auxiliary electrode and the second auxiliary electrode are omitted from FIG.
  • FIG. 5 is a bottom view (partially see through) of the chip resistor shown in FIG.
  • FIG. 6 is a front view of the chip resistor shown in FIG.
  • FIG. 7 is a rear view of the chip resistor shown in FIG.
  • FIG. 8 is a left side view (partially see through) of the chip resistor shown in FIG.
  • FIG. 9 is a right side view (partially see through) of the chip resistor shown in FIG.
  • the base material 1 shown in FIGS. 1 to 9 has a rectangular parallelepiped shape.
  • the substrate 1 is made of an insulating material. Examples of such an insulating material include ceramics such as alumina.
  • the substrate 1 includes a main surface 11, a back surface 12, a first side surface 13, a second side surface 14, a third side surface 15, and a fourth side surface 16.
  • the main surface 11, the back surface 12, the first side surface 13, the second side surface 14, the third side surface 15, and the fourth side surface 16 are all flat.
  • the main surface 11 and the back surface 12 face each other.
  • the first side surface 13, the second side surface 14, the third side surface 15, and the fourth side surface 16 are all connected to the main surface 11 and the back surface 12.
  • the first side surface 13 and the second side surface 14 face opposite to each other. Specifically, the first side surface 13 faces the second direction X2, and the second side surface 14 faces the first direction X1.
  • the third side surface 15 and the fourth side surface 16 face opposite to each other. Specifically, the third side surface 15 faces the lower side in FIG. 1, and the fourth side surface 16 faces the upper side in FIG.
  • FIG. 10 is a partial enlarged cross-sectional view of the chip resistor shown in FIG.
  • the first electrode portion 2 includes a first main surface electrode 21, a first side electrode 22, a first back electrode 23, and a first auxiliary electrode 25. And a first plating electrode 27.
  • the first electrode portion 2 is formed on the base material 1 on the second direction X2 side.
  • the first main surface electrode 21 is formed on the main surface 11 of the substrate 1.
  • the first main surface electrode 21 is formed in a region on the main surface 11 on the second direction X2 side. In the present embodiment, the first main surface electrode 21 reaches the boundary between the main surface 11 and the first side surface 13.
  • the first main surface electrode 21 has an end surface that is flush with the first side surface 13.
  • the dimension of the first main surface electrode 21 in the direction Y1 is smaller than the dimension of the main surface 11 in the direction Y1.
  • Examples of the material constituting the first main surface electrode 21 include silver-based metal glaze.
  • the first main surface electrode 21 is formed by printing.
  • the first main surface electrode 21 may not reach the boundary between the main surface 11 and the first side surface 13.
  • the dimension of the first main surface electrode 21 in the direction Y1 may be the same as the dimension of the main surface 11 in the direction Y1.
  • the first side surface electrode 22 covers the entire surface of the first side surface 13. Unlike the present embodiment, the first side electrode 22 does not have to cover the entire first side surface 13. That is, the first side surface 13 may be exposed from the first side surface electrode 22.
  • the material constituting the first side electrode 22 include Ni and Cr.
  • the first side electrode 22 is formed by sputtering. Therefore, the thickness of the first side electrode 22 is very thin. The thickness of the first side electrode 22 formed by sputtering is, for example, 100 ⁇ m.
  • the first side electrode 22 may be formed by printing.
  • the first side electrode 22 is connected to the first main surface electrode 21. Thereby, the first side surface electrode 22 is electrically connected to the first main surface electrode 21. In the present embodiment, the sputtered film of the first side surface electrode 22 is not formed on the upper surface of the first main surface electrode 21.
  • the first back surface electrode 23 shown in FIGS. 5 and 10 is formed on the back surface 12 of the substrate 1.
  • the first back surface electrode 23 is formed in a region on the back surface 12 on the second direction X2 side.
  • the first back electrode 23 reaches the boundary between the back surface 12 and the first side surface 13.
  • the dimension of the first back surface electrode 23 in the direction Y1 is the same as the dimension of the back surface 12 in the direction Y1.
  • the dimension of the first back electrode 23 in the direction Y1 may be smaller than the dimension of the back surface 12 in the direction Y1.
  • examples of the material constituting the first back electrode 23 include Ni and Cr.
  • the first back electrode 23 is formed by sputtering.
  • the thickness of the first back electrode 23 is very thin.
  • the thickness of the first back electrode 23 formed by sputtering is, for example, 100 ⁇ m.
  • the first back electrode 23 is connected to the first side electrode 22. Thereby, the first back electrode 23 is electrically connected to the first side electrode 22. Therefore, the first back surface electrode 23, the first side surface electrode 22, and the first main surface electrode 21 are electrically connected to each other.
  • the first back electrode 23 may be formed by printing (shown in FIG. 21 as a modification). In this embodiment, the 1st side surface electrode 22 and the 1st back surface electrode 23 are connected continuously.
  • the first auxiliary electrode 25 and the first plating electrode 27 will be described after the overcoat 6 is described.
  • FIG. 11 is a partial enlarged cross-sectional view of the chip resistor shown in FIG.
  • the second electrode unit 3 includes a second main surface electrode 31, a second side electrode 32, a second back electrode 33, a second auxiliary electrode 35, and a second plating electrode 37.
  • the second electrode portion 3 is formed on the first direction X1 side in the base material 1.
  • the second main surface electrode 31 is formed on the main surface 11 of the substrate 1.
  • the second main surface electrode 31 is separated from the first main surface electrode 21 in the first direction X1.
  • the second main surface electrode 31 is formed in a region of the main surface 11 on the first direction X1 side. In the present embodiment, the second main surface electrode 31 reaches the boundary between the main surface 11 and the second side surface 14.
  • the second main surface electrode 31 has an end surface that is flush with the second side surface 14.
  • the dimension of the second main surface electrode 31 in the direction Y1 is smaller than the dimension of the main surface 11 in the direction Y1.
  • Examples of the material constituting the second main surface electrode 31 include silver-based metal glaze.
  • the second main surface electrode 31 is formed by printing.
  • the second main surface electrode 31 may not reach the boundary between the main surface 11 and the second side surface 14. Further, unlike the present embodiment, the dimension of the second main surface electrode 31 in the direction Y1 may be the same as the dimension of the main surface 11 in the direction Y1.
  • the second side surface electrode 32 shown in FIGS. 9 and 11 is formed on the second side surface 14 of the substrate 1.
  • the second side surface electrode 32 covers the entire surface of the second side surface 14.
  • the second side electrode 32 does not have to cover the entire surface of the second side surface 14. That is, the second side surface 14 may be exposed from the second side electrode 32.
  • Examples of the material constituting the second side electrode 32 include Ni and Cr.
  • the second side electrode 32 is formed by sputtering. Therefore, the thickness of the second side electrode 32 is very thin. The thickness of the second side electrode 32 formed by sputtering is, for example, 100 ⁇ m. Unlike the present embodiment, the second side electrode 32 may be formed by printing.
  • the second side electrode 32 is connected to the second main surface electrode 31. Thereby, the second side surface electrode 32 is electrically connected to the second main surface electrode 31. In the present embodiment, the sputtered film of the second side surface electrode 32 is not formed on the upper surface of the first main surface electrode 31.
  • the second back surface electrode 33 shown in FIGS. 5 and 11 is formed on the back surface 12 of the substrate 1.
  • the second back surface electrode 33 is formed in a region on the back surface 12 on the first direction X1 side.
  • the second back electrode 33 reaches the boundary between the back surface 12 and the second side surface 14.
  • the dimension of the second back electrode 33 in the direction Y1 is the same as the dimension of the back surface 12 in the direction Y1.
  • the dimension of the second back surface electrode 33 in the direction Y ⁇ b> 1 may be smaller than the dimension of the back surface 12 in the direction Y ⁇ b> 1.
  • examples of the material constituting the second back electrode 33 include Ni and Cr.
  • the second back electrode 33 is formed by sputtering. Therefore, the thickness of the second back electrode 33 is very thin.
  • the thickness of the second back electrode 33 formed by sputtering is, for example, 100 ⁇ m.
  • the second back electrode 33 is connected to the second side electrode 32. As a result, the second back electrode 33 is electrically connected to the second side electrode 32. Therefore, the second back surface electrode 33, the second side surface electrode 32, and the second main surface electrode 31 are electrically connected to each other.
  • the second back electrode 33 may be formed by printing (illustrated in FIG. 22 as a modification). In the present embodiment, the second side electrode 32 and the first back electrode 33 are continuously connected.
  • Resistor 4 is in contact with first main surface electrode 21 and second main surface electrode 31.
  • the resistor 4 is electrically interposed between the first main surface electrode 21 and the second main surface electrode 31.
  • a part of the first main surface electrode 21 is interposed between the resistor 4 and the main surface 11.
  • a part of the second main surface electrode 31 is interposed between the resistor 4 and the main surface 11.
  • the resistor 4 is formed so as to straddle the first main surface electrode 21 and the second main surface electrode 31.
  • the dimension of the resistor 4 in the first direction X1 is smaller than the dimension of the main surface 11 in the first direction X1.
  • the dimension of the resistor 4 in the direction Y1 is smaller than the dimension of the main surface 11 in the direction Y1.
  • the resistor 4 is made of a resistance material such as ruthenium oxide.
  • the resistor 4 is formed by printing, for example.
  • the dimension of the resistor 4 in the first direction X1 may be the same as the dimension of the main surface 11 in the first direction X1.
  • the dimension of the resistor 4 in the direction Y1 may be the same as the dimension of the main surface 11 in the direction Y1.
  • FIG. 2 and the like an example in which the first main surface electrode 21 is interposed between the resistor 4 and the main surface 11 is shown.
  • the resistor 4 includes the main surface 11, the first main surface electrode 21, and the like. It may be interposed between the two.
  • the example in which the second main surface electrode 31 is interposed between the resistor 4 and the main surface 11 is shown.
  • the resistor 4 includes the main surface 11 and the second main surface electrode 31. Between the two.
  • the undercoat 5 shown in FIGS. 1 to 4, 10, and 11 covers the resistor 4. As shown in FIG. 2, the resistor 4 is interposed between the undercoat 5 and the main surface 11.
  • the undercoat 5 is for alleviating thermal shock to the resistor 4 during trimming.
  • the dimension of the undercoat 5 in the first direction X1 is larger than the dimension of the resistor 4 in the first direction X1. Therefore, the undercoat 5 is in direct contact with the first main surface electrode 21 and the second main surface electrode 31.
  • the dimension of the undercoat 5 in the direction Y1 is larger than the dimension of the resistor 4 in the direction Y1. Therefore, the undercoat 5 is in direct contact with the main surface 11.
  • the undercoat 5 is made of a glass-based material. Examples of such a glass-based material include lead borosilicate glass.
  • the undercoat 5 is formed by printing, for example.
  • a trimming groove 79 is formed in the resistor 4 and the undercoat 5. By forming the trimming groove 79 and performing trimming, the resistance value of the chip resistor 100 is adjusted.
  • the overcoat 6 shown in FIGS. 1 to 4, 6, 7, 10, and 11 covers the first main surface electrode 21, the second main surface electrode 31, and the resistor 4.
  • the overcoat 6 is made of an insulating material.
  • An example of such an insulating material is an epoxy resin.
  • the overcoat 6 is in direct contact with the first main surface electrode 21, the second main surface electrode 31, and the undercoat 5.
  • a first main surface electrode 21 is interposed between the overcoat 6 and the main surface 11.
  • a second main surface electrode 31 is interposed between the overcoat 6 and the main surface 11.
  • An undercoat 5 is interposed between the overcoat 6 and the resistor 4.
  • the dimension of the overcoat 6 in the direction Y1 is the same as the dimension of the main surface 11 in the direction Y1. Therefore, the overcoat 6 is in direct contact with the main surface 11.
  • the overcoat 6 is formed by printing, for example.
  • the overcoat 6 has an overcoat surface 61.
  • the overcoat surface 61 faces the direction Z1 toward the main surface 11.
  • the overcoat surface 61 has a flat surface 611, a first curved surface 612, and a second curved surface 613.
  • the boundary between the flat surface 611 and the first curved surface 612 and the boundary between the flat surface 611 and the second curved surface 613 are shown using imaginary lines (two-dot chain lines).
  • the flat surface 611 overlaps the resistor 4 in the direction Z1 (planar view of the main surface 11).
  • the flat surface 611 is a surface parallel to the main surface 11.
  • the flat surface 611 is located between the first main surface electrode 21 and the second main surface electrode 31 when viewed in the direction Z1.
  • the first curved surface 612 is connected to the flat surface 611 so as to be continuous.
  • the first curved surface 612 has a shape that approaches the main surface 11 from the flat surface 611 toward the second direction X2.
  • the first curved surface 612 is in contact with the first main surface electrode 21.
  • the second curved surface 613 is connected so as to continue from the flat surface 611.
  • the second curved surface 613 has a shape that approaches the main surface 11 from the flat surface 611 toward the first direction X1.
  • the second curved surface 613 is in contact with the second main surface electrode 31.
  • the first auxiliary electrode 25 covers the first main surface electrode 21 and the overcoat 6.
  • the first auxiliary electrode 25 is in direct contact with the first main surface electrode 21 and the overcoat 6.
  • the first main surface electrode 21 and the overcoat 6 are interposed between the first auxiliary electrode 25 and the main surface 11.
  • the first auxiliary electrode 25 has a portion 259 located on the first direction X1 side with respect to the first main surface electrode 21.
  • the first auxiliary electrode 25 extends to the center side of the substrate 1 beyond the first main surface electrode 21 in the direction Z1 (plan view of the main surface 11). Therefore, the end of the first auxiliary electrode 25 on the first direction X1 side is located on the first direction X1 side with respect to the first main surface electrode 21.
  • the first auxiliary electrode 25 is made of a resin silver-based material containing a resin and silver powder.
  • the side surface of the first auxiliary electrode 25 is covered with the first side electrode 22. That is, the first auxiliary electrode 25, the first main surface electrode 21, and the first side surface 13 of the substrate 1 are covered with the first side surface electrode 22.
  • the first auxiliary electrode 25 has a first auxiliary electrode surface 251.
  • the first auxiliary electrode surface 251 is covered with the first plating electrode 27 and is in contact with the overcoat 6.
  • the first auxiliary electrode surface 251 is flush with the overcoat surface 61.
  • the first auxiliary electrode surface 251 is flush with the flat surface 611.
  • the first auxiliary electrode surface 251 may be located closer to the main surface 11 than the overcoat surface 61.
  • the first auxiliary electrode surface 251 is in contact with the first curved surface 612.
  • all the portions of the first auxiliary electrode surface 251 that are located closer to the first direction X1 than the first main surface electrode 21 are different from the position of the end of the overcoat surface 61 on the most direction Z1 side (
  • the height difference in FIGS. 10 and 13 is in the range of 0 to 10 ⁇ m in the direction Z1. More preferably, the portion of the first auxiliary electrode surface 251 that is located closer to the first direction X1 than the first main surface electrode 21 is all different from the position of the end of the overcoat surface 61 on the most direction Z1 side. (The height difference in FIGS. 10 and 13) is in the range of 0 to 6 ⁇ m in the direction Z1.
  • the first auxiliary electrode surface 251 is a substantially flat surface from a portion located above the first main surface electrode 21 to a portion located above the overcoat 6. That is, the first auxiliary electrode surface 251 covers the first main surface electrode 21 and the overcoat 6, but the first auxiliary electrode surface 251 has a height from the first main surface electrode 21 to the overcoat 6. Changes are not reflected.
  • the first auxiliary electrode 25 is formed through the following steps. 12 is a cross-sectional view showing one step in the method of manufacturing the chip resistor shown in FIG. As shown in the drawing, a conductive material 893 is printed between the plurality of overcoats 6 formed on the main surface 11 of the base 1 before being cut. The amount of the conductive material 893 to be printed is appropriately adjusted so that the conductive material 893 does not excessively cover the overcoat 6. There are variations in the amount of conductive material 893 printed. In the present embodiment, when the amount of the conductive material 893 is a desired amount, the first auxiliary electrode surface 251 is located closer to the main surface 11 than the overcoat surface 61, as shown in FIG.
  • the first auxiliary electrode surface 251 can be flush with the flat surface 611 as shown in FIG.
  • the viscosity of the conductive material 893 is relatively small. Thereby, the 1st auxiliary electrode surface 251 can be made flatter.
  • the printed conductive material 893 is cured and baked.
  • the base material 1 is diced for separation into pieces along the two-point difference line shown in FIG.
  • the first plating electrode 27 is made of at least one of Cu, Au, Ni, and Sn.
  • the first plating electrode 27 may be an alloy containing at least one of Cu, Au, Ni, and Sn, or may be a copper alloy containing copper as a main component. In the present embodiment, the first plating electrode 27 is made of Cu.
  • the overcoat 6 is exposed from the first plating electrode 27.
  • the thickness of the first plating electrode 27 is, for example, 6 to 15 ⁇ m.
  • the first plating electrode 27 has a portion located on the direction Z1 side with respect to the overcoat 6. That is, in FIG. 10, the upper surface of the first plating electrode 27 is positioned higher than the overcoat surface 61.
  • the upper surface of the first plating electrode 27 may be flush with the overcoat surface 61.
  • the thickness of the first plating electrode 27 is such that the overcoat surface 61, the first auxiliary electrode surface 25, Therefore, the upper surface of the first plating electrode 27 is higher than the overcoat surface 61.
  • a chip having a surface shape in which the central portion (the portion where the overcoat 6 is exposed) is concave and the plated portions at both ends are convex is obtained.
  • the first plating electrode 27 has a first main surface layer 271, a first side surface layer 272, and a first back surface layer 273.
  • the first main surface layer 271 is a portion of the first plating electrode 27 located on the main surface 11 side of the substrate 1.
  • the first main surface layer 271 covers the first auxiliary electrode 25 and the overcoat 6. More specifically, the first main surface layer 271 covers the first auxiliary electrode surface 251 in the first auxiliary electrode 25 and the overcoat surface 61 in the overcoat 6. Further, in the present embodiment, the first main surface layer 271 covers a part of the flat surface 611 in the overcoat surface 61.
  • the first main surface layer 271 has a portion located on the first direction X1 side with respect to the first back surface electrode 23. That is, in FIG. 10, the right end of the first main surface layer 271 is located on the right side of the first back surface electrode 23.
  • the dimension L21 (see FIG. 1) in the first direction X1 of the first main surface layer 271 is, for example, 200 to 260 ⁇ m.
  • the dimension in the direction Y1 of the first major surface layer 271 is larger than the dimension in the direction Y1 of the major surface 11.
  • the first side layer 272 covers the first auxiliary electrode 25 and the first side electrode 22.
  • the first side surface layer 272 is connected to the first main surface layer 271.
  • the dimension of the first side layer 272 in the direction Y1 is larger than the dimension of the first side surface 13 in the direction Y1.
  • the first back surface layer 273 is a portion of the first plating electrode 27 located on the back surface 12 side of the substrate 1.
  • the first back layer 273 covers the first back electrode 23.
  • the first back layer 273 has a portion located on the first direction X1 side with respect to the first auxiliary electrode 25. That is, in the same figure, the right end of the first back surface layer 273 is located on the right side of the first auxiliary electrode 25.
  • a dimension L22 (see FIG. 5) in the first direction X1 of the first back layer 273 is, for example, 200 to 260 ⁇ m.
  • the first back surface layer 273 preferably has substantially the same shape as the first main surface layer 271.
  • the dimension in the direction Y1 of the first back surface layer 273 is larger than the dimension in the direction Y1 of the back surface 12.
  • the second auxiliary electrode 35 covers the second main surface electrode 31 and the overcoat 6.
  • the second auxiliary electrode 35 is in direct contact with the second main surface electrode 31 and the overcoat 6.
  • the second main surface electrode 31 and the overcoat 6 are interposed.
  • the second auxiliary electrode 35 has a portion 359 located closer to the second direction X2 than the second main surface electrode 31.
  • the second auxiliary electrode 35 extends beyond the second main surface electrode 31 to the center side of the substrate 1 as viewed in the direction Z1. Therefore, the end of the second auxiliary electrode 35 on the second direction X2 side is located on the second direction X2 side with respect to the second main surface electrode 31.
  • the second auxiliary electrode 35 is made of a resin silver-based material containing a resin and silver powder.
  • the side surface of the second auxiliary electrode 35 is covered with the second side electrode 32. That is, the second auxiliary electrode 35, the second main surface electrode 31, and the second side surface 14 of the substrate 1 are covered with the second side electrode 32.
  • the second auxiliary electrode 35 has a second auxiliary electrode surface 351.
  • the second auxiliary electrode surface 351 is covered with the second plating electrode 37 and is in contact with the overcoat 6.
  • the second auxiliary electrode surface 351 is flush with the overcoat surface 61.
  • the second auxiliary electrode surface 351 is flush with the flat surface 611.
  • the second auxiliary electrode surface 351 may be located closer to the main surface 11 than the overcoat surface 61.
  • the second auxiliary electrode surface 351 is in contact with the second curved surface 613.
  • the portion of the second auxiliary electrode surface 351 that is located on the second direction X2 side with respect to the second main surface electrode 31 is all different from the position of the end of the overcoat surface 61 on the most direction Z1 side ( 11 and 14) is in the range of 0 to 10 ⁇ m in the direction Z1. More preferably, the portion of the second auxiliary electrode surface 351 located on the second direction X2 side with respect to the second main surface electrode 31 is all different from the position of the end portion of the overcoat surface 61 on the most direction Z1 side. (The height difference in FIGS. 11 and 14) is in the range of 0 to 6 ⁇ m in the direction Z1.
  • the second auxiliary electrode surface 351 is a substantially flat surface from a portion located above the second main surface electrode 31 to a portion located above the overcoat 6. That is, the second auxiliary electrode surface 351 covers the second main surface electrode 31 and the overcoat 6, but the second auxiliary electrode surface 351 has a height from the second main surface electrode 31 to the overcoat 6. Changes are not reflected.
  • the second auxiliary electrode 35 is formed through the same process as that for forming the first auxiliary electrode 25, the description of the process for forming the second auxiliary electrode 35 is omitted.
  • the second plating electrode 37 is made of at least one of Cu, Au, Ni, and Sn.
  • the second plating electrode 37 may be an alloy containing at least one of Cu, Au, Ni, and Sn, or may be a copper alloy containing copper as a main component.
  • the second plating electrode 37 is made of Cu.
  • the overcoat 6 is exposed from the second plating electrode 37.
  • the thickness of the second plating electrode 37 is, for example, 6 to 15 ⁇ m.
  • the second plating electrode 37 has a portion located on the side of the direction Z1 with respect to the overcoat 6. That is, in FIG. 11, the upper surface of the second plating electrode 37 is positioned higher than the overcoat surface 61. Unlike the present embodiment, the upper surface of the second plating electrode 37 may be flush with the overcoat surface 61.
  • the second plating electrode 37 has a second main surface layer 371, a second side surface layer 372, and a second back surface layer 373.
  • the second main surface layer 371 is a portion of the second plating electrode 37 that is located on the main surface 11 side of the substrate 1.
  • the second main surface layer 371 covers the second auxiliary electrode 35 and the overcoat 6. More specifically, the second main surface layer 371 covers the second auxiliary electrode surface 351 in the second auxiliary electrode 35 and the overcoat surface 61 in the overcoat 6. Further, in the present embodiment, the second main surface layer 371 covers a part of the flat surface 611 in the overcoat surface 61.
  • the second main surface layer 371 has a portion located on the second direction X2 side with respect to the second back surface electrode 33. That is, in the same figure, the left end of the second main surface layer 371 is located on the left side of the second back surface electrode 33.
  • a dimension L31 (see FIG. 1) in the second direction X2 of the second main surface layer 371 is, for example, 200 to 260 ⁇ m.
  • the dimension in the direction Y1 of the second principal surface layer 371 is larger than the dimension in the direction Y1 of the principal surface 11.
  • the second side layer 372 covers the second auxiliary electrode 35 and the second side electrode 32.
  • the second side surface layer 372 is connected to the second main surface layer 371.
  • the dimension of the second side surface layer 372 in the direction Y1 is larger than the dimension of the second side surface 14 in the direction Y1.
  • the second back surface layer 373 is a portion of the second plating electrode 37 that is located on the back surface 12 side of the substrate 1.
  • the second back layer 373 covers the second back electrode 33.
  • the second back surface layer 373 has a portion located on the second direction X2 side with respect to the second auxiliary electrode 35. That is, in the same figure, the left end of the second back surface layer 373 is located on the left side of the second auxiliary electrode 35.
  • a dimension L32 (see FIG. 5) of the second back surface layer 373 in the second direction X2 is, for example, 200 to 260 ⁇ m.
  • the second back surface layer 373 preferably has substantially the same shape as the second main surface layer 371.
  • the dimension in the direction Y1 of the second back surface layer 373 is larger than the dimension in the direction Y1 of the back surface 12.
  • FIG. 15 is a cross-sectional view of an electronic device according to an embodiment of the present invention.
  • the electronic device 800 shown in the figure includes a chip resistor 100, a filled resin substrate 803, a first conductive layer 804, and a second conductive layer 805.
  • the filled resin substrate 803 surrounds the chip resistor 100.
  • the back surface 12 of the substrate 1 faces downward.
  • the filled resin substrate 803 is in close contact with the chip resistor 100.
  • Filled resin substrate 803 is made of, for example, an insulating resin.
  • An example of such a resin is a glass epoxy resin.
  • a first via 809 and a second via 810 are formed in the filled resin substrate 803. The first via 809 and the second via 810 are recessed from the surface of the filled resin substrate 803.
  • the material which comprises the 1st conductive layer 804 and the 2nd conductive layer 805 is not specifically limited, In this embodiment, it is Cu.
  • the first conductive layer 804 is formed on the surface of the filled resin substrate 803 and the inner surface that defines the first via 809.
  • the first conductive layer 804 is physically and electrically connected to the chip resistor 100.
  • the first conductive layer 804 is in direct contact with the first main surface layer 271 in the first plating electrode 27.
  • the second conductive layer 805 is formed on the surface of the filled resin substrate 803 and the inner surface defining the second via 810.
  • the second conductive layer 805 is physically and electrically connected to the chip resistor 100.
  • the second conductive layer 805 is in direct contact with the second main surface layer 371 in the second plating electrode 37.
  • a filled resin substrate 803 with a built-in chip resistor 100 is produced by a known method as shown in FIG.
  • This manufacturing process includes a step of disposing the chip resistor 100 on a previously cured substrate. In this step of placing the chip resistor 100 on a precured substrate, stress is applied to the chip resistor 100 when the chip resistor 100 is placed on the substrate. In the present application, it is possible to effectively prevent the chip resistor 100 from cracking at this time. Details will be described later.
  • a first via 809 and a second via 810 are formed in the filled resin substrate 803 by irradiating the filled resin substrate 803 with a laser 891.
  • the irradiation range of the laser 891 is set to be the center of each of the first main surface layer 271 and the second main surface layer 371.
  • first conductive layer 804 (see FIG. 15) is formed on the inner surface defining the first via 809 and the surface of the filled resin substrate 803, and the first conductive layer 804 (see FIG. 15) is formed on the inner surface defining the second via 810 and the surface of the filled resin substrate 803.
  • Two conductive layers 805 are respectively formed.
  • the first conductive layer 804 and the second conductive layer 805 are formed by plating. In this way, the electronic device 800 can be manufactured.
  • FIG. 15 shows an example in which the conductive layer conducting to the first plating electrode 27 is only one of the first conductive layers 804, but there are a plurality of conductive layers conducting to the first plating electrode 27. Also good. Similarly, the example in which the conductive layer conducting to the second plating electrode 37 is only one of the second conductive layers 805 is shown, but there may be a plurality of conductive layers conducting to the second plating electrode 37. Good.
  • FIG. 18 is a cross-sectional view of an electronic device according to a modification of the embodiment of the present invention.
  • the electronic device 800 shown in the figure is different from the electronic device 800 shown in FIG. 15 in that the front and back of the chip resistor 100 are reversed. Specifically, in the electronic device 800 shown in FIG. 18, the main surface 11 of the substrate 1 faces downward. The first conductive layer 804 and the second conductive layer 805 are physically and electrically connected to the chip resistor 100. The first conductive layer 804 is in direct contact with the first back layer 273 of the first plating electrode 27. On the other hand, the second conductive layer 805 is in direct contact with the second back layer 373 in the second plating electrode 37.
  • the manufacturing method of the electronic device 800 shown in FIG. 18 is the same as the manufacturing method of the electronic device 800 shown in FIG.
  • the first auxiliary electrode 25 has a portion located on the first direction X1 side with respect to the first main surface electrode 21.
  • Such a configuration is suitable for increasing the dimension of the first auxiliary electrode 25 in the first direction X1. If the dimension of the first auxiliary electrode 25 in the first direction X1 can be increased, the portion of the main surface 11 of the first plating electrode 27 covering the first auxiliary electrode 25 (that is, the first main surface layer 271) in the first direction X1. The dimensions in can be increased. If the dimension in the first direction X1 of the first main surface layer 271 can be increased, a sufficient irradiation area of the laser 891 in the first main surface layer 271 can be secured.
  • the first via 809 is reliably formed in a region overlapping the first main surface layer 271 in the direction Z1 in the filled resin substrate 803 without requiring extremely accurate positional accuracy when irradiating the laser 891. Can be formed. Accordingly, the first main surface layer 271 is bonded to the first conductive layer 804 that is a conductive layer outside the chip resistor 100 without requiring extremely accurate positional accuracy when the laser 891 is irradiated. be able to.
  • the dimension in the first direction X1 of the first main surface layer 271 can be increased, the region exposed from the first plating electrode 27 in the overcoat 6 can be reduced. Therefore, it is possible to prevent the overcoat 6 from being accidentally irradiated with the laser 891 and damaging the overcoat 6.
  • the second auxiliary electrode 35 has a portion located on the second direction X2 side with respect to the second main surface electrode 31.
  • the second main surface layer 371 is disposed outside the chip resistor 100 without requiring extremely accurate positional accuracy when the laser 891 is irradiated.
  • the second conductive layer 805 which is a conductive layer can be bonded. Even with such a configuration, the area exposed from the second plating electrode 37 in the overcoat 6 can be reduced. Therefore, it is possible to prevent the overcoat 6 from being accidentally irradiated with the laser 891 and damaging the overcoat 6.
  • the larger the area of the electrode to be plated the easier it is to form the plating shape into a desired shape.
  • the shape of the first plating electrode 27 covering the first auxiliary electrode 25 can be easily formed into a desired shape.
  • the dimension of the second auxiliary electrode 35 in the second direction X2 can be increased, the shape of the second plating electrode 37 covering the second auxiliary electrode 35 can be easily formed into a desired shape.
  • the first plating electrode 27 has a portion located on the direction Z ⁇ b> 1 side from the overcoat 6.
  • the nozzle contacts the portion of the first plating electrode 27 on the main surface 11 side (that is, the first main surface layer 271). In contact with the overcoat 6.
  • the nozzle is less likely to come into contact with the overcoat 6 as compared with the conventional case where the electrode width is small and the width where the overcoat is exposed is large.
  • the nozzle is difficult to contact the overcoat 6, so the chip resistor 100 is cracked. Can be suppressed.
  • the dimension of the first main surface layer 271 in the first direction X1 can be increased. Therefore, when the nozzle mounts the chip resistor 100 that adsorbs the main surface 11 side on the mount target, a force is applied to the inner side of the substrate 1 in the chip resistor 100. Therefore, the force which bends the base material 1 can be reduced, and the malfunction that the base material 1 bends or breaks can be suppressed.
  • the second plating electrode 37 has a portion located on the direction Z ⁇ b> 1 side with respect to the overcoat 6. According to such a structure, the malfunction that the base material 1 bends or breaks for the same reason as described above can be further suppressed.
  • the first auxiliary electrode 25 has a first auxiliary electrode surface 251 that is covered with the first plating electrode 27 and is in contact with the overcoat 6.
  • the overcoat 6 has an overcoat surface 61 facing the direction Z1.
  • the first auxiliary electrode surface 251 is flush with the overcoat surface 61, or is located closer to the main surface 11 than the overcoat surface 61. According to such a configuration, the position of the upper surface in FIG. 10 of the first plating electrode 27 covering the overcoat surface 61 does not need to be excessively high. This is suitable for reducing the size of the chip resistor 100 in the direction Z1.
  • the second auxiliary electrode 35 has a second auxiliary electrode surface 351 that is covered with the second plating electrode 37 and is in contact with the overcoat 6.
  • the second auxiliary electrode surface 351 is positioned flush with the overcoat surface 61 or on the main surface 11 side with respect to the overcoat surface 61.
  • Such a configuration is suitable for reducing the size of the chip resistor 100 in the direction Z1 as described above.
  • the portion of the first auxiliary electrode surface 251 that is located closer to the first direction X1 than the first main surface electrode 21 is the position of the end of the overcoat surface 61 that is closest to the direction Z1.
  • the height difference in FIGS. 10 and 13 is in the range of 0 to 10 ⁇ m in the direction Z1.
  • all the portions of the first auxiliary electrode surface 251 that are located closer to the first direction X1 than the first main surface electrode 21 are different from the position of the end of the overcoat surface 61 on the most direction Z1 side ( 10 and 13) is in the range of 0 to 6 ⁇ m in the direction Z1.
  • a portion of the first auxiliary electrode surface 251 that is located on the first direction X1 side with respect to the first main surface electrode 21 is substantially flat.
  • the upper surface of the first main surface layer 271 in the first plating electrode 27 can be flattened. If the upper surface of the first main surface layer 271 can be made flat, it is possible to prevent an unnecessary gap from being generated between the first main surface layer 271 and the filled resin substrate 803. Similarly, it is possible to prevent an unnecessary gap from being generated between the second main surface layer 371 and the filled resin substrate 803.
  • the base material 1 has a back surface 12 facing away from the main surface 11.
  • the chip resistor 100 includes a first back electrode 23 and a second back electrode 33.
  • the first back electrode 23 is formed on the back surface 12 and is covered with the first plating electrode 27.
  • the second back electrode 33 is formed on the back surface 12 and is covered with the second plating electrode 37.
  • the portion of the first plating electrode 27 covering the first back electrode 23 (the first back layer 273) can be bonded to the first conductive layer 804. it can. Therefore, the chip resistor 100 can join the first main surface layer 271 to the first conductive layer 804 as shown in FIG. 15, and the first back surface layer 273 can be bonded to the first back surface layer 273 as shown in FIG.
  • the conductive layer 804 can be bonded.
  • the chip resistor 100 can join the second main surface layer 371 to the second conductive layer 805 as shown in FIG. 15, and the second back surface layer 373 can be connected to the second back surface layer 373 as shown in FIG.
  • the two conductive layers 805 can be bonded. That is, the chip resistor 100 can be disposed in the filled resin substrate 803 without distinction between the front and back sides.
  • the width of the electrode is wide only on the back surface as in the conventional case, the mounting direction of the chip resistor is determined. Therefore, as shown in FIG. 18, the laser is irradiated from the back surface side of the chip resistor to conduct with the surface of the built-in substrate. It is necessary to take.
  • FIG. 18 the laser is irradiated from the back surface side of the chip resistor to conduct with the surface of the built-in substrate. It is necessary to take.
  • FIG. 18 the laser is irradiated from the back surface side of the chip resistor to conduct with the surface of the built
  • the chip resistor 100 such that both the front surface side and the back surface side of the filled resin substrate 803 are electrically connected. That is, in FIG. 15, vias are provided not only on the second main surface layer 371 side (first main surface layer 271 side) but also on the second back surface layer 373 side (first back surface layer 273 side). It is a structure that takes electrical continuity. Such usage is not possible with the conventional structure.
  • 19 and 20 are partially enlarged cross-sectional views of the chip resistor according to the second embodiment of the present invention.
  • the first plating electrode 27 includes the first layer 276 and the second layer 277
  • the second plating electrode 37 includes the first layer 376 and the second layer.
  • the point containing 377 it differs from the above-mentioned embodiment. Since other points in the present embodiment are the same as those in the above-described embodiment, the same reference numerals as those in the above-described embodiment are given, and description thereof is omitted.
  • the first layer 276 has a portion interposed between the second layer 277 and the first auxiliary electrode 25.
  • the first layer 276 is stacked on the first auxiliary electrode 25, the first side electrode 22, and the first back electrode 23.
  • the first layer 276 is in direct contact with the overcoat 6 and the substrate 1.
  • the thickness of the first layer 276 is, for example, 2 to 7 ⁇ m.
  • the first layer 276 is made of, for example, Ni.
  • the first layer 276 is formed by plating.
  • the second layer 277 is stacked on the first layer 276.
  • the thickness of the second layer 277 is thicker than the thickness of the first layer 276.
  • the thickness of the second layer 277 is, for example, 5 to 15 ⁇ m.
  • the second layer 277 is made of at least one of Cu, Au, and Sn, for example.
  • the second layer 277 is formed by plating.
  • the first layer 376 has a portion interposed between the second layer 377 and the second auxiliary electrode 35.
  • the first layer 376 is laminated on the second auxiliary electrode 35, the second side electrode 32, and the second back electrode 33.
  • the first layer 376 is in direct contact with the overcoat 6 and the substrate 1.
  • the thickness of the first layer 376 is, for example, 2 to 7 ⁇ m.
  • the first layer 376 is made of Ni, for example.
  • the first layer 376 is formed by plating.
  • the second layer 377 is laminated on the first layer 376.
  • the thickness of the second layer 377 is thicker than the thickness of the first layer 376.
  • the thickness of the second layer 377 is, for example, 5 to 15 ⁇ m.
  • the second layer 377 is made of at least one of Cu, Au, and Sn, for example.
  • the second layer 377 is formed by plating.
  • the thickness of the substrate 11 of this embodiment is changed to the substrate in the chip resistor 100 shown in FIG. It is preferable to make it thinner than the thickness of 11 by, for example, about 10 ⁇ m.
  • the chip resistor 101 of the present embodiment is transported in a taped package.
  • a magnet may be disposed below the tape on which the chip resistor 101 is disposed.
  • the first layers 276 and 376 made of Ni can be magnetized when the chip resistor 101 is disposed on the tape. Therefore, a plurality of chip resistors 101 can be aligned on the tape using magnetic force.
  • a configuration in which the first plating electrode 27 includes the first layer 276 and the second layer 277 may be employed in the chip resistor 100 illustrated in FIG. 13.
  • a configuration in which the second plating electrode 37 includes the first layer 376 and the second layer 377 may be adopted in the chip resistor 100 shown in FIG.
  • the chip resistor 101 of this embodiment may be used in place of the chip resistor 100 in the electronic device 800 shown in FIGS. 15 and 18.
  • 21 to 24 are partially enlarged cross-sectional views of a chip resistor according to a modification of the embodiment of the present invention.
  • the first side electrode 22 is formed by sputtering.
  • the first side surface electrode 22 is formed by sputtering, the first main surface electrode 21, the first side surface 13 of the substrate 1, the side surface of the first back electrode 25, and the side surface of the first auxiliary electrode 25. , Only formed.
  • the second side electrode 32 is formed by sputtering. In this modification, the second side surface electrode 32 is formed by sputtering by using the second main surface electrode 31, the second side surface 14 of the substrate 1, the side surface of the second back electrode 35, and the side surface of the second auxiliary electrode 35. , Only formed.
  • the chip resistor 200 of this modification is shown as a modification of the chip resistor 100, the chip resistor according to the second embodiment has a configuration in which the first back electrode 23 and the second back electrode 33 are formed by printing. You may employ
  • the first auxiliary electrode 25 and the second auxiliary electrode 35 are formed by sputtering.
  • the shape of the surface of the first plating electrode 27 reflects the surface of the first main surface electrode 21 and the surface of the overcoat 6. It becomes the shape.
  • the thickness of the second auxiliary electrode 35 is much smaller than the thickness of the overcoat 6, the shape of the surface of the second plating electrode 37 reflects the surface of the second main surface electrode 31 and the surface of the overcoat 6. It becomes the shape.
  • the first side electrode 22, the first back electrode 23, the second side electrode 32, and the second back electrode 33 may be formed by sputtering.
  • the chip resistor 201 of this modification is shown as a modification of the chip resistor 100, the structure in which the first auxiliary electrode 25 and the second auxiliary electrode 35 are formed by sputtering is the chip resistor according to the second embodiment. You may employ
  • the present invention is not limited to the embodiment described above.
  • the specific configuration of each part of the present invention can be changed in various ways.
  • the example in which the resistor 4 has a single strip shape extending along the first direction X1 has been described. However, even if the resistor 4 has a plurality of strip shapes extending along the first direction X1. Good.
  • FIG. 12 in the present embodiment, an example in which the singulation is performed by dicing is shown.
  • the base material 1 is provided with a break groove in advance, and the singulation is performed by breaking along the groove. You may go.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Details Of Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】　レーザーを照射する際に極端に正確な位置精度を必要とせず、且つ、基材の抵抗体が形成された側のメッキ層を、外部の導電層に接合できるチップ抵抗器を提供すること。 【解決手段】　基材１と、第１主面電極２１と、第１主面電極２１に対し第１方向Ｘ１に離間している第２主面電極と、第１主面電極２１および第２主面電極３１に接する抵抗体４と、抵抗体４、第１主面電極２１、および第２主面電極を覆うオーバーコート６と、第１主面電極２１およびオーバーコート６を覆う第１補助電極２５と、第１補助電極２５を覆う第１メッキ電極２７と、を備え、第１補助電極２５は、第１主面電極２１よりも、第１方向Ｘ１側に位置する部位２５９を有する。

Description

チップ抵抗器、および、電子デバイス
　本発明は、チップ抵抗器、および、電子デバイスに関する。
　従来からチップ抵抗器が知られている（たとえば特許文献１参照）。同文献に記載のチップ抵抗器は、絶縁基板と、抵抗体と、保護膜と、メッキと、を備える。抵抗体は絶縁基板の上面に形成されている。保護膜は絶縁基板の上面に形成されている。保護膜は抵抗体を覆っている。メッキは抵抗体に導通している。メッキは、絶縁基板の上面と下面とに形成された部位を有している。メッキにおける絶縁基板の上面側の部位を、メッキ上面部とし、メッキにおける絶縁基板の下面側の部位をメッキ下面部とする。
　従来のチップ抵抗器が実装された状態においては、メッキ下面部を、チップ抵抗器の外部の導体に接合する。当該外部の導体は、絶縁樹脂層に形成されたビアホールの内面に形成される。なお絶縁樹脂層にビアホールを形成するには、絶縁樹脂層にレーザを照射することにより行う。
特開２０１１－１９９１８８号公報
　しかしながら、場合によっては、メッキ上面部を、チップ抵抗器の外部の導体に接合したい、といった要望がある。メッキ上面部を導体に接合する際に、絶縁樹脂層にビアを形成するためのレーザを絶縁樹脂層に照射した場合、メッキ上面部の領域にレーザを確実に照射することは非常に困難である。従来のチップ抵抗器では、メッキ上面部の領域にレーザを確実に照射するためには、極端に正確な位置精度が要求されてしまう。
　本発明は、上記した事情のもとで考え出されたものであって、レーザを照射する際に極端に正確な位置精度を必要とせず、且つ、基材の抵抗体が形成された側のメッキ層を、外部の導電層に接合できるチップ抵抗器を提供することをその主たる課題とする。
　本発明の第１の側面によると、主面を有する基材と、前記主面に形成された第１主面電極と、前記主面に形成され、前記第１主面電極に対し第１方向に離間している第２主面電極と、前記主面に形成され、前記第１主面電極および前記第２主面電極に接する抵抗体と、前記抵抗体、前記第１主面電極、および前記第２主面電極を覆うオーバーコートと、前記第１主面電極および前記オーバーコートを覆う第１補助電極と、前記第１補助電極を覆う第１メッキ電極と、を備え、前記第１補助電極は、前記第１主面電極よりも、前記第１方向側に位置する部位を有する、チップ抵抗器が提供される。
　好ましくは、前記第１メッキ電極は、前記オーバーコートよりも、前記主面の主面の向く方向側に位置する部位を有する。
　好ましくは、前記第１補助電極は、前記第１メッキ電極に覆われ、前記オーバーコートに接する補助電極表面を有し、前記オーバーコートは、前記主面の向く方向と同一方向側を向くオーバーコート表面を有し、前記補助電極表面は、前記オーバーコート表面と面一、もしくは、前記オーバーコート表面よりも前記主面側に位置する。
　好ましくは、前記補助電極表面のうち、前記第１主面電極よりも前記第１方向側に位置する部分は全て、前記オーバーコート表面の最も前記主面の向く方向側の端部の位置との差が、前記主面の向く方向において０～１０μｍの範囲内にある。
　好ましくは、前記補助電極表面のうち、前記第１主面電極よりも前記第１方向側に位置する部分は全て、前記オーバーコート表面の最も前記主面の向く方向側の端部の位置との差が、前記主面の向く方向において０～６μｍの範囲内にある。
　好ましくは、前記第２主面電極および前記オーバーコートを覆う第２補助電極と、前記第２補助電極を覆う第２メッキ電極と、を備え、前記第２補助電極は、前記第２主面電極よりも、前記第１方向とは反対の第２方向側に位置する部位を有する。
　好ましくは、前記基材は、前記主面とは反対側を向く裏面を有し、前記裏面に形成され、前記第１メッキ電極に覆われた第１裏面電極と、前記裏面に形成され、前記第２メッキ電極に覆われた第２裏面電極と、を更に備える。
　好ましくは、前記第１メッキ電極は、前記主面側に位置する主面層を含み、前記主面層は、前記第１裏面電極よりも前記第１方向側に位置している部位を有する。
　好ましくは、前記主面層の前記第１方向における寸法は、２００～２６０μｍである。
　好ましくは、前記第１メッキ電極は、前記裏面側に位置する裏面層を含み、前記裏面層は、前記第１補助電極よりも前記第１方向側に位置している部位を有する。
　好ましくは、前記裏面層の前記第１方向における寸法は、２００～２６０μｍである。
　好ましくは、前記基材は、前記第１方向とは反対の第２方向を向く側面を有し、前記側面を覆う側面電極を更に備え、前記第１メッキ電極は、前記側面電極を覆っている。
　好ましくは、前記側面電極は、スパッタによって形成されている。
　好ましくは、前記第１メッキ電極は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる。
　好ましくは、前記第１メッキ電極は、第１層および第２層を含み、前記第１層は、前記第２層と前記第１補助電極との間に介在している部分を有する。
　好ましくは、前記第１層は、Ｎｉよりなり、前記第２層は、Ｃｕ、Ａｕ、およびＳｎの少なくともいずれかよりなる。
　好ましくは、前記抵抗体と前記オーバーコートとの間に介在するアンダーコートを更に備える。
　本発明の第２の側面によると、本発明の第１の側面によって提供されるチップ抵抗器と、前記チップ抵抗器を包囲している充填樹脂基板と、を備える、電子デバイスが提供される。
　好ましくは、前記充填樹脂基板には、ビアが形成され、前記ビアを規定する内面に形成された導電層を更に備え、前記導電層は、前記第１メッキ電極に直接接している。
　好ましくは、前記導電層は、前記第１メッキ電極のうち、前記基材の前記主面側に位置する部位に直接接している。
　好ましくは、前記導電層は、前記第１メッキ電極のうち、前記基材の前記主面とは反対側の裏面側に位置する部位に直接接している。
　好ましくは、前記導電層および前記第１メッキ電極は、いずれもＣｕよりなる。
本発明の実施形態にかかるチップ抵抗器の平面図（一部透視化）である。 図１のＩＩ－ＩＩ線に沿う断面図である。 図１から第１メッキ電極と第２メッキ電極とを省略した平面図（一部透視化）である。 図３から第１補助電極と第２補助電極とを省略した平面図（一部透視化）である。 図１に示したチップ抵抗器の底面図（一部透視化）である。 図１に示したチップ抵抗器の正面図である。 図１に示したチップ抵抗器の背面図である。 図１に示したチップ抵抗器の左側面図（一部透視化）である。 図１に示したチップ抵抗器の右側面図（一部透視化）である。 図２に示したチップ抵抗器の部分拡大断面図である。 図２に示したチップ抵抗器の部分拡大断面図である。 図１に示したチップ抵抗器の製造方法における一工程を示す断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態にかかる電子デバイスの断面図である。 本発明の実施形態にかかる電子デバイスの製造方法における一工程を示す断面図である。 図１６に続く一工程を示す断面図である。 本発明の実施形態の変形例にかかる電子デバイスの断面図である。 本発明の第２実施形態にかかるチップ抵抗器の部分拡大断面図である。 本発明の第２実施形態にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。 本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。
　図１は、本発明の実施形態にかかるチップ抵抗器の平面図（一部透視化）である。図２は、図１のＩＩ－ＩＩ線に沿う断面図である。
　これらの図に示すチップ抵抗器１００は、基材１と、第１電極部２と、第２電極部３と、抵抗体４と、アンダーコート５と、オーバーコート６と、を備える。図１の横方向におけるチップ抵抗器１００の寸法は、たとえば、５７０～６３０μｍ程度であり、同図の縦方向におけるチップ抵抗器１００の寸法は、たとえば、２７０～３３０μｍ程度であり、図２の縦方向における寸法は、たとえば、１５０μｍ以下である。
　図３は、図１から第１メッキ電極と第２メッキ電極とを省略した平面図（一部透視化）である。図４は、図３から第１補助電極と第２補助電極とを省略した平面図（一部透視化）である。図５は、図１に示したチップ抵抗器の底面図（一部透視化）である。図６は、図１に示したチップ抵抗器の正面図である。図７は、図１に示したチップ抵抗器の背面図である。図８は、図１に示したチップ抵抗器の左側面図（一部透視化）である。図９は、図１に示したチップ抵抗器の右側面図（一部透視化）である。
　図１～図９に示す基材１は直方体状である。基材１は絶縁材料よりなる。このような絶縁材料としてはアルミナなどのセラミックが挙げられる。基材１は、主面１１と、裏面１２と、第１側面１３と、第２側面１４と、第３側面１５と、第４側面１６と、を有する。主面１１、裏面１２、第１側面１３、第２側面１４、第３側面１５、第４側面１６はいずれも平坦である。
　主面１１および裏面１２は互いに反対側を向く。第１側面１３と第２側面１４と第３側面１５と第４側面１６とはいずれも、主面１１および裏面１２につながっている。第１側面１３および第２側面１４は互いに反対側を向く。具体的には、第１側面１３は第２方向Ｘ２を向き、第２側面１４は第１方向Ｘ１を向く。第３側面１５および第４側面１６は互いに反対側を向く。具体的には、第３側面１５は図１における下側を向き、第４側面１６は図１における上側を向く。
　図１０は、図２に示したチップ抵抗器の部分拡大断面図である。
　図１～図４、図９、図１０に示すように、第１電極部２は、第１主面電極２１と、第１側面電極２２と、第１裏面電極２３と、第１補助電極２５と、第１メッキ電極２７と、を含む。第１電極部２は、基材１における第２方向Ｘ２側に形成されている。
　第１主面電極２１は基材１の主面１１に形成されている。第１主面電極２１は主面１１における、第２方向Ｘ２側の領域に形成されている。本実施形態において第１主面電極２１は、主面１１と第１側面１３との境界に至っている。第１主面電極２１は、第１側面１３と面一の端面を有する。図４に示すように、本実施形態においては、第１主面電極２１の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法より小さい。第１主面電極２１を構成する材料は、たとえば銀系メタルグレーズが挙げられる。本実施形態においては、第１主面電極２１は、印刷によって形成される。
　本実施形態とは異なり、第１主面電極２１が主面１１と第１側面１３との境界まで至っていなくてもよい。また、本実施形態とは異なり、第１主面電極２１の方向Ｙ１における寸法が、主面１１の方向Ｙ１の寸法と同一であってもよい。
　図８、図１０等に示す第１側面電極２２は基材１の第１側面１３に形成されている。本実施形態においては、第１側面電極２２は第１側面１３の全面を覆っている。本実施形態とは異なり、第１側面電極２２が第１側面１３の全面を覆っている必要はない。すなわち、第１側面電極２２から第１側面１３が露出していてもよい。第１側面電極２２を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。本実施形態においては、第１側面電極２２はスパッタによって形成される。そのため、第１側面電極２２の厚さは非常に薄い。スパッタによって形成される第１側面電極２２の厚さは、たとえば、１００μｍである。本実施形態とは異なり、第１側面電極２２が印刷によって形成されていてもよい。第１側面電極２２は第１主面電極２１につながっている。これにより、第１側面電極２２は第１主面電極２１に導通している。本実施形態では、第１側面電極２２のスパッタ膜は、第１主面電極２１の上面には形成されていない。
　図５、図１０等に示す第１裏面電極２３は基材１の裏面１２に形成されている。第１裏面電極２３は、裏面１２における、第２方向Ｘ２側の領域に形成されている。第１裏面電極２３は裏面１２と第１側面１３との境界に至っている。図５に示すように、第１裏面電極２３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法と同一である。図５に示したのとは異なり、第１裏面電極２３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法よりも小さくてもよい。本実施形態において、第１裏面電極２３を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。本実施形態においては、第１裏面電極２３はスパッタによって形成される。そのため、第１裏面電極２３の厚さは非常に薄い。スパッタによって形成される第１裏面電極２３の厚さは、たとえば、１００μｍである。第１裏面電極２３は第１側面電極２２につながっている。これにより、第１裏面電極２３は第１側面電極２２に導通している。したがって、第１裏面電極２３と第１側面電極２２と第１主面電極２１とは互いに導通している。本実施形態とは異なり、第１裏面電極２３は、印刷によって形成されていてもよい（変形例として図２１に図示している）。本実施形態では、第１側面電極２２と第１裏面電極２３とは連続してつながっている。
　なお、第１補助電極２５および第１メッキ電極２７についての説明は、オーバーコート６の説明をした後に行う。
　図１１は、図２に示したチップ抵抗器の部分拡大断面図である。
　第２電極部３は、第２主面電極３１と、第２側面電極３２と、第２裏面電極３３と、第２補助電極３５と、第２メッキ電極３７と、を含む。第２電極部３は、基材１における第１方向Ｘ１側に形成されている。
　第２主面電極３１は基材１の主面１１に形成されている。第２主面電極３１は、第１主面電極２１に対し第１方向Ｘ１に離間している。第２主面電極３１は主面１１における、第１方向Ｘ１側の領域に形成されている。本実施形態において第２主面電極３１は、主面１１と第２側面１４との境界に至っている。第２主面電極３１は、第２側面１４と面一の端面を有する。図４に示すように、本実施形態においては、第２主面電極３１の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法より小さい。第２主面電極３１を構成する材料は、たとえば銀系メタルグレーズが挙げられる。本実施形態においては、第２主面電極３１は、印刷によって形成される。
　本実施形態とは異なり、第２主面電極３１が主面１１と第２側面１４との境界まで至っていなくてもよい。また、本実施形態とは異なり、第２主面電極３１の方向Ｙ１における寸法が、主面１１の方向Ｙ１の寸法と同一であってもよい。
　図９、図１１等に示す第２側面電極３２は基材１の第２側面１４に形成されている。本実施形態においては、第２側面電極３２は第２側面１４の全面を覆っている。本実施形態とは異なり、第２側面電極３２が第２側面１４の全面を覆っている必要はない。すなわち、第２側面電極３２から第２側面１４が露出していてもよい。第２側面電極３２を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。本実施形態においては、第２側面電極３２はスパッタによって形成される。そのため、第２側面電極３２の厚さは非常に薄い。スパッタによって形成される第２側面電極３２の厚さは、たとえば、１００μｍである。本実施形態とは異なり、第２側面電極３２が印刷によって形成されていてもよい。第２側面電極３２は第２主面電極３１につながっている。これにより、第２側面電極３２は第２主面電極３１に導通している。本実施形態では、第２側面電極３２のスパッタ膜は、第１主面電極３１の上面には形成されていない。
　図５、図１１等に示す第２裏面電極３３は基材１の裏面１２に形成されている。第２裏面電極３３は、裏面１２における、第１方向Ｘ１側の領域に形成されている。第２裏面電極３３は裏面１２と第２側面１４との境界に至っている。図５に示すように、第２裏面電極３３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法と同一である。図５に示したのとは異なり、第２裏面電極３３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法よりも小さくてもよい。本実施形態において、第２裏面電極３３を構成する材料は、たとえば、ＮｉやＣｒが挙げられる。本実施形態においては、第２裏面電極３３はスパッタによって形成される。そのため、第２裏面電極３３の厚さは非常に薄い。スパッタによって形成される第２裏面電極３３の厚さは、たとえば、１００μｍである。第２裏面電極３３は第２側面電極３２につながっている。これにより、第２裏面電極３３は第２側面電極３２に導通している。したがって、第２裏面電極３３と第２側面電極３２と第２主面電極３１とは互いに導通している。本実施形態とは異なり、第２裏面電極３３は、印刷によって形成されていてもよい（変形例として図２２に図示している）。本実施形態では、第２側面電極３２と第１裏面電極３３とは連続してつながっている。
　なお、第２補助電極３５および第２メッキ電極３７についての説明は、オーバーコート６の説明をした後に行う。
　図１～図４、図１０、図１１に示す抵抗体４は基材１の主面１１に形成されている。抵抗体４は、第１主面電極２１および第２主面電極３１に接している。抵抗体４は、第１主面電極２１と第２主面電極３１との間に電気的に介在している。抵抗体４と主面１１との間には、第１主面電極２１の一部分が介在している。同様に、抵抗体４と主面１１との間には第２主面電極３１の一部分が介在している。図４に示すように、抵抗体４は、第１主面電極２１および第２主面電極３１に跨るように形成されている。本実施形態においては、抵抗体４の第１方向Ｘ１における寸法は、主面１１の第１方向Ｘ１における寸法より小さい。抵抗体４の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法より小さい。抵抗体４は、たとえば酸化ルテニウム等の抵抗材料よりなる。抵抗体４は、たとえば、印刷によって形成される。
　本実施形態とは異なり、抵抗体４の第１方向Ｘ１における寸法が、主面１１の第１方向Ｘ１における寸法と同一であってもよい。また、抵抗体４の方向Ｙ１における寸法が主面１１の方向Ｙ１における寸法と同一であってもよい。更に、図２等では、抵抗体４と主面１１との間に第１主面電極２１が介在している例を示したが、抵抗体４が主面１１と第１主面電極２１との間に介在していてもよい。同様に、図２等では、抵抗体４と主面１１との間に第２主面電極３１が介在している例を示したが、抵抗体４が主面１１と第２主面電極３１との間に介在していてもよい。
　図１～図４、図１０、図１１に示すアンダーコート５は抵抗体４を覆っている。図２に示すように、アンダーコート５と主面１１との間には抵抗体４が介在している。アンダーコート５は、トリミング時の抵抗体４への熱衝撃を緩和するためのものである。本実施形態においては、アンダーコート５の第１方向Ｘ１における寸法は、抵抗体４の第１方向Ｘ１における寸法よりも大きい。そのため、アンダーコート５は、第１主面電極２１および第２主面電極３１に直接接している。また、アンダーコート５の方向Ｙ１における寸法は、抵抗体４の方向Ｙ１における寸法よりも大きい。そのため、アンダーコート５は主面１１に直接接している。アンダーコート５はガラス系の材料よりなる。このようなガラス系の材料としては、ホウケイ酸鉛系ガラスが挙げられる。アンダーコート５は、たとえば、印刷によって形成される。
　抵抗体４およびアンダーコート５には、トリミング溝７９が形成されている。トリミング溝７９を形成してトリミングを行うことにより、チップ抵抗器１００の抵抗値が調整される。
　図１～図４、図６、図７、図１０、図１１に示すオーバーコート６は、第１主面電極２１と第２主面電極３１と抵抗体４とを覆っている。オーバーコート６は絶縁材料よりなる。このような絶縁材料としてはエポキシ樹脂が挙げられる。図２に示すように、オーバーコート６は、第１主面電極２１と第２主面電極３１とアンダーコート５とに直接接している。オーバーコート６と主面１１との間には、第１主面電極２１が介在している。また、オーバーコート６と主面１１との間には、第２主面電極３１が介在している。オーバーコート６と抵抗体４との間には、アンダーコート５が介在している。本実施形態においては、図３、図４に示すように、オーバーコート６の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法と同一である。そのため、オーバーコート６は主面１１と直接接している。オーバーコート６は、たとえば、印刷によって形成される。
　オーバーコート６は、オーバーコート表面６１を有する。オーバーコート表面６１は、主面１１の向く方向Ｚ１側を向く。オーバーコート表面６１は、平坦面６１１と第１曲面６１２と第２曲面６１３とを有する。図４では、平坦面６１１と第１曲面６１２との境界、および、平坦面６１１と第２曲面６１３との境界を、想像線（２点鎖線）を用いて示している。
　平坦面６１１は、方向Ｚ１視（主面１１の平面視）において、抵抗体４に重なっている。平坦面６１１は主面１１と平行な面である。図４に示すように、本実施形態において平坦面６１１は、方向Ｚ１視において、第１主面電極２１と第２主面電極３１との間に位置している。図１０に示すように、第１曲面６１２は、平坦面６１１から連続するようにつながっている。第１曲面６１２は、平坦面６１１から第２方向Ｘ２に向かうにつれて主面１１に近づく形状である。第１曲面６１２は第１主面電極２１に接している。図１１に示すように、第２曲面６１３は、平坦面６１１から連続するようにつながっている。第２曲面６１３は、平坦面６１１から第１方向Ｘ１に向かうにつれて主面１１に近づく形状である。第２曲面６１３は第２主面電極３１に接している。
　第１補助電極２５は、第１主面電極２１およびオーバーコート６を覆っている。第１補助電極２５は、第１主面電極２１およびオーバーコート６に直接接している。第１補助電極２５と主面１１との間に、第１主面電極２１およびオーバーコート６が介在している。図１０に示すように、第１補助電極２５は、第１主面電極２１よりも、第１方向Ｘ１側に位置する部位２５９を有する。換言すれば、第１補助電極２５は、方向Ｚ１視（主面１１の平面視）において、第１主面電極２１を越えて基材１の中心側まで延びている。そのため、第１補助電極２５の第１方向Ｘ１側の端部は、第１主面電極２１よりも、第１方向Ｘ１側に位置している。一方、第１補助電極２５の第２方向Ｘ２側の端部は、方向Ｚ１視において、主面１１のうち第２方向Ｘ２側の端部まで至っている。第１補助電極２５は、樹脂と銀粉末とを含む樹脂銀系材料よりなる。第１補助電極２５の側面は、第１側面電極２２により覆われている。すなわち、第１補助電極２５と、第１主面電極２１と、基材１の第１側面１３とは、第１側面電極２２により覆われている。
　図１０に示すように、第１補助電極２５は第１補助電極表面２５１を有する。第１補助電極表面２５１は第１メッキ電極２７に覆われ、オーバーコート６に接する。本実施形態においては、第１補助電極表面２５１は、オーバーコート表面６１と面一である。同図に示す場合、第１補助電極表面２５１は平坦面６１１と面一となっている。一方、図１３に示すように、第１補助電極表面２５１は、オーバーコート表面６１よりも主面１１側に位置していてもよい。同図に示す場合、第１補助電極表面２５１は第１曲面６１２に接している。好ましくは、第１補助電極表面２５１のうち、第１主面電極２１よりも第１方向Ｘ１側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１０、図１３における高低差）が、方向Ｚ１において０～１０μｍの範囲内にある。更に好ましくは、第１補助電極表面２５１のうち、第１主面電極２１よりも第１方向Ｘ１側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１０、図１３における高低差）が、方向Ｚ１において０～６μｍの範囲内にある。第１補助電極表面２５１は、第１主面電極２１の上方に位置する部分から、オーバーコート６の上方に位置する部分に渡って略平坦面となっている。すなわち、第１補助電極表面２５１は、第１主面電極２１およびオーバーコート６を覆っているが、第１補助電極表面２５１には、第１主面電極２１からオーバーコート６にかけての高さの変化が反映されていない。
　第１補助電極２５を形成するには、以下に述べるような工程を経る。図１２は、図１に示したチップ抵抗器の製造方法における一工程を示す断面図である。同図に示すように、切断される前の基材１の主面１１に形成された複数のオーバーコート６どうしの間に、導電材料８９３を印刷する。導電材料８９３がオーバーコート６を過度に覆ってしまうことのないように、印刷する導電材料８９３の量は適宜調整される。印刷される導電材料８９３の量にはばらつきがある。本実施形態において導電材料８９３の量が所望の量である場合、図１３に示すように、第１補助電極表面２５１は、オーバーコート表面６１よりも主面１１側に位置することとなる。一方、導電材料８９３の量が所望の量よりも多かった場合には、図１０に示したように、第１補助電極表面２５１は平坦面６１１と面一となりうる。導電材料８９３の粘度は比較的小さい。これにより、第１補助電極表面２５１をより平坦にすることができる。印刷された導電材料８９３は、硬化および焼成される。なお、図１２に示す２点差線に沿って、個片化のため、基材１はダイシングされる。
　図１、図２、図１０に示す第１メッキ電極２７は、第１補助電極２５と、第１側面電極２２と、第１裏面電極２３とを覆っている。第１メッキ電極２７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる。第１メッキ電極２７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかを含む合金であってもよいし、特に、銅を主成分とする銅合金であってもよい。本実施形態では、第１メッキ電極２７はＣｕよりなる。第１メッキ電極２７からはオーバーコート６が露出している。第１メッキ電極２７の厚さは、たとえば、６～１５μｍである。第１メッキ電極２７は、オーバーコート６よりも、方向Ｚ１側に位置する部位を有している。すなわち、図１０において、第１メッキ電極２７の上面は、オーバーコート表面６１よりも上位に位置している。本実施形態と異なり、第１メッキ電極２７の上面がオーバーコート表面６１と面一であってもよい。図１３のように、オーバーコート表面６１よりも第１補助電極２５の第１補助電極表面２５１が低い場合には、第１メッキ電極２７の厚みはオーバーコート表面６１と第１補助電極表面２５との段差よりも厚くなるように形成されるので、第１メッキ電極２７の上面はオーバーコート表面６１よりも高くなる。これにより、中心部分（オーバーコート６が露出する部分）が凹で、両端のメッキ部分が凸の表面形状のチップになる。
　第１メッキ電極２７は、第１主面層２７１と、第１側面層２７２と、第１裏面層２７３と、を有する。
　第１主面層２７１は、第１メッキ電極２７のうち、基材１の主面１１側に位置する部位である。第１主面層２７１は、第１補助電極２５およびオーバーコート６を覆っている。より具体的には、第１主面層２７１は、第１補助電極２５における第１補助電極表面２５１と、オーバーコート６におけるオーバーコート表面６１とを覆っている。本実施形態においては更に、第１主面層２７１は、オーバーコート表面６１における平坦面６１１の一部を覆っている。図１０に示すように、第１主面層２７１は、第１裏面電極２３よりも第１方向Ｘ１側に位置する部位を有する。すなわち、図１０において、第１主面層２７１の右端は、第１裏面電極２３よりも右側に位置している。第１主面層２７１の第１方向Ｘ１における寸法Ｌ２１（図１参照）は、たとえば、２００～２６０μｍである。第１主面層２７１の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法よりも大きい。
　第１側面層２７２は、第１補助電極２５と第１側面電極２２とを覆っている。第１側面層２７２は第１主面層２７１につながっている。図８に示すように、第１側面層２７２の方向Ｙ１における寸法は、第１側面１３の方向Ｙ１における寸法よりも大きい。
　第１裏面層２７３は、第１メッキ電極２７のうち、基材１の裏面１２側に位置する部位である。第１裏面層２７３は第１裏面電極２３を覆っている。図１０に示すように、第１裏面層２７３は、第１補助電極２５よりも第１方向Ｘ１側に位置する部位を有する。すなわち、同図において、第１裏面層２７３の右端は、第１補助電極２５よりも右側に位置している。第１裏面層２７３の第１方向Ｘ１における寸法Ｌ２２（図５参照）は、たとえば、２００～２６０μｍである。第１裏面層２７３は、第１主面層２７１とほぼ同一の形状であることが好ましい。第１裏面層２７３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法よりも大きい。
　第２補助電極３５は、第２主面電極３１およびオーバーコート６を覆っている。第２補助電極３５は、第２主面電極３１およびオーバーコート６に直接接している。第２補助電極３５と主面１１との間に、第２主面電極３１およびオーバーコート６が介在している。図１１に示すように、第２補助電極３５は、第２主面電極３１よりも、第２方向Ｘ２側に位置する部位３５９を有する。換言すれば、第２補助電極３５は、方向Ｚ１視において、第２主面電極３１を越えて基材１の中心側まで延びている。そのため、第２補助電極３５の第２方向Ｘ２側の端部は、第２主面電極３１よりも、第２方向Ｘ２側に位置している。一方、第２補助電極３５の第１方向Ｘ１側の端部は、方向Ｚ１視において、主面１１のうち第１方向Ｘ１側の端部まで至っている。第２補助電極３５は、樹脂と銀粉末とを含む樹脂銀系材料よりなる。また、第２補助電極３５の側面は、第２側面電極３２により覆われている。すなわち、第２補助電極３５と、第２主面電極３１と、基材１の第２側面１４とは、第２側面電極３２により覆われている。
　図１１に示すように、第２補助電極３５は第２補助電極表面３５１を有する。第２補助電極表面３５１は第２メッキ電極３７に覆われ、オーバーコート６に接する。本実施形態においては、第２補助電極表面３５１は、オーバーコート表面６１と面一である。同図に示す場合、第２補助電極表面３５１は平坦面６１１と面一となっている。一方、図１４に示すように、第２補助電極表面３５１は、オーバーコート表面６１よりも主面１１側に位置していてもよい。同図に示す場合、第２補助電極表面３５１は第２曲面６１３に接している。好ましくは、第２補助電極表面３５１のうち、第２主面電極３１よりも第２方向Ｘ２側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１１、図１４における高低差）が、方向Ｚ１において０～１０μｍの範囲内にある。更に好ましくは、第２補助電極表面３５１のうち、第２主面電極３１よりも第２方向Ｘ２側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１１、図１４における高低差）が、方向Ｚ１において０～６μｍの範囲内にある。第２補助電極表面３５１は、第２主面電極３１の上方に位置する部分から、オーバーコート６の上方に位置する部分に渡って略平坦面となっている。すなわち、第２補助電極表面３５１は、第２主面電極３１およびオーバーコート６を覆っているが、第２補助電極表面３５１には、第２主面電極３１からオーバーコート６にかけての高さの変化が反映されていない。
　第２補助電極３５を形成するには、第１補助電極２５を形成するのと同様の工程を経るため、第２補助電極３５を形成する工程の説明については、省略する。
　図１、図２、図１１に示す第２メッキ電極３７は、第２補助電極３５と、第２側面電極３２と、第２裏面電極３３とを覆っている。第２メッキ電極３７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる。第２メッキ電極３７は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかを含む合金であってもよいし、特に、銅を主成分とする銅合金であってもよい。本実施形態では、第２メッキ電極３７はＣｕよりなる。第２メッキ電極３７からはオーバーコート６が露出している。第２メッキ電極３７の厚さは、たとえば、６～１５μｍである。第２メッキ電極３７は、オーバーコート６よりも、方向Ｚ１側に位置する部位を有している。すなわち、図１１において、第２メッキ電極３７の上面は、オーバーコート表面６１よりも上位に位置している。本実施形態と異なり、第２メッキ電極３７の上面がオーバーコート表面６１と面一であってもよい。
　第２メッキ電極３７は、第２主面層３７１と、第２側面層３７２と、第２裏面層３７３と、を有する。
　第２主面層３７１は、第２メッキ電極３７のうち、基材１の主面１１側に位置する部位である。第２主面層３７１は、第２補助電極３５およびオーバーコート６を覆っている。より具体的には、第２主面層３７１は、第２補助電極３５における第２補助電極表面３５１と、オーバーコート６におけるオーバーコート表面６１とを覆っている。本実施形態においては更に、第２主面層３７１は、オーバーコート表面６１における平坦面６１１の一部を覆っている。図１１に示すように、第２主面層３７１は、第２裏面電極３３よりも第２方向Ｘ２側に位置する部位を有する。すなわち、同図において、第２主面層３７１の左端は、第２裏面電極３３よりも左側に位置している。第２主面層３７１の第２方向Ｘ２における寸法Ｌ３１（図１参照）は、たとえば、２００～２６０μｍである。第２主面層３７１の方向Ｙ１における寸法は、主面１１の方向Ｙ１における寸法よりも大きい。
　第２側面層３７２は、第２補助電極３５と第２側面電極３２とを覆っている。第２側面層３７２は第２主面層３７１につながっている。図９に示すように、第２側面層３７２の方向Ｙ１における寸法は、第２側面１４の方向Ｙ１における寸法よりも大きい。
　第２裏面層３７３は、第２メッキ電極３７のうち、基材１の裏面１２側に位置する部位である。第２裏面層３７３は第２裏面電極３３を覆っている。図１１に示すように、第２裏面層３７３は、第２補助電極３５よりも第２方向Ｘ２側に位置する部位を有する。すなわち、同図において、第２裏面層３７３の左端は、第２補助電極３５よりも左側に位置している。第２裏面層３７３の第２方向Ｘ２における寸法Ｌ３２（図５参照）は、たとえば、２００～２６０μｍである。第２裏面層３７３は、第２主面層３７１とほぼ同一の形状であることが好ましい。第２裏面層３７３の方向Ｙ１における寸法は、裏面１２の方向Ｙ１における寸法よりも大きい。
　図１５は、本発明の実施形態にかかる電子デバイスの断面図である。
　同図に示す電子デバイス８００は、チップ抵抗器１００と、充填樹脂基板８０３と、第１導電層８０４と、第２導電層８０５と、を備える。
　充填樹脂基板８０３はチップ抵抗器１００を包囲している。図１５に示す電子デバイス８００においては、基材１の裏面１２が下側を向いている。充填樹脂基板８０３はチップ抵抗器１００に密着している。具体的には、第１メッキ電極２７、第２メッキ電極３７、基材１、ないしオーバーコート６と、充填樹脂基板８０３と、の間には、隙間が無い。充填樹脂基板８０３は、たとえば絶縁性の樹脂よりなる。このような樹脂としてはガラスエポキシ樹脂が挙げられる。充填樹脂基板８０３には第１ビア８０９および第２ビア８１０が形成されている。第１ビア８０９および第２ビア８１０は充填樹脂基板８０３の表面から凹んでいる。
　第１導電層８０４および第２導電層８０５を構成する材料は、特に限定されないが、本実施形態ではＣｕである。第１導電層８０４は、充填樹脂基板８０３の表面と第１ビア８０９を規定する内面とに形成されている。第１導電層８０４は、チップ抵抗器１００に物理的および電気的に接続している。第１導電層８０４は、第１メッキ電極２７における第１主面層２７１に直接接している。一方、第２導電層８０５は、充填樹脂基板８０３の表面と第２ビア８１０を規定する内面とに形成されている。第２導電層８０５は、チップ抵抗器１００に物理的および電気的に接続している。第２導電層８０５は、第２メッキ電極３７における第２主面層３７１に直接接している。
　次に、電子デバイス８００の製造方法の一例について簡単に説明する。
　既知の方法により、図１６に示すように、チップ抵抗器１００が内蔵された充填樹脂基板８０３を作製する。この作製工程には、予め硬化された基板上にチップ抵抗器１００を配置する工程が含まれる。予め硬化された基板上にチップ抵抗器１００を配置するこの工程では、チップ抵抗器１００を基板に置くときにチップ抵抗器１００に応力が加わる。本願ではこのときにチップ抵抗器１００が割れるのを効果的に防止できる。詳細は後述する。
　次に、図１７に示すように、充填樹脂基板８０３にレーザ８９１を照射することにより、充填樹脂基板８０３に第１ビア８０９および第２ビア８１０を形成する。レーザ８９１の照射範囲は、第１主面層２７１、および、第２主面層３７１の各々の中央になるようにする。
　次に、第１ビア８０９および第２ビア８１０の各々を規定する内面と充填樹脂基板８０３の表面とに、酸性の液体を用いて酸処理を行う。次に、第１ビア８０９を規定する内面と充填樹脂基板８０３の表面とに第１導電層８０４（図１５参照）を、第２ビア８１０を規定する内面と充填樹脂基板８０３の表面とに第２導電層８０５（図１５参照）を、それぞれ形成する。第１導電層８０４および第２導電層８０５の形成は、メッキにより行う。このようにして、電子デバイス８００を製造できる。
　図１５では、第１メッキ電極２７に導通する導電層は、第１導電層８０４の一つのみである例を示しているが、第１メッキ電極２７に導通する導電層は、複数であってもよい。同様に、第２メッキ電極３７に導通する導電層は、第２導電層８０５の一つのみである例を示しているが、第２メッキ電極３７に導通する導電層は、複数であってもよい。
　図１８は、本発明の実施形態の変形例にかかる電子デバイスの断面図である。
　同図に示す電子デバイス８００は、チップ抵抗器１００の表裏が逆になっている点において、図１５に示した電子デバイス８００と異なる。具体的には、図１８に示す電子デバイス８００においては、基材１の主面１１が下側を向いている。第１導電層８０４および第２導電層８０５は、チップ抵抗器１００に物理的および電気的に接続している。第１導電層８０４は、第１メッキ電極２７における第１裏面層２７３に直接接している。一方、第２導電層８０５は、第２メッキ電極３７における第２裏面層３７３に直接接している。図１８に示す電子デバイス８００の製造方法は、図１５に示した電子デバイス８００の製造方法と同様であるから、説明を省略する。
　次に、本実施形態の作用効果について説明する。
　図１０に示したように、本実施形態においては、第１補助電極２５は、第１主面電極２１よりも、第１方向Ｘ１側に位置する部位を有する。このような構成は、第１補助電極２５の第１方向Ｘ１における寸法を大きくするのに適する。第１補助電極２５の第１方向Ｘ１における寸法を大きくできると、第１補助電極２５を覆う第１メッキ電極２７の主面１１の部分（すなわち第１主面層２７１）の、第１方向Ｘ１における寸法を大きくできる。第１主面層２７１の第１方向Ｘ１における寸法を大きくできると、第１主面層２７１におけるレーザ８９１の照射領域を十分に確保することができる。そのため、レーザ８９１を照射する際に極端に正確な位置精度を必要とすることなく、充填樹脂基板８０３における、方向Ｚ１視において第１主面層２７１に重なる領域に、第１ビア８０９を確実に形成することができる。これにより、レーザ８９１を照射する際に極端に正確な位置精度を必要とすることなく、第１主面層２７１を、チップ抵抗器１００の外部の導電層である第１導電層８０４に接合することができる。
　第１主面層２７１の第１方向Ｘ１における寸法を大きくできると、オーバーコート６における第１メッキ電極２７から露出している領域を、小さくすることができる。そのため、レーザ８９１が誤ってオーバーコート６に照射してしまいオーバーコート６が損傷することを、防止できる。
　図１１に示したように、本実施形態においては、第２補助電極３５は、第２主面電極３１よりも、第２方向Ｘ２側に位置する部位を有する。このような構成によると、上述したのと同様の理由により、レーザ８９１を照射する際に極端に正確な位置精度を必要とすることなく、第２主面層３７１を、チップ抵抗器１００の外部の導電層である第２導電層８０５に接合することができる。このような構成によっても、オーバーコート６における第２メッキ電極３７から露出している領域を小さくできる。そのため、レーザ８９１が誤ってオーバーコート６に照射してしまいオーバーコート６が損傷することを、防止できる。
　一般に、メッキを施す電極の面積が大きいほど、メッキの形状を所望の形状に形成しやすい。本実施形態においては、第１補助電極２５の第１方向Ｘ１における寸法を大きくできるため、第１補助電極２５を覆う第１メッキ電極２７の形状を所望の形状に形成しやすい。同様に、第２補助電極３５の第２方向Ｘ２における寸法を大きくできるため、第２補助電極３５を覆う第２メッキ電極３７の形状を所望の形状に形成しやすい。
　図１０に示したように、本実施形態においては、第１メッキ電極２７は、オーバーコート６よりも、方向Ｚ１側に位置する部位を有している。このような構成によると、たとえばノズルでチップ抵抗器１００の主面１１側を吸着する場合、ノズルは、第１メッキ電極２７の主面１１側の部分（すなわち第１主面層２７１）に当接し、オーバーコート６に直接当接しにくい。特に、従来のように電極の幅が小さく、オーバーコートが露出する幅が大きい場合に比べて、ノズルがオーバーコート６に当接しにくい。オーバーコート６を直接吸着した状態でマウントが行われると、マウント時にチップに加わる応力が大きくなり割れやすくなるが、本実施形態ではノズルがオーバーコート６に当接しにくいので、チップ抵抗器１００の割れの発生を抑制できる。また本実施形態では、上述のように、第１主面層２７１の第１方向Ｘ１における寸法を大きくできる。そのため、ノズルが、主面１１側を吸着したチップ抵抗器１００をマウント対象にマウントする場合、チップ抵抗器１００における基材１のより内側に力がかかる。そのため、基材１を折る力を減少させることができ、基材１が折れたり割れたりする不具合を抑制できる。
　図１１に示したように、本実施形態においては、第２メッキ電極３７は、オーバーコート６よりも、方向Ｚ１側に位置する部位を有している。このような構成によると、上述したのと同様の理由により、基材１が折れたり割れたりする不具合を更に抑制できる。
　本実施形態においては、第１補助電極２５は、第１メッキ電極２７に覆われ、オーバーコート６に接する第１補助電極表面２５１を有する。オーバーコート６は、方向Ｚ１側を向くオーバーコート表面６１を有する。第１補助電極表面２５１は、オーバーコート表面６１と面一、もしくは、オーバーコート表面６１よりも主面１１側に位置する。このような構成によると、オーバーコート表面６１を覆う第１メッキ電極２７の図１０の上面の位置を、過度に高くする必要がない。これは、方向Ｚ１におけるチップ抵抗器１００の寸法を小さくするのに適する。
　本実施形態においては、第２補助電極３５は、第２メッキ電極３７に覆われ、オーバーコート６に接する第２補助電極表面３５１を有する。第２補助電極表面３５１は、オーバーコート表面６１と面一、もしくは、オーバーコート表面６１よりも主面１１側に位置する。このような構成は、上述したのと同様に、方向Ｚ１におけるチップ抵抗器１００の寸法を小さくするのに適する。
　本実施形態においては、第１補助電極表面２５１のうち、第１主面電極２１よりも第１方向Ｘ１側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１０、図１３における高低差）が、方向Ｚ１において０～１０μｍの範囲内にある。好ましくは、第１補助電極表面２５１のうち、第１主面電極２１よりも第１方向Ｘ１側に位置する部分は全て、オーバーコート表面６１の最も方向Ｚ１側の端部の位置との差（図１０、図１３における高低差）が、方向Ｚ１において０～６μｍの範囲内にある。すなわち、第１補助電極表面２５１のうち、第１主面電極２１よりも第１方向Ｘ１側に位置する部分は、ほぼ平坦である。このような構成によると、第１メッキ電極２７における第１主面層２７１の上面を平坦にすることができる。第１主面層２７１の上面を平坦にできると、第１主面層２７１と充填樹脂基板８０３との間に不要な隙間が生じることを防止できる。同様に、第２主面層３７１と充填樹脂基板８０３との間に不要な隙間が生じることを防止できる。
　本実施形態において基材１は、主面１１とは反対側を向く裏面１２を有する。チップ抵抗器１００は、第１裏面電極２３と第２裏面電極３３とを備える。第１裏面電極２３は、裏面１２に形成され、第１メッキ電極２７に覆われている。第２裏面電極３３は、裏面１２に形成され、第２メッキ電極３７に覆われている。このような構成によると、図１８に示したように、第１メッキ電極２７のうち、第１裏面電極２３を覆う部分（第１裏面層２７３）を、第１導電層８０４に接合することができる。そのため、チップ抵抗器１００は、図１５に示したように、第１主面層２７１を第１導電層８０４に接合でき、且つ、図１８に示したように、第１裏面層２７３を第１導電層８０４に接合することもできる。同様に、チップ抵抗器１００は、図１５に示したように、第２主面層３７１を第２導電層８０５に接合でき、且つ、図１８に示したように、第２裏面層３７３を第２導電層８０５に接合することもできる。すなわち、チップ抵抗器１００は、表裏の区別なく、充填樹脂基板８０３内に配置することができる。従来のように電極の幅が裏面のみ広い場合、チップ抵抗器の実装方向が決まっているので、図１８のように、チップ抵抗器の裏面側からレーザを照射して内蔵基板の表面と導通をとる必要がある。しかし、図１５のように、チップの表面側から導通をとる場合もあり、その両方の場合に対応できるように、従来は、裏面が上を向いて収納されたものと、表面が上を向いて収納されたものの２種類テーピングを提供していた。ここで、本実施形態では、同じチップ抵抗器１００で表裏いずれの側から導通させる場合でも対応できるので、テーピングは１種類で済み、従来のようにテーピングを２種類用意する必要がない。
　また、チップ抵抗器１００に対して充填樹脂基板８０３の表面側および裏面側の両方を導通させるような使い方も可能である。つまり、図１５において、第２主面層３７１側（第１主面層２７１側）だけでなく、第２裏面層３７３側（第１裏面層２７３側）にもビアが設けられ、基板の裏面と導通をとるような構造である。このような使い方も従来の構造ではできない。
　次に、図１９、図２０を用いて、本発明の第２実施形態について説明する。
　図１９、図２０は、本発明の第２実施形態にかかるチップ抵抗器の部分拡大断面図である。
　図１９、図２０に示すように、本実施形態は、第１メッキ電極２７が第１層２７６および第２層２７７を含む点、および、第２メッキ電極３７が第１層３７６および第２層３７７を含む点、において、上述の実施形態とは異なる。本実施形態におけるその他の点は上述の実施形態と同一であるから、上述の実施形態における符号と同一の符号を付して、説明を省略する。
　図１９に示すように、第１層２７６は、第２層２７７と第１補助電極２５との間に介在している部分を有する。本実施形態において第１層２７６は、第１補助電極２５と、第１側面電極２２と、第１裏面電極２３とに積層されている。本実施形態において第１層２７６は、オーバーコート６と、基材１とに直接接している。第１層２７６の厚さは、たとえば、２～７μｍである。第１層２７６は、たとえばＮｉよりなる。第１層２７６はメッキによって形成される。
　第２層２７７は、第１層２７６に積層されている。本実施形態においては、第２層２７７の厚さは、第１層２７６の厚さよりも厚い。第２層２７７の厚さは、たとえば、５～１５μｍである。第２層２７７は、たとえば、Ｃｕ、Ａｕ、およびＳｎの少なくともいずれかよりなる。第２層２７７は、メッキによって形成される。
　図２０に示すように、第１層３７６は、第２層３７７と第２補助電極３５との間に介在している部分を有する。本実施形態において第１層３７６は、第２補助電極３５と、第２側面電極３２と、第２裏面電極３３とに積層されている。本実施形態において第１層３７６は、オーバーコート６と、基材１とに直接接している。第１層３７６の厚さは、たとえば、２～７μｍである。第１層３７６は、たとえばＮｉよりなる。第１層３７６はメッキによって形成される。
　第２層３７７は、第１層３７６に積層されている。本実施形態においては、第２層３７７の厚さは、第１層３７６の厚さよりも厚い。第２層３７７の厚さは、たとえば、５～１５μｍである。第２層３７７は、たとえば、Ｃｕ、Ａｕ、およびＳｎの少なくともいずれかよりなる。第２層３７７は、メッキによって形成される。
　チップ抵抗器１０１の厚さを、チップ抵抗器１００の厚さと同程度に維持するためには、本実施形態の基材１１の厚さを、図１０等に示したチップ抵抗器１００における基材１１の厚さよりも、たとえば１０μｍ程度薄くすることが好ましい。
　本実施形態によると、図１～図１８を参照して説明した実施形態の作用効果に加え、以下の作用効果を奏する。
　本実施形態のチップ抵抗器１０１は、テーピング梱包されて、運搬される。テーピング梱包する際に、チップ抵抗器１０１を配置するテープの下部に磁石が配置されることがある。本実施形態においては、Ｎｉは強磁性体であるから、チップ抵抗器１０１をテープに配置する際、Ｎｉよりなる第１層２７６，３７６に磁性を帯びさせることができる。そのため、磁力を用いて、テープ上にて複数のチップ抵抗器１０１を整列させることができる。
　なお、第１メッキ電極２７が第１層２７６および第２層２７７を含む構成を、図１３に示したチップ抵抗器１００に採用してもよい。同様に、第２メッキ電極３７が第１層３７６および第２層３７７を含む構成を、図１４に示したチップ抵抗器１００に採用してもよい。本実施形態のチップ抵抗器１０１を、図１５、図１８に示した電子デバイス８００におけるチップ抵抗器１００に代えて用いてもよい。
　図２１～図２４は、本発明の実施形態の変形例にかかるチップ抵抗器の部分拡大断面図である。
　図２１、図２２に示すチップ抵抗器２００は、第１裏面電極２３および第２裏面電極３３が印刷によって形成されている点において、第１実施形態にかかるチップ抵抗器１００と異なる。チップ抵抗器２００のその他の点は、チップ抵抗器１００と同様であるから、説明を省略する。なお、チップ抵抗器２００では、第１側面電極２２はスパッタによって形成される。本変形例では、第１側面電極２２は、スパッタによって、第１主面電極２１と、基材１の第１側面１３と、第１裏面電極２５の側面と、第１補助電極２５の側面と、のみに形成されている。なお、チップ抵抗器２００では、第２側面電極３２はスパッタによって形成される。本変形例では、第２側面電極３２は、スパッタによって、第２主面電極３１と、基材１の第２側面１４と、第２裏面電極３５の側面と、第２補助電極３５の側面と、のみに形成されている。
　本変形例のチップ抵抗器２００はチップ抵抗器１００の変形例として示したが、第１裏面電極２３および第２裏面電極３３が印刷によって形成される構成を、第２実施形態にかかるチップ抵抗器１０１の変形例として採用してもよい。
　図２３、図２４に示すチップ抵抗器２０１は、第１補助電極２５および第２補助電極３５がスパッタによって形成されている点において、第１実施形態にかかるチップ抵抗器１００と異なる。この場合、第１補助電極２５の厚みはオーバーコート６の厚みなどよりも大分小さいので、第１メッキ電極２７の表面の形状は、第１主面電極２１の表面およびオーバーコート６の表面を反映した形状となる。同様に、第２補助電極３５の厚みはオーバーコート６の厚みなどよりも大分小さいので、第２メッキ電極３７の表面の形状は、第２主面電極３１の表面およびオーバーコート６の表面を反映した形状となる。本変形例においては、第１側面電極２２と、第１裏面電極２３と、第２側面電極３２と、第２裏面電極３３とを、スパッタによって形成するとよい。
　本変形例のチップ抵抗器２０１はチップ抵抗器１００の変形例として示したが、第１補助電極２５および第２補助電極３５がスパッタによって形成されている構成を、第２実施形態にかかるチップ抵抗器１０１の変形例として採用してもよい。また、チップ抵抗器２００と、チップ抵抗器２０１と、を組み合わせてもよい。
　本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。上述した説明では、抵抗体４が第１方向Ｘ１に沿って延びる一つの帯状である例を示したが、抵抗体４が、第１方向Ｘ１に沿って延びる複数の帯状のものであってもよい。また、図１２に示すように本実施形態では個片化をダイシングにより行った例を示したが、基材１にブレイク溝を予め設けておき、溝に沿ってブレイクすることにより個片化を行ってもよい。
８００　電子デバイス
８０３　充填樹脂基板
８０４　第１導電層
８０５　第２導電層
８０６，８０７，８０８　コア材
８０９　第１ビア
８１０　第２ビア
１００，１０１，２００，２０１　チップ抵抗器
１　基材
１１　主面
１２　裏面
１３　第１側面
１４　第２側面
１５　第３側面
１６　第４側面
２　第１電極部
２１　第１主面電極
２２　第１側面電極
２３　第１裏面電極
２５　第１補助電極
２５１　第１補助電極表面
２５９　部位
２７　第１メッキ電極
２７１　第１主面層
２７２　第１側面層
２７３　第１裏面層
２７６　第１層
２７７　第２層
３　第２電極部
３１　第２主面電極
３２　第２側面電極
３３　第２裏面電極
３５　第２補助電極
３５１　第２補助電極表面
３５９　部位
３７　第２メッキ電極
３７１　第２主面層
３７２　第２側面層
３７３　第２裏面層
３７６　第１層
３７７　第２層
４　抵抗体
５　アンダーコート
６　オーバーコート
６１　オーバーコート表面
６１１　平坦面
６１２　第１曲面
６１３　第２曲面
７９　トリミング溝
Ｘ１　第１方向
Ｘ２　第２方向
Ｙ１　方向
Ｚ１　方向
８９１　レーザ
８９３　導電材料
Ｌ２１，Ｌ２２，Ｌ３１，Ｌ３２　寸法

Claims (22)

  1. 　主面を有する基材と、
    　前記主面に形成された第１主面電極と、
    　前記主面に形成され、前記第１主面電極に対し第１方向に離間している第２主面電極と、
    　前記主面に形成され、前記第１主面電極および前記第２主面電極に接する抵抗体と、
    　前記抵抗体、前記第１主面電極、および前記第２主面電極を覆うオーバーコートと、
    　前記第１主面電極および前記オーバーコートを覆う第１補助電極と、
    　前記第１補助電極を覆う第１メッキ電極と、を備え、
    　前記第１補助電極は、前記第１主面電極よりも、前記第１方向側に位置する部位を有する、チップ抵抗器。
  2. 　前記第１メッキ電極は、前記オーバーコートよりも、前記主面の向く方向側に位置する部位を有する、請求項１に記載のチップ抵抗器。
  3. 　前記第１補助電極は、前記第１メッキ電極に覆われ、前記オーバーコートに接する補助電極表面を有し、
    　前記オーバーコートは、前記主面の向く方向と同一方向側を向くオーバーコート表面を有し、
    　前記補助電極表面は、前記オーバーコート表面と面一、もしくは、前記オーバーコート表面よりも前記主面側に位置する、請求項２に記載のチップ抵抗器。
  4. 　前記補助電極表面のうち、前記第１主面電極よりも前記第１方向側に位置する部分は全て、前記オーバーコート表面の最も前記主面の向く方向側の端部の位置との差が、前記主面の向く方向において０～１０μｍの範囲内にある、請求項３に記載のチップ抵抗器。
  5. 　前記補助電極表面のうち、前記第１主面電極よりも前記第１方向側に位置する部分は全て、前記オーバーコート表面の最も前記主面の向く方向側の端部の位置との差が、前記主面の向く方向において０～６μｍの範囲内にある、請求項３に記載のチップ抵抗器。
  6. 　前記第２主面電極および前記オーバーコートを覆う第２補助電極と、
    　前記第２補助電極を覆う第２メッキ電極と、を備え、
    　前記第２補助電極は、前記第２主面電極よりも、前記第１方向とは反対の第２方向側に位置する部位を有する、請求項１ないし請求項５のいずれかに記載のチップ抵抗器。
  7. 　前記基材は、前記主面とは反対側を向く裏面を有し、
    　前記裏面に形成され、前記第１メッキ電極に覆われた第１裏面電極と、
    　前記裏面に形成され、前記第２メッキ電極に覆われた第２裏面電極と、を更に備える、請求項６に記載のチップ抵抗器。
  8. 　前記第１メッキ電極は、前記主面側に位置する主面層を含み、
    　前記主面層は、前記第１裏面電極よりも前記第１方向側に位置している部位を有する、請求項７に記載のチップ抵抗器。
  9. 　前記主面層の前記第１方向における寸法は、２００～２６０μｍである、請求項８に記載のチップ抵抗器。
  10. 　前記第１メッキ電極は、前記裏面側に位置する裏面層を含み、
    　前記裏面層は、前記第１補助電極よりも前記第１方向側に位置している部位を有する、請求項７ないし請求項９のいずれかに記載のチップ抵抗器。
  11. 　前記裏面層の前記第１方向における寸法は、２００～２６０μｍである、請求項１０に記載のチップ抵抗器。
  12. 　前記基材は、前記第１方向とは反対の第２方向を向く側面を有し、
    　前記側面を覆う側面電極を更に備え、
    　前記第１メッキ電極は、前記側面電極を覆っている、請求項１ないし請求項１１のいずれかに記載のチップ抵抗器。
  13. 　前記側面電極は、スパッタによって形成されている、請求項１２に記載のチップ抵抗器。
  14. 　前記第１メッキ電極は、Ｃｕ、Ａｕ、Ｎｉ、およびＳｎの少なくともいずれかよりなる、請求項１ないし請求項１３のいずれかに記載のチップ抵抗器。
  15. 　前記第１メッキ電極は、第１層および第２層を含み、
    　前記第１層は、前記第２層と前記第１補助電極との間に介在している部分を有する、請求項１４に記載のチップ抵抗器。
  16. 　前記第１層は、Ｎｉよりなり、前記第２層は、Ｃｕ、Ａｕ、およびＳｎの少なくともいずれかよりなる、請求項１５に記載のチップ抵抗器。
  17. 　前記抵抗体と前記オーバーコートとの間に介在するアンダーコートを更に備える、請求項１ないし請求項１６のいずれかに記載のチップ抵抗器。
  18. 　請求項１ないし請求項１４、請求項１７のいずれかに記載のチップ抵抗器と、
    　前記チップ抵抗器を包囲している充填樹脂基板と、を備える、電子デバイス。
  19. 　前記充填樹脂基板には、ビアが形成され、
    　前記ビアを規定する内面に形成された導電層を更に備え、
    　前記導電層は、前記第１メッキ電極に直接接している、請求項１８に記載の電子デバイス。
  20. 　前記導電層は、前記第１メッキ電極のうち、前記基材の前記主面側に位置する部位に直接接している、請求項１９に記載の電子デバイス。
  21. 　前記導電層は、前記第１メッキ電極のうち、前記基材の前記主面とは反対側の裏面側に位置する部位に直接接している、請求項１９に記載の電子デバイス。
  22. 　前記導電層および前記第１メッキ電極は、いずれもＣｕよりなる、請求項１９ないし請求項２１のいずれかに記載の電子デバイス。
PCT/JP2012/081928 2011-12-26 2012-12-10 チップ抵抗器、および、電子デバイス WO2013099572A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/366,092 US9508473B2 (en) 2011-12-26 2012-12-10 Chip resistor and electronic device
US15/340,634 US9775247B2 (en) 2011-12-26 2016-11-01 Chip resistor and electronic device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011283599 2011-12-26
JP2011-283599 2011-12-26
JP2012-253029 2012-11-19
JP2012253029A JP6285096B2 (ja) 2011-12-26 2012-11-19 チップ抵抗器、および、電子デバイス

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US14/366,092 A-371-Of-International US9508473B2 (en) 2011-12-26 2012-12-10 Chip resistor and electronic device
US15/340,634 Continuation US9775247B2 (en) 2011-12-26 2016-11-01 Chip resistor and electronic device

Publications (1)

Publication Number Publication Date
WO2013099572A1 true WO2013099572A1 (ja) 2013-07-04

Family

ID=48697066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081928 WO2013099572A1 (ja) 2011-12-26 2012-12-10 チップ抵抗器、および、電子デバイス

Country Status (3)

Country Link
US (2) US9508473B2 (ja)
JP (1) JP6285096B2 (ja)
WO (1) WO2013099572A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181369B2 (en) 2015-03-04 2019-01-15 Murata Manufacturing Co., Ltd. NTC thermistor to be embedded in a substrate, and method for producing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6715024B2 (ja) * 2016-02-23 2020-07-01 Koa株式会社 基板内層用チップ抵抗器
JP2017168817A (ja) * 2016-03-15 2017-09-21 ローム株式会社 チップ抵抗器およびその製造方法
JP6674833B2 (ja) * 2016-04-22 2020-04-01 Koa株式会社 チップ抵抗器および部品内蔵型回路基板
EP3282455A1 (en) * 2016-08-10 2018-02-14 Walsin Technology Corporation Resistor device and manufacturing method thereof
CN107731792A (zh) * 2016-08-10 2018-02-23 华新科技股份有限公司 晶圆电阻装置及其制造方法
DE112017006585T5 (de) * 2016-12-27 2019-09-12 Rohm Co., Ltd. Chip-widerstand und verfahren zu seiner herstellung
CN110024055B (zh) 2017-02-08 2021-08-24 松下知识产权经营株式会社 片式电阻器的制造方法及片式电阻器
DE202018004354U1 (de) 2018-09-19 2018-10-15 Heraeus Sensor Technology Gmbh Widerstandsbauelement zur Oberflächenmontage auf einer Leiterplatte und Leiterplatte mit zumindest einem darauf angeordneten Widerstandsbauelement
JP2019110329A (ja) * 2019-03-07 2019-07-04 ローム株式会社 チップ抵抗器
KR102231103B1 (ko) * 2019-12-10 2021-03-23 삼성전기주식회사 저항 소자
JP2022189028A (ja) * 2021-06-10 2022-12-22 Koa株式会社 チップ部品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2011199188A (ja) * 2010-03-23 2011-10-06 Taiyosha Electric Co Ltd チップ抵抗器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126204A (ja) * 1997-07-09 1999-01-29 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2000164402A (ja) * 1998-11-27 2000-06-16 Rohm Co Ltd チップ抵抗器の構造
JP2001126901A (ja) * 1999-10-27 2001-05-11 Taiyosha Denki Kk チップ部品
JP2002025802A (ja) * 2000-07-10 2002-01-25 Rohm Co Ltd チップ抵抗器
JP2002260901A (ja) * 2001-03-01 2002-09-13 Matsushita Electric Ind Co Ltd 抵抗器
JPWO2003046934A1 (ja) * 2001-11-28 2005-04-14 ローム株式会社 チップ抵抗器とその製造方法
JP2004253467A (ja) * 2003-02-18 2004-09-09 Rohm Co Ltd チップ抵抗器
JP3983264B2 (ja) * 2005-09-27 2007-09-26 北陸電気工業株式会社 チップ状電気部品の端子構造
JP4729398B2 (ja) * 2005-12-22 2011-07-20 太陽社電気株式会社 チップ抵抗器
JP4600687B2 (ja) * 2007-03-29 2010-12-15 Ｔｄｋ株式会社 電子部品およびその製造方法
JP4498433B2 (ja) * 2008-06-05 2010-07-07 北陸電気工業株式会社 チップ状電気部品及びその製造方法
US8179226B2 (en) * 2009-09-04 2012-05-15 Samsung Electro-Mechanics Co., Ltd. Array type chip resistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165752A (ja) * 2010-02-05 2011-08-25 Taiyosha Electric Co Ltd チップ抵抗器
JP2011199188A (ja) * 2010-03-23 2011-10-06 Taiyosha Electric Co Ltd チップ抵抗器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181369B2 (en) 2015-03-04 2019-01-15 Murata Manufacturing Co., Ltd. NTC thermistor to be embedded in a substrate, and method for producing the same

Also Published As

Publication number Publication date
JP2013153137A (ja) 2013-08-08
US20170048983A1 (en) 2017-02-16
US20140333411A1 (en) 2014-11-13
US9508473B2 (en) 2016-11-29
US9775247B2 (en) 2017-09-26
JP6285096B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
JP6285096B2 (ja) チップ抵抗器、および、電子デバイス
TWI654915B (zh) 表面安裝於電路基板之電子零件
JP7382451B2 (ja) チップ抵抗器
JP5225598B2 (ja) 電子部品およびその製造法
US9313911B2 (en) Package substrate
JP2010161135A (ja) チップ抵抗器およびその製造方法
JP2018186241A (ja) 電子部品およびその製造方法
US7882621B2 (en) Method for making chip resistor components
JP2020174169A (ja) 電子部品、電子部品実装基板及び電子部品の製造方法
JP7379898B2 (ja) 積層コイル部品
US10062649B2 (en) Package substrate
US20180122557A1 (en) Coil electronic component and method of manufacturing the same
JP5706186B2 (ja) チップ抵抗器およびその製造方法
US20210065975A1 (en) Method for producing multilayer coil component and multilayer coil component
JP6154154B2 (ja) 積層基板
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP2016006846A (ja) 配線基板および電子装置
WO2020189217A1 (ja) チップ抵抗器
JP7117116B2 (ja) チップ抵抗器
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
JP7209140B2 (ja) チップ抵抗器
JP2019153712A (ja) チップ抵抗器
WO2024075404A1 (ja) チップ型電子部品
JP6506132B2 (ja) 多数個取り配線基板および配線基板
US20180332709A1 (en) Inductor component and method of manufacturing inductor component

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12862363

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14366092

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12862363

Country of ref document: EP

Kind code of ref document: A1