WO2013057986A1 - 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 - Google Patents

配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 Download PDF

Info

Publication number
WO2013057986A1
WO2013057986A1 PCT/JP2012/067628 JP2012067628W WO2013057986A1 WO 2013057986 A1 WO2013057986 A1 WO 2013057986A1 JP 2012067628 W JP2012067628 W JP 2012067628W WO 2013057986 A1 WO2013057986 A1 WO 2013057986A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
short
defect inspection
resistance value
resistance
Prior art date
Application number
PCT/JP2012/067628
Other languages
English (en)
French (fr)
Inventor
山田　栄二
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201280050688.3A priority Critical patent/CN103858017B/zh
Publication of WO2013057986A1 publication Critical patent/WO2013057986A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/55—Testing for incorrect line connections

Definitions

  • the present invention relates to a wiring defect inspection method and a wiring defect suitable for detecting defects in wiring formed on a semiconductor substrate such as a TFT (Thin film transistor) array substrate used for a liquid crystal display or an organic EL display, or a solar cell panel.
  • the present invention relates to an inspection apparatus, a wiring defect inspection program, and a wiring defect inspection program recording medium.
  • a liquid crystal panel is manufactured through a TFT array process, a cell process, a module process, and the like.
  • TFT array process a plurality of gate lines functioning as TFT scanning lines are arranged in parallel on a transparent substrate, and a plurality of source lines functioning as signal lines are orthogonal to the gate lines.
  • a transparent electrode is formed. Thereafter, an array inspection is performed, and the presence or absence of a short circuit of the electrode or the wiring is inspected.
  • Patent Document 1 discloses a technique related to an infrared inspection for detecting a short-circuit defect of a substrate using an infrared radiation source.
  • FIG. 14 is an overall configuration diagram of the thin film transistor substrate defect inspection / correction apparatus 300 disclosed in the literature.
  • the thin film transistor substrate defect inspection / correction apparatus 300 detects the infrared image of the wiring portion and the short-circuit defect portion of the substrate that generates heat by energization by using the difference image of the inspection target substrate 301 before and after applying the voltage. Or, by switching the applied voltage, detection position, lens, infrared detector 303, etc. according to the dot-like heat generation pattern, the position of the defect, the number of defects, etc., it is possible to detect the heat generation wiring and identify the defect position I have to.
  • Patent Document 2 discloses a method in which a short circuit between a plurality of types of wirings arranged on a substrate is detected by electrical inspection, and when a short circuit is detected, an infrared inspection is performed to identify a short circuit position. It is disclosed. In the electrical inspection, a resistance value is measured by applying a voltage between the wirings. If the resistance value is not infinite, current is flowing, and it is determined that there is a short circuit. Alternatively, a voltage is applied between the wirings and the current value is measured. If the current is not zero, it is determined that there is a short circuit.
  • Japanese Patent Publication Japanese Patent Laid-Open No. 6-207914 (published July 26, 1994)” Japanese Patent Publication “Japanese Patent Laid-Open No. 2-64594 (published on March 5, 1990)”
  • the measured value is measured after starting the resistance measurement. It takes time to fluctuate and converge stably. This is due to the presence of a capacitance component that is not intended by the designer, i.e., stray capacitance, generated by the physical structure of the electronic component or electronic circuit.
  • FIG. 15 shows a general equivalent circuit in the case of resistance measurement.
  • the stray capacitance is described as corresponding to the charge capacitance value of the capacitor 312.
  • the resistance value of the resistor 311 is a resistance component connected in parallel with the capacitor 312.
  • the resistance value of the resistor 315 is a resistance component connected in series with the capacitor 312.
  • the total value of the electrical resistances of the resistor 311 and the resistor 315 is measured.
  • electrostatic capacity is generated via adjacent wirings on the substrate or an insulating layer between the wirings, which affects the resistance measurement operation.
  • the capacitor 312 may be charged a little in advance due to resistance measurement or static electricity between other wirings. Therefore, until the dielectric absorption converges depending on the charge amount of the capacitor 312 immediately before the resistance measurement. Time may fluctuate, and the total measurement time required for resistance measurement may vary. If there are variations in measurement time, measurement is performed with an expectation of a long time until the dielectric absorption converges, or individual measurements are performed according to the longest measurement time based on past measurement data. There must be. For this reason, the inspection time concerning one time became long and the subject that it resulted in the fall of inspection efficiency occurred.
  • the present invention has been made in view of the above-described problems, and its object is to suppress variation in measurement time in detecting defects in a semiconductor substrate such as a TFT array substrate, and to accurately and efficiently perform measurement with appropriate measurement time.
  • An object of the present invention is to provide a wiring defect inspection method, a wiring defect inspection apparatus, a wiring defect inspection program, and a wiring defect inspection program recording medium capable of well inspecting defects.
  • a wiring defect inspection method is a wiring defect inspection method for detecting a wiring short-circuit portion in a semiconductor substrate, and a pre-short process for short-circuiting between terminals of a wiring to be inspected, and after the pre-short process, A resistance value measuring step of determining the presence or absence of the wiring short-circuit portion is performed by measuring the resistance value of the wiring to be inspected.
  • a wiring defect inspection apparatus is a wiring defect inspection apparatus that detects a wiring short-circuit portion in a semiconductor substrate, and a voltage is applied to a pre-short section that short-circuits between terminals of a wiring to be inspected, and the wiring to be inspected.
  • a voltage application unit that applies voltage, a resistance measurement unit that measures the resistance value of the wiring, and a control unit that controls the voltage application unit, and based on the resistance value measured by the resistance measurement unit, The presence or absence of the wiring short-circuit portion is determined.
  • a wiring defect inspection program according to the present invention is a wiring defect inspection program for operating the wiring defect inspection apparatus, and causes a computer to function as each of the above means.
  • the wiring defect inspection program recording medium is characterized in that the wiring defect inspection program described above is recorded.
  • the present invention in detecting a defect in a semiconductor substrate such as a TFT array substrate, it is possible to suppress a variation in measurement time and accurately and efficiently inspect the defect with an appropriate measurement time.
  • FIG. 1 is a block diagram showing a configuration of a wiring defect inspection apparatus according to Embodiment 1 of the present invention, and a perspective view showing a configuration of a mother substrate having a liquid crystal panel. It is a perspective view which shows the structure of the said wiring defect inspection apparatus. It is a top view of the liquid crystal panel and probe used in embodiment of this invention. It is a flowchart which shows the wiring defect inspection method which concerns on Embodiment 1 of this invention. An embodiment of the present invention is shown by an equivalent circuit. It is a figure explaining the elapsed time and electric current value which concern on embodiment of this invention. It is a figure explaining the resistance value measurement process which concerns on embodiment of this invention.
  • FIG. 1A is a block diagram illustrating a configuration of a wiring defect inspection apparatus 100 according to the present embodiment
  • FIG. 1B is a mother substrate that is a target for wiring defect inspection using the wiring defect inspection apparatus 100.
  • 1 is a perspective view of FIG.
  • eight liquid crystal panels P 1 to P 8 are formed on the mother substrate 1.
  • the wiring defect inspection apparatus 100 can inspect defects such as wiring in the plurality of liquid crystal panels 2 formed on the mother substrate 1 shown in FIG. Therefore, the wiring defect inspection apparatus 100 includes a probe 3 for conducting with the liquid crystal panel 2 and a probe moving unit 4 for moving the probe 3 onto each liquid crystal panel 2.
  • the wiring defect inspection apparatus 100 also includes an infrared camera 5 for acquiring an infrared image, and camera moving means 6 for moving the infrared camera 5 on the liquid crystal panel 2.
  • the wiring defect inspection apparatus 100 further includes a main control unit 7 that controls the probe moving unit 4 and the camera moving unit 6.
  • the probe 3 includes a resistance measuring unit 8 for measuring the resistance between the wirings of the liquid crystal panel 2, a voltage applying unit 9 for applying a voltage between the wirings of the liquid crystal panel 2, and the terminals to be measured in advance. Is connected to a pre-short section 10 which is a switch for short-circuiting.
  • the resistance measuring unit 8, the voltage applying unit 9, and the pre-short unit 10 are controlled by the main control unit 7.
  • FIG. 2 is a perspective view showing the configuration of the wiring defect inspection apparatus 100 in the present embodiment.
  • the wiring defect inspection apparatus 100 is configured such that an alignment stage 11 is installed on a base, and the mother substrate 1 can be placed on the alignment stage 11.
  • the alignment stage 11 on which the mother substrate 1 is placed is adjusted in parallel with the XY coordinate axes of the probe moving unit 4 and the camera moving unit 6.
  • an optical camera 12 provided above the alignment stage 11 for confirming the position of the mother substrate 1 is used.
  • the probe moving means 4 is slidably installed on a guide rail 13 a disposed outside the alignment stage 11. Further, guide rails 13b and 13c are also installed on the main body side of the probe moving means 4, and the mount portion 14a is installed so as to be able to move in the XYZ coordinate directions along these guide rails 13. A probe 3 corresponding to the liquid crystal panel 2 is mounted on the mount portion 14a.
  • the camera moving means 6 is slidably installed on a guide rail 13d disposed outside the probe moving means 4. Further, guide rails 13e and 13f are also installed on the main body of the camera moving means 6, and the three mount portions 14b, 14c, and 14d are separately moved along the guide rails 13 in the XYZ coordinate directions. can do.
  • An infrared camera 5a for macro measurement is mounted on the mount portion 14c
  • an infrared camera 5b for micro measurement is mounted on the mount portion 14b
  • an optical camera 16 is mounted on the mount portion 14d.
  • the infrared camera 5a for macro measurement is an infrared camera capable of macro measurement with a field of view expanded to about 520 ⁇ 405 mm.
  • the infrared camera 5a for macro measurement is configured by combining, for example, four infrared cameras in order to widen the field of view. In other words, the field of view of each macro measurement infrared camera is approximately 1 ⁇ 4 of the size of one liquid crystal panel 2.
  • the infrared camera 5b for micro measurement is an infrared camera capable of micro measurement capable of high-resolution imaging although the field of view is as small as about 32 ⁇ 24 mm.
  • the camera moving means 6 can be equipped with a laser irradiation device for correcting a defective portion by adding a mount portion.
  • the defect can be continuously corrected by irradiating the defect with a laser after specifying the position of the defect.
  • the probe moving means 4 and the camera moving means 6 are installed on separate guide rails 13a and 13d, respectively. Therefore, it is possible to move above the alignment stage 11 in the X coordinate direction without interfering with each other. As a result, the infrared cameras 5 a and 5 b and the optical camera 16 can be moved onto the liquid crystal panel 2 while the probe 3 is in contact with the liquid crystal panel 2.
  • FIG. 3A is a plan view of one liquid crystal panel 2 among the plurality of liquid crystal panels 2 formed on the mother substrate 1.
  • each liquid crystal panel 2 includes a pixel portion 17, a peripheral wiring portion 18, and terminal portions 19a to 19d.
  • a gate line and a source line are formed, and a TFT is formed at each intersection where the gate line and the source line intersect.
  • the peripheral wiring part 18 wirings for connecting the gate lines and source lines and the terminal parts 19a to 19d are formed.
  • FIG. 3B is a plan view of the probe 3 for conducting with the terminal portions 19a to 19d installed in the liquid crystal panel 2.
  • the probe 3 has a frame shape substantially the same size as the liquid crystal panel 2 shown in FIG. 3A, and a plurality of probes corresponding to the terminal portions 19a to 19d installed on the liquid crystal panel 2. Needles 21a to 21d are provided.
  • the probe needles 21a to 21d are individually connected to the resistance measuring unit 8 and the voltage applying unit 9 shown in FIG. 1A through a relay (not shown). Can do. For this reason, the probe 3 can selectively connect a plurality of wirings connected to the terminal portions 19a to 19d, or connect the plurality of wirings together.
  • the probe 3 has a frame shape that is almost the same size as the liquid crystal panel 2. As described above, the positions of the terminal portions 19a to 19d and the probe needles 21a to 21d are aligned by adjusting the position of the mother substrate 1 using the optical camera 12.
  • the wiring defect inspection apparatus 100 includes the probe 3 and the resistance measurement unit 8 connected to the probe 3.
  • the probe 3 is electrically connected to the liquid crystal panel 2, and each of them is connected. The resistance value of the wiring and the resistance value between adjacent wirings can be measured.
  • the wiring defect inspection apparatus 100 includes a probe 3, a voltage application unit 9 connected to the probe 3, and infrared cameras 5a and 5b. Then, a voltage is applied between the wirings of the liquid crystal panel 2 via the probe 3 and the heat generated by the current flowing through the defective part is measured using the infrared cameras 5a and 5b, and the position of the defective part is specified. Can do. Therefore, according to the wiring defect inspection apparatus 100 according to the present embodiment, a single inspection apparatus can be used for both resistance inspection and infrared inspection.
  • FIG. 4 is a flowchart of a wiring defect inspection method using the wiring defect inspection apparatus 100 according to the present embodiment.
  • S in the flowchart represents each step.
  • the wiring defect inspection is sequentially performed on the plurality of liquid crystal panels 2 formed on the mother substrate 1 by the steps S1 to S10. .
  • step S1 the mother substrate 1 is placed on the alignment stage 11 of the wiring defect inspection apparatus 100, and the position of the substrate is adjusted to be parallel to the XY coordinate axes.
  • step S2 the probe moving means 4 moves the probe 3 to the upper part of the liquid crystal panel 2 to be inspected, and the probe needles 21a to 21d come into contact with the terminal portions 19a to 19d of the liquid crystal panel 2.
  • step S3 the wiring to be measured or all terminals between the wirings are short-circuited.
  • This shorting process means that the probe needles are electrically short-circuited by closing relays (not shown) connected to the probe needles 21a to 21d.
  • the gate line and the source line formed in the liquid crystal panel 2 are not originally electrically connected, the wiring to be measured or between the wirings is in an electrically connected state during the operation of this short circuit. become.
  • a plurality of gate lines functioning as scanning lines are arranged in parallel and a plurality of source lines functioning as signal lines are arranged orthogonal to the gate lines.
  • an auxiliary capacity line hereinafter referred to as Cs line
  • a spare wiring may be arranged to repair a disconnected or short-circuited wiring.
  • the present invention can also be applied when measuring the resistance with any of these wirings.
  • the wiring of the gate line, the source line, the Cs line, or the resistance between the wirings is measured.
  • step S3 all terminals of the gate line, source line, and Cs line are short-circuited.
  • FIG. 5 shows the resistance measurement of this embodiment in an equivalent circuit.
  • the constant voltage power source 59 is a power source built in a resistance measuring instrument which is a part of the resistance measuring unit 8.
  • the equivalent circuit shown in FIG. 5A is a case where there is a short-circuit defect in the liquid crystal panel 2 to be measured, and the node 56 and the node 57 are electrically connected via the resistor 55 and the resistor 53. It is.
  • the equivalent circuit shown in FIG. 5B is an equivalent circuit of a non-defective liquid crystal panel 2 having no short circuit defect.
  • a circuit portion surrounded by a broken line 58 represents the liquid crystal panel 2.
  • a circuit portion that is not surrounded, that is, a portion on the left side of the page from the nodes 56 and 57 represents the resistance measurement unit 8 and the pre-short unit 10.
  • the capacitor 54 represents a stray capacitance
  • the resistor 53 represents a resistance value connected in parallel to the capacitor 54
  • the resistor 55 represents a resistance value connected in series to the capacitor 54.
  • the state where the switch 52 is closed indicates that resistance is being measured.
  • the constant voltage power supply 59 applies a voltage between the node 56 and the node 57 connected to the two wirings to be measured. If two measured wires are short-circuited, current flows.
  • the resistance measurement unit 8 measures the resistance between the node 56 and the node 57.
  • current may be measured. In that case, the current is measured, and the resistance value is obtained by dividing the voltage value of the constant voltage power supply 59 by the current value. If the two measured wires are not short-circuited, no current flows, so the resistance value is infinite.
  • step S3 With the switch 52 open, the switch 51, which is the pre-short section 10, is closed, all the wirings to be measured or all terminals between the wirings are short-circuited, and left for a predetermined time to discharge naturally. After discharging, the switch 51 is opened. The operation of closing the switch 51 and opening the switch 51 after a predetermined time has elapsed is referred to as pre-short processing.
  • step S4 corresponding to various defect modes, wiring for resistance inspection or between wirings is selected, and the probe needle 21 to be conducted is switched. The defect mode will be described later.
  • step S5 the switch 52 in FIG. 5 is closed and a resistance test is performed.
  • step S5 the resistance value between the selected wirings or wirings is measured, and the presence / absence of a defect is inspected by comparing the resistance value with the resistance value when there is no defect.
  • FIG. 6 is an example of a change in current value after the switch 52 is closed.
  • FIG. 6A shows a case where there is a short circuit defect in the liquid crystal panel 2
  • FIG. 6B shows a case where there is no short circuit defect. Is shown.
  • the vertical axis represents the current value I
  • the horizontal axis represents time t.
  • FIG. 6C shows a step of shorting all the terminals to be measured or all the terminals between the wires before the resistance measurement shown in step S3, that is, some resistance measurement by a conventional method without performing the pre-short process.
  • the time passage and the current value in the case of performing are shown. Rather than time the charging of the capacitor 54 is completed is constant, FIG. 6 (a), the than the time t 0 when charging of the capacitor is completed shown in FIG. 6 (b), in some cases shorter In some cases a long time. That is, the time required for resistance measurement varies.
  • step S3 before the resistance measurement, the wiring to be measured or all terminals between the wirings are short-circuited and the capacitor 54 is discharged, so the measurement starts when the capacitor 54 is charged zero. Is done. Therefore, the charging time t 0 is always constant for the completion of the capacitor 54, the time until determining whether the liquid crystal panel 2 has a short circuit defect becomes constant, it is possible to suppress variations in the measurement time. In addition, static electricity can be removed.
  • FIG. 7 is a diagram for explaining in detail the resistance value measuring step in the first embodiment.
  • the resistance value no short circuit defect is infinite is earlier than the time t 0 of charge becomes possible resistance measurements complete the capacitor 54 between wires over instruction value R exceeds the measurement limit, It becomes a load (OL) and it is determined that there is no short circuit defect.
  • the overload represents a state in which the maximum resistance value that can be measured by the resistance measuring unit 8 is being measured. Since this maximum resistance value is a sufficiently large resistance value, it is determined that there is no short-circuit defect in the overload state.
  • R1 ⁇ R3 the resistance of the short-circuit defect portion is finite, after the indicated value R becomes stable, by comparing a predetermined threshold T R of the instruction value R of the time t 0 as the resistance value of the short-circuit defect portion
  • the presence or absence of a short-circuit defect can be determined.
  • the resistance value as R3 is judged to be good if the high resistance degree no display problem of the liquid crystal panel 2, when the resistance value as R1 and R2 is equal to or less than a predetermined threshold T R is short defect It is determined that there is.
  • the dispersion of the time t 0 until the indicated value R of the resistance measuring instrument is stabilized is suppressed. Therefore, by selecting and measuring an appropriate time t 0 It becomes possible to accurately inspect the defect from the resistance value.
  • the time t 0 required for the indicated value R to stabilize usually requires about 3 seconds. For this reason, for example, when a large number of wirings are inspected like a liquid crystal panel, the number of times of measurement increases, so that the tact time of the resistance value measuring step becomes long.
  • the change rate ⁇ r and the indicated value R at time t 0 that is, the resistance value of the short-circuit defect portion
  • the relationship between the resistance value of the short-circuit defect portion is proportional. Therefore, by obtaining the change rate ⁇ r of the indicated value R, it is possible to determine the resistance value predicted at time t 0 and determine the presence or absence of a short-circuit defect. Even if the rate of change ⁇ r and the resistance value of the short-circuit defect are not completely proportional depending on the measurement conditions, the correspondence can be obtained from the measurement data in advance, and the same method can be used. It is possible to determine the presence or absence of a short-circuit defect.
  • the threshold T r less than ⁇ r 1 that there is a short defect of the case of ⁇ r 2 Can be determined.
  • the rate of change ⁇ r can be obtained as a difference between at least two resistance measurement values at time t 01 and time t 02 after the start of measurement.
  • the first time t 01 is 100 ms after the start of measurement and the next time t 02 is 300 ms after the start of measurement, both of which can be a measurement time much earlier than the time t 0 .
  • the predetermined threshold value Tr may be selected from an empirically appropriate value based on the change rate ⁇ r and the resistance value data collected by actual measurement. In this way, even in the case where a large number of wirings are inspected by determining the resistance value by determining the change rate ⁇ r of the indicated value R in the transition period immediately after the start of measurement, the tact of the resistance value measurement process is achieved. Time can be shortened.
  • the rate of change ⁇ r is obtained by using the difference between the indicated value R by the resistance measurement at least two times t 01 and t 02 after the start of measurement.
  • the resistance measurement is performed three times or more.
  • the change rate ⁇ r may be obtained by linearly interpolating a plurality of obtained indication values R and used in the resistance value measurement process, and the detection accuracy of the short-circuit defect is further improved. Can do.
  • the change rate ⁇ r corresponding to the resistance value of the short-circuit defect portion may be detected even at the very initial stage of the transition period.
  • the rate ⁇ r may be measured only once at time t 01 and the rate of change ⁇ r from time 0 may be obtained. In this case, since the resistance measurement needs to be performed only once in the transition period, the measurement time can be further shortened.
  • the constant voltage power supply 59 may be replaced with a constant current power supply.
  • a constant current is caused to flow between the node 56 and the node 57 connected to the two wirings to be measured. If two measured wires are short-circuited, a constant current flows.
  • the resistance measurement unit 8 measures the voltage between the node 56 and the node 57 and divides the measured voltage value by the constant current value to obtain the resistance value. If the two measured wires are not short-circuited, no current flows, so the resistance value is infinite.
  • FIGS. 9A to 9C as an example, the position of the short-circuited portion of the wiring generated in the pixel portion 17, that is, the defect portion 23 is schematically shown.
  • FIG. 9A shows, for example, a defective portion 23 in which the wiring X and the wiring Y are short-circuited at the intersection in a liquid crystal panel where the wiring X and the wiring Y intersect like a gate line and a source line.
  • the probe needle 21 to be conducted is switched to the pair of 21a and 21d or the pair of 21b and 21c shown in FIG. 3, and the resistance value between the wirings is measured one-to-one with respect to the wirings X1 to X10 and the wirings Y1 to Y10.
  • the presence and position of the defective portion 23 can be specified.
  • FIG. 9B shows a defective portion 23 short-circuited between adjacent wiring lines X such as a gate line and a Cs line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21b and the even number 21d, and measuring the resistance value between the adjacent wires X1 to X10.
  • the wiring with the part 23 can be specified.
  • FIG. 9C shows a defective portion 23 short-circuited between adjacent wirings Y such as a source line and a Cs line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21a and the even number 21c, and measuring the resistance value between the adjacent wires Y1 to Y10 to thereby detect the defect.
  • the wiring with the portion 23 can be specified.
  • step S6 it is determined whether or not to perform infrared inspection based on the presence or absence of the defective portion 23 inspected in step S5. If there is a defective portion 23, the process proceeds to step S7 to perform the infrared inspection, and if there is no defective portion 23, the process proceeds to step S10 without performing the infrared inspection. It can be said that this step S6 is a part of the resistance value measuring step.
  • the position up to the defect portion 23 can be specified. Therefore, in the case of the defect portion 23 shown in FIG. 9A, it is not always necessary to specify the position by infrared inspection in step S7. That is, if the resistance inspection is performed for every combination of the wiring X and the wiring Y, the position can be specified, so that the infrared inspection is unnecessary. However, since the number of combinations is enormous, it takes a long time.
  • the total number of combinations is about 2.70 million. If resistance inspection is performed for each such combination, the tact time becomes long, and the inspection processing capability is greatly reduced, which is not realistic. Therefore, the number of resistance inspections can be reduced by combining all the combinations of the wiring X and the wiring Y into several and performing a resistance inspection. For example, if a resistance test is performed between the wiring X grouped together and the wiring Y grouped together, the number of times of resistance testing is only one. However, a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the defective portion 23 by infrared inspection.
  • the resistance test between adjacent wires takes a long time because it is a huge number.
  • the number of resistance inspections between adjacent wires X is 1079
  • the number of resistance inspections between adjacent wires Y is 1919.
  • the number of resistance inspections is only one. Times.
  • the number of resistance inspections is only one. Times.
  • step S6 an infrared inspection is performed on the liquid crystal panel 2 that is determined to require an infrared inspection.
  • step S ⁇ b> 8 in order to detect infrared light from the defect portion 23 that generates heat due to the application of the voltage, the defect portion 23 is photographed using an infrared camera, and the position of the defect portion 23 is determined. Identify.
  • an infrared camera 5a for macro measurement and an infrared camera 5b for micro measurement are provided. First, using the infrared camera 5a for macro measurement that can fit a wide range of the liquid crystal panel 2 in the field of view, If necessary, the position of the defect 23 is specified by scanning the infrared camera 5a for macro measurement. Subsequently, if necessary, the vicinity of the heat generating portion may be measured using the infrared camera 5b for micro measurement.
  • the camera can be moved so that the heat generating part is located in the field of view of the infrared camera 5b for micro measurement.
  • 23 coordinate positions can be specified with high accuracy, or information such as a shape necessary for correction can be measured.
  • the infrared camera 5a for macro measurement and the infrared camera 5b for micro measurement are provided for shooting in two stages, but the present invention is not limited to this, The configuration may be such that photographing is performed in one stage using one infrared camera.
  • the optical camera 16 shown in FIG. 2 is controlled by the main control unit 7 shown in FIG. 1 and is used to take a short-circuit defect detected by the infrared camera 5b for micro measurement as a visible image. Or it can also be set as the coaxial optical unit which combines the optical camera 16 and the above-mentioned laser irradiation apparatus.
  • step S9 it is determined whether or not all inspections of various defect modes have been completed for the liquid crystal panel 2 being inspected. If there is an uninspected defect mode, the process returns to step S3. Then, after pre-shorting all the terminals to be measured, the defect inspection is repeated.
  • the defect mode is a type of the defect portion 23 as shown in FIG. FIG. 9 shows three defect modes. That is, the short-circuit defect mode between the wiring X and the wiring Y in FIG. 9A, the short-circuit defect mode between the wiring X in FIG. 9B, and the short-circuit defect mode between the wiring Y in FIG.
  • step S10 it is determined whether or not the defect inspection of all the liquid crystal panels 2 has been completed for the mother substrate 1 being inspected. If the uninspected liquid crystal panel 2 remains, the process returns to step S2. Then, the probe is moved to the liquid crystal panel 2 to be inspected next, and the defect inspection is repeated.
  • FIG. 10 is a diagram showing the connection of relays corresponding to the three defect modes described with reference to FIG.
  • the resistance measuring device 415 is a part of the resistance measuring unit 8 and measures resistance.
  • the power source 416 is a part of the voltage application unit 9 and applies a voltage between the wirings of the liquid crystal panel 2 or between the wirings.
  • Broken line blocks 401, 404, 407, and 410 surrounded by broken lines in FIG. 10 represent the probe needles 21a to 21d.
  • the broken line block 401 is a probe needle connected to the terminal part of the odd-numbered wiring X
  • the broken line block 404 is a probe needle connected to the terminal part of the even-numbered wiring X
  • the broken line block 407 is connected to the terminal part of the odd-numbered wiring Y.
  • the probe needle and broken line block 410 represent probe needles connected to the terminal portions of the even-numbered wiring Y.
  • Broken line blocks 402, 403, 405, 406, 408, 409, 411, 412, 413, 414 represent relays.
  • Broken line blocks 402 and 403 are relays corresponding to broken line block 401.
  • broken line blocks 405 and 406 are relays corresponding to broken line block 404
  • broken line blocks 408 and 409 are relays corresponding to broken line block 407
  • broken line block 411 Reference numeral 412 denotes a relay corresponding to the broken line block 410.
  • the relay in the broken line block N is referred to as a relay N.
  • the relay in the broken line block 402 is set as the relay 402.
  • the relays 402, 405, 408, and 411 are connected to the resistance measuring device 415 and the positive terminal of the power source 416 via the relay 413.
  • Relays 403, 406, 409, and 412 are connected to resistance measuring instrument 415 and the negative terminal of power supply 416 via relay 414.
  • the relay 413 is a relay connected to the terminal of the resistance measuring instrument.
  • Relay 414 is a relay connected to a terminal of power supply 416.
  • FIG. 11 is a table showing opening and closing of each relay shown in FIG. In the short process, all the connections of the probes in the broken line blocks 401, 404, 407, and 410 are closed, and the wirings or all terminals between the wirings are short-circuited. At the same time, all the relays 413 and 414 are opened, and the resistance measuring device 415 and the power source 416 are disconnected.
  • the connection of each probe of the broken line blocks 401, 404, 407, 410 is switched according to the defect mode.
  • the relays 402, 405, 409, 412, and 413 are closed, and the relays 403, 406, 408, 411, and 414 are connected.
  • the relays 402, 405, 409, 412, and 414 are closed, and the relays 403, 406, 408, 411, and 413 are connected. Open and connect the odd and even wirings X to the positive terminal of the power source 416 and connect the odd and even wirings Y to the negative terminal of the power source 416.
  • the connection between the wiring of the liquid crystal panel 2, the resistance measuring instrument, and the power source can be changed by switching a plurality of relays.
  • the defect mode relating to the wiring X, the wiring Y, the Cs line, and the spare wiring for example, the defect mode between the Cs lines, the defect mode between the wiring X and the Cs line, the defect mode between the wiring Y and the Cs line, and the wiring X
  • the defect mode with the spare wiring and the defect mode between the wiring Y and the spare wiring it is possible to perform short processing, resistance measurement, and voltage application by appropriately adding a relay.
  • the terminals to be inspected are pre-shorted, the charge charged between the terminals is once zeroed, and the resistance is always measured from the zero charge state, so that the initial state is obtained. Keep constant and suppress fluctuations and variations in convergence time.
  • the presence or absence of a defect is determined between the terminals, and if it is determined that there is a defect, the resistance value in the short-circuit path of the liquid crystal panel 2 is acquired. Further, by applying a voltage specified based on the resistance value to the liquid crystal panel 2, either the defect portion 23 or the wiring portion sufficiently generates heat, so that the position of the defect can be easily recognized during the infrared inspection. can do.
  • the method is not limited to this. For example, before measuring the resistance of the gate line and the source line, only the gate line and the source line are pre-shorted and the resistance measurement is performed. You can pre-short each other only.
  • the short process after the resistance value measurement performed in step S5 is completed the charge charged in the liquid crystal panel 2 by the resistance value measurement performed in step S5 can be discharged.
  • the short process after finishing the defect position specification implemented by step S8 can discharge the electric charge charged to the liquid crystal panel 2 by the voltage application implemented by step S8.
  • FIG. 12 is a block diagram illustrating a configuration of the wiring defect apparatus 200 according to the second embodiment.
  • the configuration is the same as that of the first embodiment except that the infrared camera 5 for acquiring the infrared image shown in FIG. 1 and the camera moving means 6 for moving the infrared camera 5 on the liquid crystal panel 2 are not provided. .
  • FIG. 13 is a flowchart of a wiring defect inspection method using the wiring defect inspection apparatus 200 according to the second embodiment.
  • the wiring defect inspection is sequentially performed on the plurality of liquid crystal panels 2 formed on the mother substrate 1 by the steps S91 to S97. .
  • step S91 the mother substrate 1 is placed on the alignment stage 11 of the wiring defect inspection apparatus 200, and the position of the substrate is adjusted to be parallel to the XY coordinate axes.
  • step S92 the probe moving means 4 moves the probe 3 to the upper part of the liquid crystal panel 2 to be inspected, and the probe needles 21a to 21d come into contact with the terminal portions 19a to 19d of the liquid crystal panel 2.
  • step S93 the wiring to be measured or all terminals between the wirings are pre-shorted.
  • step S94 corresponding to various defect modes, wiring for resistance inspection or between wirings is selected, and the probe needle 21 to be conducted is switched.
  • step S95 a resistance test is performed.
  • step S95 the resistance value between the selected wirings or wirings is measured, and the presence or absence of a defect is inspected by comparing the resistance value with the resistance value when there is no defect.
  • step S96 it is determined whether or not all the inspections in the various defect modes have been completed for the liquid crystal panel 2 being inspected. Then, after pre-shorting all the terminals to be measured, the defect inspection is repeated.
  • step S97 it is determined whether or not the defect inspection of all the liquid crystal panels 2 has been completed for the mother substrate 1 being inspected. If the uninspected liquid crystal panel 2 remains, the process returns to step S92. Then, the probe is moved to the liquid crystal panel 2 to be inspected next, and the defect inspection is repeated.
  • a recording medium in which a program code of software that realizes the functions of the above-described embodiments is recorded is supplied to another system or apparatus, and the computer CPU of the system or apparatus is stored in the recording medium. Needless to say, this can also be achieved by reading and executing the code.
  • the program code itself read from the recording medium realizes the functions of the above-described embodiment, and the recording medium on which the program code is recorded constitutes the present invention.
  • the program code may be downloaded from another computer system to a recording device or the like via a transmission medium such as a communication network.
  • the function expansion is performed based on the instruction of the program code.
  • the CPU or the like provided in the board or the function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are realized by the processing.
  • program code corresponding to the flowchart described above is stored in the recording medium.
  • a wiring defect inspection method is a wiring defect inspection method for detecting a wiring short-circuit portion in a semiconductor substrate, and a pre-short process for short-circuiting between terminals of a wiring to be inspected, and after the pre-short process, A resistance value measuring step of determining the presence or absence of the wiring short-circuit portion is performed by measuring a resistance value of the wiring to be inspected.
  • the pre-shorting step may be characterized in that all terminals to be inspected are short-circuited.
  • the resistance value may be determined before an indication value of a resistance measuring instrument of the wiring is stabilized.
  • the resistance value may be determined based on a change rate of the instruction value.
  • the rate of change may be calculated from the measured indication value and a measurement time from the start of measurement, or the rate of change may be calculated from the indication value at different times. It may be characterized by.
  • the resistance value measuring step may determine that the wiring short-circuit portion is included when the rate of change is smaller than a predetermined value.
  • a heating step of applying voltage to the short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measuring step to generate heat in the short-circuit path, and the heat generation It may be characterized by including a position specifying step of picking up an image of the short-circuit path that has generated heat in the process with infrared rays and specifying the position of the wiring short-circuit portion.
  • the method may include a step of short-circuiting between the terminals of the wiring after at least one of the resistance value measuring step and the position specifying step.
  • a wiring defect inspection apparatus is a wiring defect inspection apparatus that detects a wiring short-circuit portion in a semiconductor substrate, and a voltage is applied to a pre-short section that short-circuits between terminals of a wiring to be inspected, and the wiring to be inspected.
  • a voltage application unit that applies voltage, a resistance measurement unit that measures the resistance value of the wiring, and a control unit that controls the voltage application unit, and based on the resistance value measured by the resistance measurement unit, The presence or absence of the wiring short-circuit portion is determined.
  • the wiring defect inspection apparatus may further include an imaging unit.
  • a wiring defect inspection program according to the present invention is a wiring defect inspection program for operating the wiring defect inspection apparatus, and causes a computer to function as each of the above means.
  • the wiring defect inspection program recording medium is characterized in that the wiring defect inspection program described above is recorded.
  • the present invention can be used for inspection of the wiring state of a semiconductor substrate having wiring such as a liquid crystal panel.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Liquid Crystal (AREA)

Abstract

　半導体基板における配線短絡部の検出を行う配線欠陥検査方法であって、検査対象の配線の端子間をショートさせるプリショート工程と、前記プリショート工程の後、前記検査対象の配線の抵抗値を測定することにより、前記配線短絡部の有無を判定する抵抗値測定工程を行うことを特徴とする。

Description

配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
　本発明は、液晶ディスプレイや有機ＥＬディスプレイなどに使われるＴＦＴ（Ｔｈｉｎ　ｆｉｌｍ　ｔｒａｎｓｉｓｔｏｒ）アレイ基板、あるいは太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な、配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体に関する。
　一般に、液晶パネルの製造工程では、ＴＦＴアレイ工程、セル工程、及びモジュール工程などを経て液晶パネルが製造される。このうちＴＦＴアレイ工程においては、透明基板上に、ＴＦＴの走査線として機能する複数本のゲート線が平行に配設されるとともに、信号線として機能する複数本のソース線がゲート線に直交して配設され、保護膜で被覆された後、透明電極が形成される。この後、アレイ検査が行われ、電極または配線の短絡の有無が検査される。
　例えば、特許文献１には、赤外線放射源を用いて、基板の短絡欠陥を検出する赤外線検査に関する技術が開示されている。図１４は、該文献に示された薄膜トランジスタ基板欠陥検査・修正装置３００の全体構成図である。この薄膜トランジスタ基板欠陥検査・修正装置３００は、電圧を印加する前後の検査対象基板３０１の差画像を用いることにより、通電により発熱する基板の配線部と短絡欠陥部の赤外線画像を検出し、線状、あるいは点状の発熱パターンや欠陥の位置、欠陥の数量などに応じて印加電圧、検出位置、レンズ、赤外線検出器３０３等を切り換えて発熱している配線を検出し、欠陥位置を特定できるようにしている。
　また、特許文献２には、基板上に配置された複数種類の配線間の短絡を電気的検査により検出し、短絡が検出された場合は、赤外線検査を実施して短絡位置を特定する方法が開示されている。電気的検査は、配線間に電圧を印加して、抵抗値を測定する。抵抗値が無限大でなければ電流が流れていることになり、短絡があると判断する。あるいは配線間に電圧を印加して、電流値を測定し、電流が０でなければ、短絡があると判断している。
日本国公開特許公報「特開平６－２０７９１４号公報（平成６年７月２６日公開）」 日本国公開特許公報「特開平２－６４５９４号公報（平成２年３月５日公開）」
　しかしながら、上記特許文献２に示されるような、基板上に配置された複数種類の配線間の抵抗を測定して、配線間の短絡を検査する方法においては、抵抗測定を開始後、測定値が変動し、安定して収束するまでに時間がかかる。これは、電子部品あるいは電子回路の中でそれらの物理的な構造により発生する設計者が意図しない容量成分、すなわち浮遊容量が存在することに起因する。
　例えば、図１５に抵抗測定の場合の一般的な等価回路を示す。浮遊容量は、キャパシタ３１２の電荷容量値に相当するものとして記載している。抵抗３１１の抵抗値は、キャパシタ３１２と並列接続された抵抗成分である。抵抗３１５の抵抗値は、キャパシタ３１２と直列接続された抵抗成分である。ここでは、抵抗３１１と抵抗３１５の電気抵抗の合計値を測定することとする。すると、基板上の近接した配線や、配線と配線との間の絶縁層を介して静電容量ができてしまい、抵抗測定の動作に影響を与える。
　具体的には、図１５においてスイッチ３１３を閉じ、電源３１４が電圧印加して抵抗測定を開始する場合、スイッチ３１３を閉じた直後は浮遊容量があるため、抵抗３１１の抵抗値にかかわらず、見かけ上キャパシタ３１２の両端のノード３１６とノード３１７が短絡しているように電流が流れる。最初はキャパシタ３１２のほうに電流が流れ、次にキャパシタ３１２と抵抗３１１に電流が流れ、キャパシタ３１２の充電が終わると、抵抗３１１だけに電流が流れる。この現象は誘電吸収と呼ばれ、誘電吸収が収束した後、抵抗３１１と抵抗３１５の電気抵抗の合計値を正確に測定できる。
　また、他の配線間の抵抗測定や静電気によって、キャパシタ３１２に事前にいくらか帯電していることもあり、このため、抵抗測定する直前までのキャパシタ３１２の充電量によって、誘電吸収が収束するまでの時間が変動し、抵抗測定に要するトータルの測定時間にばらつきが生じることがあった。測定時間にばらつきがあると、誘電吸収が収束するまでの時間を長めに見込んで測定を行ったり、過去の測定データに基づき、最も長くかかった測定時間に合わせて、個々の測定を行ったりしなければならない。このため、１回にかかる検査時間が長くなり、検査効率の低下につながるという課題があった。
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間のばらつきを押さえ、適切な測定時間で正確に、且つ効率よく欠陥を検査することが出来る配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体を提供することにある。
　本発明に係る配線欠陥検査方法は、半導体基板における配線短絡部の検出を行う配線欠陥検査方法であって、検査対象の配線の端子間をショートさせるプリショート工程と、前記プリショート工程の後、前記検査対象の配線の抵抗値を測定することにより、前記配線短絡部の有無を判定する抵抗値測定工程を行うことを特徴とする。
　本発明に係る配線欠陥検査装置は、半導体基板における配線短絡部の検出を行う配線欠陥検査装置であって、検査対象の配線の端子間をショートさせるプリショート部と、前記検査対象の配線に電圧を印加する電圧印加部と、前記配線の抵抗値を測定する抵抗測定部と、前記電圧印加部を制御する制御部とを備えており、前記抵抗測定部によって測定された抵抗値に基づいて、前記配線短絡部の有無を判定することを特徴とする。
　本発明に係る配線欠陥検査プログラムは、前記配線欠陥検査装置を動作させる配線欠陥検査プログラムであって、コンピュータを上記の各手段として機能させることを特徴とする。
　本発明に係る配線欠陥検査プログラム記録媒体は、上記に記載の配線欠陥検査プログラムが記録されたことを特徴とする。
　本発明によれば、ＴＦＴアレイ基板などの半導体基板の欠陥検出において、測定時間のばらつきを押さえ、適切な測定時間で正確に、且つ効率よく欠陥を検査することが可能となる。
本発明の実施形態１に係る配線欠陥検査装置の構成を示すブロック図と、液晶パネルを有するマザー基板の構成を示す斜視図である。 上記配線欠陥検査装置の構成を示す斜視図である。 本発明の実施形態において用いられる液晶パネルおよびプローブの平面図である。 本発明の実施形態１に係る配線欠陥検査方法を示すフローチャートである。 本発明の実施形態を等価回路で示したものある。 本発明の実施形態に係る経過時間と電流値を説明した図である。 本発明の実施形態に係る抵抗値測定工程を説明した図である。 本発明の実施形態の抵抗値測定工程において用いられる変化率と抵抗値の関係を示す図である。 本発明の実施形態において用いられる画素部の欠陥を示す模式図である。 本発明の実施形態１に係る３つの欠陥モードに対応したリレーの結線を説明した図である。 本発明の実施形態１に係るリレーの開閉を示す表である。 本発明の実施形態２に係る配線欠陥検査装置の構成を示すブロック図である。 本発明の実施形態２に係る配線欠陥検査方法を示すフローチャートである。 従来の配線欠陥検出方法を説明した図である。 従来の配線欠陥検出方法を説明した図である。
　以下、本発明の実施の形態について図を参照しながら以下に説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
　＜実施形態１＞
　図１（ａ）は、本実施形態における配線欠陥検査装置１００の構成を示すブロック図であり、図１（ｂ）は、配線欠陥検査装置１００を用いて配線欠陥検査される対象であるマザー基板１の斜視図である。ここでは、図１（ｂ）に示すように、Ｐ１～Ｐ８の８枚の液晶パネルがマザー基板１上に形成されている。
　配線欠陥検査装置１００は、図１（ｂ）に示すマザー基板１上に形成された複数の液晶パネル２において配線等の欠陥を検査することができる。そのため、配線欠陥検査装置１００は、液晶パネル２と導通させるためのプローブ３、および、プローブ３を各液晶パネル２上に移動させるプローブ移動手段４を備えている。また配線欠陥検査装置１００は、赤外線画像を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６を備えている。更に配線欠陥検査装置１００は、プローブ移動手段４およびカメラ移動手段６を制御する主制御部７を備えている。
　上記プローブ３には、液晶パネル２の配線間の抵抗を測定するための抵抗測定部８、および、液晶パネル２の配線間に電圧を印加するための電圧印加部９、あらかじめ測定対象の端子間をショートさせるスイッチであるプリショート部１０が接続されている。これら抵抗測定部８、電圧印加部９およびプリショート部１０は、主制御部７により制御されている。
　図２は、本実施形態における配線欠陥検査装置１００の構成を示す斜視図である。配線欠陥検査装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。
　上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、液晶パネル２に対応したプローブ３が搭載されている。
　上記カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。
　マウント部１４ｃにはマクロ計測用の赤外線カメラ５ａが搭載され、マウント部１４ｂにはミクロ計測用の赤外線カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。
　マクロ計測用の赤外線カメラ５ａは、視野が５２０×４０５ｍｍ程度まで広げられたマクロ計測が可能な赤外線カメラである。マクロ計測用の赤外線カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ計測用の赤外線カメラ１台当たりの視野は、液晶パネル２の１枚の大きさの概ね１／４になっている。また、ミクロ計測用の赤外線カメラ５ｂは、視野が３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ計測が可能な赤外線カメラである。
　なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。
　プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル２にプローブ３を接触させた状態のまま、赤外線カメラ５ａ、５ｂ、および光学カメラ１６を液晶パネル２上に移動させることができる。
　図３（ａ）は、マザー基板１に形成されている複数の液晶パネル２のうちの１つの液晶パネル２の平面図である。各液晶パネル２には、図３（ａ）に示すように、画素部１７、周辺配線部１８、端子部１９ａ～１９ｄが形成されている。画素部１７は、ゲート線とソース線が形成されており、さらにゲート線およびソース線が交差する各交点にＴＦＴが形成されている。周辺配線部１８は、ゲート線およびソース線と、端子部１９ａ～１９ｄとを接続する配線が形成されている。
　図３（ｂ）は、液晶パネル２に設置された端子部１９ａ～１９ｄと導通させるためのプローブ３の平面図である。プローブ３は、図３（ａ）に示す液晶パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル２に設置された端子部１９ａ～１９ｄに対応した複数のプローブ針２１ａ～２１ｄを備えている。複数のプローブ針２１ａ～２１ｄは、リレー（図示せず）を介して、プローブ針２１の一本ずつを個別に図１の（ａ）に示す抵抗測定部８および電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ～１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。また、プローブ３は液晶パネル２とほぼ同じ大きさの枠の形状を成している。なお、上述したように、光学カメラ１２を用いてマザー基板１の位置調整を行うことで、端子部１９ａ～１９ｄおよびプローブ針２１ａ～２１ｄの位置を合わせている。
　上記のように、本実施形態に係わる配線欠陥検査装置１００は、プローブ３、および、プローブ３と接続された抵抗測定部８を備えており、プローブ３を液晶パネル２に導通させて、それぞれの配線の抵抗値および隣接する配線間の抵抗値などを測定することができる。
　また、本実施形態に係わる配線欠陥検査装置１００は、プローブ３、プローブ３と接続された電圧印加部９、および、赤外線カメラ５ａおよび５ｂを備えている。そして、プローブ３を介して液晶パネル２の配線または配線間に電圧を印加し、欠陥部に電流が流れることによる発熱を赤外線カメラ５ａおよび５ｂを用いて計測し、欠陥部の位置を特定することができる。したがって、本実施形態に係わる配線欠陥検査装置１００によれば、１台の検査装置により、抵抗検査および赤外線検査を兼用して行うことができる。
　図４は、本実施形態に係る配線欠陥検査装置１００を用いた配線欠陥検査方法のフローチャートである。フローチャートにおけるＳは各ステップを表す。本実施形態に係る配線欠陥検査方法は、図４に示すように、マザー基板１に形成された複数の液晶パネル２について、ステップＳ１～ステップＳ１０のステップにより、順次、配線欠陥検査が実施される。
　まず、ステップＳ１において、配線欠陥検査装置１００のアライメントステージ１１にマザー基板１が載置され、ＸＹ座標軸と平行になるように基板の位置が調整される。次に、ステップＳ２において、プローブ移動手段４によりプローブ３が検査対象となる液晶パネル２の上部に移動され、プローブ針２１ａ～２１ｄが液晶パネル２の端子部１９ａ～１９ｄと接触する。ここで、ステップＳ３において、測定対象となる配線又は配線間の全端子をショートさせる。このショート処理は、プローブ針２１ａ～２１ｄにそれぞれ接続されたリレー（図示せず）を閉じることにより、プローブ針の間を電気的に短絡させることをいう。液晶パネル２に形成されたゲート線およびソース線は、本来電気的に接続されていないのであるが、このショートの動作中は、測定対象となる配線又は配線間が、電気的に接続された状態になる。
　一般に液晶パネルにおいては、走査線として機能する複数本のゲート線が平行に配設されるとともに、信号線として機能する複数本のソース線がゲート線に直交して配設されるが、さらに、画素の電圧を一定に保つために、電荷を貯めておく補助容量線（以下、Ｃｓ線と称す）も配設される。また、これら以外に断線や短絡した配線を修復するために予備配線が配置されることもある。本発明はこれらの配線のいずれかとの抵抗を測定する際にも適用できる。本実施形態では、一例として、ゲート線、ソース線、Ｃｓ線の配線又は配線間の抵抗を測定する。ステップＳ３では、ゲート線、ソース線、Ｃｓ線の全端子をショートさせる。
　図５は、本実施形態の抵抗測定を等価回路で示したものである。定電圧電源５９は、抵抗測定部８の一部である抵抗測定器に内蔵された電源である。図５（ａ）に示す等価回路は、測定対象の液晶パネル２において、短絡欠陥がある場合であり、ノード５６とノード５７との間は、抵抗５５、抵抗５３を介して導通している状態である。図５（ｂ）に示す等価回路は、短絡欠陥のない良品の液晶パネル２の等価回路である。破線５８に囲まれた回路部分は、液晶パネル２を表す。また、囲まれていない回路部分、すなわちノード５６、５７より紙面左側の部分は、抵抗測定部８およびプリショート部１０を表す。キャパシタ５４は浮遊容量を表し、抵抗５３はキャパシタ５４に並列接続された抵抗値を表し、抵抗５５はキャパシタ５４に直列接続された抵抗値を表す。
　スイッチ５２を閉じている状態は、抵抗測定中であることを表す。スイッチ５２を閉じることで、定電圧電源５９は、２つの被測定配線に接続されたノード５６とノード５７との間に電圧を印加させる。もし２つの被測定配線間が短絡している場合は、電流が流れる。抵抗測定部８はノード５６とノード５７間の抵抗を測定する。
　また、抵抗を測定する代わりに、電流を測定しても良い。その場合は、電流を測定し、定電圧電源５９の電圧値を電流値で除算して抵抗値を求める。もし２つの被測定配線間が短絡していない場合は、電流が流れないので、抵抗値は無限大となる。
　ステップＳ３においては、スイッチ５２を開放した状態で、プリショート部１０であるスイッチ５１を閉じ、測定対象となる配線又は配線間の全端子をショートさせ、所定時間放置して自然に放電させる。放電させた後、スイッチ５１を開放する。このスイッチ５１を閉じ、所定の時間経過後に、スイッチ５１を開く動作をプリショート処理と呼ぶ。次に、ステップＳ４において、各種欠陥のモードに対応して、抵抗検査するための配線または配線間が選択され、導通させるプローブ針２１の切り替えが行われる。欠陥モードについては後で説明する。
　ステップＳ５において、図５におけるスイッチ５２が閉じられ、抵抗検査が行われる。ステップＳ５では、選択された配線または配線間の抵抗値が測定され、該抵抗値と、欠陥が無い場合の抵抗値との比較により欠陥の有無が検査される。
　図６は、スイッチ５２が閉じられた後の電流値の変化の一例であり、図６（ａ）は、液晶パネル２において短絡欠陥のある場合、図６（ｂ）は、短絡欠陥の無い場合を示している。また、縦軸は電流値Ｉ、横軸は時間ｔである。スイッチ５２が閉じられた直後より、電流はキャパシタ５４と抵抗５３の両方に流れ、キャパシタ５４の充電が開始される。ここで液晶パネル２に短絡欠陥がある場合、図６（ａ）に示すように、キャパシタ５４の充電が完了に近づくに連れて、キャパシタ５４に流れていた電流は徐々に減少する一方、抵抗５３すなわち、ここで言う短絡欠陥部分に流れる電流が徐々に増加する。やがてキャパシタ５４の充電が完了する時間ｔ０以降は抵抗５３に一定の電流Ｉ０が流れ続ける。
　一方、液晶パネル２に短絡欠陥が無く、良品である場合は、図６（ｂ）に示すように、キャパシタ５４の充電が完了する時間ｔ０以降は電流が流れなくなり、測定される抵抗値は無限大になる。
　図６（ｃ）は、ステップＳ３に示された抵抗測定前に測定対象となる配線又は配線間の全端子をショートさせる工程、すなわちプリショート処理を行わず、従来の方法でいくつかの抵抗測定を行った場合の時間経過と電流値を示している。キャパシタ５４の充電が完了する時間が一定ではなく、図６（ａ）、図６（ｂ）に示すキャパシタの充電が完了する時間ｔ０よりも、時間が長い場合もあれば短い場合もある。すなわち、抵抗測定に要する時間にばらつきが生じている。
　本発明では、ステップＳ３において、あらかじめ抵抗測定前に測定対象となる配線又は配線間の全端子をショートさせ、キャパシタ５４の放電を行っているので、キャパシタ５４の帯電はゼロの状態から測定がスタートされる。このため、キャパシタ５４の充電が完了する時間ｔ０が常に一定となり、液晶パネル２に短絡欠陥があるかどうかを判定するまでの時間も一定となり、測定時間のばらつきを抑えることができる。また、静電気による帯電も除去することが出来る。
　図7は、実施形態１における抵抗値測定工程を詳細に説明する図である。図7は、短絡欠陥部の抵抗値が異なるＲ１～Ｒ４(抵抗値がＲ４＝∞、Ｒ３＞Ｒ２＞Ｒ１)について、測定開始からの抵抗測定器の指示値Ｒの変化を時間ｔの経過で示したものである。
　短絡欠陥部の無い抵抗値が無限大となるＲ４は、配線間のキャパシタ５４の充電が完了して抵抗測定が可能となる時間ｔ０よりも早く、指示値Ｒが測定限界を超えてオーバー・ロード（ＯＬ）となり、短絡欠陥なしと判定される。ここで、オーバー・ロードとは、抵抗測定部８が測定できる最大抵抗値を測定している状態を表す。この最大抵抗値は十分大きな抵抗値であるため、オーバー・ロード状態は短絡欠陥なしと判断されるのである。一方、短絡欠陥部の抵抗値が有限となるＲ１～Ｒ３は、指示値Ｒが安定した後、時間ｔ０の指示値Ｒを短絡欠陥部の抵抗値として所定の閾値ＴＲと比較することにより、短絡欠陥の有無を判定できる。例えば、Ｒ３のように抵抗値が液晶パネル２の表示上問題ない程度の高抵抗であれば良品と判定され、Ｒ１やＲ２のように抵抗値が所定の閾値ＴＲ以下となる場合は短絡欠陥ありと判定される。
　実施形態１では、プリショート処理を行なうことで、抵抗測定器の指示値Ｒが安定するまでの時間ｔ０のばらつきが押さえられているので、適切な時間ｔ０を選択して測定することにより、抵抗値から正確に欠陥を検査することが可能となる。
　しかしながら、指示値Ｒが安定するまでに要する時間ｔ０は、通常は３秒程度を要する。このため、例えば、液晶パネルのように多数の配線を検査する場合は、測定回数が多くなることから、抵抗値測定工程のタクト時間が長くなる。
　そこで、指示値Ｒが安定する時間ｔ０まで待たず、指示値Ｒが安定する前の測定開始直後の過渡期に短絡欠陥の有無を判定できることが望ましい。図７に示すように、測定開始直後の過渡期において、時間ｔ０１と時間ｔ０２の間で指示値Ｒの変化率を求めると、抵抗Ｒ１～Ｒ４に対して△ｒ１～△ｒ４のようになる。
　この変化率△ｒと時間ｔ０における指示値Ｒすなわち短絡欠陥部の抵抗値を事前に測定しておき、測定データを集めてグラフにすると、例えば、図８に示すように、変化率△ｒと短絡欠陥部の抵抗値の関係は比例関係となった。したがって、この指示値Ｒの変化率△ｒを求めることにより、時間ｔ０のときに予測される抵抗値を決定して、短絡欠陥の有無を判定することが可能である。また、測定条件等によって、変化率△ｒと短絡欠陥部の抵抗値が完全に比例関係とならない場合であっても、対応関係は事前に測定データから求めておくことができ、同様の手法により短絡欠陥の有無を判定することが可能である。
　具体的には、図８に示すように、指示値Ｒの変化率△ｒを所定の閾値Ｔｒと比較し、閾値Ｔｒより小さい△ｒ１、△ｒ２の場合を短絡欠陥があるものと判定することができる。変化率△ｒは、測定スタート後の時間ｔ０１と時間ｔ０２の少なくとも２回の抵抗測定値の差分で求めることができる。例えば、最初の時間ｔ０１は、測定スタートから１００ｍｓ後であり、次の時間ｔ０２は、測定スタートから３００ｍｓ後であり、どちらも時間ｔ０よりもかなり早い測定時間にすることができる。また、所定の閾値Ｔｒは、実際に測定して集められた変化率△ｒと抵抗値のデータから経験的に適切な値を選択すればよい。このように、測定開始直後の過渡期に指示値Ｒの変化率△ｒを求めて抵抗値を決定することにより、多数の配線を検査するような場合であっても、抵抗値測定工程のタクト時間を短縮することができる。
　なお、実施形態１では、測定開始後の時間ｔ０１と時間ｔ０２の少なくとも２回の抵抗測定による指示値Ｒの差分を用いて変化率△ｒを求めているが、３回以上の抵抗測定を行い、得られた複数個の指示値Ｒを線形補間することにより変化率△ｒを求め、抵抗値測定工程で用いても良いことは勿論であり、短絡欠陥の検出精度をさらに向上させることができる。
　また、短絡欠陥部の状態などによっては、過渡期のごく初期の段階でも短絡欠陥部の抵抗値に対応した変化率△ｒを検出できる場合があり、抵抗値測定工程において、指示値Ｒの変化率△ｒを時間ｔ０１で１回だけ測定し、時間０からの変化率△ｒを求めるようにしても良い。この場合、抵抗測定が過渡期のごく初期の１回だけで済むため、測定時間をさらに短縮することができる。
　なお、定電圧電源５９を、定電流電源に替えても良い。スイッチ５２を閉じることで、２つの被測定配線に接続されたノード５６とノード５７との間に定電流を流そうとする。もし２つの被測定配線間が短絡している場合は、定電流が流れる。抵抗測定部８はノード５６とノード５７との間の電圧を測定し、測定された電圧値を定電流値で除算して抵抗値を求める。もし２つの被測定配線間が短絡していない場合は、電流が流れないので、抵抗値は無限大となる。
　ここで、仮に抵抗測定していない状態を想定する。すなわち、スイッチ５２が開かれている。図５（ａ）では、キャパシタ５４と抵抗５３は閉ループになっており、キャパシタ５４に蓄積された電荷は、自然に放電される。一方、図５（ｂ）では、開ループになっており、キャパシタ５４に蓄積された電荷は放電されない。従って、短絡欠陥がない良品の液晶パネルは、自然に放電されないことになり、他の配線間の抵抗測定や静電気の影響を大きく受けて、誘電吸収が収束するまでの時間が大きく変動する。
　図９（ａ）～（ｃ）では、一例として、画素部１７に生じる配線の短絡部、すなわち欠陥部２３の位置を模式的に示している。図９（ａ）は、例えば、ゲート線およびソース線のように、配線Ｘおよび配線Ｙが交差する液晶パネルにおいて、当該交差部分において配線Ｘと配線Ｙとが短絡している欠陥部２３を示している。導通させるプローブ針２１を、図３に示した２１ａと２１ｄとの組または２１ｂと２１ｃとの組に切り替え、配線Ｘ１～Ｘ１０および配線Ｙ１～Ｙ１０に関して１対１で配線間の抵抗値を測定することにより、欠陥部２３の有無と位置を特定することができる。
　図９（ｂ）は、例えば、ゲート線およびＣｓ線のような、隣接する配線Ｘの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ｂの奇数番と２１ｄの偶数番との組に切り替えて、配線Ｘ１～Ｘ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定することができる。
　図９（ｃ）は、例えば、ソース線およびＣｓ線のような、隣接する配線Ｙの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ａの奇数番と２１ｃの偶数番との組に切り替えて、配線Ｙ１～Ｙ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定できる。
　ステップＳ６において、ステップＳ５において検査された欠陥部２３の有無により、赤外線検査を行うか否かが判断される。欠陥部２３が有る場合は赤外線検査を行うためにステップＳ７に移行し、欠陥部２３がない場合は赤外線検査を行わずにステップＳ１０に移行する。このステップＳ６は、抵抗値測定工程の一部であるといえる。
　例えば、図９（ａ）に示すように、配線Ｘおよび配線Ｙが交差する箇所において欠陥部２３が生じる場合は、配線間の抵抗検査により、配線Ｘ４および配線Ｙ４に異常が検出されるので、欠陥部２３の位置まで特定することができる。そのため、図９（ａ）に示す欠陥部２３の場合は、ステップＳ７において、その位置を赤外線検査により特定することを必ずしも要しない。つまり、配線Ｘと配線Ｙのすべての組み合わせ毎に抵抗検査するのであれば、位置特定もできるので、赤外線検査は不要となる。しかし、組み合わせ数は膨大であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、配線Ｘが１０８０本、配線Ｙが１９２０なので、全組み合わせは約２０７万となる。このような組み合わせ毎に抵抗検査をすると、タクトが長時間となり、検査処理能力が大幅に低くなってしまい、現実的ではない。そのため、配線Ｘと配線Ｙのすべての組み合わせをいくつかにまとめて抵抗検査をすることで、抵抗検査回数を削減できる。例えば、一つにまとめた配線Ｘと、一つにまとめた配線Ｙとの間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検査により特定することが必要となる。
　一方、図９（ｂ）または図９（ｃ）のように、隣接する配線間において欠陥部２３が生じる場合は、一対の配線、例えば、配線Ｘ３と配線Ｘ４との間に欠陥部が有ることは特定できる。しかし、その配線の長さ方向においては欠陥部２３の位置は特定できないため、欠陥部２３の位置を赤外線検査により特定することが必要となる。
　隣り合う配線間の抵抗検査は膨大な数であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、隣り合う配線Ｘ間の抵抗検査回数は１０７９、隣り合う配線Ｙ間の抵抗検査回数は１９１９となる。図９（ｂ）の場合のような隣り合う配線Ｘ間の抵抗検査の場合、すべてのＸ奇数番と、すべてのＸ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。図９（ｃ）の場合のような隣り合う配線Ｙ間の抵抗検査の場合、すべてのＹ奇数番と、すべてのＹ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検査により特定することが必要となる。そこで、ステップＳ６において、赤外線検査が必要と判断された液晶パネル２に関して赤外線検査が行われる。
　ステップＳ８において、上記電圧が印加されることにより電流が生じて発熱した欠陥部２３からの赤外光を検出するために、赤外線カメラを用いて欠陥部２３を撮影し、欠陥部２３の位置を特定する。本実施形態では、マクロ計測用の赤外線カメラ５ａと、ミクロ計測用の赤外線カメラ５ｂとを備え、まずは液晶パネル２の広範囲を視野内に収めることができるマクロ計測用の赤外線カメラ５ａを用いて、必要に応じてマクロ計測用の赤外線カメラ５ａを走査して欠陥部２３の位置を特定する。続いて、必要に応じて、発熱部の近傍をミクロ計測用の赤外線カメラ５ｂを用いて計測してもよい。マクロ計測用の赤外線カメラ５ａにより、発熱部の位置が特定されているため、ミクロ計測用の赤外線カメラ５ｂの視野内に、発熱部が位置するように、カメラを移動させることができ、欠陥部２３の座標位置を高精度に特定したり、あるいは修正に必要な形状等の情報についての計測を行うことができる。なお、本実施形態では、マクロ計測用の赤外線カメラ５ａと、ミクロ計測用の赤外線カメラ５ｂとを備えて２段階での撮影を行っているが、本発明はこれに限定されるものではなく、１つの赤外線カメラを用いて１段階での撮影を行う構成であってもよい。
　また、図２の光学カメラ１６は、図１における主制御部７により制御され、ミクロ計測用の赤外線カメラ５ｂで検知された短絡欠陥を可視画像として撮影するために用いる。あるいは、光学カメラ１６と上述のレーザ照射装置とを兼用した同軸光学ユニットにすることもできる。
　ステップＳ９において、検査中の液晶パネル２について、各種欠陥モードの全検査が終了しているか否かが判断され、未検査の欠陥モードがある場合、ステップＳ３に戻る。そして、測定対象の全端子をプリショートさせた後、欠陥検査が繰り返される。ここで、欠陥モードとは、図９に示したような欠陥部２３の種類である。図９では、３つの欠陥モードを示している。すなわち、図９（ａ）の配線Ｘと配線Ｙとの短絡欠陥モード、図９（ｂ）の配線Ｘ間の短絡欠陥モード、図９（ｃ）の配線Ｙ間の短絡欠陥モードである。
　ステップＳ１０において、検査中のマザー基板１について、全ての液晶パネル２の欠陥検査が終了しているか否かが判断され、未検査の液晶パネル２が残っている場合、ステップＳ２に戻る。そして、次の検査対象となる液晶パネル２にプローブが移動されて、欠陥検査が繰り返される。
　図１０は、図９を用いて説明した３つの欠陥モードに対応したリレーの結線を示した図である。抵抗測定器４１５は、抵抗測定部８の一部であり、抵抗を測定する。電源４１６は、電圧印加部９の一部であり、液晶パネル２の配線または配線間に電圧を印加する。図１０における破線で囲まれた破線ブロック４０１、４０４、４０７、４１０は、プローブ針２１ａ～２１ｄを表している。破線ブロック４０１は奇数番配線Ｘの端子部に接続されるプローブ針、破線ブロック４０４は偶数番配線Ｘの端子部に接続されるプローブ針、破線ブロック４０７は奇数番配線Ｙの端子部に接続されるプローブ針、破線ブロック４１０は偶数番配線Ｙの端子部に接続されるプローブ針を表す。破線ブロック４０２、４０３、４０５、４０６、４０８、４０９、４１１、４１２、４１３、４１４はリレーを表す。破線ブロック４０２、４０３は破線ブロック４０１に対応したリレーであり、同様に破線ブロック４０５、４０６は破線ブロック４０４に対応したリレー、破線ブロック４０８、４０９は破線ブロック４０７に対応したリレー、破線ブロック４１１、４１２は破線ブロック４１０に対応したリレーである。以下、破線ブロックＮ内のリレーをリレーＮとする。例えば、破線ブロック４０２内のリレーを、リレー４０２とする。
　リレー４０２、４０５、４０８、４１１は、抵抗測定器４１５および電源４１６の正極性端子にリレー４１３を介して接続される。リレー４０３、４０６、４０９、４１２は、抵抗測定器４１５および電源４１６の負極性端子にリレー４１４を介して接続される。リレー４１３は、抵抗測定器の端子に接続されたリレーである。リレー４１４は、電源４１６の端子に接続されたリレーである。これら複数のリレーを切り替えることにより、ステップＳ３で示されたショート処理、ステップＳ４で示された抵抗測定、およびステップＳ７で示された電圧印加をそれぞれ実施することができる。
　図１１は、図１０で示した各リレーの開閉を示す表である。ショート処理では、破線ブロック４０１、４０４、４０７、４１０の各プローブの接続をすべて閉じて、配線または配線間の全端子を短絡させる。同時にリレー４１３、４１４をすべて開いて、抵抗測定器４１５および電源４１６を切り離している。
　抵抗測定および電圧印加では、欠陥モードに応じて、破線ブロック４０１、４０４、４０７、４１０の各プローブの接続をそれぞれ切り替える。例えば、図９（ａ）に示すような配線Ｘと配線Ｙとの短絡欠陥モードの抵抗測定では、リレー４０２、４０５、４０９、４１２、４１３を閉じ、リレー４０３、４０６、４０８、４１１、４１４を開いて、奇数及び偶数の配線Ｘを抵抗測定器４１５の正極性端子に接続し、奇数及び偶数の配線Ｙを抵抗測定器４１５の負極性端子に接続する。また、図９（ａ）に示すように配線Ｘと配線Ｙとの短絡欠陥モードの電圧印加では、リレー４０２、４０５、４０９、４１２、４１４を閉じ、リレー４０３、４０６、４０８、４１１、４１３を開いて、奇数及び偶数の配線Ｘを電源４１６の正極性端子に接続し、奇数及び偶数の配線Ｙを電源４１６の負極性端子に接続する。
　このように、複数のリレーを切り替えることにより、液晶パネル２の配線、抵抗測定器、および電源との間の結線を変更できる。なお、配線Ｘ、配線Ｙ、Ｃｓ線、および予備配線に係わる欠陥モード（例えば、Ｃｓ線間欠陥モード、配線ＸとＣｓ線との欠陥モード、配線ＹとＣｓ線との欠陥モード、配線Ｘと予備配線との欠陥モード、配線Ｙと予備配線との欠陥モード）についても、適切にリレーを追加することで、ショート処理、抵抗測定、電圧印加を実施することができる。
　本実施形態によれば、抵抗検査を行う前に、検査対象の端子をプリショートさせ、端子間に充電された電荷を一旦ゼロにし、いつも帯電ゼロの状態から抵抗測定することで、初期状態を一定にし、収束時間の変動やばらつきを抑える。端子間により欠陥の有無を判断し、欠陥が有ると判断された場合は液晶パネル２の短絡経路における抵抗値が取得される。さらに、該抵抗値に基づいて特定された電圧を液晶パネル２に印加することにより、欠陥部２３または配線部の何れかが十分に発熱するため、赤外線検査の際に欠陥の位置を容易に認識することができる。
　なお、本実施形態では、ゲート線、ソース線、Ｃｓ線の配線又は配線間の抵抗を測定する場合に、ゲート線、ソース線、Ｃｓ線の配線又は配線間の全端子をプリショートさせた後、例えば、ゲート線とソース線の抵抗測定を行い、次に再度ゲート線、ソース線、Ｃｓ線の配線又は配線間の全端子をプリショートさせた後、今度はゲート線とＣｓ線の抵抗測定というように、抵抗測定の直前に毎回測定対象となる全端子をプリショートさせる方法を説明した。この方法の場合、毎回全端子間をショートさせ、放電させるのでキャパシタの帯電はどの配線に対してもいつも０となり、且つ静電気も除去されるので測定時間のばらつきが極めて少なく、望ましい。しかしながら、この方法に限られることは無く、例えば、ゲート線とソース線の抵抗を測定する前に、ゲート線とソース線のみをプリショートさせ、抵抗測定を行うといったように、測定する対象の配線同士のみを都度プリショートさせる方法でもかまわない。
　なお、ステップＳ５またはステップＳ８のうち少なくとも一つの工程の後に、配線の端子間をショートさせる工程をさらに実施してもよい。ステップＳ５で実施される抵抗値測定を終えた後のショート工程は、ステップＳ５で実施される抵抗値測定によって液晶パネル２に充電された電荷を放電することができる。または、ステップＳ８で実施される欠陥位置特定を終えた後のショート工程は、ステップＳ８で実施される電圧印加によって液晶パネル２に充電された電荷を放電することができる。このショート工程によって、配線欠陥検査装置１００が検査後に装置外に搬出したマザー基板１は、放電された状態になっている。その結果、マザー基板１の静電気破壊や表示品位劣化等を防止することができる。
　＜実施形態２＞
　実施形態１では、図１に示すように、欠陥部２３を撮影する赤外カメラ５が設けられた構成について説明したが、抵抗測定を行って欠陥の有無を検査する機能のみを備える構成としてもよい。図１２は、実施形態２に係る配線欠陥装置２００の構成を示すブロック図である。図１に示された赤外線画像を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６が備わっていない以外は、実施形態１と構成は同じである。
　図１３は、実施形態２に係る配線欠陥検査装置２００を用いた配線欠陥検査方法のフローチャートである。本実施形態に係る配線欠陥検査方法は、図１３に示すように、マザー基板１に形成された複数の液晶パネル２について、ステップＳ９１～ステップＳ９７のステップにより、順次、配線欠陥検査が実施される。
　まず、ステップＳ９１において、配線欠陥検査装置２００のアライメントステージ１１にマザー基板１が載置され、ＸＹ座標軸と平行になるように基板の位置が調整される。次に、ステップＳ９２において、プローブ移動手段４によりプローブ３が検査対象となる液晶パネル２の上部に移動され、プローブ針２１ａ～２１ｄが液晶パネル２の端子部１９ａ～１９ｄと接触する。ここで、ステップＳ９３において、測定対象となる配線又は配線間の全端子をプリショートさせる。
　次に、ステップＳ９４において、各種欠陥のモードに対応して、抵抗検査するための配線または配線間が選択され、導通させるプローブ針２１の切り替えが行われる。ステップＳ９５において、抵抗検査が行われる。ステップＳ９５では、選択された配線または配線間の抵抗値が測定され、該抵抗値と、欠陥が無い場合の抵抗値との比較により欠陥の有無が検査される。ステップＳ９６において、検査中の液晶パネル２について、各種欠陥モードの全検査が終了しているか否かが判断され、未検査の欠陥モードがある場合、ステップＳ９３に戻る。そして、測定対象の全端子をプリショートさせた後、欠陥検査が繰り返される。ステップＳ９７において、検査中のマザー基板１について、全ての液晶パネル２の欠陥検査が終了しているか否かが判断され、未検査の液晶パネル２が残っている場合、ステップＳ９２に戻る。そして、次の検査対象となる液晶パネル２にプローブが移動されて、欠陥検査が繰り返される。
　このように構成することによって、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。
　＜実施形態３＞
　なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、他のシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータＣＰＵが記録媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。
　この場合、記録媒体から読み出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記録した記録媒体は本発明を構成することになる。また、上記プログラムコードは、通信ネットワークのような伝送媒体を介して、他のコンピュータシステムから記録装置等へダウンロードされるものであってもよい。
　また、コンピュータが読み出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
　さらに、記録媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
　本発明を上記記録媒体に適用する場合、その記録媒体には、先に説明したフローチャートに対応するプログラムコードを格納することになる。
　以上、本発明に係わる実施形態について説明したが、本発明は上記の実施形態に限定されるものではない。本請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　（本発明の総括）
　本発明に係る配線欠陥検査方法は、半導体基板における配線短絡部の検出を行う配線欠陥検査方法であって、検査対象の配線の端子間をショートさせるプリショート工程と、前記プリショート工程の後、前記検査対象の配線の抵抗値を測定することにより、前記配線短絡部の有無を判定する抵抗値測定工程を行うことを特徴とする。
　また、前記プリショート工程は、検査対象の全端子間をショートさせることを特徴としてもよい。また、前記抵抗値測定工程においては、前記配線の抵抗測定器の指示値が安定する前に前記抵抗値を決定することを特徴としてもよい。また、前記抵抗値測定工程においては、前記指示値の変化率により前記抵抗値を決定することを特徴としてもよい。また、前記抵抗値測定工程においては、測定された前記指示値と測定開始からの測定時間により前記変化率を算出することを特徴としてもよいし、異なる時間の前記指示値から前記変化率を算出することを特徴としてもよい。また、前記抵抗値測定工程は、前記変化率が所定の値より小さいときに前記配線短絡部を有すると判定することを特徴としてもよい。さらに、前記抵抗値測定工程において前記配線短絡部を有すると判定された前記半導体基板の該配線短絡部を含む短絡経路に、電圧を印加して、該短絡経路を発熱させる発熱工程と、前記発熱工程において発熱した短絡経路を、赤外線により撮像し、前記配線短絡部の位置を特定する位置特定工程を含むことを特徴としてもよい。また、前記抵抗値測定工程または位置特定工程のうち少なくとも一つの工程の後に、配線の端子間をショートさせる工程を含むことを特徴としてもよい。
　本発明に係る配線欠陥検査装置は、半導体基板における配線短絡部の検出を行う配線欠陥検査装置であって、検査対象の配線の端子間をショートさせるプリショート部と、前記検査対象の配線に電圧を印加する電圧印加部と、前記配線の抵抗値を測定する抵抗測定部と、前記電圧印加部を制御する制御部とを備えており、前記抵抗測定部によって測定された抵抗値に基づいて、前記配線短絡部の有無を判定することを特徴とする。また、前記配線欠陥検査装置は、撮像部をさらに備えることを特徴としてもよい。
　本発明に係る配線欠陥検査プログラムは、前記配線欠陥検査装置を動作させる配線欠陥検査プログラムであって、コンピュータを上記の各手段として機能させることを特徴とする。
　本発明に係る配線欠陥検査プログラム記録媒体は、上記に記載の配線欠陥検査プログラムが記録されたことを特徴とする。
　本発明は、液晶パネルなどの配線を有する半導体基板の配線状態の検査に用いることができる。
　１　マザー基板
　２　液晶パネル
　３　プローブ
　４　プローブ移動手段
　５ａ、５ｂ　赤外線カメラ
　６　カメラ移動手段
　７　主制御部
　８　抵抗測定部
　９　電圧印加部
　１０　プリショート部
　１１　アライメントステージ
　１２、１６　光学カメラ
　１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ　ガイドレール
　１４ａ、１４ｂ、１４ｄ、１４ｄ　マウント部
　１７　画素部
　１８　周辺配線部
　１９ａ、１９ｂ、１９ｃ、１９ｄ　端子部
　２１ａ、２１ｂ、２１ｃ、２１ｄ　プローブ部
　２３　欠陥部（配線短絡部）
　５１、５２　スイッチ
　５３、５５　抵抗
　５４　キャパシタ
　５６、５７　ノード
　５９　定電圧電源
　４１５　抵抗測定器
　４１６　電源

Claims (13)

  1. 　半導体基板における配線短絡部の検出を行う配線欠陥検査方法であって、
    　検査対象の配線の端子間をショートさせるプリショート工程と、
    　前記プリショート工程の後、前記検査対象の配線の抵抗値を測定することにより、前記配線短絡部の有無を判定する抵抗値測定工程を行うことを特徴とする配線欠陥検査方法。
  2. 　前記プリショート工程は、検査対象の全端子間をショートさせることを特徴とする請求項１に記載の配線欠陥検査方法。
  3. 　前記抵抗値測定工程においては、前記配線の抵抗測定器の指示値が安定する前に前記抵抗値を決定することを特徴とする請求項１または２に記載の配線欠陥検査方法。
  4. 　前記抵抗値測定工程においては、前記指示値の変化率により前記抵抗値を決定することを特徴とする請求項３に記載の配線欠陥検査方法。
  5. 　前記抵抗値測定工程においては、測定された前記指示値と測定開始からの測定時間により前記変化率を算出することを特徴とする請求項４に記載の配線欠陥検査方法。
  6. 　前記抵抗値測定工程においては、異なる時間の前記指示値から前記変化率を算出することを特徴とする請求項４に記載の配線欠陥検査方法。
  7. 　前記抵抗値測定工程は、前記変化率が所定の値より小さいときに前記配線短絡部を有すると判定することを特徴とする請求項３から６のいずれかに記載の配線欠陥検査方法。
  8. 　前記抵抗値測定工程において前記配線短絡部を有すると判定された前記半導体基板の該配線短絡部を含む短絡経路に、電圧を印加して、該短絡経路を発熱させる発熱工程と、
    　前記発熱工程において発熱した短絡経路を、赤外線により撮像し、前記配線短絡部の位置を特定する位置特定工程を含むことを特徴とする請求項１から７のいずれかに記載の配線欠陥検査方法。
  9. 　前記抵抗値測定工程または位置特定工程のうち少なくとも一つの工程の後に、配線の端子間をショートさせる工程を含むことを特徴とする請求項８に記載の配線欠陥検査方法。
  10. 　半導体基板における配線短絡部の検出を行う配線欠陥検査装置であって、
    　検査対象の配線の端子間をショートさせるプリショート部と、
    　前記検査対象の配線に電圧を印加する電圧印加部と、
    　前記配線の抵抗値を測定する抵抗測定部と、
    　前記電圧印加部を制御する制御部を備えており、前記抵抗測定部によって測定された抵抗値に基づいて、前記配線短絡部の有無を判定することを特徴とする配線欠陥検査装置。
  11. 　前記配線欠陥検査装置は、撮像部をさらに備えることを特徴とする請求項１０に記載の配線欠陥検査装置。
  12. 　請求項１０または１１に記載の配線欠陥検査装置を動作させる配線欠陥検査プログラムであって、
    　コンピュータを上記の各手段として機能させるための配線欠陥検査プログラム。
  13. 　請求項１２に記載の配線欠陥検査プログラムが記録されたことを特徴とするコンピュータ読取可能なプログラム記録媒体。
PCT/JP2012/067628 2011-10-18 2012-07-10 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 WO2013057986A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201280050688.3A CN103858017B (zh) 2011-10-18 2012-07-10 配线缺陷检查方法和配线缺陷检查装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-228662 2011-10-18
JP2011228662 2011-10-18
JP2011252170A JP5628139B2 (ja) 2011-10-18 2011-11-18 配線欠陥検査方法
JP2011-252170 2011-11-18

Publications (1)

Publication Number Publication Date
WO2013057986A1 true WO2013057986A1 (ja) 2013-04-25

Family

ID=48140645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/067628 WO2013057986A1 (ja) 2011-10-18 2012-07-10 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体

Country Status (4)

Country Link
JP (1) JP5628139B2 (ja)
CN (1) CN103858017B (ja)
TW (1) TWI518318B (ja)
WO (1) WO2013057986A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10169370B2 (en) 2013-06-14 2019-01-01 Here Global B.V. Navigation database customization
WO2020065866A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置
CN111508858A (zh) * 2020-05-06 2020-08-07 中国电子科技集团公司第四十四研究所 Emccd倍增区电极短路的检测方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016103007A1 (fr) * 2014-12-24 2016-06-30 Arcelormittal Procédé de contrôle d'un support comprenant un substrat métallique, un revêtement diélectrique, et une couche conductrice
CN104569722A (zh) * 2014-12-31 2015-04-29 江苏武进汉能光伏有限公司 一种薄膜电池微短路的测试方法
CN104820134A (zh) * 2015-04-29 2015-08-05 业成光电（深圳）有限公司 线路检测装置及方法及其所应用的线路
KR102409881B1 (ko) * 2016-03-21 2022-06-17 삼성디스플레이 주식회사 표시 장치 및 쇼트 검사 방법
WO2017168530A1 (ja) * 2016-03-28 2017-10-05 堺ディスプレイプロダクト株式会社 基板の配線経路の検査方法及び検査システム
TWI778072B (zh) 2017-06-22 2022-09-21 以色列商奧寶科技有限公司 用於在超高解析度面板中偵測缺陷之方法
CN111263895B (zh) * 2017-10-23 2022-02-22 阿尔卑斯阿尔派株式会社 异常检测装置以及异常检测方法
PH12018000384A1 (en) * 2017-12-19 2019-06-24 Mi Equipment M Sdn Bhd Semiconductor die sorting and method thereof
JP7041716B2 (ja) * 2020-06-25 2022-03-24 本田技研工業株式会社 電解質膜の短絡検査方法及び電解質膜の短絡検査装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264594A (ja) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
JPH06308184A (ja) * 1993-04-22 1994-11-04 Hitachi Electron Eng Co Ltd 基板絶縁試験における浮遊電荷排出方法
JPH07301646A (ja) * 1994-05-02 1995-11-14 Matsushita Electric Ind Co Ltd プリント基板検査装置
JPH11305259A (ja) * 1998-04-17 1999-11-05 Sharp Corp 液晶表示装置およびその製造方法
JP2006084249A (ja) * 2004-09-15 2006-03-30 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
JP2006234642A (ja) * 2005-02-25 2006-09-07 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2009210764A (ja) * 2008-03-04 2009-09-17 Seiko Epson Corp 除電方法ならびに電気光学装置用基板および電気光学装置の検査方法および製造方法
JP2011247788A (ja) * 2010-05-28 2011-12-08 Hioki Ee Corp 絶縁検査装置および絶縁検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63241471A (ja) * 1987-03-30 1988-10-06 Mitsubishi Monsanto Chem Co 高抵抗半導体の電圧測定方法及び装置
JP2610328B2 (ja) * 1988-12-21 1997-05-14 株式会社東芝 液晶表示素子の製造方法
JP2001272430A (ja) * 2000-03-24 2001-10-05 Oht Inc 検査装置及び検査方法
JP2009210674A (ja) * 2008-03-03 2009-09-17 Epson Imaging Devices Corp 電気光学装置及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264594A (ja) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
JPH06308184A (ja) * 1993-04-22 1994-11-04 Hitachi Electron Eng Co Ltd 基板絶縁試験における浮遊電荷排出方法
JPH07301646A (ja) * 1994-05-02 1995-11-14 Matsushita Electric Ind Co Ltd プリント基板検査装置
JPH11305259A (ja) * 1998-04-17 1999-11-05 Sharp Corp 液晶表示装置およびその製造方法
JP2006084249A (ja) * 2004-09-15 2006-03-30 Hioki Ee Corp 絶縁検査方法および絶縁検査装置
JP2006234642A (ja) * 2005-02-25 2006-09-07 Nidec-Read Corp 基板検査装置及び基板検査方法
JP2009210764A (ja) * 2008-03-04 2009-09-17 Seiko Epson Corp 除電方法ならびに電気光学装置用基板および電気光学装置の検査方法および製造方法
JP2011247788A (ja) * 2010-05-28 2011-12-08 Hioki Ee Corp 絶縁検査装置および絶縁検査方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10169370B2 (en) 2013-06-14 2019-01-01 Here Global B.V. Navigation database customization
WO2020065866A1 (ja) * 2018-09-27 2020-04-02 シャープ株式会社 表示装置
CN111508858A (zh) * 2020-05-06 2020-08-07 中国电子科技集团公司第四十四研究所 Emccd倍增区电极短路的检测方法
CN111508858B (zh) * 2020-05-06 2022-11-08 中国电子科技集团公司第四十四研究所 Emccd倍增区电极短路的检测方法

Also Published As

Publication number Publication date
CN103858017B (zh) 2017-07-25
TW201317571A (zh) 2013-05-01
TWI518318B (zh) 2016-01-21
JP2013101089A (ja) 2013-05-23
JP5628139B2 (ja) 2014-11-19
CN103858017A (zh) 2014-06-11

Similar Documents

Publication Publication Date Title
JP5628139B2 (ja) 配線欠陥検査方法
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
US7545162B2 (en) Method and apparatus for inspecting and repairing liquid crystal display device
TWI743067B (zh) 便於檢測包括複數個面板之受測試裝置之系統及方法
JP5261540B2 (ja) 欠陥検査装置及び欠陥検査方法
CN103380366B (zh) 缺陷检查方法、缺陷检查装置以及基板的制造方法
JP2013205234A (ja) 欠陥検出装置
US20140203815A1 (en) Wiring fault detection method and wiring fault detection apparatus
JP2004094245A (ja) 視覚画像形成および電子感知による総合検査システム
JP5832909B2 (ja) 赤外カメラを具備する配線欠陥検出装置、および当該赤外カメラの異常を検知する異常検知方法
JPWO2013031900A1 (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
JP5590043B2 (ja) Ｔｆｔ基板検査装置およびｔｆｔ基板検査方法
JP2013178176A (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
KR20190078021A (ko) 기판 검사 장치
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
US9761162B2 (en) Array substrate for display panel and method for inspecting array substrate for display panel
KR20070116514A (ko) 평판표시소자의 프로브 검사장치 및 이를 이용한 프로브검사방법
JPH07301648A (ja) 基板検査装置および基板検査方法
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
KR102070056B1 (ko) 유기전계발광 표시소자의 검사시스템 및 방법
JP2013108826A (ja) 半導体基板の検査方法、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
JP5893436B2 (ja) 画像表示された線領域の先端位置を特定する先端位置特定方法および先端位置特定装置、並びに、短絡欠陥の位置を特定する位置特定方法および位置特定装置
JP2013108854A (ja) 配線欠陥検査方法および配線欠陥検査装置
JP5160331B2 (ja) 回路基板検査装置および回路基板検査方法
KR100368076B1 (ko) 적외선 카메라를 이용한 플라즈마 디스플레이 패널의전극패턴 검사 장치 및 그 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12842633

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12842633

Country of ref document: EP

Kind code of ref document: A1