JP2006234642A - 基板検査装置及び基板検査方法 - Google Patents

基板検査装置及び基板検査方法 Download PDF

Info

Publication number
JP2006234642A
JP2006234642A JP2005050963A JP2005050963A JP2006234642A JP 2006234642 A JP2006234642 A JP 2006234642A JP 2005050963 A JP2005050963 A JP 2005050963A JP 2005050963 A JP2005050963 A JP 2005050963A JP 2006234642 A JP2006234642 A JP 2006234642A
Authority
JP
Japan
Prior art keywords
inspection
signal
negative
positive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005050963A
Other languages
English (en)
Other versions
JP4657758B2 (ja
Inventor
Munehiro Yamashita
宗寛 山下
Yunosuke Sei
雄之助 清
Kiyoshi Numata
清 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Advance Technology Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2005050963A priority Critical patent/JP4657758B2/ja
Publication of JP2006234642A publication Critical patent/JP2006234642A/ja
Application granted granted Critical
Publication of JP4657758B2 publication Critical patent/JP4657758B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

【課題】被検査基板の導通検査を正確に行う。
【解決手段】制御部8のCPU811は、電流生成部742に対して極性が正の検査電流である正検査電流と極性が負の検査電流である負検査電流とを交互に生成させる検査信号生成部811aと、正検査電流及び負検査電流にそれぞれ対応する2つの測定点間の出力電圧である正出力電圧及び負出力電圧を測定測定部811bと、正出力電圧及び負出力電圧に基づいて基板の良否を判定する判定部811cとを備えている。また、検査信号生成部811aは、正検査電流及び負検査電流として、その絶対値が1周期毎に増大する電流を所定周期分だけ生成するものである。
【選択図】図7

Description

本発明は、複数の配線パターンが形成された被検査基板に対して、前記配線パターン上に予め設定され、2つの測定点間の導通検査を行う基板検査装置及び基板検査方法に関する。特に、ビアを有するビルドアップ基板に対して、前記2つの測定点間の導通検査を行う基板検査装置及び基板検査方法に関する。
回路基板上の配線パターンは、その回路基板に搭載されるIC等の半導体や抵抗器等の電気部品に電気信号を正確に伝達する必要があるため、従来、半導体や電気部品を実装する前のプリント配線基板、液晶パネルやプラズマディスプレイパネルに配線パターンが形成された回路配線基板、あるいは半導体ウェハ等の基板に形成された配線パターンに対して、検査対象となる配線パターンに設けられた測定点間の抵抗値を測定してその良否が検査されている。
このように測定点間の抵抗値に基づいて基板の良否を判定するためには、測定点間の抵抗値を正確に測定する必要があり、公知の4端子測定法を用いて更に高精度の測定が可能な測定方法が提案されている(特許文献1参照)。
特開平10−123189号公報
一方、近年、回路基板の微細化の進行に伴い配線パターンの幅が狭くなり、配線パターンの幅(又は、厚さ)のバラツキが測定点間の抵抗値に及ぼす影響が大きくなっている。そのため、測定点間の抵抗値のバラツキが大きく、上述のように測定点間の抵抗値が高精度に測定された場合でも、その良否判定の基準となる閾値の設定が困難となり、その結果、基板の導通検査を正確に行うことが困難となる場合がある。
特に、基板がビアを有するビルドアップ基板である場合には、例えば、レーザビア等のビアに発生した接合不良に伴う測定点間の抵抗値の増加が小さく、配線パターンの幅等のバラツキに伴う測定点間の抵抗値のバラツキと同程度(あるいはそれ以下)となり、良否判定の基準となる閾値の設定が極めて困難となる。
本発明は上記課題に鑑みてなされたもので、被検査基板の導通検査を正確に行う基板検査装置及び基板検査方法を提供することを目的としている。
請求項1に記載の基板検査装置は、複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査装置であって、検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成手段と、各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定手段と、前記出力信号に基づいて前記被検査基板の良否を判定する判定手段とを備えることを特徴としている。
上記の構成によれば、検査信号生成手段によって、検査信号の絶対値が少なくとも2つのレベルに変化する信号が順次生成され、生成された検査信号が各配線パターン上に予め設定された2つの測定点間に付与される。そして、測定手段によって、各レベルの検査信号にそれぞれ対応する2つの測定点間の出力信号が測定され、判定手段によって、これらの出力信号に基づいて被検査基板の良否が判定される。
従って、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。
請求項2に記載の基板検査装置は、前記検査信号生成手段が、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化する信号を生成し、前記測定手段が、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、前記判定手段が、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定することを特徴としている。
上記の構成によれば、検査信号生成手段によって、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成されると共に、各信号の絶対値が1周期毎に変化する信号が生成される。そして、測定手段によって、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定され、判定手段によって、正出力信号及び負出力信号に基づいて前記被検査基板の良否が判定される。
従って、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力信号が測定され、正確な測定が可能となる。
更に、正検査信号及び負検査信号が所定周期分だけ生成されると共に、各信号の絶対値が1周期毎に変化する信号が生成され、正検査信号及び負検査信号の絶対値の変化に伴う正出力信号及び負出力信号の変化に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。
請求項3に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号の絶対値が1周期毎に増加する信号を生成することを特徴としている。
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が生成される。
従って、各配線パターン上に予め設定された2つの測定点間に、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が付与されるため、配線パターン内の不良箇所における不可逆的な変化に起因して出力信号が変化する場合にも不良が検出される可能性が高まり、被検査基板の導通検査を正確に行うことが可能となる。
例えば、所定値以上の絶対値の正検査信号又は負検査信号が付与されることによって、配線パターン内に不可逆的な変化(例えば、ビアに接触不良がある場合に接合不良箇所が発熱により溶融する変化)が生じる場合には、この所定値の前後で出力信号が変化するため、不良が検出され、被検査基板の導通検査を正確に行うことが可能となる。
請求項4に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、互いにその絶対値が略同一の信号を順次生成することを特徴としている。
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、互いにその絶対値が略同一の信号が順次生成される。
従って、互いに絶対値が略同一の正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。
請求項5に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、所定幅を有する矩形波を生成し、前記測定手段が、前記正出力信号及び負出力信号をそれぞれ2以上の所定回数だけ測定し、前記判定手段が、前記正検査信号及び負検査信号の絶対値と、前記所定回数に対応する個数の前記正出力信号及び負出力信号のそれぞれの平均値とに基づいて判定することを特徴としている。
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、所定幅を有する矩形波が生成され、測定手段によって、正出力信号及び負出力信号がそれぞれ2以上の所定回数だけ測定される。そして、判定手段によって、正検査信号及び負検査信号の絶対値と、所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値とに基づいて被検査基板の良否が判定される。
従って、2以上の所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。
請求項6に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電流源から正検査電流及び負検査電流を順次生成し、前記測定手段が、前記正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値を測定し、前記判定手段が、前記正検査電流及び負検査電流の絶対値と、前記正出力電圧値及び負出力電圧値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴としている。
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、出力レベルが変更可能な定電流源から正検査電流及び負検査電流が順次生成され、測定手段によって、正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値が測定される。そして、判定手段によって、正検査電流及び負検査電流の絶対値と、正出力電圧値及び負出力電圧値とを用いて抵抗値が求められ、求められた抵抗値に基づいて被検査基板の良否が判定される。
従って、出力レベルが変更可能な定電流源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査が行われる。
請求項7に記載の基板検査装置は、前記検査信号生成手段が、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電圧源から正検査電圧及び負検査電圧を順次生成し、前記測定手段が、前記正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値を測定し、前記判定手段が、前記正検査電圧及び負検査電圧の絶対値と、前記正出力電流値及び負出力電流値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴としている。
上記の構成によれば、検査信号生成手段によって、正検査信号及び負検査信号として、出力レベルが変更可能な定電圧源から正検査電圧及び負検査電圧が順次生成され、測定手段によって、正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値が測定される。そして、判定手段によって、正検査電圧及び負検査電圧の絶対値と、正出力電流値及び負出力電流値とを用いて抵抗値が求められ、求められた抵抗値に基づいて被検査基板の良否が判定される。
従って、出力レベルが変更可能な定電圧源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査が行われる。
請求項8に記載の基板検査装置は、前記判定手段が、前記検査信号の絶対値の増大に伴う前記抵抗値の変化が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴としている。
上記の構成によれば、判定手段によって、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上である場合に、被検査基板が不良であると判定される。
従って、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上であるか否かに応じて、被検査基板が不良であるか否かが判定されるため、更に正確に被検査基板の良否の判定が行われる。
ここで、「抵抗値の変化」とは、抵抗値の変化量に限らず、抵抗値の変化率等を含む概念であり、「所定の閾値」は、「抵抗値の変化」の形態に対応するものである。例えば、抵抗値の変化量である場合には、変化量の閾値である。
請求項9に記載の基板検査装置は、前記被検査基板が、ビアを有するビルドアップ基板であることを特徴としている。
上記の構成によれば、被検査基板がビアを有するビルドアップ基板であるため、ビアにおいて接合不良等が発生した場合にも、被検査基板の良否が正確に判定される。
例えば、ビアに接合不良がある場合に、ビアに印加される検査電流が増大して、接合不良箇所が発熱により溶融して導通面積が増大すると抵抗値が減少するため、検査電流の増加に伴う抵抗値の変化を検出することによって、ビアの接合不良が検出される。
請求項10に記載の基板検査方法は、複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査方法であって、検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与し、各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定し、前記出力信号に基づいて前記被検査基板の良否を判定することを特徴としている。
上記の方法によれば、検査信号の絶対値が少なくとも2つのレベルに変化する信号が順次生成される。そして、各レベルの検査信号にそれぞれ対応する2つの測定点間の出力信号が測定され。更に、これらの出力信号に基づいて被検査基板の良否が判定される。
従って、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことが可能となる。
請求項1、10に記載の発明によれば、絶対値が少なくとも2つのレベルに変化する検査信号にそれぞれ対応する出力信号に基づいて被検査基板の良否が判定され得るため、被検査基板の導通検査を正確に行うことができる。
請求項2に記載の発明によれば、正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力信号が測定され、正確な測定を行うことができる。
請求項3に記載の発明によれば、各配線パターン上に予め設定された2つの測定点間に、正検査信号及び負検査信号の絶対値が1周期毎に増加する信号が付与されるため、配線パターン内の不良箇所における不可逆的な変化に起因して出力信号が変化する場合にも不良が検出される可能性が高まり、被検査基板の導通検査を正確に行うことができる。
請求項4に記載の発明によれば、互いに絶対値が略同一の正検査信号及び負検査信号にそれぞれ対応する2つの測定点間の出力信号である正出力信号及び負出力信号が測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確に測定できる。
請求項5に記載の発明によれば、2以上の所定回数に対応する個数の正出力信号及び負出力信号のそれぞれの平均値とに基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確に判定できる。
請求項6に記載の発明によれば、出力レベルが変更可能な定電流源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査を行うことができる。
請求項7に記載の発明によれば、出力レベルが変更可能な定電圧源によって検査信号が生成されるため、簡単な構成で検査信号が生成される。更に、正確に測定された抵抗値に基づいて良否が判定されるため、適正な導通検査を行うことができる。
請求項8に記載の発明によれば、検査信号の絶対値の増大に伴う抵抗値の変化が所定の閾値以上であるか否かに応じて、被検査基板が不良であるか否かが判定されるため、更に正確な被検査基板の良否の判定を行うことができる。
請求項9に記載の発明によれば、被検査基板がビアを有するビルドアップ基板であるため、ビアにおいて接合不良等が発生した場合にも、被検査基板の良否を正確に判定できる。
図1は、この発明に係る基板検査装置の一実施形態を示す側面断面図であり、図2は図1の基板検査装置の平面図である。後述する各図との方向関係を明確にするために、XYZ直角座標軸を記載している。
これらの図に示すように、この基板検査装置は、装置前方側(−Y側)に装置本体1に対して開閉扉11が開閉自在に配設されており、この開閉扉11を開いた状態で、配線パターンが複数の層に形成されたビルドアップ基板である基板2(被検査基板に相当する:図6参照)を、装置前方側中央部に設けられた搬出入部3から装置本体1内に搬入可能とされている。また、この搬出入部3の後方側(+Y側)には、検査信号を伝送する複数本(例えば、500本)の接触子44を備え、基板2の配線パターンのランド(測定点に相当する)に接触子44を当接させるべく後述する検査治具41を移動させる検査部4が設けられている。
更に、この検査部4に対して接触子44を測定点に当接させるべく移動させる指示信号及び接触子44を介して測定点に出力する検査信号等を出力すると共に、検査部4を介して出力信号等が入力され、出力信号を後述する制御部8(図示省略)へ伝送する測定実行部74が適所(ここでは、装置本体1内の上部)に配設されている。そして、検査部4及び測定実行部74等による検査(すなわち、良否判定)が終了した基板2は、搬出入部3に戻され、開閉扉11が開状態とされてオペレータによって搬出可能となる。
この基板検査装置では、搬出入部3と検査部4との間で基板2を搬送するために、搬送テーブル5がY方向に移動自在に設けられるとともに、搬送テーブル5は搬送テーブル駆動機構6によってY方向に移動されて位置決めされるように構成されている。すなわち、搬送テーブル駆動機構6では、Y方向に延びる2本のガイドレール61が所定間隔だけX方向に離間して配置され、これらのガイドレール61に沿って搬送テーブル5がスライド自在となっている。
また、これらのガイドレール61と平行にボールネジ62が配設され、このボールネジ62の一方(−Y側)端が装置本体1に軸支されるとともに、他方(+Y側)端が搬送テーブル駆動用のモータ63の回転軸64と連結されている。更に、このボールネジ62には、搬送テーブル5を固定したブラケット65が螺合され、後述する制御部8(図3、図5参照)からの指令に応じてモータ63が回転駆動されると、その回転量に応じて搬送テーブル5がY方向に移動して搬出入部3と検査部4との間を往復移動される。
図2を参照して、搬送テーブル5は、基板2を載置するための基板載置部51を備えている。この基板載置部51は、載置された基板2が3つの係合ピン53と係合するとともに、これらの係合ピン53と対向する方向から基板2を付勢する付勢手段(図示省略)によって、基板2が係合ピン53側に付勢されて基板載置部51上で基板2を保持可能となっている。また、このように保持された基板2の下面に形成された配線パターンに後述する下部検査ユニット4Dの接触子44を当接させるために、基板載置部51には貫通開口(図示省略)が形成されている。
検査部4は、搬送テーブル5の移動経路を挟んで上方側(+Z側)に基板2の上面側に形成された配線パターンを検査するための上部検査ユニット4Uと、下方側(−Z側)に基板2の下面側に形成された配線パターンを検査するための下部検査ユニット4Dとを備えている。検査ユニット4U,4Dは、略同一の構成を有しており、搬送テーブル5の移動経路を挟んで略対称に配置されている。検査ユニット4U,4Dは、検査治具41と検査治具駆動機構43とを備えている。
図3は、基板検査装置の電気的構成の一例を示す構成図である。基板検査装置は、CPU,ROM,RAM,モータドライバ等を備えて予めROMに記憶されているプログラムに従って装置全体を制御する制御部8(図4参照)と、テスターコントローラ75と、測定実行部74とを備えている。
テスターコントローラ75は、制御部8からの検査開始指令を受け付けて、予め記憶されたプログラムに従って、基板2の配線パターンのランドに当接された複数本の接触子44の中から検査すべき配線パターンの両端に位置する2つのランド(以下、測定点セットという)にそれぞれ接触した2つの接触子44を順次、選択するものである。また、テスターコントローラ75は、選択した2つの接触子44間の検査を行わせるべく、測定実行部74へスキャン指令を出力するものである。更に、テスターコントローラ75は、測定実行部74(図6にて後述する検査処理部741)から測定された抵抗値を受信して、制御部8へ伝送するものである。
一方、検査治具駆動機構43は、図3に示すように、装置本体1に対してX方向に検査治具41を移動させるX治具駆動部43Xと、X治具駆動部43Xに連結されて検査治具41をY方向に移動させるY治具駆動部43Yと、Y治具駆動部43Yに連結されて検査治具41をZ軸回りに回転移動させるθ治具駆動部43θと、θ治具駆動部43θに連結されて検査治具41をZ方向に移動させるZ治具駆動部43Zとで構成されており、制御部8により検査治具41を搬送テーブル5に対して相対的に位置決めしたり、検査治具41を上下方向(Z方向)に昇降させて接触子44を基板2に形成された配線パターンに対して当接させたり、離間させたりすることができるように構成されている。
図4は、制御部8のハードウェア構成の一例を示す構成図である。制御部8は、例えば、パーソナルコンピュータ等からなり、制御部8の全体の動作を制御する主制御部81と、外部からの操作を受け付ける図略のキーボード、マウス等からなる操作部82と、外部に音声を出力するスピーカ83と、外部に画像を出力するモニタ84と、テスターコントローラ75と通信を行う通信制御部85と、種々の情報を記録用紙に印刷するプリンタ86とがデータ伝送路であるバスBA8を介して接続されている。
主制御部81は、制御部8の全体の動作を制御するもので、情報処理部(CPU)811と、処理途中の情報等を一時的に格納するRAM812と、OS(operating system)、所定の画像情報等が予め記憶されたROM813とを備えている。
RAM812またはROM813に記憶された各種データのうち装着脱可能な記録媒体に記憶され得るデータは、例えばハードディスクドライブ、光ディスクドライブ、フレキシブルディスクドライブ、シリコンディスクドライブ、カセット媒体読み取り機等のドライバで読み取り可能にしてもよく、この場合、記録媒体は、例えばハードディスク、光ディスク、フレキシブルディスク、CD、DVD、半導体メモリ等である。
インターフェイス部821及び861は、それぞれ操作部82及びプリンタ86と主制御部81との間のデータの授受を行うためのものである。音声再生部831は、主制御部81からの指示に従って所定の音声(例えば、アラーム、操作ガイダンス用の音声等)等をスピーカ83に出力するものである。描画処理部841は、主制御部81からの画像表示指示に従って所要の画像をモニタ84に表示させるもので、ビデオRAM等を備えている。
図5は、基板2の構成の一例を示す概念図である。(a)は、配線パターン以外を透明化した斜視図であり、(b)は断面図である。基板2は、絶縁基板212の上面211に配線パターン211aが形成された第1基板21と、絶縁基板222の上面221に配線パターン221aが形成されると共に、下面223に配線パターン223aが形成された第2基板22とから構成されたビルドアップ多層(ここでは、3層)プリント配線基板(ビルドアップ基板に相当する)である。
配線パターン211aは、絶縁基板212に形成されたビアTH1を介して配線パターン221aと通電可能に接続され、更に、この配線パターン221aは、絶縁基板222に形成されたビアTH2を介して配線パターン223aと通電可能に接続されている。ビアTH1及びビアTH2は、ここでは、レーザによって形成されたマイクロビアであるレーザビアであって、ビアの円筒状の側面に形成された銅メッキ層と、配線パターン221a、223aとの接合面に欠陥が発生し易いが、欠陥が軽微である場合には、欠陥に伴う測定点セット間(例えば、配線パターン211a上の測定点MP1と測定点MP2との間)の抵抗値の増大が小さく、検出が困難である場合がある。
<第1実施形態>
図6は、第1実施形態に係る測定実行部74の構成の一例を説明するための概念図である。測定実行部74は、所定値(制御部8で設定された値)Ifの検査電流を出力する電流源からなる電流生成部742(定電流源、検査信号生成手段の一部に相当する)と、検査電流によって配線パターン内に生成される電圧降下量(電位差)を測定する電圧測定部743(測定手段の一部に相当する)と、検査治具41が備える複数本の接触子44の中からテスターコントローラ75(図3参照)によって選択された接触子44に電流生成部742及び電圧測定部743を接続するスイッチアレー等からなるスキャナ744とを備えている。
検査処理部741は、テスターコントローラ75からのスキャン指令に応じて、電流供給対象となる2つの接触子44間に電流生成部742を接続し、電位差検出対象となる2つの接触子44間に電圧測定部743をそれぞれ接続させるべく、スキャナ744へ制御信号を出力するものである。また、検査処理部741は、電圧測定部743で測定された電圧値(電位差)をテスターコントローラ75へ送信するものである。
次に、図7〜10を用いて、本発明の第1実施形態に係る基板検査装置について説明する。図7は、第1実施形態に係る制御部8の機能構成の一例を示す構成図である。制御部8のCPU811は、検査信号を生成する検査信号生成部811a(検査信号生成手段の一部に相当する)と、出力信号を測定する測定部811b(測定手段の一部に相当する)と、基板2の良否を判定する判定部811c(判定手段に相当する)とを備えている。
検査信号生成部811aは、電流生成部742に対して極性が正の検査電流である正検査電流と極性が負の検査電流である負検査電流とを交互に生成させ、生成された正検査電流及び負検査電流を接触子44を介して順次基板2の予め設定された2つの測定点間に付与するものである。
また、検査信号生成部811aは、図9に示すように正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)の電流を順次生成するものであり、また、図10に示すように、その絶対値I0が1周期毎に増大する電流を所定周期分(ここでは、4周期分)だけ生成するものである。具体的には、検査信号生成部811aは、図9、10を用いて後述するように、電流値Ifが+I1、−I1、+I2、−I2、+I3、−I3、+I4、−I4の、所定幅(例えば、幅が10msec)を有する略矩形波の電流を生成するものである(絶対値I0=I1〜I4)。ただし、I1、I2、I3、I4は、この順で値が増大するものである。例えば、I1=10mA、I2=15mA、I2=20mA、I4=25mAである。
測定部811bは、図8に示すように、正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点間の出力電圧である正出力電圧Va及び負出力電圧Vbを測定するものである。また、測定部811bは、図9、10を用いて後述するように、検査信号生成部811aによって付与される電流値If(=+I1、−I1、+I2、−I2、+I3、−I3、+I4、−I4)毎に、所定回数(ここでは、10回)の電圧値Va00〜Va09、及び、電圧値Vb00〜Vb09(図示省略)を測定するものである。
判定部811cは、正出力電圧Va及び負出力電圧Vbに基づいて基板2の良否を判定するものである。具体的には、判定部811cは、図9、10を用いて後述するように、正検査電流+I1、+I2、+I3、+I4及び負検査電流−I1、−I2、−I3、−I4の絶対値(I1、I2、I3、I4)と、4段階の出力レベルの正検査電流+I1〜+I4及び負検査電流−I1〜−I4にそれぞれ対応する10個の正検査電圧Va00〜Va09及び負検査信号Vb00〜Vb09(図示省略)の平均値Va1〜Va4、Vb1〜Vb4と用いて抵抗値Rx1〜Rx4を求め、求められた抵抗値Rx1〜Rx4に基づいて判定するものである。
具体的には、判定部811cは、抵抗値Rx1〜Rx4の変化が所定の閾値以上である場合に基板2が不良であると判定するものである。具体的には、例えば、抵抗値Rx1〜Rx4の最小値と最大値との差ΔRxが所定の閾値(例えば、10mΩ)以上である場合に基板2が不良であると判定するものである(図10参照)。
なお、制御部8を、検査信号生成部811a、測定部811b及び判定部811cとして機能させる基板検査プログラムが、例えばROM813に格納されており、CPU811によって実行されることにより、制御部8が検査信号生成部811a、測定部811b及び判定部811cの各機能部として機能するものである。
図8は、ゼーベック効果による測定誤差を説明する説明図である。接触子44と測定点MP1及び測定点MP2との間に温度差がある場合に、この温度差に比例した起電力が発生する(この現象をゼーベック効果という)。ここで、図に示すように、電流生成部742に接続された接触子44と測定点MP1及びMP2との間に、それぞれ、起電力Veb、Vedが発生し、電圧測定部743に接続された接触子44と測定点MP1及びMP2との間に、それぞれ、起電力Vea、Vecが発生する場合について説明する。ただし、図に示すように、起電力Veb、Ved及び起電力Vea、Vecの極性は、接触子44側が正(プラス)である(接触子44の電位が測定点MP1及びMP2の電位より高い)ものとする。
電流生成部742によって、測定点MP1から測定点MP2に向けて絶対値I0の電流が付与される場合に、電圧測定部743によって測定される測定点MP1、MP2間の電圧Vaは、測定点MP1、MP2間の抵抗値Rxを用いて、次の(1)式で表される。
Va=I0×Rx−Vea+Vec (1)
また、電流生成部742によって、測定点MP2から測定点MP1に向けて絶対値I0の電流が付与される場合に、電圧測定部743によって測定される測定点MP1、MP2間の電圧Vbは、次の(2)式で表される。
Vb=−I0×Rx−Vea+Vec (2)
このように、測定点MP1、MP2間に付与される電流の極性によって、起電力Vea、Vecに起因して検出される電圧が異なるため、電流の極性に応じた測定誤差が生じることとなる。ここで、測定誤差は、ゼーベック効果に起因した起電力Vea、Vecによって決定される。
図9は、検査信号生成部811a及び測定部811bの動作の一例を説明する波形図である。(a)は、検査信号生成部811aの指示に基づいて電流生成部742によって生成される検査電流Ifの1周期分の波形図であり、(b)は、測定部811bの指示の基づいて電圧測定部743によって測定された電圧Vsの波形図であり、(c)は、(b)の一部を拡大したものである。
(a)に示すように、検査信号生成部811a(電流生成部742)によって、正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)であり、且つ、所定幅(例えば、(t3−t2)、(t5−t4)=10msec)を有する略矩形波の検査電流が生成され、測定点MP1、MP2間に付与される。
そして、検査信号生成部811a(電流生成部742)によって付与された検査電流に対応して、(b)に示すように、測定部811b(電圧測定部743)によって、測定点MP1、MP2間の出力電圧Vsが測定される。ここで、図8で上述のように、正検査電流Ia及び負検査電流Ibにそれぞれ対応する正出力電圧Va及び負出力電圧Vbは、次の(3)式で規定される電圧ΔVだけドリフトしている(上述の(1)、(2)式を参照)。
ΔV=−Vea+Vec (3)
また、(c)に示すように、測定部811b(電圧測定部743)によって、電圧Va00〜Va09が所定時間毎に(例えば、1msec毎に)測定される。同様に、測定部811b(電圧測定部743)によって、電圧Vb00〜Vb09が所定時間毎に(例えば、1msec毎に)測定される(図示省略)。そして、判定部811cによって、測定点MP1、MP2間の抵抗値Rxの測定値を求めるために使用する正出力電圧Va及び負出力電圧Vbは、10回の測定値の平均値として次の(4)、(5)式で求められる。
すなわち、10回の測定値の平均値を用いることにより測定誤差を抑制しているのである。
Va=(Va00+Va01+Va02+Va03+Va04+Va05+Va06+Va07+Va08+Va09)/10 (4)
Vb=(Vb00+Vb01+Vb02+Vb03+Vb04+Vb05+Vb06+Vb07+Vb08+Vb09)/10 (5)
このようにして求められた正出力電圧Va及び負出力電圧Vbと、正検査電流Ia及び負検査電流Ibの絶対値(ここではI0)とを用いて、判定部811cによって、次の(6)式を用いて抵抗値Rxが算出される。
Rx=(Va−Vb)/(2×I0) (6)
ここで、上述の(1)及び(2)式より、次の(7)式が成立する。
Va−Vb=2×I0×Rx (7)
すなわち、正出力電圧Vaと負出力電圧Vbとの差を用いて抵抗値Rxが算出することによって、ゼーベック効果に起因した起電力Vea、Vecによる測定誤差が防止されるのである。
図10は、判定部811cの動作の一例を説明する波形図である。(a)は、検査信号生成部811aの指示に基づいて電流生成部742によって生成される検査電流Ifの波形図であり、(b)は、判定部811cによって検査電流Ifの1周期毎に求められる抵抗値Rxの変化を示すグラフである。
上述のように、測定部811b(電圧測定部743)及び判定部811cによって、絶対値I0=I1〜I4の正検査電流Ia及び負検査電流Ibにそれぞれ対応する正出力電圧Va1〜Va4及び負出力電圧Vb1〜Vb4が求められ、上述の(6)式を用いて、判定部811cによって、検査電流の各絶対値I1〜I4に対応する抵抗値Rx1〜Rx4が求められる。
ここでは、検査電流の絶対値の増加に伴い、測定点間の抵抗値Rxが減少する場合につて示している。また、抵抗値Rx1〜Rx4の最小値Rmin(ここでは、抵抗値Rx1)と最大値Rmax(ここでは、抵抗値Rx4)との差ΔRxが所定の閾値(例えば、10mΩ)以上である場合には、判定部811cによって基板2が導通不良であると判定される。ここで、抵抗値Rx0は、基板2の導通が良好である場合の抵抗値Rx1〜Rx4のレベルを示している。
すなわち、図5に示すビアTH1、TH2に接合不良がある場合に、ビアTH1、TH2に印加される検査電流の絶対値I0が増大(I1<I4)して、接合不良箇所が発熱により溶融して導通面積が増大すると抵抗値Rxが減少する(Rx1>Rx4)ため、検査電流の絶対値I0の増加に伴う抵抗値Rxの変化を検出することによって、ビアの接合不良が検出されるのである。
このようにして、正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電圧Va及び負出力電圧Vbが測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力電圧が測定され、正確な測定が可能となる。
また、正検査電流Ia及び負検査電流Ibとして、それぞれ、その絶対値I0が1周期毎に増大(I0=I1〜I4、I1<I2<I3<I4)する信号が生成され、正検査電流Ia及び負検査電流Ibの絶対値I0の増加に伴う正出力電圧Va及び負出力電圧Vbの変化に基づいて基板2の良否が判定され得るため、基板2の導通検査を正確に行うことが可能となる。
更に、互いに絶対値I0が同一の正検査電流Ia及び負検査電流Ibにそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電圧Va及び負出力電圧Vbが測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。
加えて、2以上の所定回数(ここでは、10回)に対応する個数の正出力電圧Va0〜Va9及び負出力電圧Vb0〜Vb9のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。
また、出力レベルが変更可能な電流生成部742によって検査信号が生成されるため、簡単な構成で検査電流Ifが生成される。更に、正確に測定された抵抗値Rxに基づいて良否が判定されるため、適正な導通検査が行われる。
更に、検査電流の絶対値I0の増大(I0=I1〜I4、I1<I2<I3<I4)に対応して求められた抵抗値Rx1〜Rx4の最大値Rmaxと最小値Rminとの差ΔRxが所定の閾値以上であるか否かに応じて、基板2が不良であるか否かが判定されるため、更に正確に基板2の良否の判定が行われる。
なお、本実施形態は以下の変形形態をとることができる。
(A)第1実施形態においては、検査信号生成部811aが、正検査電流Ia及び負検査電流Ibとして、互いにその絶対値が同一(I0)の電流を順次生成する場合について説明したが、正検査電流Ia及び負検査電流Ibの絶対値が異なる形態でもよい。例えば、負検査電流Ibの絶対値が正検査電流Iaの1/2である形態でもよい。
(B)第1実施形態においては、検査信号生成部811aが、4周期分の正検査電流Ia及び負検査電流Ibを生成する場合について説明したが、検査信号生成部811aが、少なくとも2周期以上の正検査電流Ia及び負検査電流Ibを生成する形態でもよい。生成する周期数が少ない程、測定に要する時間が短縮される。
(C)第1実施形態においては、検査信号生成部811aが、正検査電流Ia及び負検査電流Ibとして、その絶対値が同一変化量(ここでは、I2−I1、I3−I2、I4−I3=5mA)だけ増加する場合について説明したが、単調に増加する形態であればよい。例えば、次第に電流の絶対値の変化量が増加する形態でもよい。
(D)第1実施形態においては、測定部811bが印加電流毎に10回だけ電圧を測定する場合について説明したが、2回以上の所定回数測定する形態でもよい。回数が少ない程測定時間が短縮され、逆に、回数が多い程、測定精度が向上される。従って、検査精度の低下が懸念される場合(例えば、印加電流の絶対値が小さい場合)には、回数を多くする形態でもよい。
(E)第1実施形態においては、判定部811cが、抵抗値Rx1〜Rx4の最小値Rminと最大値Rmaxとの差ΔRxが所定の閾値以上であるか否かによって基板2が良否を判定する場合について説明したが、抵抗値Rx1〜Rx4の変化が所定の閾値以上であるか否かによって基板2が良否を判定する形態であればよい。
例えば、抵抗値Rx1〜Rx4の最小値Rminと最大値Rmaxとの比(=Rmax/Rmin)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよいし、隣接する2つの抵抗値の比(又は差)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよい。
<第2実施形態>
次に、図11〜13を用いて、本発明の第2実施形態に係る基板検査装置について説明する。なお、図1〜図5を用いて説明した構成は、第1実施形態と同様であるのでその説明を省略する。
図11は、第2実施形態に係る測定実行部74aの構成の一例を説明するための概念図である。測定実行部74aは、所定値(制御部8で設定された値)Vfの検査電圧を出力する電圧源からなる電圧生成部742a(定電圧源、検査信号生成手段の一部に相当する)と、検査電圧によって配線パターン内に流される電流値を測定する電流測定部743a(測定手段の一部に相当する)と、検査治具41が備える複数本の接触子44の中からテスターコントローラ75(図3参照)によって選択された接触子44に電圧生成部742a及び電流測定部743aを接続するスイッチアレー等からなるスキャナ744aとを備えている。
検査処理部741aは、テスターコントローラ75からのスキャン指令に応じて、電圧供給対象となる2つの接触子44間に電圧生成部742aを接続し、電位差検出対象となる2つの接触子44間に電圧測定部743をそれぞれ接続させるべく、スキャナ744aへ制御信号を出力するものである。また、検査処理部741aは、電流測定部743aで測定された電流値をテスターコントローラ75へ送信するものである。
図12は、第2実施形態に係る制御部8の機能構成の一例を示す構成図である。制御部8のCPU811は、検査信号を生成する検査信号生成部811d(検査信号生成手段の一部に相当する)と、出力信号を測定する測定部811e(測定手段の一部に相当する)と、基板2の良否を判定する判定部811f(判定手段に相当する)とを備えている。
検査信号生成部811dは、電圧生成部742aに対して極性が正の検査電圧である正検査電圧と極性が負の検査電圧である負検査電圧とを交互に生成させ、生成された正検査電圧及び負検査電圧を接触子44を介して順次基板2の予め設定された2つの測定点間に付与するものである。
また、検査信号生成部811dは、図13に示すように正検査電圧及び負検査電圧として、互いにその絶対値が同一(V0)の電圧を順次生成するものであり、また、その絶対値(V0)が1周期毎に増大する電圧を所定周期分(ここでは、4周期分)だけ生成するものである。具体的には、検査信号生成部811dは、図13を用いて後述するように、電圧値Vfが+V1、−V1、+V2、−V2、+V3、−V3、+V4、−V4の、所定幅(例えば、幅が10msec)を有する略矩形波の電圧を生成するものである。ただし、V1、V2、V3、V4は、この順で値が増大するものである。例えば、V1=10mV、V2=15mV、V2=20mV、V4=25mVである。
測定部811eは、正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点間の出力電圧である正出力電流Ia及び負出力電流Ibを測定するものである。また、測定部811eは、検査信号生成部811dによって付与される電圧値Vf(=+V1、−V1、+V2、−V2、+V3、−V3、+V4、−V4)毎に、所定回数(ここでは、10回)の電流値Ia00〜Ia09(又は、電流値Ib00〜Ib09)を測定するものである(図9参照)。
判定部811fは、正出力電流Ia及び負出力電流Ibに基づいて基板2の良否を判定するものである。具体的には、判定部811fは、図13を用いて後述するように、正検査電圧+V1、+V2、+V3、+V4及び負検査電圧−V1、−V2、−V3、−V4の絶対値(V1、V2、V3、V4)と、4段階の出力レベルの正検査電圧+V1〜+V4及び負検査電圧−V1〜−V4にそれぞれ対応する10個の正検査電流Ia00〜Ia09及び負検査電流Ib00〜Ib09(図示省略)の平均値Ia1〜Ia4、Ib1〜Ib4と用いて抵抗値Ry1〜Ry4を求め、求められた抵抗値Ry1〜Ry4に基づいて判定するものである。
また、判定部811fは、抵抗値Ry1〜Ry4の変化が所定の閾値以上である場合に基板2が不良であると判定するものである。具体的には、例えば、抵抗値Ry1〜Ry4の最小値Rminと最大値Rmaxとの差ΔRyが所定の閾値(例えば、10mΩ)以上である場合に基板2が不良であると判定するものである(図13参照)。
なお、制御部8を、検査信号生成部811d、測定部811e及び判定部811fとして機能させる基板検査プログラムが、例えばROM813に格納されており、CPU811によって実行されることにより、制御部8が検査信号生成部811d、測定部811e及び判定部811fの各機能部として機能するものである。
図13は、判定部811fの動作の一例を説明する波形図である。(a)は、検査信号生成部811dの指示に基づいて電圧生成部742aによって生成される検査電圧Vfの波形図であり、(b)は、判定部811fによって検査電圧Vfの1周期毎に求められる抵抗値Ryの変化を示すグラフである。
上述のように、測定部811e(電流測定部743a)及び判定部811fによって、絶対値V0=V1〜V4の正検査電圧及び負検査電圧にそれぞれ対応する正出力電流Ia1〜Ia4及び負出力電流Ib1〜Ib4が求められ、下記に示す(8)式を用いて、判定部811fによって、検査電圧の各絶対値V1〜V4に対応する抵抗値Ry1〜Ry4が求められる。
Ry=2×V0/(Ia−Ib) (8)
ここでは、検査電圧の絶対値の増加に伴い、測定点間の抵抗値Ryが減少する場合につて示している。また、抵抗値Ry1〜Ry4の最大値Rmax(ここでは、抵抗値Ry1)と最小値Rmin(ここでは、抵抗値Ry4)との差ΔRyが所定の閾値(例えば、10mΩ)以上である場合には、判定部811fによって基板2が導通不良であると判定される。ここで、抵抗値Ry0は、基板2の導通が良好である場合の抵抗値Ry1〜Ry4のレベルを示している。
すなわち、図5に示すビアTH1、TH2に接合不良がある場合に、ビアTH1、TH2に印加される検査電圧の絶対値V0が増大(V1<V4)して、接合不良箇所に電圧破壊が発生すると抵抗値Ryが減少する(Ry1>Ry4)ため、検査電圧の絶対値V0の増加に伴う抵抗値Ryの変化を検出することによって、ビアの接合不良が検出されるのである。
このようにして、正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電流Ia及び負出力電流Ibが測定されるため、極性に伴う測定誤差(ゼーベック効果等に起因する測定誤差)を相殺し得る出力電流が測定され、正確な測定が可能となる。
また、正検査電圧Va及び負検査電圧Vbとして、それぞれ、その絶対値V0が1周期毎に増大(V0=V1〜V4、V1<V2<V3<V4)する信号が生成され、正検査電圧及び負検査電圧の絶対値V0の増加に伴う正出力電流Ia及び負出力電流Ibの変化に基づいて基板2の良否が判定され得るため、基板2の導通検査を正確に行うことが可能となる。
更に、互いに絶対値V0が同一の正検査電圧及び負検査電圧にそれぞれ対応する2つの測定点MP1、MP2間の出力信号である正出力電流Ia及び負出力電流Ibが測定されるため、極性に伴う測定誤差を更に厳密に相殺し得る出力信号が測定され、更に正確な測定が可能となる。
加えて、2以上の所定回数(ここでは、10回)に対応する個数の正出力電流Ia00〜Ia09及び負出力電流Ib00〜Ib09のそれぞれの平均値に基づいて被検査基板の良否が判定されるため、更に正確な出力信号が測定されると共に、更に正確な判定が可能となる。
また、出力レベルが変更可能な電圧生成部742aによって検査信号が生成されるため、簡単な構成で検査電圧Vfが生成される。更に、正確に測定された抵抗値Ryに基づいて良否が判定されるため、適正な導通検査が行われる。
更に、検査電圧の絶対値V0の増大(V0=V1〜V4、V1<V2<V3<V4)に対応して求められた抵抗値Ry1〜Ry4の最大値Rmaxと最小値Rminとの差ΔRyが所定の閾値以上であるか否かに応じて、基板2が不良であるか否かが判定されるため、更に正確に基板2の良否の判定が行われる。
なお、本実施形態は以下の変形形態をとることができる。
(F)第2実施形態においては、検査信号生成部811dが、正検査電圧及び負検査電圧として、互いにその絶対値が同一(V0)の電圧を順次生成する場合について説明したが、正検査電圧及び負検査電圧の絶対値が異なる形態でもよい。例えば、負検査電圧の絶対値が正検査電圧の1/2である形態でもよい。
(G)第2実施形態においては、検査信号生成部811dが、4周期分の正検査電圧及び負検査電圧を生成する場合について説明したが、検査信号生成部811dが、少なくとも2周期以上の正検査電圧及び負検査電圧を生成する形態でもよい。生成する周期数が少ない程、測定に要する時間が短縮される。
(H)第2実施形態においては、検査信号生成部811dが、正検査電圧及び負検査電圧として、その絶対値が同一変化量(ここでは、V2−V1、V3−V2、V4−V3=5mV)だけ増加する場合について説明したが、単調に増加する形態であればよい。例えば、次第に電圧の絶対値の変化量が増加する形態でもよい。
(I)第2実施形態においては、測定部811eが印加電圧毎に10回だけ電流を測定する場合について説明したが、2回以上の所定回数測定する形態でもよい。回数が少ない程測定時間が短縮され、逆に、回数が多い程、測定精度が向上される。従って、検査精度の低下が懸念される場合(例えば、印加電圧の絶対値が小さい場合)には、回数を多くする形態でもよい。
(J)第2実施形態においては、判定部811fが、抵抗値Ry1〜Ry4の最小値Rminと最大値Rmaxとの差ΔRyが所定の閾値以上であるか否かによって基板2が良否を判定する場合について説明したが、抵抗値Ry1〜Ry4の変化が所定の閾値以上であるか否かによって基板2が良否を判定する形態であればよい。
例えば、抵抗値Ry1〜Ry4の最小値Rminと最大値Rminとの比(=Rmax/Rmin)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよいし、隣接する2つの抵抗値の比(又は差)が所定の閾値以上であるか否かによって基板2が良否を判定する形態でもよい。
更に、本発明は以下の形態をとることができる。
(K)第1、第2実施形態においては、基板検査装置が上部検査ユニット4U及び下部検査ユニット4Dを備える形態について説明したが、基板検査装置が上部検査ユニット4U及び下部検査ユニット4Dの少なくとも一方を備える形態でもよい。
(L)第1、第2実施形態においては、多数の接触子44を支持し、Z軸方向に移動されることにより基板2の各測定点にそれぞれ接触子44の先端を圧接させる検査治具(いわゆる多針状検査治具)を備える基板検査装置に、本発明が適用される場合について説明したが、1対の接触子44(又は、プローブ)をそれぞれ互いに独立してX,Y,Z軸方向に移動可能に支持し、予め設定されたプログラムに従って順次基板2の測定点に接触子44の先端を圧接させる検査治具(いわゆる、移動プロープ式検査治具)を備える基板検査装置に、本発明が適用される形態でもよい。
(M)第1、第2実施形態においては、検査対象である基板2がビアを有するビルドアップ基板である場合について説明したが、その他の種類の基板(例えば、1枚の絶縁基板上の片面に配線パターンが形成されたプリント配線基板等)である形態でもよい。
(N)第1、第2実施形態においては、検査信号生成部811a(又は、検査信号生成部811d)が、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に生成する場合について説明したが、少なくとも一方の極性の信号(例えば、正検査信号)を生成する形態でもよい。この場合には、制御部8の構成が簡素化されると共に、処理時間が短縮される。
(O)第1、第2実施形態においては、検査信号生成部811a(又は、検査信号生成部811d)が、絶対値が増加する検査信号を生成する場合について説明したが、検査信号生成部811a(又は、検査信号生成部811d)が、絶対値が減少する検査信号を生成する形態でもよい。
この発明に係る基板検査装置の一実施形態を示す側面断面図である。 図1に示す基板検査装置の平面図である。 基板検査装置の電気的構成の一例を示す構成図である。 制御部のハードウェア構成の一例を示す構成図である。 基板の構成の一例を示す概念図である。 第1実施形態に係る測定実行部の構成の一例を説明するための概念図である。 第1実施形態に係る制御部の機能構成の一例を示す構成図である。 ゼーベック効果による測定誤差を説明する説明図である。 第1実施形態に係る検査信号生成部及び測定部の動作の一例を説明する波形図である。 第1実施形態に係る判定部の動作の一例を説明する波形図である。 第2実施形態に係る測定実行部の構成の一例を説明するための概念図である。 第2実施形態に係る制御部の機能構成の一例を示す構成図である。 第2実施形態に係る判定部の動作の一例を説明する波形図である。
符号の説明
1 装置本体
2 基板
3 搬出入部
4 検査部
44 接触子
74 測定実行部
744、744a スキャナ
741、741a 検査処理部
742 電流生成部(検査信号生成手段の一部)
743 電圧測定部(測定手段の一部)
742a 電圧生成部(検査信号生成手段の一部)
743a 電流測定部(測定手段の一部)
75 テスターコントローラ
8 制御部
81 主制御部
811 CPU
811a、811d 検査信号生成部(検査信号生成手段の一部)
811b、811e 測定部(測定手段の一部)
811c、811f 判定部(判定手段)

Claims (10)

  1. 複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査装置であって、
    検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与する検査信号生成手段と、
    各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定する測定手段と、
    前記出力信号に基づいて前記被検査基板の良否を判定する判定手段とを備えることを特徴とする基板検査装置。
  2. 前記検査信号生成手段は、極性が正の検査信号である正検査信号と極性が負の検査信号である負検査信号とを交互に所定周期分だけ生成すると共に、各信号の絶対値が1周期毎に変化する信号を生成し、
    前記測定手段は、前記正検査信号及び負検査信号にそれぞれ対応する前記2つの測定点間の出力信号である正出力信号及び負出力信号を測定し、
    前記判定手段は、前記正出力信号及び負出力信号に基づいて前記被検査基板の良否を判定することを特徴とする請求項1に記載の基板検査装置。
  3. 前記検査信号生成手段は、前記正検査信号及び負検査信号の絶対値が1周期毎に増加する信号を生成することを特徴とする請求項2に記載の基板検査装置。
  4. 前記検査信号生成手段は、前記正検査信号及び負検査信号として、互いにその絶対値が略同一の信号を順次生成することを特徴とする請求項3に記載の基板検査装置。
  5. 前記検査信号生成手段は、前記正検査信号及び負検査信号として、所定幅を有する矩形波を生成し、
    前記測定手段は、前記正出力信号及び負出力信号をそれぞれ2以上の所定回数だけ測定し、
    前記判定手段は、前記正検査信号及び負検査信号の絶対値と、前記所定回数に対応する個数の前記正出力信号及び負出力信号のそれぞれの平均値とに基づいて判定することを特徴とする請求項2〜4のいずれかに記載の基板検査装置。
  6. 前記検査信号生成手段は、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電流源から正検査電流及び負検査電流を順次生成し、
    前記測定手段は、前記正検査電流及び負検査電流にそれぞれ対応する電圧値である正出力電圧値及び負出力電圧値を測定し、
    前記判定手段は、前記正検査電流及び負検査電流の絶対値と、前記正出力電圧値及び負出力電圧値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴とすることを特徴とする請求項5に記載の基板検査装置。
  7. 前記検査信号生成手段は、前記正検査信号及び負検査信号として、出力レベルが変更可能な定電圧源から正検査電圧及び負検査電圧を順次生成し、
    前記測定手段は、前記正検査電圧及び負検査電圧にそれぞれ対応する電流値である正出力電流値及び負出力電流値を測定し、
    前記判定手段は、前記正検査電圧及び負検査電圧の絶対値と、前記正出力電流値及び負出力電流値とを用いて抵抗値を求め、求められた抵抗値に基づいて判定することを特徴とする請求項5に記載の基板検査装置。
  8. 前記判定手段は、前記検査信号の絶対値の増大に伴う前記抵抗値の変化が所定の閾値以上である場合に、前記被検査基板が不良であると判定することを特徴とする請求項6又は7に記載の基板検査装置。
  9. 前記被検査基板は、ビアを有するビルドアップ基板であることを特徴とする請求項1〜8のいずれかに記載の基板検査装置。
  10. 複数の配線パターンが形成された被検査基板に対して、各配線パターン上に予め設定された2つの測定点の間の導通検査を行う基板検査方法であって、
    検査信号の絶対値が少なくとも2つのレベルに変化する信号を順次生成し、生成された検査信号を前記2つの測定点間に付与し、
    各レベルの検査信号にそれぞれ対応する前記2つの測定点間の出力信号を測定し、
    前記出力信号に基づいて前記被検査基板の良否を判定することを特徴とする基板検査方法。
JP2005050963A 2005-02-25 2005-02-25 基板検査装置及び基板検査方法 Expired - Fee Related JP4657758B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050963A JP4657758B2 (ja) 2005-02-25 2005-02-25 基板検査装置及び基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050963A JP4657758B2 (ja) 2005-02-25 2005-02-25 基板検査装置及び基板検査方法

Publications (2)

Publication Number Publication Date
JP2006234642A true JP2006234642A (ja) 2006-09-07
JP4657758B2 JP4657758B2 (ja) 2011-03-23

Family

ID=37042450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050963A Expired - Fee Related JP4657758B2 (ja) 2005-02-25 2005-02-25 基板検査装置及び基板検査方法

Country Status (1)

Country Link
JP (1) JP4657758B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057986A1 (ja) * 2011-10-18 2013-04-25 シャープ株式会社 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
JP2019086459A (ja) * 2017-11-09 2019-06-06 日置電機株式会社 検査装置および検査方法
JP2021032671A (ja) * 2019-08-23 2021-03-01 日置電機株式会社 基板検査装置および基板検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230059A (ja) * 1993-02-04 1994-08-19 Fujikura Ltd プリント配線板のスルーホールめっきの試験方法
JPH10123189A (ja) * 1996-10-16 1998-05-15 Adetsukusu Kk 抵抗値測定方法および抵抗値測定装置
JPH11160381A (ja) * 1997-11-28 1999-06-18 Nec Toyama Ltd 印刷配線板の電気検査装置及び電気検査方法
JP2001153903A (ja) * 1999-11-30 2001-06-08 Hioki Ee Corp 抵抗測定方法およびその装置
JP2004279270A (ja) * 2003-03-17 2004-10-07 Nidec-Read Corp 抵抗測定装置、基板検査装置および基板検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06230059A (ja) * 1993-02-04 1994-08-19 Fujikura Ltd プリント配線板のスルーホールめっきの試験方法
JPH10123189A (ja) * 1996-10-16 1998-05-15 Adetsukusu Kk 抵抗値測定方法および抵抗値測定装置
JPH11160381A (ja) * 1997-11-28 1999-06-18 Nec Toyama Ltd 印刷配線板の電気検査装置及び電気検査方法
JP2001153903A (ja) * 1999-11-30 2001-06-08 Hioki Ee Corp 抵抗測定方法およびその装置
JP2004279270A (ja) * 2003-03-17 2004-10-07 Nidec-Read Corp 抵抗測定装置、基板検査装置および基板検査方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013057986A1 (ja) * 2011-10-18 2013-04-25 シャープ株式会社 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
JP2013101089A (ja) * 2011-10-18 2013-05-23 Sharp Corp 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体
CN103858017A (zh) * 2011-10-18 2014-06-11 夏普株式会社 配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质
JP2019086459A (ja) * 2017-11-09 2019-06-06 日置電機株式会社 検査装置および検査方法
JP2021032671A (ja) * 2019-08-23 2021-03-01 日置電機株式会社 基板検査装置および基板検査方法

Also Published As

Publication number Publication date
JP4657758B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
JP4959942B2 (ja) 基板検査装置、基板検査プログラム及び基板検査方法
CN101151540B (zh) 微小结构体的探针卡、微小结构体的检查装置以及检查方法
JP5507430B2 (ja) 回路基板検査装置
JP2007147575A (ja) ホイートストンブリッジの抵抗測定システム、抵抗測定回路、抵抗測定方法及びコンピュータプログラム
JP4657758B2 (ja) 基板検査装置及び基板検査方法
JP2008256632A (ja) 半導体集積回路の試験方法及びicテスタ
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP5057949B2 (ja) 回路基板検査方法および回路基板検査装置
JP6570354B2 (ja) 回路基板検査装置およびコンタクトチェック方法
JP4949947B2 (ja) 回路基板検査方法および回路基板検査装置
CN110023768B (zh) 电阻测量装置和电阻测量方法
KR102158640B1 (ko) 기판 검사 장치 및 기판 검사 방법
JP2009002893A (ja) 回路基板検査方法および回路基板検査装置
WO2018101233A1 (ja) 抵抗測定装置及び抵抗測定方法
JP2010175489A (ja) 回路基板検査装置および回路基板検査方法
WO2007138831A1 (ja) 基板検査方法及び基板検査装置
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
JP2006047172A (ja) 基板検査装置、基板検査プログラム及び基板検査方法
JP2017150911A (ja) 回路基板検査装置
JP2010066050A (ja) 絶縁検査装置および絶縁検査方法
JP2019007880A (ja) 基板検査装置および基板検査方法
JP2005326371A (ja) 基板検査装置、基板検査方法及び検査用接触子の移動制御プログラム
JP2011180147A (ja) 基板検査装置、及び基板検査方法
JP4257164B2 (ja) 基板検査装置及び基板検査方法
JP6696523B2 (ja) 抵抗測定方法、抵抗測定装置、及び基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4657758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees