JP6570354B2 - 回路基板検査装置およびコンタクトチェック方法 - Google Patents

回路基板検査装置およびコンタクトチェック方法 Download PDF

Info

Publication number
JP6570354B2
JP6570354B2 JP2015143854A JP2015143854A JP6570354B2 JP 6570354 B2 JP6570354 B2 JP 6570354B2 JP 2015143854 A JP2015143854 A JP 2015143854A JP 2015143854 A JP2015143854 A JP 2015143854A JP 6570354 B2 JP6570354 B2 JP 6570354B2
Authority
JP
Japan
Prior art keywords
probe
contact
substrate
inspected
substrate surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015143854A
Other languages
English (en)
Other versions
JP2017026407A (ja
Inventor
雄 久保田
雄 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2015143854A priority Critical patent/JP6570354B2/ja
Publication of JP2017026407A publication Critical patent/JP2017026407A/ja
Application granted granted Critical
Publication of JP6570354B2 publication Critical patent/JP6570354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、回路基板検査装置に関し、さらに詳しく言えば、プローブとパッドとの間の導通・非導通を検査するコンタクトチェック機能に関するものである。
図2を参照して、被検査基板1(この例では、ベアボードの両面基板)を検査する回路基板検査装置の一つとして、一方の基板面側にフライングプローブ20を用い、他方の基板面側にプレスジグ型テストヘッド30を用いる複合型の回路基板検査装置がある(例えば、特許文献1参照)。
図2の例では、フライングプローブ20として、2本のフライングプローブ20a,20bを有し、いずれもX−Y−Zの3方向に移動可能である。なお、この他にガード用のフライングプローブを備え、フライングプローブを3本としたテストヘッドもある。
他方のプレスジグ型テストヘッド30は、複数本のプローブ、作図の都合上この例では5本のプローブ31(31a〜31e)が植設されたピンボード30Aを備えている。各プローブ31は、被検査基板1に形成されている所定位置のパッド(もしくはランド)と対応するように配置されている。
ピンボード30Aは、Z軸方向(図2において上下方向)に移動可能であり、ピンボード30Aを被検査基板1に近づける(上昇させる)ことにより、各プローブ31がパッドに接触する。
また、この回路基板検査装置は、被検査基板1に所定の測定信号を与える測定信号供給源40と、被検査基板1からの電気信号を検出する検出部50と、被検査基板1に対する信号供給経路および信号検出経路を切り替えるスキャナ(切替手段)60とを備えている。
図2の例では、測定信号供給源40には、直流電源41と交流電源42とが含まれ、検出部50には電流計51が用いられている。フライングプローブ20、プレスジグ型テストヘッド30、測定信号源40およびスキャナ60は、図示しない制御部により制御され、制御部は、検出部50からの検出信号に基づいて、例えばショート・オープン等の検査を行う。
ところで、どのような項目について検査を行うにしても、フライングプローブ20(20a,20b)およびプレスジグ側のプローブ31(31a〜31e)が対応するパッドに接触していることが前提である。例えば、パターン間が導通していないことを検査する非導通検査において、プローブがそのパッドに接触していないと、パターン間がショートしているにもかかわらず、それを見逃すおそれがある。
なお、複合型の場合、フライングプローブ20は、制御プログラムにしたがって所定のパッドに向けて移動し接触するため、接触不良を起こすおそれは少ないが、プレスジグ側のプローブ31は、ピンボード30Aの孔開け位置精度や被検査基板の反り等により、フライングプローブ20に比べて接触不良を起こす可能性が高い。
そのため、本来の測定に先立って、プローブがパッドに接触しているかどうかを検査するコンタクトチェックが行われるが、従来では、基本的に導通検査でコンタクトチェックを行うようにしている。
例えば、図2に示す被検査基板1の場合について説明すると、プレスジグ側のプローブ31cとプレスジグ側のプローブ31d間の導通検査、フライングプローブ20aとプレスジグ側のプローブ31b間の導通検査、フライングプローブ20bとプレスジグ側のプローブ31e間の導通検査を行い、これらがいずれもPASS(導通)判定ならば、プレスジグ側のプローブ31b〜31eはバッドと接触していることが保証される。
しかしながら、他のパターン(回路配線)とは電気的に独立していて片面側にしかないパッド(図2でプレスジグ側のプローブ31aの相手方のパッド)の場合には、導通検査が行えないため、プレスジグ側のプローブ31aについてはコンタクトチェックを行うことができない。
また、一方の基板面側のパッドと他方の基板面側のパッドとがビアホール導体等を介して導通している箇所(図2で言うとプレスジグ側のプローブ31b,31eに対応するパッド)が多い場合、その各々の箇所で、フライングプローブ20を用いた導通検査を繰り返し行うことになるが、フライングプローブ20の移動には時間を要するため、コンタクトチェックに時間がかかる、という問題がある。
特開2005−315775号公報
そこで、本発明の課題は、両面基板の一方の基板面側にフライングプローブを適用し、他方の基板面側にプレスジグ型テストヘッドを適用する複合型の回路基板検査装置において、コンタクトチェックを短時間で行えるようにすることにある。
上記課題を解決するため、本発明は、被検査基板の一方の基板面側に配置されるX−Y−Z方向に移動可能な第1プローブと、プレスジグ型のピンボードに植設されていて他方の基板面側に配置される第2プローブと、上記第1,第2プローブを介して上記被検査基板に所定の測定信号を与える測定信号供給源および上記測定信号によって上記被検査基板に生ずる電気信号を検出する検出部と、上記被検査基板に対する信号供給経路および信号検出経路を切り替える切替手段と、上記第1,第2プローブの駆動手段と上記切替手段とを制御するとともに、上記検出部にて検出された信号に基づいて上記各プローブのコンタクトチェックを行う制御部とを備えている回路基板検査装置において、
上記制御部には、上記被検査基板に存在するパターンの中から、両面にビアホール導体および/または内層パターンを介して導通しているパッドを有する特定された一つのパターンが代表パターンとして設定されており、
上記制御部は、上記各プローブのコンタクトチェックを行うにあたって、上記第1プローブを上記代表パターンの一方の基板面側のパッドに接触させるとともに、上記第2プローブの各々を上記他方の基板面側の位置的に対応する各パッドに接触させる第1ステップと、上記第1プローブと、上記代表パターンと導通していない非導通パッドに接触している第2プローブとの間の静電容量を測定する第2ステップと、上記第1プローブと、上記他方の基板面側に存在するパッドのうち、上記代表パターンと導通している導通パッドに接触している第2プローブとの間で導通検査を行う第3ステップとを備え、上記第2ステップで測定された上記静電容量が所定の閾値以下の場合には、その箇所を接触不良と判定することを特徴としている。
上記代表パターンとして、好ましくは、上記内層パターンが広い面積を有する電源パターンもしくはグランドパターンが選択される。
また、上記第2ステップでの静電容量測定で接触不良と判定された場合には、上記第3ステップには進まないようにするとよい。
本発明には、回路基板検査装置のコンタクトチェック方法も含まれ、このコンタクトチェック方法では、上記被検査基板に存在するパターンの中から、両面にビアホール導体および/または内層パターンを介して導通しているパッドを有する特定された一つのパターン代表パターンとして設定したうえで、上記第1プローブを上記代表パターンの一方の基板面側のパッドに接触させるとともに、上記第2プローブの各々を上記他方の基板面側の位置的に対応する各パッドに接触させた後、上記第1プローブと、上記代表パターンと導通していない非導通パッドに接触している第2プローブとの間の静電容量を測定し、測定された静電容量が所定の閾値以下の場合には、その箇所を接触不良と判定してコンタクトチェックを終了し、上記測定された静電容量が所定の閾値を超える場合には、続いて、上記第1プローブと、上記他方の基板面側に存在するパッドのうち、上記代表パターンと導通している導通パッドに接触している第2プローブとの間で導通検査を行うことを特徴としている。
本発明によれば、第1プローブ(フライングプローブ)の移動は、代表パターンのパッドに向けての1回だけでよく、その分、コンタクトチェックに要する時間を短縮することができる。
本発明による回路基板検査装置の一実施形態の主要部を示す模式図。 従来例としての回路基板検査装置の主要部を示す模式図。
次に、図1により、本発明の実施形態について説明するが、本発明はこれに限定されるものではない。なお、以下の説明において、図2で先に説明した従来例と特に変更を要しない構成要素については、それと同じ参照符号を用いている。
図1を参照して、被検査基板1についてより詳しく説明すると、被検査基板1は、部品実装前のベアボードの両面基板で、その一方の基板面(図1では上面)1aには、例えば3つのパッド(もしくはランド)2a〜2cが設けられており、他方の基板面(図1では下面)1bには、5つのパッド3a〜3eが設けられている。
このうち、パッド2a,3bおよびパッド2c,3eは、それぞれ、ビアホール導体によって導通しており、パッド2bはビアホール導体および内層パターンを介して2つのパッド3cと3dとに導通している。下面1b側のパッド3aは、島状のパターンとして電気的に独立していて他のパッドと導通していないため、導通検査は行えない。
この実施形態における回路基板検査装置も、先の図2で説明した従来例と同じく、一方の基板面1a側にフライングプローブ20を用い、他方の基板面1b側にプレスジグ型テストヘッド30を用いる複合型の回路基板検査装置である。
フライングプローブ20は、2〜3本のフライングプローブ(請求項1における第1プローブに相当)を有しているが、図1にはそのうちの1本のフライングプローブ20aが示されている。フライングプローブ20aは、移動機構201によりX−Y−Zの3方向に移動する。なお、X方向,Y方向とは被検査基板1の基板面と平行な平面内で互いに直交する方向であり、Z方向は被検査基板1の基板面に対して直交する方向(図1では上下方向)である。
プレスジグ型テストヘッド30は、複数本のプローブ(請求項1における第2プローブに相当)、この例では5本のプローブ31(31a〜31e)が植設されたピンボード30Aを備えている。プレスジグ側のプローブ31a〜31eは、それぞれ、パッド3a〜3eに対応するように配置されている。
ピンボード30Aは、移動機構301によりZ方向(図1において上下方向)に移動可能であり、ピンボード30Aを被検査基板1に近づける(上昇させる)ことにより、プレスジグ側のプローブ31a〜31eが、それぞれ、パッド3a〜3eに接触する。
また、この回路基板検査装置は、被検査基板1に所定の測定信号を与える測定信号供給源40と、被検査基板1からの電気信号を検出する検出部50と、被検査基板1に対する信号供給経路および信号検出経路を切り替えるスキャナ(切替手段)60と、制御部70とを備えている。
この実施形態においても、測定信号供給源40には直流電源41と交流電源42とが含まれ、検出部50には電流計51が用いられている。
制御部70には、CPU(中央演算処理ユニット)やマイクロコンピュータ等が用いられ、制御部70は、フライングプローブ20,プレスジグ型テストヘッド30の移動機構201,301、測定信号源40およびスキャナ60を制御する。
また、制御部70は、検出部50からの検出信号等に基づいて、例えばショート・オープン等の検査や所定の演算を行う。制御部70には、検査項目等を制御部70に入力するキーボード等からなる操作部71と、検査結果等を表示するためのLCD等からなる表示部72とが接続されている。パソコン等の外部機器と通信を行う接続ポートが設けられてもよい。
プローブのコンタクトチェックを行うにあたって、その準備段階として、操作部71より、被検査基板1に存在するパターン(回路配線)の中から、制御部70に対して代表パターンが設定される。
代表パターンとは、上面1aと下面1bの各々に、ビアホール導体および/または内層パターンを介して導通しているパッドを有する特定された一つのパターンのことで、図1の例において、2つのパッド2a,3bを有する回路部、3つのパッド2b,3c,3dを有する回路部、2つのパッド2c,3eを有する回路部が該当するが、この実施形態では、3つのパッド2b,3c,3dを有する回路部が代表パターンとして設定される。
このようにして代表パターンが設定された状態で、操作部71よりコンタクトチェック指令が出されると、制御部70は、第1ステップとして、移動機構201,301を介してフライングプローブ20aを代表パターンの一方の基板面1a側のパッド2bに向けて移動させて接触させるとともに、プレスジグ側のプローブ31a〜31eの各々を他方の基板面1b側の位置的に対応するパッド3a〜3eに向けて移動させて接触させたのち、第2ステップを実行する。
第2ステップでは、パッド2bに接触しているフライングプローブ20aと、パッド2bとは非導通のパッド3a,3b,3eに対応するプレスジグ側のプローブ31a,31b,31eとの間の静電容量を測定してコンタクトチェックを行う。
このときには、スキャナ60は、フライングプローブ20aを交流電源42に接続し、プレスジグ側のプローブ31a,31b,31eを順次電流計51に接続する。これとは逆に、フライングプローブ20aを電流計51に接続し、プレスジグ側のプローブ31a,31b,31eを交流電源42に順次接続してもよい。
これにより、フライングプローブ20a−プレスジグ側のプローブ31a間,フライングプローブ20a−プレスジグ側のプローブ31b間,フライングプローブ20a−プレスジグ側のプローブ31e間の静電容量が計測されるが、プローブが対応するパッドに接触していない場合には、接触している場合に比べて静電容量値は著しく低下するため、静電容量値があらかじめ設定された閾値以下の場合には、接触不良と判定する。
フライングプローブ20a−プレスジグ側のプローブ31(31a,31b,31e)間の静電容量は、制御部70の演算機能により、交流電源42の交流電圧と、電流計51にて検出される交流電流とから算出される。また、静電容量値に対する閾値は操作部71より設定される。
この実施形態において、第2ステップでの判定がNG(接触不良箇所あり)であれば、次のステップには進まずにコンタクトチェックを終了するが、判定がPASS(接触不良箇所なし)の場合には、次の第3ステップを実行する。
第3ステップでは、フライングプローブ20aを移動させることなくパッド2bに接触させたままの状態で、直流電源41を選択し、フライングプローブ20aと、パッド2bと導通しているパッド3c,3dに対応するプレスジグ側のプローブ31c,31dとの間に直流電流を流し、フライングプローブ20a−プレスジグ側のプローブ31c間およびフライングプローブ20a−プレスジグ側のプローブ31d間の導通検査を行う。
このとき、スキャナ60は、フライングプローブ20aを直流電源41に接続し、プレスジグ側のプローブ31cと31dとを電流計50に順次接続する。これとは逆に、フライングプローブ20aを電流計51に接続し、プレスジグ側のプローブ31cと31dとを直流電源41に順次接続してもよい。
電流計51にて、フライングプローブ20a−プレスジグ側のプローブ31c間,フライングプローブ20a−プレスジグ側のプローブ31d間で、それぞれ、所定の電流が検出されれば、フライングプローブ20aとプレスジグ側のプローブ31c,31dは、パッドに接触しているとしてPASS判定とされる。
これに対して、フライングプローブ20a−プレスジグ側のプローブ31c間で所定の電流が検出されない場合には、フライングプローブ20a,プレスジグ側のプローブ31cのいずれか一方もしくは双方が接触不良、同じく、フライングプローブ20a−プレスジグ側のプローブ31d間で所定の電流が検出されない場合には、フライングプローブ20a,プレスジグ側のプローブ31dのいずれか一方もしくは双方が接触不良の判定となる。
なお、第2ステップ、第3ステップでの判定結果は、PASS,NGのいずれの場合でも表示部72に表示される。なお、表示部72に代えて、もしくは表示部72とは別にブザー等の報知手段が設けられてもよい。
また、被検査基板1が、その基板内に広い面積をもって形成されている電源パターンやグランドパターン等を有している場合には、これらの内層パターン(電源パターン、グランドパターンもしくはこれに相当する広い面積の内層パターン)を代表パターンに設定することが好ましい。
以上説明したように、本発明によれば、コンタクトチェック時には、フライングプローブを1回だけ代表パターンのパッドに向けて移動させればよく、その後、フライングプローブを移動させる必要がないため、その分、コンタクトチェックを短時間で済ませることができる。
1 被検査基板
2a〜2c,3a〜3e パッド
20(20a,20b) フライングプローブ(第1プローブ)
201 移動機構
30 プレスジグ型テストヘッド
30A ピンボード
31(31a〜31e) プレスジグ側のプローブ(第2プローブ)
301 移動機構
40 測定信号供給源
41 直流電源
42 交流電源
50 検出部
51 電流計
60 スキャナ
70 制御部
71 操作部
72 表示部

Claims (4)

  1. 検査基板の一方の基板面側に配置されるX−Y−Z方向に移動可能な第1プローブと、プレスジグ型のピンボードに植設されていて他方の基板面側に配置される第2プローブと、上記第1,第2プローブを介して上記被検査基板に所定の測定信号を与える測定信号供給源および上記測定信号によって上記被検査基板に生ずる電気信号を検出する検出部と、上記被検査基板に対する信号供給経路および信号検出経路を切り替える切替手段と、上記第1,第2プローブの駆動手段と上記切替手段とを制御するとともに、上記検出部にて検出された信号に基づいて上記各プローブのコンタクトチェックを行う制御部とを備えている回路基板検査装置において、
    上記制御部には、上記被検査基板に存在するパターンの中から、両面にビアホール導体および/または内層パターンを介して導通しているパッドを有する特定された一つのパターンが代表パターンとして設定されており、
    上記制御部は、上記各プローブのコンタクトチェックを行うにあたって、
    上記第1プローブを上記代表パターンの一方の基板面側のパッドに接触させるとともに、上記第2プローブの各々を上記他方の基板面側の位置的に対応する各パッドに接触させる第1ステップと、
    上記第1プローブと、上記代表パターンと導通していない非導通パッドに接触している第2プローブとの間の静電容量を測定する第2ステップと、
    上記第1プローブと、上記他方の基板面側に存在するパッドのうち、上記代表パターンと導通している導通パッドに接触している第2プローブとの間で導通検査を行う第3ステップとを備え、
    上記第2ステップで測定された上記静電容量が所定の閾値以下の場合には、その箇所を接触不良と判定することを特徴とする回路基板検査装置。
  2. 上記代表パターンとして、上記内層パターンが広い面積を有する電源パターンもしくはグランドパターンが選択されることを特徴とする請求項1に記載の回路基板検査装置。
  3. 上記第2ステップでの静電容量測定で接触不良と判定された場合には、上記第3ステップには進まないことを特徴とする請求項1または2に記載の回路基板検査装置。
  4. 検査基板の一方の基板面側に配置されるX−Y−Z方向に移動可能な第1プローブと、プレスジグ型のピンボードに植設されていて他方の基板面側に配置される第2プローブと、上記第1,第2プローブを介して上記被検査基板に所定の測定信号を与える測定信号供給源および上記測定信号によって上記被検査基板に生ずる電気信号を検出する検出部と、上記被検査基板に対する信号供給経路および信号検出経路を切り替える切替手段とを備えている回路基板検査装置のコンタクトチェック方法において、
    上記被検査基板に存在するパターンの中から、両面にビアホール導体および/または内層パターンを介して導通しているパッドを有する特定された一つのパターン代表パターンとして設定したうえで、上記第1プローブを上記代表パターンの一方の基板面側のパッドに接触させるとともに、上記第2プローブの各々を上記他方の基板面側の位置的に対応する各パッドに接触させた後、
    上記第1プローブと、上記代表パターンと導通していない非導通パッドに接触している第2プローブとの間の静電容量を測定し、測定された静電容量が所定の閾値以下の場合には、その箇所を接触不良と判定してコンタクトチェックを終了し、
    上記測定された静電容量が所定の閾値を超える場合には、続いて、上記第1プローブと、上記他方の基板面側に存在するパッドのうち、上記代表パターンと導通している導通パッドに接触している第2プローブとの間で導通検査を行うことを特徴とする回路基板検査装置のコンタクトチェック方法。
JP2015143854A 2015-07-21 2015-07-21 回路基板検査装置およびコンタクトチェック方法 Expired - Fee Related JP6570354B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015143854A JP6570354B2 (ja) 2015-07-21 2015-07-21 回路基板検査装置およびコンタクトチェック方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015143854A JP6570354B2 (ja) 2015-07-21 2015-07-21 回路基板検査装置およびコンタクトチェック方法

Publications (2)

Publication Number Publication Date
JP2017026407A JP2017026407A (ja) 2017-02-02
JP6570354B2 true JP6570354B2 (ja) 2019-09-04

Family

ID=57950422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015143854A Expired - Fee Related JP6570354B2 (ja) 2015-07-21 2015-07-21 回路基板検査装置およびコンタクトチェック方法

Country Status (1)

Country Link
JP (1) JP6570354B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220013979A (ko) * 2020-07-28 2022-02-04 마이크로 인스펙션 주식회사 팬 아웃 패널 레벨 패키지의 회로 검사방법
CN113671339B (zh) * 2021-09-22 2024-02-09 粤芯半导体技术股份有限公司 验证探针异常和接触异常的装置和方法以及晶圆测试方法
WO2024127925A1 (ja) * 2022-12-13 2024-06-20 日置電機株式会社 検査装置、接触状態判別装置および接触状態判別方法
CN116755002A (zh) * 2023-08-14 2023-09-15 上海季丰电子股份有限公司 连接器焊接状态的测试方法、装置以及电子设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193705A (ja) * 1998-12-28 2000-07-14 Hioki Ee Corp 回路基板検査装置
JP2002014134A (ja) * 2000-06-30 2002-01-18 Hioki Ee Corp 回路基板検査装置
JP4255773B2 (ja) * 2003-08-07 2009-04-15 日置電機株式会社 回路基板検査方法および回路基板検査装置
US7068039B2 (en) * 2004-04-28 2006-06-27 Agilent Technologies, Inc. Test structure embedded in a shipping and handling cover for integrated circuit sockets and method for testing integrated circuit sockets and circuit assemblies utilizing same
JP2006071567A (ja) * 2004-09-06 2006-03-16 Hioki Ee Corp プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置
JP5546889B2 (ja) * 2010-02-09 2014-07-09 日本電産エレシス株式会社 電子部品ユニット及びその製造方法

Also Published As

Publication number Publication date
JP2017026407A (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
JP6570354B2 (ja) 回路基板検査装置およびコンタクトチェック方法
JP4532570B2 (ja) 回路基板検査装置および回路基板検査方法
JP5507430B2 (ja) 回路基板検査装置
JP4368704B2 (ja) 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
JP4833766B2 (ja) 測定装置
JP4949947B2 (ja) 回路基板検査方法および回路基板検査装置
JP4247076B2 (ja) 基板検査システム、及び基板検査方法
JP2000221227A (ja) 導電パターン検査装置及び方法
KR20160004263A (ko) 기판 검사 장치 및 기판 검사 방법
KR20210049257A (ko) 인쇄회로기판의 검사장치 및 그 제어방법
CN110023768B (zh) 电阻测量装置和电阻测量方法
WO2008001651A1 (fr) Procédé d'inspection de carte et dispositif d'inspection de carte
CN109997046B (zh) 电阻测量装置及电阻测量方法
JP6618826B2 (ja) 回路基板検査装置
JP2001242211A (ja) 回路基板検査装置
JP2007322127A (ja) 基板検査方法及び基板検査装置
JP2019056578A (ja) 回路基板検査装置
JPH09230005A (ja) 回路基板検査装置
JP5420303B2 (ja) 回路基板検査装置および回路基板検査方法
KR20140092242A (ko) 검사 지그의 검사 방법
KR20140009027A (ko) 기판 검사 장치 및 기판 검사 방법
JP7199675B1 (ja) プローブカードの検査装置
JP5474392B2 (ja) 回路基板検査装置および回路基板検査方法
JP2004361249A (ja) 基板検査装置
JP2006071567A (ja) プローブの接触状態判別方法、回路基板検査方法および回路基板検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190806

R150 Certificate of patent or registration of utility model

Ref document number: 6570354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees