KR20220013979A - 팬 아웃 패널 레벨 패키지의 회로 검사방법 - Google Patents

팬 아웃 패널 레벨 패키지의 회로 검사방법 Download PDF

Info

Publication number
KR20220013979A
KR20220013979A KR1020200093477D KR20200093477D KR20220013979A KR 20220013979 A KR20220013979 A KR 20220013979A KR 1020200093477 D KR1020200093477 D KR 1020200093477D KR 20200093477 D KR20200093477 D KR 20200093477D KR 20220013979 A KR20220013979 A KR 20220013979A
Authority
KR
South Korea
Prior art keywords
pad
controller
control unit
pads
level package
Prior art date
Application number
KR1020200093477D
Other languages
English (en)
Inventor
문승원
김형규
Original Assignee
마이크로 인스펙션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로 인스펙션 주식회사 filed Critical 마이크로 인스펙션 주식회사
Publication of KR20220013979A publication Critical patent/KR20220013979A/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544Scanning methods, algorithms and patterns
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2853Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31712Input or output aspects
    • G01R31/31717Interconnect testing
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318566Comparators; Diagnosing the device under test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/56Testing of electric apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

본 발명은 팬 아웃 패널 레벨 패키지의 회로 검사방법이 개시된다. 본 발명의 팬 아웃 패널 레벨 패키지의 회로 검사방법은, 제어부가 팬 아웃 패널 레벨 패키지의 캐드 도면파일을 입력받아 패드정보를 추출하는 단계; 제어부가 패드정보에 기초하여 패드의 연결구조를 탐색하는 단계; 제어부가 패드의 연결구조에 따른 면적을 기반으로 클러스터링하는 단계; 제어부가 클러스터링된 패드를 스캔하여 회로 검사를 위한 스캔경로를 설정하는 단계; 제어부가 가압 이송수단을 제어하여 스캔경로를 따라 유연 와이어 프로브를 스캔하면서 클러스터별로 설정된 전압과 게인으로 교류전원을 인가하는 단계; 및 제어부가 정전 용량형 비접촉센서로부터 측정된 측정신호를 근거로 유연 와이어 프로브와 접촉된 패드의 회로패턴에 대한 불량여부를 판단하는 단계를 포함하는 것을 특징으로 한다.

Description

팬 아웃 패널 레벨 패키지의 회로 검사방법{METHOD FOR INSPECTING CIRCUIT OF FAN OUT PANEL LEVEL PACKAGE}
본 발명은 팬 아웃 패널 레벨 패키지의 회로 검사방법에 관한 것으로서, 보다 상세하게는 팬 아웃 패널 레벨 패키지의 회로패턴에 대한 불량 여부를 검사하기 위한 스캔경로를 도면을 통해 패드별로 클러스터링하여 최적의 경로를 설정하여 효율적으로 수립하고, 클러스터링된 각 패드별 대푯값을 기반으로 용이하게 불량을 판정할 수 있도록 한 팬 아웃 패널 레벨 패키지의 회로 검사방법에 관한 것이다.
최근 패키징 기술에 대한 많은 연구가 이루어지고 있다. 반도체 칩이 고집적화 됨에 따라 그의 크기는 점차 줄어들고 있는 반면, 반도체 칩 상의 범프들 사이의 간격은 세계 반도체 표준 협회의 국제 표준에 의해 정해져 있기 때문에 반도체 칩에 대한 범프들의 개수 조절은 쉽지 않다.
또한 반도체 칩이 작아짐에 따라 그의 핸들링이 어려우며 테스트도 어려워지고 있으며, 반도체 칩의 크기에 따라 실장되는 보드를 다원화해야 하는 문제점이 있다. 따라서 이를 해결하기 위해 팬 아웃 패널 레벨 패키지(Fan Out Panel Level Package)가 제안되었다.
팬 아웃 레벨 패키지(Fan-Out Panel level Package, FO-PLP)는 PCB를 사용하지 않아도 되며, EMC(Epoxy Mold Compound)위에 RDL(ReDistribution Layer; 재배선층)을 이용하여 입출력 단자 배선을 구성함으로써 표준 솔더 및 범프를 사용하여 실장 할 수 있는 기술로서, 제조 원가가 낮으며, 칩의 두께가 얇아지고, 소비전력이 감소하는 많은 장점을 갖고 있는 기술이다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2017-0122345호(2017.11.06, 팬 아웃 패널 레벨 패키지 및 그의 제조 방법)에 개시되어 있다.
이와 같은 FOPLP 기판의 회로패턴에 대한 단선 및 단락을 검사하기 위해서는 FOPLP 기판의 상부 면에 형성된 패드를 기반으로 전원을 인가한 후 측정되는 측정값을 통해 회로패턴의 단선과 단락 불량을 검사할 수 있다.
FOPLP(Fan Out Panel Level Package)는 한 패널에 다수개의 유니트가 존재하고 수 천 개에서 수 억 개의 패드들이 존재한다. 따라서 장비의 검사 시간은 매우 중요한 사항이다.
이렇게 많은 수의 패드들의 구조는 그 수만큼 다양하고 취득되는 신호 또한 다양한 레벨을 가지고 있다. 따라서 모든 패드들을 검사하기 위해서는 패드 면적에 따라 취득 신호가 포화(saturation) 되거나 매우 낮은 신호가 취득될 수 있기 때문에 패드별 인가되는 전압과 증폭 게인을 달리 설정해야 되는 문제점이 있다.
또한, FOPLP는 다양한 패드들로 이루어져 어떤 신호가 취득될 지 정확하게 예측하기 어려워 불량여부를 판단하는데 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점들을 개선하기 위하여 안출된 것으로, 일 측면에 따른 본 발명의 목적은 팬 아웃 패널 레벨 패키지의 회로패턴에 대한 불량 여부를 검사하기 위한 스캔경로를 도면을 통해 패드별로 클러스터링하여 최적의 경로를 설정하여 효율적으로 수립하고, 클러스터링된 각 패드별 대푯값을 기반으로 용이하게 불량을 판정할 수 있도록 한 팬 아웃 패널 레벨 패키지의 회로 검사방법을 제공하는 것이다.
본 발명의 일 측면에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법은, 제어부가 팬 아웃 패널 레벨 패키지의 캐드 도면파일을 입력받아 패드정보를 추출하는 단계; 제어부가 패드정보에 기초하여 패드의 연결구조를 탐색하는 단계; 제어부가 패드의 연결구조에 따른 면적을 기반으로 클러스터링하는 단계; 제어부가 클러스터링된 패드를 스캔하여 회로 검사를 위한 스캔경로를 설정하는 단계; 제어부가 가압 이송수단을 제어하여 스캔경로를 따라 유연 와이어 프로브를 스캔하면서 클러스터별로 설정된 전압과 게인으로 교류전원을 인가하는 단계; 및 제어부가 정전 용량형 비접촉센서를 통해 측정한 측정신호를 근거로 유연 와이어 프로브와 접촉된 패드의 회로패턴에 대한 불량여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
본 발명에서 패드정보를 추출하는 단계는, 제어부가 캐드 도면파일로부터 패드의 좌표, 직경, 라인의 두께, 구조를 추출하는 것을 특징으로 한다.
본 발명에서 패드의 연결구조를 탐색하는 단계는, 제어부가 최상위 층의 패드를 선택하는 단계; 제어부가 최상위 층의 패드를 선택한 후 선택된 최상위 층의 패드와 연결된 라인과 패드를 찾는 단계; 제어부가 패드를 찾은 후 찾은 패드에 대해 다른 층과의 드릴링 여부를 판단하는 단계; 제어부가 다른 층과의 드릴링 여부를 판단하여 드릴링된 패드와 연결된 라인 및 패드를 찾는 단계; 및 제어부가 최상위 층의 모든 패드 간 연결상태를 판단하여 서로 연결된 패드들을 머징하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 클러스터링하는 단계는, 제어부가 동일한 x축 좌표를 갖는 패드들을 클러스터링하는 단계; 및 제어부가 두 개의 클러스터 중심 x축간 거리가 유연 와이어 프로브의 폭 내에 존재하고, 클러스터 내 패드들의 y축 좌표 중 동일한 좌표가 존재하지 않는 클러스터를 머징하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 회로패턴의 불량여부를 판단하는 단계는, 제어부가 측정된 측정신호를 전처리하는 단계; 제어부가 측정된 측정신호의 위치와 캐드 도면파일로부터 획득한 패드의 좌표를 보정하는 단계; 제어부가 측정된 측정신호에서 패드가 없는 부분에서의 전압값으로 기저라인을 추출하는 단계; 제어부가 측정된 측정신호에 대해 패드에서의 전압값의 빈도수가 가장 큰 값에서 기저라인을 차감하여 각 패드의 대푯값을 산출하는 단계; 및 제어부가 측정된 각 패드의 대푯값과 정상 패드들로부터 산정한 기준값을 비교하여 불량여부를 판단하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에서 정상 패드들로부터 산정한 기준값은, 동일 위치의 다수의 패드에서 측정된 측정신호의 중간값으로 산정하는 것을 특징으로 한다.
본 발명에서 기준값을 비교하여 불량여부를 판단하는 단계는, 제어부가 각 패드의 대푯값과 기준값을 비교하여 설정한 감도율 이상이면 단락으로 판단하고, 설정한 감도율 미만이면 단선으로 판단하는 것을 특징으로 한다.
본 발명에서 측정신호를 전처리하는 단계는, 제어부가 Curve Fitting 알고리즘을 적용하여 측정신호의 기저라인을 보상하는 단계; 및 제어부가 측정신호에 대해 Bilateral Filter를 사용하여 노이즈를 제거하는 단계;를 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법은 팬 아웃 패널 레벨 패키지의 회로패턴에 대한 불량 여부를 검사하기 위한 스캔경로를 도면을 통해 패드별로 클러스터링하여 최적의 경로를 설정하여 효율적으로 수립하여 검사시간을 단축시킬 수 있다.
또한, 본 발명에 따르면 클러스터별로 설정된 전압과 게인을 설정하여 교류전원을 공급하고 각 패드별 대푯값을 기반으로 정상 패드들로 구성된 기준값과 비교함으로써, 안정된 신호를 취득하여 용이하게 불량을 판정할 수 있다.
도 1은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사장치를 나타낸 블록 구성도이다.
도 2는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사자치의 측정상태를 나타낸 예시도이다.
도 3은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법을 설명하기 위한 흐름도이다.
도 4는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 연결구조 탐색방법을 설명하기 위한 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 머징과정을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 클러스터링 기반으로 스캔 경로를 설정하는 과정을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 회로패턴의 불량여부를 판단하는 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 기저라인의 보상상태를 나타낸 그래프이다.
도 9는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 전처리 결과를 나타낸 그래프이다.
도 10은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 위상차를 나타낸 그래프이다.
도 11은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 히스토그램을 나타낸 그래프이다.
도 12는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 대푯값을 나타낸 그래프이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법을 설명한다. 이 과정에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사장치를 나타낸 블록 구성도이고, 도 2는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사자치의 측정상태를 나타낸 예시도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사장치는 유연 와이어 프로브(20), 정전 용량형 비접촉센서(30), 가압 이송수단(40), 교류전원 생성부(60), 저장부(70), 표시부(80) 및 제어부(50)를 포함할 수 있다.
여기서, 팬 아웃 레벨 패키지(Fan-Out Panel level Package, FOPLP)(100)는 PCB를 사용하지 않아도 되며, EMC(Epoxy Mold Compound)위에 RDL(ReDistribution Layer; 재배선층)을 이용하여 입출력 라인과 패드가 구성된다.
입력부(10)는 회로 검사를 위한 FOPLP(100)의 캐드 도면파일인 GDS, ODB 및 거버(Gerber) 파일을 입력받을 수 있다.
유연 와이어 프로브(20)는 FOPLP(100)의 일 측면에 형성된 패드를 스캔하면서 교류전원을 인가한다.
여기서, 유연 와이어 프로브(20)는 스캔하는 스캔방향 관성 모멘트가 스캔방향의 수직방향 관성모멘트보다 적은 횡단면을 가짐으로써, 굽힘 하중을 가하여 스캔방향으로 휘어지게 한 상태에서 쓸면서 스캔할 때 스캔방향으로의 방향성을 높일 수 있을 뿐만 아니라 유연 와이어가 휘어진 상태에서 스캔됨에 따라 휘어진 길이만큼의 높이 마진을 확보하여 측정대상물의 높이변화에 대한 적응력을 높일 수 있다.
또한, 유연 와이어 프로브(20)는 유연 와이어가 작은 굽힘 하중으로도 스캔방향으로 휘어짐에 따라 스캔할 때 측정대상물과의 마찰력이 감소하여 유연 와이어의 마모 및 측정대상물의 마모를 줄일 수 있다.
이와 같은 유연 와이어 프로브(20)는 본 출원인이 특허권자인 등록특허 제10-1047519호(2011.07.08. 공고) "유연한 와이어를 이용한 접촉식 프로브"에 구체적으로 기재되어 있어 본 실시예에서 그 구체적인 설명은 생략한다.
정전 용량형 비접촉센서(30)는 FOPLP(100)의 타 측면에서 비접촉으로 전압을 측정하여 제어부(50)에 제공할 수 있다.
가압 이송수단(40)은 유연 와이어 프로브(20)를 가압한 상태에서 스캔방향으로 휘어지게 한 상태로 이송할 수 있다.
교류전원 생성부(60)는 유연 와이어 프로브(20)를 통해 인가되는 교류전원을 생성할 수 있다.
여기서, 교류전원 생성부(60)는 유연 와이어 프로브(20)의 동시 스캔 개수에 따라 서로 다른 주파수의 교류전원을 생성하여 각각 공급할 수 있고, 스캔경로를 설정하기 위한 클러스터 별로 설정된 전압과 게인을 설정하여 교류전원을 생성할 수도 있다.
따라서 다수개의 유연 와이어 프로브(20)를 동시에 스캔하더라도 서로 다른 주파수의 교류전원을 인가하면, 정전 용량형 비접촉센서(30)에서 서로 다른 주파수의 측정신호를 취득함으로써 각각의 회로패턴에 대해 단선 및 단락을 판정할 수 있다.
또한 패드의 면적에 따라 클러스터링된 각 클러스터 별로 서로 다른 조건으로 검사를 수행할 수 있어 측정신호가 포화되거나 매우 낮게 측정되지 않도록 할 수 있다.
저장부(70)는 FOPLP(100)의 캐드 도면파일을 저장할 수 있고, 클러스터링된 패드의 설정된 스캔경로, 스캔경로 별로 측정한 측정신호 및 회로 검사결과를 저장할 수 있다.
제어부(50)는 FOPLP(100)의 회로검사를 위해 입력부(10)를 통해 캐드 도면파일을 입력받아 패드정보를 추출한 후 패드의 연결구조를 탐색하여 면적과 유연 와이어 프로브(20)의 와이어 폭을 기반으로 패드들을 클러스터링하여 스캔경로를 설정한 후 스캔하도록 할 수 있다.
또한 제어부(50)는 가압 이송수단(40)을 제어하여 스캔경로를 따라 유연 와이어 프로브(20)를 스캔하면서 교류전원 생성부(60)에서 클러스터별로 설정된 전압과 게인에 따라 생성된 교류전원을 각 패드에 인가한 후 정전 용량형 비접촉센서(30)로부터 측정된 측정신호를 기반으로 유연 와이어 프로브(10)와 접촉된 패드의 회로패턴에 대한 단선 및 단락을 판단하여 판단결과를 표시부(80)에 출력하거나 저장부(70)에 저장할 수 있다.
여기서, 다수개의 유연 와이어 프로브(10)를 동시에 스캔할 경우, 제어부(50)는 교류전원 생성부(60)에서 생성된 서로 다른 주파수의 교류전원을 다수의 유연 와이어 프로브(20)에 각각 인가한 후 정전 용량형 비접촉센서(30)를 통해 측정되는 서로 다른 주파수의 전압을 측정하여 각각의 유연 와이어 프로브(20)와 접촉된 각각의 회로패턴에 대한 단선 및 단락을 판단할 수 있다.
도 3은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법을 설명하기 위한 흐름도이고, 도 4는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 연결구조 탐색방법을 설명하기 위한 흐름도이며, 도 5는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 머징과정을 설명하기 위한 도면이고, 도 6은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 클러스터링 기반으로 스캔 경로를 설정하는 과정을 설명하기 위한 도면이며, 도 7은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 회로패턴의 불량여부를 판단하는 방법을 설명하기 위한 흐름도이고, 도 8은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 기저라인의 보상상태를 나타낸 그래프이며, 도 9는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 전처리 결과를 나타낸 그래프이고, 도 10은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 위상차를 나타낸 그래프이며, 도 11은 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 측정신호의 히스토그램을 나타낸 그래프이고, 도 12는 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서 패드의 대푯값을 나타낸 그래프이다.
도 3에 도시된 바와 같이 본 발명의 일 실시예에 따른 팬 아웃 패널 레벨 패키지의 회로 검사방법에서는 먼저, 제어부(50)가 입력부(10)를 통해 회로 검사를 위한 팬 아웃 패널 레벨 패키지(Fan-Out Panel level Package, FOPLP)(100)의 캐드 도면파일을 입력받는다(S10).
여기서 제어부(50)는 입력부(10)를 통해 FOPLP(100)의 캐드 도면파일인 GDS, ODB 및 거버(Gerber) 파일 중 어느 하나를 입력받을 수 있다.
S10 단계에서 입력된 캐드 도면파일을 저장부(70)에 저장한 후 제어부(50)는 캐드 도면파일로부터 패드정보를 추출한다(S20).
여기서, 패드정보는 패드의 좌표, 직경, 라인의 두께 및 구조를 포함할 수 있다.
S20 단계에서 캐드 도면파일로부터 패드정보를 추출한 후 제어부(50)는 패드정보에 기초하여 패드의 연결구조를 탐색한다(S30).
본 실시예에서 패드의 연결구조를 탐색하기 위한 구성을 보다 구체적으로 설명하면, 도 4에 도시된 바와 같이 먼저, 제어부(50)는 최상위 층의 패드를 선택한다(S310).
S310 단계에서 최상위 층의 패드를 선택한 후 제어부(50)는 선택된 최상위 층의 패드와 연결된 라인과 패드를 찾는다(S320).
S320 단계에서 패드와 연결된 라인 및 패드를 찾은 후 제어부(50)는 찾은 패드에 대해 하위층과의 드릴링(Drilling) 여부를 판단한다(S330).
S330 단계에서 하위층과의 드릴링 여부를 판단한 후 제어부(50)는 드릴링된 패드와 연결된 라인 및 패드를 모두 찾는다(S340).
S340 단게에서 드릴링된 패드와 연결된 라인 및 패드를 모두 찾은 후 제어부(50)는 현재층이 최하위층인지 판단한다(S350).
S350 단계에서 최하위층인지 판단하여 최하위층이 아닌 경우 제어부(50)는 S330 단계로 리턴하여 하위층과의 드릴링 여부를 판단하여 위의 과정을 반복한다.
반면, S350 단계에서 현재층이 최하위층인 경우, 제어부(50)는 서로 연결된 패드들을 머징한다(S360).
예를 들어, 도 5에 도시된 바와 같이 Layer 1의 패드 12와 드릴링된 Layer 2의 패드 28과 패드 10이 연결되고, Layer 1의 패드 13과 드릴링된 Layer 2의 패드 10과 패드 28이 연결된 경우, Layer 2의 패드 28과 패드10이 Layer 1의 패드 12와 패드 13에 각각 연결되기 때문에 Layer 1의 패드 12와 패드 13을 머징할 수 있다.
S30 단계에서 패드의 연결구조를 탐색한 후 제어부(50)는 패드의 연결구조에 따라 면적을 산출한다(S40).
S40 단계에서 패드의 면적을 산출한 후 제어부(50)는 산출된 면적을 기반으로 패드들을 클러스터링한다(S50).
패드의 면적은 캐드 도면파일로부터 패드의 직경 및 라인의 두께 등의 정보를 알 수 있기 때문에 면적을 산출할 수 있다.
여기서, 패드의 면적과 측정신호의 레벨은 비례하기 때문에 이를 기반으로 패드들을 클러스터링하여 클러스터별로 회로검사를 위한 교류전원을 인가할 때 전압과 게인을 설정할 수 있다.
보다 구체적으로 도 6의 (가)에 도시된 바와 같이 제어부(50)는 동일한 x축 좌표를 갖는 패드들을 각각 하나의 클러스터로 클러스터링할 수 있다. 즉, 동일한 색은 동일한 클러스터에 클러스터링된 패드를 나타낸다.
이후 제어부(50)는 인접한 두 개의 클러스터 중심 x축간 거리가 유연 와이어 프로브(20)의 물리적인 폭 내에 존재하고, 클러스터 내 패드들의 y축 좌표 중 동일한 좌표가 존재하지 않는 클러스터를 머징(Merging)할 수 있다.
즉, 도 6의 (가)에서 녹색 클러스터와 적색 클러스터의 x축 거리는 유연 와이어 프로브(20)의 폭 내에 존재하고 패드들 간의 동일한 y축 좌표가 존재하지 않아 도 6의 (나)와 같이 녹색 클러스터로 머징할 수 있고, 스캔경로는 클러스터간의 중간 위치를 스캔하도록 설정할 수 있다.
반면, 노란 클러스터와 파란 클러스터는 x축 거리가 유연 와이어 프로브(20)의 폭 내에 존재하지만, 패드들의 y축 좌표가 동일하기 때문에 머징되지 않는다. 이와 같이 y축 좌표가 존재하면 검사 시 동일한 시간대에 2개의 패드 신호가 중첩되어 정상적인 검사를 수행할 수 없게 된다.
S50 단계에서 패드들을 클러스터링한 후 제어부(50)는 클러스터링된 패드를 스캔하여 회로 검사를 위한 스캔경로를 설정한다(S60).
예를 들어, 도 6의 2와 같이 녹색 클러스터로 머징한 경우, 제어부(50)는 클러스터간의 중간 위치를 스캔하도록 스캔경로를 설정할 수 있다.
S60 단계에서 스캔경로를 설정한 후 제어부(50)는 가압 이송수단(40)을 제어하여 스캔경로를 따라 유연 와이어 프로브(20)를 스캔하면서 교류전원 생성부(60)를 통해 클러스터별로 설정된 전압과 게인으로 교류전원을 인가한다(S70).
S70 단계에서 유연 와이어 프로브(20)를 스캔하면서 교류전원을 인가한 후 제어부(50)는 정전 용량형 비접촉센서(30)를 통해 측정한 측정신호를 입력받는다(S80).
S80 단계에서 정전 용량형 비접촉센서(30)를 통해 측정한 측정신호에 기초하여 제어부(50)는 유연 와이어 프로브(20)와 접촉된 패드의 회로패턴에 대해 불량여부를 판단한다(S90).
여기서, 유연 와이어 프로브(20)의 동시 스캔 개수에 따라 서로 다른 주파수의 교류전원이 인가된 경우, 제어부(50)는 정전 용량형 비접촉센서(30)를 통해 측정된 서로 다른 주파수의 측정신호에 기초하여 각각의 유연 와이어 프로브(20)와 접촉된 단자의 회로패턴에 대한 단선 및 단락을 판단한 후 검사결과를 표시부(80)를 통해 표시할 수도 있고 저장부(70)에 저장할 수도 있다.
본 실시예에서 회로패턴의 불량여부를 판단하는 구성을 보다 구체적으로 설명하면, 도 7에 도시된 바와 같이 제어부(50)는 정전 용량형 비접촉센서(30)를 통해 측정된 측정신호를 전처리 한다(S910).
본 실시예에서 회로패턴의 불량여부는 측정신호의 진폭을 비교하여 불량여부를 판단할 수 있다. 그러나, 도 8의 (나)에 도시된 바와 같이 물리적인 요인으로 측정신호에 굴곡이 발생하면 정확하게 불량여부를 판단할 수 없다.
이러한 굴곡은 유연 와이어 프로브(20)가 FOPLP(100)의 진입 부분과 이탈 부분에서 급격히 신호가 낮아지는 경향이 있어 단선 과검이 발생할 수 있다.
따라서 본 실시예에서는 제어부(50)가 전처리 과정을 통해 Curve Fitting 알고리즘을 적용하여 도 8의 (가)에 도시된 바와 같이 측정신호의 기저라인을 보상할 수 있다.
또한, 제어부(50)는 전처리를 통해 측정신호에 대해 Bilateral Filter를 사용하여 도 9와 같이 구형파 신호의 가장자리 부분은 보존하고 노이즈는 제거한다.
S910 단계에서 측정신호를 전처리한 후 제어부(50)는 측정된 측정신호의 위치와 캐드 도면파일로부터 획득한 패드의 좌표를 보정한다(S920).
도 10에 도시된 바와 같이 적색 파형은 도면 캐드 도면파일을 기준으로 생성한 파형이고, 파랑 파형은 측정신호의 파형으로 신호의 앞부분과 뒷부분에서 위상이 달라져 지연이 발생할 수 있기 때문에 위상 차이를 Cross-correlation 기반으로 유사성을 측정하여 선형 보간할 수 있다.
S920 단계에서 측정신호의 좌표를 보정한 후 제어부(50)는 측정신호에서 패드가 없는 부분에서의 전압값으로 기저라인(Base Line)을 추출한다(S930).
여기서, 제어부(50)는 측정신호에 기저라인을 추출하기 위해 히스토그램(Histogram) 기법을 사용하여 추출할 수 있다.
도 11에 도시된 바와 같이 측정신호의 히스토그램에서 관측값이 임계치 이상인 것 중 낮은 레벨을 가진 값으로 기저라인을 추출할 수 있다.
S930 단계에서 기저라인을 추출한 후 제어부(50)는 측정신호에 대해 패드에서의 전압값의 빈도수가 가장 큰 값에서 기저라인을 차감하여 각 패드의 대푯값을 산출한다(S940).
본 실시예에서는 1um당 1개의 샘플링을 통해 측정신호를 취득할 수 있다. 예들 들어, 패널의 사이즈가 410 x 510mm인 경우 취득되는 데이터의 양이 많기 때문에 연산량이 증가하게 된다.
따라서, 연산량을 줄이고 시스템을 단순화하기 위해 패드를 대표하는 대푯값을 히스토그램을 사용하여 산출한다. 여기서 대푯값의 선정기준은 빈도수가 가장 큰 값으로 선정할 수 있다.
도 12에 도시된 바와 같이 패드 영역에서 하늘색 원이 대푯값이 되고, 히스토그램에서 보는 바와 같이 기저라인을 0으로 했을 경우 패드의 대푯값은 0.45V가 된다.
S940 단계에서 각 패드의 대푯값을 산출한 후 제어부(50)는 측정된 각 패드의 대푯값과 정상 패드들로부터 생성한 기준값을 비교하여 불량여부를 판단한다(S950).
여기서, 기준값은 다수의 패드를 스캔한 후 동일 위치에서 측정된 전압을 패드별로 미디언 필터(Median Filter)를 사용하여 중간값으로 산정할 수 있다.
따라서 불량여부를 판단할 때 제어부(50)는 각 패드의 대푯값과 기준값을 비교하여 설정한 감도율 이상이면 단락으로 판단하고, 설정 감도율 미만이면 단선으로 판단한다.
여기서 감도율은 기준값 대비 대푯값과 기준값의 차이를 나타낸 비율이다.
즉, 패드의 대푯값이 기준값보다 낮은 경우 단선이고, 대푯값이 기준값보다 높은 경우 단락으로 판단할 수 있다.
본 실시예에서 유연 와이어 프로브(20)의 동시 스캔 개수에 따라 서로 다른 주파수의 교류전원이 인가된 경우, 제어부(50)는 정전 용량형 비접촉센서(30)를 통해 측정된 서로 다른 주파수에 기초하여 각각의 유연 와이어 프로브(20)와 접촉된 패드의 회로패턴에 대한 단선 및 단락을 판단한 후 검사결과를 표시부(80)를 통해 표시할 수도 있고 저장부(70)에 저장할 수도 있다(S100).
상술한 바와 같이, 본 발명의 실시예에 의한 팬 아웃 패널 레벨 패키지의 회로 검사방법에 따르면, 팬 아웃 패널 레벨 패키지의 회로패턴에 대한 불량 여부를 검사하기 위한 스캔경로를 도면을 통해 패드별로 클러스터링하여 최적의 경로를 설정하여 효율적으로 수립하여 검사시간을 단축시킬 수 있고, 클러스터별로 설정된 전압과 게인을 설정하여 교류전원을 공급하고 각 패드별 대푯값을 기반으로 정상 패드들로 구성된 기준값과 비교함으로써, 안정된 신호를 취득하여 용이하게 불량을 판정할 수 있다.
본 명세서에서 설명된 구현은, 예컨대, 방법 또는 프로세스, 장치, 소프트웨어 프로그램, 데이터 스트림 또는 신호로 구현될 수 있다. 단일 형태의 구현의 맥락에서만 논의(예컨대, 방법으로서만 논의)되었더라도, 논의된 특징의 구현은 또한 다른 형태(예컨대, 장치 또는 프로그램)로도 구현될 수 있다. 장치는 적절한 하드웨어, 소프트웨어 및 펌웨어 등으로 구현될 수 있다. 방법은, 예컨대, 컴퓨터, 마이크로프로세서, 집적 회로 또는 프로그래밍 가능한 로직 디바이스 등을 포함하는 프로세싱 디바이스를 일반적으로 지칭하는 프로세서 등과 같은 장치에서 구현될 수 있다. 프로세서는 또한 최종-사용자 사이에 정보의 통신을 용이하게 하는 컴퓨터, 셀 폰, 휴대용/개인용 정보 단말기(personal digital assistant: "PDA") 및 다른 디바이스 등과 같은 통신 디바이스를 포함한다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 기술적 보호범위는 아래의 청구범위에 의해서 정하여져야 할 것이다.
10 : 입력부 20 : 유연 와이어 프로부
30 : 정전 용량형 비접촉센서 40 : 가압 이송수단
50 : 제어부 60 : 교류전원 생성부
70 : 저장부 80 : 표시부
100 : FOPLP

Claims (8)

  1. 제어부가 팬 아웃 패널 레벨 패키지의 캐드 도면파일을 입력받아 패드정보를 추출하는 단계;
    상기 제어부가 상기 패드정보에 기초하여 패드의 연결구조를 탐색하는 단계;
    상기 제어부가 상기 패드의 연결구조에 따른 면적을 기반으로 클러스터링하는 단계;
    상기 제어부가 클러스터링된 패드를 스캔하여 회로 검사를 위한 스캔경로를 설정하는 단계;
    상기 제어부가 가압 이송수단을 제어하여 상기 스캔경로를 따라 유연 와이어 프로브를 스캔하면서 클러스터별로 설정된 전압과 게인으로 교류전원을 인가하는 단계; 및
    상기 제어부가 정전 용량형 비접촉센서로부터 측정된 측정신호를 근거로 상기 유연 와이어 프로브와 접촉된 패드의 회로패턴에 대한 불량여부를 판단하는 단계;를 포함하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  2. 제 1항 있어서, 상기 패드정보를 추출하는 단계는, 상기 제어부가 상기 캐드 도면파일로부터 패드의 좌표, 직경, 라인의 두께, 구조를 추출하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  3. 제 1항 있어서, 상기 패드의 연결구조를 탐색하는 단계는,
    상기 제어부가 최상위 층의 패드를 선택하는 단계;
    상기 제어부가 상기 최상위 층의 패드를 선택한 후 선택된 상기 최상위 층의 패드와 연결된 라인과 패드를 찾는 단계;
    상기 제어부가 상기 패드를 찾은 후 찾은 패드에 대해 다른 층과의 드릴링 여부를 판단하는 단계;
    상기 제어부가 다른 층과의 드릴링 여부를 판단하여 드릴링된 패드와 연결된 라인 및 패드를 찾는 단계; 및
    상기 제어부가 상기 최상위 층의 모든 패드 간 연결상태를 판단하여 서로 연결된 패드들을 머징하는 단계;를 포함하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  4. 제 1항 있어서, 상기 클러스터링하는 단계는,
    상기 제어부가 동일한 x축 좌표를 갖는 패드들을 클러스터링하는 단계; 및
    상기 제어부가 두 개의 클러스터 중심 x축간 거리가 상기 유연 와이어 프로브의 폭 내에 존재하고, 상기 클러스터 내 패드들의 y축 좌표 중 동일한 좌표가 존재하지 않는 상기 클러스터를 머징하는 단계;를 포함하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  5. 제 1항 있어서, 상기 회로패턴의 불량여부를 판단하는 단계는,
    상기 제어부가 측정된 측정신호를 전처리하는 단계;
    상기 제어부가 측정된 상기 측정신호의 위치와 상기 캐드 도면파일로부터 획득한 패드의 좌표를 보정하는 단계;
    상기 제어부가 측정된 상기 측정신호에서 패드가 없는 부분에서의 전압값으로 기저라인을 추출하는 단계;
    상기 제어부가 측정된 상기 측정신호에 대해 패드에서의 전압값의 빈도수가 가장 큰 값에서 상기 기저라인을 차감하여 각 패드의 대푯값을 산출하는 단계; 및
    상기 제어부가 측정된 상기 각 패드의 대푯값과 정상 패드들로부터 산정한 기준값을 비교하여 불량여부를 판단하는 단계;를 포함하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  6. 제 5항 있어서, 상기 정상 패드들로부터 산정한 상기 기준값은, 동일 위치의 다수의 패드에서 측정된 상기 측정신호의 중간값으로 산정하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  7. 제 5항 있어서, 상기 기준값을 비교하여 불량여부를 판단하는 단계는, 상기 제어부가 상기 각 패드의 대푯값과 상기 기준값을 비교하여 설정한 감도율 이상이면 단락으로 판단하고, 상기 설정한 감도율 미만이면 단선으로 판단하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
  8. 제 5항 있어서, 상기 측정신호를 전처리하는 단계는,
    상기 제어부가 Curve Fitting 알고리즘을 적용하여 상기 측정신호의 상기 기저라인을 보상하는 단계; 및
    상기 제어부가 상기 측정신호에 대해 Bilateral Filter를 사용하여 노이즈를 제거하는 단계; 를 포함하는 것을 특징으로 하는 팬 아웃 패널 레벨 패키지의 회로 검사방법.
KR1020200093477D 2020-07-28 2020-07-28 팬 아웃 패널 레벨 패키지의 회로 검사방법 KR20220013979A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200093477A KR102361861B1 (ko) 2020-07-28 2020-07-28 팬 아웃 패널 레벨 패키지의 회로 검사방법

Publications (1)

Publication Number Publication Date
KR20220013979A true KR20220013979A (ko) 2022-02-04

Family

ID=80266483

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020200093477A KR102361861B1 (ko) 2020-07-28 2020-07-28 팬 아웃 패널 레벨 패키지의 회로 검사방법
KR1020200093477D KR20220013979A (ko) 2020-07-28 2020-07-28 팬 아웃 패널 레벨 패키지의 회로 검사방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020200093477A KR102361861B1 (ko) 2020-07-28 2020-07-28 팬 아웃 패널 레벨 패키지의 회로 검사방법

Country Status (1)

Country Link
KR (2) KR102361861B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7281579B1 (ja) 2022-04-26 2023-05-25 株式会社アドバンテスト 試験方法、製造方法、パネルレベルパッケージおよび試験装置
JP7317176B1 (ja) 2022-04-26 2023-07-28 株式会社アドバンテスト 試験方法および製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5865734B2 (ja) * 2012-03-01 2016-02-17 株式会社Screenホールディングス 領域分類装置、そのプログラム、基板検査装置、および領域分類方法
KR101444259B1 (ko) 2013-09-12 2014-10-30 주식회사 고영테크놀러지 기판 검사 시의 보상 매트릭스 생성방법
KR101524709B1 (ko) 2014-01-08 2015-06-02 주식회사 고영테크놀러지 회로기판의 기판 검사를 위한 기준 데이터 생성 방법
JP6570354B2 (ja) * 2015-07-21 2019-09-04 日置電機株式会社 回路基板検査装置およびコンタクトチェック方法

Also Published As

Publication number Publication date
KR102361861B1 (ko) 2022-02-11

Similar Documents

Publication Publication Date Title
KR102361861B1 (ko) 팬 아웃 패널 레벨 패키지의 회로 검사방법
US7213447B2 (en) Method and apparatus for detecting topographical features of microelectronic substrates
US7492942B2 (en) Image defect inspection method, image defect inspection apparatus, and appearance inspection apparatus
JP4484844B2 (ja) 画像二値化処理方法、画像処理装置及びコンピュータプログラム
JP2004177397A (ja) 画像欠陥検査方法、画像欠陥検査装置及び外観検査装置
CN113299572A (zh) 一种芯片缺陷检测方法
JP2002090407A (ja) 検査装置及び検査方法
JP2007227444A (ja) Icテスト方法、プローブカード、検査プローバー、及びicテスト装置
KR100353864B1 (ko) 표면 검사 장치 및 그 방법
JP2004340773A (ja) 検査レシピ作成装置
US7747066B2 (en) Z-axis optical detection of mechanical feature height
JP4255775B2 (ja) 回路基板検査装置
JP4191948B2 (ja) 検査装置及び検査方法
JP4663918B2 (ja) 静電容量測定方法、回路基板検査方法および回路基板検査装置
JP3206572B2 (ja) 布線検査装置および方法
JPH10170585A (ja) 回路基板検査方法
JPH0372203A (ja) 半田付け部の外観検査方法
KR20130049358A (ko) 반도체용 웨이퍼 결함 검사방법
JP2007333664A (ja) 外観検査装置
JP2003014808A (ja) 基準データ作成方法および回路基板検査装置
JP4380371B2 (ja) 半導体装置等の実装基板のバンプ像を抽出する方法、バンプ像の検査方法、それらの方法のプログラム、そのプログラムを記録した記録媒体及びバンプの検査装置
JP2008205234A (ja) チャックトップの高さを求める方法及びこの方法を記録したプログラム記録媒体
JPH0949862A (ja) プロービング位置検出方法及びプロービング位置補正方法及び電子回路検査方法
JPH074931A (ja) 光切断法を使用してなすピーク検出法
JP3351313B2 (ja) 形状検査方法及び装置