JP7317176B1 - 試験方法および製造方法 - Google Patents

試験方法および製造方法 Download PDF

Info

Publication number
JP7317176B1
JP7317176B1 JP2022072591A JP2022072591A JP7317176B1 JP 7317176 B1 JP7317176 B1 JP 7317176B1 JP 2022072591 A JP2022072591 A JP 2022072591A JP 2022072591 A JP2022072591 A JP 2022072591A JP 7317176 B1 JP7317176 B1 JP 7317176B1
Authority
JP
Japan
Prior art keywords
test
contact
terminal
level package
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022072591A
Other languages
English (en)
Other versions
JP2023161931A (ja
Inventor
武雄 三浦
恭彰 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2022072591A priority Critical patent/JP7317176B1/ja
Priority to CN202310236840.7A priority patent/CN116960013A/zh
Priority to KR1020230033124A priority patent/KR20230151885A/ko
Priority to US18/190,947 priority patent/US20230343652A1/en
Application granted granted Critical
Publication of JP7317176B1 publication Critical patent/JP7317176B1/ja
Publication of JP2023161931A publication Critical patent/JP2023161931A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2894—Aspects of quality control [QC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【解決手段】個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、パネルレベルパッケージにおける載置部側の第１面とは反対側の第２面に露出する、複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、試験回路が少なくとも１つの接触子を介して電気的に接続された少なくとも１つのデバイスを試験することとを備える試験方法を提供する。【選択図】図１

Description

本発明は、試験方法および製造方法に関する。
特許文献１には、「大型のパネルスケールで薄膜配線工程及び組立工程を行なう、Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｅ（以下ＰＬＰという）構造を有する半導体パッケージ及びその製造方法」（段落０００１）と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１８－００６４０８号公報
本発明の第１の態様においては、試験方法を提供する。試験方法は、個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することとを備える。
前記接触させることは、前記パネルレベルパッケージの前記第２面においてバンプが搭載されていない前記少なくとも１つのデバイスの前記少なくとも１つの端子に、前記少なくとも１つの接触子をそれぞれ接触させることを含んでもよい。
上記何れかの試験方法において、前記少なくとも１つのデバイスには、前記パネルレベルパッケージの前記第２面において、バンプが搭載されるための少なくとも１つのバンプ用パッドと、バンプが搭載されない少なくとも１つの犠牲パッドとが形成されていてもよい。上記何れかの試験方法において、前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記少なくとも１つの犠牲パッドを含み、前記少なくとも１つのバンプ用パッドを含まなくてもよい。
上記何れかの試験方法において、前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記パネルレベルパッケージの前記第２面における前記複数のデバイスのそれぞれに隣接する領域から露出しているテスト端子またはピン、および、前記パネルレベルパッケージの前記第２面における前記複数のデバイス上のバンプ、のうちの少なくとも何れかを含んでもよい。
上記何れかの試験方法において、前記少なくとも１つのデバイスには、前記バンプが前記テスト端子またはピンよりも多く形成されていてもよい。上記何れかの試験方法において、前記試験することは、前記試験回路が、前記少なくとも１つのデバイスの前記テスト端子またはピンに前記少なくとも１つの接触子を電気的に接続させた状態で前記少なくとも１つのデバイスを試験した後、前記少なくとも１つのデバイスの前記バンプに前記少なくとも１つの接触子を電気的に接続させた状態で前記少なくとも１つのデバイスを試験することを含んでもよい。
上記何れかの試験方法において、前記試験することは、前記少なくとも１つのデバイスの動作を個別に確認するためのファンクショナルテストを実行することを含んでもよい。
上記何れかの試験方法は、前記試験することよりも前に、前記少なくとも１つのデバイスの温度を目標温度に近づける温度制御を実行することを更に備えてもよい。
上記何れかの試験方法において、前記温度制御を実行することは、前記載置部に設けられた温度調整部によって前記パネルレベルパッケージの前記第１面を均一に前記目標温度に近づけることを含んでもよい。
上記何れかの試験方法は、前記載置することよりも前に、複数の半導体チップの動作を個別に確認するためのファンクショナルテストを実行して、その結果として良品と判定した複数の半導体チップを用いて前記複数のデバイスを形成することを更に備えてもよい。
上記何れかの試験方法における前記パネルレベルパッケージにおいて、前記複数のデバイスはマトリクス状に配列されていてもよい。上記何れかの試験方法は、前記パネルレベルパッケージにおける前記マトリクスの行方向の一辺側に設けられ、前記複数のデバイスのうち各行の各デバイスの内部回路に対して複数の引出配線を介して接続される複数の接触端子に、試験回路の複数の端子に電気的に接続された複数の接触子をそれぞれ接触させることを更に備えてもよい。上記何れかの試験方法は、前記試験回路が前記複数の接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することを更に備えてもよい。
上記何れかの試験方法において、前記接触させることは、前記少なくとも１つの接触子が設けられたコンタクタ、および、前記パネルレベルパッケージのそれぞれが有する、互いに対応する位置決め用部材を用いて、前記コンタクタおよび前記パネルレベルパッケージを位置決めしてから、前記少なくとも１つの端子に前記少なくとも１つの接触子をそれぞれ接触させることを含んでもよい。
本発明の第２の態様においては、製造方法を提供する。製造方法は、個片化前の複数のデバイスが形成されたパネルレベルパッケージにおける前記複数のデバイスを上記何れかの試験方法により試験することと、前記パネルレベルパッケージから前記複数のデバイスを切り出して個片化することとを備える。
上記の製造方法は、個片化後の複数のデバイスを、前記試験回路による試験の結果を用いて選別することを更に備えてもよい。
本発明の第３の態様においては、試験装置を提供する。試験装置は、個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路とを備える。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
デバイス１１０を製造する製造方法のフローの一例を説明するための説明図である。 ＰＬＰ１００の一例の模式的な平面図である。 図２における領域１０１の部分拡大図である。 図３のＩ－Ｉ′線におけるＰＬＰ１００の模式的な断面図である。 半導体チップ１１のＦＴを行う第２予備ＦＴ装置４００の一例の模式図である。 ＰＬＰ１００において複数のデバイス１１０を形成するＰＬＰ形成装置５００の一例の模式図である。 ＰＬＰ１００における個片化前の複数のデバイス１１０をＢＩ試験するＢＩ試験装置６００の一例のブロック図である。 ＢＩ試験装置６００の動作フローの一例を示す。 ＢＩ試験装置６００の一例の外観の模式図である。 ＢＩ試験装置６００の一例においてＰＬＰ１００のパッド１７０にコンタクタ６４０の接触子６４２を接触させる方法を説明するための模式的な平面図である。 ＢＩ試験装置６００の一例においてＰＬＰ１００のパッド１７０にコンタクタ６４０の接触子６４２を接触させる方法を説明するための模式的な側面図である。 ＰＬＰ１００における個片化前の複数のデバイス１１０をＦＴするＦＴ装置７００の一例のブロック図である。 ＦＴ装置７００の動作フローの一例を示す。 ＦＴ装置７００の一例においてＰＬＰ１００の各デバイス１１０の端子に第１コンタクタ７４０の接触子７４２を接触させる方法を説明するための模式的な斜視図である。 ＦＴ装置７００の一例においてＰＬＰ１００の各デバイス１１０の端子に第２コンタクタ７６０の接触子７６２を接触させる方法を説明するための模式的な斜視図である。 ＰＬＰ１００の変形例としてのＰＬＰ１１００における、図２の領域１０１の部分拡大図に対応する図である。 本発明の複数の態様が全体的又は部分的に具現化されうるコンピュータ１２００の例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、デバイス１１０を製造する製造方法のフローの一例を説明するための説明図である。本実施形態による製造方法は、電子デバイスまたは光デバイス等のデバイス１１０を試験することを含む。本実施形態によるデバイス１１０の試験方法は、個片化前の複数のデバイス１１０が形成されたパネルレベルパッケージ（Ｐａｎｅｌ Ｌｅｖｅｌ Ｐａｃｋａｇｅ、ＰＬＰ）の状態で、当該複数のデバイス１１０を試験することを特徴とする。なお、以降の説明では、パネルレベルパッケージをＰＬＰと称する場合がある。
図１に示すフローは、例えば、ハンドラなどの任意の搬送手段がウェハ１０を第１予備ＦＴ装置２００に搬入することによって開始される。なお、図１に示すウェハ１０、ＰＬＰ１００、デバイス１１０は、任意の搬送手段によって、図１に示す複数の装置間を搬送されてもよい。
Ｓ１０１において、第１予備ＦＴ装置２００が、ウェハ１０のファンクショナルテスト（Ｆｕｎｃｔｉｏｎａｌ Ｔｅｓｔ：ＦＴ）を行う。ウェハ１０は、例えば、直径３００ｍｍの円盤状の外形を有する基板上に、複数の半導体チップ１１が搭載されたものであってもよい。
第１予備ＦＴ装置２００は、ウェハ１０の複数の半導体チップ１１全てに対して同時にＦＴを行ってもよく、これらを幾つかの組に分けて、各組の複数の半導体チップ１１全てに対して同時にＦＴを行い、これを各組に対して順に行ってもよい。
第１予備ＦＴ装置２００によるＦＴでは、例えば半導体チップ１１の表面から露出している、半導体チップ１１の内部回路に接続されたピンが使用される。第１予備ＦＴ装置２００によるＦＴは、複数の半導体チップ１１の動作を個別に確認する試験、例えば半導体チップ１１の機能試験や、半導体チップ１１のＢＩＳＴ（Ｂｕｉｌｔ－ｉｎ－Ｓｅｌｆ Ｔｅｓｔ）回路を用いたＢＩＳＴ試験であってもよい。第１予備ＦＴ装置２００によるＦＴが、半導体チップ１１のＢＩＳＴ回路を用いたＢＩＳＴ試験である場合、上述のピンをＢＩＳＴピンと称する場合がある。
第１予備ＦＴ装置２００は、複数の半導体チップ１１をそれぞれ識別せずに、ウェハ１０全体としての良品不良品を判断してもよい。例えば、第１予備ＦＴ装置２００は、不良品と判断した半導体チップ１１の個体数が予め定められた閾値以上の場合に、ウェハ１０を全体として不良品と判断してもよい。第１予備ＦＴ装置２００は、不良品と判断したウェハ１０の使用を中止してもよい。
Ｓ１０３において、個片化装置３００が、ステップＳ１０１で良品と判断されたウェハ１０を複数の半導体チップ１１へと個片化する。個片化装置３００は、ウェハ１０を薄化してから複数の半導体チップ１１へと個片化してもよい。なお、個片化装置３００は、ステップＳ１０１で不良品と判断されたウェハ１０も、複数の半導体チップ１１へと個片化してもよい。
Ｓ１０５において、第２予備ＦＴ装置４００が、個片化された複数の半導体チップ１１に対してＦＴを行う。第２予備ＦＴ装置４００は、複数の半導体チップ１１に対して個別且つ順にＦＴを行う。第２予備ＦＴ装置４００は、複数の半導体チップ１１に対する個別のＦＴを同時に行ってもよい。第２予備ＦＴ装置４００によるＦＴは、半導体チップ１１の動作試験であって、例えば上述のピンを使用した機能試験やＢＩＳＴ試験であってもよい。
第２予備ＦＴ装置４００は、複数の半導体チップ１１をそれぞれ識別して、半導体チップ１１ごとに良品不良品を判断する。なお、第２予備ＦＴ装置４００は、ステップＳ１０１で不良品と判断されたウェハ１０から切り出された半導体チップ１１のＦＴも行ってもよく、良品と判断した半導体チップ１１は、次の工程で使用されてもよい。
このように、Ｓ１０５で複数の半導体チップ１１の動作を個別に確認するためのＦＴを実行した後、Ｓ１０７において、ＰＬＰ形成装置５００が、そのＦＴの結果として良品と判定された複数の半導体チップ１１を用いて、複数のデバイス１１０が形成する。より具体的には、ＰＬＰ形成装置５００は、それぞれが半導体チップ１１を含む個片化前の複数のデバイス１１０が形成されたＰＬＰ１００を形成する。
ＰＬＰ１００は、ウェハ１０よりもサイズが大きく、ウェハ１０と比較して搭載される半導体チップ１１の個数も多い。ＰＬＰ１００は、例えば、５００ｍｍ×５００ｍｍまたは５００ｍｍ×６００ｍｍの方形板状の外形を有してもよい。本実施形態によるＰＬＰ１００には、複数のデバイス１１０がマトリクス状に配列されている。
Ｓ１０９において、バーンイン（Ｂｕｒｎ－ｉｎ：ＢＩ）試験装置６００が、ＰＬＰ１００の個片化前の複数のデバイス１１０に対してＢＩ試験を行う。ＢＩ試験装置６００は、ＰＬＰ１００をそのまま加熱炉内に収容し、ＰＬＰ１００における複数のデバイス１１０に温度や電圧のストレスを加えながら、各デバイス１１０のＦＴを行う。
ＢＩ試験装置６００によるＦＴでは、ＰＬＰ１００の端部の表面から露出している、デバイス１１０の半導体チップ１１の内部回路に接続されたパッドが使用される。ＢＩ試験装置６００によるＦＴでは、複数のデバイス１１０の動作を個別に確認するために、各デバイス１１０の機能試験を行う。ＢＩ試験装置６００は、複数のデバイス１１０をそれぞれ識別して、デバイス１１０ごとに良品不良品を判断してもよい。
Ｓ１１１において、ＦＴ装置７００が、複数の異なる温度条件下でＰＬＰ１００の個片化前の複数のデバイス１１０に対してＦＴを行う（ステップＳ１１１）。ステップＳ１１１では、ＦＴ装置７００は、ＰＬＰ１００をそのまま使用して、ＰＬＰ１００の温度調整をしながら複数のデバイス１１０のＦＴを行う。
ＦＴ装置７００によるＦＴでは、デバイス１１０の表面から露出している、デバイス１１０の半導体チップ１１の内部回路に接続された端子が使用される。ＦＴ装置７００によるＦＴは、複数のデバイス１１０の動作を個別に確認するための試験、例えばデバイス１１０の機能試験や、デバイス１１０の半導体チップ１１のＢＩＳＴ回路を用いたＢＩＳＴ試験であってもよい。ＦＴ装置７００は、複数のデバイス１１０をそれぞれ識別して、デバイス１１０ごとに良品不良品を判断してもよい。
Ｓ１０９からＳ１１１に亘って、ＰＬＰ１００における複数のデバイス１１０に対してＢＩ試験やＦＴを行った後、Ｓ１１３において、ボール付け装置８００がＰＬＰ１００の複数のデバイス１１０に対してボール付けを行う。
Ｓ１１５において、個片化装置３００が、ＰＬＰ１００から複数のデバイス１１０を切り出して個片化する。Ｓ１１５で複数のデバイス１１０を個片化する装置は、Ｓ１０３で複数の半導体チップ１１を個片化する装置と同じであっても異なっていてもよい。
Ｓ１１７において、選別装置９００が、Ｓ１０９からＳ１１１の一方又は両方の試験の結果を用いて、個片化後の複数のデバイス１１０から特定のデバイス１１０を選別し、本フローは終了する。Ｓ１１７において、選別装置９００は、例えばデバイス１１０の良し悪しを、ＢＩ試験結果およびＦＴ結果のそれぞれが予め定められた基準を満たすか否かに基づいて判断してもよく、ＢＩ試験結果およびＦＴ結果を総合的に見て、予め定められた総合的な基準を満たすか否かに基づいて判断してもよい。
以上のＳ１０１からＳ１１７のうち、一部のステップは省略されてもよく、また、これらのステップの間に他のステップが組み込まれてもよい。例えば、Ｓ１０１は、省略されてもよい。また、Ｓ１１７の後に、例えばＦＴ装置７００が、個片化された複数のデバイス１１０のそれぞれに対して個別のＦＴを改めて行ってもよい。
図２は、ＰＬＰ１００の一例の模式的な平面図である。図２においては、説明を明確にするために、ＰＬＰ１００の内部に埋め込まれている一部の構成も示す。図２において、ＰＬＰ１００の一部の領域１０１を四角い破線で示し、当該領域１０１に含まれる個片化前のデバイス１１０も同様に四角い破線で示す。また、図２において、ＸＹＺ軸を示し、紙面に向かって右方向をＸ軸正方向、紙面に向かって上方向をＹ軸正方向、紙面の奥から手前に向かう方向をＺ軸正方向と定義する。以降の各図においても同様にＸＹＺ軸を示し、各図のＸＹＺ軸は相互に対応するため、重複する説明を省略する。
本実施形態によるＰＬＰ１００は、ＸＹ平面において、Ｘ軸方向に延びる二辺とＹ軸方向に延びる二辺とから成る方形の輪郭を有する。上述のマトリクス状に配列されている複数のデバイス１１０について、当該マトリクスの行方向はＸ軸方向に平行であってもよく、この場合、当該マトリクスの列方向はＹ軸方向に平行である。以降の説明において、ＰＬＰ１００の各辺をカードエッジと称する場合がある。
また、本実施形態によるＰＬＰ１００は、異なるＸＹ平面内に、互いに対向する表面と裏面とを有する。図２には、ＰＬＰ１００の表面を示す。ＰＬＰ１００の裏面は、ＢＩ試験装置６００等の載置部に載置される面であり、ＰＬＰ１００の表面は、裏面の反対側の面であって、ＢＩ試験装置６００およびＦＴ装置７００の各コンタクタが接触する面である。
図３は、図２における領域１０１の部分拡大図である。図３では、図２と同様、説明を明確にするために、ＰＬＰ１００の内部に埋め込まれている一部の構成、すなわち、半導体チップ１１、再配線層（ＲＤＬ：Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）１３０の引出配線１３１、および、ヒューズ１８０を示す。図３において、領域１０１に含まれる個片化前のデバイス１１０を四角い破線で示し、また、引出配線１３１を直線状の破線で示す。
ＰＬＰ１００は、再配線層１３０と、複数のパッド１７０とを有する。ＰＬＰ１００は更に、ボール用パッド１５０および犠牲パッド１６０を有してもよい。ＰＬＰ１００はまた、ヒューズ１８０および位置決め用部材１９０を有してもよい。
再配線層１３０は、複数の半導体チップ１１のそれぞれの内部回路に接続される複数の引出配線１３１を含む。再配線層１３０は、例えば銅などの導電性部材によって形成されている。複数の引出配線１３１は、ＰＬＰ１００においてＸ軸方向に延在する配線である。
複数のパッド１７０は、ＰＬＰ１００の表面に露出する。複数のパッド１７０は、ＰＬＰ１００の外形を成す方形の四辺のうち、上述したマトリクスの行方向の一辺側、すなわちＸ軸負方向側のカードエッジに設けられる。
複数のパッド１７０は、複数の半導体チップ１１のうち、当該マトリクスの各行の各半導体チップ１１の内部回路に対して、複数の引出配線１３１を介して接続される。換言すると、複数のパッド１７０はそれぞれ、ＰＬＰ１００においてＸ軸方向に延在する複数の引出配線１３１のそれぞれによって、当該マトリクスにおける同じ行に位置する複数の半導体チップ１１の少なくとも何れかの内部回路に接続されている。更に換言すると、半導体チップ１１の内部回路は、１または複数の引出配線１３１によって、当該マトリクスにおける同じ行に位置する１または複数のパッド１７０に接続されている。なお、複数のパッド１７０は、複数の接触端子の一例である。接触端子は、パッド１７０に代えて、コネクタであってもよい。
ボール用パッド１５０および犠牲パッド１６０は、ＰＬＰ１００の表面に露出する。ボール用パッド１５０および犠牲パッド１６０は、再配線層１３０を介して半導体チップ１１の内部回路に接続されている。ボール用パッド１５０および犠牲パッド１６０は、デバイス１１０上に形成されている。なお、犠牲パッド１６０は、ＰＬＰ１００の表面に露出する、デバイス１１０の少なくとも１つの端子の一例である。犠牲パッド１６０はまた、上述した、デバイス１１０の表面から露出している、デバイス１１０の半導体チップ１１の内部回路に接続された端子の一例である。
ボール用パッド１５０は、ボール付け装置８００によってボールが搭載されるためのパッドであり、犠牲パッド１６０は、ボールが搭載されないパッドである。また、ボール用パッド１５０は、ＦＴ装置７００のコンタクタが接触しないパッドであり、犠牲パッド１６０は、ＦＴ装置７００のコンタクタが接触するパッドである。
ヒューズ１８０は、複数の引出配線１３１の少なくとも何れかに設けられる。ヒューズ１８０は、半導体チップ１１の内部回路などでショートが生じて発火することを抑止する。位置決め用部材１９０は、ＢＩ試験装置６００およびＦＴ装置７００の各コンタクタをＰＬＰ１００に対して位置合わせするための部材であって、例えば孔であってもよい。位置決め用部材１９０は、ＢＩ試験装置６００およびＦＴ装置７００の各コンタクタに設けられた位置決め用部材と相補的な形状を有する。
図４は、図３のＩ－Ｉ′線におけるＰＬＰ１００の模式的な断面図である。図３ではＩ－Ｉ′線を１つのデバイス１１０上に示しており、よって図４は、ＰＬＰ１００における個片化前のデバイス１１０の模式的な断面図でもある。
ＰＬＰ１００は更に、基板１２０と、封止部１４０とを有する。基板１２０は、ＸＹ平面において方形の外形を有し、ＰＬＰ１００のＸＹ平面における輪郭を形成する。基板１２０は、例えばスチールなどの高剛性の金属によって形成されてもよく、高剛性の硬化性樹脂によって形成されてもよい。基板１２０として、例えば特開２０１８－００６４０８号公報で開示されている支持用平板１を用いてもよい。
基板１２０上には、複数の半導体チップ１１がマトリクス状に配列されており、基板１２０上の各半導体チップ１１は、例えば接着剤によって基板１２０上に固定されていてもよい。封止部１４０は、再配線層１３０を樹脂などの封止材料で封止する。
図５は、半導体チップ１１のＦＴを行う第２予備ＦＴ装置４００の一例の模式図である。図５において、装置の移動方向を黒塗りの矢印で示す。以降の図においても同様とし、重複する説明を省略する。
第２予備ＦＴ装置４００は、一例として、試験装置４１０と、コンタクタ４２０と、スライダ４３０とを有する。試験装置４１０は、コンタクタ４２０に接続されており、コンタクタ４２０を用いて、ウェハ１０の複数の半導体チップ１１を個別にＦＴする。
スライダ４３０は、コンタクタ４２０を保持した状態で、Ｘ軸方向およびＹ軸方向のそれぞれに移動可能である。第２予備ＦＴ装置４００は、ウェハ１０上でＸ軸方向およびＹ軸方向のそれぞれに並べられている複数の半導体チップ１１にコンタクタ４２０を順次接触させるべく、コンタクタ４２０を保持するスライダ４３０を駆動して、コンタクタ４２０をＸ軸方向およびＹ軸方向のそれぞれに移動させるよう制御してもよい。
図６は、ＰＬＰ１００において複数のデバイス１１０を形成するＰＬＰ形成装置５００の一例の模式図である。ＰＬＰ形成装置５００は、一例として、搬送台５１０と、接着剤供給部５２０と、第１スライダ５３０と、チップ配列部５４０と、第２スライダ５５０とを有する。
搬送台５１０は、ＰＬＰ１００用の基板１２０を一方向に搬送するための移動テーブルである。接着剤供給部５２０は、搬送台５１０によって搬送されてきた基板１２０の表面に、半導体チップ１１を基板１２０に固定するための接着剤を供給する。図６には、接着剤供給部５２０による接着剤の供給が完了していない未供給位置１２５を四角い枠で示し、接着剤供給部５２０によって接着剤の供給が完了した供給完了位置１２３を、当該四角い枠内の記号×で示す。
第１スライダ５３０は、搬送台５１０上で接着剤供給部５２０を保持した状態で、Ｘ軸方向およびＹ軸方向のそれぞれに移動可能である。ＰＬＰ形成装置５００は、基板１２０上でＸ軸方向およびＹ軸方向のそれぞれに並べられている未供給位置１２５上に接着剤供給部５２０を接近させるべく、接着剤供給部５２０を保持する第１スライダ５３０を駆動して、第１スライダ５３０をＸ軸方向およびＹ軸方向のそれぞれに移動させるよう制御してもよい。
チップ配列部５４０は、ウェハ１０の複数の半導体チップ１１から、第２予備ＦＴ装置４００で良品と判定された複数の半導体チップ１１をピックアップし、搬送台５１０によって搬送されてきた基板１２０の表面の供給完了位置１２３にプレースする。これにより、基板１２０上には、複数の半導体チップ１１がマトリクス状に配列される。
第２スライダ５５０は、搬送台５１０上でチップ配列部５４０を保持した状態で、Ｘ軸方向およびＹ軸方向のそれぞれに移動可能である。ＰＬＰ形成装置５００は、基板１２０上でＸ軸方向およびＹ軸方向のそれぞれに並べられている供給完了位置１２３上にチップ配列部５４０を接近させるべく、チップ配列部５４０を保持する第２スライダ５５０を駆動して、第２スライダ５５０をＸ軸方向およびＹ軸方向のそれぞれに移動させるよう制御してもよい。
ＰＬＰ形成装置５００は、図６に示すように複数の半導体チップ１１を基板１２０上にマトリクス状に配列させ、基板１２０上の複数の半導体チップ１１をまとめてパッケージングすることにより、図２に示したＰＬＰ１００を形成する。
図７は、ＰＬＰ１００における個片化前の複数のデバイス１１０をＢＩ試験するＢＩ試験装置６００の一例のブロック図である。図７において、ＢＩ試験装置６００に収容されているＰＬＰ１００を破線で示す。また、図７において、信号の流れ方向を矢印で示し、以降の図においても同様とする。
ＢＩ試験装置６００は、コントローラ６０１と、搬送部６０５と、載置部６２０と、キャップ保持部６１１と、キャップ６１０と、温度調整部６２５と、ヒータ６２６と、冷媒供給部６２８と、冷媒ライン６２７と、コンタクタ６４０と、試験ボード６３０と、試験回路６３１と、を備える。
コントローラ６０１は、予め定められた温度条件下で各デバイス１１０の動作試験を行なうためにＢＩ試験装置６００内の各部を制御する。本実施形態において、コントローラ６０１は、試験ボード６３０等が設けられる筐体や載置部６２０とは別筐体であるが、試験ボード６３０等または載置部６２０と同じ筐体に設けられてもよい。
コントローラ６０１は、制御用コンピュータ、ワークステーション、サーバコンピュータ、汎用コンピュータ、またはＰＣ（パーソナルコンピュータ）等のコンピュータであってよい。コントローラ６０１は、複数のコンピュータが接続されたコンピュータシステムであってもよい。このようなコンピュータシステムもまた広義のコンピュータである。また、コントローラ６０１は、コンピュータ内で１または複数実行可能な仮想コンピュータ環境によって実装されてもよい。これに代えて、コントローラ６０１は、デバイスの動作試験用に設計された専用コンピュータであってもよく、専用回路によって実現された専用ハードウェアであってもよい。
コントローラ６０１は、搬送部６０５に対して、ＢＩ試験装置６００の加熱炉内にある載置部６２０にＢＩ試験前のＰＬＰ１００を載置すること、および、ＢＩ試験済のＰＬＰ１００を載置部６２０から搬出することを指示する。コントローラ６０１はまた、キャップ保持部６１１に対して、ＢＩ試験前のＰＬＰ１００が載置された状態の載置部６２０上にキャップ６１０を被せること、および、ＢＩ試験済のＰＬＰ１００が載置された状態の載置部６２０上からキャップ６１０を外して保持することを指示する。
コントローラ６０１はまた、ＰＬＰ１００内の各デバイス１１０の動作試験を制御する。コントローラ６０１は、コンピュータにより実現される場合、試験制御プログラムを実行することにより各デバイス１１０の動作試験を制御してよい。コントローラ６０１は、載置部６２０に対して、載置面に載置されるＰＬＰ１００を吸着保持すること、および、ＰＬＰ１００の複数のデバイス１１０に接続された複数のパッド１７０をコンタクタ６４０の複数の接触子６４２にまとめて接触させることを指示する。
コントローラ６０１は、温度調整部６２５に対して動作試験の温度条件を指示して、温度調整部６２５によりＰＬＰ１００のデバイス１１０の温度を調整させる。コントローラ６０１は、試験ボード６３０内の試験回路６３１に試験プログラムを供給して試験回路６３１により実行させる。コントローラ６０１は、各デバイス１１０の試験結果を収集して記録する。
載置部６２０は、コントローラ６０１からの指示を受けて、載置面上のＰＬＰ１００を吸着保持する。本実施形態に係る載置部６２０は、真空チャックを有してもよい。載置部６２０は、載置面と、載置面に設けられたシーリング部材６２１と、シーリング部材６２１上に被せられるキャップ６１０との間の空間を真空にすることにより、載置面上のＰＬＰ１００を吸着保持してもよい。これに代えて、載置部６２０は、静電チャックを有してもよい。また、載置部６２０には、ＰＬＰ１００が載置される載置面を均一に加熱および冷却できるよう、ヒータ６２６および冷媒ライン６２７が設けられている。
載置部６２０は、ＰＬＰ１００を移動可能に支持する。載置部６２０は、ＰＬＰ１００をＸＹＺ方向に移動可能であってもよい。載置部６２０は、ＰＬＰ１００の上面に対して垂直な鉛直軸を中心としてＰＬＰ１００を回転可能であってよい。載置部６２０は、コントローラ６０１からの指示を受けて、ＰＬＰ１００を移動することにより、載置面に載置されたＰＬＰ１００のＸ軸負方向側のカードエッジに設けられている複数のパッド１７０を、載置部６２０のＺ軸正方向側に固定されているコンタクタ６４０の複数の接触子６４２にまとめて接触させる。
温度調整部６２５は、載置部６２０に設けられており、コントローラ６０１に接続される。温度調整部６２５は、コントローラ６０１と同様にコンピュータによって実現されてよく、コントローラ６０１と同一のコンピュータを用いて実現されてもよい。これに代えて、温度調整部６２５は、専用回路によって実現された専用ハードウェアであってよい。
温度調整部６２５は、コントローラ６０１からの指示を受けて、ヒータ６２６と冷媒供給部６２８とを制御することにより、載置部６２０に載置されているＰＬＰ１００の各デバイス１１０の温度を目標温度に近づける温度制御を実行する。温度調整部６２５は、コンピュータにより実現される場合、温度制御プログラムを実行することにより当該温度制御を実行してよい。
温度調整部６２５はまた、一例として、ヒータ６２６を温度センサとして機能させる。ヒータ６２６は流れる電流に応じた熱を発生する抵抗体であるところ、抵抗体の抵抗値は温度によって変化する。そこで、温度調整部６２５は、温度を測定するタイミングにおいて、ヒータ６２６による加熱を停止し、予め定められた測定用電流をヒータ６２６に流してもよい。そして、温度調整部６２５は、測定用電流を流したヒータ６２６の両端に生じる電位差を測定することにより、温度に応じて変化する温度計測値を取得してもよい。温度調整部６２５は、このような温度計測値を、温度（℃）を示す温度データに変換してもよい。
温度調整部６２５は、ヒータ６２６を温度センサとして機能させることに代えて、載置部６２０の載置面の全体に亘って一様に設けられた複数の温度センサを有してもよく、温度センサの温度計測値を取得してもよい。温度センサは、サーマルダイオード、測温抵抗体、または熱電対等を用いた温度センサであってもよい。温度計測値は、温度センサの種類に応じて電圧、電流、または抵抗値等を示す値であってよい。
冷媒供給部６２８は、温度調整部６２５に接続される。冷媒供給部６２８は、液体または気体の冷媒を冷媒ライン６２７へと供給し、冷媒ライン６２７から戻ってきた冷媒を温度調整部６２５により指定された温度まで冷却して冷媒ライン６２７へと循環させる。
試験回路６３１は、コントローラ６０１に接続される。試験回路６３１は、試験対象のデバイス１１０との間で信号を送受信して当該デバイス１１０の良否を判定するための各種の回路を含んでよい。例えば、試験回路６３１は、試験プログラムを実行して試験回路６３１内の各部を制御するサイトコントローラ、試験パターンを発生するパターン発生器、タイミングを発生するタイミング発生器、タイミング発生器により発生されたタイミングを用いて試験パターンを整形して試験信号を出力する波形整形器、試験信号を増幅して試験対象のデバイス１１０へと出力するドライバ回路、試験対象のデバイス１１０からの応答信号を目標値と比較する比較器、または比較器による比較結果を用いて試験対象のデバイス１１０の良否を判定する判定器のうちの少なくとも１つを含んでもよい。
試験回路６３１は、複数の端子６３２を有する。試験回路６３１の各端子６３２は、信号ケーブルを介して、コンタクタ６４０の各接触子６４２と電気的に接続されている。コンタクタ６４０の各接触子６４２は、例えば同軸ポゴピンであってもよい。各接触子６４２は、一端が試験回路６３１の各端子６３２に電気的に接続され、他端がＰＬＰ１００の複数のパッド１７０に接触する。これにより、各接触子６４２は、試験回路６３１の各端子６３２とＰＬＰ１００の各パッド１７０との間を電気的に接続する。すなわち、各接触子６４２は、当該パッド１７０に接続されているデバイス１１０に、試験回路６３１の各端子６３２を電気的に接続する。
なお、以上に示したＢＩ試験装置６００は、試験装置の構成の一例を示したものであり、各部の機能、構造、および配置には様々なバリエーションが存在する。また、ＢＩ試験装置６００は、実行する動作試験の内容に応じて、一部の構成を有していなくてもよく、追加の構成を有していてもよい。
図８は、ＢＩ試験装置６００の動作フローの一例を示す。図８のフローは、図１のフローにおけるＳ１０９の詳細に相当する。
Ｓ６０１において、ＢＩ試験装置６００は、ＢＩ試験装置６００の加熱炉内にある載置部６２０にＰＬＰ１００を載置する。コントローラ６０１は、次のＰＬＰ１００のＢＩ試験を開始することができる状態となった場合に、ＰＬＰ１００を載置部６２０に載置するよう搬送部６０５に指示する。
Ｓ６０３において、ＢＩ試験装置６００は、ＰＬＰ１００の複数のパッド１７０にコンタクタ６４０の複数の接触子６４２を接触させる。より具体的には、ＢＩ試験装置６００内の載置部６２０が、コントローラ６０１からの指示を受けて、複数のパッド１７０のそれぞれが対応する接触子６４２の直下に位置するようにＸＹ方向に移動した後、接触子６４２に向かってＺ方向に移動（図７の例においては上昇）させることにより、各パッド１７０を各接触子６４２に接触させる。
ＢＩ試験装置６００は、ＰＬＰ１００に形成された全デバイス１１０のＢＩ試験が終了するまでＳ６０５からＳ６１５までの間のＢＩ試験処理を繰り返す。ＢＩ試験では、多数のデバイス１１０を同時にＢＩ試験する必要がある。上述の通り、ＰＬＰ１００における複数のデバイス１１０は、ＰＬＰ１００上でマトリクス状に配列されている。ＢＩ試験装置６００の試験回路６３１は、当該マトリクスの行方向に並んだデバイス１１０の組に対して、端子６３２、接触子６４２、パッド１７０を順に経由してＰＬＰ１００の行方向の一辺側から信号を流す。これにより、試験回路６３１は、当該組に含まれる複数のデバイス１１０をまとめて機能試験する。
ＰＬＰ１００に形成されている複数のデバイス１１０が、Ｎ行×Ｍ列のマトリクス状に配列されている場合、試験回路６３１は、ＰＬＰ１００におけるＮ行全てのデバイス１１０の組に対して同時に信号を流すことによって、ＰＬＰ１００における全てのデバイス１１０をまとめて機能試験してもよい。この場合には、上述のＢＩ試験処理は１回となる。試験回路６３１は、ＰＬＰ１００における組ごとに順に信号を流すことによって、ＰＬＰ１００における全てのデバイス１１０を機能試験してもよい。この場合には、ＢＩ試験処理はＮ回繰り返す。なお、試験回路６３１は、例えば１０ＭＨｚほどの低速で当該機能試験を行ってもよい。
Ｓ６０７において、温度調整部６２５は、コントローラ６０１からの指示を受けて、ヒータ６２６による加熱を停止し、予め定められた測定用電流を流したヒータ６２６の両端に生じる電位差を測定することにより、載置部６２０の載置面における温度計測値を取得する。
Ｓ６０９において、温度調整部６２５は、コントローラ６０１からの指示を受けて、ヒータ６２６と冷媒供給部６２８とを制御し、載置部６２０に載置されているＰＬＰ１００の各デバイス１１０の温度を目標温度に近づける温度制御を実行する。温度調整部６２５は、ヒータ６２６と冷媒供給部６２８とを制御して、ＰＬＰ１００における載置部６２０側の面を均一に目標温度に近づけるように当該温度制御を実行してもよい。目標温度は、ＢＩ試験装置６００が実行する試験の仕様に応じて予め定められる。温度調整部６２５は、コントローラ６０１からの指示を受けて、目標温度を設定してよい。
本実施形態において、温度調整部６２５は、ヒータ６２６に流す電流の大きさを調整することにより、ヒータ６２６の発熱量を制御する。載置部６２０の載置面は、ヒータ６２６の発熱量が大きいほど温度が高くなる。本実施形態においては、冷媒供給部６２８は、載置部６２０の載置面を全体に亘って一様に冷却する。したがって、載置部６２０の載置面は、ヒータ６２６の発熱量が冷却による放熱量よりも小さくなると温度が低下する。冷媒供給部６２８は、冷媒ライン６２７に供給する冷媒の温度を予め定められた温度としてよい。これに代えて、温度調整部６２５は、冷媒供給部６２８が冷媒ライン６２７に供給する冷媒の温度を、冷媒供給部６２８に設定してもよい。
Ｓ６１１において、コントローラ６０１は、温度調整部６２５から入力される温度計測値に基づく温度データが示す温度が目標温度±許容誤差の範囲である目標範囲内となったか否かを判定する。温度データが示す温度が目標範囲内となっていない場合、コントローラ６０１は、処理をＳ６０７へと進めて温度調整部６２５によるデバイス１１０の温度調整を継続させる。温度データが示す温度が目標範囲内となっている場合、コントローラ６０１は、処理をＳ６１３へと進める。
Ｓ６１３において、ＢＩ試験装置６００は、加熱炉内にある載置部６２０にＰＬＰ１００を載置した状態で、ＰＬＰ１００の各デバイス１１０をＢＩ試験する。ＢＩ試験装置６００は、複数のデバイス１１０をそれぞれ識別して、デバイス１１０ごとに良品不良品を判断してもよい。ＢＩ試験装置６００は、全デバイス１１０についてＳ６０５からＳ６１５までのＢＩ試験処理が終了したことに応じて、ＰＬＰ１００のＢＩ試験を完了する。なお、ＢＩ試験装置６００は、ヒータ６２６と冷媒供給部６２８とを制御することにより、複数の異なる温度条件下で、ＰＬＰ１００の複数のデバイス１１０のＢＩ試験を行ってもよい。
本実施形態による試験方法との比較例として、ＢＩボード（Ｂｕｒｎ－ｉｎ Ｂｏａｒｄ：ＢＩＢ）を用いるＢＩ試験が考えられる。比較例では、個片化された複数のデバイスをピックアップして、ＢＩＢ上へマトリクス状にプレースする。ＢＩＢには、複数のデバイスが配置される各位置にソケットが設けられており、ＢＩＢ上にプレースされた各デバイスは各ソケットに接続される。
比較例では、デバイスが載せられたＢＩＢをＢＩ試験装置の加熱炉内で加熱するが、上述のソケットは、デバイスと共に加熱炉内で加熱される。ＢＩＢ上の複数のデバイスは、ＢＩ試験が終わるとＢＩＢ上からピックアップされる。比較例のＢＩＢは、このようなＢＩ試験で繰り返し使用される。よって、比較例では、ＢＩＢがＢＩ試験で使用される度に、ＢＩＢのソケットがデバイスと共にＢＩ試験装置内で加熱される。その結果、比較例では、ＢＩＢのソケットの劣化が著しくなり、ソケットが使用できなくなるとＢＩＢごと交換せざるを得なくなる。ＢＩＢは非常に高価なため、比較例のＢＩ試験ではコストが嵩んでしまう。
これに対して、本実施形態による試験方法は、個片化前の複数のデバイス１１０がマトリクス状に形成されたＰＬＰ１００を載置部６２０に載置することと、ＰＬＰ１００における当該マトリクスの行方向の一辺側に設けられ、複数のデバイス１１０のうち各行の各デバイス１１０の内部回路に対して複数の引出配線１３１を介して接続される複数のパッド１７０に、試験回路６３１の複数の端子６３２に電気的に接続された複数の接触子６４２をそれぞれ接触させることと、試験回路６３１が複数の接触子６４２を介して電気的に接続された各行の各デバイス１１０を試験することとを備える。本実施形態による試験方法は、ＢＩ試験装置６００の加熱炉内にある載置部６２０にＰＬＰ１００を載置した状態で、各行の各デバイス１１０をＢＩ試験してもよい。
このように、本実施形態による試験方法によれば、ＢＩ試験を行う場合に、ＢＩＢを用いず、ＰＬＰ１００の状態のまま、ＰＬＰ１００における個片化前の複数のデバイス１１０を試験する。ＰＬＰ１００は、ＢＩＢと異なり、ＢＩ試験の度に繰り返し加熱されない。従って、本実施形態の試験方法によれば、上記の比較例における、ＢＩＢ交換のコストが嵩んでしまうといった問題を回避できる。また、本実施形態の試験方法によれば、上記の比較例における、個片化された各デバイスをピックアップしてＢＩＢ上にプレースする、という工程を省略できる。よって、本実施形態の試験方法によれば、比較例と比べて、試験時間を大幅に短縮できる。よって、本実施形態の試験方法を備える製造方法によっても、これらの有利な効果を奏する。
図９は、ＢＩ試験装置６００の一例の外観の模式図である。ＢＩ試験装置６００は更に、一例として、パネルカセット６０２と、ストッカ６０３と、複数のスロット６０９を含むテストサイト６０７と、を有する。図９に示す搬送部６０５は、図７に示した搬送部６０５に対応する。スロット６０９は上述の加熱炉に対応し、パネルカセット６０２およびストッカ６０３は当該加熱炉外にある。
パネルカセット６０２は、複数のＰＬＰ１００を収容する箱である。ストッカ６０３は、パネルカセット６０２に収容されているＰＬＰ１００がＢＩ試験される前後で、パネルカセット６０２ごとストックする棚である。ストッカ６０３は、ソーク部６０４と、アンソーク部６０６とを含む。
ソーク部６０４は、ＢＩ試験する対象、すなわちＢＩ試験前のＰＬＰ１００を収容しているパネルカセット６０２を１つ又は複数収容する。ソーク部６０４は、ＰＬＰ１００がＢＩ試験される前に、当該ＰＬＰ１００を予め定められた温度まで加熱する。当該予め定められた温度は、ＰＬＰ１００の各デバイス１１０を加熱する場合における上述の目標温度よりも低くてもよい。具体的な一例として、ソーク部６０４はチャンバ構造であってもよく、ＢＩ試験装置６００は、チャンバ構造のソーク部６０４内に温風を送り込むことにより、ＰＬＰ１００を予め定められた温度までプリヒートしてもよい。このように、ＢＩ試験装置６００によれば、ＰＬＰ１００をＢＩ試験する前に加熱しておくことにより、ＢＩ試験においてＰＬＰ１００の各デバイス１１０の温度を上述の目標温度に近づけるまでの時間を短縮することができる。
アンソーク部６０６は、ＢＩ試験した後のＰＬＰ１００を収容しているパネルカセット６０２を１つ又は複数収容する。アンソーク部６０６は、ＰＬＰ１００がＢＩ試験された後に、当該ＰＬＰ１００を予め定められた温度まで冷却する。当該予め定められた温度は、常温であってもよく、この場合、アンソーク部６０６はＰＬＰ１００を自然空冷させてもよい。このように、ＢＩ試験装置６００によれば、ＢＩ試験した後のＰＬＰ１００が次の工程で使用される前に、ＰＬＰ１００を冷却しておく、例えば常温に復帰させておくことにより、当該ＰＬＰ１００に関して、ＢＩ試験が完了してから次の工程が開始されるまでの時間を短縮することができる。
搬送部６０５は、パネルカセット６０２を保持した状態で、Ｙ軸方向およびＺ軸方向のそれぞれに移動可能である。搬送部６０５は、ＢＩ試験する対象のＰＬＰ１００を収容しているパネルカセット６０２ごとストッカ６０３のソーク部６０４から搬出し、パネルカセット６０２を所定のテストサイト６０７のスロット６０９前に移動させ、パネルカセット６０２から対象のＰＬＰ１００を取り出してスロット６０９内へと搬入する。
搬送部６０５は、スロット６０９内へＰＬＰ１００を搬入すると、スロット６０９内にある載置部６２０にＰＬＰ１００を載置する。より具体的には、搬送部６０５は、ＰＬＰ１００を、複数のパッド１７０が設けられているカードエッジ側からスロット６０９内へと挿入し、ＰＬＰ１００の向きを変えずに載置部６２０に載置する。
搬送部６０５はまた、ＢＩ試験した後のＰＬＰ１００をテストサイト６０７のスロット６０９内から搬出し、パネルカセット６０２内に収容して、ストッカ６０３前に移動させ、パネルカセット６０２ごとストッカ６０３のアンソーク部６０６へと搬入する。
テストサイト６０７の複数のスロット６０９はそれぞれ、上述の加熱炉に対応している。複数のスロット６０９は、互いに非同期的にＰＬＰ１００をＢＩ試験してもよい。各スロット６０９におけるＢＩ試験のテスト時間は、各スロット６０９に搬入されたＰＬＰ１００に形成されているデバイス１１０の不良個数または不良率に応じて異なる場合がある。仮に、テストサイト６０７全体が１つのチャンバ構造のようになっていると、テストサイト６０７内にある複数のＰＬＰ１００のＢＩ試験が全て終了しなければ、各ＰＬＰ１００をテストサイト６０７から搬出することができず、不要な待機時間が生じる。これに対して、本実施形態のＢＩ試験装置６００によれば、各スロット６０９が他のスロット６０９から独立して動作する、すなわち非同期的にＰＬＰ１００をＢＩ試験する。具体的には、ＢＩ試験装置６００は、複数のスロット６０９にある加熱炉のそれぞれにおいて、一のＰＬＰ１００のＢＩ試験が完了次第、他のＰＬＰ１００のＢＩ試験に切り替える。より具体的には、ＢＩ試験装置６００は、テストサイト６０７内にある複数のＰＬＰ１００をそれぞれ、ＢＩ試験が完了次第、各スロット６０９から搬出し、且つ、ＰＬＰ１００が搬出されたスロット６０９から順次、次のＰＬＰ１００を搬入してＢＩ試験を開始する。従って、本実施形態のＢＩ試験装置６００によれば、不要な待機時間が生じることを回避できる。
図１０は、ＢＩ試験装置６００の一例においてＰＬＰ１００のパッド１７０にコンタクタ６４０の接触子６４２を接触させる方法を説明するための模式的な平面図であり、図１１は、図１０に対応する模式的な側面図である。図１０および図１１において、試験ボード６３０の試験回路６３１を破線で示す。
ＢＩ試験装置６００のコンタクタ６４０は、ＰＬＰ１００が有する位置決め用部材１９０と対応する位置決め用部材６４３を有してもよい。位置決め用部材６４３は、例えばＰＬＰ１００の位置決め用部材１９０が孔である場合に、ピンであってもよい。
ＰＬＰ１００は、Ｘ軸正方向からＸ軸負方向に向かって、複数のパッド１７０が設けられているカードエッジ側からＢＩ試験装置６００の加熱炉内へと挿入され、その向きのまま加熱炉内の載置部６２０に載置される。載置部６２０は、コントローラ６０１からの指示を受けて、ＰＬＰ１００を吸着保持したままＸＹＺ軸方向に移動し、ＰＬＰ１００の位置決め用部材１９０およびコンタクタ６４０の位置決め用部材６４３を用いて、コンタクタ６４０およびＰＬＰ１００を位置決めしてもよい。載置部６２０は、コンタクタ６４０およびＰＬＰ１００を位置決めしてから、ＰＬＰ１００のＸ軸負方向側のカードエッジに設けられている複数のパッド１７０に、載置部６２０のＺ軸正方向側に固定されているコンタクタ６４０の複数の接触子６４２をそれぞれ接触させてもよい。
図１２は、ＰＬＰ１００における個片化前の複数のデバイス１１０をＦＴするＦＴ装置７００の一例のブロック図である。図１２において、ＦＴ装置７００に収容されているＰＬＰ１００を破線で示す。
ＦＴ装置７００は、コントローラ７０１と、搬送部７０５と、載置部７２０と、温度調整部７２５と、ヒータ７２６と、冷媒供給部７２８と、冷媒ライン７２７と、第１コンタクタ７４０と、第１試験ボード７３０と、第１試験回路７３１と、を備える。
コントローラ７０１は、予め定められた温度条件下で各デバイス１１０の動作試験を行なうためにＦＴ装置７００内の各部を制御する。本実施形態において、コントローラ７０１は、第１試験ボード７３０等が設けられる筐体や載置部７２０とは別筐体であるが、第１試験ボード７３０等または載置部７２０と同じ筐体に設けられてもよい。
コントローラ７０１は、制御用コンピュータ、ワークステーション、サーバコンピュータ、汎用コンピュータ、またはＰＣ（パーソナルコンピュータ）等のコンピュータであってよい。コントローラ７０１は、複数のコンピュータが接続されたコンピュータシステムであってもよい。このようなコンピュータシステムもまた広義のコンピュータである。また、コントローラ７０１は、コンピュータ内で１または複数実行可能な仮想コンピュータ環境によって実装されてもよい。これに代えて、コントローラ７０１は、デバイスの動作試験用に設計された専用コンピュータであってもよく、専用回路によって実現された専用ハードウェアであってもよい。
コントローラ７０１は、搬送部７０５に対して、ＦＴ装置７００の載置部７２０にＦＴ試験前のＰＬＰ１００を載置すること、および、ＦＴ試験済のＰＬＰ１００を載置部７２０から搬出することを指示する。
コントローラ７０１はまた、ＰＬＰ１００内の各デバイス１１０の動作試験を制御する。コントローラ７０１は、コンピュータにより実現される場合、試験制御プログラムを実行することにより各デバイス１１０の動作試験を制御してよい。コントローラ７０１は、載置部７２０に対して、載置面に載置されるＰＬＰ１００を吸着保持すること、および、ＰＬＰ１００の複数のデバイス１１０上に形成されている複数の犠牲パッド１６０を第１コンタクタ７４０の複数の接触子７４２にまとめて接触させることを指示する。
コントローラ７０１は、温度調整部７２５に対して動作試験の温度条件を指示して、温度調整部７２５によりＰＬＰ１００のデバイス１１０の温度を調整させる。コントローラ７０１は、第１試験ボード７３０内の第１試験回路７３１に試験プログラムを供給して第１試験回路７３１により実行させる。コントローラ７０１は、各デバイス１１０の試験結果を収集して記録する。
載置部７２０は、コントローラ７０１からの指示を受けて、載置面上のＰＬＰ１００を吸着保持する。本実施形態に係る載置部７２０は、真空チャックや静電チャックなどを有してもよい。また、載置部７２０には、ＰＬＰ１００が載置される載置面を均一に加熱および冷却できるよう、ヒータ７２６および冷媒ライン７２７が設けられている。
載置部７２０は、ＰＬＰ１００を移動可能に支持する。載置部７２０は、ＰＬＰ１００をＸＹＺ方向に移動可能であってもよい。載置部７２０は、ＰＬＰ１００の上面に対して垂直な鉛直軸を中心としてＰＬＰ１００を回転可能であってよい。載置部７２０は、コントローラ７０１からの指示を受けて、ＰＬＰ１００を移動することにより、載置面に載置されたＰＬＰ１００の複数のデバイス１１０上に形成されている複数の犠牲パッド１６０を、載置部７２０のＺ軸正方向側に固定されている第１コンタクタ７４０の複数の接触子７４２にまとめて接触させる。
温度調整部７２５は、載置部７２０に設けられており、コントローラ７０１に接続される。温度調整部７２５は、コントローラ７０１と同様にコンピュータによって実現されてよく、コントローラ７０１と同一のコンピュータを用いて実現されてもよい。これに代えて、温度調整部７２５は、専用回路によって実現された専用ハードウェアであってよい。
温度調整部７２５は、コントローラ７０１からの指示を受けて、ヒータ７２６と冷媒供給部７２８とを制御することにより、載置部７２０に載置されているＰＬＰ１００の各デバイス１１０の温度を目標温度に近づける温度制御を実行する。温度調整部７２５は、コンピュータにより実現される場合、温度制御プログラムを実行することにより当該温度制御を実行してよい。
温度調整部７２５はまた、一例として、ヒータ７２６を温度センサとして機能させる。温度調整部７２５は、温度を測定するタイミングにおいて、ヒータ７２６による加熱を停止し、予め定められた測定用電流をヒータ７２６に流してもよい。そして、温度調整部７２５は、測定用電流を流したヒータ７２６の両端に生じる電位差を測定することにより、温度に応じて変化する温度計測値を取得してもよい。温度調整部７２５は、このような温度計測値を、温度（℃）を示す温度データに変換してもよい。
温度調整部７２５は、ヒータ７２６を温度センサとして機能させることに代えて、載置部７２０の載置面の全体に亘って一様に設けられた複数の温度センサを有してもよく、温度センサの温度計測値を取得してもよい。温度センサは、サーマルダイオード、測温抵抗体、または熱電対等を用いた温度センサであってもよい。温度計測値は、温度センサの種類に応じて電圧、電流、または抵抗値等を示す値であってよい。
冷媒供給部７２８は、温度調整部７２５に接続される。冷媒供給部７２８は、液体または気体の冷媒を冷媒ライン７２７へと供給し、冷媒ライン７２７から戻ってきた冷媒を温度調整部７２５により指定された温度まで冷却して冷媒ライン７２７へと循環させる。
第１試験回路７３１は、コントローラ７０１に接続される。第１試験回路７３１は、試験対象のデバイス１１０との間で信号を送受信して当該デバイス１１０の良否を判定するための各種の回路を含んでよい。例えば、第１試験回路７３１は、試験プログラムを実行して第１試験回路７３１内の各部を制御するサイトコントローラ、試験パターンを発生するパターン発生器、タイミングを発生するタイミング発生器、タイミング発生器により発生されたタイミングを用いて試験パターンを整形して試験信号を出力する波形整形器、試験信号を増幅して試験対象のデバイス１１０へと出力するドライバ回路、試験対象のデバイス１１０からの応答信号を目標値と比較する比較器、または比較器による比較結果を用いて試験対象のデバイス１１０の良否を判定する判定器のうちの少なくとも１つを含んでもよい。
第１試験回路７３１は、複数の端子７３２を有する。第１試験回路７３１の各端子７３２は、信号ケーブルを介して、第１コンタクタ７４０の各接触子７４２と電気的に接続されている。コンタクタの各接触子７４２は、一端が第１試験回路７３１の各端子７３２に電気的に接続され、他端がＰＬＰ１００の複数の犠牲パッド１６０に接触する。これにより、各接触子７４２は、第１試験回路７３１の各端子７３２とＰＬＰ１００の各犠牲パッド１６０との間を電気的に接続する。すなわち、各接触子７４２は、当該犠牲パッド１６０に接続されているデバイス１１０に、第１試験回路７３１の各端子７３２を電気的に接続する。
なお、以上に示したＦＴ装置７００は、試験装置の構成の一例を示したものであり、各部の機能、構造、および配置には様々なバリエーションが存在する。また、ＦＴ装置７００は、実行する動作試験の内容に応じて、一部の構成を有していなくてもよく、追加の構成を有していてもよい。
図１３は、ＦＴ装置７００の動作フローの一例を示す。図１３のフローは、図１のフローにおけるＳ１１１の詳細に相当する。
Ｓ７０１において、ＦＴ装置７００は、ＦＴ装置７００の載置部７２０にＰＬＰ１００を載置する。コントローラ７０１は、次のＰＬＰ１００のＦＴを開始することができる状態となった場合に、ＰＬＰ１００を載置部７２０に載置するよう搬送部７０５に指示する。
Ｓ７０３において、ＦＴ装置７００は、ＰＬＰ１００の複数の犠牲パッド１６０に第１コンタクタ７４０の複数の接触子７４２をそれぞれ接触させる。より具体的には、ＦＴ装置７００内の載置部７２０が、コントローラ７０１からの指示を受けて、複数の犠牲パッド１６０のそれぞれが対応する接触子７４２の直下に位置するようにＸＹ方向に移動した後、接触子７４２に向かってＺ方向に移動（図１２の例においては上昇）させることにより、各犠牲パッド１６０を各接触子７４２に接触させる。
ＦＴ装置７００は、ＰＬＰ１００に形成された全デバイス１１０のＦＴが終了するまでＳ７０５からＳ７１５までの間のＦＴ処理を繰り返す。ＰＬＰ１００がＮ個のデバイス１１０を有し、ＦＴ装置７００の第１試験回路７３１が同時に１つのデバイス１１０のみをＦＴすることができる場合、第１試験回路７３１は、１つずつのデバイス１１０のＦＴ試験処理をＮ回繰り返す。ＦＴ装置７００の第１試験回路７３１が同時にＫ個（２個、４個等）のデバイス１１０を試験することができる場合、第１試験回路７３１は、Ｋ個ずつのデバイス１１０のＦＴ試験処理をＮ／Ｋ回繰り返してよい。これにより、第１試験回路７３１は、複数のデバイス１１０の動作を個別に確認するためのＦＴを実行する。
Ｓ７０７において、温度調整部７２５は、コントローラ７０１からの指示を受けて、ヒータ７２６による加熱を停止し、予め定められた測定用電流を流したヒータ７２６の両端に生じる電位差を測定することにより、載置部７２０の載置面における温度計測値を取得する。
Ｓ７０９において、温度調整部７２５は、コントローラ７０１からの指示を受けて、ヒータ７２６と冷媒供給部７２８とを制御し、載置部７２０に載置されているＰＬＰ１００の各デバイス１１０の温度を目標温度に近づける温度制御を実行する。温度調整部７２５は、ヒータ７２６と冷媒供給部７２８とを制御して、ＰＬＰ１００における載置部７２０側の面を均一に目標温度に近づけるように当該温度制御を実行してもよい。目標温度は、ＦＴ装置７００が実行する試験の仕様に応じて予め定められる。温度調整部７２５は、コントローラ７０１からの指示を受けて、目標温度を設定してよい。
本実施形態において、温度調整部７２５は、ヒータ７２６に流す電流の大きさを調整することにより、ヒータ７２６の発熱量を制御する。載置部７２０の載置面は、ヒータ７２６の発熱量が大きいほど温度が高くなる。本実施形態においては、冷媒供給部７２８は、載置部７２０の載置面を全体に亘って一様に冷却する。したがって、載置部７２０の載置面は、ヒータ７２６の発熱量が冷却による放熱量よりも小さくなると温度が低下する。冷媒供給部７２８は、冷媒ライン７２７に供給する冷媒の温度を予め定められた温度としてよい。これに代えて、温度調整部７２５は、冷媒供給部７２８が冷媒ライン７２７に供給する冷媒の温度を、冷媒供給部７２８に設定してもよい。
Ｓ７１１において、コントローラ７０１は、温度調整部７２５から入力される温度計測値に基づく温度データが示す温度が目標温度±許容誤差の範囲である目標範囲内となったか否かを判定する。温度データが示す温度が目標範囲内となっていない場合、コントローラ７０１は、処理をＳ７０７へと進めて温度調整部７２５によるデバイス１１０の温度調整を継続させる。温度データが示す温度が目標範囲内となっている場合、コントローラ７０１は、処理をＳ７１３へと進める。
Ｓ７１３において、ＦＴ装置７００は、載置部７２０にＰＬＰ１００を載置した状態で、ＰＬＰ１００の各デバイス１１０をＦＴする。ＦＴ装置７００は、複数のデバイス１１０をそれぞれ識別して、デバイス１１０ごとに良品不良品を判断する。ＦＴ装置７００は、全デバイス１１０についてＳ７０５からＳ７１５までのＦＴ処理が終了したことに応じて、ＰＬＰ１００のＦＴを完了する。
ＦＴ装置７００は、ヒータ７２６と冷媒供給部７２８とを制御することにより、複数の異なる温度条件下で、ＰＬＰ１００の複数のデバイス１１０のＦＴを行ってもよい。また、ＦＴ装置７００は、ＰＬＰ１００の複数のデバイス１１０全てに対して同時にＦＴを行ってもよく、これらを幾つかの組に分けて、各組の複数のデバイス１１０全てに対して同時にＦＴを行い、これを各組に対して順に行ってもよい。
以上で説明した通り、本実施形態による試験方法は、個片化前の複数のデバイス１１０が形成されたＰＬＰ１００を載置部７２０に載置することと、ＰＬＰ１００における載置部７２０側の第１面とは反対側の第２面に露出する、複数のデバイス１１０のうちの少なくとも１つのデバイス１１０の少なくとも１つの端子、例えば犠牲パッド１６０に、第１試験回路７３１の少なくとも１つの端子７３２に電気的に接続された少なくとも１つの接触子７４２をそれぞれ接触させることと、第１試験回路７３１が少なくとも１つの接触子７４２を介して電気的に接続された少なくとも１つのデバイス１１０を試験することとを備える。本実施形態による試験方法は、少なくとも１つのデバイス１１０の動作を個別に確認するためのＦＴを実行してもよい。本実施形態による試験方法はまた、複数の異なる温度条件下で少なくとも１つのデバイス１１０のＦＴを実行してもよい。
このように、本実施形態による試験方法によれば、ＰＬＰ１００の状態のまま、ＰＬＰ１００における個片化前の複数のデバイス１１０のＦＴを行う。より具体的には、ＰＬＰ１００の表面に露出している複数のデバイス１１０の複数の端子、例えば犠牲パッド１６０を介して、複数のデバイス１１０に対して個別に信号を流すことによって、各デバイス１１０のＦＴを行う。よって、本実施形態の試験方法によれば、上述した比較例と比べて、上述の利点の他、ＢＩ試験後に、個片化された各デバイスをＢＩＢからピックアップして個別にＦＴする、という工程を省略できる。よって、本実施形態の試験方法によれば、比較例と比べて、試験時間を大幅に短縮できる。よって、本実施形態の試験方法を備える製造方法によっても、これらの有利な効果を奏する。
また、図１で説明した通り、本実施形態の製造方法によれば、一例として、ＰＬＰ１００における複数のデバイス１１０を試験するにあたり、各デバイス１１０上にはボールを搭載しておらず、試験終了後に、デバイス１１０上にボールを搭載する。より具体的には、ＰＬＰ１００における複数のデバイス１１０をＦＴするにあたり、ＦＴ装置７００の第１コンタクタ７４０の接触子７４２は、犠牲パッド１６０のみに接触し、ボール用パッド１５０には接触しない。換言すると、接触子７４２を接触させるデバイス１１０の端子は、犠牲パッド１６０を含み、ボール用パッド１５０を含まない。そして、ＦＴ後に、ボール付け装置８００は、接触子７４２を接触させた犠牲パッド１６０にはボールを搭載せず、ボール用パッド１５０のみにボールを搭載する。
よって、本実施形態の試験方法によれば、テスタのコンタクタによってボールに傷が付く、という事態を回避することができる。本実施形態の試験方法を備える製造方法によれば、接続信頼性の高いボールを搭載したデバイス１１０を製造することができる。また例えば、テスタのコンタクタが、コンタクトする対象のボール以外のボールと干渉して、対象のボールとコンタクトできなくなる、という事態も回避することができる。
図１４は、ＦＴ装置７００の一例においてＰＬＰ１００の各デバイス１１０の端子に第１コンタクタ７４０の接触子７４２を接触させる方法を説明するための模式的な斜視図である。
ＦＴ装置７００の第１コンタクタ７４０は、ＰＬＰ１００が有する位置決め用部材１９０と対応する位置決め用部材７４３を有してもよい。位置決め用部材７４３は、例えばＰＬＰ１００の位置決め用部材１９０が孔である場合に、ピンであってもよい。
載置部７２０は、コントローラ７０１からの指示を受けて、ＰＬＰ１００を吸着保持したままＸＹＺ軸方向に移動し、ＰＬＰ１００の位置決め用部材１９０および第１コンタクタ７４０の位置決め用部材７４３を用いて、第１コンタクタ７４０およびＰＬＰ１００を位置決めしてもよい。載置部７２０は、第１コンタクタ７４０およびＰＬＰ１００を位置決めしてから、ＰＬＰ１００の各デバイス１１０の端子に、載置部７２０のＺ軸正方向側に固定されている第１コンタクタ７４０の各接触子７４２をそれぞれ接触させてもよい。
図１５は、ＦＴ装置７００の一例においてＰＬＰ１００の各デバイス１１０の端子に第２コンタクタ７６０の接触子７６２を接触させる方法を説明するための模式的な斜視図である。ＦＴ装置７００は、第１コンタクタ７４０と、第１試験回路７３１を含む第１試験ボード７３０に加えて又は代えて、第２コンタクタ７６０と、第２試験回路７５１を含む第２試験ボード７５０を有してもよい。第２コンタクタ７６０と、第２試験ボード７５０の構成は、第１コンタクタ７４０と、第１試験ボード７３０の構成と同様であってもよく、重複する説明を省略する。
第２コンタクタ７６０の接触子７６２の数は、第１コンタクタ７４０の接触子７４２の数と比べて少ない。そのため、第２試験回路７５１の端子７５２の数も、第１試験回路７３１の端子７３２の数と比べて少ない。かかる構成を備える第２試験回路７５１は、第１試験回路７３１と比べて、相対的に高い試験周波数で各デバイス１１０のＦＴを行う。なお、第２コンタクタ７６０の接触子７６２は、高速信号に対応可能な接触子であって、例えば同軸ポゴピンであってもよい。
ＦＴ装置７００は、第１試験回路７３１等を用いて各デバイス１１０のＦＴを行った後、ＰＬＰ１００上に繰り返し第２コンタクタ７６０をタッチダウンすることにより、第２試験回路７５１等を用いて各デバイス１１０のＦＴを順に行ってもよく、これらのＦＴの何れか一方のみを実行してもよい。第２コンタクタ７６０をＰＬＰ１００上にタッチダウンする前に、ＦＴ装置７００の載置部７２０は、ＰＬＰ１００の位置決め用部材１９０および第２コンタクタ７６０の位置決め用部材７６３を用いて、第２コンタクタ７６０およびＰＬＰ１００を位置決めしてもよい。載置部７２０は、第２コンタクタ７６０およびＰＬＰ１００を位置決めしてから、ＰＬＰ１００の各デバイス１１０の端子に、載置部７２０のＺ軸正方向側に固定されている第２コンタクタ７６０の各接触子７６２をそれぞれ接触させてもよい。なお、第２試験回路７５１等を用いた各デバイス１１０のＦＴを、ＰＫＧ（ＰＡＣＫＡＧＥ、パッケージ）テストと称する場合がある。
図１６は、ＰＬＰ１００の変形例としてのＰＬＰ１１００における、図２の領域１０１の部分拡大図に対応する図である。本実施形態によるＰＬＰ１１００のデバイス１１１０においては、ボール用パッド１５０および犠牲パッド１６０に代えて、ＰＬＰ１１００の表面に露出するテスト端子１１５０およびボール１１６０が形成されている。テスト端子１１５０は、各デバイス１１０に隣接する領域から露出している。テスト端子１１５０は、例えばＢＩＳＴピンであってもよい。
ボール１１６０は、デバイス１１１０上に形成されている。各デバイス１１１０には、ボール１１６０がテスト端子１１５０よりも多く形成されている。テスト端子１１５０およびボール１１６０は、再配線層１３０を介して半導体チップ１１の内部回路に接続されている。テスト端子１１５０およびボール１１６０は、ＰＬＰ１００の表面に露出する、デバイス１１１０の少なくとも１つの端子の一例である。なお、テスト端子１１５０は、ピンであってもよい。
本実施形態におけるＦＴでは、追加的に又は代替的に、ＦＴ装置７００の第１試験回路７３１等が、各デバイス１１０のテスト端子１１５０に第１コンタクタ７４０の接触子７４２等を電気的に接続させた状態で各デバイス１１０をＦＴ試験した後、各デバイス１１０のボール１１６０に当該接触子７４２等を電気的に接続させた状態で各デバイス１１０をＦＴ試験してもよい。
以上の実施形態において、ＢＩ試験装置６００およびＦＴ装置７００を別の筐体の装置として説明した。これに代えて、ＢＩ試験装置６００およびＦＴ装置７００を１つの筐体に設けてもよい。例えば、図９に示したＢＩ試験装置６００において、一部のテストサイト６０７およびまたは一部のスロット６０９を、ＦＴ装置７００としてもよい。
本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（ＲＴＭ）ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ（登録商標）、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
図１７は、本発明の複数の態様が全体的又は部分的に具現化されうるコンピュータ１２００の例を示す。コンピュータ１２００にインストールされたプログラムは、コンピュータ１２００に、本発明の実施形態に係る装置に関連付けられるオペレーション又は当該装置の１又は複数の「部」として機能させ、又は当該オペレーション又は当該１又は複数の「部」を実行させることができ、及び／又はコンピュータ１２００に、本発明の実施形態に係るプロセス又は当該プロセスの段階を実行させることができる。このようなプログラムは、コンピュータ１２００に、本明細書に記載のフローチャート及びブロック図のブロックのうちのいくつか又はすべてに関連付けられた特定のオペレーションを実行させるべく、ＣＰＵ１２１２によって実行されてよい。
本実施形態によるコンピュータ１２００は、ＣＰＵ１２１２、ＲＡＭ１２１４、グラフィックコントローラ１２１６、及びディスプレイデバイス１２１８を含み、これらはホストコントローラ１２１０によって相互に接続される。コンピュータ１２００はまた、通信インターフェース１２２２、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭドライブ１２２６、及びＩＣカードドライブのような入出力ユニットを含み、これらは入出力コントローラ１２２０を介してホストコントローラ１２１０に接続される。コンピュータはまた、ＲＯＭ１２３０及びキーボード１２４２のようなレガシの入出力ユニットを含み、これらは入出力チップ１２４０を介して入出力コントローラ１２２０に接続される。
ＣＰＵ１２１２は、ＲＯＭ１２３０及びＲＡＭ１２１４内に格納されたプログラムに従い動作し、これにより各ユニットを制御する。グラフィックコントローラ１２１６は、ＲＡＭ１２１４内に提供されるフレームバッファ等又は当該グラフィックコントローラ１２１６自体の中に、ＣＰＵ１２１２によって生成されるイメージデータを取得し、イメージデータがディスプレイデバイス１２１８上に表示させる。
通信インターフェース１２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ１２２４は、コンピュータ１２００内のＣＰＵ１２１２によって使用されるプログラム及びデータを格納する。ＤＶＤ－ＲＯＭドライブ１２２６は、プログラム又はデータをＤＶＤ－ＲＯＭ１２０１から読み取り、ハードディスクドライブ１２２４にＲＡＭ１２１４を介してプログラム又はデータを提供する。ＩＣカードドライブは、プログラム及びデータをＩＣカードから読み取り、及び／又はプログラム及びデータをＩＣカードに書き込む。
ＲＯＭ１２３０は、内部に、アクティブ化時にコンピュータ１２００によって実行されるブートプログラム等、及び／又はコンピュータ１２００のハードウェアに依存するプログラムを格納する。入出力チップ１２４０はまた、様々な入出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入出力コントローラ１２２０に接続してよい。
プログラムが、ＤＶＤ－ＲＯＭ１２０１又はＩＣカードのようなコンピュータ可読記憶媒体によって提供される。プログラムは、コンピュータ可読記憶媒体から読み取られ、コンピュータ可読記憶媒体の例でもあるハードディスクドライブ１２２４、ＲＡＭ１２１４、又はＲＯＭ１２３０にインストールされ、ＣＰＵ１２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ１２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置又は方法が、コンピュータ１２００の使用に従い情報のオペレーション又は処理を実現することによって構成されてよい。
例えば、通信がコンピュータ１２００及び外部デバイス間で実行される場合、ＣＰＵ１２１２は、ＲＡＭ１２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェース１２２２に対し、通信処理を命令してよい。通信インターフェース１２２２は、ＣＰＵ１２１２の制御の下、ＲＡＭ１２１４、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭ１２０１、又はＩＣカードのような記録媒体内に提供される送信バッファ領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、又はネットワークから受信した受信データを記録媒体上に提供される受信バッファ領域等に書き込む。
また、ＣＰＵ１２１２は、ハードディスクドライブ１２２４、ＤＶＤ－ＲＯＭドライブ１２２６（ＤＶＤ－ＲＯＭ１２０１）、ＩＣカード等のような外部記録媒体に格納されたファイル又はデータベースの全部又は必要な部分がＲＡＭ１２１４に読み取られるようにし、ＲＡＭ１２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ１２１２は次に、処理されたデータを外部記録媒体にライトバックしてよい。
様々なタイプのプログラム、データ、テーブル、及びデータベースのような、様々なタイプの情報が、情報処理されるべく、記録媒体に格納されてよい。ＣＰＵ１２１２は、ＲＡＭ１２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプのオペレーション、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ１２１４に対しライトバックする。また、ＣＰＵ１２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ１２１２は、当該複数のエントリの中から、第１の属性の属性値が指定されている条件に一致するエントリを検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、これにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。
以上の説明によるプログラム又はソフトウェアモジュールは、コンピュータ１２００上又はコンピュータ１２００近傍のコンピュータ可読記憶媒体に格納されてよい。また、専用通信ネットワーク又はインターネットに接続されたサーバシステム内に提供されるハードディスク又はＲＡＭのような記録媒体が、コンピュータ可読記憶媒体として使用可能であり、これにより、プログラムをコンピュータ１２００にネットワークを介して提供する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ ウェハ
１１ 半導体チップ
１００、１１００ ＰＬＰ
１０１ 領域
１１０、１１１０ デバイス
１２０ 基板
１２３ 供給完了位置
１２５ 未供給位置
１３０ 再配線層
１３１ 引出配線
１４０ 封止部
１５０ ボール用パッド
１６０ 犠牲パッド
１７０ パッド
１８０ ヒューズ
１９０ 位置決め用部材
２００ 第１予備ＦＴ装置
３００ 個片化装置
４００ 第２予備ＦＴ装置
４１０ 試験装置
４２０ コンタクタ
４３０ スライダ
５００ ＰＬＰ形成装置
５１０ 搬送台
５２０ 接着剤供給部
５３０ 第１スライダ
５４０ チップ配列部
５５０ 第２スライダ
６００ ＢＩ試験装置
６０１ コントローラ
６０２ パネルカセット
６０３ ストッカ
６０４ ソーク部
６０６ アンソーク部
６０５ 搬送部
６０７ テストサイト
６０９ スロット
６１０ キャップ
６１１ キャップ保持部
６２０ 載置部
６２１ シーリング部材
６２５ 温度調整部
６２６ ヒータ
６２７ 冷媒ライン
６２８ 冷媒供給部
６３０ 試験ボード
６３１ 試験回路
６３２ 端子
６４０ コンタクタ
６４２ 接触子
６４３ 位置決め用部材
７００ ＦＴ装置
７０１ コントローラ
７０５ 搬送部
７２０ 載置部
７２５ 温度調整部
７２６ ヒータ
７２７ 冷媒ライン
７２８ 冷媒供給部
７３０ 第１試験ボード
７３１ 試験回路
７３２ 端子
７４０ 第１コンタクタ
７４２ 接触子
７４３ 位置決め用部材
７５０ 第２試験ボード
７５１ 試験回路
７５２ 端子
７６０ 第２コンタクタ
７６２ 接触子
７６３ 位置決め用部材
８００ ボール付け装置
９００ 選別装置
１１５０ テスト端子
１１６０ ボール
１２００ コンピュータ
１２０１ ＤＶＤ－ＲＯＭ
１２１０ ホストコントローラ
１２１２ ＣＰＵ
１２１４ ＲＡＭ
１２１６ グラフィックコントローラ
１２１８ ディスプレイデバイス
１２２０ 入出力コントローラ
１２２２ 通信インターフェース
１２２４ ハードディスクドライブ
１２２６ ＤＶＤ－ＲＯＭドライブ
１２３０ ＲＯＭ
１２４０ 入出力チップ
１２４２ キーボード

Claims (17)

  1. 個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、
    前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、
    前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと
    を備え、
    前記接触させることは、前記パネルレベルパッケージの前記第２面においてバンプが搭載されていない前記少なくとも１つのデバイスの前記少なくとも１つの端子に、前記少なくとも１つの接触子をそれぞれ接触させることを含み、
    前記少なくとも１つのデバイスには、前記パネルレベルパッケージの前記第２面において、バンプが搭載されるための少なくとも１つのバンプ用パッドと、バンプが搭載されない少なくとも１つの犠牲パッドとが形成されており、
    前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記少なくとも１つの犠牲パッドを含み、前記少なくとも１つのバンプ用パッドを含まない、
    試験方法。
  2. 個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、
    前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、
    前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと
    を備え、
    前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記パネルレベルパッケージの前記第２面における前記複数のデバイスのそれぞれに隣接する領域から露出しているテスト端子またはピン、および、前記パネルレベルパッケージの前記第２面における前記複数のデバイス上のバンプ、のうちの少なくとも何れかを含む、
    試験方法。
  3. 前記少なくとも１つのデバイスには、前記バンプが前記テスト端子またはピンよりも多く形成されており、
    前記試験することは、前記試験回路が、前記少なくとも１つのデバイスの前記テスト端子またはピンに前記少なくとも１つの接触子を電気的に接続させた状態で前記少なくとも１つのデバイスを試験した後、前記少なくとも１つのデバイスの前記バンプに前記少なくとも１つの接触子を電気的に接続させた状態で前記少なくとも１つのデバイスを試験することを含む、
    請求項２に記載の試験方法。
  4. 個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、
    前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、
    前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと
    を備え、
    前記接触させることは、前記少なくとも１つの接触子が設けられたコンタクタ、および、前記パネルレベルパッケージのそれぞれが有する、互いに対応する位置決め用部材を用いて、前記コンタクタおよび前記パネルレベルパッケージを位置決めしてから、前記少なくとも１つの端子に前記少なくとも１つの接触子をそれぞれ接触させることを含む、
    試験方法。
  5. 個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、
    前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、
    前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと、
    前記試験することよりも前に、前記少なくとも１つのデバイスの温度を目標温度に近づける温度制御を実行することと
    を備える試験方法。
  6. 前記温度制御を実行することは、前記載置部に設けられた温度調整部によって前記パネルレベルパッケージの前記第１面を均一に前記目標温度に近づけることを含む、
    請求項５に記載の試験方法。
  7. 個片化前の複数のデバイスが形成されたパネルレベルパッケージを載置部に載置することと、
    前記パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に、試験回路の少なくとも１つの端子に電気的に接続された少なくとも１つの接触子をそれぞれ接触させることと、
    前記試験回路が前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと
    を備え、
    前記試験回路は、第１試験回路、および、前記第１試験回路よりも高い試験周波数で前記少なくとも１つのデバイスの試験を行う第２試験回路を含み、
    前記試験することは、前記第１試験回路を用いて前記少なくとも１つのデバイスの試験を行った後、前記第２試験回路を用いて前記少なくとも１つのデバイスの試験を行うことを含む、
    試験方法。
  8. 前記試験することは、前記少なくとも１つのデバイスの動作を個別に確認するためのファンクショナルテストを実行することを含む、
    請求項１から７の何れか一項に記載の試験方法。
  9. 前記載置することよりも前に、複数の半導体チップの動作を個別に確認するためのファンクショナルテストを実行して、その結果として良品と判定した複数の半導体チップを用いて前記複数のデバイスを形成することを更に備える、
    請求項１から７の何れか一項に記載の試験方法。
  10. 前記パネルレベルパッケージにおいて、前記複数のデバイスはマトリクス状に配列され、
    前記パネルレベルパッケージにおける前記マトリクスの行方向の一辺側に設けられ、前記複数のデバイスのうち各行の各デバイスの内部回路に対して複数の引出配線を介して接続される複数の接触端子に、試験回路の複数の端子に電気的に接続された複数の接触子をそれぞれ接触させることと、
    前記試験回路が前記複数の接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験することと、
    を更に備える、請求項１から７の何れか一項に記載の試験方法。
  11. 個片化前の複数のデバイスが形成されたパネルレベルパッケージにおける前記複数のデバイスを請求項１から７の何れか一項に記載の試験方法により試験することと、
    前記パネルレベルパッケージから前記複数のデバイスを切り出して個片化することと
    を備える製造方法。
  12. 個片化後の複数のデバイスを、前記試験回路による試験の結果を用いて選別することを更に備える、
    請求項１１に記載の製造方法。
  13. 個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、
    パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、
    前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路と
    を備え、
    前記コンタクタは、前記パネルレベルパッケージの前記第２面においてバンプが搭載されていない前記少なくとも１つのデバイスの前記少なくとも１つの端子に、前記少なくとも１つの接触子をそれぞれ接触させ、
    前記少なくとも１つのデバイスには、前記パネルレベルパッケージの前記第２面において、バンプが搭載されるための少なくとも１つのバンプ用パッドと、バンプが搭載されない少なくとも１つの犠牲パッドとが形成されており、
    前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記少なくとも１つの犠牲パッドを含み、前記少なくとも１つのバンプ用パッドを含まない、
    試験装置。
  14. 個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、
    パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、
    前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路と
    を備え、
    前記少なくとも１つのデバイスの前記少なくとも１つの端子は、前記パネルレベルパッケージの前記第２面における前記複数のデバイスのそれぞれに隣接する領域から露出しているテスト端子またはピン、および、前記パネルレベルパッケージの前記第２面における前記複数のデバイス上のバンプ、のうちの少なくとも何れかを含む、
    試験装置。
  15. 個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、
    パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、
    前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路と
    を備え、
    前記コンタクタは、前記パネルレベルパッケージが有する位置決め用部材に対応する位置決め用部材を有し、
    前記コンタクタは、前記コンタクタおよび前記パネルレベルパッケージのそれぞれの前記位置決め用部材を用いて前記パネルレベルパッケージと位置決めしてから、前記少なくとも１つの端子に前記少なくとも１つの接触子をそれぞれ接触させる、
    試験装置。
  16. 個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、
    パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、
    前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路と
    を備え、
    前記試験回路は、前記少なくとも１つのデバイスを試験する前に、前記少なくとも１つのデバイスの温度を目標温度に近づける温度制御を実行する、
    試験装置。
  17. 個片化前の複数のデバイスが形成されたパネルレベルパッケージが載置される載置部と、
    パネルレベルパッケージにおける前記載置部側の第１面とは反対側の第２面に露出する、前記複数のデバイスのうちの少なくとも１つのデバイスの少なくとも１つの端子に少なくとも１つの接触子をそれぞれ接触させるコンタクタと、
    前記少なくとも１つの接触子に電気的に接続された少なくとも１つの端子を有し、前記少なくとも１つの接触子を介して電気的に接続された前記少なくとも１つのデバイスを試験する試験回路と
    を備え、
    前記試験回路は、第１試験回路、および、前記第１試験回路よりも高い試験周波数で前記少なくとも１つのデバイスの試験を行う第２試験回路を含み、
    前記試験回路は、前記第１試験回路を用いて前記少なくとも１つのデバイスの試験を行った後、前記第２試験回路を用いて前記少なくとも１つのデバイスの試験を行う、
    試験装置。
JP2022072591A 2022-04-26 2022-04-26 試験方法および製造方法 Active JP7317176B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022072591A JP7317176B1 (ja) 2022-04-26 2022-04-26 試験方法および製造方法
CN202310236840.7A CN116960013A (zh) 2022-04-26 2023-03-13 试验方法、试验装置及制造方法
KR1020230033124A KR20230151885A (ko) 2022-04-26 2023-03-14 시험 방법 및 제조 방법
US18/190,947 US20230343652A1 (en) 2022-04-26 2023-03-27 Test method and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022072591A JP7317176B1 (ja) 2022-04-26 2022-04-26 試験方法および製造方法

Publications (2)

Publication Number Publication Date
JP7317176B1 true JP7317176B1 (ja) 2023-07-28
JP2023161931A JP2023161931A (ja) 2023-11-08

Family

ID=87378536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022072591A Active JP7317176B1 (ja) 2022-04-26 2022-04-26 試験方法および製造方法

Country Status (4)

Country Link
US (1) US20230343652A1 (ja)
JP (1) JP7317176B1 (ja)
KR (1) KR20230151885A (ja)
CN (1) CN116960013A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190101583A1 (en) 2017-09-30 2019-04-04 Intel Corporation Electronic device package
US20200051902A1 (en) 2016-12-30 2020-02-13 Innolux Corporation Package structure and manufacturing method thereof
JP2020197430A (ja) 2019-05-31 2020-12-10 株式会社アドバンテスト 試験装置、試験方法およびプログラム
US20210313298A1 (en) 2020-04-06 2021-10-07 Raxium, Inc. Display assemblies
CN113611623A (zh) 2021-07-29 2021-11-05 矽磐微电子(重庆)有限公司 芯片封装结构的良率测试方法
KR102361861B1 (ko) 2020-07-28 2022-02-11 마이크로 인스펙션 주식회사 팬 아웃 패널 레벨 패키지의 회로 검사방법
JP2022131940A (ja) 2021-02-26 2022-09-07 株式会社アドバンテスト 試験装置、試験方法およびプログラム

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6716363B2 (ja) 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200051902A1 (en) 2016-12-30 2020-02-13 Innolux Corporation Package structure and manufacturing method thereof
US20190101583A1 (en) 2017-09-30 2019-04-04 Intel Corporation Electronic device package
JP2020197430A (ja) 2019-05-31 2020-12-10 株式会社アドバンテスト 試験装置、試験方法およびプログラム
US20210313298A1 (en) 2020-04-06 2021-10-07 Raxium, Inc. Display assemblies
KR102361861B1 (ko) 2020-07-28 2022-02-11 마이크로 인스펙션 주식회사 팬 아웃 패널 레벨 패키지의 회로 검사방법
JP2022131940A (ja) 2021-02-26 2022-09-07 株式会社アドバンテスト 試験装置、試験方法およびプログラム
CN113611623A (zh) 2021-07-29 2021-11-05 矽磐微电子(重庆)有限公司 芯片封装结构的良率测试方法

Also Published As

Publication number Publication date
CN116960013A (zh) 2023-10-27
US20230343652A1 (en) 2023-10-26
JP2023161931A (ja) 2023-11-08
KR20230151885A (ko) 2023-11-02

Similar Documents

Publication Publication Date Title
US11852678B2 (en) Multi-input multi-zone thermal control for device testing
US8513969B2 (en) Apparatus and method of testing singulated dies
US6313653B1 (en) IC chip tester with heating element for preventing condensation
EP3218729B1 (en) Assembling devices for probe card testing
JP2000009798A (ja) Ｉｃ試験装置
US11035898B1 (en) Device and method for thermal stabilization of probe elements using a heat conducting wafer
US20060152239A1 (en) Wafer burn-in system with probe cooling
JPWO2008142754A1 (ja) 電子部品試験装置及び電子部品試験方法
JP4570208B2 (ja) 試験済み電子部品の分類制御方法
JP7317176B1 (ja) 試験方法および製造方法
JP7281579B1 (ja) 試験方法、製造方法、パネルレベルパッケージおよび試験装置
JP2006317346A (ja) プロービングシステム及びプローバ
JP2001033519A (ja) 電子部品試験装置用インサート
TW202409585A (zh) 試驗方法、試驗裝置及製造方法
JP2008008895A (ja) 半導体デバイスの検査装置および半導体デバイスの検査方法
TWI811276B (zh) 無套組之取放式分類機
JPWO2009107231A1 (ja) 電子部品移載装置およびそれを備えた電子部品試験装置
JP2000074987A (ja) 電子部品試験装置
WO2022101870A1 (en) Manufacturing method of semiconductor electronic devices based on operations on a lead-frame
KR20210128739A (ko) 반도체 소자 검사장치 및 이를 구비하는 자동 검사장비
WO2009104267A1 (ja) 電子部品の移載方法およびそれを実行するための制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230718

R150 Certificate of patent or registration of utility model

Ref document number: 7317176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150