JPH0949862A

JPH0949862A - プロービング位置検出方法及びプロービング位置補正方法及び電子回路検査方法

Info

Publication number: JPH0949862A
Application number: JP7200961A
Authority: JP
Inventors: Yukio Sekiya; 幸雄関屋; Sadao Kakizawa; 貞雄柿沢; Tsutomu Hayase; 力早瀬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-08-07
Filing date: 1995-08-07
Publication date: 1997-02-18

Abstract

(57)【要約】【課題】従来の部品が実装された部品実装プリント板
上でプローブを接触させる位置を検出する方法では部品
が実装された部品実装プリント板上を見ながら１ポイン
トずつ、教示していたため、プロービング位置の教示に
時間がかかっていた。【解決手段】部品未実装のプリント板より導体パター
ンを検出し、部品が実装されたプリント板より部品の配
置パターンを検出し、導体パターンと部品配置パターン
との論理和から部品配置パターンを減ずることにより一
括して部品が実装されたプリント板表面に表出する導体
パターンを得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はプロービング位置検
出方法及びプリント回路基板検査方法に係り、特に、数
本のプローブを検査ポイントに接触させて検査を行なう
際に用いられるプロービング位置検出方法及びプリント
回路基板検査方法に関する。

【０００２】部品が表面実装されたプリント回路板の半
田付不良、部品実装不良、部品不良を検出する手段とし
て数本のプローブを検査ポイントに接触させて検査を行
なうフライングプローブ方式ＩＣＴ（インサーキットテ
スタ）なるものが用いられている。フライングプローブ
方式ＩＣＴでは予め、接触ポイントとそのポイントにお
ける測定方法／測定規格値を教示し、予め教示されたポ
イントで予め教示された測定方法／測定規格値で測定を
行なう。

【０００３】一方、プリント回路板は高密度化されてお
り、フライングプローブ方式のＩＣＴでテストを行なう
際にはプロービングポイントや測定方法も増加している
ため、テストの際の教示の負担が大きくなってきてい
る。

【０００４】

【従来の技術】図１９にフライングプローブ方式ＩＣＴ
の検査データ構造図を示す。検査の順番を定めるステッ
プ番号、測定部品の名称、測定回路を決める測定方法、
判定規格（下限値、基準値、上限値、プロービング座標
より構成される。検査に先立ち、ステップ毎にこれらの
データが作成される。

【０００５】このとき、プローブの接触ポイントを教示
する方法としては、ＸＹステージにカメラ、接触針等を
つけ、試験対象プリント板上の接触ポイント座標を１ポ
イント毎取り込む方法（ａ）と、ＣＡＤデータを用いて
接触ポイント座標を求める方法（ｂ）がある。ＣＡＤデ
ータが整っていて、データ変換システムが有る場合は、
（ｂ）の方法が有効であるが、ほとんどの場合は、
（ａ）の方法で接触ポイント座標を求めていた。

【０００６】プローブを教示したポイントに接触させる
場合、プリント板の固定精度のバラツキ、基板のそり等
によりズレが生ずる。このため、プリント板上に位置補
正用の基準マークを付け、そのマークを画像認識するこ
とで、基板の位置補正を行う。基板全体の位置補正は、
測定を実行する前に基板補正マークの画像認識により行
われ、その結果は、全測定ステップのプロービング座標
に反映される。

【０００７】微細ピッチ箇所をプローブで接触させる場
合は、その付近に設けたポイント補正マークの画像認識
により行われ、その結果は、補正が行われた後の特定の
範囲のステップのみ反映されていた。フライングプロー
ブ方式ＩＣＴの測定方法としては、Ｌ，Ｃ，Ｒ部品の定
数測定、配線パターンの導通チェック、トランジスタや
ＩＣ等ダイオード特性を持つ部品のダイオード特性チェ
ックがあり、データ作成時には、各ポイント毎に測定方
法を定め、良品データ吸い上げまたは回路図より判定規
格を設定する。

【０００８】ＩＣ検査の測定系では、端子間に直流定電
流源より電流を流し、電圧計で端子間の電圧を測定す
る。ダイオード測定の場合は、判定回路に従い、測定値
が規格内にあるか判定する。しかし、測定端子がＧＮＤ
接続端子であった場合は、ＧＮＤ端子間とのショート検
査が必要となり、判定回路がかわる。また測定端子が未
使用のオープン端子であった場合は、オープン検査とな
り、判定回路がかわる。また、このとき、従来の測定で
は図１８に示すように２つのプローブ間の電圧に応じて
判定異常が行われていた。

【０００９】

【発明が解決しようとする課題】しかるに、従来のプロ
ーブの接触ポイントを１ポイントづつ取り込む必要があ
り、取り込みに時間がかかり、見逃しにより取り込みミ
スも生じやすい。また、微細ピッチ箇所のプロービング
精度を向上させるポイント補正は、測定ステップ毎プロ
ービングポイント付近に定めた位置補正用の基準マーク
を利用して行われるが、同時に接触するプローブの間隔
が広い場合は、プロービングポイントの一方が基準マー
クの補正エリアから離れてしまい、そのポイントの補正
誤差が大きくなる。

【００１０】また、従来の判定方法ではＧＮＤ接続端子
や未使用のオープン端子の場合、データ作成時に回路図
や部品仕様書を見ながら測定スキップするか、測定方法
を変更する必要があり、とくに端子数が多いＩＣの場合
は、設定に多大な時間を要する。

【００１１】さらに、ＩＣの半田ブリッジは、隣接端子
のオープン検査が実行されるが、オープン検査では、図
１８（Ｂ）のように隣接端子間にショート不良があって
も、プローブが接触不良の場合は、図１８（Ａ）のオー
プンと同じ状態となり、良品と判定してしまう問題点が
あった。

【００１２】本発明は、上記の点に鑑みてなされたもの
で、プロービング位置の検出を容易かつ迅速に行なえる
プロービング位置検出方法及びプロービング位置補正方
法及び電子回路検査方法を提供することを目的とする。

【００１３】

【課題を解決するための手段】図１に本発明の請求項１
の原理図を示す。本発明は部品が実装された部品実装プ
リント板上でプローブを接触させるプロービング位置を
検出するプロービング位置検出方法であって、第１の手
順１は、前記部品実装プリント板の前記部品が実装され
ていない状態のプリント配線板４上の導体パターン５を
検知する。

【００１４】第２の手順２は、前記部品実装プリント板
６上に実装された部品の部品配置パターンを検知する。
第３の手順３は、前記第１の手順で検知された前記導体
パターンと、前記第２の手順で検知された前記部品配置
パターンとより前記部品実装プリント板上に表出する表
出導体パターンを求め、プロービング可能な位置Ｐを検
出する。

【００１５】請求項２は、前記第３の手順は前記導体パ
ターンと前記部品配置パターンとの論理和から前記部品
配置パターンを減算することにより実装プリント板から
導体パターンが表出した表出導体パターンを求める第４
の手順と、前記表出導体パターンの一連の領域毎の重心
を求め、該重心をプロービング位置として認識する第５
の手順とを有することを特徴とする。

【００１６】請求項３は、プローブを接触させる位置を
該プローブを接触させる接触対象の位置に応じて補正す
るプロービング位置補正方法において、前記接触対象を
分割して、分割した領域毎に予め設定された位置からの
ズレ量を検出するズレ量検出手順と、前記ズレ量検出手
順で検出された分割した領域毎にズレ量に応じて前記プ
ローブを接触させる位置の補正を行なうプロービング位
置補正手順とを有することを特徴とする。

【００１７】請求項４は、前記補正手順は前記ズレ量検
出手順で検出された分割領域毎のズレ量に応じて各分割
領域毎に所定の点をズレ量に応じた点に変換する補正式
を生成する補正生成手順と、前記補正式生成手順で生成
された補正式によりプロービング位置をズレ量に応じた
位置に変換する位置変換手順とを有することを特徴とす
る。

【００１８】請求項５は、プローブが接触された箇所に
対して予め決められた測定を行なうことにより回路の検
査を行なう電子回路検査方法において、前記プローブ箇
所の信号を検知することによりプローブ箇所に応じた測
定方法を判別する測定方法判別手順と、前記測定方法判
別手順で判別された測定方法に応じて各プローブ箇所を
測定する測定手順とを有することを特徴とする。

【００１９】請求項６では、前記測定方法判別手順は複
数端子間の信号を検知する検知手順を有し、前記測定手
順は前記検知手順で検知された信号に応じて前記プロー
ブの接触異常を検知する接触異常検知手順を有すること
を特徴とする。

【００２０】

【発明の実施の形態】以下に、フライングプローブ方式
インサーキットテスタの検査データ作成方法及び検査方
法の実施例を説明する。先ず、プロービング座標を検出
する方法について説明する。

【００２１】図２は、プロービング座標を一括抽出する
装置の構成図を示す。プロービング位置検出装置１１は
導体パターン画像を求めるための部品搭載前のプリント
基板１２を撮像し、プリント基板１２の画像を電気信号
に変換する撮像機１３，撮像機１３からの画像信号を表
面の導体パターン１４が得られるしきい値レベルＶ１で
２値化する２値化処理装置１５，２値化処理装置１５で
２値化された導体パターン１４の画像ａをディジタル化
し、格納する画像メモリ１６と、部品画像を求めるため
プリント基板１２に部品１７を実装した実装プリント板
１８を全面にわたって、基板表面からの高さを測定する
高さセンサ１９，高さセンサ１９からの信号を部品１７
の画像ｂが得られるしきい値レベルＶ２で２値化する２
値化処理装置２０，２値化処理装置２０で２値化された
部品画像をディジタル化し、格納する画像メモリ２１
と、画像メモリ１５と画像メモリ１９とのデータを後述
するように演算処理し、プロービング範囲を示す画像を
抽出する演算回路２２，演算回路２２で処理された求め
た画像ｃを格納する画像メモリ２３と、プロービングポ
イントを抽出するため、画像メモリ２３に格納された画
像ｃの孤立パターンの重心座標Ｏを求める重心座標算出
回路２４，重心座標算出回路２４で求めたプロービング
ポイントの座標値を格納するプロービング座標格納ファ
イル２５より構成される。演算処理回路２２には画像
メモリ１６よりプリント基板１２の導体パターン１４の
画像ａが供給されると共に画像メモリ２１より実装プリ
ント板１８上での部品１７の画像ｂが供給され、導体パ
ターン画像ａと部品画像ｂの論理和（ａorｂ）から部品
画像ｂを減算する演算処理（（ａorｂ）−ｂ）が行なわ
れる。

【００２２】図３，４に本発明のプロービング位置検出
装置の一実施例の動作説明図を示す。図３（Ａ）はプリ
ント基板１２の導体パターン１４の画像ａ，図３（Ｂ）
は実装プリント板１８上の部品１７の画像Ｂ，図３
（Ｃ）は画像ａと画像ｂとの論理和（ａorｂ）の画像
ｃ，図３（Ｄ）は画像ｃから画像（Ｂ）を減算したプロ
ービングポイントの範囲を示す画像を示す。

【００２３】演算処理回路２２では画像メモリ１６に格
納された例えば図３（Ａ）に示すような導体パターンの
画像ａと画像メモリ２１に格納された例えば図３（Ｂ）
に示すような部品の画像ｂとの論理和を算出し、図３
（Ｃ）に示すような画像ａor画像ｂの画像ｃを得た後、
図３（Ｃ）に示すような画像ａと画像ｂとの論理和から
図３（Ｂ）に示す部品の画像ｂを減ずることにより図３
（Ｄ）に示すように導体パターンのうち部品１７の影
（下部）とならず、表面に表出した部分の画像ｃを得
て、画像メモリ２３に格納する。

【００２４】図４にプロービング座標データ生成回路の
動作説明図を示す。図４（Ａ）は画像メモリ２３の格納
画像ｃ，（Ｂ）はプロービング座標格納ファイル内容、
（Ｃ）は実装図、（Ｄ）は検査用データ内容を示す。プ
ロービング座標データ生成回路２４では例えば図４
（Ａ）に示されるようなプリント基板１２の表面に表出
した導体パターンを示す画像ｃを画像メモリ２３より取
り込み、画像ｃの各導体パターンの領域Ｓ₁〜Ｓ₁₂の重
心Ｏ₁〜Ｏ₁₂を求め、重心Ｏ₁〜Ｏ₁₂の座標（Ｘ₁，Ｙ
₁），（Ｘ₂，Ｙ₂）…（Ｘ₁₂，Ｙ₁₂）をプロービング
ポイントとして領域Ｓ₁〜Ｓ₁₂毎にプロービング座標格
納ファイル２５に格納する。

【００２５】プロービング座標格納ファイル２５に格納
されたデータは検査時に検査装置に格納される。本実施
例によれば、撮像装置により一括してプリント基板の画
像を読み取り、プロービングポイントを一つずつ読み込
む必要がなく、検査に必要なデータの作成を容易に行な
えると共にデータの取り込みミスもなくなる。

【００２６】図５にプロービング位置検出装置の他の実
施例のブロック構成図を示す。同図中、図２と同一構成
部分には同一符号を付し、その説明は省略する。本実施
例は図３に示す様に、部品２６を予め基板１２とは明度
の異なる色で塗り、プリント基板１２に実装し、明度の
異なる部品が実装された部品実装プリント板２７を、導
体パターン画像ａを求める撮像機１３で撮像し、２値化
処理装置１５により、スイッチＳＷ₂により切換えられ
る導体パターンを得るのとは異なる２値化レベルＶ３で
２値化し、部品画像ｂを求め、ＳＷ₁を切換えることに
より画像メモリ２１に格納する。

【００２７】本実施例によれば、撮像機１３及び２値化
処理装置１５が一つで済む。図６に本発明の検査装置の
一実施例のブロック構成図を示す。検査装置は実装プリ
ント基板１８に接触し、検査信号を検知するプローブ３
２，３３，３４，プローブ３２，３３，３４を駆動し、
プローブ３２，３３，３４の位置を決めるプローブ駆動
部３５，３６，３７，実装プリント基板１８を撮像する
撮像装置３８，撮像装置３８を駆動し、撮像装置３８の
位置を決める撮像装置駆動部３９，プローブ３２，３
３，３４に供給する信号を制御したり、プローブ３２，
３３，３４からの得られる検査信号を処理する測定系４
０，プローブ駆動部３５，３６，３７を制御して、プロ
ーブ３２，３３，３４の位置を制御するプローブ駆動系
４１より構成される。

【００２８】図７に本発明の検査装置の一実施例のプロ
ーブ駆動系のブロック構成図を示す。プローブ駆動系４
１は検査データ格納ファイルからデータを読出すデータ
読出部４２，データ読出部４２から読み出されたデータ
を順次格納するプロービング座標格納レジスタ４３，プ
ロービング座標格納レジスタ４３に保持された検査を行
なおうとする座標データを保持する駆動座標レジスタ４
４，駆動座標レジスタ４４に保持された座標データに応
じて撮像装置駆動部３９を制御する駆動制御部４５，次
のポイントに移動された撮像装置３８からの画像を画像
処理する画像処理部４６，画像処理部４６で得られた画
像より実装プリント板１８上の補正マークの座標を抽出
する座標抽出部４７，プロービング座標格納レジスタ４
３に格納された座標データを座標抽出部４７で抽出され
た補正マークの座標データに応じて後述するように補正
する座標補正演算部４８，座標補正演算部４８で補正さ
れたプロービング座標データを保持する座標レジスタ４
９，座標レジスタ４９に保持された座標データに応じて
プローブ駆動部３５，３６，３７を制御するプローブ駆
動制御部５０より構成される。

【００２９】図８に本発明の検査装置の一実施例の補正
演算部のブロック構成図を示す。補正演算部４８は各プ
ローブの座標毎にデータを補正する。補正演算部４８は
補正エリアに応じた補正式が格納された補正式／補正エ
リア格納レジスタ５１，補正式／補正エリア格納レジス
タ５１から補正エリアに応じた補正式を読み出すレジス
タ読出回路５２，レジスタ設定回路５２に順次アドレス
を供給するアドレスカウンタ５３，レジスタ読出回路５
２により補正式／補正エリア格納レジスタ５１から読み
出された補正エリアのＸ座標の上限値ＭＡＸ（Ｘ_N），
下限値ｍｉｎ（Ｙ_N）及び、プロービング座標格納レジ
スタ４３に格納されたプロービング座標（Ｘ_M，Ｙ_M）
に応じて補正式の出力を制御する補正式供給制御回路５
４，補正式供給制御回路５４を介して供給されるＸ座標
補正式によりプロービング座標格納レジスタ４３に格納
されたプロービング座標のＸ座標Ｘ_Mを補正するＸ座標
補正演算回路５５，補正式供給制御回路５４を介して供
給されるＹ座標補正式によりプロービング座標格納レジ
スタ４３に格納されたプロービング座標のＹ座標Ｙ _Mを
補正するＹ座標補正演算回路５６より構成される。

【００３０】補正式／補正エリア格納レジスタ５１には
レジスタアドレスＡ₁〜Ａ_n+1毎にＸ座標の補正式ｆ₁
（ｘ，ｙ）〜ｆ_n+1（ｘ，ｙ），Ｙ座標の補正式ｇ
₁（ｘ，ｙ）〜ｇ_n+1（ｘ，ｙ），各アドレスに対応す
る補正エリアのＸ座標の下限値ｍｉｎ（Ｘ₁）〜ｍｉｎ
（Ｘ_n+1），上限値ＭＡＸ（Ｘ₁）〜ＭＡＸ
（Ｘ_n+1），Ｙ座標の下限値ｍｉｎ（Ｙ₁）〜ｍｉｎ
（Ｙ_n+1），上限値ＭＡＸ（Ｙ₁）〜ＭＡＸ（Ｙ_n+1）
が格納されている。

【００３１】補正式供給制御回路５４はコンパレータ５
７，５８，５９，６０，論理積回路６１，６２，６３，
ゲートスイッチ６４，６５より構成され、プロービング
座標（Ｘ_M，Ｙ_M）の位置に応じた補正式を選択して
Ｘ，Ｙ座標補正演算回路５５，５６に供給する。

【００３２】コンパレータ５７はプロービング座標格納
レジスタ４３に格納されたＸ座標Ｘ _Mと、レジスタ読出
回路５２により補正式／補正エリア格納レジスタ５１か
ら読み出された補正エリアのＸ座標の最大値ＭＡＸ（Ｘ
_N）とを比較し、Ｘ座標Ｘ_Mが補正エリアのＸ座標の最
大値ＭＡＸ（Ｘ_N）より小さければ、ハイレベル、大き
ければ、ローレベルを出力する。コンパレータ５８はプ
ロービング座標格納レジスタ４３に格納されたＸ座標Ｘ
_Mと補正エリアのＸ座標の最小値ｍｉｎ（Ｘ_N）とを比
較し、Ｘ座標Ｘ_Mが補正エリアのＸ座標の最小値ｍｉｎ
（Ｘ_N）より大きければハイレベル、小さければローレ
ベルを出力する。コンパレータ５９はプロービング座標
格納レジスタ４３に格納されたＹ座標Ｙ_Mと、レジスタ
読出回路５２により補正式／補正エリア格納レジスタ５
１から読み出された補正エリアのＹ座標の最大値ＭＡＸ
（Ｙ_N）とを比較し、Ｙ座標Ｙ_Mが補正エリアのＹ座標
の最大値ＭＡＸ（Ｙ_N）より大きければ、ハイレベル、
小さければローレベルを出力する。

【００３３】コンパレータ６０はプロービング座標格納
レジスタ４３に格納されたＹ座標Ｙ _Mとレジスタ読出回
路５２により補正式／補正エリア格納レジスタ５１から
読み出された補正エリアのＹ座標の最小値ｍｉｎ
（Ｙ_N）とを比較し、Ｙ座標Ｙ_Mが補正エリアのＹ座標
の最小値ｍｉｎ（Ｙ_N）より大きければハイレベル、小
さければローレベルを出力する。

【００３４】コンパレータ５７，５８の出力は論理積回
路６１に供給される。論理積回路６１はコンパレータ５
７，５８の出力の論理積を出力する。論理積回路６１の
出力はプロービング座標のＸ座標Ｘ_Mが補正エリアのＸ
座標の最大値ＭＡＸ（Ｘ）と最小値ｍｉｎ（Ｘ）との間
にあるとき、ハイレベル、最大値ＭＡＸ（Ｘ）と最小値
ｍｉｎ（Ｘ）との間からはずれているときにはローレベ
ルとなる。

【００３５】コンパレータ５９，６０の出力の論理積回
路６２に供給される。論理積回路６２はコンパレータ５
９，６０の出力の論理積を出力する。論理積回路６２の
出力はプロービング座標のＹ座標Ｙ_Mが補正エリアのＹ
座標の最大値ＭＡＸ（Ｙ）と最小値ｍｉｎ（Ｙ）との間
にあるときハイレベルとなり、最大値ＭＡＸ（Ｙ）と最
小値ｍｉｎ（Ｙ）との間からはずれているときにはロー
レベルとなる。

【００３６】論理積回路６１の出力及び論理積回路６２
の出力は論理積回路６３に供給される。論理積回路６３
は論理積回路６１，６２の出力の論理積を出力する。論
理積回路６３の出力は論理積回路６１の出力がハイレベ
ル、つまり、Ｘ座標Ｘ_Mが補正エリアのＸ座標の最大値
ＭＡＸ（Ｘ）と最小値ｍｉｎ（Ｘ）との間に存在し、か
つ、論理積回路６２の出力がハイレベル、つまり、Ｙ座
標Ｙ_Mが補正エリアのＹ座標の最大値ＭＡＸ（Ｙ）と最
小値ｍｉｎ（Ｙ）との間に存在する、つまり、プロービ
ング座標（Ｘ_M，Ｙ_M）が補正エリア内に存在すると
き、ハイレベルとなり、それ以外のとき、つまり、プロ
ービング座標（Ｘ_M，Ｙ_M）が補正エリア外にあると
き、ローレベルとなる。

【００３７】論理積回路６３の出力はゲートスイッチ６
４に供給される。ゲートスイッチ６４は論理積回路６３
の出力がハイレベルのとき、オンとなり補正式／補正エ
リア格納レジスタ５１から読み出された最大値ＭＡＸ
（Ｘ），最小値ｍｉｎ（Ｙ）で決定される補正エリアに
対応する補正式をＸ座標補正演算回路５５，Ｙ座標補正
演算回路５６に供給する。

【００３８】Ｘ座標補正演算回路５５はレジスタ読出回
路５７からゲートスイッチオン時に供給されたＸ座標方
向の補正式ｆ（ｘ，ｙ）、例えば、ａｘ＋ｂｙ＋ｃ
（ａ，ｂ）は基板の傾き、ｃはλ方向へのずれ量に応じ
て設定される定数）にプロービング座標格納レジスタ４
３に保持されたＸ座標ｘ，Ｙ座標ｙを代入し、補正後の
Ｘ座標ｘを算出する。

【００３９】Ｙ座標補正演算回路５６はレジスタ読出回
路５７からゲートスイッチオン時に供給されたＸ座標方
向の補正式ｇ（ｘ，ｙ）、例えばａ’ｘ＋ｂ’ｙ＋ｃ’
（ａ’，ｂ’は基板の傾き、ｃはｙ方向へのずれ量に応
じて設定される定数）、にプロービング座標格納レジス
タ４３に保持されたＸ座標Ｘ及びＹ座標Ｙを代入し、補
正後のＹ座標Ｙを算出する。

【００４０】Ｙ座標補正演算回路５６で算出されたＸ座
標がプロービング位置のＸ座標として駆動部に出力さ
れ、Ｙ座標補正演算回路５６で算出されたＹ座標がプロ
ービング位置のＹ座標として出力される。図９に本発明
の検査装置の一実施例のプロービング位置補正動作のフ
ローチャートを示す。プロービングポイントの位置補正
は検査データ時に実行され、検査すべき基板が変わる毎
に実行される。プロービング駆動系ではまず撮像装置を
予め設定された第１の位置に移動させ、実装プリント基
板１８上に予めエリア毎に形成された複数ケ所のポイン
ト補正マークＭ_1-1〜Ｍ_1-nを撮像し、ポイント補正マ
ークＭ₁が本来あるべき位置とのズレ量に応じてｘ座標
方向の補正式ｆ（ｘ，ｙ），ｙ座標方向の補正式ｇ
（ｘ，ｙ）を生成する（ステップＳ１_-1）。

【００４１】ステップＳ１_-1で生成された補正式ｆ
（ｘ，ｙ），ｇ（ｘ，ｙ）は補正式／補正エリア格納レ
ジスタ５１に格納する（ステップＳ１_-2）。次に補正式
ｆ（ｘ，ｙ），ｇ（ｘ，ｙ）に対応するポイント補正エ
リアの範囲が補正式／補正エリア格納レジスタ５１に格
納する（ステップＳ１_-3）。

【００４２】次に撮像装置を移動させ、ポイント補正マ
ークＭ₁とは異なる第２の位置に予め設定されたポイン
ト補正マークＭ₂を撮像し、ポイント補正マークＭ₂の
第２の位置を撮像したときに存在すべき位置とのズレ量
に応じてｘ座標方向の補正式ｆ₂（ｘ，ｙ），ｙ座標方
向の補正式ｇ₂（ｘ，ｙ）を生成する（ステップＳ
１ _-4）。

【００４３】次にステップＳ１_-4で生成された補正式を
補正式／補正エリア格納レジスタ５１の次のアドレスに
格納する（ステップＳ１_-5）。次にステップＳ１_-3と同
様に補正式／補正エリア格納レジスタ５１に格納する
（ステップＳ１_-6）。ステップＳ１_-1〜Ｓ１_-3及びステ
ップＳ１_-4〜Ｓ１_-6の要領でポイント補正マークＭ_n+1
の補正式及び補正エリア範囲を読み込む（ステップＳ１
_-7〜Ｓ１_-10）。

【００４４】以上により補正式／補正エリア格納レジス
タ５１が完成する。次に、図８に示す回路により検査デ
ータ格納ファイルより座標データを抽出し、補正エリア
内か否かが判断され、補正エリア内のプロービング座標
に対して補正エリア毎に設定された補正式Ｘ＝ｆ_N（ｘ
_M，ｙ_M），Ｙ＝Ｇ_N（ｘ_M，ｙ_M）により補正が行な
われ、補正式により補正された座標（Ｘ，Ｙ）にプロー
ブ３５を移動する（ステップＳ１_-11〜Ｓ１_-15）。

【００４５】同様に他のプローブ３６，３７に対しても
補正が行なわれ、補正された座標（Ｘ，Ｙ）にプローブ
３６，３７が移動される（ステップＳ１_-16）。次にプ
ローブ３５，３６，３７がプローブポイントに接触さ
れ、測定系４０により測定及び判定が行なわれる（ステ
ップＳ１_-17）。

【００４６】図１１に測定系４０のブロック構成図を示
す。測定系４０はプローブ３５，３６，３７の接続を切
換えるスキャナ部６５，スキャナ部６５を介してプロー
ブ３５，３６，３７に電流を供給したり、プローブ３５
の電圧電流を計測したりする測定部６６，測定部６６の
動作を制御すると共にプローブ３５，３６，３７が接触
した部品の検査結果を判定する制御・判別部６７，制御
・判別部６７の動作を指示する入力装置６８，制御・判
別部６７に測定のための検査データを供給する検査デー
タファイル６９，検査状況や検査結果を表示する表示装
置７０，検査結果をプリントアウトするプリンタ７１等
より構成される。スキャナ部６５は測定部６６を構成す
る直流定電圧源７２，直流定電流源７３，電圧計７４，
電流計７５等が夫々接続された信号線７６，直流定電圧
源７２，直流定電流源７３，電圧計７４，電流計７５と
夫々の信号線７６間に接続されたスイッチＳＷ₄〜ＳＷ
_n，各プローブ３５，３６，３７と各信号線７６とを接
続する接続線７７，接続線７７と各信号線７６とを接続
する接続線７７，接続線７７とプローブ３５，３６，３
７との接続をオン／オフするスイッチＳＷ₁，ＳＷ₂，
ＳＷ₃より構成され、プローブ３５，３６，３７の機能
をスイッチＳＷ₁〜ＳＷ_nの切換えにより制御できる構
成とされている。

【００４７】図１２，図１３に制御・判別部６７の測定
方法判別動作を説明するための図である。制御・判別部
６７では測定方法を判別する際には図１２（Ａ）に示す
ような等価回路が用いられる。測定方法を判別するため
の回路は上限規格値を格納する上限規格値レジスタ７
８，下限規格値を格納する下限規格値レジスタ７９，プ
ローブ３５，３６，３７に接続された電圧計７４の電圧
と検査回路に応じて上限規格値レジスタ７８に予め設定
された上限規格値とを比較するコンパレータ８０，電圧
計７４の電圧と、検査回路に応じて下限規格値レジスタ
７９に予め設定された下限規格値とを比較するコンパレ
ータ８１，コンパレータ８０の出力とコンパレータ８１
の出力との論理積を出力する論理積回路８２より構成さ
れ、コンパレータ８０の出力Ａ，コンパレータ８１の出
力Ｃ，論理積回路８２の出力Ｂの組み合わせにより図１
２（Ｂ）に示すように回路の端子間の接続を判定し、測
定方法を決定する。

【００４８】コンパレータ８０は電圧計７４の電圧が上
限規格値レジスタ７８に設定された上限規格値より小さ
ければ、ハイレベル、大きければローレベル、の信号を
出力する。コンパレータ８１は電圧計７４の電圧が下限
規格値レジスタ７９に設定された下限規格値より大きけ
れば、ハイレベル、小さければローレベルの信号を出力
する。

【００４９】論理積回路８２はコンパレータ８０の出力
とコンパレータ８１の出力との論理積を出力し、コンパ
レータ８０，８１の出力が共にハイレベル、つまり、電
圧が上限規格値と下限規格値との間に存在すればハイレ
ベルとなる。図１３（Ａ）に示すようにＩＣ集積回路８
３の内部で端子Ｔ₁から端子Ｔ₂の方向が順方向となる
ダイオードＤ₁が等価的に接続されている場合に、直流
定電流源７３により制御・判別部６７により端子Ｔ₁，
Ｔ₂間に定電流をダイオードＤ₁に対して順方向に流す
と、電圧計７４にダイオードＤ₁の順方向電圧が発生す
る。

【００５０】このとき、上限規格値レジスタ７８と下限
規格値レジスタ７９に設定する上限規格値及び下限規格
値とをダイオードＤ₁の順方向電圧を挟む値に設定して
おくことにより、図１３（Ａ）に示すような接触が行な
われると、コンパレータ８０，８１の出力は共にハイレ
ベルとなり、論理積回路８２の出力がハイレベル“１”
となる。論理積回路８２の出力を判定格納レジスタ８４
に格納することにより、判定格納レジスタ８４の値は図
１３（Ａ）に示されるダイオードを有する接続であれば
“１”が保持される。

【００５１】また、端子Ｔ₁，Ｔ₂がショート状態であ
れば、電圧計７４の値は下限規格値より小さくなるた
め、図１３（Ｃ）に示すようにコンパレータ８０の出力
のみがハイレベル“１”となり、ショート時にはコンパ
レータ８０の出力を判定格納レジスタ８５に格納すれ
ば、判定レジスタ８４，８５，８６をみることによりシ
ョート状態を認識できる。

【００５２】また、端子Ｔ₁，Ｔ₂間がオープン状態で
あれば、コンパレータ８１の出力のみがハイレベル
“１”となるため、オープン時にはコンパレータ８１の
出力を判定格納レジスタ８６に格納すれば、判定レジス
タ８４，８５，８６を検知することによりオープン状態
の判定を認識できる。

【００５３】上記の判別方法により判別された測定方法
は検査用データとして検査データファイルに格納され
る。図１４に検査データファイルの作成方法を説明する
ための図を示す。例えば、図１４（Ａ）に示すようなプ
リント基板１２上に実装されたＩＣ１の端子間の検査デ
ータ判別する場合においては、図１４（Ｂ）に示すよう
に測定Ｎ０，Ｎ，Ｎ＋１，Ｎ＋２…Ｎ＋４にＩＣ１の端
子Ｔ₈と端子Ｔ₁との間、端子Ｔ₈と端子Ｔ ₂との間…
端子Ｔ₈と端子Ｔ₅との間を前述のプロービング位置検
出方法において検出されたプローブ３２，３３，３４の
プローブ座標に従って前述した判定方法により判定が行
なわれる。このとき、ＩＣ１は端子Ｔ₈がＧＮＤ端子、
端子Ｔ ₃が内部でＧＮＤに接続されたＧＮＤ接続端子、
端子Ｔ₄が未使用（オープン）端子であったとすると、
測定方法判定により端子Ｔ₈−Ｔ₃間がショート測定
（ＣＣ−Ｓ），端子Ｔ₈−Ｔ₄間がオープン測定である
と判断され、図１４（Ｃ）に示すように測定方法が決定
される。

【００５４】また、このとき、測定時の判定電圧の基準
値、下限値、上限値の設定も可能となる。図１５，図１
６，図１７に本発明の検査装置の一実施例のオープン測
定動作を説明するための図を示す。

【００５５】上記のように測定方法が判定された検査デ
ータファイルが作成されると、次に測定が正確かつ容易
に行なわれるように測定手順の入れ換えが行なわれる。
検査データファイルからオープン測定ステップ（ステッ
プＡ）が抽出されると（ステップＳ２_-1）、ステップＳ
２_-1で抽出されたプロービング座標の少なくとも一つの
同じプロービング座標を有する他の測定ステップ（ステ
ップＢ）を抽出する（ステップＳ２_-2）。

【００５６】次にステップＢをステップＡの直前に実行
されるように検査データファイル上のステップＢの位置
を移動する（ステップＳ２_-3）。次にステップＡとステ
ップＢの同一プロービング座標のプローブが同じプロー
ブとなるようにする（ステップＳ２_-4，Ｓ２_-5）。

【００５７】以上の操作により、図１５（Ｂ）に示すよ
うに同一のプローブ座標を有しながらも互いに離れた測
定ステップを図１５（Ａ）に示されるように互いに隣接
するタイミングで行なうことにより接触チェック後接触
した状態でオープン測定が行われ、プローブの移動を最
小限に留めることができる。

【００５８】以上のように測定ステップ変更することに
より、図１６に示すようにそのステップを実行する前に
接触不良のチェックが行なわれるため、プローブの接触
不良による異常を事前にチェックでき、正確な検査が可
能となる。以上、本実施例によれば、プロービング座標
の検出時にはプロービング座標が一括して求められるた
め、検査データ作成時のプロービング座標教示時間の短
縮と、教示ミスの削減が図れる。

【００５９】また、回路図、部品仕様を見ないで、ＩＣ
の各端子の測定方法が決定できるため、検査データ作成
の短縮が図れる。さらに、オープン測定時のプロービン
グ接触不良が確認できる。また、測定順序を変更するだ
けで、オープン測定時のプロービング接触不良が確認で
きる。

【００６０】また、位置補正精度が向上し、微細ピッチ
部品のプロービングが可能になる。

【００６１】

【発明の効果】上述の如く、本発明の請求項１によれ
ば、部品が実装されていないプリント配線板と、部品が
実装された部品実装プリント板との画像を撮像装置で撮
像し、撮像した画像から導体パターンと部品の配置とを
容易に認識でき、部品実装プリント板上に表出する導体
パターンを検出できるため、プロービングポイントを一
括して求めることができる等の特長を有する。

【００６２】請求項２によれば、部品が未実装のプリン
ト板の導体パターンと部品が実装された部品実装プリン
ト板より撮像し画像処理するだけで得られる導体パター
ンと部品配置パターンとの論理和から部品配置パターン
を減算するだけで表出導体パターンが得られ、得られた
表出導体パターンの重心を求めることによりプロービン
グポイントを容易に求めることができ、データの入力等
の作業を行なうことなく、プロービングポイントを得る
ことができる等の特長を有する。

【００６３】請求項３によれば、プロービングを行なう
際に接触対象を分割した領域毎に位置ズレを検出し、補
正を行なうため、きめの細かな補正が行なえ、より正確
なプロービングが可能となる等の特長を有する。請求項
４によれば、分割した領域毎に補正式を生成しておくこ
とにより、プロービングポイントを補正式により変換す
ることで容易に位置補正が可能となる等の特長を有す
る。

【００６４】請求項５によれば、測定箇所にプローブを
接触させ、プローブにより検知される信号により各測定
箇所の測定方法を予め設定しておき、予め設定された測
定方法により各測定箇所の測定を行なうため、測定箇所
に最適な測定方法を自動的に設定でき、測定の準備作業
を簡略化できる等の特長を有する。

【００６５】請求項６によれば、複数の端子間の信号を
予め検知しておくことにより測定箇所の端子間の信号に
異常を検知した場合に他方の端子間の信号を検知するこ
とによりプローブの接触異常か、回路の異常かを判別で
き、検査を確実かつ、正確に実行できる等の特長を有す
る。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明のプロービング位置検出装置の一実施例
のブロック構成図である。

【図３】本発明のプロービング位置検出装置の一実施例
の動作説明図である。

【図４】本発明のプロービング位置検出装置の一実施例
の動作説明図である。

【図５】本発明のプロービング位置検出装置の他の実施
例のブロック構成図である。

【図６】本発明のプリント板検査装置の一実施例のブロ
ック構成図である。

【図７】本発明の検査装置の一実施例のブロック駆動系
のブロック構成図である。

【図８】本発明の検査装置の一実施例の補正演算部のブ
ロック構成図である。

【図９】本発明の検査装置の一実施例のプロービング位
置補正動作のフローチャートである。

【図１０】本発明の検査装置の一実施例のプロービング
位置補正動作説明図である。

【図１１】本発明の検査装置の一実施例の測定系のブロ
ック構成図である。

【図１２】本発明の検査装置の一実施例の測定方法判別
動作を説明するための図である。

【図１３】本発明の検査装置の一実施例の測定方法判別
動作を説明するための図である。

【図１４】本発明の検査装置の一実施例の検査データ作
成方法を説明するための図である。

【図１５】本発明の検査装置の一実施例の検査データ作
成方法を説明するための図である。

【図１６】本発明の検査装置の一実施例のオープン測定
方法を説明するための図である。

【図１７】本発明の検査装置の接触不良時の動作フロー
チャートである。

【図１８】従来の一例のオープン測定動作を説明するた
めの図である。

【図１９】フライングプローブ方式ＩＣＴの検査データ
の構造図である。

【符号の説明】

１第１の手順２第２の手順３第３の手順４端末実装プリント板画像５導体パターン６部品実装プリント板画像７部品配置パターンＰプロービング位置

Claims

【特許請求の範囲】

【請求項１】部品が実装された部品実装プリント板上
でプローブを接触させるプロービング位置を検出するプ
ロービング位置検出方法において、前記部品実装プリント板の前記部品が実装されていない
状態のプリント配線板上の導体パターンを検知する第１
の手順と、前記部品実装プリント板上に実装された部品の部品配置
パターンを検知する第２の手順と、前記第１の手順で検知された前記導体パターンと、前記
第２の手順で検知された前記部品配置パターンとより前
記部品実装プリント板上に表出する表出導体パターンを
求め、プロービング可能な位置を検出する第３の手順と
を有することを特徴とするプロービング位置検出方法。
【請求項２】前記第３の手順は前記導体パターンと前
記部品配置パターンとの和から前記部品配置パターンを
減算することにより実装プリント板から導体パターンが
表出した表出導体パターンを求める第４の手順と、前記表出導体パターンの一連の領域毎の重心を求め、該
重心をプロービング位置として認識する第５の手順とを
有することを特徴とする請求項１記載のプロービング位
置検出方法。
【請求項３】プローブを接触させる位置を該プローブ
を接触させる接触対象の位置に応じて補正するプロービ
ング位置補正方法において、前記接触対象を分割して、分割した領域毎に予め設定さ
れた位置からのズレ量を検出するズレ量検出手順と、前記ズレ量検出手順で検出された分割した領域毎にズレ
量に応じて前記プローブを接触させる位置の補正を行な
うプロービング位置補正手順とを有することを特徴とす
るプロービング位置補正方法。
【請求項４】前記補正手順は前記ズレ量検出手順で検
出された分割領域毎のズレ量に応じて各分割領域毎に所
定の点をズレ量に応じた点に変換する補正式を生成する
補正生成手順と、前記補正式生成手順で生成された補正式によりプロービ
ング位置をズレ量に応じた位置に変換する位置変換手順
とを有することを特徴とする請求項３記載のプロービン
グ位置補正方法。
【請求項５】プローブが接触された箇所に対して予め
決められた測定を行なうことにより回路の検査を行なう
電子回路検査方法において、前記プローブ箇所の信号を検知することによりプローブ
箇所に応じた測定方法を判別する測定方法判別手順と、前記測定方法判別手順で判別された測定方法に応じて各
プローブ箇所を測定する測定手順とを有することを特徴
とする電子回路検査方法。
【請求項６】前記測定方法判別手順は複数端子間の信
号を検知する検知手順を有し、前記測定手順は前記検知手順で検知された信号に応じて
前記プローブの接触異常を検知する接触異常検知手順を
有することを特徴とする請求項５記載の電子回路検査方
法。