JP2001272430A - 検査装置及び検査方法 - Google Patents

Abstract

(57)【要約】 【課題】回路配線の検査結果を直感的に得ること。 【解決手段】 検査システム２０は、複数のセンサ要素
を備えたセンサチップ１と、コンピュータ２１と、回路
配線１０１に検査信号を供給するためのプローブ２２
と、プローブ２２への検査信号の供給を切替えるセレク
タ２３と、を備える。コンピュータ２１は、センサチッ
プ１からの検出信号を受信して、画像データを生成し、
検査対象である回路配線の画像をディスプレイ２１ａに
表示する。これにより、特定の回路配線の形状を探した
り、生成された画像データ及び設計上の回路配線を示す
画像データに基づいて、回路配線１０１の断線、短絡、
欠け等の不良を検出したりできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、回路基板の検査装
置及び検査方法に関する。

【０００２】

【従来の技術】回路基板の製造においては、基板上に回
路配線を施した後、その回路配線に断線や、短絡がない
か否かを検査する必要がある。

【０００３】近年、回路配線の高密度化により、各回路
配線に、ピンを同時に配置し接触させる十分な間隔がと
れない状況となってきたため、ピンを用いずに、回路配
線と接触することなく電気信号を受信する非接触式の検
査手法が提案されている（特開平９−２６４９１９
号）。

【０００４】この非接触式の検査手法は、図２２のよう
に、検査の対象となる回路配線の一端側にピンを接触さ
せると共に、他端側にて回路配線に非接触にセンサ導体
を配置し、ピンに検査信号を供給することによる回路配
線の電位変化を、センサ導体が検出して回路配線の断線
等を検査するものである。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来の非接触検査手法では、回路基板のある位置に、回路
配線が存在するか否かのみを判断するものであって、オ
ペレータが直感的に回路配線の形状を判断できるもので
はなかった。

【０００６】本発明は上記従来技術の課題を解決するた
めになされたもので、その目的とするところは、回路配
線の形状を直感的に検査可能な検査装置及び検査方法を
提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る装置は、回路基板上の回路配線を検査
する検査装置であって、前記回路配線に対して、検査信
号を供給する供給手段と、前記検査信号に応じた回路配
線上の電位変化を、複数のセンサ要素を用いて検出する
検出手段と、前記電位変化を検出した前記センサ要素の
位置情報を用いて、前記回路配線の形状を表す画像デー
タを生成する画像データ生成手段と、を備えたことを特
徴とする。

【０００８】前記供給手段は、異なる前記回路配線に対
しては、異なるタイミングで検査信号を供給することを
特徴とする。

【０００９】前記複数のセンサ要素のうち、所定領域の
センサ要素を選択的に駆動させるため、選択信号を供給
する選択手段を更に備えることを特徴とする。

【００１０】前記複数のセンサ要素はマトリクス状に配
置されており、前記選択手段は、前記複数のセンサ要素
の内、水平方向に１ラインをなすセンサ要素ラインに同
時に選択信号を入力し、前記検出手段は、前記センサ要
素ラインに対向する回路配線の電位変化を、同時に検出
することを特徴とする。

【００１１】前記センサ要素ラインへの選択信号の入力
タイミング、前記センサ要素ラインからの前記電位変化
の検出タイミング、及び、前記回路配線への検査信号の
供給タイミングを制御するタイミング制御手段を更に有
することを特徴とする。

【００１２】前記回路配線は、第１回路配線及び第２回
路配線を含み、前記選択手段は、前記センサ要素ライン
に対して、順番に選択信号を入力することによって、全
センサ要素を駆動させ、前記検出手段は、前記選択手段
の選択信号の入力タイミングに合せて、全センサ要素か
ら前記電位変化を検出し、全センサ要素が１回づつ駆動
する期間を１つのフレームとすると、前記供給手段は、
前記第１回路配線の電位変化を検知できるセンサ要素ラ
イン群と、前記第２回路配線の電位変化を検知するセン
サ要素ライン群とが全く重複しない場合に、前記第１回
路配線及び前記第２回路配線に対し、同じフレーム内に
検査信号を供給し、重複する場合は異なるフレームにお
いて検査信号を供給することを特徴とする。

【００１３】前記回路配線は、第１回路配線及び第２回
路配線を含み、前記選択手段は、前記センサ要素ライン
に対して、垂直方向に、順番に選択信号を入力すること
によって、全センサ要素を駆動させ、前記検出手段は、
前記選択手段の選択信号の入力タイミングに合せて、全
センサ要素から前記電位変化を検出し、全センサ要素が
１回づつ駆動する期間を１つのフレームとすると、前記
供給手段は、前記第１回路配線の電位変化を検知できる
センサ要素ライン群と、前記第２回路配線の電位変化を
検知するセンサ要素ライン群とが重複する場合に、前記
第１回路配線及び前記第２回路配線に対して、同じフレ
ーム内に、異なるタイミングで検査信号を供給すること
を特徴とする。

【００１４】前記タイミング制御手段は、ｎ行置きの第
１の前記センサ要素ライン群を前記第１回路配線の検出
用に駆動し、前記第１の前記センサ要素ライン群とは異
なる、ｎ行置きの第２の前記センサ要素ライン群を前記
第２回路配線の検出用に駆動するように、前記選択信号
の入力タイミング、前記センサ要素ラインからの前記電
位変化の検出タイミング、及び、前記回路配線への検査
信号の供給タイミングを制御することを特徴とする。

【００１５】前記タイミング制御手段は、奇数番目の前
記センサ要素ラインを前記第１回路配線の検出用に駆動
し、偶数番目の前記センサ要素ラインを前記第２回路配
線の検出用に駆動するように、前記選択信号の入力タイ
ミング、前記センサ要素ラインからの前記電位変化の検
出タイミング、及び、前記回路配線への検査信号の供給
タイミングを制御することを特徴とする。

【００１６】前記画像データ生成手段は、画像の補間を
行なうことによって、前記第１回路配線の形状及び前記
第２回路配線の形状を表す画像データを生成することを
特徴とする。

【００１７】回路基板上の複数の回路配線を検査する検
査装置であって、前記複数の回路配線のそれぞれに対し
て検査信号を供給する供給手段と、前記複数の回路配線
とそれぞれ対向し、前記検査信号に応じた前記複数の回
路配線上の電位変化を検出する第１エリア型センサ及び
第２エリア型センサと、前記複数のセンサによる、前記
電位変化の検出タイミングを制御するタイミング制御手
段と、を有し、前記第１、第２エリア型センサは、それ
ぞれ複数行のセンサ要素ラインを有し、該センサ要素ラ
インを垂直方向に順次駆動させることによって、エリア
全体のセンサ要素を駆動させ、前記第１エリア型センサ
中の１センサ要素ラインが、対向する回路配線の電位変
化の検出を終了してから、次のセンサ要素ラインが検出
を始めるまでの間に、前記第２エリア型センサ中のセン
サ要素ラインによる検出を行なうことを特徴とする。

【００１８】前記センサ要素は、半導体の単結晶上、ま
たは、平板上に構成され、前記回路配線に対し静電容量
結合の対向電極として動作し、前記回路配線の電位変化
を検出する受動素子と、前記受動素子によって出力され
た検出信号を、前記選択信号の入力に応じて出力するト
ランジスタと、を含むことを特徴とする。

【００１９】上記目的を達成するため、本発明に係る方
法は、回路基板上の回路配線を検査する検査方法であっ
て、前記回路配線に対して、検査信号を供給する供給工
程と、前記検査信号に応じた回路配線上の電位変化を、
複数のセンサ要素を用いて検出する検出工程と、前記電
位変化を検出した前記センサ要素の位置情報を用いて、
前記回路配線の形状を表す画像データを生成する画像デ
ータ生成工程と、を備えたことを特徴とする。

【００２０】ここで、異なる回路配線とは、設計上、電
気的に導通すべきでない回路配線をいう。

【００２１】

【発明の実施の形態】以下に、図面を参照して、この発
明の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素の相対配
置、数値等は、特に特定的な記載がない限りは、この発
明の範囲をそれらのみに限定する趣旨のものではない。

【００２２】（第１の実施の形態）本発明の第１の実施
の形態として、ＭＯＳＦＥＴをセンサ要素として用いた
検査システム２０について説明する。

【００２３】＜検査システムの構成＞図２は、回路基板
１００上の回路配線１０１を検査するための検査システ
ム２０の概略図である。

【００２４】検査システム２０は、複数のセンサ要素を
備えたセンサチップ１と、コンピュータ２１と、回路配
線１０１に検査信号を供給するためのプローブ２２と、
プローブ２２への検査信号の供給を切替えるセレクタ２
３と、を備える。セレクタ２３は、例えば、マルチプレ
クサ、デプレクサ等から構成することができる。

【００２５】コンピュータ２１は、セレクタ２３に対し
ては、プローブ２２選択のための制御信号及び回路配線
１０１に与える検査信号を供給し、センサチップ１に対
しては、セレクタ２３に供給した制御信号に同期してセ
ンサ要素を動作させるための同期信号（垂直同期信号
（Ｖｓｙｎｃ）、水平同期信号（Ｈｓｙｎｃ）及び基準
信号（Ｄｃｌｋ）を含む）を供給する。

【００２６】印加する検査信号は電圧パルス或いは交流
信号のどちらでもよい。電圧パルスを用いれば、信号の
極性を限定できるため、センサ要素での電流方向を一方
向に限定して回路設計ができ、回路設計が単純になる。

【００２７】また、コンピュータ２１は、センサチップ
１からの検出信号を受信して、画像データを生成し、検
査対象である回路配線の画像をディスプレイ２１ａに表
示する。これにより、特定の回路配線の形状を探した
り、生成された画像データ及び設計上の回路配線を示す
画像データに基づいて、回路配線１０１の断線、短絡、
欠け等の不良を検出したりできる。

【００２８】プローブ２２は、その先端が、それぞれ回
路基板１００上の回路配線１０１の一端に接触してお
り、回路配線１０１に対して検査信号を供給する。

【００２９】セレクタ２３は、検査信号を出力するプロ
ーブ２２を切替える。回路基板１００上の複数の独立し
た回路配線１０１の一つずつに検査信号が供給されるよ
うに、コンピュータから供給された制御信号に基づきス
イッチングを行なう。また、セレクタ２３は、検査信号
を印加しない回路配線については、GNDまたは電源等の
低インピーダンスラインに接続する。テスト信号がクロ
ストークによって非テスト回路配線に乗り、誤信号をセ
ンサが受信しないようにするためである。

【００３０】センサチップ１は、回路基板１００の回路
配線１０１に対向する位置に、非接触に配置され、プロ
ーブ２２から供給された検査信号によって回路配線１０
１上に生じた電位変化を検出し、検出信号としてコンピ
ュータ２１へ出力する。センサチップ１と回路配線との
間隔は、０．０５ｍｍ以下が望ましいが、０．５ｍｍ以
下であれば可能である。また、回路基板とセンサチップ
１とを、誘電体絶縁材料を挟んで密着させてもよい。

【００３１】なお、図２の回路基板１００では、片面側
にのみ回路配線１０１が設けられている場合を想定して
いるが、両面に回路配線１０１が設けられている回路基
板についても検査可能であり、その場合は、センサチッ
プ１を上下に二つ用いて回路基板をサンドイッチするよ
うに配置して検査する。

【００３２】次に、図３を用いて、コンピュータ２１の
内部構成について説明する。

【００３３】図３は、コンピュータ２１の概略のハード
ウェア構成を示したブロック図である。

【００３４】２１１は、コンピュータ２１全体を制御す
る演算・制御用のＣＰＵ、２１２はＣＰＵ２１１で実行
するプログラムや固定値等を格納するＲＯＭ、２１３
は、入力したデジタルデータを処理して画像データを生
成し、ディスプレイ２１ａに出力する画像データを処理
する画像処理部、２１４は、一時記憶用のＲＡＭであ
り、ロードされるプログラムを格納するプログラムロー
ド領域や、センサチップから受信したデジタル信号の記
憶領域等を含む。受信したデジタル信号は、各回路配線
の形状に対応するセンサ要素のグループ毎に保管する。

【００３５】２１５は外部記憶装置としてのハードディ
スクである。２１６は着脱可能な記憶媒体の読取装置と
してのＣＤ−ＲＯＭドライブである。

【００３６】また、２１７は入出力インタフェースであ
って、入出力インタフェース２１７を介して、入力装置
としてのキーボード２１８、マウス２１９、更には、セ
ンサチップ１やセレクタ２３とも信号の授受を行なうＨ
Ｄ２１５には、センサチップ制御プログラム、セレクタ
制御プログラム、画像処理プログラムが格納され、それ
ぞれ、ＲＡＭ２１４のプログラムロード領域にロードさ
れて実行される。また、センサチップ１によって検査さ
れた回路配線の形状を示す画像データ、及び、設計上の
回路配線の形状を示す画像データも、ＨＤ２１５に格納
される。

【００３７】センサチップから入力した画像データは、
各回路配線の形状に対向するセンサ要素グループを判定
単位として記憶する場合と、全部のセンサ要素の一フレ
ーム分を判定単位として記憶する場合とがある。

【００３８】センサチップ制御プログラム、セレクタ制
御プログラム、画像処理プログラム及び、設計上の回路
配線の形状を示す画像データは、ＣＤ−ＲＯＭドライブ
で、ＣＤ−ＲＯＭを読取ることによってインストールし
ても、ＦＤやＤＶＤ等の他の媒体から読込んでも、ネッ
トワークを介してダウンロードしてもよい。

【００３９】図４は、センサチップ１の電気的構成を示
すブロック図である。

【００４０】センサチップ１は、図のような電気的構成
を持ち、不図示のパッケージに取付られた構成となって
いる。

【００４１】センサチップ１は、制御部１１と、複数の
センサ要素１２ａからなるセンサ要素群１２と、水平方
向に並んだ複数のセンサ要素から構成されるセンサ要素
ライン１２ｂを選択するための縦選択部１４と、センサ
要素１２ａからの信号の取りだしを行う横選択部１３
と、各センサ要素ライン１２ｂを選択するための選択信
号を発生するタイミング生成部１５と、横選択部１３か
らの信号を処理する信号処理部１６と、信号処理部１６
からの信号をＡ／Ｄ変換するためのＡ／Ｄコンバータ１
７と、センサチップ１を駆動するための電力を供給する
ための電源回路部１８と、を備える。

【００４２】制御部１１は、コンピュータ２１からの制
御信号に従って、センサチップ１の動作を制御するため
のものである。制御部１１は、制御レジスタを有し、セ
ンサの動作タイミング、増幅、基準電圧、及びセンサ要
素エリアの大きさを設定する。また、複数のセンサチッ
プを同時使用する場合に、センサチップがホストＣＰＵ
から区別できるように、センサ選択番号を設定すること
もできる。

【００４３】センサ要素１２ａは、マトリックス状（縦
４８０×横６４０）に配置され、プローブ２２から回路
配線１０１に供給された検査信号に応じた回路配線１０
１上の電位変化を非接触で検出する。

【００４４】タイミング生成部１５は、コンピュータ２
１から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈ
ｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を供給され、縦選
択部１４、横選択部１３、信号処理部１６、Ａ／Ｄコン
バータ１７に、センサ要素１２ａを選択するためのタイ
ミング信号を供給する。

【００４５】縦選択部１４は、タイミング生成部１５か
らのタイミング信号に従って、センサ要素群１２の少な
くともいずれか一つの行を順次選択する。縦選択部１４
により選択されたセンサ要素ライン１２ｂの各センサ要
素１２ａからは、検出信号が一度に出力され、横選択部
１３に入力される。横選択部１３は、６４０個の端子か
ら出力されたアナログの検出信号を増幅した後、一旦ホ
ールドし、マルチプレクサ等の選択回路により、タイミ
ング生成部１５からのタイミング信号に従って、順番に
信号処理部１６に出力する。

【００４６】信号処理部１６は、横選択部１３からの信
号を、判定処理に必要なレベルまでさらに増幅し、雑音
を除去するフィルタを通す等のアナログ信号処理を行
い、Ａ／Ｄコンバータ１７へ送出する。また、信号処理
部１６はまた、オートゲインコントロールを有し、セン
サの読出し信号の電圧増幅率を自動的に最適値に設定す
る。

【００４７】Ａ／Ｄコンバータ１７は、信号処理部１６
からアナログ形式で送出された各センサ要素１２ａの検
査信号を、例えば８ビットのデジタル信号に変換し、出
力する。

【００４８】電源回路１８は、信号処理部の基準クラン
プ電圧等を生成する。

【００４９】なお、ここでは、センサチップ１にＡ／Ｄ
コンバータ１７が内蔵されているが、信号処理部でアナ
ログ処理されたアナログ信号をそのままコンピュータ２
１に出力してもよい。

【００５０】次に、センサ要素１２ａの動作について説
明する。図５は、一つのセンサ要素１２ａの構成を説明
する図である。

【００５１】センサ要素１２ａは、ＭＯＳ型の半導体素
子（ＭＯＳＦＥＴ）であり、拡散層の一方の表面積が他
方の表面積よりも大きくなるように生成されている。表
面積が大きい方の拡散層が受動素子となり、回路配線１
０１に対向している。この受動素子は、ＭＯＳＦＥＴの
ソースと連続している。ゲートは縦選択部１４に接続さ
れており、ドレインは横選択部１３に接続されている。
また、受動素子の拡散層には不要電荷を吐き出すポテン
シャル障壁が設けてある。

【００５２】タイミング生成部１５により縦選択部１４
を介して、センサ要素１２ａが選択されると、縦選択部
１４からゲートへ信号が送出され、センサ要素１２ａは
ＯＮ（検出信号出力可能状態）となる。

【００５３】この時、プローブ２２から検査信号として
の電圧が印加されると、回路配線１０１の電位が変化
し、これに伴い、ソースからドレインへ電流が流れる。
これが検出信号となって横選択部１３を介して、信号処
理部１６へ送出される。なお、センサ要素１２ａに対向
する位置に回路配線１０１が存在しない場合には、電流
は流れない。

【００５４】このため、検出信号としての電流出力があ
ったセンサ要素１２ａの位置を解析すれば、回路基板１
００のどの位置に、プローブ２２と接触した電極から連
続する回路配線１０１が存在するかがわかる。

【００５５】ここで、ソースからドレインへ電流が流れ
る原理について、更に詳しく説明する。図６、図７は、
この原理を分かりやすく説明するためのモデル図であ
り、図６は、回路配線に電圧が印加されていない状態、
図７は印加された状態を示す。これらの図は共に、選択
信号がゲートに入力され、ゲートがＯＮになっている状
態を示している。

【００５６】図６のように、回路配線に電圧が印加され
ていなければ、拡散層の余分な電荷が、ＯＦＦしている
ゲートの下の電位障壁のポテンシャルよりも低い吐き出
しポテンシャル障壁から溢れ出る。その場合、ソースの
電位は吐き出しのポテンシャルで確定する。

【００５７】次に、図７のように、回路配線に電圧Ｖが
印加されると、回路配線が＋に帯電する（電位Ｖとな
る）。ここで、回路配線と、ソース側拡散層とは、微小
距離だけ離間しているため、対向するソース側拡散層は
回路配線の電位変化の影響を受け、電位がＶとなって電
荷が流れ込む。即ち、回路配線とソース側拡散層とが静
電容量結合しているように動作し、ソース側拡散層のポ
テンシャルが低くなって、電子が流れ込み、ソースから
ドレインに向かって電流が流れる。

【００５８】回路配線が再びグランドに接続されると、
ソース側拡散層のポテンシャルは元に戻り、余剰の電子
は徐々に吐き出しポテンシャル障壁から逃がされる。

【００５９】＜センサチップの信号の入出力タイミング
＞図８は、図５のようなＭＯＳＦＥＴを用いた場合の入
出力タイミングを示すタイミングチャートである。

【００６０】上の４段は、Ｖｓｙｎｃ、Ｈｓｙｎｃ、Ｄ
ｃｌｋ及び、センサチップ１からの出力Ｄａｔａを示
し、下の６段は、一つ一つのＨｓｙｎｃ、及びそれらの
間に、センサ要素においてどのような信号の入出力があ
るかを示している。

【００６１】図のように、タイミング生成部１５に対し
て、Ｖｓｙｎｃ及びＨｓｙｎｃ並びにＤｃｌｋが入力さ
れた場合、センサチップ１から出力されるデータは図の
Ｄａｔａのようになる。

【００６２】これを詳しく説明すると、タイミング生成
部１５は、ｎ番目のＨｓｙｎｃの立下りからＤｃｌｋを
カウントして、所定のタイミングＡで、選択信号をｎ番
目のセンサ要素ライン１２ｂへ送るように、縦選択部１
４を制御する。この後、更にＤｃｌｋをカウントして、
所定のタイミングＢまで、選択信号を送りつづける。

【００６３】一方、コンピュータ２１において、ｎ番目
のＨｓｙｎｃの立下りからＤｃｌｋをカウントして、タ
イミングＡと、タイミングＢの間に位置するタイミング
Ｃに、検査対象の回路配線に対し、電圧が印加されるよ
うに、セレクタ２３を制御する。

【００６４】更に、タイミング生成部１５は、このタイ
ミングＣと同じタイミングで、ｎ番目のセンサ要素ライ
ンからの検出信号をホールドするように、横選択部１５
を制御する。タイミングＣと同じタイミングとしたの
は、図５のようなＭＯＳＦＥＴを用いた場合、センサ要
素からの出力は、回路配線に印加された電圧パルスの微
分波形の、指数関数的に低下する電流として表れるから
である。

【００６５】次に、図９及び図１０を用いて、具体的
に、３つの回路配線に対する電圧印加タイミングおよび
その場合の出力信号について説明する。

【００６６】図９は、回路配線〜の、６×６のセン
サ要素による検査を説明する図である。

【００６７】回路配線に対応するセンサ素子として
は、（Ｘ２，Ｙ１）、（Ｘ３，Ｙ１）、（Ｘ４，Ｙ
１）、（Ｘ２，Ｙ２）、（Ｘ３，Ｙ２）、（Ｘ４，Ｙ
２）、（Ｘ５，Ｙ２）、（Ｘ６，Ｙ２）、（Ｘ５，Ｙ
３）、（Ｘ６，Ｙ３）の座標に位置する、１０個のセン
サ素子が存在する。

【００６８】また、回路配線に対応するセンサ素子と
しては、（Ｘ１，Ｙ１）、（Ｘ２，Ｙ１）、（Ｘ１，Ｙ
２）、（Ｘ２，Ｙ２）、（Ｘ３，Ｙ２）、（Ｘ２，Ｙ
３）、（Ｘ３，Ｙ３）、（Ｘ４，Ｙ３）、（Ｘ５，Ｙ
３）、（Ｘ６，Ｙ３）、（Ｘ３，Ｙ４）、（Ｘ４，Ｙ
４）、（Ｘ５，Ｙ４）、（Ｘ６，Ｙ４）の座標に位置す
る、１４個のセンサ素子が存在する。

【００６９】また、回路配線に対応するセンサ素子と
しては、（Ｘ１，Ｙ４）、（Ｘ２，Ｙ４）、（Ｘ１，Ｙ
５）、（Ｘ２，Ｙ５）、（Ｘ３，Ｙ５）、（Ｘ１，Ｙ
６）、（Ｘ２，Ｙ６）、（Ｘ３，Ｙ６）、（Ｘ４，Ｙ
６）の座標に位置する、９個のセンサ素子が存在する。

【００７０】これらのうち、図中、黒で示した（Ｘ２，
Ｙ１）、（Ｘ２，Ｙ２）、（Ｘ３，Ｙ２）、（Ｘ５，Ｙ
３）、（Ｘ６，Ｙ３）の５つのセンサ要素については、
回路配線と回路配線の両方の検査に用いられる。こ
のため、一回のセンサ要素の駆動では、これらの回路配
線の両方を検査することはできない。また、回路配線
及び回路配線は、どちらもＹ４のセンサ要素ライン上
のセンサ要素を用いて検査されるので、上記に示したよ
うな、横一行のセンサ要素ラインを同時に駆動させる方
法を用いる場合、一回のセンサ要素の駆動では、これら
の回路配線の両方を検査することはできない。一方、回
路配線と回路配線３との間ではそのような問題は生じ
ない。

【００７１】そこで、一度、すべてのセンサ要素を駆動
させる期間（１フレーム）に、回路配線と回路配線
の両方を検査し、その後のフレームに、回路配線を検
査することになる。

【００７２】従って、タイミングチャートは図１０のよ
うになり、回路配線の形状を示すデータ、回路配線
の形状を示すデータ、回路配線の形状を示すデータ
が、順に出力される。

【００７３】＜複数の回路配線に対する電圧印加方法＞
次に図１及び図１１を用いて、複数の回路配線に対し
て、効率的に電圧印加を行う方法について説明する。

【００７４】図１は、一つの回路基板の中に複数の回路
配線がある場合の、回路配線に対する電圧印加順序を説
明する図である。図１では、説明を簡単にするために、
検査対象となる回路配線を○で表している。また、回路
配線は、ｍ行、ｎ列のマトリクス状に配列されたものと
モデル化している。なお、センサの受信領域は、複数の
回路配線を覆うように配置されている。

【００７５】センサの受信領域に複数の回路配線が存在
する場合、基本的に、1つの回路配線に電圧を加える
間、他の回路配線全ては基準電位（GND）に保つことが
必要である。もし、同時に２つの回路配線に電圧を印加
した場合、被検査回路配線が途中で切断されていても、
同時に電圧印加した他の回路配線とショートし、そこか
ら被検査回路配線の末端へ電圧が印加され、合格と誤判
定し、オープン不良を見逃すからである。

【００７６】１センサ要素ラインを駆動する間に、回路
配線に１回の電圧を印加するため、同じセンサ要素ライ
ンに複数の回路配線が対応していても、その中の1つの
回路配線しか電圧を印加することができない。

【００７７】従って、図のように、第１フレームで、１
番目の列に並んだ回路配線を図中縦方向に上から順次、
１行目、２行目、…ｍ行目まで電圧印加する。第２フレ
ームでも、２番目の列に並んだ回路配線に図中縦方向に
上から順次電圧印加する。このようにして第ｎフレーム
で全ての回路配線に電圧が印加されることになる。

【００７８】図１１は、図１の回路配線に対する電圧印
加タイミングの例を示すタイミングチャートである。

【００７９】図のように、１フレーム目（１番目のＶｓ
ｙｎｃから２番目のＶｓｙｎｃまでの間）の、１番目の
Ｈｓｙｎｃから７番目のＨｓｙｎｃまでに対応して、１
行、１列目の回路配線（１、１）に電圧を印加する。次
に、８番目のＨｓｙｎｃから１４番目のＨｓｙｎｃまで
に対応して、２行、１列目の回路配線（２、１）に電圧
を印加する。更に回路配線（３、１）、（４、１）と続
き、回路配線（ｍ、１）に電圧を印加した後、２フレー
ム目に移り、回路配線（１、２）〜（ｍ、２）に電圧を
印加する。このようにして、全ての回路配線の検査が終
了するまで、つまり、ｎフレーム目まで、繰り返し、セ
ンサ要素が駆動される。

【００８０】＜回路配線のモデル化＞次に、図１２及び
図１３を用いて、上記のように回路配線をマトリクス状
にモデル化する方法について説明する。

【００８１】まず回路配線の設計上の形状データ（例え
ばＣＡＤデータ）から、検査したい回路配線の領域を、
長方形に切り出し、図１２に示すテーブルを作成する。
図１２は、各回路配線に番号を付し、その回路配線を含
む長方形領域の最も左上の座標、及び最も右下のセンサ
要素の座標を対応させてテーブルに表したものである。
また、フレームは全て1番目としている。

【００８２】次に、左上のＹ座標の値が小さいものか
ら、順に、回路配線を並べ変える。この図１２では、１
番目はＹ座標がＹ１の回路配線と回路配線である。
そして、２番目はＹ座標がＹ４の回路配線である。

【００８３】次に、それぞれの回路配線の、左上のＹ座
標の値と、その一つ前の回路配線の、右下のＹ座標とを
比較し、その回路配線の左上のＹ座標の値が、一つ前の
回路配線の右下のＹ座標よりも小さい場合に、それらの
回路配線を読取るセンサ要素ラインが重複するものとし
て、異なるフレームに移動する。

【００８４】図１２の場合には、まず、回路配線は、
最初に電圧を印加する回路配線として固定する。そし
て、回路配線の左上のＹ座標と、回路配線の右下の
Ｙ座標を比較する。この場合、回路配線はＹ３、回路
配線はＹ１となり、Ｙ３＞Ｙ１なので、回路配線がフ
レーム２に移動される。フレーム２はフレーム１の後に
検査されるため、テーブルの最下欄に移動することとな
る。

【００８５】この時点で回路配線の１つ前の回路配線
は、回路配線となる。したがって、次に、回路配線
の左上のＹ座標Ｙ４と回路配線の右下のＹ座標Ｙ３と
を比較し、Ｙ４＞Ｙ３であるから、回路配線はフレー
ム１に残る。同様に繰返して、回路配線から全ての回
路配線に対してフレーム１かフレーム２かを決定してい
く。これにより、フレーム１とフレーム２のグループ分
けができる。

【００８６】次に同様のことをフレーム２のグループ内
で行う。この場合、左上のＹ座標の値が、一つ前の電圧
印加する回路配線の右下のＹ座標の値より大きいかどう
か比べ、小さい回路配線はフレーム３に移動し、大きい
回路配線はフレーム２に残す。

【００８７】これで、フレーム１，２、３のグループが
できあがる。フレーム増加がなくなるまで実行し、増加
がなくなったら終了する。

【００８８】このような処理の結果、図１３のようなテ
ーブルが生成される。フレーム番号が、図１の列番号に
対応し、同じフレーム内での電圧印加順を示す番号が行
番号に対応する。

【００８９】図１３のテーブルを参照することにより、
まず、１番目のＶｓｙｎｃ後の１番目〜３番目のＨｓｙ
ｎｃ（Ｙ座標を参照）に対応して、回路配線に電圧パ
ルスを印加し、次に、４番目〜６番目のＨｓｙｎｃに対
応して、回路配線に電圧パルスを印加し、更に２番目
のＶｓｙｎｃ後の、１番目〜４番目のＨｓｙｎｃに対応
して、回路配線に電圧パルスを印加する。

【００９０】なお、ここでは、回路配線の設計上の形状
データとセンサ要素の座標とが完全に対応すると仮定し
たため、単純に回路配線の外形座標をセンサ要素の座標
とした。しかし、実際には、センサと回路配線は機械的
に合わせるため、位置ズレが起こる。従って、上記の検
査領域を決めるＹ座標は、そのズレ分を加えて、やや広
めに取ってもよい。

【００９１】＜画像処理方法＞次に、図１４及び図１５
を用いて、本検査システムにおける画像データの取り扱
いについて説明する。

【００９２】まず、検査開始前に行う目標データの抽出
について説明する。

【００９３】図１４は、ゴールドサンプルからの目標デ
ータの抽出処理を示すフローチャートである。

【００９４】ステップＳ１４１で、ゴールドサンプルの
回路基板の１フレーム分の回路配線を検査する。すなわ
ち、全センサ要素を一通り駆動して、縦一列にモデル化
できる複数の回路配線の形状を示すデジタルデータを取
り出す。

【００９５】ステップＳ１４２では、水平雑音除去を行
う。これは、左端の１０ト゛ット分を水平方向に平均化し
て、その値を、もとの全画像データの値から差し引くこ
とによって行われる。

【００９６】ステップＳ１４３では、１０フレームの読
みとりが終了したか判定し、終了していなければ、ステ
ップＳ１４１に戻って、再度、同じ回路配線の検査を行
う。１０フレーム分の検査が終了すれば、ステップＳ１
４４に進む。

【００９７】ステップＳ１４４では、１０フレーム分の
画像データを平均化し、ステップＳ１４５でメディアン
フィルタに通す。これによって、局部的な雑音が除去さ
れる。

【００９８】次に、ステップＳ１４６で、コントラスト
修正が行われた後、ステップＳ１４７で、その輪郭デー
タが目標データとしてコンピュータ２１のＲＡＭ２１４
に格納される。

【００９９】ステップＳ１４７では、ゴールドサンプル
上のすべての回路配線について、デジタルデータを取り
だしたか否かを判断し、他に未検査の回路配線がある場
合には、ステップＳ１４９に進み、他の回路配線につい
て、次のフレームにおいてステップＳ１４１からステッ
プＳ１４７までの処理を行う。これを繰り返し、すべて
の回路配線について画像データを取り出す。

【０１００】すべての回路配線についての画像データが
取り出された場合には、ステップＳ１５０に進み、テー
ブルを作成する。このテーブルは、回路配線とその範囲
及び階調とを対応させたものである。テーブルを作成す
ると、目標データ抽出処理は終了する。

【０１０１】次に、実際の被検査体を検査する際のデー
タの処理の流れについて説明する。

【０１０２】図１５は、本実施の形態としての検査シス
テムにおける画像処理を説明するフローチャートであ
る。

【０１０３】まず、ステップＳ１５１で、１センサ要素
ラインを駆動する。次に、ステップＳ１５２において、
得られたデジタルデータが、１ラインずつコンピュータ
２１の画像処理部２１３に転送される。ステップＳ１５
３では、そのラインがそのフレームの最終ラインか否か
判断し、そうでなければ、ステップＳ１５４において、
次のラインに進む。もし、最終ラインであれば、ステッ
プＳ１５５において、そのフレームが最終フレームであ
るか否かを判断し、そうでなければ、ステップＳ１５６
において、次のフレームに進む。もし最終フレームであ
れば、センサチップ１の動作は終了する。

【０１０４】ステップＳ１５７で、１ライン分のデジタ
ルデータがコンピュータ２１に入力され、ステップＳ１
５６において、水平雑音が除去される。この方法は、図
１４のステップＳ１４２で用いた方法と同様である。し
かし、ステップＳ１４３やステップＳ１４４のような１
０フレームの平均処理は行わず、雑音除去後、ステップ
Ｓ１５９でメディアンフィルタに通され、ステップＳ１
６０で、コンピュータ２１のＲＡＭ２１４に格納され
る。

【０１０５】その後、ステップＳ１６１で、全フレーム
の全ラインがＲＡＭ２１４に格納されたか判断し、全ラ
インの転送が終了していなければ、ステップＳ１５７に
戻り、Ｓ１５７〜Ｓ１６１の処理を繰り返す。

【０１０６】ステップＳ１６１で、全フレームの全ライ
ンについての処理が終了したのであれば、画像処理部２
１３の動作は終了する。

【０１０７】ステップＳ１６２で、画像処理部２１３で
の処理後のデータを入力し、ＲＡＭ２１４に格納する
と、ステップＳ１６３で、ＲＡＭ２１４に１フレーム分
のデータが格納されたか判断する。１フレーム分の画像
データが格納されれば、ステップＳ１６４においてその
画像データ全体をメディアンフイルタに通し、ステップ
Ｓ１６５でコントラスト補正を施され、ステップＳ１６
６では、２値化処理した後、輪郭トレースを行う。

【０１０８】さらに、ステップＳ１６７に進み、図１４
で示した処理により求めた目標データとの間で、最小二
乗法による比較を行い、ステップＳ１６８で、それらの
相関値を求め、合格、不合格を決定する。次に、ステッ
プＳ１６９で、合否結果をディスプレイ２１ａに表示す
る。対象となるフレームの目標データは、並列処理とし
てステップＳ１７１において読み出しておく。

【０１０９】これら、ステップＳ１６２〜ステップＳ１
６９は、ステップＳ１７０を経ることによって、全フレ
ームについての結果表示がされるまで繰り返され、全フ
レームの目標データとの比較、及び結果表示が終了すれ
ば、１つの回路基板についての検査が終了する。

【０１１０】なお、輪郭トレースには時間を要するた
め、輪郭トレースをしないで、単純に目標データとの間
で電界放射画像データ同士を比較しても良い。その場合
は、画像データの濃淡値（階調値）が、ゴールドサンプ
ルから抽出した画像データに対して±何階調以内を合格
とする、のように決めれば良い。

【０１１１】本実施の形態では、上記のように、画像デ
ータによって、回路配線の合否を決定するため、正確な
合否判断を行うことができる。また、画像を表示するこ
とにより、回路配線の形状を直感的に把握することがで
き、欠陥個所も容易に検知可能である。さらに、複数の
回路配線が一つの回路基板に存在する場合でも、その検
査順序を制御して正確で効率な検査を行うことができ
る。

【０１１２】なお、センサチップ１では、回路基板１０
０の形状に合わせて、各センサ要素１２ａを平面的に配
置しているが、立体的に配置してもよい。

【０１１３】各センサ要素１２ａの形状は、図３に示す
ように全て形状を統一することが望ましい。これは、回
路配線への検査信号の供給及び回路配線に現れる信号の
受信を、各センサ要素１２ａでムラ無く行うためであ
る。

【０１１４】各センサ要素１２ａは、図３に示すよう
に、行方向及び列方向にそれぞれ等間隔に配列されたマ
トリックス状に構成することが望ましい。そうすれば、
回路配線に面する単位面積あたりのセンサ要素１２ａの
数のムラを低減することができると共に、各センサ要素
１２ａ間の相対的な位置関係を明らかにし、検出信号に
よる回路配線の形状の特定を容易化することができるか
らである。但し、検査する回路配線の形状等に応じて、
単に１列分だけ配置するようにしてもよい。

【０１１５】センサチップ１では、センサ要素１２ａ
は、４８０行６４０列の配列としているが、これは本実
施形態において便宜的に定めたものであり、現実には、
例えば、５乃至５μｍ角に２０万から２００万個のセン
サ要素を配置することもできる。このようにセンサ要素
１２ａの大きさ、間隔等を設定するにあたっては、より
正確な検査を実現すべく、回路配線の線幅に応じた大き
さ、間隔を設定することが望ましい。

【０１１６】ここでは、ＮチャネルＭＯＳＦＥＴをセン
サ要素としたが、本発明はこれに限定されるものではな
く、ＰチャネルＭＯＳＦＥＴを用いてもよい。受動素子
をｎ型拡散層としたが、これに限定されるものではな
く、比較的導電率の高い材料であれば、非晶質半導体で
あってもよい。更に、受動素子としてのソース側拡散層
上に、導電板をオーミックコンタクトさせてもよく、こ
のようにすれば、受動素子表面の電気伝導度を高く、す
なわち、受動素子表面近傍に信号電荷を集中させること
ができ、信号電荷密度を高くすることができるため、静
電容量結合をより強くすることができる。その場合、導
電板は、金属の薄膜であっても多結晶半導体であっても
よい。

【０１１７】センサ要素として、半導体の拡散層を回路
配線からの信号受信素子とした電荷電圧変換回路を用い
てもよく、増幅した電圧の形で検出信号を取り出すこと
ができ、検出信号を明確に識別できるので、より正確な
回路基板の検査を行なうことができる。センサ要素とし
て、バイポーラトランジスタを用いてもよく、検出信号
を出力を高速に、且つ正確に行なうことができる。セン
サ要素として、ＴＦＴ等の薄膜トランジスタを用いても
よく、センサ要素の生産性を向上し、また、センサアレ
イの面積をより大きくすることができる。

【０１１８】更に、センサ要素に、電荷転送素子を用い
てもよい。電荷転送素子には例えばＣＣＤが挙げられ
る。この場合、トランジスタとして電荷読出し用のＭＯ
ＳＦＥＴを用い、受動素子とソースとしての拡散層を連
続させ、選択信号をゲートに入力することによって、ゲ
ートの下に形成した電位障壁を下げ、ソース側にある信
号電荷をドレイン側へ検出信号電荷として転送し、ドレ
イン側に接続された電荷転送素子で検出信号を転送すれ
ばよい。

【０１１９】更に、回路配線の電位変化に対応して受動
素子に電荷を供給し、かつ回路配線の電位変化が終わる
前に、供給した電荷が逆流しないように電位障壁を形成
する電荷供給ＭＯＳＦＥＴのドレインを、受動素子の拡
散層と連続させて形成すれば、安定した電荷転送が可能
となる。また、電荷転送素子を用いれば、横選択部で、
マルチプレクサ等のスイッチング回路を用いる必要はな
くなる。

【０１２０】センサ要素は、ガラス、セラミックス、ガ
ラスエポキシ、プラスチック等、導体以外の基板上に構
成され、検査信号を印加した回路配線から放射される電
磁波を、金属薄膜、多結晶半導体、非晶質半導体、比較
的導電率の高い材料によって受信するものでもよい。

【０１２１】また、本実施の形態では、回路配線の電位
変化を検出するものとしたが、回路配線から放射される
電磁波の量と放射形状を検出してもよい。もし、所定の
電磁波の量及び形状を検出できれば、回路配線が正常に
連続していると判定する。もし所定よりも少ない量及び
異なる形状を検出した場合は、回路配線の途中が離れて
いるかまたは欠落していると判定する。

【０１２２】更に、本実施の形態ではプローブを回路配
線の端部に接触させているが、回路配線の始点から、非
接触端子を用いて、検査信号を入力してもよい。センサ
チップはセンサ要素を一列に配列したライン型センサで
もよい。その場合、センサチップを垂直方向に移動させ
て、所定領域の回路配線を検査すればよい。また、エリ
ア型センサであって、検査する回路基板の回路配線が、
センサ要素の配列エリアより大きい場合は、機械的に、
センサを位置移動させてもよい。

【０１２３】回路配線の形状がセンサの受信領域より大
きくはみ出す場合は、それぞれの受信データを保管し
て、後で合成してもよい。

【０１２４】本実施の形態では、１センサ要素ラインを
同時に駆動させることとしたが、これに限らず、複数の
センサ要素ラインを同時に駆動させてもよく、さらに、
ライン状でないエリア状の領域の複数のセンサ要素を同
時に駆動させてもよい。その場合も、検査する回路配線
の形状に対向する複数のセンサ要素グループが、他の回
路配線の形状に対向するセンサ要素グループの一部と重
複する場合は、他の回路配線に印加するタイミングを、
異なるフレームの選択期間とする。

【０１２５】（第２の実施の形態）次に図１６を用い
て、本発明の第２の実施の形態としての検査システムに
ついて説明する。

【０１２６】本実施の形態の検査システムは、ゴールド
サンプルではなく、設計上の画像データ（ＣＡＤデータ
等）と被検査対象の回路配線を比較する点について、上
記第１の実施の形態と異なる。その他の点については、
第１の実施の形態と同様であるため、ここでは説明を省
略し、図では、同じ構成要素を同じ符号を付して示す。

【０１２７】図１６は、検査を開始する前に、予備的検
査を行い、回路基板の位置ずれを測定する処理を示すフ
ローチャートである。

【０１２８】ステップＳ１８１で、検査対象となる回路
基板の２〜３個の回路配線を前処理用の回路配線（マー
ク）として、１フレームで検査する。すなわち、回路基
板に縦方向に離間して設けられた２〜３個のマークの形
状を示す画像データを生成する。

【０１２９】ステップＳ１８２では、水平雑音除去を行
う。これは、左端の１０ト゛ット分を水平方向に平均化し
て、その値を、もとの全画像データの値から差し引くこ
とによって行われる。

【０１３０】ステップＳ１８３では、マークの読みとり
が１０回繰り返し行われたか判定し、終了していなけれ
ば、ステップＳ１８１に戻って、マークの読みとりを繰
り返す。１０フレーム分の検査が終了すれば、ステップ
Ｓ１８４に進む。

【０１３１】ステップＳ１８４では、１０フレーム分の
画像データを平均し、ステップＳ１８５でメディアンフ
ィルタに通される。これによって、局部的な雑音が除去
される。

【０１３２】次に、ステップＳ１８６で、コントラスト
修正が行われた後、ステップＳ１８７で、マーク画像の
重心を求め、ステップＳ１８８で、求めたマーク画像の
重心と、設計上の画像データ（ＣＡＤデータ）における
マークの重心との位置ずれ（座標ずれ及び角度ずれ）を
求める。

【０１３３】そして、ステップＳ１８９において、実際
の検査及び画像処理を行う。ここでは、ステップＳ１８
８で求めたずれ量に基づき、生成した画像データの位置
を補正する。ここでの実際の検査におけるデータ処理
は、図１５に示したものとほぼ同様であり、ステップＳ
１５９とステップＳ１６０との間に、１ラインのデータ
の座標変換処理が挿入される点のみ異なる。

【０１３４】本実施の形態によれば、実際の検査時にお
いて、正確に、生成された画像データ及び設計上の回路
配線を示す画像データとを比較することができ、回路配
線１０１の断線、短絡、欠け等の不良の検出を高精度に
行うことができる。

【０１３５】（第３の実施の形態）次に図１７〜図１９
を用いて、本発明の第３の実施の形態としての検査シス
テムについて説明する。

【０１３６】本実施の形態の検査システムは、１フレー
ム間に隣り合う２列の回路配線を同時に検査する点につ
いて、上記第１の実施の形態と異なる。その他の点につ
いては、第１の実施の形態と同様であるため、ここでは
説明を省略し、図では、同じ構成要素を同じ符号を付し
て示す。

【０１３７】図１７は、一つの回路基板の中に複数の回
路配線がある場合の、回路配線に対する電圧印加順序を
説明する図である。図１７では、図１と同様に説明を簡
単にするために、検査対象となる回路配線を○で表し、
回路配線が、ｍ行、ｎ列のマトリクス状に配列されたも
のとしている。

【０１３８】本実施の形態では、図のように、第１フレ
ームで、１番目及び２番目の列に並んだ回路配線を図中
縦方向に上から順次、１行目、２行目、…ｍ行目まで電
圧印加する。第２フレームでも、３番目及び４番目の列
に並んだ回路配線に図中縦方向に上から順次電圧印加す
る。このようにして第ｎ／２フレームで全ての回路配線
に電圧を印加する。

【０１３９】図１８は、図１７の回路配線に対する電圧
印加タイミングの例を示すタイミングチャートである。

【０１４０】図のように、１フレーム目（１番目のＶｓ
ｙｎｃから２番目のＶｓｙｎｃまでの間）の、１番目、
３番目、５番目、７番目、のＨｓｙｎｃに対応して、１
行、１列目の回路配線（１、１）に電圧を印加し、２番
目、４番目、６番目、８番目のＨｓｙｎｃに対応して、
１行、２列目の回路配線（１、２）に電圧を印加する。
続いて、９番目、１１番目、…のＨｓｙｎｃに対応し
て、１列目の回路配線に電圧を印加し、１０番目、１２
番目、…のＨｓｙｎｃに対応して、２列目の回路配線
（１、２）に電圧を印加する。

【０１４１】２フレーム目以降についても同様であり、
奇数番目のＨｓｙｎｃに対応して奇数列目の回路配線に
電圧を印加し、偶数番目のＨｓｙｎｃに対応して偶数番
目の回路配線に電圧を印加する。

【０１４２】つまり、奇数番目のセンサ要素ラインを１
列目の回路配線の検出用に駆動し、偶数番目のセンサ要
素ラインを２列目の回路配線の検出用に駆動するよう
に、選択信号の入力タイミング、センサ要素ラインから
の電位変化の検出タイミング、及び、回路配線への検査
信号の供給タイミングを制御する。

【０１４３】言い換えれば、１つの回路配線に電圧を印
加するタイミングを、１センサ要素ライン置きに実行す
る。画像データが１ライン毎に現れる。

【０１４４】これにより、奇数列目の回路配線は、奇数
ラインのみで画像表示され（図１９（ａ））、偶数番目
の回路配線は、偶数ラインのみで画像表示される（図１
９（ｂ））。

【０１４５】このように、奇数列目の回路配線、と奇数
列目の回路配線に対し、同フレーム内で、交互に電圧を
印可すれば、検査時間を１/２にすることができる。

【０１４６】なお、画像データを処理して、抜けたライ
ンを補間することによって、回路配線全体の外形を得る
こともできる。

【０１４７】また、センサの解像度によって、複数の列
の回路配線の検査を１フレーム期間に行ってもよい。例
えば、５列の場合は、５Ｈｓｙｎｃ毎に同じ回路配線に
電圧を印加すればよい。

【０１４８】（第４の実施の形態）次に図２０及び図２
１を用いて、本発明の第４の実施の形態としての検査シ
ステムについて説明する。

【０１４９】本実施の形態の検査システムは、複数のセ
ンサチップを備えた点について、上記第１の実施の形態
と異なる。その他の点については、第１の実施の形態と
同様であるため、ここでは説明を省略する。

【０１５０】図２０は、１センサチップの受信領域より
も回路基板が大きい場合であって、検査時間を短縮する
ために、４つのセンサチップを同時に駆動させる状態を
示す図である。

【０１５１】図２１は、図２０の場合の電圧印加タイミ
ングを示すタイミングチャートである。

【０１５２】４つのセンサチップを同時に駆動させるこ
とを考えた場合、単純には、４つのセンサに共通のHsyn
cを入力する。つまり、４つのセンサの同期信号の位相
が合った状態で駆動させることになる。

【０１５３】しかし、同時に複数の回路配線へ電圧印加
できないことを考慮すると、この場合、センサチップ１
ａの領域の検査が終了してから、センサチップ１ｂの領
域の検査を行い、以後センサチップ１ｃ、１ｄを順番に
選択して検査を実行することになる。これでは、センサ
チップ１つにつき、回路配線がｎフレーム分存在してい
たとすると、４ｎフレームの検査期間が必要となる。

【０１５４】そこで、図２１のタイミングチャートに示
すように、この独立した４つのセンサチップのＨｓｙｎ
ｃの位相をずらし、１フレーム期間に、４つの回路配線
に電圧を印加する。つまりこれは、センサチップにおい
て水平ラインのデータをセンサ要素から読み出す期間以
外は、他の回路配線に電圧を加えても自分の映像に影響
しないことを利用したものである。

【０１５５】このためには、４つの回路配線１０１ａ、
１０１ｂ、１０１ｃ、１０１ｄへ電圧印加するタイミン
グが重ならないように、Ｈｓｙｎｃの位相を少しづつず
らせばよい。この方法では、異なる回路配線には同時に
電圧印加しないという原則を守りつつ、１つのフレーム
の期間に、複数の回路配線の検査を行うことができる。

【０１５６】結果として、上記のような、４つのセンサ
チップで同期信号の位相を合わせた場合に比べて、検査
時間を１/４に短縮することができる。

【０１５７】

【発明の効果】本発明によれば、回路配線の形状を直感
的に検査可能な検査装置及び検査方法を提供することが
できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態にかかる検査システ
ムにおいて、一つの回路基板の中に複数の回路配線があ
る場合の、回路配線に対する電圧印加順序を説明する図
である。

【図２】本発明の第１の実施の形態に係る検査システム
の概略図である。

【図３】本発明の第１の実施の形態に係る検査システム
のコンピュータの概略ハードウェア構成を示したブロッ
ク図である。

【図４】本発明の第１の実施の形態に係るセンサチップ
の電気的構成を示すブロック図である。

【図５】本発明の第１の実施の形態に係るセンサ要素の
構成を説明する図である。

【図６】本発明の第１の実施の形態に係るセンサ要素に
おいて、回路配線の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。

【図７】本発明の第１の実施の形態に係るセンサ要素に
おいて、回路配線の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。

【図８】本発明の第１の実施の形態に係るセンサチップ
の入出力タイミングを示すタイミングチャートである。

【図９】本発明の第１の実施の形態に係る検査システム
による、回路配線〜の、６×６のセンサ要素による
検査を説明する図である。

【図１０】図９に示す回路配線に対する電圧印加タイミ
ング及びデータの出力タイミングを示すタイミングチャ
ートである。

【図１１】図１の回路配線に対する電圧印加タイミング
の例を示すタイミングチャートである。

【図１２】本発明の第１の実施の形態に係る検査システ
ムにおいて、複数の回路配線に対する電圧印加順序を求
めるためのテーブルを示す図である。

【図１３】本発明の第１の実施の形態に係る検査システ
ムにおいて、複数の回路配線に対する電圧印加順序を求
めるためのテーブルを示す図である。

【図１４】本発明の第１の実施の形態に係る検査システ
ムにおいて、ゴールドサンプルからの目標データの抽出
処理を示すフローチャートである。

【図１５】本発明の第１の実施の形態としての検査シス
テムにおける画像処理を説明するフローチャートであ
る。

【図１６】本発明の第２の実施の形態に係る検査システ
ムにおいて、ＣＡＤデータからの位置ずれを求める処理
を示すフローチャートである。

【図１７】本発明の第３の実施の形態に係る検査システ
ムにおいて、一つの回路基板の中に複数の回路配線があ
る場合の、回路配線に対する電圧印加順序を説明する図
である。

【図１８】図１７の回路配線に対する電圧印加タイミン
グの例を示すタイミングチャートである。

【図１９】図１８のタイミングで電圧印加を行った場合
の出力画像を示す図である。

【図２０】本発明の第４の実施の形態に係る検査システ
ムにおいて、１つの回路基板に対し、４つのセンサチッ
プを同時に駆動させる状態を示す図である。

【図２１】図２０のセンサチップの駆動タイミング及び
回路配線への電圧印加タイミングを示すタイミングチャ
ートである。

【図２２】従来の回路基板検査装置を説明する図であ
る。

フロントページの続き (72)発明者 山岡 秀嗣 広島県深安郡神辺町字西中条1118番地の１ オー・エイチ・ティー株式会社内 Ｆターム(参考） 2G014 AA02 AA03 AB59 AC09 AC15

Claims (13)

【特許請求の範囲】
1. 【請求項１】回路基板上の回路配線を検査する検査装置
   であって、 前記回路配線に対して、検査信号を供給する供給手段
   と、 前記検査信号に応じた回路配線上の電位変化を、複数の
   センサ要素を用いて検出する検出手段と、 前記電位変化を検出した前記センサ要素の位置情報を用
   いて、前記回路配線の形状を表す画像データを生成する
   画像データ生成手段と、 を備えたことを特徴とする検査装置。
2. 【請求項２】前記供給手段は、異なる前記回路配線に対
   しては、異なるタイミングで検査信号を供給することを
   特徴とする請求項１に記載の検査装置。
3. 【請求項３】前記複数のセンサ要素のうち、所定領域の
   センサ要素を選択的に駆動させるため、選択信号を供給
   する選択手段を更に備えることを特徴とする請求項１に
   記載の検査装置。
4. 【請求項４】前記複数のセンサ要素はマトリクス状に配
   置されており、 前記選択手段は、前記複数のセンサ要素の内、水平方向
   に１ラインをなすセンサ要素ラインに同時に選択信号を
   入力し、 前記検出手段は、前記センサ要素ラインに対向する回路
   配線の電位変化を、同時に検出することを特徴とする請
   求項１に記載の検査装置。
5. 【請求項５】前記センサ要素ラインへの選択信号の入力
   タイミング、前記センサ要素ラインからの前記電位変化
   の検出タイミング、及び、前記回路配線への検査信号の
   供給タイミングを制御するタイミング制御手段を更に有
   することを特徴とする請求項４に記載の検査装置。
6. 【請求項６】前記回路配線は、第１回路配線及び第２回
   路配線を含み、 前記選択手段は、前記センサ要素ラインに対して、順番
   に選択信号を入力することによって、全センサ要素を駆
   動させ、 前記検出手段は、前記選択手段の選択信号の入力タイミ
   ングに合せて、全センサ要素から前記電位変化を検出
   し、 全センサ要素が１回づつ駆動する期間を１つのフレーム
   とすると、 前記供給手段は、前記第１回路配線の電位変化を検知で
   きるセンサ要素ライン群と、前記第２回路配線の電位変
   化を検知するセンサ要素ライン群とが全く重複しない場
   合に、前記第１回路配線及び前記第２回路配線に対し、
   同じフレーム内に検査信号を供給し、重複する場合は異
   なるフレームにおいて検査信号を供給することを特徴と
   する請求項５に記載の検査装置。
7. 【請求項７】前記回路配線は、第１回路配線及び第２回
   路配線を含み、 前記選択手段は、前記センサ要素ラインに対して、垂直
   方向に、順番に選択信号を入力することによって、全セ
   ンサ要素を駆動させ、 前記検出手段は、前記選択手段の選択信号の入力タイミ
   ングに合せて、全センサ要素から前記電位変化を検出
   し、 全センサ要素が１回づつ駆動する期間を１つのフレーム
   とすると、 前記供給手段は、前記第１回路配線の電位変化を検知で
   きるセンサ要素ライン群と、前記第２回路配線の電位変
   化を検知するセンサ要素ライン群とが重複する場合に、
   前記第１回路配線及び前記第２回路配線に対して、同じ
   フレーム内に、異なるタイミングで検査信号を供給する
   ことを特徴とする請求項５に記載の検査装置。
8. 【請求項８】前記タイミング制御手段は、ｎ行置きの第
   １の前記センサ要素ライン群を前記第１回路配線の検出
   用に駆動し、前記第１の前記センサ要素ライン群とは異
   なる、ｎ行置きの第２の前記センサ要素ライン群を前記
   第２回路配線の検出用に駆動するように、前記選択信号
   の入力タイミング、前記センサ要素ラインからの前記電
   位変化の検出タイミング、及び、前記回路配線への検査
   信号の供給タイミングを制御することを特徴とする請求
   項７に記載の検査装置。
9. 【請求項９】前記タイミング制御手段は、奇数番目の前
   記センサ要素ラインを前記第１回路配線の検出用に駆動
   し、偶数番目の前記センサ要素ラインを前記第２回路配
   線の検出用に駆動するように、前記選択信号の入力タイ
   ミング、前記センサ要素ラインからの前記電位変化の検
   出タイミング、及び、前記回路配線への検査信号の供給
   タイミングを制御することを特徴とする請求項７に記載
   の検査装置。
10. 【請求項１０】前記画像データ生成手段は、画像の補間
    を行なうことによって、前記第１回路配線の形状及び前
    記第２回路配線の形状を表す画像データを生成すること
    を特徴とする請求項８又は９に記載の検査装置。
11. 【請求項１１】回路基板上の複数の回路配線を検査する
    検査装置であって、 前記複数の回路配線のそれぞれに対して検査信号を供給
    する供給手段と、 前記複数の回路配線とそれぞれ対向し、前記検査信号に
    応じた前記複数の回路配線上の電位変化を検出する第１
    エリア型センサ及び第２エリア型センサと、 前記複数のセンサによる、前記電位変化の検出タイミン
    グを制御するタイミング制御手段と、 を有し、 前記第１、第２エリア型センサは、それぞれ複数行のセ
    ンサ要素ラインを有し、該センサ要素ラインを垂直方向
    に順次駆動させることによって、エリア全体のセンサ要
    素を駆動させ、 前記第１エリア型センサ中の１センサ要素ラインが、対
    向する回路配線の電位変化の検出を終了してから、次の
    センサ要素ラインが検出を始めるまでの間に、前記第２
    エリア型センサ中のセンサ要素ラインによる検出を行な
    うことを特徴とする検査装置。
12. 【請求項１２】前記センサ要素は、 半導体の単結晶上、または、平板上に構成され、 前記回路配線に対し静電容量結合の対向電極として動作
    し、前記回路配線の電位変化を検出する受動素子と、 前記受動素子によって出力された検出信号を、前記選択
    信号の入力に応じて出力するトランジスタと、 を含むことを特徴とする請求項１又は１１に記載の検査
    装置。
13. 【請求項１３】回路基板上の回路配線を検査する検査方
    法であって、 前記回路配線に対して、検査信号を供給する供給工程
    と、 前記検査信号に応じた回路配線上の電位変化を、複数の
    センサ要素を用いて検出する検出工程と、 前記電位変化を検出した前記センサ要素の位置情報を用
    いて、前記回路配線の形状を表す画像データを生成する
    画像データ生成工程と、 を備えたことを特徴とする検査方法。