JPWO2003019209A1 - 回路配線検査装置並びに回路配線検査方法 - Google Patents
回路配線検査装置並びに回路配線検査方法 Download PDFInfo
- Publication number
- JPWO2003019209A1 JPWO2003019209A1 JP2003524023A JP2003524023A JPWO2003019209A1 JP WO2003019209 A1 JPWO2003019209 A1 JP WO2003019209A1 JP 2003524023 A JP2003524023 A JP 2003524023A JP 2003524023 A JP2003524023 A JP 2003524023A JP WO2003019209 A1 JPWO2003019209 A1 JP WO2003019209A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit wiring
- inspection
- sensor element
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/311—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
- G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
簡単な構成で確実且つ容易に回路配線の状況を検出できる回路配線検査装置を提供する。検査システム20は、回路基板上の回路配線に対して検査信号を供給し(S141)、供給した検査信号に応じた回路配線上の特定部位の電位変化を複数のセンサ要素を用いて検出し(S142)、当該部位の検出結果が所定範囲内にない場合に(S143−N)回路配線の形状を表す画像データの生成を行い(S151以下)、当該部位の検出結果が所定範囲内にある場合には(S143−Y)回路配線の形状を表す画像データの生成を省略する。
Description
技術分野
本発明は、回路配線を検査可能な回路配線検査装置並びに回路配線検査方法に関するものである。
背景技術
回路基板の製造においては、回路基板上に回路配線の配置を行った後に断線や短絡がないか否かを検査する必要がある。近年、回路配線の高密度化により、各回路配線の検査を行う際に、各回路配線の両端部に同時に検査用ピンを配置して先端部を接触させるに十分な間隔がとれない状況となってきたため、ピンを用いることなく回路配線の状態を検査するために、回路配線の両端部に接触することなく回路配線よりの電気信号を受信可能な非接触式の検査手法が提案されてきている(特開平9−264919号公報)。
この非接触式の検査手法は、図24に示すように、検査の対象となる回路配線の一方端部側に検査用のピンを接触させ、回路配線の他端部側は非接触にセンサ導体を配置し、検査用のピンから検査信号を供給することにより回路配線の電位を変化させ、電位変化をセンサ導体で検出してパターンの断線などを検査する方式である。
しかしながら、上述した従来の非接触検査方式は、回路基板のある位置に回路配線が存在するか否かを検出できるのみ(ある位置のパターンで電位変化があるか否かを検出できるのみ)であり、回路配線の両端部間の状態を容易に判断することが、あるいはオペレータが直感的にパターン状態を判断することができなかった。
本発明は上述した課題を解決することを目的としてなされたもので、上述した課題を解決し、例えば、簡単な制御で回路配線の状態をオペレータが容易且つ直感的に判断できる回路配線検査装置を提供することを目的とする。
発明の開示
係る目的を達成する一手段として例えば以下の構成を備える。
即ち、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、前記検出手段が前記回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記画像データ生成手段による画像データ生成を行う検査制御手段とを備えることを特徴とする。
そして例えば、前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。
また例えば、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする。あるいは、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の特定部位とすることを特徴とする。
または、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記回路配線の形状を表す画像データの生成を行い、当該部位の検出結果が所定範囲内にある場合には前記回路配線の形状を表す画像データの生成を省略することを特徴とする。
そして例えば、前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。あるいは、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする。
更に例えば、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査信号供給回路配線の特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする。
また即ち、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする。
更にまた、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする。
そして例えば、前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。
また例えば、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする。あるいは、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
更にまた、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の前記特定部位とすることを特徴とする。
または、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出することを特徴とする。
更にまた、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、前記回路配線の形状を表す画像データの生成を行うことを特徴とする。
そして例えば、前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。あるいは、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする。
更に例えば、前記複数のセンサ要素はマトリクス状に配置されており、前記センサ要素の選択は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査信号供給回路配線の前記特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする。
発明を実施するための最良の形態
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
以下の説明における構成、構成要素の相対配置、数値などは、本発明の範囲を以下の説明の範囲に限定する趣旨ではない。
以下の説明は、集積回路チップが実装された回路基板における配線パターンの検査を行う検査装置の場合を例として説明する。
(第1の実施の形態例)
本発明に係る第1の実施の形態例として、MOSFETをセンサ要素として用いた検査システム20について説明する。図1は本発明に係る一発明の実施の形態例のパターン検査システムの概略図である。
<検査システムの構成>
図1は本実施の形態例の検査システム20の概略構成図である。
検査システム20は、複数のセンサ要素を備えたセンサチップ1と、コンピュータ21と、回路配線101に検査信号を供給するためのプローブ22と、プローブ22への検査信号の供給を切替えるセレクタ23と、を備える。セレクタ23は、例えば、マルチプレクサ、デプレクサ等から構成することができる。
コンピュータ21は、セレクタ23に対してプローブ22選択のための制御信号及び回路配線101に与える検査信号を供給し、センサチップ1に対してセレクタ23に供給した制御信号に同期してセンサ要素を動作させるための同期信号(垂直同期信号(Vsync)、水平同期信号(Hsync)及び基準信号(Dclk)を含む)を供給する。
印加する検査信号は電圧パルス或いは交流信号のどちらでもよい。電圧パルスを用いれば信号の極性を限定できるため、センサ要素での電流方向を一方向に限定して回路設計ができ、回路設計が単純になる。
また、コンピュータ21は、回路配線への検出信号が流れたことによるに対応したセンサチップ1からの検出信号を受け取って検出信号の流れた回路配線パターンに対応した画像データを生成し、生成した画像をディスプレイ21aに表示する。
これにより、特定の回路配線の形状を探したり、生成された画像データ及び設計上の回路配線を示す画像データに基づいて、回路配線101の断線、短絡、欠け等の不良を検出したりできる。
プローブ22は、その先端が、それぞれ回路基板100上の回路配線101の一端に接触しており、回路配線101に対して検査信号を供給する。
セレクタ23は、検査信号を出力するプローブ22を切替える。回路基板100上の複数の独立した回路配線101の一つずつに検査信号が供給されるように、コンピュータ21から供給された制御信号に基づきスイッチングを行う。
また、セレクタ23は、検査信号を印加しない回路配線については、接地レベル(GND)または電源等の低インピーダンスラインに接続する。テスト信号がクロストークによって非テスト回路配線に重畳し、誤信号をセンサが受信しないようにするためである。
センサチップ1は、回路基板100の回路配線101に対向する位置に、非接触に配置され、プローブ22から供給された検査信号によって回路配線101上に生じた電位変化を検出し、検出信号としてコンピュータ21へ出力する。センサチップ1と回路配線との間隔は、0.05mm以下が望ましいが、0.5mm以下であれば可能である。また、回路基板とセンサチップ1とを、誘電体絶縁材料を挟んで密着させてもよい。
なお、図1の回路基板100では、片面側にのみ回路配線101が設けられている場合を想定した例を示しているが、本実施の形態例は以上の例に限定されるものではなく、両面に回路配線101が設けられている回路基板についても検査可能であり、その場合は、センサチップ1を上下に二つ用いて回路基板をサンドイッチするように配置して検査する。
次に、図2を参照してコンピュータ21の詳細構成を説明する。図2は本実施の形態例のコンピュータ21のハードウェア構成を示すブロック図である。
図2において、211は、コンピュータ21全体を制御すると共に演算・制御用にも用いられるCPU、212はCPU211で実行するプログラムや固定値等を格納するROM、213は入力されるデジタルデータを処理して画像データを生成し、ディスプレイ21aに出力する画像データを処理する画像処理部、214は一時記憶用のRAMであり、RAM214にはHD215などからロードされるプログラムを格納するプログラムロード領域や、センサチップ1で検出されたデジタル信号の記憶領域等が含まれる。コンピュータ21で受信したセンサチップ1よりのデジタル信号は各回路配線の形状に対応するセンサ要素のグループ毎に保管する。
215は外部記憶装置としてのハードディスク、216は着脱可能な記憶媒体の読取装置としてのCD−ROMドライブである。217は入出力インタフェースであって、入出力インタフェース217を介して入力装置としてのキーボード218、マウス219、センサチップ1、セレクタ23との入出力インタフェース制御を司る。
HD215には、センサチップ制御プログラム、セレクタ制御プログラム、画像処理プログラムが格納され、それぞれのプログラムの実行時にRAM214のプログラムロード領域にロードされて実行される。
また、センサチップ1によって検査された回路配線の形状を示す画像データ、及び、設計上の回路配線の形状を示す画像データも、HD215に格納される。センサチップ1から入力した画像データは、各回路配線の形状に対向するセンサ要素グループを判定単位として記憶する場合と、全部のセンサ要素の一フレーム分を判定単位として記憶する場合とがある。
センサチップ制御プログラム、セレクタ制御プログラム、画像処理プログラム及び、設計上の回路配線の形状を示す画像データは、CD−ROMに記録し、CD−ROMドライブでこのCD−ROM記録情報を読み取ることによってインストールしても、FDやDVD等の他の媒体に記録してから読込んでも、ネットワークを介してダウンロードしてもよい。
次に、本実施の形態例のセンサチップ1の電気的構成を図3を参照して説明する。図3は本実施の形態例のセンサチップ1の電気的構成を示すブロック図である。
センサチップ1は、図3に示す電気的構成を有し、不図示のパッケージに取り付けられた構成となっている。
センサチップ1は、制御部11と、複数のトランジスタと受信電極アレイから構成されているセンサ要素12aからなるセンサ要素群12と、水平方向に並んだ複数のセンサ要素から構成されるセンサ要素ライン12bを選択するための縦選択部14と、センサ要素12aからの信号の読出しを行う横選択部13と、各センサ要素ライン12bを選択するための選択信号を発生するタイミング生成部15と、横選択部13からの信号を処理する信号処理部16と、信号処理部16からの信号をA/D変換するためのA/Dコンバータ17と、センサチップ1を駆動するための電力を供給するための電源回路部18と、を備える。
制御部11は、コンピュータ21からの制御信号に従って、センサチップ1の動作を制御するためのものである。制御部11は、制御レジスタを有し、センサの動作タイミング、増幅、基準電圧を設定する。
センサ要素12aは、マトリックス状に配置され、プローブ22から回路配線101に供給された検査信号に応じた回路配線101上の電位変化を非接触で検出する。
タイミング生成部15は、コンピュータ21から垂直同期信号(Vsync)、水平同期信号(Hsync)及び基準信号(Dclk)を供給され、縦選択部14、横選択部13、信号処理部16、A/Dコンバータ17に、センサ要素12aを選択するためのタイミング信号を供給する。
縦選択部14は、タイミング生成部15からのタイミング信号に従って、センサ要素群12の少なくともいずれか一つの行を順次選択する。縦選択部14により選択されたセンサ要素ライン12bの各センサ要素12aからは、検出信号が一度に出力され、横選択部13に入力される。横選択部13は、640個の端子から出力されたアナログの検出信号を増幅した後、一旦ホールドし、マルチプレクサ等の選択回路によりタイミング生成部15からのタイミング信号に従って、順番に検出信号を信号処理部16に出力する。
信号処理部16は、横選択部13からの信号を、判定処理に必要なレベルまで更に増幅し、雑音を除去するフィルタを通す等のアナログ信号処理を行い、A/Dコンバータ17へ送出する。また、信号処理部16はまた、オートゲインコントロールを有し、センサの読出し信号の電圧増幅率を自動的に最適値に設定する。
A/Dコンバータ17は、信号処理部16からアナログ形式で送出された各センサ要素12aの検査信号を、例えば8ビットのデジタル信号に変換し、出力する。電源回路18は、信号処理部の基準クランプ電圧等を生成する。
なお、ここでは、センサチップ1にA/Dコンバータ17が内蔵されているが、信号処理部でアナログ処理されたアナログ信号をそのままコンピュータ21に出力してもよい。
次に、本実施の形態例で用いるセンサチップ1の具体的な構成例について説明する。図4は本実施の形態例の半導体トランジスタで構成したセンサ要素を説明するための図である。
センサ要素12aは、MOS型の半導体素子(MOSFET)であり、拡散層の一方の表面積が他方の表面積よりも大きくなるように生成されている。表面積が大きい方の拡散層が受動素子となり、回路配線101に対向している。この受動素子は、MOSFETのソースと連続している。ゲートは縦選択部14に接続されており、ドレインは横選択部13に接続されている。また、受動素子の拡散層には不要電荷を吐き出すポテンシャル障壁が設けてある。
タイミング生成部15により縦選択部14を介して、センサ要素12aが選択されると、縦選択部14からゲートへ信号が送出され、センサ要素12aはON(検出信号出力可能状態)となる。
この時、プローブ22から検査信号としての電圧が印加されると、回路配線101の電位が変化し、これに伴い、ソースからドレインへ電流が流れる。これが検出信号となって横選択部13を介して、信号処理部16へ送出される。なお、センサ要素12aに対向する位置に回路配線101が存在しない場合には、電流は流れない。
このため、検出信号としての電流出力があったセンサ要素12aの位置を解析すれば、回路基板100のどの位置に、プローブ22と接触した電極から連続する回路配線101が存在するかがわかる。
ここで、ソースからドレインへ電流が流れる原理について、更に詳しく説明する。図5及び図6は本実施の形態例のセンサ要素の動作原理を分かりやすく説明するためのモデル図であり、図5は回路配線に電圧が印加されていない状態を説明するための図、図6は回路配線に電圧が印加された状態を説明するための図である。
図5のように、回路配線に電圧が印加されていなければ、拡散層の余分な電荷が、OFFしているゲートの下の電位障壁のポテンシャルよりも低い吐き出しポテンシャル障壁から溢れ出る。その場合、ソースの電位は吐き出しのポテンシャルで確定する。
次に、図6のように、回路配線に電圧Vが印加されると、回路配線が+に帯電する(電位Vとなる)。ここで、回路配線と、ソース側拡散層とは、微小距離だけ離間しているため、対向するソース側拡散層は回路配線の電位変化の影響を受け、電位がVとなって電荷が流れ込む。即ち、回路配線とソース側拡散層とが静電容量結合しているように動作し、ソース側拡散層のポテンシャルが低くなって、電子が流れ込み、ソースからドレインに向かって電流が流れる。
回路配線が再びグランドに接続されると、ソース側拡散層のポテンシャルは元に戻り、余剰の電子は徐々に吐き出しポテンシャル障壁から逃がされる。
<センサチップの信号の入出力タイミング>
図7は、図4に示す本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
上の4段は、Vsync、Hsync、Dclk及び、センサチップ1からの出力データ(出力Data)を示し、下の6段は、一つ一つのHsync、及びそれらの間に、センサ要素においてどのような信号の入出力があるかを示している。
図7に示すように、タイミング生成部15に対して、Vsync及びHsync並びにDclkが入力された場合、センサチップ1から出力されるデータはDataに示すようになる。
これを詳しく説明すると、タイミング生成部15は、n番目のHsyncの立下りからDclk数をカウントして、所定のタイミングAで、選択信号をn番目のセンサ要素ライン12bへ送るように、縦選択部14を制御する。この後、更にDclkをカウントして、所定のタイミングBまで、選択信号を送りつづける。
一方、コンピュータ21において、n番目のHsyncの立下りからDclkをカウントして、タイミングAと、タイミングBの間に位置するタイミングCに、検査対象の回路配線に対し、電圧が印加されるように、セレクタ23を制御する。
更に、タイミング生成部15は、このタイミングCと同じタイミングで、n番目のセンサ要素ラインからの検出信号をホールドするように、横選択部15を制御する。タイミングCと同じタイミングとしたのは、図4に示すようなMOSFETを用いた場合、センサ要素からの出力は、回路配線に印加された電圧パルスの微分波形の、指数関数的に低下する電流として表れるからである。
次に、図8及び図9を用いて、具体的に3つの回路配線に対する電圧印加タイミングおよびその場合の出力信号について説明する。図8は本実施の形態例における回路配線▲1▼〜▲3▼の、6×6のセンサ要素による検査を説明する図、図9は本実施の形態例における動作タイミングチャートであり、回路配線▲1▼の形状を示すデータ、回路配線▲3▼の形状を示すデータ、回路配線▲2▼の形状を示すデータが、順に出力される。
回路配線▲1▼に対応するセンサ素子としては、(X2,Y1)、(X3,Y1)、(X4,Y1)、(X2,Y2)、(X3,Y2)、(X4,Y2)、(X5,Y2)、(X6,Y2)、(X5,Y3)、(X6,Y3)の座標に位置する、10個のセンサ素子が存在する。
また、回路配線▲2▼に対応するセンサ素子としては、(X1,Y1)、(X2,Y1)、(X1,Y2)、(X2,Y2)、(X3,Y2)、(X2,Y3)、(X3,Y3)、(X4,Y3)、(X5,Y3)、(X6,Y3)、(X3,Y4)、(X4,Y4)、(X5,Y4)、(X6,Y4)の座標に位置する、14個のセンサ素子が存在する。
また、回路配線▲3▼に対応するセンサ素子としては、(X1,Y4)、(X2,Y4)、(X1,Y5)、(X2,Y5)、(X3,Y5)、(X1,Y6)、(X2,Y6)、(X3,Y6)、(X4,Y6)の座標に位置する、9個のセンサ素子が存在する。
これらのうち、図中、黒で示した(X2,Y1)、(X2,Y2)、(X3,Y2)、(X5,Y3)、(X6,Y3)の5つのセンサ要素については、回路配線▲1▼と回路配線▲2▼の両方の検査に用いられる。このため、一回のセンサ要素の駆動では、これらの回路配線の両方を検査することはできない。また、回路配線▲2▼及び回路配線▲3▼は、どちらもY4のセンサ要素ライン上のセンサ要素を用いて検査されるので、上記に示したような、横一行のセンサ要素ラインを同時に駆動させる方法を用いる場合、一回のセンサ要素の駆動では、これらの回路配線の両方を検査することはできない。一方、回路配線▲1▼と回路配線▲3▼との間ではそのような問題は生じない。
そこで、一度、すべてのセンサ要素を駆動させる期間(1フレーム)に、回路配線▲1▼と回路配線▲3▼の両方を検査し、その後のフレームに、回路配線▲2▼を検査することになる。
これにより図9のタイミングチャートに示すように、回路配線▲1▼の形状を示すデータ、回路配線▲3▼の形状を示すデータ、回路配線▲2▼の形状を示すデータが、順に出力される。
<複数の回路配線に対する電圧印加方法>
次に図10及び図11を参照して、本実施の形態例の複数の回路配線に対して、効率的に電圧印加を行う方法について説明する。図10は本実施の形態の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序(電圧印加順序)を説明する図、図11は本実施の形態の検査システムにおける図10に示すセンサ駆動制御における電圧印加タイミングの例を示すタイミングチャートである。
図10に示す例では、説明の簡略化のために、検査対象となる回路配線を○印で表している。また、回路配線は、m行、n列のマトリクス状に配列されたものとモデル化している。
センサの受信領域に複数の回路配線が存在する場合、基本的に、1つの回路配線に電圧を加える間、他の回路配線全ては基準電位(GND)に保つことが必要である。もし、同時に2つの回路配線に電圧を印加した場合、被検査回路配線が途中で切断されていても、同時に電圧印加した他の回路配線とショートしている場合、そこから被検査回路配線の末端へ電圧が印加され、合格と誤判定し、オープン不良を見逃すからである。
1センサ要素ラインを駆動する間に、回路配線に1回の電圧を印加するため、同じセンサ要素ラインに複数の回路配線が対応していても、その中の1つの回路配線しか電圧を印加することができない。
従って、図のように、第1フレームで、1番目の列に並んだ回路配線を図中縦方向に上から順次、1行目、2行目、…m行目まで電圧印加する。第2フレームでも、2番目の列に並んだ回路配線に図中縦方向に上から順次電圧印加する。このようにして第nフレームで全ての回路配線に電圧が印加されることになる。
具体的な電圧印加タイミングは、図11に示すように、1フレーム目(1番目のVsyncから2番目のVsyncまでの間)の、1番目のHsyncから7番目のHsyncまでに対応して、1行、1列目の回路配線(1、1)に電圧を印加する。
次に、8番目のHsyncから14番目のHsyncまでに対応して、2行、1列目の回路配線(2、1)に電圧を印加する。更に回路配線(3、1)、(4、1)と続き、回路配線(m、1)に電圧を印加した後、2フレーム目に移り、回路配線(1、2)〜(m、2)に電圧を印加する。このようにして、全ての回路配線の検査が終了するまで、つまり、nフレーム目まで、繰り返し、センサ要素が駆動される。
<回路配線のモデル化>
次に、図12及び図13を用いて、本実施の形態例の回路配線をマトリクス状にモデル化する方法について説明する。
まず回路配線の設計上の形状データ(例えばCADデータ)から、検査したい回路配線の領域を、長方形に切り出し、図12に示すテーブルを作成する。図12は、各回路配線に番号を付し、その回路配線を含む長方形領域の最も左上の座標、及び最も右下のセンサ要素の座標を対応させてテーブルに表したものである。また、フレームは全て1番目としている。
次に、左上のY座標の値が小さいものから、順に、回路配線を並べ変える。この図11では、1番目はY座標がY1の回路配線▲1▼と回路配線▲2▼である。そして、2番目はY座標がY4の回路配線▲3▼である。
次に、それぞれの回路配線の、左上のY座標の値と、その一つ前の回路配線の、右下のY座標とを比較し、その回路配線の左上のY座標の値が、一つ前の回路配線の右下のY座標よりも小さい場合に、それらの回路配線を読み取るセンサ要素ラインが重複するものとして、異なるフレームに移動する。
図12の場合には、まず、回路配線▲1▼は、最初に電圧を印加する回路配線として固定する。そして、回路配線▲2▼の左上のY座標と、回路配線▲1▼の右下のY座標を比較する。この場合、回路配線▲1▼はY3、回路配線▲2▼はY1となり、Y3>Y1なので、回路配線がフレーム2に移動される。フレーム2はフレーム1の後に検査されるため、テーブルの最下欄に移動することとなる。
この時点で回路配線▲3▼の1つ前の回路配線は、回路配線▲1▼となる。従って、次に、回路配線▲3▼の左上のY座標Y4と回路配線▲1▼の右下のY座標Y3とを比較し、Y4>Y3であるから、回路配線▲3▼はフレーム1に残る。同様に繰り返して、回路配線▲4▼から全ての回路配線に対してフレーム1かフレーム2かを決定していく。これにより、フレーム1とフレーム2のグループ分けができる。
次に同様のことをフレーム2のグループ内で行う。この場合、左上のY座標の値が、一つ前の電圧印加する回路配線の右下のY座標の値より大きいかどうか比べ、小さい回路配線はフレーム3に移動し、大きい回路配線はフレーム2に残す。
これで、フレーム1,2、3のグループができあがる。フレーム増加がなくなるまで実行し、増加がなくなったら終了する。
このような処理の結果、図13に示すテーブルが生成される。フレーム番号が、図10の列番号に対応し、同じフレーム内での電圧印加順を示す番号が行番号に対応する。
図13のテーブルを参照することにより、まず、1番目のVsync後の1番目〜3番目のHsync(Y座標を参照)に対応して、回路配線▲1▼に電圧パルスを印加し、次に、4番目〜6番目のHsyncに対応して、回路配線▲3▼に電圧パルスを印加し、更に2番目のVsync後の、1番目〜4番目のHsyncに対応して、回路配線▲2▼に電圧パルスを印加する。
なお、ここでは、回路配線の設計上の形状データとセンサ要素の座標とが完全に対応すると仮定したため、単純に回路配線の外形座標をセンサ要素の座標とした。しかし、実際には、センサと回路配線は機械的に合わせるため、位置ズレが起こる。従って、上記の検査領域を決めるY座標は、そのズレ分を加えて、やや広めに取ってもよい。
<画像処理方法>
次に、図14を参照して本実施の形態例の検査システムにおける実際の検査制御開始前に行う目標データの抽出について説明する。図14は本実施の形態例の検査システムにおけるゴールドサンプルからの目標データを抽出する処理を説明するためのフローチャートである。
図14を参照して本実施の形態例の検査開始前に行う目標データの抽出処理について説明する。まずステップS101においてゴールドサンプルの回路基板の1フレーム分の回路配線を検査する。すなわち、全センサ要素を一通り駆動して、縦一列にモデル化できる複数の回路配線の形状を示すデジタルデータを取り出す。
続くステップS102において水平雑音除去を行う。ここでは左端の10ドット分を水平方向に平均化して、その値を、もとの全画像データの値から差し引くことによって行われる。
ステップS103では、10フレームの読み取りが終了したか否かを判定する。10フレームの読み取りが終了していなければステップS101に戻り、再度、同じ回路配線の検査を行う。
一方、ステップS103で10フレーム分の検査が終了していればステップS104に進み、10フレーム分の画像データを平均化する。続いてステップS105で平均化した画像データをメディアンフィルタに通す。これによって、局部的な雑音が除去される。
次に、ステップS106で、コントラスト修正を行う。そして次のステップS107で画像処理された輪郭データが目標データとしてコンピュータ21のRAM214に格納される。
そしてステップS108でゴールドサンプル上の全ての回路配線についてデジタルデータを取り出したか否かを判断する。全ての回路配線についてデジタルデータを取り出しておらず、他に未検査の回路配線がある場合にはステップS109に進む。
ステップS109では、他の未検査の回路配線についてのデータ取り出しを行うために次のフレームの検査を行うように制御してステップS101に進む。以後ステップS101からステップS107までの処理を行う。
以上のステップS101からステップS107までの処理を繰り返し行うと、全ての回路配線について画像データの取り出しが終了する。するとステップS108で全ての回路配線についてデジタルデータを取り出したことになり、ステップS110に進み、テーブルを作成する。このテーブルは、回路配線とその範囲及び階調とを対応させたものである。テーブルを作成すると、目標データ抽出処理は終了する。
次に、図15を参照して、本実施の形態例の検査システムにおける実際の検査制御を説明する。図15は本実施の形態例における検査制御を説明するためのフローチャートである。
まず図15のステップS140において、センサチップ1を検査対象基板の最初の検査位置に位置決めすると共に、最初に検査するべき回路配線101に検査信号を供給するためのプローブ22を位置決め当接させる。
そして続くステップS141において、最初に検査するべき配線にプローブ22を介して給電し、例えば周辺配線を接地レベルに制御する。そして続くステップS142において、センサチップを用いて給電した回路配線の予め特定したポイントを含む箇所についてのみ電位変化(電束密度変化)を検出する。この検出処理は後述するステップS151〜ステップS156の処理における所定センサ要素のみの検出処理となる。
この予め特定したポイントは、この箇所の電束密度変化を検出することによりプローブ22から給電された回路配線の端部近傍位置であり、当該位置まで給電電力が到達していれば途中の配線パターンに断線などがなく、また、他の配線パターンを接続されて接地レベルになることもない検出ポイントとする。
この特定ポイントの設定例を図16に示す。図16は本実施の形態例の検査制御における特定ポイント設定例を示す図である。
図16において、検査パターンとして表示されている回路パターンが基部にはプローブ22が当接されて給電される回路パターンである。両サイドのGNDで示すパターンが接地レベルに制御されているプローブ22が基部に当接されている回路配線である。
検査パターンの例えばA、B、Cで示す他の回路パターンとの入出力端(先端部)近傍に特定ポイントを設定することにより、当該位置で所望の電束密度変化が検出されれば、当該検査パターンは正常であると判断でき、所望の電束密度変化がない場合(給電電力が当該特定ポイントまで到達しない場合)には不良であると用意に判断可能である。
従って、ステップS143でステップS142の検出の結果、電束密度の変化が所定の範囲内にあるか否かを判断する。一定範囲内である場合には当該配線パターンが正常であると判断してステップS144に進む。そしてセンサチップ1の対向位置回路配線全てに対する検査が終了したか否かを判断する。センサチップ1の全フレームの対向位置の回路配線パターンの検査が終了したか否かを調べる。センサチップ1の全フレームの対向位置の回路配線パターンの検査が終了していない場合にはステップS141に戻り次の回路配線に対する給電制御及び接地レベル制御を行い次の回路配線の特定ポイントの検出処理を行う。
一方、ステップS145でセンサチップ1の全フレームの対向位置の回路配線パターンの検査が終了している場合にはステップS145に進み、検査対象の全ての回路配線に対する検査が終了しているか否かを調べる。全ての回路配線に対する検査が終了している場合には当該検査処理を終了する。
一方、ステップS145で全ての回路配線に対する検査が終了していない場合にはステップS146に進み、センサチップ1を移動させて例えば隣接する回路配線位置に位置決めする。そしてステップS140に戻り新たなセンサチップ位置での検査を開始する。
また、ステップS143で特定ポイントの電束密度変化が一定範囲にない場合には、当該回路配線がいずれかの箇所で不具合があると考えられるため、ステップS151以下の回路配線評価処理に移行し、回路配線全体の状態判定処理に移行する。
まずステップS151で当該は回路配線パターンの全体をカバーすると予想されるセンサチップ1のうちのセンサ要素の1センサ要素ラインを駆動する。次に、ステップS152において、得られたデジタルデータが1ラインずつコンピュータ21の画像処理部213に転送される。
ステップS153では、そのラインがその回路配線をカバーするフレームの最終ラインか否か判断する。そして、そのラインがその回路配線をカバーするフレームの最終ラインでなければステップS154に進み、次のラインの処理に進む。
一方、ステップS153でそのラインがその回路配線をカバーするフレームの最終ラインである場合にはステップS155に進み、コンピュータでの処理が終了したか否かを調べる。コンピュータでの処理が終了していない場合にはコンピュータ処理が終了するのを待つ。これは、最終的にデータを受領して処理をするのがコンピュータであるからである。
ステップS155でコンピュータ処理が終了している場合にはステップS144に進み、次の配線パターンの処理を行うことになる。
本実施の形態例においては、画像処理部では、センサチップ部1がステップS152に示すラインデータの転送を行うとステップS157に示すように1ライン分のデジタルデータがコンピュータ21に入力され、ステップS156において、水平雑音が除去される。
この方法は、図14のステップS102で用いた方法と同様である。しかしここでは、ステップS103やステップS104のような10フレームの平均処理は行わず、雑音除去後、ステップS159に示すメディアンフィルタ処理が実行され、メディアンフィルタを通過されてメディアンフィルタ処理が実行される。
そして、続くステップS160で、処理データをコンピュータ21のRAM214に転送し格納される。
その後、ステップS161において全フレームの全ラインがRAM214に格納されたか判断する。検査対象回路配線に対応するライン(必要ライン)の転送が終了していなければステップS157に戻り、上記したステップS157〜ステップS161の処理を繰り返す。
一方、ステップS161で検査対象回路配線に対応するライン(必要ライン)についての処理が終了したのであれば、画像処理部213の動作は終了するためステップS155に進む。
一方、コンピュータ211は、ステップS160に示す処理に対応した画像処理部213よりのデータの転送を受けると、ステップS162以下の処理を実行することにより、検査対象回路配線パターンの電位変化を目視確認できるようにパターン化する。
即ち、まずステップS162で画像処理部213での処理後のデータを入力し、RAM214に格納する。そしてステップS163でRAM214に1フレーム分のデータが格納されたか判断する。RAM214に1フレーム分のデータが格納されていない場合にはステップS162におけるデータ入力処理を続行する。
一方、ステップS163で1フレーム分の画像データが格納されている場合にはステップS164に進み、格納された画像データ全体をメディアンフィルタに通過してメディアンフィルタ処理を実行する。
続くステップS165でコントラスト補正を行う。そして、ステップ166で2値化処理した後、輪郭トレースを行う。
更に、ステップS167に進み、図14で示す処理により求めた目標データとの間で最小二乗法による比較を行う。その後ステップS168に進み、それらの相関値を求める。
次にステップS169において比較の結果目標データと相違する部分がわかるように比較結果をディスプレイ21aに表示する。これにより、当該フレームの回路配線の状態がオペレータから直接目視確認可能となる。
そして、続くステップS170において、必要フレームに対する全ての処理が終了したか否かを調べる。必要フレームに対する全ての処理が終了していない場合にはステップS162に戻り、必要な全フレームについての結果表示がされるまで上記処理が繰り返され、対象回路配線に関係する全フレームの目標データとの比較、及び結果表示を行う。
一方、ステップS170で必要フレームに対する全ての処理が終了している場合にはステップS144に進む。この場合には、問題があると予想される回路配線パターンが表示画面に表示された状態とでき、オペレータが直接問題があると思われるパターン状態を目視確認できる。
以上説明したように本実施の形態例によれば、図15のステップS151以下の輪郭トレースには時間を要するため、まずステップS140からステップS146で輪郭トレースをしないで、特定ポイントにおける電束密度変化を調べ、問題のある場合のみ輪郭トレースを行うため、高速での検査が可能となると共に、必要な不具合検査は確実に行うことができる。しかも、全ての場合に配線パターンの確認を行う必要なく、問題の予想される部分のみチェックすればよく、効率の良い検査が可能となる。
本実施の形態では、必要な場合のみ画像データによって、回路配線の合否を決定するため、過度な負担無く正確な合否判断を行うことができる。また、画像を表示することにより、回路配線の形状を直感的に把握することができ、欠陥個所も容易に検知可能である。更に、複数の回路配線が一つの回路基板に存在する場合でも、また複雑な画像処理を必要最小限に抑えながら必要な場合のみ確認すれば足り、優れた検査システムが提供できる。
なお、センサチップ1では、回路基板100の形状に合わせて、各センサ要素12aを平面的に配置しているが、立体的に配置してもよい。
各センサ要素12aの形状は、図3に示すように全て形状を統一することが望ましい。これは、回路配線への検査信号の供給及び回路配線に現れる信号の受信を、各センサ要素12aでムラ無く行うためである。
各センサ要素12aは、図3に示すように、行方向及び列方向にそれぞれ等間隔に配列されたマトリックス状に構成することが望ましい。そうすれば、回路配線に面する単位面積あたりのセンサ要素12aの数のムラを低減することができると共に、各センサ要素12a間の相対的な位置関係を明らかにし、検出信号による回路配線の形状の特定を容易化することができるからである。但し、検査する回路配線の形状等に応じて、単に1列分だけ配置するようにしてもよい。
センサチップ1では、センサ要素12aは、480行640列の配列としているが、これは本実施形態において便宜的に定めたものであり、現実には、例えば、5乃至50μm角に20万から200万個のセンサ要素を配置することもできる。このようにセンサ要素12aの大きさ、間隔等を設定するにあたっては、より正確な検査を実現すべく、回路配線の線幅に応じた大きさ、間隔を設定することが望ましい。
ここでは、NチャネルMOSFETをセンサ要素としたが、本発明はこれに限定されるものではなく、PチャネルMOSFETを用いてもよい。受動素子をn型拡散層としたが、これに限定されるものではなく、比較的導電率の高い材料であれば、非晶質半導体であってもよい。更に、受動素子としてのソース側拡散層上に、導電板をオーミックコンタクトさせてもよく、このようにすれば、受動素子表面の電気伝導度を高く、すなわち、受動素子表面近傍に信号電荷を集中させることができ、信号電荷密度を高くすることができるため、静電容量結合をより強くすることができる。その場合、導電板は、金属の薄膜であっても多結晶半導体であってもよい。
センサ要素として、半導体の拡散層を回路配線からの信号受信素子とした電荷電圧変換回路を用いてもよく、増幅した電圧の形で検出信号を取り出すことができ、検出信号を明確に識別できるので、より正確な回路基板の検査を行うことができる。センサ要素として、バイポーラトランジスタを用いてもよく、検出信号を出力を高速に、且つ正確に行なうことができる。センサ要素として、TFT等の薄膜トランジスタを用いてもよく、センサ要素の生産性を向上し、また、センサアレイの面積をより大きくすることができる。
更に、センサ要素に、電荷転送素子を用いてもよい。電荷転送素子には例えばCCDが挙げられる。この場合、トランジスタとして電荷読出し用のMOSFETを用い、受動素子とソースとしての拡散層を連続させ、選択信号をゲートに入力することによって、ゲートの下に形成した電位障壁を下げ、ソース側にある信号電荷をドレイン側へ検出信号電荷として転送し、ドレイン側に接続された電荷転送素子で検出信号を転送すればよい。
更に、回路配線の電位変化に対応して受動素子に電荷を供給し、且つ回路配線の電位変化が終わる前に、供給した電荷が逆流しないように電位障壁を形成する電荷供給MOSFETのドレインを、受動素子の拡散層と連続させて形成すると、安定した電荷転送が可能となる。また、電荷転送素子を用いれば、横選択部で、マルチプレクサ等のスイッチング回路を用いる必要はなくなる。
センサ要素は、ガラス、セラミックス、ガラスエポキシ、プラスチック等、導体以外の基板上に構成され、検査信号を印加した回路配線から放射される電磁波を、金属薄膜、多結晶半導体、非晶質半導体、比較的導電率の高い材料によって受信するものでもよい。
また、本実施の形態では、回路配線の電位変化を検出するものとしたが、回路配線から放射される電磁波の量と放射形状を検出してもよい。もし、所定の電磁波の量及び形状を検出できれば、回路配線が正常に連続していると判定する。もし所定よりも少ない量及び異なる形状を検出した場合は、回路配線の途中が離れているかまたは欠落していると判定する。
更に、本実施の形態ではプローブを回路配線の端部に接触させているが、回路配線の始点から、非接触端子を用いて、検査信号を入力してもよい。センサチップはセンサ要素を一列に配列したライン型センサでもよい。その場合、センサチップを垂直方向に移動させて、所定領域の回路配線を検査すればよい。また、エリア型センサであって、検査する回路基板の回路配線が、センサ要素の配列エリアより大きい場合は、機械的に、センサを位置移動させてもよい。
回路配線の形状がセンサの受信領域より大きくはみ出す場合は、それぞれの受信データを保管して、後で合成してもよい。
本実施の形態では、1センサ要素ラインを同時に駆動させることとしたが、これに限らず、複数のセンサ要素ラインを同時に駆動させてもよく、更に、ライン状でないエリア状の領域の複数のセンサ要素を同時に駆動させてもよい。その場合も、検査する回路配線の形状に対向する複数のセンサ要素グループが、他の回路配線の形状に対向するセンサ要素グループの一部と重複する場合は、他の回路配線に印加するタイミングを、異なるフレームの選択期間とする。
以上説明したように本実施の形態例によれば、まず特定ポイントの電束密度変化を検出しては回路配線の良否を判断し、その判断結果を参考として回路配線のパターン表示を行って回路配線の良否判断に利用するため、より簡単、高速の処理を採用しながら、必要時には確実な回路配線検査が実現する。
(第2の実施の形態)
次に図17を用いて、本発明の第2の実施の形態としての検査システムについて説明する。図17は本発明に係る第2の実施の形態例の検査を開始する前に、予備的検査を行い、回路基板の位置ずれを測定する処理を示すフローチャートである。
第2の実施の形態例の検査システムは、ゴールドサンプルではなく、設計上の画像データ(CADデータ等)と被検査対象の回路配線を比較する点について、上記第1の実施の形態例と異なる。その他の点については、第1の実施の形態例と同様であるため、ここでは説明を省略し、図では、同じ構成要素を同じ符号を付して示す。
ステップS181で、検査対象となる回路基板の2〜3個の回路配線を前処理用の回路配線(マーク)として、1フレームで検査する。すなわち、回路基板に縦方向に離間して設けられた2〜3個のマークの形状を示す画像データを生成する。
ステップS182では、水平雑音除去を行う。これは、左端の10ドット分を水平方向に平均化して、その値を、もとの全画像データの値から差し引くことによって行われる。
ステップS183では、マークの読み取りが10回繰り返し行われたか判定し、終了していなければ、ステップS181に戻って、マークの読み取りを繰り返す。10フレーム分の検査が終了すれば、ステップS184に進む。
ステップS184では、10フレーム分の画像データを平均し、ステップS185でメディアンフィルタに通される。これによって、局部的な雑音が除去される。
次に、ステップS186で、コントラスト修正が行われた後、ステップS187で、マーク画像の重心を求め、ステップS188で、求めたマーク画像の重心と、設計上の画像データ(CADデータ)におけるマークの重心との位置ずれ(座標ずれ及び角度ずれ)を求める。
そして、ステップS189において、実際の検査及び画像処理を行う。ここでは、ステップS188で求めたずれ量に基づき、生成した画像データの位置を補正する。ここでの実際の検査におけるデータ処理は、図14に示したものとほぼ同様であり、ステップS159とステップS160との間に、1ラインのデータの座標変換処理が挿入される点のみ異なる。
第2の実施の形態によれば、実際の検査時において、正確に、生成された画像データ及び設計上の回路配線を示す画像データとを比較することができ、回路配線101の断線、短絡、欠け等の不良の検出を高精度に行うことができる。
(第3の実施の形態)
次に図18、図19、図20を用いて、本発明に係る第3の実施の形態例の検査システムについて説明する。第3の実施の形態例の検査システムは、1フレーム間に隣り合う2列の回路配線を同時に検査する点について、上記第1の実施の形態例と異なる。その他の点については、第1の実施の形態例と同様であるため、ここでは説明を省略し、図では、同じ構成要素を同じ符号を付して示す。
図18は本発明に係る第3の実施の形態例の一つの回路基板の中に複数の回路配線がある場合の、回路配線に対する電圧印加順序を説明する図、図19は図18に示す回路配線に対する電圧印加タイミングの例を示すタイミングチャート、図20は図19のタイミングで電圧印加を行った場合の出力画像例を示す図である。
図18において、図10と同様に説明を簡単にするために、検査対象となる回路配線を○印で表し、回路配線が、m行、n列のマトリクス状に配列されたものとしている。
第3の実施の形態例では、図18に示されるように、第1フレームで、1番目及び2番目の列に並んだ回路配線を図中縦方向に上から順次、1行目、2行目、…m行目まで電圧印加する。第2フレームでも、3番目及び4番目の列に並んだ回路配線に図中縦方向に上から順次電圧印加する。このようにして第n/2フレームで全ての回路配線に電圧を印加する。
図19は図18に示す回路配線に対する電圧印加タイミングの例を示すタイミングチャートである。
図19に示すように、1フレーム目(1番目のVsyncから2番目のVsyncまでの間)の、1番目、3番目、5番目、7番目、のHsyncに対応して、1行、1列目の回路配線(1、1)に電圧を印加し、2番目、4番目、6番目、8番目のHsyncに対応して、1行、2列目の回路配線(1、2)に電圧を印加する。続いて、9番目、11番目、…のHsyncに対応して、1列目の回路配線に電圧を印加し、10番目、12番目、…のHsyncに対応して、2列目の回路配線(1、2)に電圧を印加する。
2フレーム目以降についても同様であり、奇数番目のHsyncに対応して奇数列目の回路配線に電圧を印加し、偶数番目のHsyncに対応して偶数番目の回路配線に電圧を印加する。
つまり、奇数番目のセンサ要素ラインを1列目の回路配線の検出用に駆動し、偶数番目のセンサ要素ラインを2列目の回路配線の検出用に駆動するように、選択信号の入力タイミング、センサ要素ラインからの電位変化の検出タイミング、及び、回路配線への検査信号の供給タイミングを制御する。
言い換えれば、1つの回路配線に電圧を印加するタイミングを、1センサ要素ライン置きに実行する。画像データが1ライン毎に現れる。
これにより、奇数列目の回路配線は、奇数ラインのみで画像表示され(図20(a))、偶数番目の回路配線は、偶数ラインのみで画像表示される(図20(b))。
このように、奇数列目の回路配線と偶数列目の回路配線に対し、同フレーム内で、交互に電圧を印可すれば、検査時間を1/2にすることができる。なお、画像データを処理して、抜けたラインを補間することによって、回路配線全体の外形を得ることもできる。
また、センサの解像度によって、複数の列の回路配線の検査を1フレーム期間に行ってもよい。例えば、5列の場合は、5Hsync毎に同じ回路配線に電圧を印加すればよい。
(第4の実施の形態)
次に図21、図22、図23を参照して本発明に係る第4の実施の形態例の検査システムについて説明する。図21は図10に示す上述した第1の実施の形態例のセンサ要素の制御方法に従って回路配線が2行に並んだ例の入出力タイミング例を説明するためのタイミングチャート、図22は本発明に係る第4の実施の形態例の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図、図23は第4の本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第4の実施の形態例の検査システムは、以下に示す制御により検査時間をより短縮している。以下の説明においては、上述した実施の形態例と同様構成には同一構成には同一参照番号を付し詳細説明を省略する。
図21に示すタイミングチャートは、図10に示す第1の実施の形態例のセンサ駆動順序により、回路配線が2行に並んだ場合の検査制御例を示している。回路配線が2行に並んでいる場合には、センサ要素ライン1番目から5番目の間に、回路配線がn個水平に並んでいる。センサ要素ラインの6番目から475番目までの間には検査する回路配線が無い。またセンサ要素ライン476番目から480番目の間に、回路配線がn個水平に並んでいる。
第1の実施の形態例の制御方法で1列毎にフレームを割り当てた場合には図22に示すタイミング制御となる。図22では、1フレーム目で回路配線(1,1)と回路配線(2,1)に電圧を印可して、2フレーム目で回路配線(1,1)と回路配線(1,2)に電圧を印可する。
各フレーム同様に、Hsync信号に同期させてセンサ要素ラインを1から480まで順次駆動をさせるため、検査する回路配線が無い期間、すなわちセンサ要素ライン6番目から480番目の間に無駄な時間が生じる。例えば、n=10の場合、480ライン×10=4800ラインを駆動する時間が必要となる。
検査機性能として、検査時間が短いことが要求されており、第4の実施の形態例ではこの無駄な時間を省略するために、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動するようにしている。つまり、ランダムアクセスメモリのYデコーダ回路を制御し、必要なセンサ要素ラインのみをランダムに選択して駆動することにより検査時間を短縮している。
この検査する回路配線に対応するセンサ要素ラインは、予め検査対象の回路配線パターン情報を登録しておいてこの登録情報から獲得しても、検査前に標準パターンを読込んで回路配線位置を認識してもよい。この回路配線一の認知方法に制限はない。
この様にして第4の実施の形態例では図22に示すように2行に並んだ各回路配線に対応するセンサ要素ラインのみを、矢印で示す順に選択的に駆動する。図22の例は、センサ要素ライン1番目から5番目の間にn個の回路配線が水平に並んでいる場合を示している。図22に示す第4の実施の形態例の方法では、1行目の回路配線に電圧を印可する順を(1,1)から(1、n)のように水平方向とする。1行目の回路配線が終了したら、2行目の回路配線を同様に(2,1)から(2、n)のようにする。
この様に駆動制御した場合の具体的なタイミングを図23を参照して説明する。
まずHsync信号の1番目から5番目までに対応して、センサ要素ラインの1番目から5番目を選択し、回路配線(1,1)に電圧を印加する。次にHsync信号の6番目から10番目までに対応して、再びセンサ要素ラインの1番目から5番目を選択し、回路配線(1,2)に電圧を印加する。
さらに、Hsync信号の11番目から15番目までに対応して、三度センサ要素ラインの1番目から5番目を選択し、回路配線(1,3)に電圧を印加する。同様に続けて回路配線(1、n)までの電圧印加制御を行う。
ここで、もしn=10であれば、Hsync信号の51番目から55番目までに対応して、センサ要素ラインの476番目から480番目を選択し、回路配線(2,1)に電圧を印加する。以下同様に行う。
以上に説明したように、n=10の場合、上述した実施の形態例の駆動制御方法ではセンサ要素ラインを4800ライン駆動する時間が必要であったが、第4の実施の形態例の方法によればHsyncの5ライン×20=100ラインぶんの時間で検査が終了する。
すなわち、第4の実施の形態例では、1行目と2行目の間にあるセンサ要素ラインを選択しないために大幅に時間を短縮することができる。
産業上の利用可能性
本発明によれば、まず特定ポイントの電束密度変化を検出して回路配線の良否を判断し、その判断結果を参考として回路配線のパターン表示を行って回路配線の良否判断に利用するため、より簡単、高速の処理を採用しながら、必要時にはより確実な回路配線検査が実現する。且つ検査パターンの良否を容易に認識することができ回路配線の形状を直感的に検査可能な検査装置及び検査方法を提供することができる。
【図面の簡単な説明】
第1図は、本発明に係る一発明の実施の形態例の検査システムの概略図である。
第2図は、本実施の形態例の検査システムのコンピュータのハードウェア構成を説明するためのブロック図である。
第3図は、本実施の形態例のセンサチップ1の電気的構成を示すブロック図である。
第4図は、本実施の形態例のセンサ要素の構成を説明する図である。
第5図は、本実施の形態例のセンサ要素における回路配線の電位変化に応じて電流が発生する原理を説明するためのモデル図である。
第6図は、本実施の形態例のセンサ要素における回路配線の電位変化に応じて電流が発生する原理を説明するためのモデル図である。
第7図は、本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第8図は、本実施の形態例の検査システムによる回路配線▲1▼〜▲3▼の、6×6のセンサ要素による検査を説明する図である。
第9図は、図8に示す回路配線に対する電圧印加タイミング及びデータの出力タイミングを示すタイミングチャートである。
第10図は、本実施の形態の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図である。
第11図は、本実施の形態の検査システムにおける図10に示すセンサ駆動制御における電圧印加タイミングの例を示すタイミングチャートである。
第12図は、第1の実施の形態例に係る検査システムにおいて、複数の回路配線に対する電圧印加順序を求めるためのテーブルを示す図である。
第13図は、本実施の形態例の検査システムにおいて、複数の回路配線に対する電圧印加順序を求めるためのテーブルを示す図である。
第14図は、本実施の形態例の検査システムにおけるゴールドサンプルからの目標データを抽出する処理を説明するためのフローチャートである。
第15図は、本実施の形態例における検査制御を説明するためのフローチャートである。
第16図は、本実施の形態例の検査制御における特定ポイント設定例を示す図である。
第17図は、本発明に係る第2の実施の形態例の検査システムにおいて、CADデータからの位置ずれを求める処理を示すフローチャートである。
第18図は、本発明に係る第3の実施の形態例の一つの回路基板の中に複数の回路配線がある場合の、回路配線に対する電圧印加順序を説明する図である。
第19図は、図16の回路配線に対する第3の実施の形態例の電圧印加タイミングの例を示すタイミングチャートである。
第20図は、図19のタイミングで電圧印加を行った場合の出力画像例を示す図である。
第21図は、図10に示す第1の実施の形態例のセンサ要素の制御方法に従って2行に並んだ回路配線検査時の入出力タイミング例を説明するためのタイミングチャートである。
第22図は、本発明に係る第4の実施の形態例の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図である。
第23図は、第4の本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第24図は、従来の回路基板検査装置を説明する図である。
本発明は、回路配線を検査可能な回路配線検査装置並びに回路配線検査方法に関するものである。
背景技術
回路基板の製造においては、回路基板上に回路配線の配置を行った後に断線や短絡がないか否かを検査する必要がある。近年、回路配線の高密度化により、各回路配線の検査を行う際に、各回路配線の両端部に同時に検査用ピンを配置して先端部を接触させるに十分な間隔がとれない状況となってきたため、ピンを用いることなく回路配線の状態を検査するために、回路配線の両端部に接触することなく回路配線よりの電気信号を受信可能な非接触式の検査手法が提案されてきている(特開平9−264919号公報)。
この非接触式の検査手法は、図24に示すように、検査の対象となる回路配線の一方端部側に検査用のピンを接触させ、回路配線の他端部側は非接触にセンサ導体を配置し、検査用のピンから検査信号を供給することにより回路配線の電位を変化させ、電位変化をセンサ導体で検出してパターンの断線などを検査する方式である。
しかしながら、上述した従来の非接触検査方式は、回路基板のある位置に回路配線が存在するか否かを検出できるのみ(ある位置のパターンで電位変化があるか否かを検出できるのみ)であり、回路配線の両端部間の状態を容易に判断することが、あるいはオペレータが直感的にパターン状態を判断することができなかった。
本発明は上述した課題を解決することを目的としてなされたもので、上述した課題を解決し、例えば、簡単な制御で回路配線の状態をオペレータが容易且つ直感的に判断できる回路配線検査装置を提供することを目的とする。
発明の開示
係る目的を達成する一手段として例えば以下の構成を備える。
即ち、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、前記検出手段が前記回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記画像データ生成手段による画像データ生成を行う検査制御手段とを備えることを特徴とする。
そして例えば、前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。
また例えば、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする。あるいは、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の特定部位とすることを特徴とする。
または、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記回路配線の形状を表す画像データの生成を行い、当該部位の検出結果が所定範囲内にある場合には前記回路配線の形状を表す画像データの生成を省略することを特徴とする。
そして例えば、前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。あるいは、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする。
更に例えば、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査信号供給回路配線の特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする。
また即ち、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする。
更にまた、回路基板上の回路配線を検査する検査装置であって、前記回路配線に対して、検査信号を供給する供給手段と、前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする。
そして例えば、前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。
また例えば、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする。あるいは、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
更にまた、前記複数のセンサ要素はマトリクス状に配置されており、前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の前記特定部位とすることを特徴とする。
または、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出することを特徴とする。
更にまた、回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、前記回路配線の形状を表す画像データの生成を行うことを特徴とする。
そして例えば、前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする。あるいは、前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする。
更に例えば、前記複数のセンサ要素はマトリクス状に配置されており、前記センサ要素の選択は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする。
また例えば、前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする。
更に例えば、前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする。
また例えば、前記検査信号供給回路配線の前記特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする。
発明を実施するための最良の形態
以下、図面を参照して本発明に係る一発明の実施の形態例を詳細に説明する。
以下の説明における構成、構成要素の相対配置、数値などは、本発明の範囲を以下の説明の範囲に限定する趣旨ではない。
以下の説明は、集積回路チップが実装された回路基板における配線パターンの検査を行う検査装置の場合を例として説明する。
(第1の実施の形態例)
本発明に係る第1の実施の形態例として、MOSFETをセンサ要素として用いた検査システム20について説明する。図1は本発明に係る一発明の実施の形態例のパターン検査システムの概略図である。
<検査システムの構成>
図1は本実施の形態例の検査システム20の概略構成図である。
検査システム20は、複数のセンサ要素を備えたセンサチップ1と、コンピュータ21と、回路配線101に検査信号を供給するためのプローブ22と、プローブ22への検査信号の供給を切替えるセレクタ23と、を備える。セレクタ23は、例えば、マルチプレクサ、デプレクサ等から構成することができる。
コンピュータ21は、セレクタ23に対してプローブ22選択のための制御信号及び回路配線101に与える検査信号を供給し、センサチップ1に対してセレクタ23に供給した制御信号に同期してセンサ要素を動作させるための同期信号(垂直同期信号(Vsync)、水平同期信号(Hsync)及び基準信号(Dclk)を含む)を供給する。
印加する検査信号は電圧パルス或いは交流信号のどちらでもよい。電圧パルスを用いれば信号の極性を限定できるため、センサ要素での電流方向を一方向に限定して回路設計ができ、回路設計が単純になる。
また、コンピュータ21は、回路配線への検出信号が流れたことによるに対応したセンサチップ1からの検出信号を受け取って検出信号の流れた回路配線パターンに対応した画像データを生成し、生成した画像をディスプレイ21aに表示する。
これにより、特定の回路配線の形状を探したり、生成された画像データ及び設計上の回路配線を示す画像データに基づいて、回路配線101の断線、短絡、欠け等の不良を検出したりできる。
プローブ22は、その先端が、それぞれ回路基板100上の回路配線101の一端に接触しており、回路配線101に対して検査信号を供給する。
セレクタ23は、検査信号を出力するプローブ22を切替える。回路基板100上の複数の独立した回路配線101の一つずつに検査信号が供給されるように、コンピュータ21から供給された制御信号に基づきスイッチングを行う。
また、セレクタ23は、検査信号を印加しない回路配線については、接地レベル(GND)または電源等の低インピーダンスラインに接続する。テスト信号がクロストークによって非テスト回路配線に重畳し、誤信号をセンサが受信しないようにするためである。
センサチップ1は、回路基板100の回路配線101に対向する位置に、非接触に配置され、プローブ22から供給された検査信号によって回路配線101上に生じた電位変化を検出し、検出信号としてコンピュータ21へ出力する。センサチップ1と回路配線との間隔は、0.05mm以下が望ましいが、0.5mm以下であれば可能である。また、回路基板とセンサチップ1とを、誘電体絶縁材料を挟んで密着させてもよい。
なお、図1の回路基板100では、片面側にのみ回路配線101が設けられている場合を想定した例を示しているが、本実施の形態例は以上の例に限定されるものではなく、両面に回路配線101が設けられている回路基板についても検査可能であり、その場合は、センサチップ1を上下に二つ用いて回路基板をサンドイッチするように配置して検査する。
次に、図2を参照してコンピュータ21の詳細構成を説明する。図2は本実施の形態例のコンピュータ21のハードウェア構成を示すブロック図である。
図2において、211は、コンピュータ21全体を制御すると共に演算・制御用にも用いられるCPU、212はCPU211で実行するプログラムや固定値等を格納するROM、213は入力されるデジタルデータを処理して画像データを生成し、ディスプレイ21aに出力する画像データを処理する画像処理部、214は一時記憶用のRAMであり、RAM214にはHD215などからロードされるプログラムを格納するプログラムロード領域や、センサチップ1で検出されたデジタル信号の記憶領域等が含まれる。コンピュータ21で受信したセンサチップ1よりのデジタル信号は各回路配線の形状に対応するセンサ要素のグループ毎に保管する。
215は外部記憶装置としてのハードディスク、216は着脱可能な記憶媒体の読取装置としてのCD−ROMドライブである。217は入出力インタフェースであって、入出力インタフェース217を介して入力装置としてのキーボード218、マウス219、センサチップ1、セレクタ23との入出力インタフェース制御を司る。
HD215には、センサチップ制御プログラム、セレクタ制御プログラム、画像処理プログラムが格納され、それぞれのプログラムの実行時にRAM214のプログラムロード領域にロードされて実行される。
また、センサチップ1によって検査された回路配線の形状を示す画像データ、及び、設計上の回路配線の形状を示す画像データも、HD215に格納される。センサチップ1から入力した画像データは、各回路配線の形状に対向するセンサ要素グループを判定単位として記憶する場合と、全部のセンサ要素の一フレーム分を判定単位として記憶する場合とがある。
センサチップ制御プログラム、セレクタ制御プログラム、画像処理プログラム及び、設計上の回路配線の形状を示す画像データは、CD−ROMに記録し、CD−ROMドライブでこのCD−ROM記録情報を読み取ることによってインストールしても、FDやDVD等の他の媒体に記録してから読込んでも、ネットワークを介してダウンロードしてもよい。
次に、本実施の形態例のセンサチップ1の電気的構成を図3を参照して説明する。図3は本実施の形態例のセンサチップ1の電気的構成を示すブロック図である。
センサチップ1は、図3に示す電気的構成を有し、不図示のパッケージに取り付けられた構成となっている。
センサチップ1は、制御部11と、複数のトランジスタと受信電極アレイから構成されているセンサ要素12aからなるセンサ要素群12と、水平方向に並んだ複数のセンサ要素から構成されるセンサ要素ライン12bを選択するための縦選択部14と、センサ要素12aからの信号の読出しを行う横選択部13と、各センサ要素ライン12bを選択するための選択信号を発生するタイミング生成部15と、横選択部13からの信号を処理する信号処理部16と、信号処理部16からの信号をA/D変換するためのA/Dコンバータ17と、センサチップ1を駆動するための電力を供給するための電源回路部18と、を備える。
制御部11は、コンピュータ21からの制御信号に従って、センサチップ1の動作を制御するためのものである。制御部11は、制御レジスタを有し、センサの動作タイミング、増幅、基準電圧を設定する。
センサ要素12aは、マトリックス状に配置され、プローブ22から回路配線101に供給された検査信号に応じた回路配線101上の電位変化を非接触で検出する。
タイミング生成部15は、コンピュータ21から垂直同期信号(Vsync)、水平同期信号(Hsync)及び基準信号(Dclk)を供給され、縦選択部14、横選択部13、信号処理部16、A/Dコンバータ17に、センサ要素12aを選択するためのタイミング信号を供給する。
縦選択部14は、タイミング生成部15からのタイミング信号に従って、センサ要素群12の少なくともいずれか一つの行を順次選択する。縦選択部14により選択されたセンサ要素ライン12bの各センサ要素12aからは、検出信号が一度に出力され、横選択部13に入力される。横選択部13は、640個の端子から出力されたアナログの検出信号を増幅した後、一旦ホールドし、マルチプレクサ等の選択回路によりタイミング生成部15からのタイミング信号に従って、順番に検出信号を信号処理部16に出力する。
信号処理部16は、横選択部13からの信号を、判定処理に必要なレベルまで更に増幅し、雑音を除去するフィルタを通す等のアナログ信号処理を行い、A/Dコンバータ17へ送出する。また、信号処理部16はまた、オートゲインコントロールを有し、センサの読出し信号の電圧増幅率を自動的に最適値に設定する。
A/Dコンバータ17は、信号処理部16からアナログ形式で送出された各センサ要素12aの検査信号を、例えば8ビットのデジタル信号に変換し、出力する。電源回路18は、信号処理部の基準クランプ電圧等を生成する。
なお、ここでは、センサチップ1にA/Dコンバータ17が内蔵されているが、信号処理部でアナログ処理されたアナログ信号をそのままコンピュータ21に出力してもよい。
次に、本実施の形態例で用いるセンサチップ1の具体的な構成例について説明する。図4は本実施の形態例の半導体トランジスタで構成したセンサ要素を説明するための図である。
センサ要素12aは、MOS型の半導体素子(MOSFET)であり、拡散層の一方の表面積が他方の表面積よりも大きくなるように生成されている。表面積が大きい方の拡散層が受動素子となり、回路配線101に対向している。この受動素子は、MOSFETのソースと連続している。ゲートは縦選択部14に接続されており、ドレインは横選択部13に接続されている。また、受動素子の拡散層には不要電荷を吐き出すポテンシャル障壁が設けてある。
タイミング生成部15により縦選択部14を介して、センサ要素12aが選択されると、縦選択部14からゲートへ信号が送出され、センサ要素12aはON(検出信号出力可能状態)となる。
この時、プローブ22から検査信号としての電圧が印加されると、回路配線101の電位が変化し、これに伴い、ソースからドレインへ電流が流れる。これが検出信号となって横選択部13を介して、信号処理部16へ送出される。なお、センサ要素12aに対向する位置に回路配線101が存在しない場合には、電流は流れない。
このため、検出信号としての電流出力があったセンサ要素12aの位置を解析すれば、回路基板100のどの位置に、プローブ22と接触した電極から連続する回路配線101が存在するかがわかる。
ここで、ソースからドレインへ電流が流れる原理について、更に詳しく説明する。図5及び図6は本実施の形態例のセンサ要素の動作原理を分かりやすく説明するためのモデル図であり、図5は回路配線に電圧が印加されていない状態を説明するための図、図6は回路配線に電圧が印加された状態を説明するための図である。
図5のように、回路配線に電圧が印加されていなければ、拡散層の余分な電荷が、OFFしているゲートの下の電位障壁のポテンシャルよりも低い吐き出しポテンシャル障壁から溢れ出る。その場合、ソースの電位は吐き出しのポテンシャルで確定する。
次に、図6のように、回路配線に電圧Vが印加されると、回路配線が+に帯電する(電位Vとなる)。ここで、回路配線と、ソース側拡散層とは、微小距離だけ離間しているため、対向するソース側拡散層は回路配線の電位変化の影響を受け、電位がVとなって電荷が流れ込む。即ち、回路配線とソース側拡散層とが静電容量結合しているように動作し、ソース側拡散層のポテンシャルが低くなって、電子が流れ込み、ソースからドレインに向かって電流が流れる。
回路配線が再びグランドに接続されると、ソース側拡散層のポテンシャルは元に戻り、余剰の電子は徐々に吐き出しポテンシャル障壁から逃がされる。
<センサチップの信号の入出力タイミング>
図7は、図4に示す本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
上の4段は、Vsync、Hsync、Dclk及び、センサチップ1からの出力データ(出力Data)を示し、下の6段は、一つ一つのHsync、及びそれらの間に、センサ要素においてどのような信号の入出力があるかを示している。
図7に示すように、タイミング生成部15に対して、Vsync及びHsync並びにDclkが入力された場合、センサチップ1から出力されるデータはDataに示すようになる。
これを詳しく説明すると、タイミング生成部15は、n番目のHsyncの立下りからDclk数をカウントして、所定のタイミングAで、選択信号をn番目のセンサ要素ライン12bへ送るように、縦選択部14を制御する。この後、更にDclkをカウントして、所定のタイミングBまで、選択信号を送りつづける。
一方、コンピュータ21において、n番目のHsyncの立下りからDclkをカウントして、タイミングAと、タイミングBの間に位置するタイミングCに、検査対象の回路配線に対し、電圧が印加されるように、セレクタ23を制御する。
更に、タイミング生成部15は、このタイミングCと同じタイミングで、n番目のセンサ要素ラインからの検出信号をホールドするように、横選択部15を制御する。タイミングCと同じタイミングとしたのは、図4に示すようなMOSFETを用いた場合、センサ要素からの出力は、回路配線に印加された電圧パルスの微分波形の、指数関数的に低下する電流として表れるからである。
次に、図8及び図9を用いて、具体的に3つの回路配線に対する電圧印加タイミングおよびその場合の出力信号について説明する。図8は本実施の形態例における回路配線▲1▼〜▲3▼の、6×6のセンサ要素による検査を説明する図、図9は本実施の形態例における動作タイミングチャートであり、回路配線▲1▼の形状を示すデータ、回路配線▲3▼の形状を示すデータ、回路配線▲2▼の形状を示すデータが、順に出力される。
回路配線▲1▼に対応するセンサ素子としては、(X2,Y1)、(X3,Y1)、(X4,Y1)、(X2,Y2)、(X3,Y2)、(X4,Y2)、(X5,Y2)、(X6,Y2)、(X5,Y3)、(X6,Y3)の座標に位置する、10個のセンサ素子が存在する。
また、回路配線▲2▼に対応するセンサ素子としては、(X1,Y1)、(X2,Y1)、(X1,Y2)、(X2,Y2)、(X3,Y2)、(X2,Y3)、(X3,Y3)、(X4,Y3)、(X5,Y3)、(X6,Y3)、(X3,Y4)、(X4,Y4)、(X5,Y4)、(X6,Y4)の座標に位置する、14個のセンサ素子が存在する。
また、回路配線▲3▼に対応するセンサ素子としては、(X1,Y4)、(X2,Y4)、(X1,Y5)、(X2,Y5)、(X3,Y5)、(X1,Y6)、(X2,Y6)、(X3,Y6)、(X4,Y6)の座標に位置する、9個のセンサ素子が存在する。
これらのうち、図中、黒で示した(X2,Y1)、(X2,Y2)、(X3,Y2)、(X5,Y3)、(X6,Y3)の5つのセンサ要素については、回路配線▲1▼と回路配線▲2▼の両方の検査に用いられる。このため、一回のセンサ要素の駆動では、これらの回路配線の両方を検査することはできない。また、回路配線▲2▼及び回路配線▲3▼は、どちらもY4のセンサ要素ライン上のセンサ要素を用いて検査されるので、上記に示したような、横一行のセンサ要素ラインを同時に駆動させる方法を用いる場合、一回のセンサ要素の駆動では、これらの回路配線の両方を検査することはできない。一方、回路配線▲1▼と回路配線▲3▼との間ではそのような問題は生じない。
そこで、一度、すべてのセンサ要素を駆動させる期間(1フレーム)に、回路配線▲1▼と回路配線▲3▼の両方を検査し、その後のフレームに、回路配線▲2▼を検査することになる。
これにより図9のタイミングチャートに示すように、回路配線▲1▼の形状を示すデータ、回路配線▲3▼の形状を示すデータ、回路配線▲2▼の形状を示すデータが、順に出力される。
<複数の回路配線に対する電圧印加方法>
次に図10及び図11を参照して、本実施の形態例の複数の回路配線に対して、効率的に電圧印加を行う方法について説明する。図10は本実施の形態の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序(電圧印加順序)を説明する図、図11は本実施の形態の検査システムにおける図10に示すセンサ駆動制御における電圧印加タイミングの例を示すタイミングチャートである。
図10に示す例では、説明の簡略化のために、検査対象となる回路配線を○印で表している。また、回路配線は、m行、n列のマトリクス状に配列されたものとモデル化している。
センサの受信領域に複数の回路配線が存在する場合、基本的に、1つの回路配線に電圧を加える間、他の回路配線全ては基準電位(GND)に保つことが必要である。もし、同時に2つの回路配線に電圧を印加した場合、被検査回路配線が途中で切断されていても、同時に電圧印加した他の回路配線とショートしている場合、そこから被検査回路配線の末端へ電圧が印加され、合格と誤判定し、オープン不良を見逃すからである。
1センサ要素ラインを駆動する間に、回路配線に1回の電圧を印加するため、同じセンサ要素ラインに複数の回路配線が対応していても、その中の1つの回路配線しか電圧を印加することができない。
従って、図のように、第1フレームで、1番目の列に並んだ回路配線を図中縦方向に上から順次、1行目、2行目、…m行目まで電圧印加する。第2フレームでも、2番目の列に並んだ回路配線に図中縦方向に上から順次電圧印加する。このようにして第nフレームで全ての回路配線に電圧が印加されることになる。
具体的な電圧印加タイミングは、図11に示すように、1フレーム目(1番目のVsyncから2番目のVsyncまでの間)の、1番目のHsyncから7番目のHsyncまでに対応して、1行、1列目の回路配線(1、1)に電圧を印加する。
次に、8番目のHsyncから14番目のHsyncまでに対応して、2行、1列目の回路配線(2、1)に電圧を印加する。更に回路配線(3、1)、(4、1)と続き、回路配線(m、1)に電圧を印加した後、2フレーム目に移り、回路配線(1、2)〜(m、2)に電圧を印加する。このようにして、全ての回路配線の検査が終了するまで、つまり、nフレーム目まで、繰り返し、センサ要素が駆動される。
<回路配線のモデル化>
次に、図12及び図13を用いて、本実施の形態例の回路配線をマトリクス状にモデル化する方法について説明する。
まず回路配線の設計上の形状データ(例えばCADデータ)から、検査したい回路配線の領域を、長方形に切り出し、図12に示すテーブルを作成する。図12は、各回路配線に番号を付し、その回路配線を含む長方形領域の最も左上の座標、及び最も右下のセンサ要素の座標を対応させてテーブルに表したものである。また、フレームは全て1番目としている。
次に、左上のY座標の値が小さいものから、順に、回路配線を並べ変える。この図11では、1番目はY座標がY1の回路配線▲1▼と回路配線▲2▼である。そして、2番目はY座標がY4の回路配線▲3▼である。
次に、それぞれの回路配線の、左上のY座標の値と、その一つ前の回路配線の、右下のY座標とを比較し、その回路配線の左上のY座標の値が、一つ前の回路配線の右下のY座標よりも小さい場合に、それらの回路配線を読み取るセンサ要素ラインが重複するものとして、異なるフレームに移動する。
図12の場合には、まず、回路配線▲1▼は、最初に電圧を印加する回路配線として固定する。そして、回路配線▲2▼の左上のY座標と、回路配線▲1▼の右下のY座標を比較する。この場合、回路配線▲1▼はY3、回路配線▲2▼はY1となり、Y3>Y1なので、回路配線がフレーム2に移動される。フレーム2はフレーム1の後に検査されるため、テーブルの最下欄に移動することとなる。
この時点で回路配線▲3▼の1つ前の回路配線は、回路配線▲1▼となる。従って、次に、回路配線▲3▼の左上のY座標Y4と回路配線▲1▼の右下のY座標Y3とを比較し、Y4>Y3であるから、回路配線▲3▼はフレーム1に残る。同様に繰り返して、回路配線▲4▼から全ての回路配線に対してフレーム1かフレーム2かを決定していく。これにより、フレーム1とフレーム2のグループ分けができる。
次に同様のことをフレーム2のグループ内で行う。この場合、左上のY座標の値が、一つ前の電圧印加する回路配線の右下のY座標の値より大きいかどうか比べ、小さい回路配線はフレーム3に移動し、大きい回路配線はフレーム2に残す。
これで、フレーム1,2、3のグループができあがる。フレーム増加がなくなるまで実行し、増加がなくなったら終了する。
このような処理の結果、図13に示すテーブルが生成される。フレーム番号が、図10の列番号に対応し、同じフレーム内での電圧印加順を示す番号が行番号に対応する。
図13のテーブルを参照することにより、まず、1番目のVsync後の1番目〜3番目のHsync(Y座標を参照)に対応して、回路配線▲1▼に電圧パルスを印加し、次に、4番目〜6番目のHsyncに対応して、回路配線▲3▼に電圧パルスを印加し、更に2番目のVsync後の、1番目〜4番目のHsyncに対応して、回路配線▲2▼に電圧パルスを印加する。
なお、ここでは、回路配線の設計上の形状データとセンサ要素の座標とが完全に対応すると仮定したため、単純に回路配線の外形座標をセンサ要素の座標とした。しかし、実際には、センサと回路配線は機械的に合わせるため、位置ズレが起こる。従って、上記の検査領域を決めるY座標は、そのズレ分を加えて、やや広めに取ってもよい。
<画像処理方法>
次に、図14を参照して本実施の形態例の検査システムにおける実際の検査制御開始前に行う目標データの抽出について説明する。図14は本実施の形態例の検査システムにおけるゴールドサンプルからの目標データを抽出する処理を説明するためのフローチャートである。
図14を参照して本実施の形態例の検査開始前に行う目標データの抽出処理について説明する。まずステップS101においてゴールドサンプルの回路基板の1フレーム分の回路配線を検査する。すなわち、全センサ要素を一通り駆動して、縦一列にモデル化できる複数の回路配線の形状を示すデジタルデータを取り出す。
続くステップS102において水平雑音除去を行う。ここでは左端の10ドット分を水平方向に平均化して、その値を、もとの全画像データの値から差し引くことによって行われる。
ステップS103では、10フレームの読み取りが終了したか否かを判定する。10フレームの読み取りが終了していなければステップS101に戻り、再度、同じ回路配線の検査を行う。
一方、ステップS103で10フレーム分の検査が終了していればステップS104に進み、10フレーム分の画像データを平均化する。続いてステップS105で平均化した画像データをメディアンフィルタに通す。これによって、局部的な雑音が除去される。
次に、ステップS106で、コントラスト修正を行う。そして次のステップS107で画像処理された輪郭データが目標データとしてコンピュータ21のRAM214に格納される。
そしてステップS108でゴールドサンプル上の全ての回路配線についてデジタルデータを取り出したか否かを判断する。全ての回路配線についてデジタルデータを取り出しておらず、他に未検査の回路配線がある場合にはステップS109に進む。
ステップS109では、他の未検査の回路配線についてのデータ取り出しを行うために次のフレームの検査を行うように制御してステップS101に進む。以後ステップS101からステップS107までの処理を行う。
以上のステップS101からステップS107までの処理を繰り返し行うと、全ての回路配線について画像データの取り出しが終了する。するとステップS108で全ての回路配線についてデジタルデータを取り出したことになり、ステップS110に進み、テーブルを作成する。このテーブルは、回路配線とその範囲及び階調とを対応させたものである。テーブルを作成すると、目標データ抽出処理は終了する。
次に、図15を参照して、本実施の形態例の検査システムにおける実際の検査制御を説明する。図15は本実施の形態例における検査制御を説明するためのフローチャートである。
まず図15のステップS140において、センサチップ1を検査対象基板の最初の検査位置に位置決めすると共に、最初に検査するべき回路配線101に検査信号を供給するためのプローブ22を位置決め当接させる。
そして続くステップS141において、最初に検査するべき配線にプローブ22を介して給電し、例えば周辺配線を接地レベルに制御する。そして続くステップS142において、センサチップを用いて給電した回路配線の予め特定したポイントを含む箇所についてのみ電位変化(電束密度変化)を検出する。この検出処理は後述するステップS151〜ステップS156の処理における所定センサ要素のみの検出処理となる。
この予め特定したポイントは、この箇所の電束密度変化を検出することによりプローブ22から給電された回路配線の端部近傍位置であり、当該位置まで給電電力が到達していれば途中の配線パターンに断線などがなく、また、他の配線パターンを接続されて接地レベルになることもない検出ポイントとする。
この特定ポイントの設定例を図16に示す。図16は本実施の形態例の検査制御における特定ポイント設定例を示す図である。
図16において、検査パターンとして表示されている回路パターンが基部にはプローブ22が当接されて給電される回路パターンである。両サイドのGNDで示すパターンが接地レベルに制御されているプローブ22が基部に当接されている回路配線である。
検査パターンの例えばA、B、Cで示す他の回路パターンとの入出力端(先端部)近傍に特定ポイントを設定することにより、当該位置で所望の電束密度変化が検出されれば、当該検査パターンは正常であると判断でき、所望の電束密度変化がない場合(給電電力が当該特定ポイントまで到達しない場合)には不良であると用意に判断可能である。
従って、ステップS143でステップS142の検出の結果、電束密度の変化が所定の範囲内にあるか否かを判断する。一定範囲内である場合には当該配線パターンが正常であると判断してステップS144に進む。そしてセンサチップ1の対向位置回路配線全てに対する検査が終了したか否かを判断する。センサチップ1の全フレームの対向位置の回路配線パターンの検査が終了したか否かを調べる。センサチップ1の全フレームの対向位置の回路配線パターンの検査が終了していない場合にはステップS141に戻り次の回路配線に対する給電制御及び接地レベル制御を行い次の回路配線の特定ポイントの検出処理を行う。
一方、ステップS145でセンサチップ1の全フレームの対向位置の回路配線パターンの検査が終了している場合にはステップS145に進み、検査対象の全ての回路配線に対する検査が終了しているか否かを調べる。全ての回路配線に対する検査が終了している場合には当該検査処理を終了する。
一方、ステップS145で全ての回路配線に対する検査が終了していない場合にはステップS146に進み、センサチップ1を移動させて例えば隣接する回路配線位置に位置決めする。そしてステップS140に戻り新たなセンサチップ位置での検査を開始する。
また、ステップS143で特定ポイントの電束密度変化が一定範囲にない場合には、当該回路配線がいずれかの箇所で不具合があると考えられるため、ステップS151以下の回路配線評価処理に移行し、回路配線全体の状態判定処理に移行する。
まずステップS151で当該は回路配線パターンの全体をカバーすると予想されるセンサチップ1のうちのセンサ要素の1センサ要素ラインを駆動する。次に、ステップS152において、得られたデジタルデータが1ラインずつコンピュータ21の画像処理部213に転送される。
ステップS153では、そのラインがその回路配線をカバーするフレームの最終ラインか否か判断する。そして、そのラインがその回路配線をカバーするフレームの最終ラインでなければステップS154に進み、次のラインの処理に進む。
一方、ステップS153でそのラインがその回路配線をカバーするフレームの最終ラインである場合にはステップS155に進み、コンピュータでの処理が終了したか否かを調べる。コンピュータでの処理が終了していない場合にはコンピュータ処理が終了するのを待つ。これは、最終的にデータを受領して処理をするのがコンピュータであるからである。
ステップS155でコンピュータ処理が終了している場合にはステップS144に進み、次の配線パターンの処理を行うことになる。
本実施の形態例においては、画像処理部では、センサチップ部1がステップS152に示すラインデータの転送を行うとステップS157に示すように1ライン分のデジタルデータがコンピュータ21に入力され、ステップS156において、水平雑音が除去される。
この方法は、図14のステップS102で用いた方法と同様である。しかしここでは、ステップS103やステップS104のような10フレームの平均処理は行わず、雑音除去後、ステップS159に示すメディアンフィルタ処理が実行され、メディアンフィルタを通過されてメディアンフィルタ処理が実行される。
そして、続くステップS160で、処理データをコンピュータ21のRAM214に転送し格納される。
その後、ステップS161において全フレームの全ラインがRAM214に格納されたか判断する。検査対象回路配線に対応するライン(必要ライン)の転送が終了していなければステップS157に戻り、上記したステップS157〜ステップS161の処理を繰り返す。
一方、ステップS161で検査対象回路配線に対応するライン(必要ライン)についての処理が終了したのであれば、画像処理部213の動作は終了するためステップS155に進む。
一方、コンピュータ211は、ステップS160に示す処理に対応した画像処理部213よりのデータの転送を受けると、ステップS162以下の処理を実行することにより、検査対象回路配線パターンの電位変化を目視確認できるようにパターン化する。
即ち、まずステップS162で画像処理部213での処理後のデータを入力し、RAM214に格納する。そしてステップS163でRAM214に1フレーム分のデータが格納されたか判断する。RAM214に1フレーム分のデータが格納されていない場合にはステップS162におけるデータ入力処理を続行する。
一方、ステップS163で1フレーム分の画像データが格納されている場合にはステップS164に進み、格納された画像データ全体をメディアンフィルタに通過してメディアンフィルタ処理を実行する。
続くステップS165でコントラスト補正を行う。そして、ステップ166で2値化処理した後、輪郭トレースを行う。
更に、ステップS167に進み、図14で示す処理により求めた目標データとの間で最小二乗法による比較を行う。その後ステップS168に進み、それらの相関値を求める。
次にステップS169において比較の結果目標データと相違する部分がわかるように比較結果をディスプレイ21aに表示する。これにより、当該フレームの回路配線の状態がオペレータから直接目視確認可能となる。
そして、続くステップS170において、必要フレームに対する全ての処理が終了したか否かを調べる。必要フレームに対する全ての処理が終了していない場合にはステップS162に戻り、必要な全フレームについての結果表示がされるまで上記処理が繰り返され、対象回路配線に関係する全フレームの目標データとの比較、及び結果表示を行う。
一方、ステップS170で必要フレームに対する全ての処理が終了している場合にはステップS144に進む。この場合には、問題があると予想される回路配線パターンが表示画面に表示された状態とでき、オペレータが直接問題があると思われるパターン状態を目視確認できる。
以上説明したように本実施の形態例によれば、図15のステップS151以下の輪郭トレースには時間を要するため、まずステップS140からステップS146で輪郭トレースをしないで、特定ポイントにおける電束密度変化を調べ、問題のある場合のみ輪郭トレースを行うため、高速での検査が可能となると共に、必要な不具合検査は確実に行うことができる。しかも、全ての場合に配線パターンの確認を行う必要なく、問題の予想される部分のみチェックすればよく、効率の良い検査が可能となる。
本実施の形態では、必要な場合のみ画像データによって、回路配線の合否を決定するため、過度な負担無く正確な合否判断を行うことができる。また、画像を表示することにより、回路配線の形状を直感的に把握することができ、欠陥個所も容易に検知可能である。更に、複数の回路配線が一つの回路基板に存在する場合でも、また複雑な画像処理を必要最小限に抑えながら必要な場合のみ確認すれば足り、優れた検査システムが提供できる。
なお、センサチップ1では、回路基板100の形状に合わせて、各センサ要素12aを平面的に配置しているが、立体的に配置してもよい。
各センサ要素12aの形状は、図3に示すように全て形状を統一することが望ましい。これは、回路配線への検査信号の供給及び回路配線に現れる信号の受信を、各センサ要素12aでムラ無く行うためである。
各センサ要素12aは、図3に示すように、行方向及び列方向にそれぞれ等間隔に配列されたマトリックス状に構成することが望ましい。そうすれば、回路配線に面する単位面積あたりのセンサ要素12aの数のムラを低減することができると共に、各センサ要素12a間の相対的な位置関係を明らかにし、検出信号による回路配線の形状の特定を容易化することができるからである。但し、検査する回路配線の形状等に応じて、単に1列分だけ配置するようにしてもよい。
センサチップ1では、センサ要素12aは、480行640列の配列としているが、これは本実施形態において便宜的に定めたものであり、現実には、例えば、5乃至50μm角に20万から200万個のセンサ要素を配置することもできる。このようにセンサ要素12aの大きさ、間隔等を設定するにあたっては、より正確な検査を実現すべく、回路配線の線幅に応じた大きさ、間隔を設定することが望ましい。
ここでは、NチャネルMOSFETをセンサ要素としたが、本発明はこれに限定されるものではなく、PチャネルMOSFETを用いてもよい。受動素子をn型拡散層としたが、これに限定されるものではなく、比較的導電率の高い材料であれば、非晶質半導体であってもよい。更に、受動素子としてのソース側拡散層上に、導電板をオーミックコンタクトさせてもよく、このようにすれば、受動素子表面の電気伝導度を高く、すなわち、受動素子表面近傍に信号電荷を集中させることができ、信号電荷密度を高くすることができるため、静電容量結合をより強くすることができる。その場合、導電板は、金属の薄膜であっても多結晶半導体であってもよい。
センサ要素として、半導体の拡散層を回路配線からの信号受信素子とした電荷電圧変換回路を用いてもよく、増幅した電圧の形で検出信号を取り出すことができ、検出信号を明確に識別できるので、より正確な回路基板の検査を行うことができる。センサ要素として、バイポーラトランジスタを用いてもよく、検出信号を出力を高速に、且つ正確に行なうことができる。センサ要素として、TFT等の薄膜トランジスタを用いてもよく、センサ要素の生産性を向上し、また、センサアレイの面積をより大きくすることができる。
更に、センサ要素に、電荷転送素子を用いてもよい。電荷転送素子には例えばCCDが挙げられる。この場合、トランジスタとして電荷読出し用のMOSFETを用い、受動素子とソースとしての拡散層を連続させ、選択信号をゲートに入力することによって、ゲートの下に形成した電位障壁を下げ、ソース側にある信号電荷をドレイン側へ検出信号電荷として転送し、ドレイン側に接続された電荷転送素子で検出信号を転送すればよい。
更に、回路配線の電位変化に対応して受動素子に電荷を供給し、且つ回路配線の電位変化が終わる前に、供給した電荷が逆流しないように電位障壁を形成する電荷供給MOSFETのドレインを、受動素子の拡散層と連続させて形成すると、安定した電荷転送が可能となる。また、電荷転送素子を用いれば、横選択部で、マルチプレクサ等のスイッチング回路を用いる必要はなくなる。
センサ要素は、ガラス、セラミックス、ガラスエポキシ、プラスチック等、導体以外の基板上に構成され、検査信号を印加した回路配線から放射される電磁波を、金属薄膜、多結晶半導体、非晶質半導体、比較的導電率の高い材料によって受信するものでもよい。
また、本実施の形態では、回路配線の電位変化を検出するものとしたが、回路配線から放射される電磁波の量と放射形状を検出してもよい。もし、所定の電磁波の量及び形状を検出できれば、回路配線が正常に連続していると判定する。もし所定よりも少ない量及び異なる形状を検出した場合は、回路配線の途中が離れているかまたは欠落していると判定する。
更に、本実施の形態ではプローブを回路配線の端部に接触させているが、回路配線の始点から、非接触端子を用いて、検査信号を入力してもよい。センサチップはセンサ要素を一列に配列したライン型センサでもよい。その場合、センサチップを垂直方向に移動させて、所定領域の回路配線を検査すればよい。また、エリア型センサであって、検査する回路基板の回路配線が、センサ要素の配列エリアより大きい場合は、機械的に、センサを位置移動させてもよい。
回路配線の形状がセンサの受信領域より大きくはみ出す場合は、それぞれの受信データを保管して、後で合成してもよい。
本実施の形態では、1センサ要素ラインを同時に駆動させることとしたが、これに限らず、複数のセンサ要素ラインを同時に駆動させてもよく、更に、ライン状でないエリア状の領域の複数のセンサ要素を同時に駆動させてもよい。その場合も、検査する回路配線の形状に対向する複数のセンサ要素グループが、他の回路配線の形状に対向するセンサ要素グループの一部と重複する場合は、他の回路配線に印加するタイミングを、異なるフレームの選択期間とする。
以上説明したように本実施の形態例によれば、まず特定ポイントの電束密度変化を検出しては回路配線の良否を判断し、その判断結果を参考として回路配線のパターン表示を行って回路配線の良否判断に利用するため、より簡単、高速の処理を採用しながら、必要時には確実な回路配線検査が実現する。
(第2の実施の形態)
次に図17を用いて、本発明の第2の実施の形態としての検査システムについて説明する。図17は本発明に係る第2の実施の形態例の検査を開始する前に、予備的検査を行い、回路基板の位置ずれを測定する処理を示すフローチャートである。
第2の実施の形態例の検査システムは、ゴールドサンプルではなく、設計上の画像データ(CADデータ等)と被検査対象の回路配線を比較する点について、上記第1の実施の形態例と異なる。その他の点については、第1の実施の形態例と同様であるため、ここでは説明を省略し、図では、同じ構成要素を同じ符号を付して示す。
ステップS181で、検査対象となる回路基板の2〜3個の回路配線を前処理用の回路配線(マーク)として、1フレームで検査する。すなわち、回路基板に縦方向に離間して設けられた2〜3個のマークの形状を示す画像データを生成する。
ステップS182では、水平雑音除去を行う。これは、左端の10ドット分を水平方向に平均化して、その値を、もとの全画像データの値から差し引くことによって行われる。
ステップS183では、マークの読み取りが10回繰り返し行われたか判定し、終了していなければ、ステップS181に戻って、マークの読み取りを繰り返す。10フレーム分の検査が終了すれば、ステップS184に進む。
ステップS184では、10フレーム分の画像データを平均し、ステップS185でメディアンフィルタに通される。これによって、局部的な雑音が除去される。
次に、ステップS186で、コントラスト修正が行われた後、ステップS187で、マーク画像の重心を求め、ステップS188で、求めたマーク画像の重心と、設計上の画像データ(CADデータ)におけるマークの重心との位置ずれ(座標ずれ及び角度ずれ)を求める。
そして、ステップS189において、実際の検査及び画像処理を行う。ここでは、ステップS188で求めたずれ量に基づき、生成した画像データの位置を補正する。ここでの実際の検査におけるデータ処理は、図14に示したものとほぼ同様であり、ステップS159とステップS160との間に、1ラインのデータの座標変換処理が挿入される点のみ異なる。
第2の実施の形態によれば、実際の検査時において、正確に、生成された画像データ及び設計上の回路配線を示す画像データとを比較することができ、回路配線101の断線、短絡、欠け等の不良の検出を高精度に行うことができる。
(第3の実施の形態)
次に図18、図19、図20を用いて、本発明に係る第3の実施の形態例の検査システムについて説明する。第3の実施の形態例の検査システムは、1フレーム間に隣り合う2列の回路配線を同時に検査する点について、上記第1の実施の形態例と異なる。その他の点については、第1の実施の形態例と同様であるため、ここでは説明を省略し、図では、同じ構成要素を同じ符号を付して示す。
図18は本発明に係る第3の実施の形態例の一つの回路基板の中に複数の回路配線がある場合の、回路配線に対する電圧印加順序を説明する図、図19は図18に示す回路配線に対する電圧印加タイミングの例を示すタイミングチャート、図20は図19のタイミングで電圧印加を行った場合の出力画像例を示す図である。
図18において、図10と同様に説明を簡単にするために、検査対象となる回路配線を○印で表し、回路配線が、m行、n列のマトリクス状に配列されたものとしている。
第3の実施の形態例では、図18に示されるように、第1フレームで、1番目及び2番目の列に並んだ回路配線を図中縦方向に上から順次、1行目、2行目、…m行目まで電圧印加する。第2フレームでも、3番目及び4番目の列に並んだ回路配線に図中縦方向に上から順次電圧印加する。このようにして第n/2フレームで全ての回路配線に電圧を印加する。
図19は図18に示す回路配線に対する電圧印加タイミングの例を示すタイミングチャートである。
図19に示すように、1フレーム目(1番目のVsyncから2番目のVsyncまでの間)の、1番目、3番目、5番目、7番目、のHsyncに対応して、1行、1列目の回路配線(1、1)に電圧を印加し、2番目、4番目、6番目、8番目のHsyncに対応して、1行、2列目の回路配線(1、2)に電圧を印加する。続いて、9番目、11番目、…のHsyncに対応して、1列目の回路配線に電圧を印加し、10番目、12番目、…のHsyncに対応して、2列目の回路配線(1、2)に電圧を印加する。
2フレーム目以降についても同様であり、奇数番目のHsyncに対応して奇数列目の回路配線に電圧を印加し、偶数番目のHsyncに対応して偶数番目の回路配線に電圧を印加する。
つまり、奇数番目のセンサ要素ラインを1列目の回路配線の検出用に駆動し、偶数番目のセンサ要素ラインを2列目の回路配線の検出用に駆動するように、選択信号の入力タイミング、センサ要素ラインからの電位変化の検出タイミング、及び、回路配線への検査信号の供給タイミングを制御する。
言い換えれば、1つの回路配線に電圧を印加するタイミングを、1センサ要素ライン置きに実行する。画像データが1ライン毎に現れる。
これにより、奇数列目の回路配線は、奇数ラインのみで画像表示され(図20(a))、偶数番目の回路配線は、偶数ラインのみで画像表示される(図20(b))。
このように、奇数列目の回路配線と偶数列目の回路配線に対し、同フレーム内で、交互に電圧を印可すれば、検査時間を1/2にすることができる。なお、画像データを処理して、抜けたラインを補間することによって、回路配線全体の外形を得ることもできる。
また、センサの解像度によって、複数の列の回路配線の検査を1フレーム期間に行ってもよい。例えば、5列の場合は、5Hsync毎に同じ回路配線に電圧を印加すればよい。
(第4の実施の形態)
次に図21、図22、図23を参照して本発明に係る第4の実施の形態例の検査システムについて説明する。図21は図10に示す上述した第1の実施の形態例のセンサ要素の制御方法に従って回路配線が2行に並んだ例の入出力タイミング例を説明するためのタイミングチャート、図22は本発明に係る第4の実施の形態例の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図、図23は第4の本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第4の実施の形態例の検査システムは、以下に示す制御により検査時間をより短縮している。以下の説明においては、上述した実施の形態例と同様構成には同一構成には同一参照番号を付し詳細説明を省略する。
図21に示すタイミングチャートは、図10に示す第1の実施の形態例のセンサ駆動順序により、回路配線が2行に並んだ場合の検査制御例を示している。回路配線が2行に並んでいる場合には、センサ要素ライン1番目から5番目の間に、回路配線がn個水平に並んでいる。センサ要素ラインの6番目から475番目までの間には検査する回路配線が無い。またセンサ要素ライン476番目から480番目の間に、回路配線がn個水平に並んでいる。
第1の実施の形態例の制御方法で1列毎にフレームを割り当てた場合には図22に示すタイミング制御となる。図22では、1フレーム目で回路配線(1,1)と回路配線(2,1)に電圧を印可して、2フレーム目で回路配線(1,1)と回路配線(1,2)に電圧を印可する。
各フレーム同様に、Hsync信号に同期させてセンサ要素ラインを1から480まで順次駆動をさせるため、検査する回路配線が無い期間、すなわちセンサ要素ライン6番目から480番目の間に無駄な時間が生じる。例えば、n=10の場合、480ライン×10=4800ラインを駆動する時間が必要となる。
検査機性能として、検査時間が短いことが要求されており、第4の実施の形態例ではこの無駄な時間を省略するために、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動するようにしている。つまり、ランダムアクセスメモリのYデコーダ回路を制御し、必要なセンサ要素ラインのみをランダムに選択して駆動することにより検査時間を短縮している。
この検査する回路配線に対応するセンサ要素ラインは、予め検査対象の回路配線パターン情報を登録しておいてこの登録情報から獲得しても、検査前に標準パターンを読込んで回路配線位置を認識してもよい。この回路配線一の認知方法に制限はない。
この様にして第4の実施の形態例では図22に示すように2行に並んだ各回路配線に対応するセンサ要素ラインのみを、矢印で示す順に選択的に駆動する。図22の例は、センサ要素ライン1番目から5番目の間にn個の回路配線が水平に並んでいる場合を示している。図22に示す第4の実施の形態例の方法では、1行目の回路配線に電圧を印可する順を(1,1)から(1、n)のように水平方向とする。1行目の回路配線が終了したら、2行目の回路配線を同様に(2,1)から(2、n)のようにする。
この様に駆動制御した場合の具体的なタイミングを図23を参照して説明する。
まずHsync信号の1番目から5番目までに対応して、センサ要素ラインの1番目から5番目を選択し、回路配線(1,1)に電圧を印加する。次にHsync信号の6番目から10番目までに対応して、再びセンサ要素ラインの1番目から5番目を選択し、回路配線(1,2)に電圧を印加する。
さらに、Hsync信号の11番目から15番目までに対応して、三度センサ要素ラインの1番目から5番目を選択し、回路配線(1,3)に電圧を印加する。同様に続けて回路配線(1、n)までの電圧印加制御を行う。
ここで、もしn=10であれば、Hsync信号の51番目から55番目までに対応して、センサ要素ラインの476番目から480番目を選択し、回路配線(2,1)に電圧を印加する。以下同様に行う。
以上に説明したように、n=10の場合、上述した実施の形態例の駆動制御方法ではセンサ要素ラインを4800ライン駆動する時間が必要であったが、第4の実施の形態例の方法によればHsyncの5ライン×20=100ラインぶんの時間で検査が終了する。
すなわち、第4の実施の形態例では、1行目と2行目の間にあるセンサ要素ラインを選択しないために大幅に時間を短縮することができる。
産業上の利用可能性
本発明によれば、まず特定ポイントの電束密度変化を検出して回路配線の良否を判断し、その判断結果を参考として回路配線のパターン表示を行って回路配線の良否判断に利用するため、より簡単、高速の処理を採用しながら、必要時にはより確実な回路配線検査が実現する。且つ検査パターンの良否を容易に認識することができ回路配線の形状を直感的に検査可能な検査装置及び検査方法を提供することができる。
【図面の簡単な説明】
第1図は、本発明に係る一発明の実施の形態例の検査システムの概略図である。
第2図は、本実施の形態例の検査システムのコンピュータのハードウェア構成を説明するためのブロック図である。
第3図は、本実施の形態例のセンサチップ1の電気的構成を示すブロック図である。
第4図は、本実施の形態例のセンサ要素の構成を説明する図である。
第5図は、本実施の形態例のセンサ要素における回路配線の電位変化に応じて電流が発生する原理を説明するためのモデル図である。
第6図は、本実施の形態例のセンサ要素における回路配線の電位変化に応じて電流が発生する原理を説明するためのモデル図である。
第7図は、本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第8図は、本実施の形態例の検査システムによる回路配線▲1▼〜▲3▼の、6×6のセンサ要素による検査を説明する図である。
第9図は、図8に示す回路配線に対する電圧印加タイミング及びデータの出力タイミングを示すタイミングチャートである。
第10図は、本実施の形態の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図である。
第11図は、本実施の形態の検査システムにおける図10に示すセンサ駆動制御における電圧印加タイミングの例を示すタイミングチャートである。
第12図は、第1の実施の形態例に係る検査システムにおいて、複数の回路配線に対する電圧印加順序を求めるためのテーブルを示す図である。
第13図は、本実施の形態例の検査システムにおいて、複数の回路配線に対する電圧印加順序を求めるためのテーブルを示す図である。
第14図は、本実施の形態例の検査システムにおけるゴールドサンプルからの目標データを抽出する処理を説明するためのフローチャートである。
第15図は、本実施の形態例における検査制御を説明するためのフローチャートである。
第16図は、本実施の形態例の検査制御における特定ポイント設定例を示す図である。
第17図は、本発明に係る第2の実施の形態例の検査システムにおいて、CADデータからの位置ずれを求める処理を示すフローチャートである。
第18図は、本発明に係る第3の実施の形態例の一つの回路基板の中に複数の回路配線がある場合の、回路配線に対する電圧印加順序を説明する図である。
第19図は、図16の回路配線に対する第3の実施の形態例の電圧印加タイミングの例を示すタイミングチャートである。
第20図は、図19のタイミングで電圧印加を行った場合の出力画像例を示す図である。
第21図は、図10に示す第1の実施の形態例のセンサ要素の制御方法に従って2行に並んだ回路配線検査時の入出力タイミング例を説明するためのタイミングチャートである。
第22図は、本発明に係る第4の実施の形態例の検査システムにおける一つの回路基板の中に複数の回路配線がある場合の、回路配線に対するセンサ駆動順序を説明する図である。
第23図は、第4の本実施の形態例のセンサチップとしてMOSFETを用いた場合の入出力タイミング例を説明するためのタイミングチャートである。
第24図は、従来の回路基板検査装置を説明する図である。
Claims (36)
- 回路基板上の回路配線を検査する検査装置であって、
前記回路配線に対して、検査信号を供給する供給手段と、
前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出可能な検出手段と、
前記検出手段により前記回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記検出手段の複数のセンサ要素を用いて前記検査信号に応じた回路配線上の電位変化を検出する検査制御手段とを備えることを特徴とする検査装置。 - 回路基板上の回路配線を検査する検査装置であって、
前記回路配線に対して、検査信号を供給する供給手段と、
前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、
前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、
前記検出手段が前記回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記画像データ生成手段による画像データ生成を行う検査制御手段とを備えることを特徴とする検査装置。 - 前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする請求項1又は請求項2に記載の検査装置。
- 前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする請求項1又は請求項2に記載の検査装置。
- 前記複数のセンサ要素はマトリクス状に配置されており、
前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、
前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項4に記載の検査装置。 - 前記回路配線は、第1回路配線及び第2回路配線を含み、
前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、
前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、
全センサ要素が1回づつ駆動する期間を1つのフレームとすると、
前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする請求項5に記載の検査装置。 - 前記複数のセンサ要素はマトリクス状に配置されており、
前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項4に記載の検査装置。 - 前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の特定部位とすることを特徴とする請求項1又は請求項2に記載の検査装置。
- 回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出して回路基板上の回路配線を検査する検査装置における検査方法であって、
前記回路配線に対して検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記検出手段の複数のセンサ要素を用いて前記検査信号に応じた回路配線上の電位変化を検出することを特徴とする検査方法。 - 回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、
前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、当該部位の検出結果が所定範囲内にない場合に前記回路配線の形状を表す画像データの生成を行い、当該部位の検出結果が所定範囲内にある場合には前記回路配線の形状を表す画像データの生成を省略することを特徴とする検査方法。 - 前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする請求項9又は請求項10に記載の検査方法。
- 前記複数のセンサ要素のうち、所定領城のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする請求項9又は請求項10に記載の検査方法。
- 前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする請求項12に記載の検査方法。
- 前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、
全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする請求項13に記載の検査方法。 - 前記複数のセンサ要素はマトリクス状に配置されており、
前記センサ要素の選択は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項14に記載の検査方法。 - 前記検査信号供給回路配線の特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする請求項9又は請求項10に記載の検査方法。
- 請求項9又は請求項10に記載の回路配線検査方法をコンピュータ制御で実現するためのコンピュータプログラムを記憶することを特徴とするコンピュータ可読記録媒体。
- 請求項9又は請求項10に記載の回路配線検査方法をコンピュータ制御で実現するためのコンピュータプログラム列。
- 回路基板上の回路配線を検査する検査装置であって、
前記回路配線に対して、検査信号を供給する供給手段と、
前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出可能な検出手段と、
前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする検査装置。 - 回路基板上の回路配線を検査する検査装置であって、
前記回路配線に対して、検査信号を供給する供給手段と、
前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出する検出手段と、
前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成する画像データ生成手段と、
前記検出手段により前記回路配線の特定部位の電位変化を検出する検査制御手段とを備えることを特徴とする検査装置。 - 前記供給手段は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする請求項19又は請求項20に記載の検査装置。
- 前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させるため、選択信号を供給する選択手段を更に備えることを特徴とする請求項19又は請求項20に記載の検査装置。
- 前記複数のセンサ要素はマトリクス状に配置されており、
前記選択手段は、前記複数のセンサ要素の内、水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力し、
前記検出手段は、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項22に記載の検査装置。 - 前記回路配線は、第1回路配線及び第2回路配線を含み、
前記選択手段は、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、
前記検査制御手段は、前記検出手段を制御して前記選択手段の選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、
全センサ要素が1回づつ駆動する期間を1つのフレームとすると、
前記供給手段は、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする請求項23に記載の検査装置。 - 前記複数のセンサ要素はマトリクス状に配置されており、
前記選択手段は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項22に記載の検査装置。 - 前記検査制御手段は、前記回路配線の入出力端部近傍を前記回路配線の前記特定部位とすることを特徴とする請求項19又は請求項20に記載の検査装置。
- 回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出して回路基板上の回路配線を検査する検査装置における検査方法であって、
前記回路配線に対して検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出することを特徴とする検査方法。 - 回路基板上の回路配線に対して検査信号を供給し、供給した前記検査信号に応じた回路配線上の電位変化を、複数のセンサ要素を用いて検出し、前記電位変化を検出した前記センサ要素の位置情報を用いて、前記回路配線の形状を表す画像データを生成して回路基板上の回路配線を検査する検査装置における検査方法であって、
前記回路配線に検査信号を供給した状態で前記検査信号供給回路配線の特定部位の電位変化を検出し、前記回路配線の形状を表す画像データの生成を行うことを特徴とする検査方法。 - 前記検査信号の供給は、異なる前記回路配線に対しては、異なるタイミングで検査信号を供給することを特徴とする請求項27又は請求項28に記載の検査方法。
- 前記複数のセンサ要素のうち、所定領域のセンサ要素を選択的に駆動させて回路基板上の電位変化を検出することを特徴とする請求項27又は請求項28に記載の検査方法。
- 前記複数のセンサ要素はマトリクス状に配置されており、所定領域のセンサ要素を選択的に駆動させる場合には前記複数のセンサ要素の内水平方向に1ラインをなすセンサ要素ラインに同時に選択信号を入力すると同時に前記センサ要素ラインに対向する回路配線の電位変化を検出することを特徴とする請求項30に記載の検査方法。
- 前記回路配線は、第1回路配線及び第2回路配線を含み、前記センサ要素ラインに対して、順番に選択信号を入力することによって、全センサ要素を駆動させ、前記選択信号の入力タイミングに合わせて全センサ要素から前記電位変化を検出し、
全センサ要素が1回づつ駆動する期間を1つのフレームとすると、前記第1回路配線の電位変化を検知できるセンサ要素ライン群と、前記第2回路配線の電位変化を検知するセンサ要素ライン群とが全く重複しない場合に、前記第1回路配線及び前記第2回路配線に対し、同じフレーム内に検査信号を供給し、重複する場合は異なるフレームにおいて検査信号を供給することを特徴とする請求項31に記載の検査方法。 - 前記複数のセンサ要素はマトリクス状に配置されており、
前記センサ要素の選択は、前記複数のセンサ要素の内、検査する回路配線に対応するセンサ要素ラインだけを選択的に駆動して、前記センサ要素ラインに対向する回路配線の電位変化を、同時に検出することを特徴とする請求項32に記載の検査方法。 - 前記検査信号供給回路配線の前記特定部位は、前記検査信号回路配線の入出力端部近傍とすることを特徴とする請求項27又は請求項28のいずれかに記載の検査方法。
- 請求項27又は請求項28のいずれかに記載の回路配線検査方法をコンピュータ制御で実現するためのコンピュータプログラムを記憶することを特徴とするコンピュータ可読記録媒体。
- 請求項27又は請求項28のいずれかに記載の回路配線検査方法をコンピュータ制御で実現するためのコンピュータプログラム列。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001255620 | 2001-08-27 | ||
JP2001255620 | 2001-08-27 | ||
PCT/JP2002/008598 WO2003019209A1 (fr) | 2001-08-27 | 2002-08-27 | Instrument d'inspection du cablage des circuits et procede d'inspection du cablage des circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2003019209A1 true JPWO2003019209A1 (ja) | 2004-12-16 |
Family
ID=19083558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003524023A Pending JPWO2003019209A1 (ja) | 2001-08-27 | 2002-08-27 | 回路配線検査装置並びに回路配線検査方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040234121A1 (ja) |
JP (1) | JPWO2003019209A1 (ja) |
KR (1) | KR20040029049A (ja) |
CN (1) | CN1549932A (ja) |
TW (1) | TWI223089B (ja) |
WO (1) | WO2003019209A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5312227B2 (ja) * | 2009-06-29 | 2013-10-09 | 株式会社日本マイクロニクス | プローブカード及び検査装置 |
CN104636279B (zh) * | 2015-02-10 | 2017-11-28 | 华为技术有限公司 | 地址分配识别方法和地址分配识别电路 |
JP7009814B2 (ja) * | 2017-07-27 | 2022-02-10 | 日本電産リード株式会社 | 絶縁検査装置及び絶縁検査方法 |
FR3088125A1 (fr) | 2018-11-06 | 2020-05-08 | Stmicroelectronics (Rousset) Sas | Procede de surveillance d'une tache, en particulier une tache graphique, pour un module electronique, en particulier d'interface multimedia, et dispositif correspondant. |
FR3088124A1 (fr) * | 2018-11-06 | 2020-05-08 | Stmicroelectronics (Rousset) Sas | Procede d'elaboration de signaux declencheurs pour une commande d'une interface multimedia, et circuit integre correspondant |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3868508A (en) * | 1973-10-30 | 1975-02-25 | Westinghouse Electric Corp | Contactless infrared diagnostic test system |
JP3080595B2 (ja) * | 1997-02-28 | 2000-08-28 | 日本電産リード株式会社 | 基板検査装置および基板検査方法 |
JPH11153638A (ja) * | 1997-11-25 | 1999-06-08 | Nihon Densan Riido Kk | 基板検査装置および基板検査方法 |
JP2001221824A (ja) * | 2000-02-10 | 2001-08-17 | Oht Inc | 検査装置及び検査方法、検査ユニット |
JP2001235501A (ja) * | 2000-02-22 | 2001-08-31 | Oht Inc | 検査装置及びセンサ |
JP2001272430A (ja) * | 2000-03-24 | 2001-10-05 | Oht Inc | 検査装置及び検査方法 |
JP2002022789A (ja) * | 2000-07-05 | 2002-01-23 | Oht Inc | 検査装置及び検査方法 |
-
2002
- 2002-08-27 US US10/487,831 patent/US20040234121A1/en not_active Abandoned
- 2002-08-27 TW TW091119371A patent/TWI223089B/zh not_active IP Right Cessation
- 2002-08-27 JP JP2003524023A patent/JPWO2003019209A1/ja active Pending
- 2002-08-27 CN CNA028168038A patent/CN1549932A/zh active Pending
- 2002-08-27 WO PCT/JP2002/008598 patent/WO2003019209A1/ja active Application Filing
- 2002-08-27 KR KR10-2004-7002813A patent/KR20040029049A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR20040029049A (ko) | 2004-04-03 |
WO2003019209A1 (fr) | 2003-03-06 |
CN1549932A (zh) | 2004-11-24 |
TWI223089B (en) | 2004-11-01 |
US20040234121A1 (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6710607B2 (en) | Method and apparatus for inspection | |
US6859062B2 (en) | Apparatus and method for inspecting a board used in a liquid crystal panel | |
US7173445B2 (en) | Sensor for inspection instrument and inspection instrument | |
US6703849B2 (en) | Inspection apparatus, inspection method and inspection unit therefor | |
US8762089B2 (en) | Method and apparatus for testing a substrate for display device | |
JP4484844B2 (ja) | 画像二値化処理方法、画像処理装置及びコンピュータプログラム | |
KR100823357B1 (ko) | 회로 패턴 검사 장치 | |
US6734692B2 (en) | Inspection apparatus and sensor | |
JP5590043B2 (ja) | Tft基板検査装置およびtft基板検査方法 | |
JP2003098213A (ja) | 検査装置並びに検査方法 | |
JP2008071999A (ja) | 半導体装置及びその検査方法並びに半導体装置の検査装置の検査方法 | |
JPWO2003019209A1 (ja) | 回路配線検査装置並びに回路配線検査方法 | |
KR101315563B1 (ko) | 콘택트 파라미터의 설정 방법 및 콘택트 파라미터의 설정용 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체 | |
JP3614792B2 (ja) | アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法 | |
TWI827680B (zh) | 電容檢測區域感測器及具有該電容檢測區域感測器之導電圖案檢查裝置 | |
US20040243345A1 (en) | Tester and testing method | |
JP2002139536A (ja) | 検査装置及び検査方法 | |
JP2004327805A (ja) | プローブ装置及びアライメント方法 | |
JP2003255008A (ja) | 回路配線検査装置並びに回路配線検査方法 | |
JPH01145828A (ja) | ウエハプローバ |