JP2002022789A - 検査装置及び検査方法 - Google Patents
検査装置及び検査方法Info
- Publication number
- JP2002022789A JP2002022789A JP2000204263A JP2000204263A JP2002022789A JP 2002022789 A JP2002022789 A JP 2002022789A JP 2000204263 A JP2000204263 A JP 2000204263A JP 2000204263 A JP2000204263 A JP 2000204263A JP 2002022789 A JP2002022789 A JP 2002022789A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- signal
- potential
- passive element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136254—Checking; Testing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】液晶パネル用の基板の形状を精細に、且つ効率
的に検査可能な検査装置及び検査方法を提供すること。 【解決手段】コンピュータ２１は、Ｘ電極選択部２２及
びＹ電極選択部２３を制御することにより、基板１００
上の液晶電極を選択的に駆動させる。フラッシュショッ
クセンサ１は、基板１００に対向する位置に、非接触に
配置され、液晶電極１０１〜１０４の電位変化を検出
し、検出信号としてコンピュータ２１へ出力する。コン
ピュータ２１は、フラッシュショックセンサ１からの検
出信号を受信して、画像データを生成し、その画像デー
タに基づいて、液晶電極の断線、短絡、欠け等を検出す
る。更に、コンピュータ２１は、液晶電極の形状を示す
画像をディスプレイ２１ａに表示する。
的に検査可能な検査装置及び検査方法を提供すること。 【解決手段】コンピュータ２１は、Ｘ電極選択部２２及
びＹ電極選択部２３を制御することにより、基板１００
上の液晶電極を選択的に駆動させる。フラッシュショッ
クセンサ１は、基板１００に対向する位置に、非接触に
配置され、液晶電極１０１〜１０４の電位変化を検出
し、検出信号としてコンピュータ２１へ出力する。コン
ピュータ２１は、フラッシュショックセンサ１からの検
出信号を受信して、画像データを生成し、その画像デー
タに基づいて、液晶電極の断線、短絡、欠け等を検出す
る。更に、コンピュータ２１は、液晶電極の形状を示す
画像をディスプレイ２１ａに表示する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶パネル用基板
の電極の検査装置及び検査方法に関する。
の電極の検査装置及び検査方法に関する。
【０００２】
【従来の技術】従来から、液晶パネル用基板の電極の不
具合を検出するため、液晶パネルを組み立てた後に、全
ての液晶画素を駆動（充電）したのち、各画素の電化を
放電させ、放電電流を液晶パネルの外部に設けた抵抗に
流して、その電圧降下を検出していた。
具合を検出するため、液晶パネルを組み立てた後に、全
ての液晶画素を駆動（充電）したのち、各画素の電化を
放電させ、放電電流を液晶パネルの外部に設けた抵抗に
流して、その電圧降下を検出していた。
【０００３】
【発明が解決しようとする課題】しかし、上記従来の液
晶パネル検査手法では、５０μｍレベルの回路パターン
を分解能高く検査することは不可能であり、また、比較
的大きな電極であっても、その形状までは検知すること
ができなかった。更に、液晶パネルを組み立ててから検
査するため不良品であることが判明した場合に、生産性
が大きく低下する可能性があり、検査装置の液晶パネル
へのセッティングも煩雑であった。
晶パネル検査手法では、５０μｍレベルの回路パターン
を分解能高く検査することは不可能であり、また、比較
的大きな電極であっても、その形状までは検知すること
ができなかった。更に、液晶パネルを組み立ててから検
査するため不良品であることが判明した場合に、生産性
が大きく低下する可能性があり、検査装置の液晶パネル
へのセッティングも煩雑であった。
【０００４】本発明は上記従来技術の課題を解決するた
めになされたもので、その目的とするところは、液晶パ
ネル用の基板の形状を精細に、且つ効率的に検査可能な
検査装置及び検査方法を提供することにある。
めになされたもので、その目的とするところは、液晶パ
ネル用の基板の形状を精細に、且つ効率的に検査可能な
検査装置及び検査方法を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明に係る装置は、液晶パネル用基板に液晶駆動
用の信号が供給されることによる、該液晶パネル用基板
の電極の電位変化を、非接触で検出する検査装置であっ
て、前記電極の電位変化を、複数のセンサ要素を用いて
検出する検出手段と、前記センサ要素を選択するための
選択信号を出力する選択手段と、を備え、前記センサ要
素は、半導体の単結晶上、または、平板上に構成され、
前記電極に対し静電容量結合の対向電極として動作し、
前記電極の電位変化を検出する受動素子と、前記受動素
子によって出力された検出信号を、前記選択信号の入力
に応じて出力するトランジスタと、を含むことを特徴と
する。
め、本発明に係る装置は、液晶パネル用基板に液晶駆動
用の信号が供給されることによる、該液晶パネル用基板
の電極の電位変化を、非接触で検出する検査装置であっ
て、前記電極の電位変化を、複数のセンサ要素を用いて
検出する検出手段と、前記センサ要素を選択するための
選択信号を出力する選択手段と、を備え、前記センサ要
素は、半導体の単結晶上、または、平板上に構成され、
前記電極に対し静電容量結合の対向電極として動作し、
前記電極の電位変化を検出する受動素子と、前記受動素
子によって出力された検出信号を、前記選択信号の入力
に応じて出力するトランジスタと、を含むことを特徴と
する。
【０００６】前記センサ要素を、前記液晶パネルを構成
する対向電極の代わりに配置することを特徴とする。
する対向電極の代わりに配置することを特徴とする。
【０００７】前記液晶パネルはＴＦＴパネルであって、
前記検出手段は、該ＴＦＴパネルを構成する薄膜トラン
ジスタのソース電極及びゲート電極に液晶駆動用の信号
を印加することによる、ドレイン電極の電位変化を検出
することを特徴とする。
前記検出手段は、該ＴＦＴパネルを構成する薄膜トラン
ジスタのソース電極及びゲート電極に液晶駆動用の信号
を印加することによる、ドレイン電極の電位変化を検出
することを特徴とする。
【０００８】前記トランジスタは電流読出し用のＭＯＳ
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ドレインから検出信号を得ることを特徴とす
る。
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ドレインから検出信号を得ることを特徴とす
る。
【０００９】前記トランジスタは電流読出し用の薄膜ト
ランジスタであって、前記受動素子と前記薄膜トランジ
スタのソースが接続されており、前記選択信号をゲート
に入力することによって、ドレインから検出信号を得る
ことを特徴とする。
ランジスタであって、前記受動素子と前記薄膜トランジ
スタのソースが接続されており、前記選択信号をゲート
に入力することによって、ドレインから検出信号を得る
ことを特徴とする。
【００１０】前記トランジスタは、直列に配置された第
１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第
１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記
第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦ
ＥＴのゲートに印加された前記受動素子の電位に応じて
変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２
ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号
として出力することを特徴とする。
１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第
１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記
第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦ
ＥＴのゲートに印加された前記受動素子の電位に応じて
変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２
ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号
として出力することを特徴とする。
【００１１】前記トランジスタは、直列に配置された第
１、第２薄膜トランジスタであって、前記受動素子を前
記第１薄膜トランジスタのゲートに接続し、前記選択信
号を前記第２薄膜トランジスタのゲートに接続し、前記
第１薄膜トランジスタのゲートに印加された前記受動素
子の電位に応じて変化する前記第１薄膜トランジスタの
ソース電位を前記第２薄膜トランジスタのドレインで受
けて、ソースから検出信号として出力することを特徴と
する。
１、第２薄膜トランジスタであって、前記受動素子を前
記第１薄膜トランジスタのゲートに接続し、前記選択信
号を前記第２薄膜トランジスタのゲートに接続し、前記
第１薄膜トランジスタのゲートに印加された前記受動素
子の電位に応じて変化する前記第１薄膜トランジスタの
ソース電位を前記第２薄膜トランジスタのドレインで受
けて、ソースから検出信号として出力することを特徴と
する。
【００１２】前記トランジスタはバイポーラトランジス
タであって、前記受動素子をエミッタに接続し、前記選
択信号をベースに入力することによって、コレクタから
検出信号を得ることを特徴とする。
タであって、前記受動素子をエミッタに接続し、前記選
択信号をベースに入力することによって、コレクタから
検出信号を得ることを特徴とする。
【００１３】前記トランジスタは電荷読出し用のＭＯＳ
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ゲートの下に形成した電位障壁を下げ、ソー
ス側にある信号電荷をドレイン側へ検出信号電荷として
転送し、ドレイン側に接続された電荷転送素子で検出信
号を転送することを特徴とする。
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ゲートの下に形成した電位障壁を下げ、ソー
ス側にある信号電荷をドレイン側へ検出信号電荷として
転送し、ドレイン側に接続された電荷転送素子で検出信
号を転送することを特徴とする。
【００１４】前記電極の電位変化に対応して前記受動素
子に電荷を供給し、かつ電極の電位変化が終わる前に、
供給した前記電荷が逆流しないように電位障壁を形成す
る電荷供給ＭＯＳＦＥＴのドレインを、前記受動素子の
拡散層と連続させて形成することを特徴とする。
子に電荷を供給し、かつ電極の電位変化が終わる前に、
供給した前記電荷が逆流しないように電位障壁を形成す
る電荷供給ＭＯＳＦＥＴのドレインを、前記受動素子の
拡散層と連続させて形成することを特徴とする。
【００１５】前記センサ要素は、マトリクス状に配置さ
れていることを特徴とする。
れていることを特徴とする。
【００１６】前記検出手段におけるセンサ要素は、前記
受動素子の表面に接触する導体板を更に含むことを特徴
とする。
受動素子の表面に接触する導体板を更に含むことを特徴
とする。
【００１７】更に、前記センサ要素の半導体に対する光
の照射を防ぐための遮光手段を有することを特徴とす
る。
の照射を防ぐための遮光手段を有することを特徴とす
る。
【００１８】上記目的を達成するため、本発明に係る方
法は、液晶パネル用基板に液晶駆動用の信号を供給する
ことによる、該液晶パネル用基板の電極の電位変化を、
複数のセンサ要素を用いて非接触で検出する液晶パネル
の検査方法であって、前記センサ要素が、半導体の単結
晶上、または、平板上に構成され、前記電極に対し静電
容量結合の対向電極として動作し、前記電極の電位変化
を検出する受動素子と、前記受動素子からの検出信号を
出力するトランジスタと、を含むことを特徴とする。
法は、液晶パネル用基板に液晶駆動用の信号を供給する
ことによる、該液晶パネル用基板の電極の電位変化を、
複数のセンサ要素を用いて非接触で検出する液晶パネル
の検査方法であって、前記センサ要素が、半導体の単結
晶上、または、平板上に構成され、前記電極に対し静電
容量結合の対向電極として動作し、前記電極の電位変化
を検出する受動素子と、前記受動素子からの検出信号を
出力するトランジスタと、を含むことを特徴とする。
【００１９】
【発明の実施の形態】以下に、図面を参照して、この発
明の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素の相対配
置、数値等は、特に特定的な記載がない限りは、この発
明の範囲をそれらのみに限定する趣旨のものではない。
明の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成要素の相対配
置、数値等は、特に特定的な記載がない限りは、この発
明の範囲をそれらのみに限定する趣旨のものではない。
【００２０】（第１の実施の形態）本発明の第１の実施
の形態として、ＭＯＳＦＥＴをセンサ要素とする検査ユ
ニット（以下、フラッシュショックセンサ（商標）と称
する）１を利用した液晶パネル用の基板検査システムの
一例を示す。図１は、フラッシュショックセンサ１を用
いて、液晶パネル用基板の検査を行う様子を示す概略図
である。ここでは、液晶パネルの１例として、ＴＦＴパ
ネルを検査する場合について述べる。
の形態として、ＭＯＳＦＥＴをセンサ要素とする検査ユ
ニット（以下、フラッシュショックセンサ（商標）と称
する）１を利用した液晶パネル用の基板検査システムの
一例を示す。図１は、フラッシュショックセンサ１を用
いて、液晶パネル用基板の検査を行う様子を示す概略図
である。ここでは、液晶パネルの１例として、ＴＦＴパ
ネルを検査する場合について述べる。
【００２１】検査システム２０は、主に、フラッシュシ
ョックセンサ１と、コンピュータ２１とからなる。液晶
パネル用基板１００には、アクティブ素子１０１、及び
液晶駆動用電極１０２、Ｘ電極１０３、Ｙ電極１０４が
施されている。液晶パネル用基板には、複数のＸ電極１
０３の一つに選択的に信号を供給するためのＸ電極選択
部２２と、複数のＹ電極１０４の一つに選択的に信号を
供給するためのＹ電極選択部２３とが設けられている。
コンピュータ２１は、Ｘ電極選択部２２及びＹ電極選択
部２３を制御することにより、基板１００上の複数のア
クティブ素子１０１と液晶駆動用電極１０２とのセット
から、１セットを選択的に駆動させることができる。
ョックセンサ１と、コンピュータ２１とからなる。液晶
パネル用基板１００には、アクティブ素子１０１、及び
液晶駆動用電極１０２、Ｘ電極１０３、Ｙ電極１０４が
施されている。液晶パネル用基板には、複数のＸ電極１
０３の一つに選択的に信号を供給するためのＸ電極選択
部２２と、複数のＹ電極１０４の一つに選択的に信号を
供給するためのＹ電極選択部２３とが設けられている。
コンピュータ２１は、Ｘ電極選択部２２及びＹ電極選択
部２３を制御することにより、基板１００上の複数のア
クティブ素子１０１と液晶駆動用電極１０２とのセット
から、１セットを選択的に駆動させることができる。
【００２２】フラッシュショックセンサ１は、基板１０
０に対向する位置に、非接触に配置されている。そし
て、Ｘ電極選択部２２及びＹ電極選択部２３からの信号
によって生じた、液晶パネル用基板上の電極（以下、液
晶電極と称す）１０１〜１０４の電位変化を検出し、検
出信号としてコンピュータ２１へ出力する。フラッシュ
ショックセンサ１と基板１００との間隔は、０．０５ｍ
ｍ以下が望ましいが、０．５ｍｍ以下であれば電位変化
の検出が可能である。また、基板１００とフラッシュシ
ョックセンサ１とを、誘電体絶縁材料を挟んで密着させ
てもよい。
０に対向する位置に、非接触に配置されている。そし
て、Ｘ電極選択部２２及びＹ電極選択部２３からの信号
によって生じた、液晶パネル用基板上の電極（以下、液
晶電極と称す）１０１〜１０４の電位変化を検出し、検
出信号としてコンピュータ２１へ出力する。フラッシュ
ショックセンサ１と基板１００との間隔は、０．０５ｍ
ｍ以下が望ましいが、０．５ｍｍ以下であれば電位変化
の検出が可能である。また、基板１００とフラッシュシ
ョックセンサ１とを、誘電体絶縁材料を挟んで密着させ
てもよい。
【００２３】コンピュータ２１は、フラッシュショック
センサ１に対しては、セレクタ２３に供給した制御信号
に同期してフラッシュショックを動作させるための同期
信号（垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈ
ｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を含む）を供給す
る。また、コンピュータ２１は、液晶パネル用基板に施
された液晶電極に順次電圧を印加し、その液晶電極に対
向するセンサ要素を動作させ、フラッシュショックセン
サ１からの検出信号を受信して、画像データを生成し、
その画像データに基づいて、基板１００上の液晶電極の
断線、短絡、欠け等を検出する。更に、コンピュータ２
１は、各センサ要素からの検出信号に基づいて、検査対
象である液晶電極の画像をディスプレイ２１ａに表示す
る機能を有する。
センサ１に対しては、セレクタ２３に供給した制御信号
に同期してフラッシュショックを動作させるための同期
信号（垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈ
ｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を含む）を供給す
る。また、コンピュータ２１は、液晶パネル用基板に施
された液晶電極に順次電圧を印加し、その液晶電極に対
向するセンサ要素を動作させ、フラッシュショックセン
サ１からの検出信号を受信して、画像データを生成し、
その画像データに基づいて、基板１００上の液晶電極の
断線、短絡、欠け等を検出する。更に、コンピュータ２
１は、各センサ要素からの検出信号に基づいて、検査対
象である液晶電極の画像をディスプレイ２１ａに表示す
る機能を有する。
【００２４】なお、図１では、液晶パネル用基板１００
とフラッシュショックセンサ１とが、同じサイズかのよ
うに描かれているが、一般には、液晶パネル用基板１０
０はフラッシュショックセンサ１の数倍の大きさであっ
て、フラッシュショックセンサ１を機械的に移動させ、
或いは複数用いることにより、基板上の全ての液晶電極
の検査を実現する。もちろん、複数のフラッシュショッ
クセンサ１を同時に移動させることにより、検査時間の
短縮化を図ってもよい。
とフラッシュショックセンサ１とが、同じサイズかのよ
うに描かれているが、一般には、液晶パネル用基板１０
０はフラッシュショックセンサ１の数倍の大きさであっ
て、フラッシュショックセンサ１を機械的に移動させ、
或いは複数用いることにより、基板上の全ての液晶電極
の検査を実現する。もちろん、複数のフラッシュショッ
クセンサ１を同時に移動させることにより、検査時間の
短縮化を図ってもよい。
【００２５】液晶パネルを組み立てる際には、この基板
１００と対向電極との間で液晶を挟み込み、液晶駆動用
電極１０２と対向電極との間の電界によって液晶を駆動
する。本実施の形態のように、フラッシュショックセン
サ１を用いれば、実際の液晶パネル組み立て時と同じ条
件で基板１００の動作を検査することができるため、検
査の信頼性が高く、また、基板１００を特別に加工する
必要もないため、効率的に検査を行うことができる。
１００と対向電極との間で液晶を挟み込み、液晶駆動用
電極１０２と対向電極との間の電界によって液晶を駆動
する。本実施の形態のように、フラッシュショックセン
サ１を用いれば、実際の液晶パネル組み立て時と同じ条
件で基板１００の動作を検査することができるため、検
査の信頼性が高く、また、基板１００を特別に加工する
必要もないため、効率的に検査を行うことができる。
【００２６】図２は、液晶パネル用基板１００の回路構
成を示す回路図である。各アクティブ素子１０３は、図
のように薄膜トランジスタにより構成されており、ソー
ス電極、ゲート電極、ドレイン電極を含む。検査時には
主にそのドレイン電極と、フラッシュショックセンサ１
との間で、静電容量結合が起こり、その電極の電位変化
を検出可能となる。なお、この図ではドレイン電極とセ
ンサとの間のみ静電容量結合を起こしているように描か
れているが、センサは、対向する全ての液晶電極との間
で静電容量結合を起こすため、ドレイン電極のみなら
ず、ソース電極、ゲート電極、更には、液晶駆動電極の
形状も検出できる。
成を示す回路図である。各アクティブ素子１０３は、図
のように薄膜トランジスタにより構成されており、ソー
ス電極、ゲート電極、ドレイン電極を含む。検査時には
主にそのドレイン電極と、フラッシュショックセンサ１
との間で、静電容量結合が起こり、その電極の電位変化
を検出可能となる。なお、この図ではドレイン電極とセ
ンサとの間のみ静電容量結合を起こしているように描か
れているが、センサは、対向する全ての液晶電極との間
で静電容量結合を起こすため、ドレイン電極のみなら
ず、ソース電極、ゲート電極、更には、液晶駆動電極の
形状も検出できる。
【００２７】なお、本実施の形態としてのアクティブ素
子１０３は、図３のような断面形状をしているため、セ
ンサ１との距離の差に応じて、各液晶電極の画像鮮鋭度
が異なる結果となる。
子１０３は、図３のような断面形状をしているため、セ
ンサ１との距離の差に応じて、各液晶電極の画像鮮鋭度
が異なる結果となる。
【００２８】次に、図４を用いて、コンピュータ２１の
内部構成について説明する。
内部構成について説明する。
【００２９】図４は、コンピュータ２１の概略のハード
ウェア構成を示したブロック図である。
ウェア構成を示したブロック図である。
【００３０】２１１は、コンピュータ２１全体を制御す
る演算・制御用のＣＰＵ、２１２はＣＰＵ２１１で実行
するプログラムや固定値等を格納するＲＯＭ、２１３
は、入力したデジタルデータを処理して画像データを生
成し、ディスプレイ２１ａに出力する画像処理部であ
る。２１４は、一時記憶用のＲＡＭであり、ロードされ
るプログラムを格納するプログラムロード領域や、フラ
ッシュショックセンサから受信したデジタル信号の記憶
領域等を含む。受信したデジタル信号は、各液晶電極１
０１〜１０４の形状に対応するセンサ要素のグループ毎
に保管する。
る演算・制御用のＣＰＵ、２１２はＣＰＵ２１１で実行
するプログラムや固定値等を格納するＲＯＭ、２１３
は、入力したデジタルデータを処理して画像データを生
成し、ディスプレイ２１ａに出力する画像処理部であ
る。２１４は、一時記憶用のＲＡＭであり、ロードされ
るプログラムを格納するプログラムロード領域や、フラ
ッシュショックセンサから受信したデジタル信号の記憶
領域等を含む。受信したデジタル信号は、各液晶電極１
０１〜１０４の形状に対応するセンサ要素のグループ毎
に保管する。
【００３１】２１５は外部記憶装置としてのハードディ
スク（ＨＤ）である。２１６は着脱可能な記憶媒体の読
取装置としてのＣＤ−ＲＯＭドライブである。
スク（ＨＤ）である。２１６は着脱可能な記憶媒体の読
取装置としてのＣＤ−ＲＯＭドライブである。
【００３２】また、２１７は入出力インタフェースであ
って、入出力インタフェース２１７を介して、入力装置
としてのキーボード２１８、マウス２１９、更には、フ
ラッシュショックセンサ１やＸ，Ｙ電極選択部２２、２
３とも信号の授受を行なう。
って、入出力インタフェース２１７を介して、入力装置
としてのキーボード２１８、マウス２１９、更には、フ
ラッシュショックセンサ１やＸ，Ｙ電極選択部２２、２
３とも信号の授受を行なう。
【００３３】ＨＤ２１５には、フラッシュショックセン
サ制御プログラム、Ｘ，Ｙ電極選択部制御プログラム、
画像処理プログラム等が格納され、それぞれ、ＲＡＭ２
１４のプログラムロード領域にロードされて実行され
る。また、フラッシュショックセンサ１によって検査さ
れた液晶電極の形状を示す画像データ、及び、設計上の
液晶電極の形状を示す画像データも、ＨＤ２１５に格納
される。画像処理プログラムは、設計上の液晶電極の形
状と実際に検出された液晶電極の形状とを比較し、欠陥
の有無を判別する。
サ制御プログラム、Ｘ，Ｙ電極選択部制御プログラム、
画像処理プログラム等が格納され、それぞれ、ＲＡＭ２
１４のプログラムロード領域にロードされて実行され
る。また、フラッシュショックセンサ１によって検査さ
れた液晶電極の形状を示す画像データ、及び、設計上の
液晶電極の形状を示す画像データも、ＨＤ２１５に格納
される。画像処理プログラムは、設計上の液晶電極の形
状と実際に検出された液晶電極の形状とを比較し、欠陥
の有無を判別する。
【００３４】フラッシュショックセンサ１から入力した
画像データは、各液晶電極の形状に対向するセンサ要素
グループを判定単位として記憶する場合と、全部のセン
サ要素の一フレーム分を判定単位として記憶する場合と
がある。
画像データは、各液晶電極の形状に対向するセンサ要素
グループを判定単位として記憶する場合と、全部のセン
サ要素の一フレーム分を判定単位として記憶する場合と
がある。
【００３５】フラッシュショックセンサ制御プログラ
ム、Ｘ，Ｙ電極選択部制御プログラム、画像処理プログ
ラム及び、設計上の液晶電極の形状を示す画像データ
は、ＣＤ−ＲＯＭドライブで、ＣＤ−ＲＯＭを読取るこ
とによってインストールしても、ＦＤやＤＶＤ等の他の
媒体から読込んでも、ネットワークを介してダウンロー
ドしてもよい。
ム、Ｘ，Ｙ電極選択部制御プログラム、画像処理プログ
ラム及び、設計上の液晶電極の形状を示す画像データ
は、ＣＤ−ＲＯＭドライブで、ＣＤ−ＲＯＭを読取るこ
とによってインストールしても、ＦＤやＤＶＤ等の他の
媒体から読込んでも、ネットワークを介してダウンロー
ドしてもよい。
【００３６】図５は、フラッシュショックセンサ１の電
気的構成を示すブロック図である。
気的構成を示すブロック図である。
【００３７】フラッシュショックセンサ１は、図のよう
な電気的構成を持ち、不図示のパッケージに取付られた
構成となっている。
な電気的構成を持ち、不図示のパッケージに取付られた
構成となっている。
【００３８】フラッシュショックセンサ１は、制御部１
１と、複数のセンサ要素１２ａからなるセンサ要素群１
２と、水平方向に並んだ複数のセンサ要素から構成され
るセンサ要素ライン１２ｂを選択するための縦選択部１
４と、センサ要素１２ａからの信号の取りだしを行う横
選択部１３と、各センサ要素ライン１２ｂを選択するた
めの選択信号を発生するタイミング生成部１５と、横選
択部１３からの信号を処理する信号処理部１６と、信号
処理部１６からの信号をＡ／Ｄ変換するためのＡ／Ｄコ
ンバータ１７と、フラッシュショックセンサ１を駆動す
るための電力を供給するための電源回路部１８と、を備
える。
１と、複数のセンサ要素１２ａからなるセンサ要素群１
２と、水平方向に並んだ複数のセンサ要素から構成され
るセンサ要素ライン１２ｂを選択するための縦選択部１
４と、センサ要素１２ａからの信号の取りだしを行う横
選択部１３と、各センサ要素ライン１２ｂを選択するた
めの選択信号を発生するタイミング生成部１５と、横選
択部１３からの信号を処理する信号処理部１６と、信号
処理部１６からの信号をＡ／Ｄ変換するためのＡ／Ｄコ
ンバータ１７と、フラッシュショックセンサ１を駆動す
るための電力を供給するための電源回路部１８と、を備
える。
【００３９】制御部１１は、コンピュータ２１からの制
御信号に従って、フラッシュショックセンサ１の動作を
制御するためのものである。制御部１１は、制御レジス
タを有し、センサの動作タイミング、増幅、基準電圧、
及びセンサ要素エリアの大きさを設定する。また、複数
のフラッシュショックセンサを同時使用する場合に、フ
ラッシュショックセンサがホストＣＰＵから区別できる
ように、センサ選択番号を設定することもできる。
御信号に従って、フラッシュショックセンサ１の動作を
制御するためのものである。制御部１１は、制御レジス
タを有し、センサの動作タイミング、増幅、基準電圧、
及びセンサ要素エリアの大きさを設定する。また、複数
のフラッシュショックセンサを同時使用する場合に、フ
ラッシュショックセンサがホストＣＰＵから区別できる
ように、センサ選択番号を設定することもできる。
【００４０】センサ要素１２ａは、マトリックス状（縦
４８０×横６４０）に配置され、液晶電極１０１に供給
された検査信号に応じた液晶電極１０１上の電位変化を
非接触で検出する。
４８０×横６４０）に配置され、液晶電極１０１に供給
された検査信号に応じた液晶電極１０１上の電位変化を
非接触で検出する。
【００４１】タイミング生成部１５は、コンピュータ２
１から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈ
ｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を供給され、縦選
択部１４、横選択部１３、信号処理部１６、Ａ／Ｄコン
バータ１７に、センサ要素１２ａを選択するためのタイ
ミング信号を供給する。
１から垂直同期信号（Ｖｓｙｎｃ）、水平同期信号（Ｈ
ｓｙｎｃ）及び基準信号（Ｄｃｌｋ）を供給され、縦選
択部１４、横選択部１３、信号処理部１６、Ａ／Ｄコン
バータ１７に、センサ要素１２ａを選択するためのタイ
ミング信号を供給する。
【００４２】縦選択部１４は、タイミング生成部１５か
らのタイミング信号に従って、センサ要素群１２の少な
くともいずれか一つの行を順次選択する。縦選択部１４
により選択されたセンサ要素ライン１２ｂの各センサ要
素１２ａからは、検出信号が一度に出力され、横選択部
１３に入力される。横選択部１３は、６４０個の端子か
ら出力されたアナログの検出信号を増幅した後、一旦ホ
ールドし、マルチプレクサ等の選択回路により、タイミ
ング生成部１５からのタイミング信号に従って、順番に
信号処理部１６に出力する。
らのタイミング信号に従って、センサ要素群１２の少な
くともいずれか一つの行を順次選択する。縦選択部１４
により選択されたセンサ要素ライン１２ｂの各センサ要
素１２ａからは、検出信号が一度に出力され、横選択部
１３に入力される。横選択部１３は、６４０個の端子か
ら出力されたアナログの検出信号を増幅した後、一旦ホ
ールドし、マルチプレクサ等の選択回路により、タイミ
ング生成部１５からのタイミング信号に従って、順番に
信号処理部１６に出力する。
【００４３】信号処理部１６は、横選択部１３からの信
号を、判定処理に必要なレベルまでさらに増幅し、雑音
を除去するフィルタを通す等のアナログ信号処理を行
い、Ａ／Ｄコンバータ１７へ送出する。また、信号処理
部１６はまた、オートゲインコントロールを有し、セン
サの読出し信号の電圧増幅率を自動的に最適値に設定す
る。
号を、判定処理に必要なレベルまでさらに増幅し、雑音
を除去するフィルタを通す等のアナログ信号処理を行
い、Ａ／Ｄコンバータ１７へ送出する。また、信号処理
部１６はまた、オートゲインコントロールを有し、セン
サの読出し信号の電圧増幅率を自動的に最適値に設定す
る。
【００４４】Ａ／Ｄコンバータ１７は、信号処理部１６
からアナログ形式で送出された各センサ要素１２ａの検
査信号を、例えば８ビットのデジタル信号に変換し、出
力する。
からアナログ形式で送出された各センサ要素１２ａの検
査信号を、例えば８ビットのデジタル信号に変換し、出
力する。
【００４５】電源回路１８は、信号処理部の基準クラン
プ電圧等を生成する。
プ電圧等を生成する。
【００４６】なお、ここでは、フラッシュショックセン
サ１にＡ／Ｄコンバータ１７が内蔵されているが、信号
処理部でアナログ処理されたアナログ信号をそのままコ
ンピュータ２１に出力してもよい。
サ１にＡ／Ｄコンバータ１７が内蔵されているが、信号
処理部でアナログ処理されたアナログ信号をそのままコ
ンピュータ２１に出力してもよい。
【００４７】次に、センサ要素１２ａの動作について説
明する。図６は、一つのセンサ要素１２ａの構成を説明
する図である。
明する。図６は、一つのセンサ要素１２ａの構成を説明
する図である。
【００４８】センサ要素１２ａは、ＭＯＳ型の半導体素
子（ＭＯＳＦＥＴ）であり、拡散層の一方の表面積が他
方の表面積よりも大きくなるように生成されている。表
面積が大きい方の拡散層が受動素子となり、液晶電極１
０１に対向している。この受動素子は、ＭＯＳＦＥＴの
ソースと連続している。ゲートは縦選択部１４に接続さ
れており、ドレインは横選択部１３に接続されている。
また、受動素子の拡散層には不要電荷を吐き出すポテン
シャル障壁が設けてある。
子（ＭＯＳＦＥＴ）であり、拡散層の一方の表面積が他
方の表面積よりも大きくなるように生成されている。表
面積が大きい方の拡散層が受動素子となり、液晶電極１
０１に対向している。この受動素子は、ＭＯＳＦＥＴの
ソースと連続している。ゲートは縦選択部１４に接続さ
れており、ドレインは横選択部１３に接続されている。
また、受動素子の拡散層には不要電荷を吐き出すポテン
シャル障壁が設けてある。
【００４９】タイミング生成部１５により縦選択部１４
を介して、センサ要素１２ａが選択されると、縦選択部
１４からゲートへ信号が送出され、センサ要素１２ａは
ＯＮ（検出信号出力可能状態）となる。
を介して、センサ要素１２ａが選択されると、縦選択部
１４からゲートへ信号が送出され、センサ要素１２ａは
ＯＮ（検出信号出力可能状態）となる。
【００５０】この時、液晶電極に検査信号としての電圧
が印加されると、液晶電極１０１の電位が変化し、これ
に伴い、ソースからドレインへ電流が流れる。これが検
出信号となって横選択部１３を介して、信号処理部１６
へ送出される。なお、センサ要素１２ａに対向する位置
に液晶電極１０１が存在しない場合には、電流は流れな
い。
が印加されると、液晶電極１０１の電位が変化し、これ
に伴い、ソースからドレインへ電流が流れる。これが検
出信号となって横選択部１３を介して、信号処理部１６
へ送出される。なお、センサ要素１２ａに対向する位置
に液晶電極１０１が存在しない場合には、電流は流れな
い。
【００５１】このため、検出信号としての電流出力があ
ったセンサ要素１２ａの位置を解析すれば、液晶パネル
用基板１００のどの位置に、液晶電極１０１が存在する
かがわかる。
ったセンサ要素１２ａの位置を解析すれば、液晶パネル
用基板１００のどの位置に、液晶電極１０１が存在する
かがわかる。
【００５２】ここで、ソースからドレインへ電流が流れ
る原理について、更に詳しく説明する。図７、図８は、
この原理を分かりやすく説明するためのモデル図であ
り、図７は、液晶電極に電圧が印加されていない状態、
図８は印加された状態を示す。これらの図は共に、選択
信号がゲートに入力され、ゲートがＯＮになっている状
態を示している。
る原理について、更に詳しく説明する。図７、図８は、
この原理を分かりやすく説明するためのモデル図であ
り、図７は、液晶電極に電圧が印加されていない状態、
図８は印加された状態を示す。これらの図は共に、選択
信号がゲートに入力され、ゲートがＯＮになっている状
態を示している。
【００５３】図７のように、液晶電極に電圧が印加され
ていなければ、拡散層の余分な電荷が、ＯＦＦしている
ゲートの下の電位障壁のポテンシャルよりも低い吐き出
しポテンシャル障壁から溢れ出る。その場合、ソースの
電位は吐き出しのポテンシャルで確定する。
ていなければ、拡散層の余分な電荷が、ＯＦＦしている
ゲートの下の電位障壁のポテンシャルよりも低い吐き出
しポテンシャル障壁から溢れ出る。その場合、ソースの
電位は吐き出しのポテンシャルで確定する。
【００５４】次に、図８のように、液晶電極に電圧Ｖが
印加されると、液晶電極が＋に帯電する（電位Ｖとな
る）。ここで、液晶電極と、ソース側拡散層とは、微小
距離だけ離間しているため、対向するソース側拡散層は
液晶電極の電位変化の影響を受け、電位がＶとなって電
荷が流れ込む。即ち、液晶電極とソース側拡散層とが静
電容量結合しているように動作し、ソース側拡散層のポ
テンシャルが低くなって、電子が流れ込み、ソースから
ドレインに向かって電流が流れる。
印加されると、液晶電極が＋に帯電する（電位Ｖとな
る）。ここで、液晶電極と、ソース側拡散層とは、微小
距離だけ離間しているため、対向するソース側拡散層は
液晶電極の電位変化の影響を受け、電位がＶとなって電
荷が流れ込む。即ち、液晶電極とソース側拡散層とが静
電容量結合しているように動作し、ソース側拡散層のポ
テンシャルが低くなって、電子が流れ込み、ソースから
ドレインに向かって電流が流れる。
【００５５】液晶電極が再びグランドに接続されると、
ソース側拡散層のポテンシャルは元に戻り、余剰の電子
は徐々に吐き出しポテンシャル障壁から逃がされる。
ソース側拡散層のポテンシャルは元に戻り、余剰の電子
は徐々に吐き出しポテンシャル障壁から逃がされる。
【００５６】図９は、図６のようなＭＯＳＦＥＴを用い
た場合の入出力タイミングを示すタイミングチャートで
ある。
た場合の入出力タイミングを示すタイミングチャートで
ある。
【００５７】図９に示すように、液晶電極に電圧が印加
されると、出力電流が得られる。ただし、電流は、電圧
の印加と同時にピークを示し、その後、指数関数的に減
少するため、横選択部１３では、電圧印加のタイミング
に合わせて検出し、ホールドしている。
されると、出力電流が得られる。ただし、電流は、電圧
の印加と同時にピークを示し、その後、指数関数的に減
少するため、横選択部１３では、電圧印加のタイミング
に合わせて検出し、ホールドしている。
【００５８】上述してきたように、センサ要素が、半導
体の単結晶上に構成され、液晶電極に対し静電容量結合
の対向電極として動作し、液晶電極の電位変化を検出す
る受動素子と、この受動素子と連続し、受動素子から出
力された検出信号である出力電流を選択信号のゲート入
力時に出力するＭＯＳ型トランジスタと、を備えたの
で、センサ要素を極微細に製造することができる。
体の単結晶上に構成され、液晶電極に対し静電容量結合
の対向電極として動作し、液晶電極の電位変化を検出す
る受動素子と、この受動素子と連続し、受動素子から出
力された検出信号である出力電流を選択信号のゲート入
力時に出力するＭＯＳ型トランジスタと、を備えたの
で、センサ要素を極微細に製造することができる。
【００５９】つまり、現在確立されているトランジスタ
製造技術をそのまま用いて、センサ要素群を製造できる
ため、センサ要素自体も、その間隔も超微細にすること
ができる。これにより、液晶パネル用基板上にプリント
された液晶電極の形状を高解像度に表現することがで
き、その欠け等も的確に検知することができる。また、
センサ要素群を製造するのに、特別な製造装置を必要と
しないため、生産性が著しく向上するという効果を奏す
る。
製造技術をそのまま用いて、センサ要素群を製造できる
ため、センサ要素自体も、その間隔も超微細にすること
ができる。これにより、液晶パネル用基板上にプリント
された液晶電極の形状を高解像度に表現することがで
き、その欠け等も的確に検知することができる。また、
センサ要素群を製造するのに、特別な製造装置を必要と
しないため、生産性が著しく向上するという効果を奏す
る。
【００６０】なお、被検査対象としての液晶パネル用基
板は、ＴＦＴパネル用基板に限らず、ＳＴＮパネルやＭ
ＩＭパネルなど、他の液晶パネル用基板であってもよ
い。さらに、プラズマディスプレイパネル用基板の検査
にフラッシュショックセンサを適用することも可能であ
る。
板は、ＴＦＴパネル用基板に限らず、ＳＴＮパネルやＭ
ＩＭパネルなど、他の液晶パネル用基板であってもよ
い。さらに、プラズマディスプレイパネル用基板の検査
にフラッシュショックセンサを適用することも可能であ
る。
【００６１】各センサ要素１２ａの形状は、図５に示す
ように全て形状を統一することが望ましい。これは、液
晶電極に現れる信号の受信を、各センサ要素１２ａでム
ラ無く行うためである。
ように全て形状を統一することが望ましい。これは、液
晶電極に現れる信号の受信を、各センサ要素１２ａでム
ラ無く行うためである。
【００６２】また、各センサ要素１２ａは、図５に示す
ように、行方向及び列方向にそれぞれ等間隔に配列され
たマトリックス状に構成することが望ましい。そうすれ
ば、液晶電極に面する単位面積あたりのセンサ要素１２
ａの数のムラを低減することができると共に、各センサ
要素１２ａ間の相対的な位置関係を明らかにし、検出信
号による液晶電極の形状の特定を容易化することができ
るからである。但し、単に１列分だけ配置するようにし
てもよい。
ように、行方向及び列方向にそれぞれ等間隔に配列され
たマトリックス状に構成することが望ましい。そうすれ
ば、液晶電極に面する単位面積あたりのセンサ要素１２
ａの数のムラを低減することができると共に、各センサ
要素１２ａ間の相対的な位置関係を明らかにし、検出信
号による液晶電極の形状の特定を容易化することができ
るからである。但し、単に１列分だけ配置するようにし
てもよい。
【００６３】フラッシュショックセンサ１では、センサ
要素１２ａは、４８０行６４０列の配列としているが、
これは本実施形態において便宜的に定めたものであり、
現実には、例えば、５乃至５μｍ角に２０万から２００
万個のセンサ要素を配置することもできる。より正確な
検査を実現すべく、液晶電極の線幅に応じた、センサ要
素１２ａの大きさ、間隔を設定することが望ましい。
要素１２ａは、４８０行６４０列の配列としているが、
これは本実施形態において便宜的に定めたものであり、
現実には、例えば、５乃至５μｍ角に２０万から２００
万個のセンサ要素を配置することもできる。より正確な
検査を実現すべく、液晶電極の線幅に応じた、センサ要
素１２ａの大きさ、間隔を設定することが望ましい。
【００６４】ここでは、ＮチャネルＭＯＳＦＥＴをセン
サ要素としたが、本発明はこれに限定されるものではな
く、ＰチャネルＭＯＳＦＥＴを用いてもよい。
サ要素としたが、本発明はこれに限定されるものではな
く、ＰチャネルＭＯＳＦＥＴを用いてもよい。
【００６５】図６で、受動素子をｎ型拡散層としたが、
これに限定されるものではなく、比較的導電率の高い材
料であれば、非晶質半導体であってもよい。
これに限定されるものではなく、比較的導電率の高い材
料であれば、非晶質半導体であってもよい。
【００６６】更に、図１０のように、受動素子としての
ソース側拡散層上に、導電板７１をオーミックコンタク
トさせてもよく、このようにすれば、受動素子表面の電
気伝導度を高く、すなわち、受動素子表面近傍に信号電
荷を集中させることができ、信号電荷密度を高くするこ
とができるため、静電容量結合をより強くすることがで
きる。導電板７１は、金属の薄膜であっても多結晶半導
体であってもよい。
ソース側拡散層上に、導電板７１をオーミックコンタク
トさせてもよく、このようにすれば、受動素子表面の電
気伝導度を高く、すなわち、受動素子表面近傍に信号電
荷を集中させることができ、信号電荷密度を高くするこ
とができるため、静電容量結合をより強くすることがで
きる。導電板７１は、金属の薄膜であっても多結晶半導
体であってもよい。
【００６７】（第２の実施の形態）次に図８乃至図１２
を用いて、本発明の第２の実施の形態としてのフラッシ
ュショックについて説明する。
を用いて、本発明の第２の実施の形態としてのフラッシ
ュショックについて説明する。
【００６８】本実施の形態のフラッシュショックは、セ
ンサ要素として、半導体の拡散層を液晶電極からの信号
受信素子とした電荷電圧変換回路を用いた点について、
上記第１の実施の形態と異なる。その他の点について
は、第１の実施の形態と同様であるため、ここでは説明
を省略し、図上では、同じ構成要素を同じ符号を付して
示す。
ンサ要素として、半導体の拡散層を液晶電極からの信号
受信素子とした電荷電圧変換回路を用いた点について、
上記第１の実施の形態と異なる。その他の点について
は、第１の実施の形態と同様であるため、ここでは説明
を省略し、図上では、同じ構成要素を同じ符号を付して
示す。
【００６９】図１１は、本実施の形態に係るセンサ要素
１２ａの構成を説明する図である。
１２ａの構成を説明する図である。
【００７０】本実施の形態に係るセンサ要素１２ａも、
上記第１の実施の形態に係るセンサ要素と同様に、受動
素子８０として、比較的表面積の大きな拡散層を備えて
いる。受動素子８０は、ＭＯＳＦＥＴ８１のゲート及
び、ＭＯＳＦＥＴ８２のソースに接続されている。ま
た、ＭＯＳＦＥＴ８１のドレインには電源回路部１８か
ら電圧ＶＤＤが印加されており、ＭＯＳＦＥＴ８１のソ
ースは、ＭＯＳＦＥＴ８３のドレインに接続されてい
る。ＭＯＳＦＥＴ８２のゲートには、縦選択部１４から
のリセット信号が入力され、ＭＯＳＦＥＴ８２のドレイ
ンには、電源回路部１８から電圧ＶＤＤが印加されてい
る。ＭＯＳＦＥＴ８３のゲートには、縦選択部１４から
選択信号が入力され、ＭＯＳＦＥＴ８３のソースからの
出力は、横選択部１３に入力される。
上記第１の実施の形態に係るセンサ要素と同様に、受動
素子８０として、比較的表面積の大きな拡散層を備えて
いる。受動素子８０は、ＭＯＳＦＥＴ８１のゲート及
び、ＭＯＳＦＥＴ８２のソースに接続されている。ま
た、ＭＯＳＦＥＴ８１のドレインには電源回路部１８か
ら電圧ＶＤＤが印加されており、ＭＯＳＦＥＴ８１のソ
ースは、ＭＯＳＦＥＴ８３のドレインに接続されてい
る。ＭＯＳＦＥＴ８２のゲートには、縦選択部１４から
のリセット信号が入力され、ＭＯＳＦＥＴ８２のドレイ
ンには、電源回路部１８から電圧ＶＤＤが印加されてい
る。ＭＯＳＦＥＴ８３のゲートには、縦選択部１４から
選択信号が入力され、ＭＯＳＦＥＴ８３のソースからの
出力は、横選択部１３に入力される。
【００７１】ここで、受動素子８０が検出した液晶電極
１０１の電位変化が、ＭＯＳＦＥＴ８３のソースからの
出力電圧に変換される原理について、更に詳しく説明す
る。図１２、図１３は、この原理を分かりやすく説明す
るためのモデル図であり、図１２は、液晶電極に電圧が
印加されていない状態、図１３は印加された状態を示
す。これらの図は共に、選択信号がＭＯＳＦＥＴ８３の
ゲートに入力され、ゲートがＯＮになっている状態を示
している。
１０１の電位変化が、ＭＯＳＦＥＴ８３のソースからの
出力電圧に変換される原理について、更に詳しく説明す
る。図１２、図１３は、この原理を分かりやすく説明す
るためのモデル図であり、図１２は、液晶電極に電圧が
印加されていない状態、図１３は印加された状態を示
す。これらの図は共に、選択信号がＭＯＳＦＥＴ８３の
ゲートに入力され、ゲートがＯＮになっている状態を示
している。
【００７２】図２のように、液晶電極に電圧が印加され
ていなければ、受動素子８０内の電子は、拡散層のポテ
ンシャルに閉じ込められており、ＭＯＳＦＥＴ８１のゲ
ートには、Ｌｏの電圧が印加される。従って、ソースフ
ォロワ動作するＭＯＳＦＥＴ８１のソース側は、ＭＯＳ
ＦＥＴのしきい値電圧だけゲートより低い電位が出力さ
れる。
ていなければ、受動素子８０内の電子は、拡散層のポテ
ンシャルに閉じ込められており、ＭＯＳＦＥＴ８１のゲ
ートには、Ｌｏの電圧が印加される。従って、ソースフ
ォロワ動作するＭＯＳＦＥＴ８１のソース側は、ＭＯＳ
ＦＥＴのしきい値電圧だけゲートより低い電位が出力さ
れる。
【００７３】次に、図１３のように、液晶電極に電圧Ｖ
が印加されると、対向する受動素子８０は、液晶電極の
電位変化の影響を受け、その表面に電子が集まろうとす
るが、流入する電子が無いため、もともと存在した電子
が表面近くに密集し、表面ポテンシャルを下げる。つま
り電位が上昇する。ＭＯＳＦＥＴ８１のゲートは、受動
素子８０の表面と接続されているため、Ｈｉの電圧が印
加されることになり、ソースフォロワ動作するＭＯＳＦ
ＥＴ８１のソース側は、ＭＯＳＦＥＴのしきい値電圧だ
けゲートより低い電位が出力されるが、前述の液晶電極
に電圧を印加しない場合よりも高い電圧が出力される。
が印加されると、対向する受動素子８０は、液晶電極の
電位変化の影響を受け、その表面に電子が集まろうとす
るが、流入する電子が無いため、もともと存在した電子
が表面近くに密集し、表面ポテンシャルを下げる。つま
り電位が上昇する。ＭＯＳＦＥＴ８１のゲートは、受動
素子８０の表面と接続されているため、Ｈｉの電圧が印
加されることになり、ソースフォロワ動作するＭＯＳＦ
ＥＴ８１のソース側は、ＭＯＳＦＥＴのしきい値電圧だ
けゲートより低い電位が出力されるが、前述の液晶電極
に電圧を印加しない場合よりも高い電圧が出力される。
【００７４】液晶電極が再びグランドに接続されると、
受動素子８０内の電子は、再び分散し、ＭＯＳＦＥＴ８
１のゲートの電位はＬｏとなる。
受動素子８０内の電子は、再び分散し、ＭＯＳＦＥＴ８
１のゲートの電位はＬｏとなる。
【００７５】このように、液晶電極に対する電圧のＯＮ
／ＯＦＦの切替えだけでは、理論上は、受動素子８０内
の全電荷量は変化しない。しかし、実際には、受動素子
８０の周囲から電子が侵入することがあり、これを放置
しておけば、液晶電極に電圧が印加されていない状況で
の受動素子のポテンシャルが上昇し、電位が下がる。つ
まり、その雑音電子によって発生する雑音電位が、オフ
セット電位として受信信号に重なり経時変化する。そこ
で、図１４のように、ＭＯＳＦＥＴ８２のゲートにリセ
ット信号を入力し、電源と、受動素子８０とを導通させ
て、受動素子８０内の余分な電子を逃がしてやり、電位
を一定に保っている。
／ＯＦＦの切替えだけでは、理論上は、受動素子８０内
の全電荷量は変化しない。しかし、実際には、受動素子
８０の周囲から電子が侵入することがあり、これを放置
しておけば、液晶電極に電圧が印加されていない状況で
の受動素子のポテンシャルが上昇し、電位が下がる。つ
まり、その雑音電子によって発生する雑音電位が、オフ
セット電位として受信信号に重なり経時変化する。そこ
で、図１４のように、ＭＯＳＦＥＴ８２のゲートにリセ
ット信号を入力し、電源と、受動素子８０とを導通させ
て、受動素子８０内の余分な電子を逃がしてやり、電位
を一定に保っている。
【００７６】図１５は、図１１のようなＭＯＳＦＥＴ回
路を用いた場合の入出力タイミングを示すタイミングチ
ャートである。
路を用いた場合の入出力タイミングを示すタイミングチ
ャートである。
【００７７】図１５に示すように、選択信号をＯＮにし
た後、リセット信号を一定時間ＯＮにして、受動素子８
０の電位の経時変化を抑える。このとき、ＭＯＳＦＥＴ
８１のゲートの電位が上昇し、ＭＯＳＦＥＴ８３のドレ
インからの出力電圧も少し大きくなる。これをリセット
信号のカップリングノイズと呼ぶ。リセット信号をＯＦ
Ｆにした後、今度は液晶電極に電圧Ｖを印加する。液晶
電極に電圧Ｖが印加されると、ＭＯＳＦＥＴ８３のドレ
インからの出力電圧はＨｉとなり、そのセンサ要素１２
ａに対向する位置に液晶電極が存在することがわかる。
た後、リセット信号を一定時間ＯＮにして、受動素子８
０の電位の経時変化を抑える。このとき、ＭＯＳＦＥＴ
８１のゲートの電位が上昇し、ＭＯＳＦＥＴ８３のドレ
インからの出力電圧も少し大きくなる。これをリセット
信号のカップリングノイズと呼ぶ。リセット信号をＯＦ
Ｆにした後、今度は液晶電極に電圧Ｖを印加する。液晶
電極に電圧Ｖが印加されると、ＭＯＳＦＥＴ８３のドレ
インからの出力電圧はＨｉとなり、そのセンサ要素１２
ａに対向する位置に液晶電極が存在することがわかる。
【００７８】ただし、カップリングノイズを出力電圧と
誤って検出しないように、出力電圧の検出タイミングを
調整し、又は、ハイパスフィルタを通している。
誤って検出しないように、出力電圧の検出タイミングを
調整し、又は、ハイパスフィルタを通している。
【００７９】このように、センサ要素に、図１１のよう
な電荷電圧変換回路を用いたので、増幅した電圧の形で
検出信号を取り出すことができ、検出信号を明確に識別
できるので、より正確な液晶パネル用基板の検査を行な
うことができる。
な電荷電圧変換回路を用いたので、増幅した電圧の形で
検出信号を取り出すことができ、検出信号を明確に識別
できるので、より正確な液晶パネル用基板の検査を行な
うことができる。
【００８０】なお、リセット信号の入力タイミングは、
図１５に示したタイミングに限定されるわけではなく、
他のタイミングであってもよい。
図１５に示したタイミングに限定されるわけではなく、
他のタイミングであってもよい。
【００８１】また、図１１で、受動素子８０をｎ型拡散
層としたが、これに限定されるものではなく、比較的導
電率の高い材料であれば、金属の薄膜や、多結晶半導体
であっても、非晶質半導体であってもよい。
層としたが、これに限定されるものではなく、比較的導
電率の高い材料であれば、金属の薄膜や、多結晶半導体
であっても、非晶質半導体であってもよい。
【００８２】（第３の実施の形態）次に図１６を用い
て、本発明の第３の実施の形態としてのフラッシュショ
ックセンサについて説明する。
て、本発明の第３の実施の形態としてのフラッシュショ
ックセンサについて説明する。
【００８３】本実施の形態のフラッシュショックセンサ
は、センサ要素として、バイポーラトランジスタを用い
た点について、上記第１の実施の形態と異なる。その他
の点については、第１の実施の形態と同様であるため、
ここでは説明を省略し、図では、同じ構成要素を同じ符
号を付して示す。
は、センサ要素として、バイポーラトランジスタを用い
た点について、上記第１の実施の形態と異なる。その他
の点については、第１の実施の形態と同様であるため、
ここでは説明を省略し、図では、同じ構成要素を同じ符
号を付して示す。
【００８４】図１６は、本実施の形態に係るセンサ要素
の構成を説明する図である。
の構成を説明する図である。
【００８５】液晶電極の電位変化を検出する受動素子
は、抵抗素子からなり、その抵抗素子と、バイポーラト
ランジスタのエミッタが接続されている。また、ベース
には縦選択部１４からの選択信号が入力され、コレクタ
から出力される検出信号としての出力電流は横選択部１
３を介して信号処理部１６に入力される。
は、抵抗素子からなり、その抵抗素子と、バイポーラト
ランジスタのエミッタが接続されている。また、ベース
には縦選択部１４からの選択信号が入力され、コレクタ
から出力される検出信号としての出力電流は横選択部１
３を介して信号処理部１６に入力される。
【００８６】このセンサ要素１２ａの動作は、図７、図
８で説明したＭＯＳＦＥＴの動作とほぼ同様である。ベ
ースに選択信号が印加されると、バイポーラトランジス
タのエミッタであるＮ＋拡散層とコレクタであるＮ＋拡
散層とが導通し、液晶電極の電位が上昇して抵抗素子の
Ｐ拡散層に電子が集まることによって、コレクタから電
流が出力され、横選択部１３で増幅された後、タイミン
グ生成部１５で生成されたタイミング信号に合せて信号
処理部１６に入力される。
８で説明したＭＯＳＦＥＴの動作とほぼ同様である。ベ
ースに選択信号が印加されると、バイポーラトランジス
タのエミッタであるＮ＋拡散層とコレクタであるＮ＋拡
散層とが導通し、液晶電極の電位が上昇して抵抗素子の
Ｐ拡散層に電子が集まることによって、コレクタから電
流が出力され、横選択部１３で増幅された後、タイミン
グ生成部１５で生成されたタイミング信号に合せて信号
処理部１６に入力される。
【００８７】このように、センサ要素にバイポーラトラ
ンジスタを用いれば、検出信号を出力を高速に、且つ正
確に行なうことができる。
ンジスタを用いれば、検出信号を出力を高速に、且つ正
確に行なうことができる。
【００８８】尚、ここでは、ｎｐｎ型のバイポーラトラ
ンジスタを用いたが、ｐｎｐ型であってもかまわない。
ンジスタを用いたが、ｐｎｐ型であってもかまわない。
【００８９】（第４の実施の形態）次に図１７を用い
て、本発明の第４の実施の形態としてのフラッシュショ
ックについて説明する。
て、本発明の第４の実施の形態としてのフラッシュショ
ックについて説明する。
【００９０】本実施の形態のフラッシュショックは、セ
ンサ要素として、ＴＦＴ等の薄膜トランジスタを用いた
点について、上記第１の実施の形態と異なる。その他の
点については、第１の実施の形態と同様であるため、こ
こでは説明を省略し、図では、同じ構成要素を同じ符号
を付して示す。
ンサ要素として、ＴＦＴ等の薄膜トランジスタを用いた
点について、上記第１の実施の形態と異なる。その他の
点については、第１の実施の形態と同様であるため、こ
こでは説明を省略し、図では、同じ構成要素を同じ符号
を付して示す。
【００９１】図１７は、本実施の形態に係るセンサ要素
の構成を説明する図である。
の構成を説明する図である。
【００９２】液晶電極の電位変化を検出する受動素子８
０は、クロム等の電極であって、この電極と薄膜トラン
ジスタのソースとが連続している。また、ゲートには縦
選択部１４からの選択信号が入力され、ドレインから出
力される検出信号としての出力電流は横選択部１３を介
して信号処理部１６に入力される。ソースとドレインの
下層には、アモルファスＳｉ又は多結晶−Ｓｉ等の薄膜
半導体層が存在する。
０は、クロム等の電極であって、この電極と薄膜トラン
ジスタのソースとが連続している。また、ゲートには縦
選択部１４からの選択信号が入力され、ドレインから出
力される検出信号としての出力電流は横選択部１３を介
して信号処理部１６に入力される。ソースとドレインの
下層には、アモルファスＳｉ又は多結晶−Ｓｉ等の薄膜
半導体層が存在する。
【００９３】このセンサ要素１２ａの動作は、図７、図
８で説明したＭＯＳＦＥＴの動作とほぼ同様である。ゲ
ートに選択信号が印加されると、ゲートの下の半導体層
にチャネルが発生し、薄膜トランジスタのソースとドレ
インとが導通する。そして、液晶電極の電位が上昇して
受動素子８０としての電極に電子が集まることによっ
て、ドレインから電流が出力され、横選択部１３で増幅
された後、タイミング生成部１５で生成されたタイミン
グ信号に合せて信号処理部１６に入力される。
８で説明したＭＯＳＦＥＴの動作とほぼ同様である。ゲ
ートに選択信号が印加されると、ゲートの下の半導体層
にチャネルが発生し、薄膜トランジスタのソースとドレ
インとが導通する。そして、液晶電極の電位が上昇して
受動素子８０としての電極に電子が集まることによっ
て、ドレインから電流が出力され、横選択部１３で増幅
された後、タイミング生成部１５で生成されたタイミン
グ信号に合せて信号処理部１６に入力される。
【００９４】このようにセンサ要素に薄膜トランジスタ
を用いれば、センサ要素の生産性を向上し、また、セン
サアレイの面積をより大きくすることができる。
を用いれば、センサ要素の生産性を向上し、また、セン
サアレイの面積をより大きくすることができる。
【００９５】尚、上記第２の実施の形態に示した電荷電
圧変換回路において、ＭＯＳＦＥＴを全てこの薄膜トラ
ンジスタに置換えることもでき、その場合も同様の効果
を得ることができる。
圧変換回路において、ＭＯＳＦＥＴを全てこの薄膜トラ
ンジスタに置換えることもでき、その場合も同様の効果
を得ることができる。
【００９６】（その他の実施の形態）上記第１、第３又
は第４の実施の形態に示したセンサ要素に、流れ込んだ
電子を保持する機能を持たせてもよい。
は第４の実施の形態に示したセンサ要素に、流れ込んだ
電子を保持する機能を持たせてもよい。
【００９７】つまり、受動素子に、電子が溜まる構造に
すれば、溜まった電子は、リセットＭＯＳで電源に吸い
上げられるまで保持される。このため、センサ要素を選
択して、液晶電極に検査信号としての電圧を印加しはじ
めた直後から、そのセンサ要素をリセットするまでに、
検出信号である出力電流を検出すればよい。即ち、図６
を用いて説明したように、電圧の印加と出力電流の検出
のタイミングを合せる必要がない。
すれば、溜まった電子は、リセットＭＯＳで電源に吸い
上げられるまで保持される。このため、センサ要素を選
択して、液晶電極に検査信号としての電圧を印加しはじ
めた直後から、そのセンサ要素をリセットするまでに、
検出信号である出力電流を検出すればよい。即ち、図６
を用いて説明したように、電圧の印加と出力電流の検出
のタイミングを合せる必要がない。
【００９８】更に、溜まった電子を順番に隣のセンサ要
素に送るように電荷転送素子を用いてもよい。電荷転送
素子には例えばＣＣＤが挙げられる。
素に送るように電荷転送素子を用いてもよい。電荷転送
素子には例えばＣＣＤが挙げられる。
【００９９】この場合、トランジスタとして電荷読出し
用のＭＯＳＦＥＴを用い、受動素子とソースとしての拡
散層を連続させ、選択信号をゲートに入力することによ
って、ゲートの下に形成した電位障壁を下げ、ソース側
にある信号電荷をドレイン側へ検出信号電荷として転送
し、ドレイン側に接続された電荷転送素子で検出信号を
転送すればよい。
用のＭＯＳＦＥＴを用い、受動素子とソースとしての拡
散層を連続させ、選択信号をゲートに入力することによ
って、ゲートの下に形成した電位障壁を下げ、ソース側
にある信号電荷をドレイン側へ検出信号電荷として転送
し、ドレイン側に接続された電荷転送素子で検出信号を
転送すればよい。
【０１００】更に、液晶電極の電位変化に対応して受動
素子に電荷を供給し、かつ液晶電極の電位変化が終わる
前に、供給した電荷が逆流しないように電位障壁を形成
する電荷供給ＭＯＳＦＥＴのドレインを、受動素子の拡
散層と連続させて形成すれば、安定した電荷転送が可能
となる。
素子に電荷を供給し、かつ液晶電極の電位変化が終わる
前に、供給した電荷が逆流しないように電位障壁を形成
する電荷供給ＭＯＳＦＥＴのドレインを、受動素子の拡
散層と連続させて形成すれば、安定した電荷転送が可能
となる。
【０１０１】また、電荷転送素子を用いれば、横選択部
で、マルチプレクサ等のスイッチング回路を用いる必要
はなくなる。
で、マルチプレクサ等のスイッチング回路を用いる必要
はなくなる。
【０１０２】また、上記実施の形態のセンサ要素は、い
ずれも半導体センサであるため、光の照射によって光電
変換が起こり、電子を発生することがある。これは、誤
動作の原因となるため、センサ要素の周りを遮光するこ
とが望ましい。
ずれも半導体センサであるため、光の照射によって光電
変換が起こり、電子を発生することがある。これは、誤
動作の原因となるため、センサ要素の周りを遮光するこ
とが望ましい。
【０１０３】
【発明の効果】本発明によれば、液晶パネル用の基板の
形状を精細に、且つ効率的に検査可能な検査装置及び検
査方法を提供することができる。
形状を精細に、且つ効率的に検査可能な検査装置及び検
査方法を提供することができる。
【図１】本発明の第１の実施の形態に係る検査装置を利
用した検査システムの概略図である。
用した検査システムの概略図である。
【図２】本発明の第１の実施の形態に係る検査システム
の回路図である。
の回路図である。
【図３】本発明の第１の実施の形態に係るＴＦＴパネル
用基板の断面図である。
用基板の断面図である。
【図４】本発明の第１の実施の形態に係るコンピュータ
の内部構成を示す図である。
の内部構成を示す図である。
【図５】本発明の第１の実施の形態に係るフラッシュシ
ョックセンサの電気的構成を示すブロック図である。
ョックセンサの電気的構成を示すブロック図である。
【図６】本発明の第１の実施の形態に係るセンサ要素の
詳細説明図である。
詳細説明図である。
【図７】本発明の第１の実施の形態に係るセンサ要素に
おいて、液晶電極の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。
おいて、液晶電極の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。
【図８】本発明の第１の実施の形態に係るセンサ要素に
おいて、液晶電極の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。
おいて、液晶電極の電位変化に応じて電流が発生する原
理を説明するためのモデル図である。
【図９】本発明の第１の実施の形態に係るセンサ要素の
入出力タイミングを示すタイミングチャートである。
入出力タイミングを示すタイミングチャートである。
【図１０】本発明の第１の実施の形態に係るセンサ要素
の変形例を示す図である。
の変形例を示す図である。
【図１１】本発明の第２の実施の形態に係るセンサ要素
の構成を説明する図である。
の構成を説明する図である。
【図１２】本発明の第２の実施の形態に係るセンサ要素
において、液晶電極の電位変化に応じて電圧が出力され
る原理を説明するためのモデル図である。
において、液晶電極の電位変化に応じて電圧が出力され
る原理を説明するためのモデル図である。
【図１３】本発明の第２の実施の形態に係るセンサ要素
において、液晶電極の電位変化に応じて電圧が出力され
る原理を説明するためのモデル図である。
において、液晶電極の電位変化に応じて電圧が出力され
る原理を説明するためのモデル図である。
【図１４】本発明の第２の実施の形態に係るセンサ要素
において、リセット信号入力時の動作を説明するための
モデル図である。
において、リセット信号入力時の動作を説明するための
モデル図である。
【図１５】本発明の第２の実施の形態に係るセンサ要素
の入出力タイミングを示すタイミングチャートである。
の入出力タイミングを示すタイミングチャートである。
【図１６】本発明の第３の実施の形態に係るセンサ要素
の構成を説明する図である。
の構成を説明する図である。
【図１７】本発明の第４の実施の形態に係るセンサ要素
の構成を説明する図である。
の構成を説明する図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G014 AA02 AA03 AB21 AC10 2G036 AA27 BA32 BB12 2H088 FA11 HA02 HA06 HA08 MA20 2H093 NA79 NC58 NC59 NC90 ND56 NE03 5G435 AA17 BB12 CC09 KK05 KK09 KK10
Claims (14)
- 【請求項１】液晶パネル用基板に液晶駆動用の信号が供
給されることによる、該液晶パネル用基板の電極の電位
変化を、非接触で検出する検査装置であって、 前記電極の電位変化を、複数のセンサ要素を用いて検出
する検出手段と、 前記センサ要素を選択するための選択信号を出力する選
択手段と、 を備え、 前記センサ要素は、 半導体の単結晶上、または、平板上に構成され、 前記電極に対し静電容量結合の対向電極として動作し、
前記電極の電位変化を検出する受動素子と、 前記受動素子によって出力された検出信号を、前記選択
信号の入力に応じて出力するトランジスタと、 を含むことを特徴とする検査装置。 - 【請求項２】前記センサ要素を、前記液晶パネルを構成
する対向電極の代わりに配置することを特徴とする請求
項１に記載の検査装置。 - 【請求項３】前記液晶パネルはＴＦＴパネルであって、 前記検出手段は、 該ＴＦＴパネルを構成する薄膜トランジスタのソース電
極及びゲート電極に液晶駆動用の信号を印加することに
よる、ドレイン電極の電位変化を検出することを特徴と
する請求項１又は２に記載の検査装置。 - 【請求項４】前記トランジスタは電流読出し用のＭＯＳ
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ドレインから検出信号を得ることを特徴とす
る請求項１、２又は３に記載の検査装置。 - 【請求項５】前記トランジスタは電流読出し用の薄膜ト
ランジスタであって、前記受動素子と前記薄膜トランジ
スタのソースが接続されており、前記選択信号をゲート
に入力することによって、ドレインから検出信号を得る
ことを特徴とする請求項１、２又は３に記載の検査装
置。 - 【請求項６】前記トランジスタは、直列に配置された第
１、第２ＭＯＳＦＥＴであって、前記受動素子を前記第
１ＭＯＳＦＥＴのゲートに接続し、前記選択信号を前記
第２ＭＯＳＦＥＴのゲートに接続し、前記第１ＭＯＳＦ
ＥＴのゲートに印加された前記受動素子の電位に応じて
変化する前記第１ＭＯＳＦＥＴのソース電位を前記第２
ＭＯＳＦＥＴのドレインで受けて、ソースから検出信号
として出力することを特徴とする請求項１、２又は３に
記載の検査装置。 - 【請求項７】前記トランジスタは、直列に配置された第
１、第２薄膜トランジスタであって、前記受動素子を前
記第１薄膜トランジスタのゲートに接続し、前記選択信
号を前記第２薄膜トランジスタのゲートに接続し、前記
第１薄膜トランジスタのゲートに印加された前記受動素
子の電位に応じて変化する前記第１薄膜トランジスタの
ソース電位を前記第２薄膜トランジスタのドレインで受
けて、ソースから検出信号として出力することを特徴と
する請求項１、２又は３に記載の検査装置。 - 【請求項８】前記トランジスタはバイポーラトランジス
タであって、前記受動素子をエミッタに接続し、前記選
択信号をベースに入力することによって、コレクタから
検出信号を得ることを特徴とする請求項１、２又は３に
記載の検査装置。 - 【請求項９】前記トランジスタは電荷読出し用のＭＯＳ
ＦＥＴであって、前記受動素子とソースとしての拡散層
が連続しており、前記選択信号をゲートに入力すること
によって、ゲートの下に形成した電位障壁を下げ、ソー
ス側にある信号電荷をドレイン側へ検出信号電荷として
転送し、ドレイン側に接続された電荷転送素子で検出信
号を転送することを特徴とする請求項１、２又は３に記
載の検査装置。 - 【請求項１０】前記電極の電位変化に対応して前記受動
素子に電荷を供給し、かつ電極の電位変化が終わる前
に、供給した前記電荷が逆流しないように電位障壁を形
成する電荷供給ＭＯＳＦＥＴのドレインを、前記受動素
子の拡散層と連続させて形成することを特徴とする請求
項９に記載の検査装置。 - 【請求項１１】前記センサ要素は、マトリクス状に配置
されていることを特徴とする請求項１乃至１０のいずれ
か一つに記載の検査装置。 - 【請求項１２】前記検出手段におけるセンサ要素は、 前記受動素子の表面に接触する導体板を更に含むことを
特徴とする請求項１乃至１１のいずれか一つに記載の検
査装置。 - 【請求項１３】更に、前記センサ要素の半導体に対する
光の照射を防ぐための遮光手段を有することを特徴とす
る請求項１乃至１２のいずれか一つに記載の検査装置。 - 【請求項１４】液晶パネル用基板に液晶駆動用の信号を
供給することによる、該液晶パネル用基板の電極の電位
変化を、複数のセンサ要素を用いて非接触で検出する液
晶パネルの検査方法であって、 前記センサ要素が、 半導体の単結晶上、または、平板上に構成され、 前記電極に対し静電容量結合の対向電極として動作し、
前記電極の電位変化を検出する受動素子と、 前記受動素子からの検出信号を出力するトランジスタ
と、 を含むことを特徴とする検査方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204263A JP2002022789A (ja) | 2000-07-05 | 2000-07-05 | 検査装置及び検査方法 |
| US10/069,520 US6859062B2 (en) | 2000-07-05 | 2001-07-05 | Apparatus and method for inspecting a board used in a liquid crystal panel |
| CNB018019218A CN1247999C (zh) | 2000-07-05 | 2001-07-05 | 检查装置及检查方法 |
| TW090116451A TWI227326B (en) | 2000-07-05 | 2001-07-05 | Inspection device and inspection method |
| KR1020027002883A KR20020041424A (ko) | 2000-07-05 | 2001-07-05 | 검사 장치 및 검사 방법 |
| PCT/JP2001/005838 WO2002003083A1 (fr) | 2000-07-05 | 2001-07-05 | Dispositif et procede d'inspection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000204263A JP2002022789A (ja) | 2000-07-05 | 2000-07-05 | 検査装置及び検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002022789A true JP2002022789A (ja) | 2002-01-23 |
Family
ID=18701556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000204263A Withdrawn JP2002022789A (ja) | 2000-07-05 | 2000-07-05 | 検査装置及び検査方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6859062B2 (ja) |
| JP (1) | JP2002022789A (ja) |
| KR (1) | KR20020041424A (ja) |
| CN (1) | CN1247999C (ja) |
| TW (1) | TWI227326B (ja) |
| WO (1) | WO2002003083A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019210A1 (fr) * | 2001-08-27 | 2003-03-06 | Oht Inc. | Capteur pour instrument d'inspection et instrument d'inspection |
| WO2003019209A1 (fr) * | 2001-08-27 | 2003-03-06 | Oht Inc. | Instrument d'inspection du cablage des circuits et procede d'inspection du cablage des circuits |
| WO2003027688A1 (fr) * | 2001-09-20 | 2003-04-03 | Oht Inc. | Testeur et procede de test |
| CN100374869C (zh) * | 2003-11-13 | 2008-03-12 | Lg.菲利浦Lcd株式会社 | 用于测试液晶显示器件的装置及其测试方法 |
| US7365562B2 (en) | 2006-02-20 | 2008-04-29 | Samsung Electronics Co., Ltd. | Display device and method of testing sensing unit thereof |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933740B2 (en) * | 2000-05-17 | 2005-08-23 | Oht, Inc. | Electronic circuit inspection sensor and inspection system using same |
| JP2003098213A (ja) * | 2001-09-20 | 2003-04-03 | Oht Inc | 検査装置並びに検査方法 |
| JP2003099185A (ja) * | 2001-09-20 | 2003-04-04 | Alps Electric Co Ltd | 入力装置 |
| KR20040024250A (ko) * | 2002-09-13 | 2004-03-20 | 엘지전자 주식회사 | 평면 표시 장치의 전계 검사 장치 및 그 방법 |
| JP2004264272A (ja) * | 2003-02-28 | 2004-09-24 | Oht Inc | 導電体検査装置及び導電体検査方法 |
| CN100526902C (zh) * | 2003-03-25 | 2009-08-12 | 株式会社半导体能源研究所 | 半导体装置的检查电路及检查方法 |
| WO2004097510A1 (ja) * | 2003-04-28 | 2004-11-11 | Totoku Electric Co., Ltd. | ディスプレイ装置 |
| JP4262521B2 (ja) * | 2003-05-28 | 2009-05-13 | シャープ株式会社 | 表示装置及びその検査方法 |
| KR100942841B1 (ko) * | 2003-06-02 | 2010-02-18 | 엘지디스플레이 주식회사 | 액정표시소자의 검사 방법 및 장치와 리페어방법 및 장치 |
| CN100357752C (zh) * | 2004-03-26 | 2007-12-26 | 广辉电子股份有限公司 | 线路缺陷检测维修设备及方法 |
| WO2005093441A1 (fr) * | 2004-03-26 | 2005-10-06 | Quanta Display Inc. | Dispositif et procede de reparation et de mise a l'essai d'un defaut de ligne |
| CN100445807C (zh) * | 2004-06-25 | 2008-12-24 | 鸿富锦精密工业（深圳）有限公司 | Lcd面板检测系统及方法 |
| JP4476737B2 (ja) * | 2004-08-06 | 2010-06-09 | 東芝モバイルディスプレイ株式会社 | 表示装置、表示装置の検査方法、及び、表示装置の検査装置 |
| US7466161B2 (en) * | 2005-04-22 | 2008-12-16 | Photon Dynamics, Inc. | Direct detect sensor for flat panel displays |
| KR20070082230A (ko) * | 2006-02-15 | 2007-08-21 | 삼성전자주식회사 | 액정 표시 장치용 테스트 장치 및 그 방법 |
| JP4881030B2 (ja) * | 2006-02-18 | 2012-02-22 | セイコーインスツル株式会社 | 表示装置 |
| US7312625B1 (en) * | 2006-06-08 | 2007-12-25 | Xilinx, Inc. | Test circuit and method of use thereof for the manufacture of integrated circuits |
| JP4291843B2 (ja) * | 2006-10-19 | 2009-07-08 | 株式会社東京カソード研究所 | パターン検査装置 |
| CN104181711B (zh) | 2007-01-25 | 2017-04-12 | 东阳特克尼卡株式会社 | Tft 液晶面板的物理性质测量方法及tft 液晶面板的物理性质测量装置 |
| CN101750765B (zh) * | 2008-12-18 | 2011-12-28 | 北京京东方光电科技有限公司 | 液晶显示器公共电极线断线不良的检测方法 |
| CN101716778B (zh) * | 2009-12-07 | 2011-09-28 | 苏州富士胶片映像机器有限公司 | 高精度自动检测成型品剪切设备 |
| CN101799508B (zh) * | 2010-03-09 | 2012-06-13 | 上海松下等离子显示器有限公司 | 电极断线检测方法 |
| CN102654668B (zh) * | 2011-08-01 | 2014-11-19 | 北京京东方光电科技有限公司 | 真空对盒设备及对盒系统 |
| CN102654659B (zh) | 2012-04-06 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种检测液晶基板的设备及方法 |
| WO2018112267A1 (en) | 2016-12-16 | 2018-06-21 | Tesoro Scientific, Inc. | Light emitting diode (led) test apparatus and method of manufacture |
| KR20190112294A (ko) | 2017-01-23 | 2019-10-04 | 테소로 사이언티픽, 인코포레이티드 | 발광 다이오드 테스트 장치 및 제조 방법 |
| CN110945637B (zh) | 2017-06-20 | 2024-05-17 | 苹果公司 | 发光二极管(led)测试设备和制造方法 |
| CN107102181B (zh) * | 2017-07-07 | 2019-10-15 | 京东方科技集团股份有限公司 | 测试探针、测试装置及测试方法 |
| TWI647682B (zh) * | 2017-09-07 | 2019-01-11 | 友達光電股份有限公司 | 檢測方法及顯示面板 |
| JP7020644B2 (ja) * | 2017-12-21 | 2022-02-16 | Ｔｉａｎｍａ Ｊａｐａｎ株式会社 | 静電センサ装置 |
| CN113447858B (zh) * | 2020-11-11 | 2022-11-11 | 重庆康佳光电技术研究院有限公司 | 电路背板检测装置及检测方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191197A (ja) * | 1988-01-27 | 1989-08-01 | Fuji Electric Co Ltd | 表示パネルのアクティブマトリックス基板の試験方法 |
| US4870357A (en) * | 1988-06-03 | 1989-09-26 | Apple Computer, Inc. | LCD error detection system |
| US5311137A (en) * | 1989-10-27 | 1994-05-10 | Hughes Aircraft Company | Liquid crystal electric field tester for circuit boards |
| US5258705A (en) * | 1990-12-21 | 1993-11-02 | Sharp Kabushiki Kaisha | Active matrix substrate inspecting device |
| JPH0510999A (ja) * | 1991-01-18 | 1993-01-19 | Tokyo Electron Ltd | 液晶デイスプレイ基板の検査方法及びそのシステム |
| US5170127A (en) * | 1991-02-19 | 1992-12-08 | Photon Dynamics, Inc. | Capacitance imaging system using electro-optics |
| JPH06308530A (ja) * | 1993-04-23 | 1994-11-04 | Tokyo Kasoode Kenkyusho:Kk | 基板の検査装置 |
| JPH08248372A (ja) * | 1994-10-24 | 1996-09-27 | At & T Corp | フラットパネルディスプレイの検査方法 |
| JPH09265063A (ja) * | 1996-03-27 | 1997-10-07 | Sony Corp | 液晶表示素子の検査装置および検査方法 |
| JP3846028B2 (ja) * | 1998-05-13 | 2006-11-15 | セイコーエプソン株式会社 | 半導体素子検査装置、及び半導体素子検査方法、並びに液晶パネルの製造方法 |
| JP3415035B2 (ja) * | 1998-08-07 | 2003-06-09 | オー・エイチ・ティー株式会社 | 基板検査用センサプローブおよびその製造方法 |
| JP2001235501A (ja) * | 2000-02-22 | 2001-08-31 | Oht Inc | 検査装置及びセンサ |
-
2000
- 2000-07-05 JP JP2000204263A patent/JP2002022789A/ja not_active Withdrawn
-
2001
- 2001-07-05 CN CNB018019218A patent/CN1247999C/zh not_active Expired - Fee Related
- 2001-07-05 WO PCT/JP2001/005838 patent/WO2002003083A1/ja active Application Filing
- 2001-07-05 KR KR1020027002883A patent/KR20020041424A/ko not_active Application Discontinuation
- 2001-07-05 US US10/069,520 patent/US6859062B2/en not_active Expired - Fee Related
- 2001-07-05 TW TW090116451A patent/TWI227326B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003019210A1 (fr) * | 2001-08-27 | 2003-03-06 | Oht Inc. | Capteur pour instrument d'inspection et instrument d'inspection |
| WO2003019209A1 (fr) * | 2001-08-27 | 2003-03-06 | Oht Inc. | Instrument d'inspection du cablage des circuits et procede d'inspection du cablage des circuits |
| US7173445B2 (en) | 2001-08-27 | 2007-02-06 | Oht Inc. | Sensor for inspection instrument and inspection instrument |
| WO2003027688A1 (fr) * | 2001-09-20 | 2003-04-03 | Oht Inc. | Testeur et procede de test |
| CN100374869C (zh) * | 2003-11-13 | 2008-03-12 | Lg.菲利浦Lcd株式会社 | 用于测试液晶显示器件的装置及其测试方法 |
| US7365562B2 (en) | 2006-02-20 | 2008-04-29 | Samsung Electronics Co., Ltd. | Display device and method of testing sensing unit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6859062B2 (en) | 2005-02-22 |
| CN1247999C (zh) | 2006-03-29 |
| CN1383489A (zh) | 2002-12-04 |
| WO2002003083A1 (fr) | 2002-01-10 |
| TWI227326B (en) | 2005-02-01 |
| KR20020041424A (ko) | 2002-06-01 |
| US20030117164A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002022789A (ja) | 検査装置及び検査方法 | |
| JP4623887B2 (ja) | 検査装置用センサ及び検査装置 | |
| CN103312990B (zh) | 放射线摄像设备和摄像系统 | |
| JP3251964B2 (ja) | 光検知・表示駆動装置 | |
| US7388397B2 (en) | Testing method for array substrate | |
| US6492802B1 (en) | Apparatus and method for detecting defects in a multi-channel scan driver | |
| US9172951B2 (en) | Test circuit for testing signal receiving unit, image pickup apparatus, method of testing signal receiving unit, and method of testing image pickup apparatus | |
| CN107168587B (zh) | 一种压阻检测基板、显示面板及显示装置 | |
| JP2001272430A (ja) | 検査装置及び検査方法 | |
| US6204836B1 (en) | Display device having defect inspection circuit | |
| EP3779942A1 (en) | Display substrate and detection method thereof, and display device | |
| JP2001235501A (ja) | 検査装置及びセンサ | |
| JP2002522797A (ja) | 容量的な画像検出方法 | |
| US3935446A (en) | Apparatus for sensing radiation and providing electrical readout | |
| JP2018036058A (ja) | 圧力検出装置及びその駆動方法 | |
| TWI827680B (zh) | 電容檢測區域感測器及具有該電容檢測區域感測器之導電圖案檢查裝置 | |
| JP3963983B2 (ja) | Ｔｆｔ基板の検査方法、検査装置および検査装置の制御方法 | |
| US20040240724A1 (en) | Tester and testing method | |
| US9716125B2 (en) | Imaging array and method for supporting automatic exposure control in a radiographic system | |
| JPWO2004109374A1 (ja) | アレイ基板の検査方法およびアレイ基板の検査装置 | |
| US20040243345A1 (en) | Tester and testing method | |
| JP4432510B2 (ja) | 物理量分布検知の半導体装置、並びにこの半導体装置の駆動制御方法および駆動制御装置 | |
| JP2001320038A (ja) | 光電変換装置 | |
| JP2017041270A (ja) | 液晶表示装置 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |