JPH06308184A - 基板絶縁試験における浮遊電荷排出方法 - Google Patents
基板絶縁試験における浮遊電荷排出方法Info
- Publication number
- JPH06308184A JPH06308184A JP5119196A JP11919693A JPH06308184A JP H06308184 A JPH06308184 A JP H06308184A JP 5119196 A JP5119196 A JP 5119196A JP 11919693 A JP11919693 A JP 11919693A JP H06308184 A JPH06308184 A JP H06308184A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- insulation test
- supply
- common
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【目的】 基板テスター１０の絶縁試験により、配線パ
ターン２の浮遊容量Ｃに蓄積された電荷Ｑを、接地に対
して排出できる方法を提供する。 【構成】 基板テスター１０の共通帰線57と電流検出回
路59の間に、切り替えスイッチＳＷ371 と、その一方の
接点と接地とに接続されたダイオード72よりなる電荷排
出回路７を設ける。絶縁試験中またはその終了後、メイ
ン供給スイッチ53をＯＦＦし、切り替えスイッチ71の切
り替えにより共通帰線57に対してダイオード72を接続
し、かつ各帰路スイッチｓf1〜ｓfnをすべてＯＮして電
荷Ｑを排出する。 【効果】 電荷Ｑの不用意によるの放電により、各スイ
ッチに発生する故障が防止されて修理時間が不要とな
り、基板テスター１０の稼働率の向上に寄与する。
ターン２の浮遊容量Ｃに蓄積された電荷Ｑを、接地に対
して排出できる方法を提供する。 【構成】 基板テスター１０の共通帰線57と電流検出回
路59の間に、切り替えスイッチＳＷ371 と、その一方の
接点と接地とに接続されたダイオード72よりなる電荷排
出回路７を設ける。絶縁試験中またはその終了後、メイ
ン供給スイッチ53をＯＦＦし、切り替えスイッチ71の切
り替えにより共通帰線57に対してダイオード72を接続
し、かつ各帰路スイッチｓf1〜ｓfnをすべてＯＮして電
荷Ｑを排出する。 【効果】 電荷Ｑの不用意によるの放電により、各スイ
ッチに発生する故障が防止されて修理時間が不要とな
り、基板テスター１０の稼働率の向上に寄与する。
Description
【０００１】
【産業上の利用分野】この発明は、基板テスターによる
絶縁試験により、基板の配線パターンに蓄積された浮遊
電荷を排出する方法に関する。
絶縁試験により、基板の配線パターンに蓄積された浮遊
電荷を排出する方法に関する。
【０００２】
【従来の技術】電子装置に使用されるプリント基板には
多数の配線パターンが形成されており、配線パターン自
身の導通と、各配線パターンの相互間の絶縁が重要であ
るので、基板テスターによりそれぞれが試験されてい
る。図２(a) はプリント基板（以下単に基板という）１
を示し、その表面には一定の間隔をなす多数の格子点ｐ
g がマトリックス状に設定され、これらを基準点として
配線パターン２が形成される。なお、大型の電子計算機
に使用される大型基板には格子点ｐg が数千個以上に達
するものがある。図２(b) は基板テスター１０の概略の
構成を示し、基板１を載置するテーブル３と、基板１の
各格子点ｐg に対応したプローブピンｐi が植設され、
図示しない昇降機構により昇降するプローバ４と、測定
部５、および各プローブピンｐiを測定部５に接続する
ケーブル６よりなる。昇降機構によりプローバ４を下降
して各プローブピンｐi を対応する格子点ｐg に接触さ
せ、測定部５よりテスト電圧を供給して、各格子点ｐg
の相互間の導通または絶縁が試験される。
多数の配線パターンが形成されており、配線パターン自
身の導通と、各配線パターンの相互間の絶縁が重要であ
るので、基板テスターによりそれぞれが試験されてい
る。図２(a) はプリント基板（以下単に基板という）１
を示し、その表面には一定の間隔をなす多数の格子点ｐ
g がマトリックス状に設定され、これらを基準点として
配線パターン２が形成される。なお、大型の電子計算機
に使用される大型基板には格子点ｐg が数千個以上に達
するものがある。図２(b) は基板テスター１０の概略の
構成を示し、基板１を載置するテーブル３と、基板１の
各格子点ｐg に対応したプローブピンｐi が植設され、
図示しない昇降機構により昇降するプローバ４と、測定
部５、および各プローブピンｐiを測定部５に接続する
ケーブル６よりなる。昇降機構によりプローバ４を下降
して各プローブピンｐi を対応する格子点ｐg に接触さ
せ、測定部５よりテスト電圧を供給して、各格子点ｐg
の相互間の導通または絶縁が試験される。
【０００３】図３は絶縁試験に対する測定部５の構成を
示す。これを電圧供給側５Ａと電圧帰路側５Ｂに区分す
ると、供給側５Ａは、一定電圧Ｅ（ＤＣ１００Ｖまたは
それ以上）を発生する定電圧電源51と、電流値を例えば
１ｍＡに制限するリミッタ52と、これを共通供給線54に
接続するメイン供給スイッチＳＷ153 、および共通供給
線54に対して各プローブピンｐi1〜ｐinをそれぞれ接続
するｎ個の供給スイッチｓf1〜ｓfnよりなる供給スイッ
チ群55とにより構成される。また帰路側５Ｂは、共通帰
線57に対して各プローブピンｐi1〜ｐinをそれぞれ接続
するｎ個の帰路スイッチｓt1〜ｓtnよりなる帰路スイッ
チ群56と、メイン帰路スイッチＳＷ2 58、および電流検
出回路59とにより構成される。なお、供給スイッチ群54
と帰路スイッチ群55はプローブピンｐi のマトリックス
に対応して構成され、各スイッチｓf1〜ｓfnとｓt1〜ｓ
tnは、それぞれの一列分を示す。また、各スイッチはす
べて電子スイッチにより構成され、これらのＯＮ，ＯＦ
Ｆは、配線パターン２に対して作成されたプログラムに
より操作される。
示す。これを電圧供給側５Ａと電圧帰路側５Ｂに区分す
ると、供給側５Ａは、一定電圧Ｅ（ＤＣ１００Ｖまたは
それ以上）を発生する定電圧電源51と、電流値を例えば
１ｍＡに制限するリミッタ52と、これを共通供給線54に
接続するメイン供給スイッチＳＷ153 、および共通供給
線54に対して各プローブピンｐi1〜ｐinをそれぞれ接続
するｎ個の供給スイッチｓf1〜ｓfnよりなる供給スイッ
チ群55とにより構成される。また帰路側５Ｂは、共通帰
線57に対して各プローブピンｐi1〜ｐinをそれぞれ接続
するｎ個の帰路スイッチｓt1〜ｓtnよりなる帰路スイッ
チ群56と、メイン帰路スイッチＳＷ2 58、および電流検
出回路59とにより構成される。なお、供給スイッチ群54
と帰路スイッチ群55はプローブピンｐi のマトリックス
に対応して構成され、各スイッチｓf1〜ｓfnとｓt1〜ｓ
tnは、それぞれの一列分を示す。また、各スイッチはす
べて電子スイッチにより構成され、これらのＯＮ，ＯＦ
Ｆは、配線パターン２に対して作成されたプログラムに
より操作される。
【０００４】絶縁試験においては、各メインスイッチＳ
Ｗ1,ＳＷ2 をＯＮし、例えば供給スイッチｓf1をＯＮし
て電圧Ｅをプローブピンｐi1に供給し、帰路スイッチｓ
t2をＯＮする。格子点ｐg1とｐg2間の絶縁が良好のとき
は電流が流れないが、不良のときは電流ｉがプローブピ
ンｐi2に流入し、共通帰線57とスイッチＳＷ2 を経て電
流検出回路59に入力して検出され、その大きさにより絶
縁不良の程度が判定される。プログラムにより各スイッ
チｓf,ｓt をＯＮまたはＯＦＦし、このよな絶縁試験が
所定の格子点ｐg の相互間に対してなされ、基板１の各
配線パターン２に対する絶縁試験が終了する。
Ｗ1,ＳＷ2 をＯＮし、例えば供給スイッチｓf1をＯＮし
て電圧Ｅをプローブピンｐi1に供給し、帰路スイッチｓ
t2をＯＮする。格子点ｐg1とｐg2間の絶縁が良好のとき
は電流が流れないが、不良のときは電流ｉがプローブピ
ンｐi2に流入し、共通帰線57とスイッチＳＷ2 を経て電
流検出回路59に入力して検出され、その大きさにより絶
縁不良の程度が判定される。プログラムにより各スイッ
チｓf,ｓt をＯＮまたはＯＦＦし、このよな絶縁試験が
所定の格子点ｐg の相互間に対してなされ、基板１の各
配線パターン２に対する絶縁試験が終了する。
【０００５】
【発明が解決しようとする課題】さて各配線パターン２
には、図４に示すように接地に対して浮遊容量Ｃが分布
している。絶縁不良の配線パターンでは電流ｉが流れる
ため、その配線パターンの浮遊容量Ｃには電荷Ｑは蓄積
されない。しかし絶縁が良好のときは電圧Ｅにより電荷
Ｑが蓄積され、もし不用意にその配線パターン２やこれ
に接触しているプローブピンｐi に金物などの器具が接
触すると電荷Ｑが放電し、そのショックにより、これに
接続された各スイッチｓf,ｓt が故障することがある。
なにぶんスイッチは個数が膨大であるため故障がしばし
ば発生し、その修理にはかなりの時間を要するため基板
テスター１０の稼働率が低下している。このような故障
の原因となる電荷Ｑの放電に対して、従来はなんらの対
策がなされておらず、有効な対策が必要とされている。
この発明は以上に鑑みてなされたもので、基板テスター
による絶縁試験により、配線パターンの浮遊容量に蓄積
された電荷Ｑを、随時に接地に排出できる方法を提供す
ることを目的とする。
には、図４に示すように接地に対して浮遊容量Ｃが分布
している。絶縁不良の配線パターンでは電流ｉが流れる
ため、その配線パターンの浮遊容量Ｃには電荷Ｑは蓄積
されない。しかし絶縁が良好のときは電圧Ｅにより電荷
Ｑが蓄積され、もし不用意にその配線パターン２やこれ
に接触しているプローブピンｐi に金物などの器具が接
触すると電荷Ｑが放電し、そのショックにより、これに
接続された各スイッチｓf,ｓt が故障することがある。
なにぶんスイッチは個数が膨大であるため故障がしばし
ば発生し、その修理にはかなりの時間を要するため基板
テスター１０の稼働率が低下している。このような故障
の原因となる電荷Ｑの放電に対して、従来はなんらの対
策がなされておらず、有効な対策が必要とされている。
この発明は以上に鑑みてなされたもので、基板テスター
による絶縁試験により、配線パターンの浮遊容量に蓄積
された電荷Ｑを、随時に接地に排出できる方法を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明は基板絶縁試験
における浮遊電荷排出方法であって、前記の基板テスタ
ーにおいて、共通帰線と電流検出回路の間に、切り替え
スイッチおよび切り替えスイッチの一方の接点と接地と
に接続されたダイオードよりなる電荷排出回路を設け
る。上記の絶縁試験中またはその終了後、メイン供給ス
イッチをＯＦＦし、切り替えスイッチの切り替えにより
共通帰線に対してダイオードを接続し、かつ各帰路スイ
ッチのすべてをＯＮし、絶縁試験により配線パターンと
接地の間の浮遊容量に蓄積された電荷を排出するもので
ある。
における浮遊電荷排出方法であって、前記の基板テスタ
ーにおいて、共通帰線と電流検出回路の間に、切り替え
スイッチおよび切り替えスイッチの一方の接点と接地と
に接続されたダイオードよりなる電荷排出回路を設け
る。上記の絶縁試験中またはその終了後、メイン供給ス
イッチをＯＦＦし、切り替えスイッチの切り替えにより
共通帰線に対してダイオードを接続し、かつ各帰路スイ
ッチのすべてをＯＮし、絶縁試験により配線パターンと
接地の間の浮遊容量に蓄積された電荷を排出するもので
ある。
【０００７】
【作用】上記の浮遊電荷排出方法においては、基板テス
ターによる配線パターンの絶縁試験の実行中またはこれ
が終了後、メイン供給スイッチをＯＦＦして電圧の供給
を停止し、切り替えスイッチを切り替えると、共通帰線
に対してダイオードが接続される。これとともに各帰路
スイッチをすべてＯＮすると、絶縁試験により配線パタ
ーンと接地の間の浮遊容量に蓄積された電荷が、ダイオ
ードにより接地に対して排出される。これを随時に行う
ことにより、電荷の放電により各スイッチに発生する故
障が防止される。
ターによる配線パターンの絶縁試験の実行中またはこれ
が終了後、メイン供給スイッチをＯＦＦして電圧の供給
を停止し、切り替えスイッチを切り替えると、共通帰線
に対してダイオードが接続される。これとともに各帰路
スイッチをすべてＯＮすると、絶縁試験により配線パタ
ーンと接地の間の浮遊容量に蓄積された電荷が、ダイオ
ードにより接地に対して排出される。これを随時に行う
ことにより、電荷の放電により各スイッチに発生する故
障が防止される。
【０００８】
【実施例】図１はこの発明の一実施例を示し、図２の基
板テスター１０の測定部５に電荷排出回路７を設ける。
電荷排出回路７は、共通帰線57と電流検出回路59の間に
接続された切り替えスイッチＳＷ3 71と、その一方の接
点に＋極が接続され、−極が接地されたダイオード72と
により構成される。なお、スイッチＳＷ3 71の他方の接
点は電流検出回路59に接続される。絶縁試験において
は、切り替えスイッチＳＷ3 71を電流検出回路59に接続
し、配線パターン２に対して図３の場合と同様に行い、
この試験中または終了後、随時に電荷Ｑを排出する。ま
ず、メイン供給スイッチＳＷ1 53をＯＦＦして電圧Ｅの
供給を停止し、切り替えスイッチＳＷ3 71を切り替えて
ダイオード72を共通帰線57に接続する。さらに各帰路ス
イッチｓt1〜ｓtnをすべてＯＮすると、絶縁試験により
配線パターン２の浮遊容量Ｃに蓄積されている電荷Ｑ
が、ダイオード72により接地に対して排出される。
板テスター１０の測定部５に電荷排出回路７を設ける。
電荷排出回路７は、共通帰線57と電流検出回路59の間に
接続された切り替えスイッチＳＷ3 71と、その一方の接
点に＋極が接続され、−極が接地されたダイオード72と
により構成される。なお、スイッチＳＷ3 71の他方の接
点は電流検出回路59に接続される。絶縁試験において
は、切り替えスイッチＳＷ3 71を電流検出回路59に接続
し、配線パターン２に対して図３の場合と同様に行い、
この試験中または終了後、随時に電荷Ｑを排出する。ま
ず、メイン供給スイッチＳＷ1 53をＯＦＦして電圧Ｅの
供給を停止し、切り替えスイッチＳＷ3 71を切り替えて
ダイオード72を共通帰線57に接続する。さらに各帰路ス
イッチｓt1〜ｓtnをすべてＯＮすると、絶縁試験により
配線パターン２の浮遊容量Ｃに蓄積されている電荷Ｑ
が、ダイオード72により接地に対して排出される。
【０００９】
【発明の効果】以上の説明のとおり、この発明による浮
遊電荷排出方法においては、基板テスターの測定部の共
通帰線に対して、切り替えスイッチとダイオードよりな
る電荷排出回路を設け、絶縁試験により配線パターンの
浮遊容量に蓄積された電荷が、各スイッチのプログラム
操作によりダイオードを通して接地に排出されるもの
で、電荷の放電により各スイッチに発生する故障が防止
されて修理時間が不要となり、基板テスターの稼働率の
向上に寄与する効果には大きいものがある。
遊電荷排出方法においては、基板テスターの測定部の共
通帰線に対して、切り替えスイッチとダイオードよりな
る電荷排出回路を設け、絶縁試験により配線パターンの
浮遊容量に蓄積された電荷が、各スイッチのプログラム
操作によりダイオードを通して接地に排出されるもの
で、電荷の放電により各スイッチに発生する故障が防止
されて修理時間が不要となり、基板テスターの稼働率の
向上に寄与する効果には大きいものがある。
【図１】 この発明の一実施例における電荷排出回路７
の構成図を示す。
の構成図を示す。
【図２】 (a) はプリント基板１と、これに設定された
格子点ｐi を示し、(b) は基板テスター１０の概略の構
成図を示す。
格子点ｐi を示し、(b) は基板テスター１０の概略の構
成図を示す。
【図３】 基板テスター１０の絶縁試験に対する測定部
５の構成図を示す。
５の構成図を示す。
【図４】 基板の配線パターン２の浮遊容量Ｃと、これ
に蓄積された電荷Ｑの説明図を示す。
に蓄積された電荷Ｑの説明図を示す。
１…プリント基板、２…配線パターン、３…テーブル、
４…プローバ、５…測定部、５Ａ…電圧供給側、５Ｂ…
電圧帰路側、51…定電圧電源、52…リミッタ、53…メイ
ン供給スイッチ、54…共通供給線、55…供給スイッチ
群、56…帰路スイッチ群、57…共通帰線、58…メイン帰
路スイッチ、59…電流検出回路、６…ケーブル、７…電
荷排出回路、71…切り替えスイッチＳＷ3 、72…ダイオ
ード、１０…基板テスター、ｐi,ｐi1〜ｐi2 …プロー
ブピン、ｐg,ｐg1〜ｐgn…格子点、ｓf1〜ｓfn…供給ス
イッチ、ｓt1〜ｓtn…帰路スイッチ、Ｅ…一定電圧、Ｃ
…浮遊容量、Ｑ…電荷。
４…プローバ、５…測定部、５Ａ…電圧供給側、５Ｂ…
電圧帰路側、51…定電圧電源、52…リミッタ、53…メイ
ン供給スイッチ、54…共通供給線、55…供給スイッチ
群、56…帰路スイッチ群、57…共通帰線、58…メイン帰
路スイッチ、59…電流検出回路、６…ケーブル、７…電
荷排出回路、71…切り替えスイッチＳＷ3 、72…ダイオ
ード、１０…基板テスター、ｐi,ｐi1〜ｐi2 …プロー
ブピン、ｐg,ｐg1〜ｐgn…格子点、ｓf1〜ｓfn…供給ス
イッチ、ｓt1〜ｓtn…帰路スイッチ、Ｅ…一定電圧、Ｃ
…浮遊容量、Ｑ…電荷。
Claims (1)
- 【請求項１】 プリント基板の各格子点を基準点として
形成された配線パターンに対して、該各格子点に対応す
るプローブピンを有するプローバと、メイン供給スイッ
チおよび定電圧電源よりなり、共通供給線に一定電圧を
供給する電圧供給部と、それぞれプログラムにより操作
され、前記各プローブピンを該共通供給線に接続する供
給スイッチ群、および共通帰線に接続する帰路スイッチ
群、ならびに該共通帰線に接続された電流検出回路を具
備し、前記各プローブピンを各格子点に接触させ、前記
メイン供給スイッチのＯＮと、前記各供給スイッチと各
帰路スイッチの操作により、前記各プローブピンに対し
て順次に前記一定電圧を供給し、該各格子点相互間の絶
縁を試験する基板テスターにおいて、前記共通帰線と電
流検出回路の間に、切り替えスイッチ、および該切り替
えスイッチの一方の接点と接地とに接続されたダイオー
ドよりなる電荷排出回路を設け、前記絶縁試験中または
その終了後、前記メイン供給スイッチをＯＦＦし、前記
切り替えスイッチの切り替えにより前記共通帰線に対し
て前記ダイオードを接続し、かつ前記各帰路スイッチの
すべてをＯＮし、前記絶縁試験により前記配線パターン
と接地の間の浮遊容量に蓄積された電荷を排出すること
を特徴とする、基板絶縁試験における浮遊電荷排出方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119196A JPH06308184A (ja) | 1993-04-22 | 1993-04-22 | 基板絶縁試験における浮遊電荷排出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119196A JPH06308184A (ja) | 1993-04-22 | 1993-04-22 | 基板絶縁試験における浮遊電荷排出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06308184A true JPH06308184A (ja) | 1994-11-04 |
Family
ID=14755306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5119196A Pending JPH06308184A (ja) | 1993-04-22 | 1993-04-22 | 基板絶縁試験における浮遊電荷排出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06308184A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340893B1 (en) | 1996-10-28 | 2002-01-22 | Atg Test Systems Gmbh & Co. Kg | Printed circuit board test apparatus and method |
| JP2008232679A (ja) * | 2007-03-19 | 2008-10-02 | Nidec-Read Corp | 絶縁検査装置 |
| JP2010156650A (ja) * | 2009-01-05 | 2010-07-15 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| WO2013057986A1 (ja) * | 2011-10-18 | 2013-04-25 | シャープ株式会社 | 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 |
-
1993
- 1993-04-22 JP JP5119196A patent/JPH06308184A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340893B1 (en) | 1996-10-28 | 2002-01-22 | Atg Test Systems Gmbh & Co. Kg | Printed circuit board test apparatus and method |
| JP2008232679A (ja) * | 2007-03-19 | 2008-10-02 | Nidec-Read Corp | 絶縁検査装置 |
| JP2010156650A (ja) * | 2009-01-05 | 2010-07-15 | Hioki Ee Corp | 基板検査装置および基板検査方法 |
| WO2013057986A1 (ja) * | 2011-10-18 | 2013-04-25 | シャープ株式会社 | 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 |
| JP2013101089A (ja) * | 2011-10-18 | 2013-05-23 | Sharp Corp | 配線欠陥検査方法、配線欠陥検査装置、配線欠陥検査プログラム及び配線欠陥検査プログラム記録媒体 |
| CN103858017A (zh) * | 2011-10-18 | 2014-06-11 | 夏普株式会社 | 配线缺陷检查方法、配线缺陷检查装置、配线缺陷检查程序以及配线缺陷检查程序记录介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3870953A (en) | In circuit electronic component tester | |
| JP3784412B2 (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
| JPH04309875A (ja) | インサーキット試験装置 | |
| JPH06160457A (ja) | 回路板試験装置 | |
| JPH10508108A (ja) | 集積回路と回路基板トレースとの接続における故障を検出するためのシステム | |
| KR20080049624A (ko) | 기판 검사 장치 및 기판 검사 방법 | |
| JPH0625800B2 (ja) | 回路ボードと試験治具間の接続性を確認する方法およびその装置 | |
| JPH06230058A (ja) | プリント配線板の電気検査方法 | |
| US7609072B2 (en) | Processing tantalum capacitors on assembled PWAs to yield low failure rate | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH06308184A (ja) | 基板絶縁試験における浮遊電荷排出方法 | |
| JP4277398B2 (ja) | 配線板の検査装置 | |
| JP2000338168A (ja) | 回路基板検査装置 | |
| US5990698A (en) | Test method and apparatus for semiconductor element | |
| JP4259692B2 (ja) | 回路基板検査装置 | |
| JP2001235505A (ja) | 回路基板検査装置 | |
| JP3995079B2 (ja) | 試験装置 | |
| JP2010032310A (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP3371817B2 (ja) | ペンシル型プローブユニット | |
| US6949941B2 (en) | Manual tester for testing device and method thereof | |
| JPH03154879A (ja) | 基板検査装置 | |
| JP5430892B2 (ja) | 回路基板検査装置および回路基板検査方法 | |
| JP2809304B2 (ja) | Ｉｃ試験装置の検査装置 | |
| JP4999143B2 (ja) | 基板検査装置 | |
| JPH0412468Y2 (ja) |