WO2012147807A1 - 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法 - Google Patents

配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法 Download PDF

Info

Publication number
WO2012147807A1
WO2012147807A1 PCT/JP2012/061117 JP2012061117W WO2012147807A1 WO 2012147807 A1 WO2012147807 A1 WO 2012147807A1 JP 2012061117 W JP2012061117 W JP 2012061117W WO 2012147807 A1 WO2012147807 A1 WO 2012147807A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
resistance value
short
voltage
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/061117
Other languages
English (en)
French (fr)
Inventor
山田　栄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to CN201280020078.9A priority Critical patent/CN103492864B/zh
Priority to JP2013512411A priority patent/JP5705976B2/ja
Priority to US14/113,462 priority patent/US20140062521A1/en
Publication of WO2012147807A1 publication Critical patent/WO2012147807A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/70—Testing of connections between components and printed circuit boards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S50/00—Monitoring or testing of PV systems, e.g. load balancing or fault identification
    • H02S50/10—Testing of PV devices, e.g. of PV modules or single PV cells
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Definitions

  • the present invention relates to a wiring defect inspection method and a defect inspection apparatus suitable for detecting defects in a wiring formed on a semiconductor substrate such as a liquid crystal panel or a solar battery panel, and a semiconductor substrate manufacturing method.
  • a manufacturing process of a liquid crystal panel is roughly divided into an array (TFT) process, a cell (liquid crystal) process, and a module process.
  • TFT array
  • cell liquid crystal
  • module module
  • the array process after the gate electrode, semiconductor film, source / drain electrode, protective film, and transparent electrode are formed on the transparent substrate, the array inspection is performed, and the short circuit of the wiring such as the electrode or the wiring is performed. Existence is checked.
  • a voltage is applied to the leaky defect substrate to generate heat, and the defect position is specified using an image obtained by imaging the surface temperature of the leaky defect substrate with an infrared camera. There is an infrared inspection.
  • Patent Document 1 relates to an infrared inspection for detecting a short-circuit defect of a substrate by an infrared image.
  • a difference image of an infrared image of a substrate before and after applying a voltage a wiring that generates heat is detected, and a defect position is disclosed. Can be identified.
  • JP-A-6-207914 Publication Date: July 26, 1994
  • Patent Document 1 describes as follows. When the technique of Patent Document 1 is used, if the applied voltage is small in the leaky defective substrate, only the lead portion cannot be detected. On the other hand, if the voltage value is increased so that the wiring can be detected, the voltage becomes too high, and there is a possibility that a short-circuited pixel is burned out or a normal thin film transistor is damaged. Therefore, although it is described that the voltage needs to be gradually increased, it takes a long processing time to gradually increase the voltage. This naturally increases the inspection time per leak defect substrate, and the inspection processing capacity per unit time cannot be increased.
  • the temperature rise (heat generation amount) varies depending on the type of the leak defect substrate, the short circuit location (location on the leak defect substrate), or the resistance value of the short circuit location itself. If the type of the leak defect substrate is different, the electrical resistivity, the line width, or the film thickness of the wiring is different, so that the rising temperature (heat generation amount) varies. In addition, the wiring on the substrate is not the same, and the line width and film thickness of the wiring are different depending on the location. Therefore, the temperature rise (heat generation amount) varies depending on the short circuit location (location on the substrate). A short circuit occurs due to various factors such as conductive foreign matter mixed in the course of board production, film residue in the wiring layer film formation process, or electrostatic breakdown. Therefore, the rising temperature (heat generation amount) varies.
  • the present invention has been made in view of the above problems, and its purpose is to apply a voltage specified based on a resistance value measured in advance by resistance inspection to a short-circuit path on a leak defect substrate. Regardless of the type of leak defect substrate, short circuit location (location on the leak defect substrate), or resistance value of the short circuit location itself, the amount of heat generated in the short circuit path on the leak defect substrate is constant and stable in infrared inspection. Another object of the present invention is to provide a method and apparatus capable of specifying a leak defect portion and a method for manufacturing a semiconductor substrate.
  • the wiring defect inspection method is: A resistance value measuring step for determining the presence or absence of a wiring short-circuit portion by measuring the resistance value of the wiring provided on the semiconductor substrate, A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step.
  • the temperature rise can be reliably confirmed by infrared inspection using an infrared camera, and the short-circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • the wiring defect inspection apparatus solves the above-described problems, A data capturing section for capturing a pre-measured resistance value of a wiring provided on a semiconductor substrate; A voltage application unit for applying a voltage to the wiring; A control unit for controlling the voltage application unit; An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit; With The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value captured by the data capturing unit.
  • the semiconductor substrate by applying a voltage specified based on the resistance value of the wiring measured in advance to the semiconductor substrate (leak defect substrate), the amount of heat generated in the semiconductor substrate (leak defect substrate) is constant.
  • the temperature increase can be reliably confirmed by the infrared inspection using the infrared camera, and the short circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • resistance measurement is performed in a separate device, resistance measurement and infrared camera imaging can be operated in parallel, and the processing capability can be improved.
  • a voltage application unit for applying a voltage to the wiring provided on the semiconductor substrate;
  • a resistance measuring unit for measuring the resistance value of the wiring;
  • a control unit for controlling the voltage application unit;
  • An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit;
  • the control unit is configured to control a voltage value of an applied voltage for the heat generation based on a resistance value measured by the resistance measurement unit.
  • the temperature rise can be reliably confirmed by infrared inspection using an infrared camera, and the short-circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • the wiring defect inspection device itself measures the resistance value of the wiring, it is not necessary to separately provide a device for measuring the resistance value, so that the number of devices can be reduced.
  • a method of manufacturing a semiconductor substrate comprising: forming at least one of a gate electrode, a source electrode, and a drain electrode, a wiring connected to the gate electrode, a semiconductor film, and the semiconductor film on the substrate; A semiconductor substrate forming step of forming the formed semiconductor substrate; A resistance value measuring step for determining the presence or absence of a wiring short-circuit portion by measuring the resistance value of the wiring provided on the semiconductor substrate, A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step.
  • a heating step for generating heat in the short circuit path Shooting the short-circuit path that has generated heat in the heat generation step with an infrared camera, and specifying the position of the wiring short-circuit portion based on the information of the shooting, It is characterized by including.
  • the voltage specified based on the resistance value obtained in advance by the resistance inspection by the wiring defect inspection method and the wiring defect inspection apparatus according to the present invention is applied to the semiconductor substrate (leak defect substrate).
  • the amount of heat generated in the semiconductor substrate (leak defect substrate) becomes constant, an increase in temperature can be reliably confirmed by infrared inspection using an infrared camera, and a short-circuit portion can be specified.
  • the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • FIG. 1 is a block diagram showing a configuration of a wiring defect inspection apparatus according to an embodiment of the present invention, and a perspective view showing a configuration of a mother substrate having a liquid crystal panel. It is a perspective view which shows the structure of the said wiring defect inspection apparatus. It is a top view of the liquid crystal panel and probe used in embodiment of this invention. It is a flowchart which shows the wiring defect inspection method concerning embodiment of this invention. It is a schematic diagram which shows the defect of the pixel part used in embodiment of this invention. It is a schematic diagram which shows the short circuit path
  • FIG. 1A is a block diagram showing a configuration of a wiring defect inspection apparatus 100 that performs the wiring defect inspection method according to the present embodiment.
  • FIG. 1B shows a wiring defect using the wiring defect inspection apparatus 100. It is a perspective view of the mother board
  • substrate 1 semiconductor substrate which is a test object.
  • the wiring defect inspection apparatus 100 can inspect defects such as wiring in a plurality of liquid crystal panels 2 (semiconductor substrates) formed on the mother substrate 1 shown in FIG. Therefore, the wiring defect inspection apparatus 100 includes a probe 3 for conducting with the liquid crystal panel 2 and a probe moving unit 4 for moving the probe 3 onto each liquid crystal panel 2.
  • the wiring defect inspection apparatus 100 also includes an infrared camera 5 for acquiring an infrared image, and camera moving means 6 for moving the infrared camera 5 on the liquid crystal panel 2.
  • the wiring defect inspection apparatus 100 further includes a main control unit 7 (control unit) that controls the probe moving unit 4 and the camera moving unit 6.
  • the probe 3 is connected to a resistance measuring unit 8 for measuring the resistance between the wirings of the liquid crystal panel 2 and a voltage applying unit 9 for applying a voltage between the wirings of the liquid crystal panel 2.
  • the resistance measuring unit 8 and the voltage applying unit 9 are controlled by the main control unit 7.
  • the main control unit 7 is connected to a data storage unit 10 for storing resistance values between wirings and image data.
  • FIG. 2 is a perspective view showing the configuration of the wiring defect inspection apparatus 100 in the present embodiment.
  • the wiring defect inspection apparatus 100 is configured such that an alignment stage 11 is installed on a base, and the mother substrate 1 can be placed on the alignment stage 11.
  • the alignment stage 11 on which the mother substrate 1 is placed is adjusted in parallel with the XY coordinate axes of the probe moving unit 4 and the camera moving unit 6.
  • an optical camera 12 provided above the alignment stage 11 for confirming the position of the mother substrate 1 is used.
  • the probe moving means 4 is slidably installed on a guide rail 13 a disposed outside the alignment stage 11.
  • Guide rails 13b and 13c are also installed on the main body side of the probe moving means 4, and the mount portion 14a is installed so as to be able to move in the XYZ coordinate directions along these guide rails 13.
  • a probe 3 corresponding to the liquid crystal panel 2 is mounted on the mount portion 14a.
  • the camera moving means 6 is slidably installed on a guide rail 13d disposed outside the probe moving means 4. Further, guide rails 13e and 13f are also installed on the main body of the camera moving means 6, and the three mount portions 14b, 14c, and 14d are separately moved along the guide rails 13 in the XYZ coordinate directions. can do.
  • An infrared camera 5a for macro measurement is mounted on the mount portion 14c
  • an infrared camera 5b for micro measurement is mounted on the mount portion 14b
  • an optical camera 16 is mounted on the mount portion 14d.
  • the infrared camera 5a for macro measurement is an infrared camera capable of macro measurement with a field of view expanded to about 520 ⁇ 405 mm.
  • the infrared camera 5a for macro measurement is configured by combining, for example, four infrared cameras in order to widen the field of view. That is, the field of view per macro measurement infrared camera is approximately 1 ⁇ 4 that of the mother board 1.
  • the infrared camera 5b for micro measurement is an infrared camera capable of micro measurement capable of high-resolution imaging although the field of view is as small as about 32 ⁇ 24 mm.
  • the camera moving means 6 can be equipped with a laser irradiation device for correcting a defective portion by adding a mount portion.
  • the defect can be continuously corrected by irradiating the defect with a laser after specifying the position of the defect.
  • the probe moving means 4 and the camera moving means 6 are installed on separate guide rails 13a and 13d, respectively. Therefore, it is possible to move above the alignment stage 11 in the X coordinate direction without interfering with each other. As a result, the infrared cameras 5 a and 5 b and the optical camera 16 can be moved onto the liquid crystal panel 2 while the probe 3 is in contact with the liquid crystal panel 2.
  • FIG. 3A is a plan view of one liquid crystal panel 2 among the plurality of liquid crystal panels 2 formed on the mother substrate 1.
  • each liquid crystal panel 2 includes a pixel portion 17 in which a TFT is formed at each intersection where the scanning line and the signal line intersect, and a driving circuit that drives the scanning line and the signal line, respectively.
  • a portion 18 is formed.
  • Terminal portions 19 a to 19 d are installed at the edge of the liquid crystal panel 2, and the terminal portions 19 a to 19 d are connected to the wiring of the pixel portion 17 or the drive circuit portion 18.
  • the liquid crystal panel 2 is manufactured by forming a gate electrode, a semiconductor film, a source electrode, a drain electrode, a protective film, and a transparent electrode on a transparent substrate. Below, an example is given and demonstrated about the specific manufacturing method of this liquid crystal panel 2. FIG.
  • a metal film such as a titanium film, an aluminum film, and a titanium film is sequentially formed on the entire transparent substrate by sputtering, and then patterned by photolithography to form a gate wiring, a gate electrode, and a capacitor wiring, for example, 4000 mm. It is formed with a thickness of about.
  • a silicon nitride film or the like is formed on the entire substrate on which the gate wiring, the gate electrode, and the capacitor wiring are formed by, for example, a plasma CVD (Chemical Vapor Deposition) method, and a gate insulating film is formed to a thickness of about 4000 mm. .
  • a plasma CVD Chemical Vapor Deposition
  • an intrinsic amorphous silicon film and an n + amorphous silicon film doped with phosphorus are continuously formed on the entire substrate on which the gate insulating film is formed by plasma CVD. Thereafter, these silicon films are patterned into island shapes on the gate electrode by photolithography to form a semiconductor film in which an intrinsic amorphous silicon layer having a thickness of about 2000 mm and an n + amorphous silicon layer having a thickness of about 500 mm are stacked. .
  • an aluminum film, a titanium film, and the like are formed on the entire substrate on which the semiconductor film is formed by sputtering, and then patterned by photolithography, so that the source wiring, the source electrode, the conductive film, and the drain electrode are thickened. It is formed to about 2000 mm.
  • the n + amorphous silicon layer of the semiconductor film is etched using the source electrode and the drain electrode as a mask, thereby patterning the channel portion to form a TFT.
  • an acrylic photosensitive resin is applied to the entire substrate on which the TFT is formed by spin coating, and the applied photosensitive resin is exposed through a photomask. Thereafter, the exposed photosensitive resin is developed to form an interlayer insulating film having a thickness of about 2 ⁇ m to 3 ⁇ m on the drain electrode. Subsequently, contact holes are formed in the interlayer insulating film for each pixel.
  • an ITO film is formed on the entire substrate on the interlayer insulating film by sputtering, and then patterned by photolithography to form a transparent electrode with a thickness of about 1000 mm.
  • the liquid crystal panel 2 (semiconductor substrate) can be formed as described above.
  • An example of the above manufacturing method can be applied to the mother substrate 1 (semiconductor substrate), and a plurality of (for example, eight in FIG. 1B) liquid crystal panels are formed using a large transparent substrate.
  • the wiring defect inspection method described below is performed, and the defect is detected for those in which the defect is detected. Repair is performed, and if necessary, the wiring defect inspection method is performed again to produce a good product having no defect. If no defect is detected, the product is regarded as good at that time.
  • each liquid crystal panel can be separated from the mother substrate to complete the manufacture as one liquid crystal panel.
  • Defect repair includes, for example, a method of cutting a short-circuit portion by irradiating a laser, but is not limited thereto.
  • FIG. 3B is a plan view of the probe 3 for conducting with the terminal portions 19a to 19d installed in the liquid crystal panel 2.
  • the probe 3 has a frame shape substantially the same size as the liquid crystal panel 2 shown in FIG. 3A, and a plurality of probes corresponding to the terminal portions 19a to 19d installed on the liquid crystal panel 2. Needles 21a to 21d are provided.
  • the probe needles 21a to 21d are individually connected to the resistance measuring unit 8 and the voltage applying unit 9 shown in FIG. 1A through switching relays (not shown). Can do. For this reason, the probe 3 can selectively connect a plurality of wirings connected to the terminal portions 19a to 19d, or connect the plurality of wirings together.
  • the probe 3 has a frame shape that is almost the same size as the liquid crystal panel 2. Therefore, when the positions of the terminal portions 19a to 19d and the probe needles 21a to 21d are aligned, the positions can be confirmed using the optical camera 16 from the inside of the frame of the probe 3.
  • the wiring defect inspection apparatus 100 includes the probe 3 and the resistance measurement unit 8 connected to the probe 3.
  • the probe 3 is electrically connected to the liquid crystal panel 2, and each of them is connected. The resistance value of the wiring and the resistance value between adjacent wirings can be measured.
  • the wiring defect inspection apparatus 100 includes a probe 3, a voltage application unit 9 connected to the probe 3, and infrared cameras 5a and 5b. Then, a voltage is applied between the wirings of the liquid crystal panel 2 via the probe 3 and the heat generated by the current flowing through the defective part is measured using the infrared cameras 5a and 5b, and the position of the defective part is specified. Can do.
  • a single inspection apparatus can be used for both resistance inspection and infrared inspection.
  • FIG. 4 is a flowchart of a wiring defect inspection method using the wiring defect inspection apparatus 100 according to the present embodiment.
  • the wiring defect inspection is sequentially performed on the plurality of liquid crystal panels 2 formed on the mother substrate 1 by the steps S1 to S9. .
  • step S1 the mother substrate 1 is placed on the alignment stage 11 of the wiring defect inspection apparatus 100, and the position of the substrate is adjusted to be parallel to the XY coordinate axes.
  • step S2 the probe 3 is moved to the upper part of the liquid crystal panel 2 to be inspected by the probe moving means 4, and the probe needles 21a to 21d are in contact with the terminal portions 19a to 19d of the liquid crystal panel 2.
  • step S3 corresponding to various defect modes, wiring for resistance inspection or between wirings is selected, and the probe needle 21 to be conducted is switched.
  • step S4 resistance value measurement process
  • step S4 a resistance test is performed.
  • step S4 the resistance value between the selected wirings or wirings is measured, and the presence / absence of a defect is inspected by comparing the resistance value with the resistance value when there is no defect.
  • the measured resistance value is stored in the data storage unit 10.
  • FIGS. 5A to 5C as an example, the position of the defective portion 23 (wiring short-circuit portion) generated in the pixel portion 17 is schematically shown.
  • FIG. 5A shows, for example, in a liquid crystal panel in which the wiring X and the wiring Y intersect vertically like the scanning line and the signal line, the defective portion 23 in which the wiring X and the wiring Y are short-circuited at the intersection. Is shown.
  • the probe needle 21 to be conducted is switched to the pair of 21a and 21d or the pair of 21b and 21c shown in FIG. 3, and the resistance value between the wirings is measured one-to-one with respect to the wirings X1 to X10 and the wirings Y1 to Y10.
  • the presence and position of the defective portion 23 can be specified.
  • FIG. 5B shows a defective portion 23 that is short-circuited between adjacent wiring lines X such as a scanning line and an auxiliary capacitance line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21b and the even number 21d, and measuring the resistance value between the adjacent wires X1 to X10.
  • the wiring with the part 23 can be specified.
  • the measured resistance value is stored in the data storage unit 10.
  • FIG. 5C shows a defective portion 23 short-circuited between adjacent wirings Y such as a signal line and an auxiliary capacitance line.
  • a defective portion 23 is obtained by switching the probe needle 21 to be conducted to a pair of the odd number 21a and the even number 21c, and measuring the resistance value between the adjacent wires Y1 to Y10 to thereby detect the defect.
  • the wiring with the portion 23 can be specified.
  • the measured resistance value is stored in the data storage unit 10.
  • step S5 it is determined whether or not to perform infrared inspection based on the presence or absence of the defective portion 23 inspected in step S4. If there is a defect 23, the process proceeds to step S6 to perform infrared inspection, and if there is no defect 23, the process proceeds to step S8 without performing infrared inspection.
  • This step S5 can be said to be a part of the resistance value measuring step.
  • step S6 it is not always necessary to specify the position by infrared inspection. That is, if the resistance inspection is performed for every combination of the wiring X and the wiring Y, the position can be specified, so that the infrared inspection is unnecessary. However, since the number of combinations is enormous, it takes a long time.
  • the total number of combinations is about 2.70 million. If resistance inspection is performed for each such combination, the tact time becomes long, and the inspection processing capability is greatly reduced, which is not realistic. Therefore, the number of resistance inspections can be reduced by combining all the combinations of the wiring X and the wiring Y into several and performing a resistance inspection. For example, if a resistance test is performed between the wiring X grouped together and the wiring Y grouped together, the number of times of resistance testing is only one. However, a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the defective portion 23 by infrared inspection.
  • the resistance test between adjacent wires takes a long time because it is a huge number.
  • the number of resistance inspections between adjacent wires X is 1079
  • the number of resistance inspections between adjacent wires Y is 1919.
  • the number of resistance inspections is only one. Times.
  • the number of resistance inspections is only one. Times.
  • a short circuit between wirings can be detected by resistance inspection, but the position cannot be specified. Therefore, it is necessary to specify the position of the defective portion 23 by infrared inspection.
  • step S6 heat generation process
  • an infrared inspection is performed on the liquid crystal panel 2 that is determined to require an infrared inspection.
  • the present invention is characterized in that a voltage value is set based on the resistance value stored in the data storage unit 10 in step S4, and the voltage of the voltage value is applied to the liquid crystal panel 2 by the voltage application unit 9. is there.
  • an applied voltage V (volt) proportional to the square root of the resistance value acquired in step S4 is applied to the liquid crystal panel 2. That is, in step S6, the applied voltage V (volt) is changed to the following formula (1);
  • the resistance value of the short-circuit path including the defect 23 varies greatly depending on the type of substrate or the cause of the short-circuit on the substrate, such as where the defect 23 occurs, but by performing step S6 of this embodiment, the unit time The amount of heat generated per hit can be made constant.
  • step S6 is performed by the main control unit 7 shown in FIG.
  • step S7 in order to detect infrared light from the defective portion 23 that has generated heat due to the application of the voltage, the defective portion 23 is imaged using an infrared camera.
  • the infrared camera 5a for macro measurement and the infrared camera 5b for micro measurement are provided.
  • the position of the defect 23 is specified by scanning the infrared camera 5a for macro measurement.
  • the periphery of the heat generating part may be measured using the infrared camera 5b for micro measurement.
  • the camera can be moved so that the heat generating portion is located within the field of view of the infrared camera 5b for micro measurement, and the defective portion 23 coordinate positions can be specified with high accuracy, or information such as a shape necessary for correction can be measured.
  • the infrared camera 5a for macro measurement and the infrared camera 5b for micro measurement are provided to perform shooting in two stages, but the present invention is not limited to this, The configuration may be such that photographing is performed in one stage using one infrared camera. Or you may implement the imaging
  • the heating value J of short-circuit path is configured with the heating value J 1 of the wiring part, from the calorific value J 2 Metropolitan defect portion 23 Is done.
  • either the defective portion 23 or the wiring portion generates sufficient heat. Therefore, in the photographed infrared image, the temperature of the defective portion 23 or the wiring portion through which the current flows is higher than the surroundings. Is displayed. Thereby, the position of the defect part 23 is specified easily. The specified position is stored in the data storage unit 10.
  • step S8 it is determined whether or not all inspections in various defect modes have been completed for the liquid crystal panel 2 being inspected. If there is an uninspected defect mode, the process returns to step S3. Then, the connection of the probe 3 is switched in accordance with the next defect mode, and the defect inspection is repeated.
  • the defect mode is a type of the defect portion 23 as shown in FIG. FIG. 5 shows three defect modes. That is, the short-circuit defect mode between the wiring X and the wiring Y in FIG. 5A, the short-circuit defect mode between the wiring X in FIG. 5B, and the short-circuit defect mode between the wiring Y in FIG.
  • step S9 it is determined whether or not the defect inspection of all the liquid crystal panels 2 has been completed for the mother substrate 1 being inspected. If the uninspected liquid crystal panel 2 remains, the process returns to step S2. Then, the probe is moved to the liquid crystal panel 2 to be inspected next, and the defect inspection is repeated.
  • the presence / absence of a defect is determined by resistance inspection, and when it is determined that there is a defect, the resistance value in the short-circuit path of the liquid crystal panel 2 is acquired. Further, by applying a voltage specified based on the resistance value to the liquid crystal panel 2, either the defect portion 23 or the wiring portion sufficiently generates heat, so that the position of the defect can be easily recognized during the infrared inspection. can do.
  • the wiring defect inspection method according to the present embodiment it is not possible to know the position of the defective portion 23 because the heat generation amount of the defective portion 23 and the wiring portion is insufficient. Furthermore, since the high voltage is not applied too much and the defective portion 23 is not burned out, the position of the defective portion 23 can be identified stably during the infrared inspection.
  • the main control unit 7 controls the voltage value of the applied voltage for the heat generation based on the resistance value captured by the data capturing unit. It may be configured to.
  • the applied voltage V (volt) is set as follows so as to be different from that in the first embodiment.
  • step S6 an applied voltage V (volt) proportional to the square root of the resistance value acquired in step S4 is applied to the liquid crystal panel 2.
  • the applied voltage V (volt) proportional to the resistance value acquired in step S4 is applied to the liquid crystal panel 2 ((b) and FIG. 2 in FIG. 1).
  • step S6 of the present embodiment the applied voltage V (volt) is expressed by the following equation (4);
  • the current can be made constant by appropriately determining the applied voltage.
  • the resistance value R of the wiring formed on the substrate is expressed by the following equation (6);
  • the calorific value of the wiring i per unit length of the wiring i is expressed by the following formula (8) from the above formulas (2), (5) and (7):
  • FIG. 6 is a diagram for explaining the short-circuit path, and is an example of an electrical wiring diagram of the thin film transistor substrate.
  • scanning lines (wirings) 31 to 35 and signal lines (wirings) 41 to 45 are arranged in a grid pattern on a glass substrate, and thin film transistors and transparent pixel electrodes (not shown) are connected to each intersection.
  • This is a substrate on which 5 ⁇ 5 pixels are formed as a whole.
  • a thin film transistor substrate and a common electrode substrate (not shown) are arranged in parallel and a liquid crystal is sealed between them, which is a liquid crystal panel.
  • the leading ends of the lead lines 31p to 35p of the scanning lines are commonly connected to the thin film transistor substrate by the common line 30 to prevent electrostatic breakdown.
  • the signal lines In the thin film transistor substrate shown in FIG. 6, a short-circuit portion 50 is formed between the scanning line 33 and the signal line 43.
  • the scan line 33 and signal per unit length are considered.
  • the heat generation amount of the line 43 can be made constant.
  • the scanning line 33 and the signal line 43 can be stably recognized from the infrared image by appropriately determining the constant m in advance regardless of the electrical resistance of the short-circuited portion.
  • the short-circuited portion can be specified. If the resistance value at the short-circuited portion is high, the amount of heat generated at the short-circuited portion increases, and therefore the short-circuited portion can be easily identified from the infrared image.
  • the main control unit 7 may execute the process of calculating the above formula (1) or formula (4) each time.
  • the relationship between the resistance value and the voltage may be stored in advance as a table, and the main control unit 7 may refer to this table each time and determine the voltage from the resistance value.
  • the wiring defect inspection method and the wiring defect inspection apparatus can recognize a defect from an infrared image as in the first embodiment.
  • the wiring defect inspection method is: A resistance value measuring step for determining the presence or absence of a wiring short-circuit portion by measuring the resistance value of the wiring provided on the semiconductor substrate, A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step.
  • the temperature rise can be reliably confirmed by infrared inspection using an infrared camera, and the short-circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • one aspect of the wiring defect inspection method according to the present invention is as follows. It is preferable that the voltage applied to the wiring in the heat generation step is increased as the resistance value is increased.
  • the voltage applied to the wiring in the heat generation step is preferably a voltage having a value proportional to the square root of the resistance value.
  • the voltage applied to the wiring in the heat generation step may be a voltage having a value proportional to the resistance value.
  • the amount of heat generated in the semiconductor substrate (leak defect substrate) is constant.
  • the wiring defect inspection apparatus solves the above-described problems, A data capturing section for capturing a pre-measured resistance value of a wiring provided on a semiconductor substrate; A voltage application unit for applying a voltage to the wiring; A control unit for controlling the voltage application unit; An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit; With The control unit is configured to control the voltage value of the applied voltage for the heat generation based on the resistance value captured by the data capturing unit.
  • the semiconductor substrate by applying a voltage specified based on the resistance value of the wiring measured in advance to the semiconductor substrate (leak defect substrate), the amount of heat generated in the semiconductor substrate (leak defect substrate) is constant.
  • the temperature increase can be reliably confirmed by the infrared inspection using the infrared camera, and the short circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • resistance measurement is performed in a separate device, resistance measurement and infrared camera imaging can be operated in parallel, and the processing capability can be improved.
  • the wiring defect inspection apparatus solves the above-described problems, A voltage application unit for applying a voltage to the wiring provided on the semiconductor substrate; A resistance measuring unit for measuring the resistance value of the wiring; A control unit for controlling the voltage application unit; An infrared camera that detects infrared rays from a semiconductor substrate that has generated heat by voltage application under the control of the control unit; With The control unit is configured to control a voltage value of an applied voltage for the heat generation based on a resistance value measured by the resistance measurement unit.
  • the temperature rise can be reliably confirmed by infrared inspection using an infrared camera, and the short-circuit portion can be specified. Further, since the applied voltage is not too high to burn out the defective portion, the short-circuit portion can be identified stably.
  • the wiring defect inspection device itself measures the resistance value of the wiring, it is not necessary to separately provide a device for measuring the resistance value, so that the number of devices can be reduced.
  • a method of manufacturing a semiconductor substrate comprising: forming at least one of a gate electrode, a source electrode, and a drain electrode, a wiring connected to the gate electrode, a semiconductor film, and the semiconductor film on the substrate; A semiconductor substrate forming step of forming the formed semiconductor substrate; A resistance value measuring step for determining the presence or absence of a wiring short-circuit portion by measuring the resistance value of the wiring provided on the semiconductor substrate, A voltage specified based on the resistance value measured in the resistance value measurement step is applied to a short-circuit path including the wiring short-circuit portion of the semiconductor substrate determined to have the wiring short-circuit portion in the resistance value measurement step.
  • a heating step for generating heat in the short circuit path Shooting the short-circuit path that has generated heat in the heat generation step with an infrared camera, and specifying the position of the wiring short-circuit portion based on the information of the shooting, It is characterized by including.
  • the present invention can be used for inspection of the wiring state of a semiconductor substrate having wiring such as a liquid crystal panel.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Investigating Or Analyzing Materials Using Thermal Means (AREA)

Abstract

　本発明に係わる配線欠陥検査方法は、半導体基板の短絡経路の抵抗値を取得し、取得された該抵抗値に基づいて特定された電圧を、該欠陥部を有する該半導体基板に印加して該欠陥部を発熱させ温度上昇させ、該欠陥部が発熱し温度が上昇した該半導体基板を赤外線カメラで撮影する。

Description

配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
　本発明は、液晶パネルや太陽電池パネル等の半導体基板に形成された配線の欠陥検出に好適な配線の欠陥検査方法および欠陥検査装置、並びに半導体基板の製造方法に関する。
　半導体基板の一例として、例えば、液晶パネルの製造プロセスは、アレイ（ＴＦＴ）工程、セル（液晶）工程、およびモジュール工程に大別される。このうち、アレイ工程においては、透明基板上に、ゲート電極、半導体膜、ソース・ドレイン電極、保護膜、および透明電極が形成された後にアレイ検査が行われ、電極または配線等の配線の短絡の有無が検査される。
　通常、アレイ検査においては、このような欠陥を、配線の端部にプローブを接触させ、配線両端における電気抵抗または隣接する配線間の電気抵抗および電気容量を測定することにより特定している。しかしながら、アレイ検査において、配線部の欠陥の有無を検出できたとしても、その欠陥の位置を特定するのは容易ではなかった。
　例えば、上記の問題を改善し、欠陥の位置を特定する方法として、リーク欠陥基板に電圧を印加させて発熱させ、赤外線カメラによりリーク欠陥基板表面温度を撮像したものを用いて欠陥位置を特定する赤外線検査がある。
　特許文献１は赤外線画像により基板の短絡欠陥を検出する赤外線検査に関するものであり、電圧を印加する前後の基板の赤外線画像の差画像を用いることにより、発熱している配線を検出し、欠陥位置を特定できるようにしている。
日本国公開特許公報「特開平６－２０７９１４号公報（公開日：平成６年７月２６日）」
　しかしながら、特許文献１には以下のように記述されている。特許文献１の技術を用いると、リーク欠陥基板において印加電圧が小さいと引出部のみが検出できない。一方、電圧値を上げて配線も検出できるようにすると電圧が高すぎてしまい、短絡している画素を焼き切ったり、正常な薄膜トランジスタを損傷したりする虞がある。そのため、電圧を徐々に上げる必要があると記載されているが、電圧を徐々に上げるためには、処理時間は長くかかってしまう。これにより、リーク欠陥基板当たりの検査時間も当然長くなり、単位時間当たりの検査処理能力を高くすることはできない。
　また、印加電圧を徐々に上げる場合は、電圧の印加を開始してから電圧の印加を終了するまでの時間が長くなってしまう。これは、発熱部が発熱している発熱時間が長くなるということである。この熱は、発熱部から周辺部へと熱伝導していく。その結果、本来は発熱していない周辺部も温度上昇する。このような状況の下、赤外線画像を撮像すると、本来は発熱していない部分を、発熱している部位として誤検知してしまう。そのため、発熱した経路を精度よく検知することが困難になったり、発熱部の輪郭が不鮮明になり、発熱部からの配線を認識することが困難になったりする。
　更に、この技術においては、リーク欠陥箇所を安定して検出することは容易ではない。なぜなら、リーク欠陥基板の種類、短絡箇所（リーク欠陥基板上の場所）、または、短絡箇所自身の抵抗値などにより、上昇温度（発熱量）にばらつきが生じるからである。リーク欠陥基板の種類が異なると、配線の電気抵抗率、線幅または膜厚が異なるため、上昇温度（発熱量）はばらついてしまう。また、基板上の配線はいずれも同一のものではなく、場所により配線の線幅および膜厚が異なるため、短絡箇所（基板上の場所）によっても、上昇温度（発熱量）はばらついてしまう。短絡は、基板製造途中に混入した導電性の異物、配線層の成膜工程での膜残り、または、静電気破壊等の様々な要因によって生じるため、短絡箇所自身の電気抵抗値は短絡の発生ごとに大きく異なり、したがって、上昇温度（発熱量）にばらつきが生じる。
　そのため、いずれのリーク欠陥基板に同じ電圧値の電圧を印加したとしても、上記理由により上昇温度（発熱量）にばらつきが生じるため、発熱しているリーク欠陥箇所を安定して検出することは困難である。
　本発明は、上記の課題に鑑みて為されたものであり、その目的は、抵抗検査により事前に測定した抵抗値に基づいて特定した電圧をリーク欠陥基板上の短絡経路に印加することにより、リーク欠陥基板の種類、短絡箇所（リーク欠陥基板上の場所）、または、短絡箇所自身の抵抗値などに関わらず、リーク欠陥基板上の短絡経路における発熱量が一定になり、赤外線検査において安定してリーク欠陥箇所を特定することができる方法および装置、並びに半導体基板の製造方法を提供することにある。
　そこで、上記の課題を解決するために、本発明に係わる配線欠陥検査方法は、
　半導体基板に設けられた配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の該配線短絡部を含む短絡経路に、該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、該短絡経路を発熱させる発熱工程と、
　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含むことを特徴としている。
　上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　また本発明に係わる配線欠陥検査装置は、上記の課題を解決するために、
　半導体基板に設けられた配線の予め測定された抵抗値を取り込むデータ取り込み部と、
　上記配線に電圧を印加する電圧印加部と、
　上記電圧印加部を制御する制御部と、
　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
　上記制御部は、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする。
　上記の構成によれば、予め測定された配線の抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　また、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。
　また本発明に係わる別の配線欠陥検査装置は、上記の課題を解決するために、
　半導体基板に設けられた配線に電圧を印加する電圧印加部と、
　上記配線の抵抗値を測定する抵抗測定部と、
　上記電圧印加部を制御する制御部と、
　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
　上記制御部は、上記抵抗測定部によって測定された抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴としている。
　上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　さらに、配線欠陥検査装置自身が配線の抵抗値を測定するため、抵抗値を測定する装置を別途必要としなくなるため、装置台数を削減することができる。
　また本発明に係る半導体基板の製造方法は、基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
　上記半導体基板に設けられた上記配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の当該配線短絡部を含む短絡経路に、当該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、当該短絡経路を発熱させる発熱工程と、
　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、当該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含むことを特徴としている。
　以上のように、本発明に係わる配線欠陥検査方法および配線欠陥検査装置により、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
本発明の実施形態に係わる配線欠陥検査装置の構成を示すブロック図と、液晶パネルを有するマザー基板の構成を示す斜視図である。 上記配線欠陥検査装置の構成を示す斜視図である。 本発明の実施形態において用いられる液晶パネルおよびプローブの平面図である。 本発明の実施形態に係わる配線欠陥検査方法を示すフローチャートである。 本発明の実施形態において用いられる画素部の欠陥を示す模式図である。 本発明の実施形態において用いられる短絡経路を示す模式図である。
　〔実施形態１〕
　本発明に係わる配線欠陥検査方法の一実施形態について、図１～図５を参照して説明する。
　図１の（ａ）は、本実施形態における配線欠陥検査方法を行う配線欠陥検査装置１００の構成を示すブロック図であり、図１の（ｂ）は、配線欠陥検査装置１００を用いて配線欠陥検査される対象であるマザー基板１（半導体基板）の斜視図である。
　配線欠陥検査装置１００は、図１の（ｂ）に示すマザー基板１上に形成された複数の液晶パネル２（半導体基板）において配線等の欠陥を検査することができる。そのため、配線欠陥検査装置１００は、液晶パネル２と導通させるためのプローブ３、および、プローブ３を各液晶パネル２上に移動させるプローブ移動手段４を備えている。また配線欠陥検査装置１００は、赤外線画像を取得するための赤外線カメラ５、および、赤外線カメラ５を液晶パネル２上において移動させるカメラ移動手段６を備えている。更に配線欠陥検査装置１００は、プローブ移動手段４およびカメラ移動手段６を制御する主制御部７（制御部）を備えている。
　上記プローブ３には、液晶パネル２の配線間の抵抗を測定するための抵抗測定部８、および、液晶パネル２の配線間に電圧を印加するための電圧印加部９が接続されている。これら抵抗測定部８および電圧印加部９は、主制御部７により制御されている。
　上記主制御部７は、配線間の抵抗値および画像データを記憶するデータ記憶部１０に接続されている。
　図２は、本実施形態における配線欠陥検査装置１００の構成を示す斜視図である。配線欠陥検査装置１００は、図２に示すように、基台上にアライメントステージ１１が設置されており、アライメントステージ１１にはマザー基板１が載置できるように構成されている。マザー基板１が載置されたアライメントステージ１１は、プローブ移動手段４およびカメラ移動手段６のＸＹ座標軸と平行に位置調整される。このとき、アライメントステージ１１の位置調整には、アライメントステージ１１の上方に設けられた、マザー基板１の位置を確認するための光学カメラ１２が用いられる。
　上記プローブ移動手段４は、アライメントステージ１１の外側に配置されたガイドレール１３ａにスライド可能に設置されている。また、プローブ移動手段４の本体側にもガイドレール１３ｂおよび１３ｃが設置されており、マウント部１４ａがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に移動できるように設置されている。このマウント部１４ａには、液晶パネル２に対応したプローブ３が搭載されている。
　上記カメラ移動手段６は、プローブ移動手段４の外側に配置されたガイドレール１３ｄにスライド可能に設置されている。また、カメラ移動手段６の本体にもガイドレール１３ｅおよび１３ｆが設置されており、３箇所のマウント部１４ｂ、１４ｃ、および１４ｄがこれらのガイドレール１３に沿ってＸＹＺの各座標方向に別々に移動することができる。
　マウント部１４ｃにはマクロ計測用の赤外線カメラ５ａが搭載され、マウント部１４ｂにはミクロ計測用の赤外線カメラ５ｂが搭載され、また、マウント部１４ｄには光学カメラ１６が搭載されている。
　マクロ計測用の赤外線カメラ５ａは、視野が５２０×４０５ｍｍ程度まで広げられたマクロ計測が可能な赤外線カメラである。マクロ計測用の赤外線カメラ５ａは、視野を広げるため、例えば、４台の赤外線カメラを組み合わせて構成されている。すなわち、マクロ計測用の赤外線カメラ１台当たりの視野は、マザー基板１の概ね１／４になっている。
　また、ミクロ計測用の赤外線カメラ５ｂは、視野が３２×２４ｍｍ程度と小さいが高分解能の撮影が行えるミクロ計測が可能な赤外線カメラである。
　なお、カメラ移動手段６には、マウント部を追加して、欠陥箇所を修正するためのレーザ照射装置を搭載することもできる。レーザ照射装置を搭載することにより、欠陥部の位置を特定した後、欠陥部にレーザを照射することにより連続して欠陥修正を行うことができる。
　プローブ移動手段４およびカメラ移動手段６は、それぞれが別々のガイドレール１３ａおよび１３ｄに設置されている。そのため、アライメントステージ１１の上方をＸ座標方向に、互いに干渉されずに移動することができる。これにより、液晶パネル２にプローブ３を接触させた状態のまま、赤外線カメラ５ａ、５ｂ、および光学カメラ１６を液晶パネル２上に移動させることができる。
　図３（ａ）は、マザー基板１に形成されている複数の液晶パネル２のうちの１つの液晶パネル２の平面図である。各液晶パネル２には、図３（ａ）に示すように、走査線および信号線が交差する各交点にＴＦＴが形成された画素部１７、および、走査線および信号線をそれぞれ駆動する駆動回路部１８が形成されている。液晶パネル２の縁部には、端子部１９ａ～１９ｄが設置されており、端子部１９ａ～１９ｄは画素部１７または駆動回路部１８の配線と繋がっている。
　なおこの液晶パネル２は、透明基板上に、ゲート電極、半導体膜、ソース電極、ドレイン電極、保護膜、および透明電極が形成されることで作製されている。以下にこの液晶パネル２の具体的な製造方法について一例を挙げて説明する。
　まず、透明基板全体に、スパッタリング法により、例えばチタン膜、アルミニウム膜およびチタン膜等の金属膜を順に成膜し、その後、フォトリソグラフィによりパターニングして、ゲート配線、ゲート電極および容量配線を例えば４０００Å程度の厚さで形成する。
　続いて、ゲート配線、ゲート電極および容量配線が形成された基板全体に、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜等を成膜し、ゲート絶縁膜を厚さ４０００Å程度に形成する。
　さらに、ゲート絶縁膜が形成された基板全体に、プラズマＣＶＤ法により、真性アモルファスシリコン膜、および、リンがドープされたｎ＋アモルファスシリコン膜を連続して成膜する。その後、これらのシリコン膜をフォトリソグラフィによりゲート電極上に島状にパターニングして、厚さ２０００Å程度の真性アモルファスシリコン層、および厚さ５００Å程度のｎ＋アモルファスシリコン層が積層された半導体膜を形成する。
　そして、上記半導体膜が形成された基板全体に、スパッタリング法により、アルミニウム膜およびチタン膜等を成膜した後に、フォトリソグラフィによりパターニングして、ソース配線、ソース電極、導電膜、ドレイン電極をそれぞれ厚さ２０００Å程度に形成する。
　続いて、ソース電極およびドレイン電極をマスクとして上記半導体膜のｎ＋アモルファスシリコン層をエッチングすることにより、チャネル部をパターニングして、ＴＦＴを形成する。
　さらに、ＴＦＴが形成された基板全体に、スピンコート法により、例えば、アクリル系の感光性樹脂を塗布し、その塗布された感光性樹脂をフォトマスクを介して露光する。その後、上記露光した感光性樹脂を現像することにより、ドレイン電極上に層間絶縁膜を厚さ２μｍ～３μｍ程度に形成する。続いて、層間絶縁膜にコンタクトホールを各画素毎に形成する。
　次に、層間絶縁膜上の基板全体に、スパッタリング法により、ＩＴＯ膜を成膜し、その後、フォトリソグラフィによりパターニングして、透明電極を厚さ１０００Å程度に形成する。
　以上のようにして、液晶パネル２（半導体基板）を形成することができる。
　なお、以上の製造方法の一例は、マザー基板１（半導体基板）に対して適用することができ、大型の透明基板を用いて、複数（例えば図１（ｂ）では８つ）の液晶パネルが形成される領域に上述の各過程を適用してゲート電極などを形成し、透明電極を形成した後に、以下に説明する配線欠陥検査方法を実施して、欠陥が検出されたものについては欠陥の修復を行ない、必要に応じて再度配線欠陥検査方法を実施して欠陥の無い良品を製造し、欠陥が検出されなかったものについてはその時点で良品とする。そして、例えば、その後工程として、各液晶パネルをマザー基板から分離して、１つの液晶パネルとして製造を完了することができる。欠陥修復は、例えばレーザを照射して短絡部分を切断する方法があるがこれに限定されるものではない。
　図３（ｂ）は、液晶パネル２に設置された端子部１９ａ～１９ｄと導通させるためのプローブ３の平面図である。プローブ３は、図３（ａ）に示す液晶パネル２の大きさとほぼ同じ大きさの枠状の形状を成しており、液晶パネル２に設置された端子部１９ａ～１９ｄに対応した複数のプローブ針２１ａ～２１ｄを備えている。
　複数のプローブ針２１ａ～２１ｄは、スイッチングリレー（図示なし）を介して、プローブ針２１の一本ずつを個別に図１の（ａ）に示す抵抗測定部８および電圧印加部９に接続することができる。このため、プローブ３は、端子部１９ａ～１９ｄに繋がる複数の配線を選択的に接続させたり、複数の配線をまとめて接続させたりすることができる。
　また、プローブ３は、液晶パネル２とほぼ同じ大きさの枠の形状を成している。そのため、端子部１９ａ～１９ｄおよびプローブ針２１ａ～２１ｄの位置を合わせる際に、プローブ３の枠の内側から光学カメラ１６を用いて該位置を確認することができる。
　上記のように、本実施形態に係わる配線欠陥検査装置１００は、プローブ３、および、プローブ３と接続された抵抗測定部８を備えており、プローブ３を液晶パネル２に導通させて、それぞれの配線の抵抗値および隣接する配線間の抵抗値などを測定することができる。
　また、本実施形態に係わる配線欠陥検査装置１００は、プローブ３、プローブ３と接続された電圧印加部９、および、赤外線カメラ５ａおよび５ｂを備えている。そして、プローブ３を介して液晶パネル２の配線または配線間に電圧を印加し、欠陥部に電流が流れることによる発熱を赤外線カメラ５ａおよび５ｂを用いて計測し、欠陥部の位置を特定することができる。
　したがって、本実施形態に係わる配線欠陥検査装置１００によれば、１台の検査装置により、抵抗検査および赤外線検査を兼用して行うことができる。
　図４は、本実施形態に係わる配線欠陥検査装置１００を用いた配線欠陥検査方法のフローチャートである。本実施形態に係わる配線欠陥検査方法は、図４に示すように、マザー基板１に形成された複数の液晶パネル２について、ステップＳ１～ステップＳ９のステップにより、順次、配線欠陥検査が実施される。
　ステップＳ１において、配線欠陥検査装置１００のアライメントステージ１１にマザー基板１が載置され、ＸＹ座標軸と平行になるように基板の位置が調整される。
　ステップＳ２において、プローブ移動手段４によりプローブ３が検査対象となる液晶パネル２の上部に移動され、プローブ針２１ａ～２１ｄが液晶パネル２の端子部１９ａ～１９ｄと接触する。
　ステップＳ３において、各種欠陥のモードに対応して、抵抗検査するための配線または配線間が選択され、導通させるプローブ針２１の切り替えが行われる。
　ステップＳ４（抵抗値測定工程）において、抵抗検査が行われる。ステップＳ４では、選択された配線または配線間の抵抗値が測定され、該抵抗値と、欠陥が無い場合の抵抗値との比較により欠陥の有無が検査される。
　そして、当該検査の結果により欠陥が有ると判明した場合は、測定された該抵抗値がデータ記憶部１０に記憶される。
　ここで図５（ａ）～（ｃ）では、一例として、画素部１７に生じる欠陥部２３（配線短絡部）の位置を模式的に示している。
　図５（ａ）は、例えば、走査線および信号線のように、配線Ｘおよび配線Ｙが上下に交差する液晶パネルにおいて、当該交差部分において配線Ｘと配線Ｙとが短絡している欠陥部２３を示している。導通させるプローブ針２１を、図３に示した２１ａと２１ｄとの組または２１ｂと２１ｃとの組に切り替え、配線Ｘ１～Ｘ１０および配線Ｙ１～Ｙ１０に関して１対１で配線間の抵抗値を測定することにより、欠陥部２３の有無と位置を特定することができる。
　図５（ｂ）は、例えば、走査線および補助容量線のような、隣接する配線Ｘの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ｂの奇数番と２１ｄの偶数番との組に切り替えて、配線Ｘ１～Ｘ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定することができる。そして、検査の結果により欠陥が有ると判明した場合、測定された該抵抗値がデータ記憶部１０に記憶される。
　図５（ｃ）は、例えば、信号線および補助容量線のような、隣接する配線Ｙの配線間において短絡した欠陥部２３を示している。このような欠陥部２３は、導通させるプローブ針２１を、２１ａの奇数番と２１ｃの偶数番との組に切り替えて、配線Ｙ１～Ｙ１０の隣り合う配線間の抵抗値を測定することにより、欠陥部２３の有る配線を特定できる。そして、検査の結果により欠陥が有ると判明した場合、測定された該抵抗値がデータ記憶部１０に記憶される。
　ステップＳ５において、ステップＳ４において検査された欠陥部２３の有無により、赤外線検査を行うか否かが判断される。欠陥部２３が有る場合は赤外線検査を行うためにステップＳ６に移行し、欠陥部２３がない場合は赤外線検査を行わずにステップＳ８に移行する。このステップＳ５は、抵抗値測定工程の一部であるといえる。
　例えば、図５（ａ）に示すように、配線Ｘおよび配線Ｙが交差する箇所において欠陥部２３が生じる場合は、配線間の抵抗検査により、配線Ｘ４および配線Ｙ４に異常が検出されるので、欠陥部２３の位置まで特定することができる。そのため、図５（ａ）に示す欠陥部２３の場合は、その位置を赤外線検査により特定（ステップＳ６）することを必ずしも要しない。つまり、配線Ｘと配線Ｙのすべての組み合わせ毎に抵抗検査するのであれば、位置特定もできるので、赤外線検査は不要となる。しかし、組み合わせ数は膨大であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、配線Ｘが１０８０本、配線Ｙが１９２０なので、全組み合わせは約２０７万となる。このような組み合わせ毎に抵抗検査をすると、タクトが長時間となり、検査処理能力が大幅に低くなってしまい、現実的ではない。そのため、配線Ｘと配線Ｙのすべての組み合わせをいくつかにまとめて抵抗検査をすることで、抵抗検査回数を削減できる。例えば、一つにまとめた配線Ｘと、一つにまとめた配線Ｙとの間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検査により特定することが必要となる。
　一方、図５（ｂ）または図５（ｃ）のように、隣接する配線間において欠陥部２３が生じる場合は、一対の配線、例えば、配線Ｘ３と配線Ｘ４との間に欠陥部が有ることは特定できる。しかし、その配線の長さ方向においては欠陥部２３の位置は特定できないため、欠陥部２３の位置を赤外線検査により特定することが必要となる。
　隣り合う配線間の抵抗検査は膨大な数であるため長時間を要する。例えば、フルハイビジョン用液晶パネルの場合、隣り合う配線Ｘ間の抵抗検査回数は１０７９、隣り合う配線Ｙ間の抵抗検査回数は１９１９となる。図５（ｂ）の場合のような隣り合う配線Ｘ間の抵抗検査の場合、すべてのＸ奇数番と、すべてのＸ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。図５（ｃ）の場合のような隣り合う配線Ｙ間の抵抗検査の場合、すべてのＹ奇数番と、すべてのＹ偶数番との間で抵抗検査を行えば、この抵抗検査回数はわずか１回となる。しかしながら、抵抗検査により、配線間の短絡を検出することはできるが、位置を特定することはできない。そのため、欠陥部２３の位置を赤外線検査により特定することが必要となる。
　ステップＳ６（発熱工程）において、赤外線検査が必要と判断された液晶パネル２に関して赤外線検査が行われる。
　本発明は、ステップＳ４においてデータ記憶部１０に記憶された抵抗値に基づいて電圧値を設定し、該電圧値の電圧が電圧印加部９により上記液晶パネル２に印加される点が、特徴である。
　具体的には、本実施形態では、ステップＳ４において取得した抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を、上記液晶パネル２に印加する。すなわち、ステップＳ６では、印加電圧Ｖ（ボルト）を以下の式（１）；
Figure JPOXMLDOC01-appb-M000001
と設定する。
　ここで、単位時間当たりの発熱量Ｊ（ジュール）は、以下の式（２）；
Figure JPOXMLDOC01-appb-M000002
と表されるから、上記式（１）および（２）より、単位時間当たりの発熱量Ｊは以下の式（３）；
Figure JPOXMLDOC01-appb-M000003
と表される。
　すなわち、式（１）に基づいて、抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を液晶パネル２に印加することにより、単位時間当たりの発熱量を一定にすることができる。
　したがって、基板の種類または基板上における欠陥部２３の発生場所等の短絡原因により、欠陥部２３を含む短絡経路の抵抗値は大きく変動するが、本実施形態のステップＳ６を行うことにより、単位時間当たりの発熱量を一定にすることができる。
　ステップＳ６の電圧調整は、図１に示す主制御部７が電圧印加部９を制御して行う。
　ステップＳ７（位置特定工程）において、上記電圧が印加されることにより電流が生じて発熱した欠陥部２３からの赤外光を検出するために、赤外線カメラを用いて欠陥部２３を撮影する。本実施形態では、マクロ計測用の赤外線カメラ５ａと、ミクロ計測用の赤外線カメラ５ｂとを備え、まずは液晶パネル２の広範囲を視野内に収めることができるマクロ計測用の赤外線カメラ５ａを用いて、必要に応じてマクロ計測用の赤外線カメラ５ａを走査して欠陥部２３の位置を特定する。続いて、必要に応じて、発熱部の周辺をミクロ計測用の赤外線カメラ５ｂを用いて計測してもよい。マクロ計測用の赤外線カメラ５ａにより、発熱部の位置が特定されているため、ミクロ計測用の赤外線カメラ５ｂの視野内に、発熱部が位置するように、カメラを移動させることができ、欠陥部２３の座標位置を高精度に特定したり、あるいは修正に必要な形状等の情報についての計測を行うことができる。なお、本実施形態では、マクロ計測用の赤外線カメラ５ａと、ミクロ計測用の赤外線カメラ５ｂとを備えて２段階での撮影を行っているが、本発明はこれに限定されるものではなく、１つの赤外線カメラを用いて１段階での撮影を行う構成であってもよい。あるいは、後述する変形例のような撮影ステップを実施してもよい。
　ここで、上記短絡経路は、配線部分と欠陥部２３とから構成されているので、短絡経路の発熱量Ｊは、配線部分の発熱量Ｊ１と、欠陥部２３の発熱量Ｊ２とから構成される。
　そして、以下のように；
　（ａ）欠陥部２３の抵抗値が比較的小さい場合、この欠陥部２３の発熱量Ｊ２は小さくなる。しかし、上述のように短絡経路の発熱量Ｊは一定であるので、欠陥部２３の発熱量Ｊ２が小さくなることにより、配線部分の発熱量Ｊ１が大きくなる。したがって、赤外線画像には、よく発熱している配線部分を容易に認識することができる。そして、この認識された部分を更に解析して、配線と配線とが短絡している部分を特定することにより、欠陥部２３を検出することができる。
　（ｂ）欠陥部２３の抵抗値が比較的大きい場合、この欠陥部２３の発熱量Ｊ２は大きくなる。この場合、上述のように短絡経路の発熱量Ｊは一定であるので、欠陥部２３の発熱量Ｊ２が大きくなることにより、配線部分の発熱量Ｊ１が小さくなる。したがって、赤外線画像には、よく発熱している欠陥部２３を容易に認識することができる。
　（ｃ）欠陥部２３の抵抗値が小さくもなく大きくもない場合、上述のように、短絡経路の発熱量Ｊは一定であるので、欠陥部２３も配線部分も同程度に発熱することになる。したがって、赤外線画像から、欠陥部２３も配線部分も容易に認識することができる。
　以上の（ａ）から（ｃ）により、欠陥部２３または配線部の何れかは十分に発熱するため、撮影された赤外線画像において、電流が流れる欠陥部２３または配線部の温度が周辺よりも高く表示される。これにより、容易に欠陥部２３の位置が特定される。特定された該位置は、データ記憶部１０に記憶される。
　ステップＳ８において、検査中の液晶パネル２について、各種欠陥モードの全検査が終了しているか否かが判断され、未検査の欠陥モードがある場合、ステップＳ３に戻る。そして、次の欠陥モードに合わせてプローブ３の接続が切り替えられ、欠陥検査が繰り返される。ここで、欠陥モードとは、図５に示したような欠陥部２３の種類である。図５では、３つの欠陥モードを示している。すなわち、図５（ａ）の配線Ｘと配線Ｙとの短絡欠陥モード、図５（ｂ）の配線Ｘ間の短絡欠陥モード、図５（ｃ）の配線Ｙ間の短絡欠陥モードである。
　ステップＳ９において、検査中のマザー基板１について、全ての液晶パネル２の欠陥検査が終了しているか否かが判断され、未検査の液晶パネル２が残っている場合、ステップＳ２に戻る。そして、次の検査対象となる液晶パネル２にプローブが移動されて、欠陥検査が繰り返される。
　（本実施形態の作用効果）
　本実施形態によれば、抵抗検査により欠陥の有無を判断し、欠陥が有ると判断された場合は液晶パネル２の短絡経路における抵抗値が取得される。さらに、該抵抗値に基づいて特定された電圧を液晶パネル２に印加することにより、欠陥部２３または配線部の何れかが十分に発熱するため、赤外線検査の際に欠陥の位置を容易に認識することができる。
　また、本実施形態に係わる配線欠陥検査方法を用いれば、欠陥部２３および配線部の発熱量が足りずに欠陥部２３の位置が分からないということはない。更に、高電圧がかかりすぎて欠陥部２３が焼き切れてしまったりすることもないため、赤外線検査の際に欠陥部２３の位置を安定して特定することができる。
　（変形例）
　本実施形態では、図１に示すように、配線の抵抗値を測定する抵抗測定部８が設けられた構成について説明したが、本発明はこれに限定されるものではなく、配線の予め測定された抵抗値を取り込むデータ取り込み部（不図示）を備えた構成として、主制御部７は、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっていてもよい。
　このように構成することによって、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。
　〔実施形態２〕
　本発明に係わる他の実施形態について説明する。
　この実施形態においては、実施形態１における装置と同様の装置を用い、印加電圧Ｖ（ボルト）が実施形態１と異なるよう、以下のように設定する。
　上述の実施形態１では、ステップＳ６において、ステップＳ４において取得した抵抗値の平方根に比例する印加電圧Ｖ（ボルト）を液晶パネル２に印加する。これに対して、本実施形態では、ステップＳ４において取得した抵抗値に比例する印加電圧Ｖ（ボルト）を、液晶パネル２（図１の（ｂ）および図２）に印加する。
　具体的には、本実施形態のステップＳ６では、印加電圧Ｖ（ボルト）を以下の式（４）；
Figure JPOXMLDOC01-appb-M000004
と設定する。ここで、電流Ｉ（アンペア）は次の式（５）；
Figure JPOXMLDOC01-appb-M000005
となる。つまり、印加電圧を適切に定めることにより、電流を一定にすることができる。
　ここで、基板に形成された配線の抵抗値Ｒは、次の式（６）；
Figure JPOXMLDOC01-appb-M000006
であり、電気抵抗率ρおよび断面積Ａは、配線の種類および場所によって決まっている定数である。したがって、単位長さ当たりの配線の抵抗値Ｒ／Ｌ＝ρ／Ａも定数となる。すなわち、配線の種類および場所ごとに付与した番号をｉとすると、配線ｉの単位長さ当たりの抵抗値ｒ（ｉ）は、次の式（７）；
Figure JPOXMLDOC01-appb-M000007
と表される。
　したがって、配線ｉの単位長さ当たりの配線ｉの発熱量は、上記式（２）、（５）および（７）より、次の式（８）；
Figure JPOXMLDOC01-appb-M000008
となる。
　ここで、図６は、短絡経路を説明するための図であり、薄膜トランジスタ基板の電気的配線図の一例である。図６の薄膜トランジスタ基板は、ガラス基板上に走査線（配線）３１～３５と信号線（配線）４１～４５が格子状に配置され、各交点には図示しない薄膜トランジスタおよび透明画素電極が接続された、全体で５×５画素が形成された基板である。この薄膜トランジスタ基板と、図示しない共通電極基板とを平行に配置して、その間に液晶が封入したものが、液晶パネルである。また、薄膜トランジスタ基板には、図６に示すように、走査線の各引き出し線３１ｐ～３５ｐの先端部を共通線３０により共通に接続して静電破壊を防止するようにしている。信号線についても同様である。図６に示す薄膜トランジスタ基板では、走査線３３と信号線４３との間に、短絡箇所５０が形成されている。このような薄膜トランジスタ基板において、短絡経路が引き出し線３３ｐ→走査線３３→短絡箇所５０→信号線４３→引き出し線４３ｐのように分けられた場合を考えると、単位長さ当たりの走査線３３および信号線４３の発熱量を、それぞれ一定にすることができる。
　したがって、短絡箇所の電気抵抗の大小に関わらず、あらかじめ定数ｍを適切に定めておくことにより、赤外線画像により、走査線３３および信号線４３を安定して認識することができる。
　そして、この認識された配線部分を更に解析して、走査線３３と信号線４３とが短絡している部分を特定することにより、短絡箇所を特定することができる。もし、短絡箇所の抵抗値が高い場合、短絡箇所の発熱量が大きくなるため、赤外線画像から短絡箇所を容易に特定することができる。
　また、配線の抵抗値に基づいて電圧を定めるには、主制御部７が上記式（１）ないしは式（４）を計算する処理をその都度実行すればよい。あるいは、抵抗値と電圧との関係を予めテーブルにして記憶しておき、主制御部７がこのテーブルをその都度参照して、抵抗値から電圧を定めればよい。
　以上のように、本実施形態の配線欠陥検査方法および配線欠陥検査装置によっても、実施形態１と同様に、欠陥を赤外線画像により認識することができる。
　なお、本発明は上述した各実施形態に限定されるものではない。当業者は、請求項に示した範囲内において、本発明をいろいろと変更できる。すなわち、請求項に示した範囲内において、適宜変更された技術的手段を組み合わせれば、新たな実施形態が得られる。すなわち、発明の詳細な説明の項においてなされた具体的な実施形態は、あくまでも、本発明の技術内容を明らかにするものであって、そのような具体例にのみ限定して狭義に解釈されるべきものではなく、本発明の精神と次に記載する請求の範囲内で、いろいろと変更して実施することができるものである。
　（本発明の総括）
　本発明に係わる配線欠陥検査方法は、
　半導体基板に設けられた配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の該配線短絡部を含む短絡経路に、該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、該短絡経路を発熱させる発熱工程と、
　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含むことを特徴としている。
　上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　また、本発明に係わる配線欠陥検査方法の一形態は、上記の構成に加えて、
　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値が大きいほど、高くする、ことが好ましい。
　これにより、半導体基板（リーク欠陥基板）における発熱量が一定になる。
　また、本発明に係わる配線欠陥検査方法の一形態は、上記の構成に加えて、
　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値の平方根に比例する値の電圧である、ことが好ましい。
　これにより、半導体基板（リーク欠陥基板）における発熱量が一定になる。
　また、本発明に係わる配線欠陥検査方法の一形態は、上記の構成に替えて、
　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値に比例する値の電圧であってもよい。
　この構成によっても、半導体基板（リーク欠陥基板）における発熱量が一定になる。
　また本発明に係わる配線欠陥検査装置は、上記の課題を解決するために、
　半導体基板に設けられた配線の予め測定された抵抗値を取り込むデータ取り込み部と、
　上記配線に電圧を印加する電圧印加部と、
　上記電圧印加部を制御する制御部と、
　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
　上記制御部は、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする。
　上記の構成によれば、予め測定された配線の抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　また、抵抗測定を別装置において実施するため、抵抗測定と赤外線カメラ撮像を並行して動作することができ、処理能力を向上させることが可能となる。
　また本発明に係わる配線欠陥検査装置は、上記の課題を解決するために、
　半導体基板に設けられた配線に電圧を印加する電圧印加部と、
　上記配線の抵抗値を測定する抵抗測定部と、
　上記電圧印加部を制御する制御部と、
　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
を備えており、
　上記制御部は、上記抵抗測定部によって測定された抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴としている。
　上記の構成によれば、抵抗検査によって事前に取得された抵抗値に基づいて特定された電圧を、半導体基板（リーク欠陥基板）に印加することにより、該半導体基板（リーク欠陥基板）における発熱量が一定になり、赤外線カメラを用いる赤外線検査により温度上昇を確実に確認することができ、短絡部を特定することができる。また、印加電圧が高すぎて欠陥部を焼き切ってしまうことがないため、短絡部を安定して特定することができる。
　さらに、配線欠陥検査装置自身が配線の抵抗値を測定するため、抵抗値を測定する装置を別途必要としなくなるため、装置台数を削減することができる。
　また本発明に係る半導体基板の製造方法は、基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
　上記半導体基板に設けられた上記配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の当該配線短絡部を含む短絡経路に、当該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、当該短絡経路を発熱させる発熱工程と、
　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、当該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
を含むことを特徴としている。
　本発明は、液晶パネルなどの配線を有する半導体基板の配線状態の検査に用いることができる。
１　　マザー基板（半導体基板）
２　　液晶パネル（半導体基板）
３　　プローブ
４　　プローブ移動手段
５ａ、５ｂ　　赤外線カメラ
６　　カメラ移動手段
７　　主制御部（制御部）
８　　抵抗測定部
９　　電圧印加部
１０　　データ記憶部
１１　　アライメントステージ
１２、１６　　光学カメラ
１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ　　ガイドレール
１４ａ、１４ｂ、１４ｄ、１４ｄ　　マウント部
１７　　画素部
１８　　駆動回路部
１９ａ、１９ｂ、１９ｃ、１９ｄ　　端子部
２１ａ、２１ｂ、２１ｃ、２１ｄ　　プローブ部
２３　　欠陥部（配線短絡部）
３０、４０ａ、４０ｂ　　共通線
３１、３２、３３、３４、３５　　走査線
３１ｐ、３２ｐ、３３ｐ、３４ｐ、３５ｐ　　走査線引出線
４１、４２、４３、４４、４５　　信号線
４１ｐ、４２ｐ、４３ｐ、４４ｐ、４５ｐ　　信号線引出線
５０　　短絡箇所
１００　　配線欠陥検査装置

Claims (7)

  1. 　半導体基板に設けられた配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
    　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の該配線短絡部を含む短絡経路に、該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、該短絡経路を発熱させる発熱工程と、
    　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
    を含むことを特徴とする配線欠陥検査方法。
  2. 　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値が大きいほど、高くするように調整する、
    ことを特徴とする請求項１に記載の配線欠陥検査方法。
  3. 　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値の平方根に比例する値の電圧である、
    ことを特徴とする請求項２に記載の配線欠陥検査方法。
  4. 　上記発熱工程において上記配線に印加される上記電圧は、上記抵抗値に比例する値の電圧である、
    ことを特徴とする請求項２に記載の配線欠陥検査方法。
  5. 　半導体基板に設けられた配線の予め測定された抵抗値を取り込むデータ取り込み部と、
    　上記配線に電圧を印加する電圧印加部と、
    　上記電圧印加部を制御する制御部と、
    　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
    を備えており、
    　上記制御部は、上記データ取り込み部によって取り込まれた抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする配線欠陥検査装置。
  6. 　半導体基板に設けられた配線に電圧を印加する電圧印加部と、
    　上記配線の抵抗値を測定する抵抗測定部と、
    　上記電圧印加部を制御する制御部と、
    　上記制御部による制御を受けた電圧印加によって発熱した半導体基板から赤外線を検出する赤外線カメラと、
    を備えており、
    　上記制御部は、上記抵抗測定部によって測定された抵抗値に基づいて、上記発熱のための印加電圧の電圧値を制御する構成となっている、ことを特徴とする配線欠陥検査装置。
  7. 　基板上に、ゲート電極、ソース電極、および、ドレイン電極のうちの少なくとも１つと、それに繋がる配線と、半導体膜とを形成して、当該配線が形成された半導体基板を形成する半導体基板形成工程と、
    　上記半導体基板に設けられた上記配線の抵抗値を測定することにより、配線短絡部の有無を判定する抵抗値測定工程と、
    　上記抵抗値測定工程において上記配線短絡部を有すると判定された半導体基板の当該配線短絡部を含む短絡経路に、当該抵抗値測定工程で測定された抵抗値に基づいて特定された電圧を印加して、当該短絡経路を発熱させる発熱工程と、
    　上記発熱工程において発熱した短絡経路を、赤外線カメラで撮影して、当該撮影の情報に基づいて上記配線短絡部の位置を特定する位置特定工程と、
    を含むことを特徴とする、半導体基板の製造方法。
PCT/JP2012/061117 2011-04-25 2012-04-25 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法 Ceased WO2012147807A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280020078.9A CN103492864B (zh) 2011-04-25 2012-04-25 布线缺陷检查方法、布线缺陷检查装置以及半导体基板的制造方法
JP2013512411A JP5705976B2 (ja) 2011-04-25 2012-04-25 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
US14/113,462 US20140062521A1 (en) 2011-04-25 2012-04-25 Wiring defect inspecting method, wiring defect inspecting apparatus, and method for manufacturing semiconductor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011097531 2011-04-25
JP2011-097531 2011-04-25

Publications (1)

Publication Number Publication Date
WO2012147807A1 true WO2012147807A1 (ja) 2012-11-01

Family

ID=47072324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/061117 Ceased WO2012147807A1 (ja) 2011-04-25 2012-04-25 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法

Country Status (5)

Country Link
US (1) US20140062521A1 (ja)
JP (1) JP5705976B2 (ja)
CN (1) CN103492864B (ja)
TW (1) TWI575235B (ja)
WO (1) WO2012147807A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103675595A (zh) * 2013-12-11 2014-03-26 广州兴森快捷电路科技有限公司 线路板内外层线路的短路探测方法
JP2014095597A (ja) * 2012-11-08 2014-05-22 Shimane Prefecture 太陽電池の電気的短絡欠陥を検出する方法及び装置
CN109167306A (zh) * 2018-10-18 2019-01-08 珠海格力电器股份有限公司 一种辅助接线方法
JP2022053511A (ja) * 2020-09-24 2022-04-05 株式会社クオルテック 配線を有する基板、機器または部品の検査装置、及び当該基板、機器の検査方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101961097B1 (ko) * 2012-09-06 2019-03-25 삼성전자 주식회사 반도체 패키지 검사 장치
KR102592921B1 (ko) * 2015-12-31 2023-10-23 삼성전자주식회사 패턴 결함 검사 방법
WO2017197632A1 (zh) * 2016-05-20 2017-11-23 华为技术有限公司 一种二维材料的缺陷识别方法以及一种基于二维材料的器件的制备方法
DE102016114146A1 (de) * 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Überprüfung von elektronischen Verbindungen
DE102016114144A1 (de) 2016-08-01 2018-02-01 Endress+Hauser Flowtec Ag Testsystem zur Prüfung von elektrischen Verbindungen von Bauteilen mit einer Leiterplatte
US11181498B2 (en) 2016-11-16 2021-11-23 3M Innovative Propperties Company Temperature-independent verifying of structural integrity of materials using electrical properties
WO2018093887A1 (en) 2016-11-16 2018-05-24 3M Innovative Properties Company Verifying structural integrity of materials
WO2018093895A1 (en) 2016-11-16 2018-05-24 3M Innovative Properties Company Suppressing thermally induced voltages for verifying structural integrity of materials
US10983081B2 (en) 2016-11-16 2021-04-20 3M Innovative Properties Company Electrode placement for verifying structural integrity of materials
US11112374B2 (en) 2016-12-16 2021-09-07 3M Innovative Properties Company Verifying structural integrity of materials
EP3555606B1 (en) 2016-12-16 2022-08-17 3M Innovative Properties Company Verifying structural integrity of materials using reference impedance
EP3555605B1 (en) 2016-12-16 2022-05-04 3M Innovative Properties Company Verifying structural integrity of materials
TWI778072B (zh) * 2017-06-22 2022-09-21 以色列商奧寶科技有限公司 用於在超高解析度面板中偵測缺陷之方法
CN109991489A (zh) * 2017-12-30 2019-07-09 深圳市泰瑞达科技有限公司 一种发热涂层组件的安全检测电路及其系统
CN109470139B (zh) * 2018-10-29 2019-07-23 东莞市微大软件科技有限公司 太阳能无网结印刷网版细栅中心线一屏测多线的方法
CN109727562B (zh) * 2019-01-25 2022-05-06 南京京东方显示技术有限公司 一种面板检测装置及检测方法
CN109831107B (zh) * 2019-02-28 2021-06-22 华为技术有限公司 一种功率变换装置以及控制功率变换装置输出阻抗的方法
TWI759724B (zh) * 2020-04-23 2022-04-01 興城科技股份有限公司 玻璃基板檢測方法
CN112540471B (zh) * 2020-12-04 2021-11-23 Tcl华星光电技术有限公司 显示面板、点灯测试方法、点灯测试装置
CN113203917B (zh) * 2021-04-25 2022-11-18 国网河南省电力公司平顶山供电公司 一种预先判断无功补偿装置导流回路发热缺陷的方法
PL246109B1 (pl) * 2022-12-22 2024-12-02 Akademia Wojsk Ladowych Imienia Generala Tadeusza Kosciuszki Panel fotowoltaiczny z czujnikiem uszkodzeń mechanicznych

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264594A (ja) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JP2003215081A (ja) * 2002-01-24 2003-07-30 Central Glass Co Ltd 板ガラスに形成された導電線の断線検査方法およびその装置
JP2005503532A (ja) * 2000-11-30 2005-02-03 キャンデゼント テクノロジーズ コーポレイション 電気短絡欠陥を赤外線検出するための方法およびシステム
JP2011002372A (ja) * 2009-06-19 2011-01-06 Espec Corp 導通劣化試験装置及び導通劣化試験方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01185454A (ja) * 1988-01-21 1989-07-25 Toshiba Corp ショート欠陥検査方法、ショート欠陥検査装置、及びショート欠陥リペア装置
KR960002145B1 (ko) * 1991-07-30 1996-02-13 가부시기가이샤 히다찌세이사구쇼 박막트랜지스터 액정기판의 검사방법 및 그 장치
JP3273973B2 (ja) * 1991-09-10 2002-04-15 フォトン・ダイナミクス・インコーポレーテッド アクティブマトリックス液晶ディスプレイ基板の検査装置およびその検査方法並びに検査装置用電気光学素子
JPH06110069A (ja) * 1992-09-29 1994-04-22 Matsushita Electric Ind Co Ltd 電子部品の欠陥修復方法および欠陥修復装置
EP0845697B1 (en) * 1995-08-07 2004-03-17 Hitachi, Ltd. Active matrix type liquid crystal display device resistant to static electricity
JP3737176B2 (ja) * 1995-12-21 2006-01-18 株式会社半導体エネルギー研究所 液晶表示装置
JP3023307B2 (ja) * 1996-03-27 2000-03-21 松下電器産業株式会社 液晶表示装置の検査方法
JPH1014099A (ja) * 1996-06-21 1998-01-16 Nec Corp 過電流検出回路
JP3163265B2 (ja) * 1997-03-03 2001-05-08 ソニーケミカル株式会社 フラットケーブルと多層基板の検査装置及び検査方法
JP3008889B2 (ja) * 1997-05-14 2000-02-14 日本電気株式会社 赤外線アレイセンサの欠陥画素選別装置
JPH1194918A (ja) * 1997-09-17 1999-04-09 Dainippon Printing Co Ltd 電極検査装置
US6509739B1 (en) * 2000-11-08 2003-01-21 Xilinx, Inc. Method for locating defects and measuring resistance in a test structure
WO2003062809A1 (en) * 2002-01-23 2003-07-31 Marena Systems Corporation Infrared thermography for defect detection and analysis
JP2009206356A (ja) * 2008-02-28 2009-09-10 Toshiba Corp 固体撮像装置およびその製造方法
CN101504494B (zh) * 2009-03-04 2010-09-22 深圳市宇顺电子股份有限公司 一种液晶显示器基板测试装置及其测试方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0264594A (ja) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd マトリクス型画像表示装置用検査装置およびその短絡検査方法、短絡欠陥修正方法、点欠陥検査方法
JPH0472552A (ja) * 1990-07-13 1992-03-06 Hitachi Ltd 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JP2005503532A (ja) * 2000-11-30 2005-02-03 キャンデゼント テクノロジーズ コーポレイション 電気短絡欠陥を赤外線検出するための方法およびシステム
JP2003215081A (ja) * 2002-01-24 2003-07-30 Central Glass Co Ltd 板ガラスに形成された導電線の断線検査方法およびその装置
JP2011002372A (ja) * 2009-06-19 2011-01-06 Espec Corp 導通劣化試験装置及び導通劣化試験方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014095597A (ja) * 2012-11-08 2014-05-22 Shimane Prefecture 太陽電池の電気的短絡欠陥を検出する方法及び装置
CN103675595A (zh) * 2013-12-11 2014-03-26 广州兴森快捷电路科技有限公司 线路板内外层线路的短路探测方法
CN109167306A (zh) * 2018-10-18 2019-01-08 珠海格力电器股份有限公司 一种辅助接线方法
JP2022053511A (ja) * 2020-09-24 2022-04-05 株式会社クオルテック 配線を有する基板、機器または部品の検査装置、及び当該基板、機器の検査方法
JP7723407B2 (ja) 2020-09-24 2025-08-14 株式会社クオルテック 配線の検査方法

Also Published As

Publication number Publication date
US20140062521A1 (en) 2014-03-06
TW201250238A (en) 2012-12-16
CN103492864B (zh) 2015-03-11
TWI575235B (zh) 2017-03-21
JP5705976B2 (ja) 2015-04-22
JPWO2012147807A1 (ja) 2014-07-28
CN103492864A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP5705976B2 (ja) 配線欠陥検査方法および配線欠陥検査装置、並びに半導体基板の製造方法
JP5744212B2 (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに半導体基板の製造方法
JP5628410B2 (ja) 欠陥検査方法、欠陥検査装置、及び基板の製造方法
JP5628139B2 (ja) 配線欠陥検査方法
CN102253550B (zh) 检查液晶显示器件的方法和装置
WO2013039024A1 (ja) 配線欠陥検出方法および配線欠陥検出装置
WO2013145839A1 (ja) 欠陥検出装置
CN103988070B (zh) 缺陷检测方法以及缺陷检测装置
JP2013153350A (ja) 赤外カメラを具備する配線欠陥検出装置、および当該赤外カメラの異常を検知する異常検知方法
JP5077544B2 (ja) Ｔｆｔアレイの検査方法及びｔｆｔアレイ検査装置
JP2013250098A (ja) 配線欠陥検出方法および配線欠陥検出装置、並びに配線基板の製造方法
KR102070056B1 (ko) 유기전계발광 표시소자의 검사시스템 및 방법
JP5826690B2 (ja) 配線欠陥検出装置、配線欠陥検出方法、配線欠陥検出プログラムおよび配線欠陥検出プログラム記録媒体
JP2014153177A (ja) 検査装置および検査方法
JP2013108854A (ja) 配線欠陥検査方法および配線欠陥検査装置
JP5893436B2 (ja) 画像表示された線領域の先端位置を特定する先端位置特定方法および先端位置特定装置、並びに、短絡欠陥の位置を特定する位置特定方法および位置特定装置
JP2014025902A (ja) 欠陥検出方法、欠陥検出装置、および半導体基板の製造方法
JP2014009965A (ja) 配線欠陥検査装置、配線欠陥検査方法、及び半導体基板の製造方法
JP2006267787A (ja) 表示用パネル及びその製造方法
JP2004253631A (ja) 成膜パターン修復装置及び成膜パターン修復方法、並びに電気光学装置の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12776960

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013512411

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14113462

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12776960

Country of ref document: EP

Kind code of ref document: A1