WO2012005051A1

WO2012005051A1 - 電子部品

Info

Publication number: WO2012005051A1
Application number: PCT/JP2011/060957
Authority: WO
Inventors: 隆浩森; 博志増田
Original assignee: 株式会社村田製作所
Priority date: 2010-07-06
Filing date: 2011-05-12
Publication date: 2012-01-12
Also published as: US8629735B2; CN102971905B; TW201203685A; TWI488354B; JPWO2012005051A1; US20130106529A1; CN102971905A; JP5477469B2

Abstract

　外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる電子部品を提供することである。　主線路（ＭＬ）は、ｚ軸方向に平行な中心軸（Ａｘ１）を有する螺旋状部（Ｓｐ１）を有する。副線路（ＳＬ）は、主線路（ＭＬ）と電磁気的に結合することにより方向性結合器を構成し、かつ、ｚ軸方向に平行な中心軸（Ａｘ２）を有する螺旋状部（Ｓｐ２）を有する。外部電極（１４ａ，１４ｂ）は、積層体（１２）の端面に設けられ、かつ、主線路（ＭＬ）の両端のそれぞれに電気的に接続されている。外部電極（１４ｃ，１４ｄ）は、積層体（１２）の端面に設けられ、かつ、副線路（ＳＬ）の両端のそれぞれに電気的に接続されている。主線路（ＭＬ）が設けられている領域（Ａ１）と副線路（ＳＬ）が設けられている領域（Ａ２）とは、ｚ軸積層方向において重なっている。

Description

電子部品

　本発明は、電子部品に関し、より特定的には、方向性結合器を内蔵している電子部品に関する。

　従来の電子部品としては、例えば、特許文献１に記載のチップ型方向性結合器（以下、単に方向性結合器と称す）が知られている。該方向性結合器では、長方形状の複数の電極基板が積層されることにより積層構造体が構成されている。また、電極基板上には、主線路となるＵ字状のストリップライン電極（以下、単に主線路と称す）、及び、副線路となるＵ字状のストリップライン電極（以下、単に副線路と称す）が設けられている。ただし、主線路は、副線路とは異なる電極基板上に設けられている。すなわち、主線路及び副線路は、積層方向に並んでいる。更に、積層構造体の側面には、主線路及び副線路が接続されている外部電極が設けられている。

　ところで、特許文献１に記載の方向性結合器は、小型化しようとすると、製造が困難になるという問題を有する。より詳細には、該方向性結合器では、積層構造体の側面に外部電極が形成されている。そのため、外部電極は、マザー積層構造体をカットして積層構造体を得た後に、導電性ペーストの塗布を施すことにより形成される。よって、方向性結合器の小型化が進むと、小さな積層構造体に導電性ペーストを塗布する必要があるので、外部電極の形成が困難となる。

　また、特許文献１に記載の方向性結合器は、主線路と副線路との結合度が低いという問題を有している。より詳細には、主線路及び副線路はそれぞれ、１層の電極基板に設けられ、積層方向に互いに結合している。そのため、主線路と副線路との結合度を高くするためには主線路と副線路間の層を薄く形成し、積層方向に主線路と副線路とをできるだけ接近させればよい。しかしながら、加工上の制限により誘電体層を薄くできる限界があるため、主線路と副線路との結合度を高くできない。

特開平５－１５２８１４号公報

　そこで、本発明の目的は、外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる電子部品を提供することである。

　本発明の一形態に係る電子部品は、複数の絶縁体層が積層されることにより構成されている積層体と、積層方向に平行な第１の中心軸を有する第１の螺旋状部を有する主線路と、前記主線路と電磁気的に結合することにより方向性結合器を構成し、かつ、積層方向に平行な第２の中心軸を有する第２の螺旋状部を有する副線路と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記主線路の両端のそれぞれに電気的に接続されている第１の外部電極及び第２の外部電極と、積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記副線路の両端のそれぞれに電気的に接続されている第３の外部電極及び第４の外部電極と、を備えており、前記主線路が設けられている第１の領域と前記副線路が設けられている第２の領域とは、積層方向において重なっていること、を特徴とする。

　本発明によれば、外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる。

実施形態に係る電子部品の斜視図である。実施形態に係る電子部品の分解斜視図である。変形例に係る電子部品の外観斜視図である。第１の変形例に係る電子部品の分解斜視図である。第２の変形例に係る電子部品の分解斜視図である。第２の変形例に係る電子部品の回路図である。第３の変形例に係る電子部品の分解斜視図である。第３の変形例に係る電子部品の回路図である。第４の変形例に係る電子部品の分解斜視図である。第５の変形例に係る電子部品の分解斜視図である。

　以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構成）
　以下に、本発明の実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、実施形態に係る電子部品１０ａの斜視図である。図２は、実施形態に係る電子部品１０ａの分解斜視図である。以下、電子部品１０ａの積層方向をｚ軸方向と定義し、ｚ軸方向から平面視したときに、電子部品１０ａの長辺に沿った方向をｘ軸方向と定義し、電子部品１０ａの短辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

　電子部品１０ａは、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ～１４ｄ）、主線路ＭＬ及び副線路ＳＬを備えている。

　積層体１２は、図１に示すように、直方体状をなしており、主線路ＭＬ及び副線路ＳＬを内蔵している。積層体１２において、ｚ軸方向の正方向側及び負方向側のそれぞれに位置する面を端面Ｓ１，Ｓ２とする。また、積層体１２において、ｙ軸方向の正方向側及び負方向側のそれぞれに位置する面を上面Ｓ３及び下面Ｓ４とする。また、積層体１２において、ｘ軸方向の正方向側及び負方向側のそれぞれに位置する面を側面Ｓ５，Ｓ６とする。ここで、下面Ｓ４は、実装面である。すなわち、電子部品１０ａが回路基板に実装される際に、下面Ｓ４は、回路基板の実装面と対向する。

　積層体１２は、図２に示すように、絶縁体層１６（１６ａ～１６ｈ）がｚ軸方向の正方向側から負方向側へとこの順に並ぶように積層されることにより構成されている。これにより、積層体１２は、ｚ軸方向が回路基板の実装面と平行となるように、回路基板に実装される。絶縁体層１６はそれぞれ、長方形状をなしており、誘電体材料により作製されている。以下では、絶縁体層１６のｚ軸方向の正方向側の面を表面と称し、絶縁体層１６のｚ軸方向の負方向側の面を裏面と称す。

　外部電極１４ａ，１４ｂはそれぞれ、図２に示すように、積層体１２の端面Ｓ１に設けられている。すなわち、絶縁体層１６ａの表面に設けられている。そして、外部電極１４ａは、外部電極１４ｂよりもｘ軸方向の正方向側に位置している。外部電極１４ａ，１４ｂは、積層体１２の端面Ｓ１にのみ設けられており、積層体１２の上面Ｓ３、下面Ｓ４及び側面Ｓ５，Ｓ６には設けられていない。

　また、外部電極１４ｃ，１４ｄはそれぞれ、図２に示すように、積層体１２の端面Ｓ２に設けられている。すなわち、絶縁体層１６ｈの裏面に設けられている。そして、外部電極１４ｃは、外部電極１４ｄよりもｘ軸方向の正方向側に位置している。外部電極１４ｃ，１４ｄは、積層体１２の端面Ｓ２にのみ設けられており、積層体１２の上面Ｓ３、下面Ｓ４及び側面Ｓ５，Ｓ６には設けられていない。

　主線路ＭＬは、外部電極１４ａ，１４ｂ間に接続されており、図２に示すように、螺旋状部Ｓｐ１及びビアホール導体ｂ１，ｂ７～ｂ１２を有している。螺旋状部Ｓｐ１は、ｚ軸方向の正方向側から平面視したときに時計回りに旋回しながらｚ軸方向の正方向側から負方向側へと進行する螺旋形状をなしている信号線である。すなわち、螺旋状部Ｓｐ１は、ｚ軸方向に平行な中心軸Ａｘ１を有している。螺旋状部Ｓｐ１は、信号導体１８（１８ａ～１８ｆ）及びビアホール導体ｂ２～ｂ６を有している。

　信号導体１８はそれぞれ、導電性材料からなり、線状導体が折り曲げられて作製されている。以下では、ｚ軸方向の正方向側から平面視したときに、信号導体１８の時計回り方向の上流側の端部を上流端と呼び、信号導体１８の時計回り方向の下流側の端部を下流端と呼ぶ。

　ビアホール導体ｂ２～ｂ６はそれぞれ、絶縁体層１６ｂ～１６ｆをｚ軸方向に貫通しており、信号導体１８同士を接続している。より詳細には、ビアホール導体ｂ２は、信号導体１８ａの下流端と信号導体１８ｂの上流端とを接続している。ビアホール導体ｂ３は、信号導体１８ｂの下流端と信号導体１８ｃの上流端とを接続している。ビアホール導体ｂ４は、信号導体１８ｃの下流端と信号導体１８ｄの上流端とを接続している。ビアホール導体ｂ５は、信号導体１８ｄの下流端と信号導体１８ｅの上流端とを接続している。ビアホール導体ｂ６は、信号導体１８ｅの下流端と信号導体１８ｆの上流端とを接続している。

　ビアホール導体ｂ１は、図２に示すように、絶縁体層１６ａをｚ軸方向に貫通しており、螺旋状部Ｓｐ１のｚ軸方向の正方向側の端部（すなわち、信号導体１８ａの上流端）と外部電極１４ａとを接続している。

　ビアホール導体ｂ７～ｂ１２はそれぞれ、図２に示すように、絶縁体層１６ｆ，１６ｅ，１６ｄ，１６ｃ，１６ｂ，１６ａをｚ軸方向に貫通しており、螺旋状部Ｓｐ１のｚ軸方向の負方向側の端部（すなわち、信号導体１８ｆの下流端）と外部電極１４ｂとを接続している。ビアホール導体ｂ７～ｂ１２は、互いに接続されることにより１本のビアホール導体を構成している。以上のように、主線路ＭＬは、外部電極１４ａ，１４ｂ間に電気的に接続されている。そして、主線路ＭＬは、図２に示すように、絶縁体層１６ａ～１６ｇが設けられている領域Ａ１に設けられている。

　副線路ＳＬは、外部電極１４ｃ，１４ｄ間に接続されており、主線路ＭＬと電磁気的に結合することにより、方向性結合器を構成している。副線路ＳＬは、図２に示すように、螺旋状部Ｓｐ２及びビアホール導体ｂ２０，ｂ２１，ｂ２６～ｂ３１を有している。

　螺旋状部Ｓｐ２は、ｚ軸方向の正方向側から平面視したときに反時計回りに旋回しながらｚ軸方向の負方向側から正方向側へと進行する螺旋形状をなしている信号線である。すなわち、螺旋状部Ｓｐ２は、ｚ軸方向に平行な中心軸Ａｘ２を有している。中心軸Ａｘ２は、図２に示すように、ｚ軸方向から平面視したときに、中心軸Ａｘ１と一致している。これにより、螺旋状部Ｓｐ１と螺旋状部Ｓｐ２とは、ｚ軸方向から平面視したときに、一致した状態で重なっている。螺旋状部Ｓｐ２は、信号導体１９（１９ａ～１９ｅ）及びビアホール導体ｂ２２～ｂ２５により構成されている。

　信号導体１９はそれぞれ、導電性材料からなり、線状導体が折り曲げられて作製されている。以下では、ｚ軸方向の正方向側から平面視したときに、信号導体１９の反時計回り方向の上流側の端部を上流端と呼び、信号導体１９の反時計回り方向の下流側の端部を下流端と呼ぶ。

　ビアホール導体ｂ２２～ｂ２５はそれぞれ、絶縁体層１６ｆ，１６ｅ，１６ｄ，１６ｃをｚ軸方向に貫通しており、信号導体１９同士を接続している。より詳細には、ビアホール導体ｂ２２は、信号導体１９ａの下流端と信号導体１９ｂの上流端とを接続している。ビアホール導体ｂ２３は、信号導体１９ｂの下流端と信号導体１９ｃの上流端とを接続している。ビアホール導体ｂ２４は、信号導体１９ｃの下流端と信号導体１９ｄの上流端とを接続している。ビアホール導体ｂ２５は、信号導体１９ｄの下流端と信号導体１９ｅの上流端とを接続している。

　ビアホール導体ｂ２０，ｂ２１は、図２に示すように、絶縁体層１６ｈ，１６ｇをｚ軸方向に貫通しており、螺旋状部Ｓｐ２のｚ軸方向の負方向側の端部（すなわち、信号導体１９ａの上流端）と外部電極１４ｃとを接続している。ビアホール導体ｂ２０，ｂ２１は、互いに接続されることにより１本のビアホール導体を構成している。

　ビアホール導体ｂ２６～ｂ３１はそれぞれ、図２に示すように、絶縁体層１６ｈ，１６ｇ，１６ｆ，１６ｅ，１６ｄ，１６ｃをｚ軸方向に貫通しており、螺旋状部Ｓｐ２のｚ軸方向の正方向側の端部（すなわち、信号導体１９ｅの下流端）と外部電極１４ｄとを接続している。ビアホール導体ｂ２６～ｂ３１は、互いに接続されることにより１本のビアホール導体を構成している。以上のように、副線路ＳＬは、外部電極１４ｃ，１４ｄ間に電気的に接続されている。そして、副線路ＳＬは、図２に示すように、絶縁体層１６ｃ～１６ｈが設けられている領域Ａ２に設けられている。このように、領域Ａ１と領域Ａ２とは、ｚ軸方向において重なっている。

　また、電子部品１０ａでは、信号線路１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆと信号線路１９ｅ，１９ｄ，１９ｃ，１９ｂ，１９ａとは、同じ絶縁体層１６上に設けられている。

　以上のように構成された電子部品１０ａでは、外部電極１４ａが入力ポートとして用いられ、外部電極１４ｂがメイン出力ポートとして用いられ、外部電極１４ｃがモニタ出力ポートとして用いられ、外部電極１４ｄが５０Ω終端ポートとして用いられる。

（方向性結合器の製造方法）
　次に、電子部品１０ａの製造方法について図１及び図２を参照しながら説明する。

　まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。次に、絶縁体層１６となるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１～ｂ１２，ｂ２０～ｂ３１を形成する。ビアホール導体ｂ１～ｂ１２，ｂ２０～ｂ３１の形成時には、絶縁体層１６となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

　次に、絶縁体層１６ｂ～１６ｇとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、信号導体１８，１９を形成する。なお、信号導体１８，１９の形成の際に、ビアホールに対する導電性ペーストの充填を行ってもよい。

　また、絶縁体層１６ａとなるべきセラミックグリーンシートの表面上及び絶縁体層１６ｈとなるべきセラミックグリーンシートの裏面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極１４ａ～１４ｄを形成する。

　次に、各セラミックグリーンシートを積層する。具体的には、絶縁体層１６ａ～１６ｈとなるべきセラミックグリーンシートをｚ軸方向の正方向側から負方向側へとこの順に並ぶように１枚ずつ積層及び圧着する。以上の工程により、マザー積層体が形成される。このマザー積層体には、静水圧プレスなどにより本圧着が施される。

　次に、マザー積層体をカット刃によりカットして所定寸法の積層体１２を得る。この後、未焼成の積層体１２に脱バインダー処理及び焼成を施す。

　以上の工程により、焼成された積層体１２を得る。積層体１２には、バレル加工を施して、面取りを行う。

　最後に、外部電極１４の表面に、Ｎｉめっき／Ｓｎめっきを施す。以上の工程を経て、図１に示すような電子部品１０ａが完成する。

（効果）
　以上のように構成された電子部品１０ａでは、外部電極１４を容易に形成できる。より詳細には、電子部品１０ａでは、外部電極１４は、積層体１２の端面Ｓ１，Ｓ２に設けられている。そのため、積層前のセラミックグリーンシートに対してスクリーン印刷等の方法により外部電極１４を形成することができる。すなわち、カット後の小さな積層体１２に外部電極１４を形成する必要がない。そのため、外部電極１４を容易に形成することができる。

　また、電子部品１０ａでは、主線路ＭＬと副線路ＳＬとを高い結合度で結合させることができる。より詳細には、電子部品１０ａでは、図２に示すように、主線路ＭＬが設けられている領域Ａ１と副線路ＳＬが設けられている領域Ａ２とは、ｚ軸方向において重なっている。そのため、主線路ＭＬと副線路ＳＬとが近接している部分が長くなる。その結果、主線路ＭＬと副線路ＳＬとを高い結合度で結合させることができる。

　更に、電子部品１０ａでは、ｚ軸方向から平面視したときに、中心軸Ａｘ１と中心軸Ａｘ２とが重なっている。そのため、主線路ＭＬにて発生した電界や磁界の大半は、副線路ＳＬ内を通過し、副線路ＳＬにて発生した電界や磁界の大半は、主線路ＭＬ内を通過するようになる。その結果、主線路ＭＬと副線路ＳＬとをより高い結合度で結合させることができる。

　更に、電子部品１０ａでは、主線路ＭＬの螺旋状部Ｓｐ１を構成する信号導体１８と、副線路ＳＬの螺旋状部Ｓｐ２を構成する信号導体１９とが同じ絶縁体層上に形成されている。従って、信号導体１８、１９間の浮遊容量を減らすことができる。そのため、信号導体１８と信号導体１９とが容量性に結合し、アイソレーション特性が悪化するのを防ぐことができる。

（第１の変形例）
　以下に、第１の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図３は、変形例に係る電子部品１０ｂ～１０ｄの外観斜視図である。図４は、第１の変形例に係る電子部品１０ｂの分解斜視図である。

　電子部品１０ａでは、積層体１２には外部電極１４ａ～１４ｄが設けられている。一方、電子部品１０ｂでは、図３に示すように、外部電極１４ａ～１４ｄに加えて、外部電極１４ｅ，１４ｆが設けられている。

　更に、電子部品１０ａでは、積層体１２内には主線路ＭＬ及び副線路ＳＬのみが設けられている。一方、電子部品１０ｂでは、図４に示すように、積層体１２内には、主線路ＭＬ及び副線路ＳＬに加えて、グランド導体２２（２２ａ，２２ｂ）が設けられている。

　外部電極１４ｅは、端面Ｓ１において、外部電極１４ａ，１４ｂにより挟まれるように設けられている。一方、外部電極１４ｆは、端面Ｓ２において、外部電極１４ｃ，１４ｄにより挟まれるように設けられている。

　絶縁体層１６ａと絶縁体層１６ｂとの間には、絶縁体層１６ｉが設けられている。絶縁体層１６ｉには、ビアホール導体ｂ４１，ｂ４２が設けられている。ビアホール導体ｂ４１は、ビアホール導体ｂ１とビアホール導体ｂ２とを接続している。ビアホール導体ｂ４２は、ビアホール導体ｂ１１とビアホール導体ｂ１２とを接続している。

　また、グランド導体２２ａは、長方形状をなしており、絶縁体層１６ｉの表面に設けられている。グランド導体２２ａは、絶縁体層１６ａに設けられているビアホール導体ｂ４３により外部電極１４ｅと接続されている。ただし、ビアホール導体ｂ４１，ｂ４２とは絶縁されている。

　絶縁体層１６ｇと絶縁体層１６ｈとの間には、絶縁体層１６ｊが設けられている。絶縁体層１６ｊには、ビアホール導体ｂ４４，ｂ４５が設けられている。ビアホール導体ｂ４４は、ビアホール導体ｂ２０とビアホール導体ｂ２１とを接続している。ビアホール導体ｂ４５は、ビアホール導体ｂ３０とビアホール導体ｂ３１とを接続している。

　また、グランド導体２２ｂは、長方形状をなしており、絶縁体層１６ｊの表面に設けられている。グランド導体２２ｂは、絶縁体層１６ｊ，１６ｈに設けられているビアホール導体ｂ４６，ｂ４７により外部電極１４ｆと接続されている。ただし、ビアホール導体ｂ４４，ｂ４５とは絶縁されている。

　以上のように構成された電子部品１０ｂでは、外部電極１４ａが入力ポートとして用いられ、外部電極１４ｂがメイン出力ポートとして用いられ、外部電極１４ｃがモニタ出力ポートとして用いられ、外部電極１４ｄが５０Ω終端ポートとして用いられ、外部電極１４ｅ，１４ｆがグランドポートとして用いられる。

　以上のように構成された電子部品１０ｂでは、螺旋状部Ｓｐ１，Ｓｐ２がグランド導体２２ａ，２２ｂによりｚ軸方向の両側から挟まれている。そのため，螺旋状部Ｓｐ１，Ｓｐ２にノイズが侵入することが抑制される。

　また、グランド導体２２ａと螺旋状部Ｓｐ１との距離と、グランド導体２２ｂと螺旋状部Ｓｐ２との距離とを調整することによって、主線路ＭＬと副線路ＳＬのインピーダンスをそれぞれ所望の値に設定できる。

（第２の変形例）
　以下に、第２の変形例に係る電子部品１０ｃについて図面を参照しながら説明する。図５は、第２の変形例に係る電子部品１０ｃの分解斜視図である。図６は、第２の変形例に係る電子部品１０ｃの回路図である。

　電子部品１０ｂでは、積層体１２内には主線路ＭＬ、副線路ＳＬ及びグランド導体２２のみが設けられている。一方、電子部品１０ｃでは、図５及び図６に示すように、積層体１２内には、主線路ＭＬ、副線路ＳＬ及びグランド導体２２に加えて、コンデンサＣ１～Ｃ３が設けられている。

　絶縁体層１６ｉと絶縁体層１６ｂとの間には、絶縁体層１６ｋ，１６ｌが設けられている。絶縁体層１６ｋには、ビアホール導体ｂ４７，ｂ４８が設けられている。絶縁体層１６ｌには、ビアホール導体ｂ４９，ｂ５０が設けられている。ビアホール導体ｂ４７，ｂ４９は、ビアホール導体ｂ４１とビアホール導体ｂ２とを接続している。ビアホール導体ｂ４８，ｂ５０は、ビアホール導体ｂ４２とビアホール導体ｂ１１とを接続している。

　絶縁体層１６ｋの表面には、コンデンサ導体２４ａ，２４ｂが設けられている。コンデンサ導体２４ａ，２４ｂはそれぞれ、グランド導体２２ａと対向することにより、コンデンサＣ１，Ｃ２を構成している。また、コンデンサ導体２４ａ，２４ｂはそれぞれ、ビアホール導体ｂ４１，ｂ４２に接続されている。これにより、コンデンサＣ１，Ｃ２はそれぞれ、螺旋状部Ｓｐ１の両端と外部電極１４ｅとの間に接続されている。

　絶縁体層１６ｌの表面には、コンデンサ導体２６が設けられている。コンデンサ導体２６は、コンデンサ導体２４ａ，２４ｂと対向することにより、コンデンサＣ３を構成している。これにより、コンデンサＣ３は、図６に示すように、螺旋状部Ｓｐ１に対して並列に接続されている。

　以上のようなコンデンサＣ１～Ｃ３は、π型ローパスフィルタを構成している。これにより、主線路ＭＬにノイズが発生することを抑制できる。

（第３の変形例）
　以下に、第３の変形例に係る電子部品１０ｄについて図面を参照しながら説明する。図７は、第３の変形例に係る電子部品１０ｄの分解斜視図である。図８は、第３の変形例に係る電子部品１０ｄの回路図である。

　電子部品１０ｂでは、積層体１２内には主線路ＭＬ、副線路ＳＬ及びグランド導体２２のみが設けられている。一方、電子部品１０ｄでは、図７及び図８に示すように、積層体１２内には、主線路ＭＬ、副線路ＳＬ及びグランド導体２２に加えて、抵抗器Ｒ１，Ｒ２が設けられている。

　絶縁体層１６ｇと絶縁体層１６ｊとの間には、絶縁体層１６ｋ，１６ｌが設けられている。絶縁体層１６ｋには、ビアホール導体ｂ５１，ｂ５２及び接続導体３０が設けられている。絶縁体層１６ｌには、ビアホール導体ｂ５３，ｂ５４が設けられている。ビアホール導体ｂ５１，ｂ５３は、ビアホール導体ｂ２１とビアホール導体ｂ４４とを接続している。ビアホール導体ｂ５２，ｂ５４及び接続導体３０は、ビアホール導体ｂ３０とビアホール導体ｂ４５とを接続している。

　絶縁体層１６ｌの表面には、抵抗器Ｒ１，Ｒ２となる抵抗導体３２ａ，３２ｂが設けられている。抵抗導体３２ａ，３２ｂはそれぞれ、高抵抗材料により構成されており、ミアンダ状をなしている。抵抗導体３２ａ，３２ｂの一端はそれぞれ、ビアホール導体ｂ５１，ｂ５２に接続されている。抵抗導体３２ａ，３２ｂの他端は互いに接続されている。そして、抵抗導体３２ａ，３２ｂの他端１８は、絶縁体層１６ｋに設けられているビアホール導体ｂ５５によりグランド導体２２ｂに接続されている。これにより、抵抗器Ｒ１，Ｒ２はそれぞれ、螺旋状部Ｓｐ２の両端と外部電極１４ｆとの間に設けられている。

　抵抗器Ｒ１により、外部電極１４ｃと副線路ＳＬの接続部がグランド電極１４ｆに接続され、抵抗器Ｒ２により外部電極１４ｄと副線路ＳＬの接続部がグランド電極１４ｆに接続されている。ここで、抵抗器Ｒ１，Ｒ２はアッテネーターとして機能し、モニタ出力ポートおよび５０Ω終端ポートに出力される信号を所定の値に減衰させることができる。

（第４の変形例）
　以下に、第４の変形例に係る電子部品１０ｅについて図面を参照しながら説明する。図９は、第４の変形例に係る電子部品１０ｅの分解斜視図である。

　電子部品１０ｅでは、電子部品１０ａに対して、信号導体１９ｆ及びビアホール導体ｂ３２，ｂ３３が追加されている。信号導体１９ｆは、副線路ＳＬの一部を構成しており、絶縁体層１６ｂ上に設けられている線状導体である。すなわち、信号導体１９ｆは、信号導体１８ａと同じ絶縁体層１６ｂ上に設けられている。

　以下では、ｚ軸方向の正方向側から平面視したときに、信号導体１９の反時計回り方向の上流側の端部を上流端と呼び、信号導体１９の反時計回り方向の下流側の端部を下流端と呼ぶ。ビアホール導体ｂ３２，ｂ３３は、絶縁体層１６ｂをｚ軸方向に貫通している。ビアホール導体ｂ３２は、信号導体１９ｅの下流端と信号導体１９ｆの上流端とを接続している。ビアホール導体ｂ３３は、信号導体１９ｆの下流端とビアホール導体ｂ２６とを接続している。

　以上のように、信号導体１８ａ，１８ｂ，１８ｃ，１８ｄ，１８ｅ，１８ｆと信号導体１９ｆ，１９ｅ，１９ｄ，１９ｃ，１９ｂ，１９ａとは、同じ絶縁体層１６上に設けられている。すなわち、電子部品１０ｅでは、信号導体１８が設けられている全ての絶縁体層１６上には、信号導体１９が設けられている。

　電子部品１０ｅによれば、電子部品１０ｅでは、信号導体１８が設けられているすべての絶縁体層１６上には、信号導体１９が設けられている。よって、主線路ＭＬと副線路ＳＬとがより高い結合度で結合するようになる。

（第５の変形例）
　以下に、第５の変形例に係る電子部品１０ｆについて図面を参照しながら説明する。図１０は、第５の変形例に係る電子部品１０ｆの分解斜視図である。

　電子部品１０ｆでは、主線路ＭＬの両端はそれぞれ、外部電極１４ａ，１４ｄに接続されている。また、副線路ＳＬの両端はそれぞれ、外部電極１４ｂ，１４ｃに接続されている。すなわち、電子部品１０ｆでは、主線路ＭＬ，ＳＬの両端は、互いに対向する端面Ｓ１，Ｓ２に引き出されている。

　以上のように電子部品１０ｆの外部電極１４ａ～１４ｄを形成することで、高い結合度を保ったまま、電子部品１０ｆの回路基板上への接続のバリエーションを増やすことができる。このため、回路基板の設計自由度が高くなる。

（その他の実施形態）
　前記実施形態に示した電子部品１０ａ～１０ｆは、説明した構成に限らず、その要旨の範囲内において変更可能である。

　電子部品１０ａ～１０ｆでは、中心軸Ａｘ１，Ａｘ２とは、ｚ軸方向から平面視したときに、一致した状態で重なっている。しかしながら、中心軸Ａｘ１，Ａｘ２は、一致して重なっていなくてもよい。例えば、ｚ軸から平面視したときに、中心軸Ａｘ１、Ａｘ２とを一致させずに、中心軸Ａｘ１とＡｘ２の距離を調整することにより、主線路ＳＬと副線路ＭＬとの結合度を所望の状態に自由に調整してもよい。ただし、この場合においても、ｚ軸方向から平面視したときに、螺旋状部Ｓｐ１，Ｓｐ２が重なっていることが好ましい。

　また、外部電極１４ａ，１４ｂは端面Ｓ１に設けられ、外部電極１４ｃ，１４ｄは端面Ｓ２に設けられているが、外部電極１４ａ～１４ｄの配置はこれに限らない。外部電極１４ａ，１４ｂの少なくとも一方は端面Ｓ２に設けられていてもよいし、外部電極１４ｃ，１４ｄの少なくとも一方は端面Ｓ１に設けられていてもよい。

　以上のように、本発明は、電子部品に有用であり、特に、外部電極を容易に形成できるとともに、主線路と副線路とを高い結合度で結合させることができる点において優れている。

　Ａ１，Ａ２　領域
　Ａｘ１，Ａｘ２　中心軸
　Ｃ１～Ｃ３　コンデンサ
　ＭＬ　主線路
　Ｒ１，Ｒ２　抵抗器
　ＳＬ　副線路
　Ｓｐ１，Ｓｐ２　螺旋状部
　１０ａ～１０ｆ　電子部品
　１２　積層体
　１４ａ～１４ｆ　外部電極
　１６ａ～１６ｌ　絶縁体層

Claims

　複数の絶縁体層が積層されることにより構成されている積層体と、
　積層方向に平行な第１の中心軸を有する第１の螺旋状部を有する主線路と、
　前記主線路と電磁気的に結合することにより方向性結合器を構成し、かつ、積層方向に平行な第２の中心軸を有する第２の螺旋状部を有する副線路と、
　積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記主線路の両端のそれぞれに電気的に接続されている第１の外部電極及び第２の外部電極と、
　積層方向の両端に位置している前記積層体の少なくともいずれか一方の端面に設けられ、かつ、前記副線路の両端のそれぞれに電気的に接続されている第３の外部電極及び第４の外部電極と、
　を備えており、
　前記主線路が設けられている第１の領域と前記副線路が設けられている第２の領域とは、積層方向において重なっていること、
　を特徴とする電子部品。
　前記第１の螺旋状部と前記第２の螺旋状部とは、積層方向から平面視したときに、重なっていること、
　を特徴とする請求項１に記載の電子部品。
　前記第１の中心軸と前記第２の中心軸とは、積層方向から平面視したときに、重なっていること、
　を特徴とする請求項２に記載の電子部品。
　前記第１の外部電極及び前記第２の外部電極は、前記積層体の一方の端面に設けられており、
　前記第３の外部電極及び前記第４の外部電極は、前記積層体の他方の端面に設けられていること、
　を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
　前記積層体の端面に設けられている第５の外部電極と、
　前記第１の螺旋状部の両端と前記第５の外部電極との間にそれぞれ接続されている第１のコンデンサ及び第２のコンデンサと、
　を更に備えていること、
　を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
　前記積層体の端面に設けられている第６の外部電極と、
　前記第２の螺旋状部の両端と前記第６の外部電極との間にそれぞれ接続されている第１の抵抗器及び第２の抵抗器を、
　更に備えていること、
　を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
　前記第１の螺旋状部は、第１の信号導体及び第１のビアホール導体が接続されることにより構成されており、
　前記第２の螺旋状部は、第２の信号導体及び第２のビアホール導体が接続されることにより構成されており、
　前記第１の信号導体の少なくとも一部と前記第２の信号導体の少なくとも一部とは、同じ前記絶縁体層上に設けられていること、
　を特徴とする請求項１ないし請求項６いずれかに記載の電子部品。
　前記複数の絶縁体層の積層方向と回路基板の実装面とが平行となるように回路基板上に実装されること、
　を特徴とする請求項１ないし請求項７のいずれかに記載の電子部品。