JP2012049695A

JP2012049695A - 電子部品

Info

Publication number: JP2012049695A
Application number: JP2010188364A
Authority: JP
Inventors: Hiroshi Masuda; 博志増田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2010-08-25
Filing date: 2010-08-25
Publication date: 2012-03-08

Abstract

【課題】低背化を図ることができる電子部品を提供することである。
【解決手段】本体１２は、主面Ｓ１，Ｓ２を有する板状をなしている。外部電極１４ａ〜１４ｄは、主面Ｓ２上に設けられている。主線路ＭＬは、主面Ｓ２上に設けられ、かつ、外部電極１４ａと外部電極１４ｂとを接続している線路導体により構成されている。副線路ＳＬは、主面Ｓ２上に設けられ、かつ、外部電極１４ｃと外部電極１４ｄとを接続している線路導体により構成されている。主線路ＭＬと副線路ＳＬとは、互いに電磁気的に結合することにより方向性結合器を構成している。
【選択図】図１

Description

本発明は、電子部品に関し、より特定的には、方向性結合器を内蔵している電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載のカプラが知られている。以下に、図面を参照しながら特許文献１に記載のカプラについて説明する。図４は、特許文献１に記載のカプラ５００の透視図である。

カプラ５００は、誘電体基体５０２、第１の導体線路５０４、第２の導体線路５０６、ビアホール導体Ｂ１〜Ｂ４及び第１の端子５０８ないし第４の端子５１４を備えている。

誘電体基体５０２は、長方形状の複数の誘電体層が積層されることにより構成されている。第１の導体線路５０４及び第２の導体線路５０６は、誘電体層上に設けられている線状導体であり、互いに電磁気的に結合している。第１の端子５０８ないし第４の端子５１４は、誘電体基体の底面に設けられている外部電極である。ビアホール導体Ｂ１〜Ｂ４は、誘電体層を積層方向に貫通している。ビアホール導体Ｂ１，Ｂ２はそれぞれ、第１の導体線路５０４の両端と第１の端子５０８及び第２の端子５１０とを接続し、ビアホール導体Ｂ３，Ｂ４はそれぞれ、第２の導体線路５０６の両端と第３の端子５１２及び第４の端子５１４とを接続している。

特許文献１に記載のカプラ５００では、以下に説明するように、素子の小型化を図ることができる。一般的なカプラでは、第１の端子ないし第４の端子は、誘電体基体の側面に設けられている。この場合には、第１の導体線路の両端と第１の端子及び第２の端子とを電気的に接続するための引き出し導体、及び、第２の導体線路の両端と第３の端子と第４の端子とを電気的に接続するための引き出し導体が必要となる。引き出し導体は、第１の導体線路の両端及び第２の導体線路の両端から誘電体層の外縁に向かって延在する。そのため、引き出し導体を設けるための領域を誘電体層に確保するために、該誘電体層を大きくする必要がある。その結果、カプラの実装面積が大型化していた。

一方、特許文献１に記載のカプラ５００では、第１の導体線路５０４の両端と第１の端子５０８及び第２の端子５１０とはビアホール導体Ｂ１，Ｂ２により接続されている。同様に、第２の導体線路５０６の両端と第３の端子５１２及び第４の端子５１４とはビアホール導体Ｂ３，Ｂ４により接続されている。ビアホール導体Ｂ１〜Ｂ４は、積層方向に延在している。そのため、カプラ５００では、ビアホール導体Ｂ１〜Ｂ４を設けるための領域を誘電体層に確保するために、誘電体層を大きくする必要がない。その結果、特許文献１に記載のカプラ５００では、素子の実装面積の小型化を図ることが可能である。

しかしながら、特許文献１に記載のカプラ５００は、複数の誘電体層が積層されることにより構成されている。そのため、カプラ５００は、積層方向において高くなるという問題を有している。

特開２００５−１２５５９号公報

そこで、本発明の目的は、低背化を図ることができる電子部品を提供することである。

本発明の一形態に係る電子部品は、回路基板上に実装される電子部品であって、第１の主面及び第２の主面を有する板状の本体と、前記第１の主面上に設けられている第１の外部電極ないし第４の外部電極と、前記第１の主面上に設けられ、かつ、前記第１の外部電極と前記第２の外部電極とを接続している線路導体により構成されている主線路と、前記第１の主面上に設けられ、かつ、前記第３の外部電極と前記第４の外部電極とを接続している線路導体により構成されている副線路であって、前記主線路と電磁気的に結合することにより該主線路と共に方向性結合器を構成している副線路と、を備えていること、を特徴とする。

本発明によれば、電子部品の低背化を図ることができる。

実施形態に係る電子部品の外観斜視図である。第１の変形例に係る電子部品の外観斜視図である。第２の変形例に係る電子部品の外観斜視図である。特許文献１に記載のカプラの透視図である。

以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構成）
以下に、本発明の実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、実施形態に係る電子部品１０ａの外観斜視図である。図１（ａ）は、電子部品１０ａを上側から見た外観斜視図であり、図１（ｂ）は、電子部品１０ａを下側から見た外観斜視図である。以下、電子部品１０ａの主面の法線方向をｚ軸方向と定義し、ｚ軸方向から平面視したときに、電子部品１０ａの短辺に沿った方向をｘ軸方向と定義し、電子部品１０ａの長辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。

電子部品１０ａは、図１に示すように、本体１２、外部電極１４（１４ａ〜１４ｄ）、方向認識マーク１５、磁性体層１７、主線路ＭＬ及び副線路ＳＬを備えている。

本体１２は、図１に示すように、主面Ｓ１，Ｓ２を有する長方形状の板である。本体１２は、絶縁性材料（磁性体材料）により構成されている。本体１２の厚みは、２００μｍ〜３００μｍ程度である。本体１２のｚ軸方向の正方向側の面を主面Ｓ１と定義し、本体１２のｚ軸方向の負方向側の面を主面Ｓ２と定義する。主面Ｓ２は、実装面であり、電子部品１０ａが回路基板に実装される際に、回路基板と対向する。

方向認識マーク１５は、電子部品１０ａが回路基板上に実装される際に、該電子部品１０ａの方向を認識するために用いられるマークであり、本体１２の主面Ｓ１上に設けられている導体である。

外部電極１４はそれぞれ、導電性材料により構成されており、図１に示すように、本体１２の主面Ｓ２上に設けられており、長方形状をなしている。外部電極１４ａは、主面Ｓ２上において、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側の角に設けられている。外部電極１４ｂは、主面Ｓ２上において、ｘ軸方向の正方向側であってかつｙ軸方向の正方向側の角に設けられている。外部電極１４ｃは、主面Ｓ２上において、ｘ軸方向の負方向側であってかつｙ軸方向の負方向側の角に設けられている。外部電極１４ｄは、主面Ｓ２上において、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側の角に設けられている。なお、外部電極１４は、主面Ｓ２からはみ出しておらず、本体１２の側面には設けられていない。

主線路ＭＬは、本体１２の主面Ｓ２上に設けられており、図１に示すように、外部電極１４ａと外部電極１４ｂとを接続している。主線路ＭＬは、ｙ軸方向に延在する直線状の線状導体により構成されている。主線路ＭＬのｙ軸方向の正方向側の端部は、外部電極１４ｂに接続されており、主線路ＭＬのｙ軸方向の負方向側の端部は、外部電極１４ａに接続されている。また、外部電極１４ａ，１４ｂのｘ軸方向の負方向側の辺と、主線路ＭＬのｘ軸方向の負方向側の辺とは、一直線に並んでいる。

副線路ＳＬは、本体１２の主面Ｓ２上に設けられており、図１に示すように、外部電極１４ｃと外部電極１４ｄとを接続している。副線路ＳＬは、ｙ軸方向に延在する直線状の線状導体により構成されている。副線路ＳＬのｙ軸方向の正方向側の端部は、外部電極１４ｄに接続されており、副線路ＳＬのｙ軸方向の負方向側の端部は、外部電極１４ｃに接続されている。また、外部電極１４ｃ，１４ｄのｘ軸方向の正方向側の辺と、副線路ＳＬのｘ軸方向の正方向側の辺とは、一直線に並んでいる。

以上のように構成された主線路ＳＬと副線路ＭＬとは、ｙ軸方向の両端に位置する主面Ｓ２の短辺の垂直二等分線に関して、線対称な構造をとっている。

磁性体層１７は、主面Ｓ２上に設けられており、主線路ＭＬの少なくとも一部及び副線路ＳＬの少なくとも一部を覆っている。電子部品１０ａでは、磁性体層１７は、主線路ＭＬ全体及び副線路ＳＬ全体を覆っていると共に、外部電極１４ａ〜１４ｄの一部を覆っている。磁性体層１７は、本体１２と同じ磁性体材料により構成されている。

以上のように構成された電子部品１０ａでは、主線路ＭＬ及び副線路ＳＬはそれぞれ、互いに平行に延在している。そのため、主線路ＭＬと副線路ＳＬとは、電磁気結合することによって、方向性結合器を構成している。外部電極１４ａが入力ポートとして用いられ、外部電極１４ｂがメイン出力ポートとして用いられ、外部電極１４ｃがモニタ出力ポートとして用いられ、外部電極１４ｄが５０Ω終端ポートとして用いられる。そして、外部電極１４ａに信号が入力すると、外部電極１４ｂから信号が出力すると共に、外部電極１４ｃからも信号が出力する。

（電子部品の製造方法）
次に、電子部品１０ａの製造方法について図１を参照しながら説明する。

まず、本体１２となるべき磁性体材料からなるセラミックグリーンシートを準備する。

次に、本体１２となるべきセラミックグリーンシートの主面Ｓ２上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極１４、主線路ＭＬ及び副線路ＳＬを形成する。

次に、本体１２となるべきセラミックグリーンシートの主面Ｓ１上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、方向認識マーク１５を形成する。

次に、本体１２となるべきセラミックグリーンシートの主面Ｓ２上に、磁性体材料からなるセラミックペーストをスクリーン印刷法により塗布して、磁性体層１７を形成する。

次に、本体１２となるべきセラミックグリーンシートをカット刃によりカットして所定寸法の本体１２を得る。この後、未焼成の本体１２に脱バインダー処理及び焼成を施す。

以上の工程により、焼成された本体１２を得る。本体１２には、バレル加工を施して、面取りを行う。

最後に、外部電極１４の表面に、Ｎｉめっき／Ｓｎめっきを施す。以上の工程を経て、図１に示すような電子部品１０ａが完成する。

（効果）
以上のように構成された電子部品１０ａでは、図１に示すように、本体１２の主面Ｓ２上に外部電極１４、主線路ＭＬ及び副線路ＳＬが設けられている。そのため、電子部品１０ａの本体１２では、特許文献１に記載のカプラ５００のように、複数の絶縁体層が積層されない。その結果、電子部品１０ａでは、カプラ５００に比べて、低背化を図ることができる。

また、電子部品１０ａによれば、アイソレーション特性を向上させることができる。より詳細には、電子部品１０ａでは、図１に示すように、外部電極１４ａ，１４ｃとの間の距離はＤ１であり、外部電極１４ｂ，１４ｄとの間の距離はＤ２であり、主線路ＭＬと副線路ＳＬとの間の距離はＤ３である。そして、外部電極１４ａと外部電極１４ｃとの間の距離Ｄ１と、外部電極１４ｂと外部電極１４ｄとの間の距離Ｄ２と、主線路ＭＬと副線路ＳＬとの間の距離Ｄ３とは、一定である。そのため、主線路ＭＬ全体及び副線路ＳＬ全体は、等しい結合度で結合するようになり、均一なインピーダンスを有するようになる。よって、主線路ＭＬ及び副線路ＳＬ内においてインピーダンス整合が崩れる部分が生じにくくなる。その結果、主線路ＭＬ及び副線路ＳＬ内において信号の反射が発生することが抑制されるようになり、外部電極１４ｃから出力されるべき信号が、副線路ＳＬ内にて反射して、外部電極１４ｄから出力されることが抑制される。その結果、電子部品１０ａのアイソレーション特性が向上する。なお、アイソレーション特性は、外部電極１４ａ（入力ポート）に入力される信号電力で外部電極１４ｄ（５０Ω終端ポート）から出力される信号電力を割った値であり、デシベル表示時にはできるだけ小さい値を取ることが望ましい。

また、電子部品１０ａでは、主線路ＭＬの両端及び副線路ＳＬの両端は、主面Ｓ２に設けられている外部電極１４に直接に接続されている。よって、主線路ＭＬ及び副線路ＳＬは、本体１２の側面には引き出されていない。そのため、本体１２では、主線路ＭＬ及び副線路ＳＬを本体１２の側面に引き出すための引き出し導体が不要となるので、本体１２に引き出し導体を設けるための領域も不要となる。その結果、電子部品１０ａの小型化が図られる。

また、電子部品１０ａでは、磁性体層１７は、主線路ＭＬ及び副線路ＳＬを覆っている。これにより、主線路ＭＬ及び副線路ＳＬの周囲が磁性体材料により囲まれるようになる。そのため、電子部品１０ａでは、磁性体層１７が設けられていない電子部品に比べて、主線路ＭＬ及び副線路ＳＬの周囲の透磁率が高くなる。主線路ＭＬ及び副線路ＳＬの周囲の透磁率が高くなると、主線路ＭＬ及び副線路ＳＬ内を伝送される信号の波長が短くなるので、主線路ＭＬ及び副線路ＳＬを短くすることが可能となる。その結果、電子部品１０ａの小型化が図られる。

また、電子部品１０ａでは、磁性体層１７は、本体１２の主面Ｓ２上において、主線路ＭＬと副線路ＳＬとに挟まれた領域にも設けられている。これにより、主線路ＭＬ及び副線路ＳＬの両方を周回する磁束が発生しやすくなる。その結果、主線路ＭＬと副線路ＳＬとの結合度を高くすることが可能となる。

また、主線路ＭＬ及び副線路ＳＬは磁性体層１７に覆われているため、主線路ＭＬおよび副線路ＳＬは磁性帯層１７によって外部から保護される。このような構成により、例えば、電子部品１０ａを回路基板上に実装する際に、主線路ＭＬおよび副線路ＳＬ間にはんだペーストなどが付着し、主線路ＭＬと副線路ＳＬがショートすることを防ぐことができる。

また、電子部品１０ａでは、主線路ＭＬと副線路ＳＬとは、ｙ軸方向の両端に位置する主面Ｓ２の短辺の垂直二等分線に関して、線対称な構造をとっている。これにより、主線路ＭＬを副線路として用い、副線路ＳＬを主線路として用いることが可能となる。すなわち、電子部品１０ａの実装の際に、電子部品１０ａの方向を認識する必要がない。よって、方向認識マーク１５は、設けられていなくてもよい。

（第１の変形例）
以下に、第１の変形例に係る電子部品１０ｂについて図面を参照しながら説明する。図２は、第１の変形例に係る電子部品１０ｂの外観斜視図である。図２（ａ）は、電子部品１０ｂを上側から見た外観斜視図であり、図２（ｂ）は、電子部品１０ｂを下側から見た外観斜視図である。

電子部品１０ａと電子部品１０ｂとの相違点は、磁性体層１７，１７ａ，１７ｂの形状である。より詳細には、電子部品１０ｂでは、図２に示すように、絶縁体層１７ａが主線路ＭＬの少なくとも一部を覆い、磁性体層１７ｂが副線路ＳＬの少なくとも一部を覆っている。なお、電子部品１０ｂでは、磁性体層１７ａ，１７ｂはそれぞれ、主線路ＭＬ全体及び副線路ＳＬ全体を覆っている。ただし、磁性体層１７ａ，１７ｂは、本体１２の主面Ｓ２上において、主線路ＭＬと副線路ＳＬとに挟まれた領域の全体を覆っていない。なお、電子部品１０ｂのその他の構成は、電子部品１０ａと同じであるので説明を省略する。

以上のような電子部品１０ｂにおいても、電子部品１０ａと同様に、低背化を図ることができ、アイソレーション特性を向上させることができ、小型化を図ることができる。

また、電子部品１０ｂでは、磁性体層１７ａ，１７ｂは、主線路ＭＬと副線路ＳＬとに挟まれた領域の全体を覆っていない。これにより、主線路ＭＬと副線路ＳＬとの結合度を低くすることができる。すなわち、電子部品１０ａの磁性体層１７や電子部品１０ｂの磁性体層１７ａ，１７ｂ等のように、磁性体層１７，１７ａ，１７ｂの形状を変化させることにより、主線路ＭＬと副線路ＳＬとの結合度を調整することが可能である。

（第２の変形例）
以下に、第２の変形例に係る電子部品１０ｃについて図面を参照しながら説明する。図３は、第２の変形例に係る電子部品１０ｃの外観斜視図である。図３（ａ）は、電子部品１０ｃを上側から見た外観斜視図であり、図３（ｂ）は、電子部品１０ｃを下側から見た外観斜視図である。

電子部品１０ａと電子部品１０ｃとの相違点は、外部電極１４ｂと外部電極１４ｄとの間の距離である。より詳細には、電子部品１０ａでは、図１に示すように、Ｄ１＝Ｄ２＝Ｄ３の関係が成立していた。電子部品１０ｂでは、図３に示すように、Ｄ１＝Ｄ３＜Ｄ２の関係が成立している。すなわち、電子部品１０ｂでは、外部電極１４ａと外部電極１４ｃとの間の距離、及び、主線路ＭＬと副線路ＳＬとの間の距離は、一定である。ただし、外部電極１４ｂと外部電極１４ｄとの間の距離は、これらの距離よりも大きい。このように、電子部品１０ｂにおいて、外部電極１４ａと外部電極１４ｃとの間の距離、外部電極１４ｂと外部電極１４ｄとの間の距離、及び、主線路ＭＬと副線路ＳＬとの間の距離は、一定でなくてもよい。ただし、アイソレーション特性の向上の観点からは、電子部品１０ａに示すように、外部電極１４ａと外部電極１４ｃとの間の距離、外部電極１４ｂと外部電極１４ｄとの間の距離、及び、主線路ＭＬと副線路ＭＬとの間の距離は、一定であることが好ましい。

なお、電子部品１０ａ〜１０ｃにおいて、磁性体層１７，１７ａ，１７ｂが設けられているが、磁性体層１７，１７ａ，１７ｂの代わりに、誘電体層が設けられていてもよい。電子部品１０ａ〜１０ｃにおいて、誘電体層が設けられている場合にも、磁性体層１７，１７ａ，１７ｂが設けられている場合と同様に、主線路ＭＬ及び副線路ＳＬを伝送される信号の波長が短くなるので、電子部品１０ａ〜１０ｃの小型化を図ることができる。なお、誘電体層が設けられる場合には、本体１２は、誘電体材料で構成されていることが望ましい。このように、本体１２が磁性体材料で構成されている場合には、磁性体層１７，１７ａ，１７ｂを用い、本体１２が誘電体材料で構成されている場合には、誘電体層を用いることにより、本体１２から磁性体層１７，１７ａ，１７ｂ又は誘電体層が剥離することが抑制されるようになる。

以上のように、本発明は、電子部品に有用であり、特に、低背化を図ることができる点において優れている。

ＭＬ主線路
Ｓ１，Ｓ２主面
ＳＬ副線路
１０ａ〜１０ｃ電子部品
１２本体
１４ａ〜１４ｄ外部電極
１５方向認識マーク
１７，１７ａ，１７ｂ磁性体層

Claims

回路基板上に実装される電子部品であって、
第１の主面及び第２の主面を有する板状の本体と、
前記第１の主面上に設けられている第１の外部電極ないし第４の外部電極と、
前記第１の主面上に設けられ、かつ、前記第１の外部電極と前記第２の外部電極とを接続している線路導体により構成されている主線路と、
前記第１の主面上に設けられ、かつ、前記第３の外部電極と前記第４の外部電極とを接続している線路導体により構成されている副線路であって、前記主線路と電磁気的に結合することにより該主線路と共に方向性結合器を構成している副線路と、
を備えていること、
を特徴とする電子部品。
前記第１の主面上に設けられている第１の磁性体層であって、前記主線路の少なくとも一部及び前記副線路の少なくとも一部を覆っている第１の磁性体を、
更に備えていること、
を特徴とする請求項１に記載の電子部品。
前記第１の主面上に設けられている第２の磁性体層であって、前記主線路の少なくとも一部を覆っている第２の磁性体層を、
更に備えていること、
を特徴とする請求項１に記載の電子部品。
前記第１の主面上に設けられている第３の磁性体層であって、前記副線路の少なくとも一部を覆っている第３の磁性体層を、
更に備えていること、
を特徴とする請求項１又は請求項３のいずれかに記載の電子部品。
前記本体は、磁性体材料により構成されていること、
を特徴とする請求項２ないし請求項４のいずれかに記載の電子部品。
前記第１の主面上に設けられている第１の誘電体層であって、前記主線路の少なくとも一部及び前記副線路の少なくとも一部を覆っている第１の誘電体層を、
更に備えていること、
を特徴とする請求項１に記載の電子部品。
前記第１の主面上に設けられている第２の誘電体層であって、前記主線路の少なくとも一部を覆っている第２の誘電体層を、
更に備えていること、
を特徴とする請求項１に記載の電子部品。
前記第１の主面上に設けられている第３の誘電体層であって、前記副線路の少なくとも一部を覆っている第３の誘電体層を、
更に備えていること、
を特徴とする請求項１又は請求項７のいずれかに記載の電子部品。
前記本体は、誘電体材料により構成されていること、
を特徴とする請求項６ないし請求項８のいずれかに記載の電子部品。
前記第１の外部電極と前記第３の外部電極との間の距離、及び、前記主線路と前記副線路との間の距離は、一定であること、
を特徴とする請求項１ないし請求項９のいずれかに記載の電子部品。
前記第１の外部電極と前記第３の外部電極との間の距離、前記第２の外部電極と前記第４の外部電極との間の距離、及び、前記主線路と前記副線路との間の距離は、一定であること、
を特徴とする請求項１ないし請求項９のいずれかに記載の電子部品。