JP2012049696A - 電子部品 - Google Patents

Abstract

【課題】アイソレーション特性を向上させることができる電子部品を提供することである。
【解決手段】主線路ＭＬ及び副線路ＳＬは、積層体１２内に設けられており、互いに電磁気結合することにより方向性結合器を構成している。主線路ＭＬは、積層体１２の下面に設けられている外部電極１４ａ，１４ｂ間にビアホール導体を介して接続されている。副線路ＳＬは、積層体１２の下面に設けられている外部電極１４ｃ，１４ｄ間にビアホール導体を介して接続されている。主線路ＭＬと副線路ＳＬとは、同じ形状をなしており、かつ、ｚ軸方向から平面視したときに、互いに平行な直線をなしている。
【選択図】図２

Description

本発明は、電子部品に関し、より特定的には、方向性結合器を内蔵している電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載のカプラが知られている。以下に、図面を参照しながら特許文献１に記載のカプラについて説明する。図４は、特許文献１に記載のカプラ５００の透視図である。

カプラ５００は、誘電体基体５０２、第１の導体線路５０４、第２の導体線路５０６、ビアホール導体Ｂ１〜Ｂ４及び第１の端子５０８ないし第４の端子５１４を備えている。

誘電体基体５０２は、長方形状の複数の誘電体層が積層されることにより構成されている。第１の導体線路５０４及び第２の導体線路５０６は、誘電体層上に設けられている線状導体であり、互いに電磁気的に結合している。第１の端子５０８ないし第４の端子５１４は、誘電体基体の底面に設けられている外部電極である。ビアホール導体Ｂ１〜Ｂ４は、誘電体層を積層方向に貫通している。ビアホール導体Ｂ１，Ｂ２はそれぞれ、第１の導体線路５０４の両端と第１の端子５０８及び第２の端子５１０とを接続し、ビアホール導体Ｂ３，Ｂ４はそれぞれ、第２の導体線路５０６の両端と第３の端子５１２及び第４の端子５１４とを接続している。

特許文献１に記載のカプラ５００では、以下に説明するように、素子の小型化を図ることができる。一般的なカプラでは、第１の端子ないし第４の端子は、誘電体基体の側面に設けられている。この場合には、第１の導体線路の両端と第１の端子及び第２の端子とを電気的に接続するための引き出し導体、及び、第２の導体線路の両端と第３の端子と第４の端子とを電気的に接続するための引き出し導体が必要となる。引き出し導体は、第１の導体線路の両端及び第２の導体線路の両端から誘電体層の外縁に向かって延在する。そのため、引き出し導体を設けるための領域を誘電体層に確保するために、該誘電体層を大きくする必要がある。その結果、カプラが大型化していた。

一方、特許文献１に記載のカプラ５００では、第１の導体線路５０４の両端と第１の端子５０８及び第２の端子５１０とはビアホール導体Ｂ１，Ｂ２により接続されている。同様に、第２の導体線路５０６の両端と第３の端子５１２及び第４の端子５１４とはビアホール導体Ｂ３，Ｂ４により接続されている。ビアホール導体Ｂ１〜Ｂ４は、積層方向に延在している。そのため、カプラ５００では、ビアホール導体Ｂ１〜Ｂ４を設けるための領域を誘電体層に確保するために、誘電体層を大きくする必要がない。その結果、特許文献１に記載のカプラ５００では、素子の小型化を図ることが可能である。

しかしながら、特許文献１に記載のカプラ５００は、以下に説明するように、アイソレーション特性が悪いという問題を有している。より詳細には、カプラ５００では、第１の端子５０８が入力ポートとして用いられ、第２の端子５１０がメイン出力ポートとして用いられ、第３の端子５１２がモニタ出力ポートとして用いられ、第４の端子５１４が５０Ω終端ポートとして用いられる。そして、第１の端子５０８に信号が入力すると、第２の端子５１０から信号が出力すると共に、第３の端子５１２からも信号が出力する。

ここで、特許文献１に記載のカプラ５００では、第２の導体線路５０６は、積層方向から平面視したときに、第１の導体線路５０４と重なっている。そのため、第２の導体線路５０６は、ビアホール導体Ｂ３，Ｂ４から第１の導体線路５０４と重なる位置まで、第１の導体線路５０４が延在している第１の方向に対して直交する第２の方向に延在している。第２の導体線路５０６が第２の方向に延在している部分は、第１の導体線路５０４に対して直交しているので、第１の導体線路５０４に対して殆ど電磁気結合していない。そのため、第２の線路導体５０６が第２の方向に延在している部分のインピーダンスは、第２の線路導体５０６が第１の方向に延在している部分のインピーダンスよりも小さくなる。よって、これらの部分の間において、インピーダンス整合がとられなくなり、信号の反射が発生する。その結果、第３の端子５１２（モニタ出力ポート）から出力されるべき信号の一部が、第２の線路導体５０６内で反射して、第４の端子５１４（５０Ω終端ポート）から出力されるようになる。アイソレーション特性は、第１の端子５０８（入力ポート）に入力される信号電力で第４の端子５１４（５０Ω終端ポート）から出力される信号電力を割った値であり、デシベル表示時にはできるだけ小さい値に近いことが望ましい。よって、第４の端子５１４（５０Ω終端ポート）から出力される信号電力が大きくなると、カプラ５００のアイソレーション特性が悪くなってしまう。

特開２００５−１２５５９号公報

そこで、本発明の目的は、方向性結合器を内蔵した電子部品においてアイソレーション特性を向上させることである。

本発明の一形態に係る電子部品は、複数の絶縁体層が積層されて構成されている積層体と、前記積層体内に設けられている主線路であって、前記絶縁体層に設けられている第１の線路導体及び前記絶縁体層を積層方向に貫通している第１のビアホール導体を含んでいる主線路と、前記積層体内に設けられ、かつ、前記主線路と電磁気的に結合することにより該主線路と共に方向性結合器を構成している副線路であって、前記絶縁体層に設けられている第２の線路導体及び前記絶縁体層を積層方向に貫通している第２のビアホール導体を含んでいる副線路と、前記積層体の下面に設けられ、かつ、前記主線路の両端のそれぞれに前記第１のビアホール導体を介して接続されている第１の外部電極及び第２の外部電極と、前記積層体の下面に設けられ、かつ、前記副線路の両端のそれぞれに前記第２のビアホール導体を介して接続されている第３の外部電極及び第４の外部電極と、を備えており、前記主線路と前記副線路とは、同じ形状をなしており、かつ、積層方向から平面視したときに、互いに平行な直線をなしていること、を特徴とする。

本発明によれば、アイソレーション特性を向上させることができる。

実施形態に係る電子部品の外観斜視図である。 実施形態に係る電子部品の分解斜視図である。 変形例に係る電子部品の分解斜視図である。 特許文献１に記載のカプラの透視図である。

以下に、本発明の実施形態に係る電子部品について説明する。

（電子部品の構成）
以下に、本発明の実施形態に係る電子部品の構成について図面を参照しながら説明する。図１は、実施形態に係る電子部品１０の外観斜視図である。図２は、実施形態に係る電子部品１０の分解斜視図である。以下、電子部品１０の積層方向をｚ軸方向と定義し、ｚ軸方向から平面視したときに、電子部品１０の短辺に沿った方向をｘ軸方向と定義し、電子部品１０の長辺に沿った方向をｙ軸方向と定義する。ｘ軸、ｙ軸及びｚ軸は互いに直交している。なお、図２では、電子部品１０は、ｚ軸方向を反転した状態で記載されている。

電子部品１０は、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ〜１４ｄ）、主線路ＭＬ（図２参照）及び副線路ＳＬ（図２参照）を備えている。

積層体１２は、図１に示すように、直方体状をなしている。積層体１２のｚ軸方向の正方向側の面を上面Ｓ１と定義し、積層体１２のｚ軸方向の負方向側の面を下面Ｓ２と定義する。下面Ｓ２は、実装面であり、電子部品１０が回路基板に実装される際に、回路基板と対向する。

積層体１２は、図２に示すように、絶縁体層１６（１６ａ〜１６ｆ）がｚ軸方向の負方向側から正方向側へとこの順に並ぶように積層されることにより構成されている。絶縁体層１６はそれぞれ、長方形状をなしており、誘電体材料により作製されている。以下では、絶縁体層１６のｚ軸方向の負方向側の面を表面と称し、絶縁体層１６のｚ軸方向の正方向側の面を裏面と称す。

外部電極１４はそれぞれ、導電性材料により構成されており、図１及び図２に示すように、積層体１２の下面Ｓ２上（すなわち、絶縁体層１６ａの表面上）に設けられており、長方形状をなしている。外部電極１４ａは、下面Ｓ２上において、ｘ軸方向の正方向側であってかつｙ軸方向の負方向側の角に設けられている。外部電極１４ｂは、下面Ｓ２上において、ｘ軸方向の正方向側であってかつｙ軸方向の正方向側の角に設けられている。外部電極１４ｃは、下面Ｓ２上において、ｘ軸方向の負方向側であってかつｙ軸方向の負方向側の角に設けられている。外部電極１４ｄは、下面Ｓ２上において、ｘ軸方向の負方向側であってかつｙ軸方向の正方向側の角に設けられている。なお、外部電極１４は、下面Ｓ２からはみ出しておらず、積層体１２の側面には設けられていない。

主線路ＭＬは、積層体１２内に設けられており、図２に示すように、外部電極１４ａ，１４ｂ間に接続されている。すなわち、主線路ＭＬの両端はそれぞれ、外部電極１４ａ，１４ｂに接続されている。主線路ＭＬは、図２に示すように、線路導体１８及びビアホール導体ｂ１〜ｂ８を含んでいる。

線路導体１８は、導電性材料により構成されており、絶縁体層１６ｅの表面上に設けられており、ｙ軸方向に延在する直線状の線状導体である。

ビアホール導体ｂ１〜ｂ４はそれぞれ、導電性材料により構成されており、図２に示すように、絶縁体層１６ａ〜１６ｄをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。ビアホール導体ｂ１のｚ軸方向の負方向側の端部は、外部電極１４ａに接続されている。すなわち、主線路ＭＬの一端は、ビアホール導体ｂ１を介して外部電極１４ａに接続されている。ビアホール導体ｂ４のｚ軸方向の正方向側の端部は、線路導体１８のｙ軸方向の負方向側の端部に接続されている。

ビアホール導体ｂ５，ｂ６，ｂ７，ｂ８はそれぞれ、導電性材料により構成されており、図２に示すように、絶縁体層１６ｄ，１６ｃ，１６ｂ，１６ａをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。ビアホール導体ｂ８のｚ軸方向の負方向側の端部は、外部電極１４ｂに接続されている。すなわち、主線路ＭＬの他端は、ビアホール導体ｂ８を介して外部電極１４ｂに接続されている。ビアホール導体ｂ５のｚ軸方向の正方向側の端部は、線路導体１８のｙ軸方向の正方向側の端部に接続されている。

以上のように構成された主線路ＭＬは、図２に示すように、ｚ軸方向から平面視したときに、ｙ軸方向に延在する直線をなしている。

副線路ＳＬは、積層体１２内に設けられており、図２に示すように、外部電極１４ｃ，１４ｄ間に接続されている。すなわち、副線路ＳＬの両端はそれぞれ、外部電極１４ｃ，１４ｄに接続されている。副線路ＳＬは、図２に示すように、線路導体２０及びビアホール導体ｂ９〜ｂ１６を含んでいる。

線路導体２０は、導電性材料により構成されており、絶縁体層１６ｅの表面上に設けられており、ｙ軸方向に延在する直線状の線状導体である。すなわち、線路導体２０は、線路導体１８と同じ絶縁体層１６ｅの表面上に設けられており、線路導体１８と平行である。線路導体２０は、線路導体１８よりもｘ軸方向の負方向側に設けられている。更に、線路導体２０の両端は、線路導体１８の両端とｙ軸方向において一致している。これにより、線路導体１８と線路導体２０とは、一定の距離Ｄを保ってｙ軸方向に延在している。

ビアホール導体ｂ９〜ｂ１２はそれぞれ、導電性材料により構成されており、図２に示すように、絶縁体層１６ａ〜１６ｄをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。すなわち、ビアホール導体ｂ１〜ｂ４とビアホール導体ｂ９〜ｂ１２とは同じ絶縁体層１６ａ〜１６ｄに設けられている。そして、ビアホール導体ｂ１〜ｂ４とビアホール導体ｂ９〜ｂ１２とは、一定の距離Ｄを保ってｚ軸方向に延在している。ビアホール導体ｂ９のｚ軸方向の負方向側の端部は、外部電極１４ｃに接続されている。すなわち、副線路ＳＬの一端は、ビアホール導体ｂ９を介して外部電極１４ｃに接続されている。ビアホール導体ｂ１２のｚ軸方向の正方向側の端部は、線路導体２０のｙ軸方向の負方向側の端部に接続されている。

ビアホール導体ｂ１３，ｂ１４，ｂ１５，ｂ１６はそれぞれ、導電性材料により構成されており、図２に示すように、絶縁体層１６ｄ，１６ｃ，１６ｂ，１６ａをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。すなわち、ビアホール導体ｂ５〜ｂ８とビアホール導体ｂ１３〜ｂ１６とは同じ絶縁体層１６ｄ，１６ｃ，１６ｂ，１６ａに設けられている。そして、ビアホール導体ｂ５〜ｂ８とビアホール導体ｂ１３〜ｂ１６とは、一定の距離Ｄを保ってｚ軸方向に延在している。ビアホール導体ｂ１６のｚ軸方向の負方向側の端部は、外部電極１４ｄに接続されている。すなわち、副線路ＳＬの一端は、ビアホール導体ｂ１６を介して外部電極１４ｄに接続されている。ビアホール導体ｂ１３のｚ軸方向の正方向側の端部は、線路導体２０のｙ軸方向の正方向側の端部に接続されている。

以上のように構成された副線路ＳＬは、図２に示すように、ｚ軸方向から平面視したときに、ｙ軸方向に延在する直線をなしている。すなわち、主線路ＭＬ及び副線路ＳＬは、ｚ軸方向から平面視したときに、互いに平行な直線をなしている。更に、ｚ軸方向から平面視したときに、主線路ＭＬの両端及び副線路ＳＬの両端は、ｙ軸方向において一致している。

更に、主線路ＭＬと副線路ＳＬとは、図２に示すように、同じ形状をなしている。より詳細には、線路導体１８及び線路導体２０は、同じ長さを有し、かつ、互いに平行である。また、ビアホール導体ｂ１〜ｂ４及びビアホール導体ｂ９〜ｂ１２はそれぞれ、同じ長さを有し、線路導体１８，２０の一端に接続されている。ビアホール導体ｂ５〜ｂ８及びビアホール導体ｂ１３〜ｂ１６はそれぞれ、同じ長さを有し、線路導体１８，２０の他端に接続されている。よって、主線路ＭＬと副線路ＳＬとは、同じ形状をなしている。

以上のように構成された電子部品１０では、主線路ＭＬ及び副線路ＳＬはそれぞれ、互いに距離Ｄだけ離れた状態で配置されている。そのため、主線路ＭＬ全体と副線路ＳＬ全体にわたって電磁気結合している。これにより、主線路ＭＬと副線路ＳＬとは、方向性結合器を構成している。そして、外部電極１４ａが入力ポートとして用いられ、外部電極１４ｂがメイン出力ポートとして用いられ、外部電極１４ｃがモニタ出力ポートとして用いられ、外部電極１４ｄが５０Ω終端ポートとして用いられる。そして、外部電極１４ａに信号が入力すると、外部電極１４ｂから信号が出力すると共に、外部電極１４ｃからも信号が出力する。

（電子部品の製造方法）
次に、電子部品１０の製造方法について図１及び図２を参照しながら説明する。

まず、絶縁体層１６となるべきセラミックグリーンシートを準備する。次に、絶縁体層１６となるべきセラミックグリーンシートのそれぞれに、ビアホール導体ｂ１〜ｂ１６を形成する。ビアホール導体ｂ１〜ｂ１６の形成時には、絶縁体層１６となるべきセラミックグリーンシートにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。

次に、絶縁体層１６ａ，１６ｅとなるべきセラミックグリーンシートの表面上に、Ａｇ，Ｐｄ，Ｃｕ，Ａｕやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、外部電極１４及び線路導体１８，２０を形成する。なお、外部電極１４の形成の際に、ビアホールに対する導電性ペーストの充填を行ってもよい。

次に、各セラミックグリーンシートを積層する。具体的には、絶縁体層１６ａ〜１６ｆとなるべきセラミックグリーンシートをｚ軸方向の負方向側から正方向側へとこの順に並ぶように１枚ずつ積層及び圧着する。以上の工程により、マザー積層体が形成される。このマザー積層体に静水圧プレスなどにより本圧着を施す。

次に、マザー積層体をカット刃によりカットして所定寸法の積層体１２を得る。この後、未焼成の積層体１２に脱バインダー処理及び焼成を施す。

以上の工程により、焼成された積層体１２を得る。積層体１２には、バレル加工を施して、面取りを行う。

最後に、外部電極１４の表面に、Ｎｉめっき／Ｓｎめっきを施す。以上の工程を経て、図１に示すような電子部品１０が完成する。

（効果）
以上のように構成された電子部品１０では、アイソレーション特性を向上させることができる。より詳細には、電子部品１０では、主線路ＭＬと副線路ＳＬとは、同じ形状をなしており、かつ、ｚ軸方向から平面視したときに、互いに平行な直線をなしている。これにより、主線路ＭＬ及び副線路ＳＬは、一定の距離Ｄを保つように設けられるようになる。そのため、主線路ＭＬ全体及び副線路ＳＬ全体は、等しい結合度で結合するようになり、均一なインピーダンスを有するようになる。よって、主線路ＭＬ及び副線路ＳＬ内においてインピーダンス整合が崩れる部分が生じにくくなる。その結果、主線路ＭＬ及び副線路ＳＬ内において信号の反射が発生することが抑制されるようになり、電子部品１０のアイソレーション特性が向上する。

また、電子部品１０では、主線路ＭＬの両端及び副線路ＳＬの両端が接続される外部電極１４が積層体１２の下面Ｓ２に設けられ、更に、主線路ＭＬ及び副線路ＳＬの両端はビアホール導体ｂ１，ｂ８，ｂ９，ｂ１６により構成されている。すなわち、主線路ＭＬ及び副線路ＳＬは、積層体１２の側面には引き出されていない。そのため、積層体１２では、主線路ＭＬ及び副線路ＳＬを積層体１２の側面に引き出すための引き出し導体が不要となるので、絶縁体層１６に引き出し導体を設けるための領域も不要となる。その結果、電子部品１０の小型化が図られる。

（変形例）
以下に、変形例に係る電子部品１０ａについて図面を参照しながら説明する。図３は、変形例に係る電子部品１０ａの分解斜視図である。なお、変形例に係る電子部品１０ａの外観斜視図は、図１を援用する。

電子部品１０ａは、図１及び図３に示すように、積層体１２、外部電極１４（１４ａ〜１４ｄ）、主線路ＭＬ（図３参照）及び副線路ＳＬ（図３参照）を備えている。電子部品１０ａの積層体１２及び外部電極１４の構成は、電子部品１０の積層体１２及び外部電極１４の構成と同じであるので説明を省略する。

主線路ＭＬは、積層体１２内に設けられており、図３に示すように、外部電極１４ａ，１４ｂ間に接続されている。すなわち、主線路ＭＬの両端はそれぞれ、外部電極１４ａ，１４ｂに接続されている。主線路ＭＬは、図３に示すように、線路導体１８ａ〜１８ｃ及びビアホール導体ｂ１〜ｂ８を含んでいる。

線路導体１８ａ〜１８ｃはそれぞれ、導電性材料により構成されており、絶縁体層１６ｅ，１６ｄ，１６ｃの表面上に設けられており、ｙ軸方向に延在する直線状の線状導体である。電子部品１０ａのビアホール導体ｂ１〜ｂ４及び線路導体１８ａは、電子部品１０のビアホール導体ｂ１〜ｂ４及び線路導体１８と同じであるので説明を省略する。

ビアホール導体ｂ５は、導電性材料により構成されており、図３に示すように、絶縁体層１６ｄをｚ軸方向に貫通している。ビアホール導体ｂ５のｚ軸方向の正方向側の端部は、線路導体１８ａのｙ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ５のｚ軸方向の負方向側の端部は、線路導体１８ｂのｙ軸方向の正方向側の端部に接続されている。

ビアホール導体ｂ６は、導電性材料により構成されており、図３に示すように、絶縁体層１６ｃをｚ軸方向に貫通している。ビアホール導体ｂ６のｚ軸方向の正方向側の端部は、線路導体１８ｂのｙ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ６のｚ軸方向の負方向側の端部は、線路導体１８ｃのｙ軸方向の負方向側の端部に接続されている。

ビアホール導体ｂ７，ｂ８はそれぞれ、導電性材料により構成されており、図３に示すように、絶縁体層１６ｂ，１６ａをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。ビアホール導体ｂ８のｚ軸方向の負方向側の端部は、外部電極１４ｂに接続されている。すなわち、主線路ＭＬの他端は、ビアホール導体ｂ８を介して外部電極１４ｂに接続されている。ビアホール導体ｂ７のｚ軸方向の正方向側の端部は、線路導体１８ｃのｙ軸方向の正方向側の端部に接続されている。

副線路ＳＬは、積層体１２内に設けられており、図３に示すように、外部電極１４ｃ，１４ｄ間に接続されている。すなわち、副線路ＳＬの両端はそれぞれ、外部電極１４ｃ，１４ｄに接続されている。副線路ＳＬは、図３に示すように、線路導体２０ａ〜２０ｃ及びビアホール導体ｂ９〜ｂ１６を含んでいる。

線路導体２０ａ〜２０ｃはそれぞれ、導電性材料により構成されており、絶縁体層１６ｅ，１６ｄ，１６ｃの表面上に設けられており、ｙ軸方向に延在する直線状の線状導体である。電子部品１０ａのビアホール導体ｂ９〜ｂ１２及び線路導体２０ａは、電子部品１０のビアホール導体ｂ９〜ｂ１２及び線路導体２０と同じであるので説明を省略する。

ビアホール導体ｂ１３は、導電性材料により構成されており、図３に示すように、絶縁体層１６ｄをｚ軸方向に貫通している。ビアホール導体ｂ１３のｚ軸方向の正方向側の端部は、線路導体２０ａのｙ軸方向の正方向側の端部に接続されている。ビアホール導体ｂ１３のｚ軸方向の負方向側の端部は、線路導体２０ｂのｙ軸方向の正方向側の端部に接続されている。

ビアホール導体ｂ１４は、導電性材料により構成されており、図３に示すように、絶縁体層１６ｃをｚ軸方向に貫通している。ビアホール導体ｂ１４のｚ軸方向の正方向側の端部は、線路導体２０ｂのｙ軸方向の負方向側の端部に接続されている。ビアホール導体ｂ１４のｚ軸方向の負方向側の端部は、線路導体２０ｃのｙ軸方向の負方向側の端部に接続されている。

ビアホール導体ｂ１５，ｂ１６はそれぞれ、導電性材料により構成されており、図３に示すように、絶縁体層１６ｂ，１６ａをｚ軸方向に貫通しており、互いに接続されて１本のビアホール導体を構成している。ビアホール導体ｂ１６のｚ軸方向の負方向側の端部は、外部電極１４ｄに接続されている。すなわち、副線路ＳＬの他端は、ビアホール導体ｂ１６を介して外部電極１４ｄに接続されている。ビアホール導体ｂ１５のｚ軸方向の正方向側の端部は、線路導体２０ｃのｙ軸方向の正方向側の端部に接続されている。

以上のように構成された副線路ＳＬは、図３に示すように、ｚ軸方向から平面視したときに、ｙ軸方向に延在する直線をなしている。更に、主線路ＭＬと副線路ＳＬとは、図３に示すように、同じ形状をなしている。また、電子部品１０ａでは、主線路ＭＬ及び副線路ＳＬはそれぞれ、互いに距離Ｄだけ離れた状態で配置されている。

以上のように構成された電子部品１０ａは、電子部品１０と同様に、アイソレーション特性を向上させることが可能である。更に、電子部品１０ａの主線路ＭＬ及び副線路ＳＬは、電子部品１０の主線路ＭＬ及び副線路ＳＬよりも長い。よって、電子部品１０ａにおける主線路ＭＬと副線路ＳＬとの結合度は、電子部品１０における主線路ＭＬと副線路ＳＬとの結合度よりも大きい。このように、主線路ＭＬの長さ及び副線路ＳＬの長さを調整することにより、主線路ＭＬと副線路ＳＬとの結合度を調整することが可能である。

なお、主線路ＭＬ及び副線路ＳＬの形状は、電子部品１０，１０ａに示したものに限らない。

以上のように、本発明は、電子部品に有用であり、特に、アイソレーション特性を向上させることができる点において優れている。

ＭＬ 主線路
Ｓ１ 上面
Ｓ２ 下面
ＳＬ 副線路
ｂ１〜ｂ１６ ビアホール導体
１０ 電子部品
１２ 積層体
１４ａ〜１４ｄ 外部電極
１６ａ〜１６ｆ 絶縁体層
１８，１８ａ〜１８ｃ，２０，２０ａ〜２０ｃ 線路導体

Claims (3)

1. 複数の絶縁体層が積層されて構成されている積層体と、
   前記積層体内に設けられている主線路であって、前記絶縁体層に設けられている第１の線路導体及び前記絶縁体層を積層方向に貫通している第１のビアホール導体を含んでいる主線路と、
   前記積層体内に設けられ、かつ、前記主線路と電磁気的に結合することにより該主線路と共に方向性結合器を構成している副線路であって、前記絶縁体層に設けられている第２の線路導体及び前記絶縁体層を積層方向に貫通している第２のビアホール導体を含んでいる副線路と、
   前記積層体の下面に設けられ、かつ、前記主線路の両端のそれぞれに前記第１のビアホール導体を介して接続されている第１の外部電極及び第２の外部電極と、
   前記積層体の下面に設けられ、かつ、前記副線路の両端のそれぞれに前記第２のビアホール導体を介して接続されている第３の外部電極及び第４の外部電極と、
   を備えており、
   前記主線路と前記副線路とは、同じ形状をなしており、かつ、積層方向から平面視したときに、互いに平行な直線をなしていること、
   を特徴とする電子部品。
2. 積層方向から平面視したときに、前記主線路の両端と前記副線路の両端とは、該主線路及び該副線路が延在している方向において一致していること、
   を特徴とする請求項１に記載の電子部品。
3. 前記第１の線路導体及び前記第２の線路導体は、同じ前記絶縁体層に設けられており、
   前記第１のビアホール導体及び前記第２のビアホール導体は、同じ前記絶縁体層に設けられていること、
   を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。

Images