WO2011004890A1 - 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置 - Google Patents

半導体発光素子の製造方法およびランプ、電子機器、及び機械装置 Download PDF

Info

Publication number
WO2011004890A1
WO2011004890A1 PCT/JP2010/061691 JP2010061691W WO2011004890A1 WO 2011004890 A1 WO2011004890 A1 WO 2011004890A1 JP 2010061691 W JP2010061691 W JP 2010061691W WO 2011004890 A1 WO2011004890 A1 WO 2011004890A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
type semiconductor
semiconductor light
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/061691
Other languages
English (en)
French (fr)
Inventor
浩光 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009164004A external-priority patent/JP5246079B2/ja
Priority claimed from JP2009165993A external-priority patent/JP5246081B2/ja
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to CN201080039686.5A priority Critical patent/CN102484177B/zh
Priority to US13/382,749 priority patent/US8896085B2/en
Publication of WO2011004890A1 publication Critical patent/WO2011004890A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies

Definitions

  • n-type semiconductor layer, an active layer, and a p-type semiconductor layer are sequentially stacked on the substrate, these layers are formed in the same growth chamber.
  • the dopant used in the step hinders the formation of the p-type semiconductor layer, and a p-type semiconductor layer having a sufficiently low resistivity cannot be obtained.
  • FIG. 1 is a schematic cross-sectional view showing an example of a semiconductor light emitting device manufactured using the method for manufacturing a semiconductor light emitting device of the present invention.
  • FIG. 2 is a schematic cross-sectional view for explaining a process for manufacturing the semiconductor light emitting element shown in FIG.
  • FIG. 3 is a schematic cross-sectional view showing an example of a lamp including the semiconductor light emitting element shown in FIG.
  • FIG. 4 is a graph showing the relationship between the distance from one end to the other end along the diameter of the substrate and the light emission intensity in the semiconductor light emitting device at the stage before dividing the substrate of Example 12.
  • FIG. 5 is a graph showing the relationship between the distance from one end to the other end along the diameter of the substrate and the light emission intensity in the semiconductor light emitting device at the stage before dividing the substrate of Example 14.
  • the gallium nitride-based compound semiconductor constituting the n-type semiconductor layer 12, the light-emitting layer 13, and the p-type semiconductor layer 14 in the present invention may also be represented by the general formula Al x In y Ga 1-xy N (0 ⁇ x ⁇ 1,0 Semiconductors having various compositions represented by ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) can be used without any limitation.
  • the buffer layer 21 is preferably made of polycrystalline Al x Ga 1-x N (0 ⁇ x ⁇ 1), and more preferably made of single crystal Al x Ga 1-x N (0 ⁇ x ⁇ 1). preferable. More preferably, 0.5 ⁇ x ⁇ 1.0.
  • the buffer layer 21 may be, for example, made of polycrystalline Al x Ga 1-x N (0 ⁇ x ⁇ 1) and having a thickness of 0.01 to 0.5 ⁇ m. If the thickness of the buffer layer 21 is less than 0.01 ⁇ m, the buffer layer 21 may not sufficiently obtain an effect of relaxing the difference in lattice constant between the substrate 11 and the base layer 22. In addition, when the thickness of the buffer layer 21 exceeds 0.5 ⁇ m, although the function as the buffer layer 21 is not changed, the film formation processing time of the buffer layer 21 becomes long, and the productivity may be reduced. There is sex.
  • the n contact layer 12a is preferably composed of an Al x Ga 1-x N layer (0 ⁇ x ⁇ 1, preferably 0 ⁇ x ⁇ 0.5, more preferably 0 ⁇ x ⁇ 0.1), An n-type impurity (dopant) is doped.
  • n-type impurity is contained in n contact layer 12a at a concentration of 1 ⁇ 10 17 to 1 ⁇ 10 20 / cm 3 , preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 / cm 3 , n-type electrode 17 From the viewpoint of maintaining good ohmic contact with.
  • the n-type impurity used for the n-contact layer 12a is not particularly limited, and examples thereof include Si, Ge, and Sn. It is preferable that Si and Ge are contained, and Si is most preferable.
  • the n-clad layer 12b may be a single layer, but preferably has a superlattice structure in which a plurality of thin film layers are repeatedly grown.
  • a superlattice structure composed of 10 pairs (20 layers) to 40 pairs (80 layers) by repeatedly growing two thin film layers having different compositions.
  • the n-cladding layer 12b has a superlattice structure, if the number of thin film layers is 20 or more, the crystal lattice mismatch between the regrown layer 12d and the light-emitting layer 13 is more effectively mitigated. Therefore, the effect of improving the output of the semiconductor light emitting device becomes more remarkable.
  • the superlattice structure constituting the n-clad layer 12b includes an n-side first layer made of a group III nitride semiconductor and an n-side second layer made of a group III nitride semiconductor having a composition different from that of the n-side first layer. It is preferable that they are laminated, and it is more preferable that they include a structure in which n-side first layers and n-side second layers are alternately and repeatedly laminated.
  • the p-cladding layer 14a includes a superlattice structure
  • the p-side first layer made of a group III nitride semiconductor and the p-side made of a group III nitride semiconductor having a composition different from that of the p-side first layer are used.
  • the second layer may be stacked.
  • the p-clad layer 14a includes a superlattice structure
  • the p-clad layer 14a may have a structure in which p-side first layers and p-side second layers are alternately and repeatedly stacked.
  • GZO gallium zinc oxide (ZnO—Ga 2 O 3 )
  • fluorine-doped tin oxide titanium oxide and the like are preferable.
  • These materials can be formed using conventional means well known in this technical field, and can be formed as the translucent electrode 15.
  • the light emitting layer 13 is configured such that the barrier layers 13a and the well layers 13b are alternately and repeatedly stacked, and the barrier layers 13a are disposed on the n-type semiconductor layer 12 side and the p-type semiconductor layer 14 side. That's fine. That is, as shown in the drawing, the light emitting layer 13 may be laminated in order so that the n-type semiconductor layer 12 and the barrier layer 13a and the p-type semiconductor layer 14 and the barrier layer 13a are in contact with each other.
  • the composition and film thickness of the well layer 13b and the barrier layer 13a are set so as to have a predetermined emission wavelength.
  • a translucent electrode 15 made of ITO having a thickness of 200 nm was formed on the p-contact layer 14b of the laminate by a generally known photolithography technique.
  • etching was performed using a photolithography technique to form an exposed surface 20a of the n contact layer 12a in a desired region, and an n-type electrode 17 having a Ti / Au double layer structure was formed thereon.
  • a p-type bonding pad structure 16 having a three-layer structure composed of a metal reflective layer made of 200 nm Al, a barrier layer made of 80 nm Ti, and a bonding layer made of 1100 nm Au, It formed using the technique of photolithography.
  • the semiconductor light emitting device 1 of Example 1 having the configuration shown in FIG. 1 was obtained.
  • the carrier concentrations of the first process growth layer 12c and the regrowth layer 12d are as follows. Is 8 ⁇ 10 18 cm ⁇ 3 , the carrier concentration of the n-clad layer 12b is 5 ⁇ 10 18 cm ⁇ 3 , the carrier concentration of the p-contact layer 14b is 5 ⁇ 10 18 cm ⁇ 3 , and the p-cladding layer
  • the Mg doping amount of 14a was 5 ⁇ 10 19 cm ⁇ 3 .
  • Example 1 to 7 and Examples 9 to 11 in which the heat treatment was performed before the regrowth layer was formed were compared with Example 8 in which the heat treatment was not performed before the regrowth layer was formed.
  • the reverse current (IR) was even lower.
  • a translucent electrode 15 made of ITO having a thickness of 200 nm was formed on the p-contact layer 14b by a generally known photolithography technique.
  • etching is performed using a photolithography technique to expose the first process growth layer 12c of the n contact layer 12a in a desired region, and two layers of Ti / Au on the exposed surface 20a of the n contact layer 12a.
  • An n-type electrode 17 having a structure was formed.
  • a p-type bonding pad structure 16 having a three-layer structure composed of a metal reflective layer made of 200 nm Al, a barrier layer made of 80 nm Ti, and a bonding layer made of 1100 nm Au, It formed using the technique of photolithography. Thereafter, the substrate 11 was divided (chiped) to obtain the semiconductor light emitting device 1 of Example 12 having the configuration shown in FIG.
  • Example 12 and Example 13 As shown in Table 2, in Example 12 and Example 13, the reverse current (IR) is sufficiently low, the light emission output (Po) at an applied current of 20 mA is 21 mW or more, high brightness and low power consumption. there were.
  • Comparative Example 3 and Comparative Example 4 in which the pressure in the growth chamber when the light emitting layer 13 is grown is less than 500 mbar, the light emission output (Po) when the applied current is 20 mA as compared with Example 12 and Example 13. was low.
  • the semiconductor light emitting devices of Example 12 and Example 13 can effectively improve the light emission output by applying a large current, and the semiconductor light emitting devices of Comparative Example 3 and Comparative Example 4 It was confirmed that a high light emission output was obtained when a large current was applied.
  • Semiconductor light emitting device semiconductor light emitting device 3 Lamp 12 n-type semiconductor layer 12a n-contact layer (n-type semiconductor layer) 12b n-clad layer (second n-type semiconductor layer) 12c First process growth layer (first n-type semiconductor layer) 12d Regrown layer 13 Light emitting layer (active layer) 14 p-type semiconductor layer

Landscapes

  • Led Devices (AREA)

Abstract

　第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と活性層とｐ型半導体層とを順次積層する第２工程とを具備してなる、半導体発光素子の製造方法。

Description

半導体発光素子の製造方法およびランプ、電子機器、及び機械装置
　本発明は、半導体発光素子の製造方法およびランプ、電子機器、及び機械装置に関する。
　本願は、２００９年７月１０日に日本に出願された特願２００９－１６４００４号、及び２００９年７月１４日に日本に出願された特願２００９－１６５９９３号に基づき優先権を主張し、その内容をここに援用する。
　従来から、発光ダイオードや半導体レーザなどに用いられる半導体発光素子として、基板上に、ｎ型半導体層と活性層（発光層）とｐ型半導体層とを、順次積層させた素子がある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法）によって、ｎ型半導体層と活性層とｐ型半導体層とをこの順で連続して順次積層する方法がある。
　しかしながら、基板上に、ｎ型半導体層と活性層とｐ型半導体層とを連続して順次積層する場合、これらの層が同一の成長室内で形成されるので、ｎ型半導体層を形成する際に用いたドーパントが、ｐ型半導体層の形成に支障を来たして、抵抗率の十分に低いｐ型半導体層が得られない場合があった。
　このような問題を解決する技術として、例えば、特許文献１には、所定の基板上に、少なくとも第１導電形の半導体層と第２導電形の半導体層とを順次成膜して、化合物半導体装置を製造する際に、前記導電形の半導体層のそれぞれを、導電形に対応した、互いに異なる複数の独立した成長室で成膜するようにした、化合物半導体装置の製造方法が提案されている。
　また、最近では、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきている。
特開平７－４５５３８号公報
　しかしながら、ｎ型半導体層を形成する成長室と、ｐ型半導体層を形成する成長室とを完全に別々にすると、得られた半導体発光素子の発光出力が不十分となる場合があった。
　一方、従来の半導体発光素子では、その発光出力は印加する電流を大きくすると高くなるものの、印加する電流を大きくすることにより得られる発光出力を向上させる効果の程度が、印加する電流を大きくするのに伴ってしだいに小さくなる傾向があった。したがって、半導体発光素子に大電流を印加する場合、印加する電流を大きくすることによる発光出力の向上効果は不十分であった。このため、半導体発光素子として、大電流を印加することによって効果的に発光出力を向上させることができ、大電流が印加される場合に好適に用いられる素子やその製造方法が要求されていた。
　本発明は上記課題に鑑みてなされたものであり、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良が生じにくく、しかも、高い出力の得られる半導体発光素子を製造できる、半導体発光素子の製造方法を提供することを課題とする。　
また、大電流が印加されることにより高い発光出力が得られる半導体発光素子を製造できる半導体発光素子の製造方法、およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置を提供することを課題とする。
　本発明者は、上記問題を解決するために鋭意検討した結果、本発明を完成した。
本発明の第一の態様は、第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する工程（第１工程）と、第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、前記第１ｎ型半導体層の再成長層と第２ｎ型半導体層と活性層とｐ型半導体層とを順次積層する工程（第２工程）とを具備してなることを特徴とする半導体素子の製造方法を提供する。
すなわち本発明の第一の態様は、以下の半導体発光素子の製造方法である。
 
（１）　第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、
　第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と活性層とｐ型半導体層とを順次積層する第２工程と、を有することを特徴とする半導体発光素子の製造方法。
（２）　前記第２工程において、前記第２ｎ型半導体層が、薄膜層を２０層～４０層繰り返し成長させて得られた超格子構造を有することを特徴とする前項１に記載の半導体発光素子の製造方法。
（３）　前記第１工程における前記第１ｎ型半導体層の成長条件と、前記第２工程における前記再成長層の成長条件とが同一であることを特徴とする前項１または前項２に記載の半導体発光素子の製造方法。
（４）　前記第１ｎ型半導体層及び再成長層がｎコンタクト層であり、前記第２ｎ型半導体層がｎクラッド層であることを特徴とする（１）～（３）のいずれかに記載の半導体発光素子の製造方法。
（５）　前記再成長層の厚みを０．０５μｍ～２μｍとすることを特徴とする（１）～（４）のいずれかに記載の半導体発光素子の製造方法。
（６）　前記再成長層を形成する前に、窒素を含む雰囲気で熱処理温度５００℃～１０００℃の熱処理を行うサブ工程を含むことを特徴とする（１）～（５）のいずれかに記載の半導体発光素子の製造方法。
（７）　（１）～（６）のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
（８）　（７）に記載のランプが組み込まれていることを特徴とする電子機器。
（９）　（８）に記載の電子機器が組み込まれていることを特徴とする機械装置。
（１０）　再成長層が、第１ｎ型半導体層の成長層であって、ｎ型半導体層であることを特徴とする（１）～（６）のいずれかに記載の半導体発光素子の製造方法。
本発明の第二の態様は、本発明の第二の態様は、第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、
　第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、前記第１ｎ型半導体層の再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第２工程とを具備し、
　前記第２工程において、前記第２有機金属化学気相成長装置の成長室内の圧力を５００ｍｂａｒ～１０１３ｍｂａｒ（大気圧下）として前記発光層を成長させることを特徴とする半導体発光素子の製造方法を提供する。
すなわち本発明の第二の態様は、以下の半導体発光素子の製造方法である。
（１）　第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、
第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第２工程とを有し、
前記第２工程において、前記第２有機金属化学気相成長装置の成長室内の圧力を５００ｍｂａｒ～１０１３ｍｂａｒ（大気圧下）として前記発光層を成長させることを特徴とする半導体発光素子の製造方法。
（２）　前記第２有機金属化学気相成長室に流量３０ＳＬＭ～１００ＳＬＭの第１キャリアガスとともにＩＩＩ族元素を含むＩＩＩ族原料を供給すると同時に、前記成長室に第２キャリアガスとともに窒素または窒素化合物を含む窒素原料を供給して、ＩＩＩ族窒化物半導体層からなる前記発光層を成長させる工程を含むことを特徴とする（１）に記載の半導体発光素子の製造方法。
（３）　（１）または（２）に記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
（４）　（３）に記載のランプが組み込まれていることを特徴とする電子機器。
（５）　（４）に記載の電子機器が組み込まれていることを特徴とする機械装置。
　本発明の半導体発光素子の製造方法は、第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する工程（第１工程）と、第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と活性層とｐ型半導体層とを順次積層する工程（第２工程）とを有している。よって、第１工程において形成される第１ｎ型半導体層は、第２工程において形成されるｐ型半導体層とは別の成長室内で形成されることになる。このため、本発明の半導体発光素子の製造方法によれば、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良を少なく、あるいは生じにくくすることができる。
　しかも、本発明の半導体発光素子の製造方法では、第２工程において、第１ｎ型半導体層上に、第１ｎ型半導体層の再成長層（ｎ型半導体層）を形成してから、その上に第２ｎ型半導体層を積層する。その上には、活性層とｐ型半導体層とが順次積層される。この構成によって、再成長層上に結晶性の良好な第２ｎ型半導体層が形成され、高い出力の得られる半導体発光素子が得られる。
　本発明の第二の態様の半導体発光素子の製造方法では、第２工程において、第１ｎ型半導体層上に第１ｎ型半導体層の再成長層を形成し、その上に第２ｎ型半導体層を積層する。よって、再成長層上に結晶性の良好な第２ｎ型半導体層が形成される。さらに、本発明の第二の態様の半導体発光素子の製造方法では、第２工程において、第２有機金属化学気相成長装置の成長室内の圧力を５００ｍｂａｒ～１０１３ｍｂａｒ（大気圧下）として発光層を成長させる。その結果、結晶性の良好な第２ｎ型半導体上に結晶性の良好な発光層が形成される。そのため本発明の半導体発光素子の製造方法によれば、大電流が印加された場合に、従来と比較して高い発光出力が得られる半導体発光素子が得られる。
　本発明の半導体発光素子の製造方法では、上述したように、第１工程において第２工程に比べ圧倒的に厚く形成される第１ｎ型半導体層が、第２工程において形成されるｐ型半導体層とは別の成長室内で形成されることになる。したがって、本発明の半導体発光素子の製造方法によれば、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良を防ぐことができ、その結果、収率面で大幅な生産性向上を図ることができる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図３は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図４は、実施例１２の基板を分割する前の段階の半導体発光素子において、基板の直径に沿う一端から他端までの距離と、発光強度との関係を示したグラフである。 図５は、実施例１４の基板を分割する前の段階の半導体発光素子において、基板の直径に沿う一端から他端までの距離と、発光強度との関係を示したグラフである。
　以下、半導体発光素子の製造方法について、図面を適宜参照しながら詳細に説明する。以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子やランプ等の寸法関係とは異なっている。本発明は以下の例に限定されず、その趣旨を逸脱しない範囲で適宜変更可能である。数や位置や大きさや数値などの変更や追加をする事ができる。
　本発明は、半導体発光素子の製造方法およびランプ、電子機器、及び機械装置に関する。特には、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良が生じにくく、高い出力の得られる半導体発光素子や、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法、およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、及び機械装置に関するものである。
『半導体発光素子』
　図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。本実施形態では、半導体発光素子の一例として、図１に示す半導体発光素子１を挙げて説明する。
　図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７とを具備している。
　積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層（活性層）１３、及びｐ型半導体層１４がこの順に積層されて構成されている。図１に示すように、ｎ型半導体層１２、発光層１３、及びｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
　また、ｐ型半導体層１４の上面１４ａには、透光性電極１５及びｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５及びｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。
　ｎ型半導体層１２、発光層１３、およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましい。窒化ガリウム系化合物半導体を用いることがより好ましい。窒化ガリウム系化合物半導体としては、例えば、一般式ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる、各種組成の半導体が知られている。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としても、一般式ＡｌｘＩｎｙＧａ１－ｘ－ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
　本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する活性層である発光層１３から発光を発せられる構成であり、発光層１３からの光は、ｐ型ボンディングパッド電極１６の形成された側から取り出される、フェイスアップマウント型の発光素子である。
　（基板）
　基板１１は任意に選択でき、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、及びモリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
　なお、上記基板の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いることも可能である。その際には適当な使用方法を選択すればよい。例えば、アンモニアを使用せずに後述するバッファ層２１を成膜するとともに、アンモニアを使用する方法で後述する下地層２２を成膜した場合などは、バッファ層２１がコート層として作用するので、基板１１の化学的な変質を効果的に防ぐ事ができる。
（バッファ層）
　バッファ層２１は、設けても又は設けられていなくてもよい。しかしながら、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層する事により、より一層、結晶性の良い下地層２２が積層できる。
　バッファ層２１は、多結晶のＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）からなるものが好ましく、単結晶のＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）からなるものがより好ましい。より好ましくは、０．５≦ｘ≦１．０である。
　バッファ層２１は、例えば、多結晶のＡｌｘＧａ１－ｘＮ（０≦ｘ≦１）からなる厚さ０．０１～０．５μｍのものとすることができる。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する可能性がある。
　バッファ層２１の好ましい一例としては、ＩＩＩ族窒化物半導体からなる六方晶系の結晶構造を持つ層が挙げられる。バッファ層２１をなすＩＩＩ族窒化物半導体の結晶は、単結晶構造を有するものであることが好ましい。ＩＩＩ族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、バッファ層２１の成膜条件を制御することにより、単結晶構造のＩＩＩ族窒化物半導体の結晶からなるバッファ層２１とすることができる。このような単結晶構造を有するバッファ層２１を基板１１上に成膜した場合、バッファ層２１のバッファ機能が有効に作用するため、その上に成膜されたＩＩＩ族窒化物半導体は良好な配向性及び結晶性を有する結晶膜となる。
　また、バッファ層２１をなすＩＩＩ族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶（多結晶）とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
（下地層）
　下地層２２としては、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）が挙げられるが、ＡｌｘＧａ１－ｘＮ（０≦ｘ＜１）を用いると結晶性の良い下地層２２を形成できるため好ましい。より好ましくは、０≦ｘ＜０．５である。
　下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上が最も好ましい。この膜厚以上にした方が結晶性の良好なＡｌｘＧａ１－ｘＮ層が得られやすい。下地層２２の膜厚は１０μｍ以下が好ましい。
　下地層２２の結晶性を良くするために、下地層２２には不純物をドーピングしない方が望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加することが出来る。
（積層半導体層）（ｎ型半導体層）
　ｎ型半導体層１２は、ｎコンタクト層１２ａ（第１工程成長層（第１ｎ型半導体層）、および再成長層）と、ｎクラッド層１２ｂ（第２ｎ型半導体層）とから構成されている。
　ｎコンタクト層１２ａ（ｎ型半導体層）は、ｎ型電極１７を設けるための層であり、後述する第１工程において形成される第１工程成長層１２ｃと、後述する第２工程において形成される再成長層１２ｄとからなる。図に示される第１工程成長層１２ｃと再成長層１２ｄにおいては、第１工程成長層１２ｃの厚みが、再成長層１２ｄの厚みよりも厚い。第１工程成長層１２ｃと再成長層１２ｄとは、同一の材料からなるものが好ましい。同じ成長条件で形成されることも好ましい。同一の材料からなり、同じ成長条件で形成されることがより好ましい。また、本実施形態においては、図１に示すように、第１工程成長層１２ｃには、ｎ型電極１７を設けるための露出面２０ａが形成されている。なお、ｎ型電極１７を設けるための露出面２０ａは、再成長層１２ｄに形成されていてもよい。
　ｎコンタクト層１２ａは、ＡｌｘＧａ１－ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７～１×１０２０／ｃｍ３、好ましくは１×１０１８～１×１０１９／ｃｍ３、の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられる。ＳｉおよびＧｅが含まれる事が好ましく、Ｓｉが最も好ましい。
　ｎコンタクト層１２ａを構成する第１工程成長層１２ｃの膜厚は、０．５～５μｍとされることが好ましく、２μｍ～４μｍの範囲であることがより好ましい。第１工程成長層１２ｃの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。
　また、再成長層１２ｄの膜厚は、０．０５～２μｍとされることが好ましく、０．２μｍ～１μｍであることがより好ましい。再成長層１２ｄの膜厚が０．２μｍ以上であると、後述するように、ｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し（第一工程成長層の形成）、第１有機金属化学気相成長装置の成長室内から取り出して別の装置（第２有機金属化学気相成長装置）の成長室に移動し、その後、再成長層１２ｄを形成するためにｎコンタクト層１２ａの成長を再開したことによるｎコンタクト層１２ａの結晶性への影響を少なくすることができる。その結果、半導体発光素子の出力を向上させる効果がより顕著となる。また、再成長層１２ｄの膜厚が２μｍを超えると、ｐ型半導体層１４を形成する際に用いられる第２有機金属化学気相成長装置の成長室内に、ｎ型半導体層１２を形成した後に残されるドーパントや堆積物の量が多くなり、ｎ型半導体層１２を形成する際に用いたドーパントや堆積物に起因するｐ型半導体層１４の不良が生じやすくなる。さらに再成長層１２ｄの成膜処理時間が長くなり、生産性が低下する問題が発生する。
　ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層であり、さらに再成長層１２ｄと発光層１３との結晶格子の不整合を緩和する、発光層１３のバッファ層としても機能するものである。ｎクラッド層１２ｂは任意で選択され、例えばＡｌＧａＮ（すなわちＡｌｘＧａ１－ｘＮ（０≦ｘ≦１））、ＧａＮ、ＧａＩｎＮ（すなわち、ＧａｘＩｎ１－ｘＮ、０＜ｘ＜１）などで形成することが可能である。なお、明細書中では、前記各元素の組成比を省略して、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。ｎクラッド層１２ｂをＧａＩｎＮで形成する場合には、発光層１３のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
　ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５～５００ｎｍであることが好ましく、より好ましくは５～１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７～１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８～１×１０１９／ｃｍ３である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
　本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、薄膜層を複数層繰り返し成長させてなる超格子構造であることが好ましい。具体例を挙げれば、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）～４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下するという問題が発生する。
　ｎクラッド層１２ｂを構成する超格子構造は、ＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるＩＩＩ族窒化物半導体からなるｎ側第２層とが積層されたものであることが好ましく、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含むものであることがより好ましい。
　ｎクラッド層１２ｂの超格子構造を構成するｎ側第１層及びｎ側第２層の組み合わせとしては、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、互いに組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、前記２つの層において元素組成比が異なることを指す）、互いに組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造とすることができる。ＧａＩｎＮ／ＧａＮの交互構造、又は互いに組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造であることが好ましい。
　ｎ側第１層及びｎ側第２層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましい。下限は１０オングストローム以上であることが好ましい。両方の層の厚さが、１０オングストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層および/またはｎ側第２層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
　上記ｎ側第１層及びｎ側第２層は、それぞれがドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎクラッド層１２ｂとして、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造を有する超格子構造を用いた場合には、不純物としてＳｉが好適である。また、超格子構造を構成するｎ側第１層及びｎ側第２層は、同じ組成（ＧａＩｎＮ、ＡｌＧａＮ又はＧａＮ）であって、さらにドープ構造／未ドープ構造を組み合わせたものであってもよい。
（発光層）
　発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる層である。多重量子井戸構造における積層数は任意で選択されるが、３層から１０層が好ましく、４層から７層がさらに好ましい。
　井戸層１３ｂの厚みは、１５オングストローム以上５０オングストローム以下の範囲が好ましい。井戸層１３ｂの厚みが上記範囲であると、より高い発光出力が得られる。
　井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光でき、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１７ｃｍ－３～１×１０１８ｃｍ－３程度が好適である。これ以上多いと発光強度の低下を引き起こす場合がある。
　障壁層１３ａは、膜厚が２０オングストローム以上１００オングストローム未満の範囲が好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす場合がある。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす場合がある。このため、障壁層１３ａの膜厚は７０オングストローム以下であることが好ましい。
　また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりも、Ｉｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
（ｐ型半導体層）
　ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
　ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１－ｘＮ（０＜ｘ≦０．４）からなる層であることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
　ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１～４００ｎｍであり、より好ましくは５～１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８～１×１０２１／ｃｍ３が好ましく、より好ましくは１×１０１９～１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
　　ｐクラッド層１４ａが超格子構造を含む場合には、例えば、ＩＩＩ族窒化物半導体からなるｐ側第１層と、前記ｐ側第１層とは組成が異なるＩＩＩ族窒化物半導体からなるｐ側第２層とが、積層された構成とすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐクラッド層１４ａはｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を有しても良い。
　ｐクラッド層１４ａの超格子構造を構成するｐ側第１層及びｐ側第２層は、それぞれ異なる組成の層であってよい。例えばｐ側第１層及びｐ側第２層は、ＡｌＧａＮ、ＧａＩｎＮ及びＧａＮの内から選択されてよい。またこれらにおいて、何れの組成であっても良い。具体例を挙げれば、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層は、ＡｌＧａＮ／ＡｌＧａＮ、又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
　ｐ側第１層及びｐ側第２層の厚みは、それぞれ１００オングストローム以下であることが好ましく、６０オングストローム以下であることがより好ましく、４０オングストローム以下であることがさらに好ましい。下限は１０オングストローム以上である事が好ましい。ｐ側第１層及びｐ側第２層の厚みのそれぞれが、１０オングストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超であると、結晶欠陥が入りやすくなるため好ましくない。
　ｐ側第１層及びｐ側第２層は、それぞれの層がドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐクラッド層として、ＡｌＧａＮ／ＧａＮの交互構造を、又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する超格子構造を用いた場合には、不純物としてＭｇが好適である。また、超格子構造を構成するｐ側第１層及びｐ側第２層は、同じ組成の同じ化合物（ＧａＩｎＮ、ＡｌＧａＮ、又はＧａＮ）であって、ドープ構造／未ドープ構造を組み合わせたものであってもよい。
　ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１－ｘＮ（０≦ｘ≦０．４）が好ましい。より好ましくは０≦ｘ≦０．１である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。またｐコンタクト層１４ｂが、ｐ型不純物（ドーパント）を１×１０１８～１×１０２１／ｃｍ３の濃度、好ましくは５×１０１９～５×１０２０／ｃｍ３の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、及び良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されず任意に選択できるが、例えばＭｇが好ましく挙げられる。ｐコンタクト層１４ｂの膜厚は、特に限定されないが、０．０１～０．５μｍが好ましく、より好ましくは０．０５～０．２μｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
（ｎ型電極）
　ｎ型電極１７はボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくとも発光層１３およびｐ半導体層１４の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極）
　透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり任意に選択できるが、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
　透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、及びＣｅのいずれか一種を含む導電性の酸化物、硫化亜鉛、及び、硫化クロムからなる群より選ばれる透光性の導電性材料が、好ましく挙げられる。また、前述の導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３－ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３－ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ－Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ－Ｇａ２Ｏ３））、及びフッ素ドープ酸化錫、酸化チタン等が好ましく挙げられる。これらの材料は、この技術分野でよく知られた慣用の手段を用いて形成でき、透光性電極１５として形成できる。
　また本発明では、透光性電極１５の構造は、従来公知の構造を含めて、如何なる構造も、何ら制限なく用いることができる。また、透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極）
　ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
　ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間やボール間のショートを生じてしまうため好ましくない。
　また、ｐ型ボンディングパッド電極１６の電極面積としては、できるだけ大きいほうがボンディング作業はしやすいが、発光の取り出しの妨げになる。例えば、チップ面の面積の半分を超える広い面積を覆った場合、発光の取り出しの妨げとなり、出力が著しく低下する。逆に、ｐ型ボンディングパッド電極１６の電極面積が小さすぎると、ボンディング作業がしにくくなり、製品の収率を低下させる。具体的には、ボンディングボールの直径よりもわずかに大きい程度が好ましく、直径１００μｍの円形程度であることが一般的である。
（保護膜層）
　保護膜層は、必要に応じて透光性電極１５の上面及び側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うように、形成できる。保護膜層を形成することにより、半導体発光素子１の内部への水分等の浸入を防止でき、半導体発光素子１の劣化を抑制できる。
　保護膜層としては任意に選択できるが、絶縁性を有し、３００～５５０ｎｍの範囲の波長において８０％以上の透過率を有する材料を用いることが好ましい。例えば、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化ニオブ（Ｎｂ２Ｏ５）、酸化タンタル（Ｔａ２Ｏ５）、窒化シリコン（Ｓｉ３Ｎ４）、及び窒化アルミニウム（ＡｌＮ）等を用いることができる。このうちＳｉＯ２、及びＡｌ２Ｏ３は、ＣＶＤ成膜で緻密な膜が容易に作製でき、より好ましい。
　『半導体発光素子の製造方法』
　図１に示す半導体発光素子１を製造するためには、まず、図２に示す積層半導体層２０を製造する。図２に示す積層半導体層２０を製造するには、まずはじめに、サファイア基板等の基板１１を用意する。
　次に、基板１１を第１ＭＯＣＶＤ（有機金属化学気相成長）装置の成長室内に設置し、ＭＯＣＶＤ法によって、基板１１上に、バッファ層２１と、下地層２２と、ｎコンタクト層１２ａ（ｎ型半導体層）の一部を構成する第１工程成長層１２ｃとを、順次積層する（第１工程）。
　第１工程成長層１２ｃを成長させる際には、基板１１を１０００℃～１１００℃の範囲とすることが好ましく、１０８０℃程度の温度とすることがより好ましい。水素雰囲気で成長させる事が好ましい。
　第１工程成長層１２ｃを成長させる原料としては、トリメチルガリウム（ＴＭＧ）などのＩＩＩ族金属の有機金属原料とアンモニア（ＮＨ３）などの窒素原料が挙げられ、これらを用い、熱分解によりバッファ層上にＩＩＩ族窒化物半導体層を堆積させる事が出来る。ＭＯＣＶＤ装置の成長室内の圧力は１５～８０ｋＰａとすることが好ましく、１５～６０ｋＰａとすることがより好ましい。キャリアガスは任意で選択されるが、水素ガスのみであってもよいし、水素ガスと窒素ガスとの混合ガスであってもよい。
　その後、第１ＭＯＣＶＤ装置の成長室内からｎコンタクト層１２ａの第１工程成長層１２ｃまでの各層の形成された基板１１を取り出す。
　次に、第１工程成長層１２ｃまでの各層の形成された基板１１を、第２ＭＯＣＶＤ装置の成長室内に設置する。そしてＭＯＣＶＤ法によって、第１工程成長層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄとｎクラッド層１２ｂ（第２ｎ型半導体層）と発光層１３とｐ型半導体層１４とをこの順番で順次積層する（第２工程）。
　本実施形態においては、第２工程において、再成長層１２ｄを形成する前に、第１工程成長層１２ｃまでの各層の形成された基板１１を、第２ＭＯＣＶＤ装置の成長室内にて窒素とアンモニアを含む雰囲気で、熱処理温度５００℃～１０００℃の熱処理を行うことが好ましい。熱処理の雰囲気は、窒素とアンモニアを含む雰囲気に代えて、例えば、窒素のみの雰囲気としてもよい。なお、水素のみの雰囲気では第１工程成長層１２ｃが昇華し、結晶性の悪化を招くため好ましくない。また熱処理において、ＭＯＣＶＤ装置の成長室内の圧力は１５～１００ｋＰａとすることが好ましく、６０～９５ｋＰａとすることがより好ましい。
　第２工程においてこのような熱処理を行った場合、もし、第１工程終了後に、ｎコンタクト層１２ａの第１工程成長層１２ｃまでの各層の形成された基板１１が第１ＭＯＣＶＤ装置の成長室内から取り出されることにより、第１工程成長層１２ｃの表面が汚染されたとしても、再成長層１２ｄを形成する前に汚染物質を除去することができる。その結果、再成長層１２ｄの結晶性が向上して、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性がより一層良好なものとなる。なお、第１工程成長層１２ｃの表面が汚染されたままである場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする恐れがあり、半導体発光素子１の信頼性が低下する可能性がある。
　また、本実施形態においては、第１工程における第１工程成長層１２ｃの成長条件と、第２工程における再成長層１２ｄの成長条件とを、同一とすることが好ましい。この場合、第１ＭＯＣＶＤ装置と第２ＭＯＣＶＤ装置の２つの装置を用い、第１ＭＯＣＶＤ装置においてｎコンタクト層１２ａを形成している途中の段階でｎコンタクト層１２ａの成長を中断し（第１工程成長層の形成）、成長室内から取り出して第２ＭＯＣＶＤ装置の成長室に移動し、その後、再成長層を形成するためにｎコンタクト層１２ａの成長を再開したことによる、ｎコンタクト層１２ａの結晶性への影響を少なくすることができる。よって、第１工程成長層１２ｃと再成長層１２ｄとからなるｎコンタクト層１２ａの結晶性が良好なものとなる。なお上記の成長条件を同一とするとは、例えば、温度、圧力、及びガス流量などの条件を同じにして成長を行う事を意味する。
　また、本実施形態においては、再成長層１２ｄの厚みを０．０５μｍ～２μｍとすることが好ましい。
　また、再成長層１２ｄを成長させる際には、基板１１の温度を１０００℃～１１００℃の範囲とすることが好ましい。再成長層１２ｄを成長させるときの基板１１の温度を上記範囲とすることで、第１工程成長層１２ｃまでの各層の形成された基板１１が、第１ＭＯＣＶＤ装置の成長室内から取り出されることにより、ｎコンタクト層１２ａの第１工程成長層１２ｃの表面が汚染されていたとしても、再成長層１２ｄを形成する際に汚染物質を除去することができる。その結果、再成長層１２ｄ上に形成されるｎクラッド層１２ｂや発光層１３の結晶性をより一層良好なものとすることができる。これに対し、再成長層１２ｄを成長させるときの基板１１の温度が１０００℃未満である場合、逆方向電流（ＩＲ）が十分に低くならなかったり、静電気放電（ＥＳＤ）耐圧が不足したりする可能性がある。また、再成長層１２ｄを成長させるときの基板１１の温度が１１００℃を超える場合、半導体発光素子１の出力が不十分となる可能性がある。
　また、第２工程において、薄膜層を２０層～８０層、好ましくは２０層～４０層、繰り返し成長させてなる超格子構造からなるｎクラッド層１２ｂを形成することが好ましい。なお、ｎクラッド層１２ｂを超格子構造とする場合、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第１層と、ｎ側第１層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第２層とを、交互に繰り返し積層し、薄膜層が２０層～８０層、より好ましくは２０層～４０層、となるように形成することが好ましい。
　また、発光層１３は、障壁層１３ａと井戸層１３ｂとを交互に繰り返して積層し、且つ、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように配置すればよい。すなわち発光層１３は図に示されるように、ｎ型半導体層１２と障壁層１３ａ、及びｐ型半導体層１４と障壁層１３ａが接触するように、順に積層すればよい。井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように設定される。発光層１３の成長温度は例えば、好ましくは６００～９００℃とすることができ、キャリアガスとしては例えば窒素ガスを好ましく用いることができる。なお、井戸層１３ｂおよび障壁層１３ａを成長させる際の、成長室の圧力やキャリアガスの流量などの条件は、井戸層１３ｂおよび障壁層１３ａで同じとすることができる。
　本実施形態においては、発光層１３を成長させる際の第２ＭＯＣＶＤ装置の成長室の圧力を、５００ｍｂａｒ～１０１３ｍｂａｒ（大気圧下）とする事が好ましい（５０～１０１．３ｋＰａ）。第２ＭＯＣＶＤ装置の成長室の圧力は、６００ｍｂａｒ以上とすることがより好ましい。また、第２ＭＯＣＶＤ装置の成長室の圧力は、９００ｍｂａｒ以下とすることが好ましく、８００ｍｂａｒ以下とすることがより好ましい。
成長室の圧力を５００ｍｂａｒ以上とすることで、発光層１３の結晶性がより一層良好なものとなり、結晶性の良好なｎクラッド層１２ｂ上に結晶性の良好な発光層１３が形成されることになり、大電流が印加された場合に、従来と比較して高い発光出力が得られる半導体発光素子１が得られる。この効果は、７０ｍＡ以上の大電流が印加された場合に一層顕著となる。また、成長室の圧力を１０１３ｍｂａｒ以下とすることで、基板１１を分割（チップ化）する前の基板１１面内における発光強度のバラツキが十分に小さいものとなり、得られた半導体発光素子１の品質が均一なものとなる。キャリアガスの流量は任意で選択できる。
　また、本実施形態においては、発光層１３を成長させる際に、第２ＭＯＣＶＤ装置の成長室に流量３０ＳＬＭ～１００ＳＬＭの第１キャリアガスとともにＩＩＩ族元素を含むＩＩＩ族原料を供給すると同時に、前記成長室に第２キャリアガスとともに窒素または窒素化合物を含む窒素原料を供給して、ＩＩＩ族窒化物半導体層からなる発光層１３を成長させることが好ましい。また、ＩＩＩ族元素としては、例えばＧａが挙げられる。また、第２キャリアガスとしては、窒素ガスを用いることが好ましい。窒素化合物としては、アンモニア（ＮＨ３）が挙げられる。
　また、発光層１３の成長温度は６００～９００℃とすることが好ましい。
　減圧ＣＶＤ装置を用いて発光層１３を成長させる際の成長室の圧力は、通常は４００ｍｂａｒ程度である。本実施形態においては、発光層１３を成長させる際の成長室の圧力を５００ｍｂａｒ以上としているので、発光層１３の結晶性は良好となる。ただし、圧力を４００ｍｂａｒとした場合と比較して、基板１１を分割（チップ化）する前の基板１１面内における発光強度のバラツキが大きくなり、得られた半導体発光素子１の品質のバラツキが若干大きくなる傾向がある。
　上述したように、成長室に流量を３０ＳＬＭ～１００ＳＬＭにコントロールした第１キャリアガスとともにＩＩＩ族元素を含むＩＩＩ族原料を供給した場合、第１キャリアガスの流量が適切であるため、成長室内でのＩＩＩ族原料と窒素原料との反応が進む前に、分割（チップ化）する前の基板１１の全面にＩＩＩ族原料が均一にいきわたりやすくなる。その結果、基板１１を分割（チップ化）する前の基板１１面内における発光強度のバラツキを、より効果的に抑制できる。
　成長室に供給する第１キャリアガスの流量は、４０ＳＬＭ以上であることがより好ましい。また、成長室に供給する第１キャリアガスの流量は、７０ＳＬＭ以下であることがより好ましい。
　ｐ型半導体層１４は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａを、超格子構造を含む層とする場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第１層と、ｐ側第１層とは組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第２層とを、交互に繰返し積層すればよい。
　以上のようにして、図２に示す積層半導体層２０が製造される。
　本発明では、第２工程において積層される再成長層１２ｄ～ｐ型層半導体層１４までの膜厚は、第１工程において積層されるバッファ層２１～第１工程成長層１２ｃまたは下地層２２～第１工程成長層１２ｃまでの膜厚に比べ、圧倒的に薄く形成する事が可能である。また、１つのＭＯＣＶＤ（有機金属化学気相成長）装置の成長室内で全ての半導体層を形成するのに比べ、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良を防ぐことができる。
　積層半導体層２０のｐ型半導体層１４上には、その後、透光性電極１５となる透明材料層を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透明材料層を除去し、透光性電極１５を形成する。
　続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第１工程成長層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
　その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
　その後、基板１１を分割（チップ化）することにより、図１に示す半導体発光素子１が製造される。
　本実施形態の半導体発光素子１の製造方法では、第２工程において、ｎコンタクト層１２ａ上に、ｎコンタクト層１２ａの再成長層１２ｄを形成してからｎクラッド層１２ｂを積層するので、再成長層１２ｄ上に結晶性の良好なｎクラッド層１２ｂが形成される。さらに、第２工程において、第２ＭＯＣＶＤ装置の成長室内の圧力を５００ｍｂａｒ～１０１３ｍｂａｒとして発光層１３を成長させれば、結晶性の良好なｎクラッド層１２ｂ上に結晶性の良好な発光層１３を形成することが可能である。その結果、第二の態様の半導体発光素子の製造方法によれば、大電流が印加されることにより高い発光出力が得られる半導体発光素子１が得られる。
　本実施形態の半導体発光素子１の製造方法によれば、第１ＭＯＣＶＤ装置において、基板１１上に、ｎコンタクト層１２ａの第１工程成長層１２ｃを積層する第１工程と、第２ＭＯＣＶＤ装置において、第１工程成長層１２ｃ上に、ｎコンタクト層１２ａの再成長層１２ｄとｎクラッド層１２ｂと発光層１３とｐ型半導体層１４とを順次積層する第２工程とを有している。すなわち、第１工程において形成される第１工程成長層１２ｃが、第２工程において形成されるｐ型半導体層１４とは別の成長室内で形成されることになる。このため、上記第１工程と第２工程を含む本発明の半導体発光素子の製造方法によれば、ｎ型半導体層１２を形成する際に用いたドーパントに起因するｐ型半導体層１４の不良を生じにくくすることができ、逆方向電流（ＩＲ）が十分に低く、静電気放電（ＥＳＤ）耐圧に優れたものとなる。
　しかも、本発明の半導体発光素子の製造方法では、第２工程において、第１工程成長層１２ｃ上に、再成長層１２ｄを形成してからｎクラッド層１２ｂと発光層１３とｐ型半導体層１４とを順次積層するので、高い出力の得られる半導体発光素子１が得られる。
『ランプ』
　本実施形態のランプは、本発明の半導体発光素子を備えるものであり、上記の半導体発光素子と蛍光体とを組み合わせたランプである。本実施形態のランプは、当業者周知の手段によって当業者周知の構成としてよい。また、本発明では、半導体発光素子と蛍光体と組み合わせることによって発光色を変える技術を、何ら制限されることなく採用できる。
　図３は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図３に示すランプ３は、砲弾型のランプであり、図１に示す半導体発光素子１が用いられている。図３に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接着されており、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接合されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
　本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い出力が得られ、優れた発光特性を備える。
　また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、及び照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、優れた発光特性を有する、すなわち高い発光出力が得られる、半導体発光素子１を備えた製品となる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、及び照明などのバッテリ駆動させる電子機器においては、優れた発光特性を有する半導体発光素子１を具備した優れた製品を提供することができ、好ましい。
<第一の態様の実施例>（実施例１）
　以下に示す方法により、図１に示す構成の半導体発光素子１を製造した。
　実施例１における半導体発光素子１の製造においては、まず、サファイアからなる平面視円形の基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第１工程成長層１２ｃと厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３．２μｍのｎコンタクト層１２ａ、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第１層と、ＧａＮからなる厚さ２ｎｍのｎ側第２層とからなる薄膜層を２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.１５Ｇａ0.8５Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ０．０１μｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ０．１５μｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂとを順に積層し、積層体をえた。
　実施例１の半導体発光素子１では、バッファ層２１、下地層２２、及び第１工程成長層１２ｃは、第１ＭＯＣＶＤ装置を用いて積層（第１工程）した。再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第２ＭＯＣＶＤ装置を用いて積層（第２工程）した。
なお、第１工程成長層１２ｃと再成長層１２ｄは、以下に示す成長条件で成長させた。ｎクラッド層１２ｂも以下に示す成長条件で成長させた。また、実施例１においては、再成長層を形成する前に、以下に示す熱処理条件で熱処理を行った。
「第１工程成長層１２ｃの成膜条件」
　基板の温度を１０８０℃とし、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）とを用い、水素雰囲気で成長室内の圧力を２０ｋＰａとして、成膜を行った。アンモニアの量は、Ｖ族原料とＩＩＩ族原料とのモル比（Ｖ／ＩＩＩ）、すなわちアンモニアとトリメチルガリウムのモル比、が４００となるように調節した。
「再成長層１２ｄの成膜条件」
　基板の温度を１０８０℃とし、トリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）とを用い、水素雰囲気で成長室内の圧力を２０ｋＰａとして行った。アンモニアの量は、Ｖ族とＩＩＩ族とのモル比（Ｖ／ＩＩＩ）、すなわちアンモニアとトリメチルガリウムのモル比、が４００となるように調節し、成膜を行った。
「ｎクラッド層１２ｂの成長条件」
　トリメチルガリウム（ＴＭＧ）、トリメチルインジウム（ＴＭＩ）およびアンモニア（ＮＨ３）を用い、基板温度を７５０℃、成長室内の圧力を４０ｋＰａとして、成膜を行った。なお、キャリアガスとしては窒素ガスを用いた。
「熱処理条件」
　窒素ガスとアンモニアを９：１の体積比率で流通させた雰囲気中で、成長室内の圧力を９５ｋＰａとし、基板温度９５０℃で、１０分間の熱処理を行った。
　その後、上記積層体のｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を、一般に知られたフォトリソグラフィの手法により形成した。
　次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
　また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
　以上のようにして、図１に示す構成の、実施例１の半導体発光素子１を得た。
　なおこのようにして得られた実施例１、及び下記に示すようにして得られた実施例２～実施例１１の半導体発光素子１では、第１工程成長層１２ｃおよび再成長層１２ｄのキャリア濃度は８×１０１８ｃｍ－３であり、ｎクラッド層１２ｂのキャリア濃度は５×１０１８ｃｍ－３であり、ｐコンタクト層１４ｂのキャリア濃度は５×１０１８ｃｍ－３であり、ｐクラッド層１４ａのＭｇドープ量は５×１０１９ｃｍ－３であった。
（実施例２）
　ｎクラッド層１２ｂを、Ｇａ０．９９Ｉｎ０．０１Ｎの単層構造からなるものとしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例３）
　ｎクラッド層１２ｂの薄膜層の積層数を３０層（３０ペアの層（６０層））にしたこと以外は実施例１と同様にして半導体発光素子１を得た。
（実施例４）
　ｎクラッド層１２ｂの薄膜層の積層数を４０層にしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例５）
　再成長層の膜厚を０．４μｍにしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例６）
　再成長層の膜厚を０．６μｍとしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例７）
　再成長層の膜厚を１μｍとしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例８）
　再成長層を形成する前に熱処理を行わなかったこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例９）
　ｎクラッド層１２ｂの薄膜層の積層数を１０層にしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例１０）
　再成長層の膜厚を２μｍとしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（実施例１１）
　再成長層の膜厚を０．０５μｍとしたこと以外は、実施例１と同様にして半導体発光素子１を得た。
（比較例１）
　バッファ層２１からｐコンタクト層１４ｂまでの各層を１つのＭＯＣＶＤ装置を用いて連続して積層した（一貫成長した）こと以外は、実施例１と同様にして半導体発光素子１を得た。
（比較例２）
　再成長層を設けないこと以外は、実施例１と同様にして半導体発光素子１を得た。
　このようにして得られた実施例１～実施例１１、比較例１および比較例２の半導体発光素子について、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧を測定した。
　また、実施例１～実施例１１、比較例１および比較例２の半導体発光素子について、ＴＯ－１８缶パッケージに実装してテスターによって、印加電流２０ｍＡにおける発光出力（Ｐｏ）を測定した。
　また、実施例１～実施例１１、比較例１および比較例２の半導体発光素子について、以下に示す方法により、逆方向電流（ＩＲ）と静電気放電（ＥＳＤ）耐圧を測定した。
　逆方向電流（ＩＲ）として、発光素子に対して端子を逆方向に２０Ｖ印加した時の漏れ電流を測定した。静電気放電（ＥＳＤ）耐圧、ＥＩＡＪＥＤ－４７０（ＨＭＭ）試験方法３０４人体モデル静電破壊試験法に準じて測定した。
　実施例１～実施例１１、比較例１および比較例２の半導体発光素子の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）、静電気放電（ＥＳＤ）耐圧の結果を表１に示す。
　表１に示すように、実施例１～実施例１１はいずれも、逆方向電流（ＩＲ）が十分に低く、静電気放電（ＥＳＤ）耐圧に優れ、順方向電圧が比較的低く、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。
　一方、バッファ層２１からｐコンタクト層１４ｂまでの各層を１つのＭＯＣＶＤ装置を用いて連続して積層した比較例１、再成長層を設けない比較例２では、実施例１～実施例１１と比較して発光出力（Ｐｏ）が低かった。
　また、再成長層を形成する前に熱処理を行った実施例１～実施例７、実施例９～実施例１１は、再成長層を形成する前に熱処理を行わなかった実施例８と比較して、逆方向電流（ＩＲ）がより一層低かった。
<第一及び二の態様の実施例>
（実施例１２）
　以下に示す方法により、図１に示す構成の、半導体発光素子１を製造した。
　実施例１２の半導体発光素子１の製造においては、はじめに、サファイアからなる平面視円形の基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなる第１工程成長層１２ｃと厚さ０.２μｍのＳｉドープｎ型ＧａＮからなる再成長層１２ｄとからなる厚さ３．２μｍのｎコンタクト層１２ａ、ＧａＩｎＮからなる厚さ２ｎｍのｎ側第１層と、ＧａＮからなる厚さ２ｎｍのｎ側第２層とからなる薄膜層を２０層繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.１５Ｇａ0.8５Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ１０ｎｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂとを順に積層し、積層体を得た。
　なお、実施例１２における半導体発光素子１では、バッファ層２１、下地層２２、第１工程成長層１２ｃは、第１ＭＯＣＶＤ装置を用いて積層（第１工程）した。再成長層１２ｄ、ｎクラッド層１２ｂ、発光層１３、ｐクラッド層１４ａ、ｐコンタクト層１４ｂは、第２ＭＯＣＶＤ装置を用いて積層（第２工程）した。また、発光層１３は、以下に示す成長条件で成長させた。第一工程成長層や再成長層等のその他の層は、実施例１と同じ条件で成膜した。
「発光層１３の成膜条件」
　基板の温度を７７０℃とし、成長室内の圧力を６００ｍｂａｒとし、成長室に第１キャリアガスである流量３９ＳＬＭの窒素ガスとともにＩＩＩ族原料であるトリメチルガリウム（ＴＭＧａ）を供給すると同時に、前記成長室に第２キャリアガスである流量２０ＳＬＭの窒素ガスとともに窒素原料であるアンモニア（ＮＨ３）を供給して、発光層を成長させた。成長圧力およびキャリアガス流量は井戸層と障壁層とにおいて、同じ条件とした。
　その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
　次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの第１工程成長層１２ｃを露出させ、ｎコンタクト層１２ａの露出面２０ａに上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
　また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
　　その後、基板１１を分割（チップ化）して、図１に示す構成を有する、実施例１２の半導体発光素子１を得た。
　このようにして得られた実施例１２の半導体発光素子１において、第１工程成長層１２ｃおよび再成長層１２ｄのキャリア濃度は８×１０１８ｃｍ－３であり、ｎクラッド層１２ｂのキャリア濃度は５×１０１８ｃｍ－３であり、ｐコンタクト層１４ｂのキャリア濃度は５×１０１８ｃｍ－３であり、ｐクラッド層１４ａのＭｇドープ量は５×１０１９ｃｍ－３であった。
（実施例１３）
　発光層１３を成長させる際の成長室内の圧力を８００ｍｂａｒとしたこと以外は実施例１２と同様にして半導体発光素子１を得た。
（比較例３）
　発光層１３を成長させる際の成長室内の圧力を２００ｍｂａｒとしたこと以外は実施例１２と同様にして半導体発光素子１を得た。
（比較例４）
　発光層１３を成長させる際の成長室内の圧力を４００ｍｂａｒとしたこと以外は実施例１２と同様にして半導体発光素子１を得た。
　このようにして得られた実施例１２および実施例１３、比較例３および比較例４の半導体発光素子について、ＴＯ－１８缶パッケージに実装し、テスターによって印加電流０～１００ｍＡの範囲における発光出力（Ｐｏ）を測定した。その結果を表２および表３に示す。
Figure JPOXMLDOC01-appb-T000002
Figure JPOXMLDOC01-appb-T000003
　また、実施例１２および実施例１３、比較例３および比較例４の半導体発光素子について、プローブ針による通電で電流印加値２０ｍＡにおける順方向電圧を測定した。
　また、実施例１２および実施例１３、比較例３および比較例４の半導体発光素子について、ＬＥＤ素子に逆方向２０Ｖ電圧を印加した時の素子に流れる電流（逆方向電流ＩＲ）を測定した。
　実施例１２および実施例１３、比較例３および比較例４の半導体発光素子の順方向電圧、逆方向電流（ＩＲ）の結果を表２に示す。
　また、順方向電圧と印加電流と発光出力とを用いて電力効率（％）｛発光出力（ｍＷ）／（順方向電圧（Ｖ）×印加電流（ｍＡ））｝を算出した。その結果を表４に示す。表４は、実施例１２および実施例１３、比較例３および比較例４の半導体発光素子の印加電流と電力効率との関係を示したものである。
　また、実施例１２および実施例１３、比較例３および比較例４の半導体発光素子の出射光のピーク波長を調べた。その結果を表２に示す。
Figure JPOXMLDOC01-appb-T000004
　表２に示すように、実施例１２および実施例１３は、逆方向電流（ＩＲ）が十分に低く、印加電流２０ｍＡのときの発光出力（Ｐｏ）が２１ｍＷ以上となり、高輝度で低消費電力であった。一方、発光層１３を成長させる際の成長室内の圧力を５００ｍｂａｒ未満とした比較例３および比較例４では、実施例１２および実施例１３と比較して印加電流２０ｍＡのときの発光出力（Ｐｏ）が低かった。
　また、表３に示すように、実施例１２および実施例１３、比較例３および比較例４では、印加電流を大きくするのに伴って、発光出力（Ｐｏ）が大きくなっている。しかし、比較例３および比較例４では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例１２および実施例１３と比較例３および比較例４との発光出力（Ｐｏ）の差が大きくなっている。
　また、表４に示すように、実施例１２および実施例１３、比較例３および比較例４では、印加電流が通常用いられる印加電流２０ｍＡよりも大きい場合、印加電流を大きくするのに伴って電力効率が小さくなっている。しかし、電力効率は、比較例３および比較例４よりも実施例１２および実施例１３の方が高く、印加電流が大きいほど実施例１２および実施例１３と比較例３および比較例４との電力効率の差が大きくなっている。
　表３および表４より、実施例１２および実施例１３の半導体発光素子は、大電流を印加することによって効果的に発光出力を向上させることができ、比較例３および比較例４の半導体発光素子と比較して、大電流が印加されることにより高い発光出力が得られることが確認できた。
（実施例１４）
　発光層１３を成長させる際の成長室に流量５０ＳＬＭで第１キャリアガスを供給したこと以外は実施例１２と同様にして、基板１１を分割（チップ化）する前の段階まで半導体発光素子１の製造工程を行った。
　このようにして得られた基板１１を分割（チップ化）する前の段階の実施例１４の半導体発光素子と、基板１１を分割（チップ化）する前の段階の実施例１２の半導体発光素子について、平面視円形である基板１１の直径に沿う一端から他端までの発光強度を調べ、基板１１面内における発光強度のバラツキを調べた。その結果を図４および図５に示す。
　図４は、実施例１２の基板１１を分割（チップ化）する前の段階の半導体発光素子において、基板の直径に沿う一端から他端までの距離と、発光強度（ＰＬ発光強度；単位は任意）との関係を示したグラフである。また、図５は、実施例１４の基板１１を分割（チップ化）する前の段階の半導体発光素子において、基板の直径に沿う一端から他端までの距離と、発光強度（ＰＬ発光強度；単位は任意）との関係を示したグラフである。
　図４および図５に示すように、発光層１３を成長させる際の成長室に流量５０ＳＬＭで第１キャリアガスを供給した図５に示す実施例１４においては、発光層１３を成長させる際の成長室に流量３９ＳＬＭで第１キャリアガスを供給した図４に示す実施例１２と比較して、全体的に発光強度が高くなっているが、特に基板の外縁部における発光強度が高くなっており、基板１１を分割（チップ化）する前の基板１１面内における発光強度のバラツキが小さくなっていることが分かる。
　本発明によれば、ｎ型半導体層を形成する際に用いたドーパントに起因するｐ型半導体層の不良が生じにくく、しかも、高い出力の得られる半導体発光素子を製造できる半導体発光素子の製造方法を提供する。また、大電流が印加されることにより高い発光出力が得られる半導体発光素子を製造できる半導体発光素子の製造方法が提供できる。
　１　半導体発光素子（半導体発光素子）
３　ランプ
１２　ｎ型半導体層
１２ａ　ｎコンタクト層（ｎ型半導体層）
１２ｂ　ｎクラッド層（第２ｎ型半導体層）
１２ｃ　第１工程成長層（第１ｎ型半導体層）
１２ｄ　再成長層
１３　発光層（活性層）
１４　ｐ型半導体層

Claims (15)

  1. 　第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、
    　第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と活性層とｐ型半導体層とを順次積層する第２工程と
    を有することを特徴とする半導体発光素子の製造方法。
  2. 　前記第２工程において、前記第２ｎ型半導体層が、薄膜層を２０層～４０層繰り返し成長させて得られた超格子構造を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 　前記第１工程における前記第１ｎ型半導体層の成長条件と、前記第２工程における前記再成長層の成長条件とが同一であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  4. 　前記第１ｎ型半導体層及び再成長層が、ｎコンタクト層であり、前記第２ｎ型半導体層が、ｎクラッド層であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  5. 　前記再成長層の厚みを０．０５μｍ～２μｍとすることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  6. 　前記再成長層を形成する前に、窒素を含む雰囲気で熱処理温度５００℃～１０００℃の熱処理を行うサブ工程を有することを特徴とする請求項１に記載の半導体発光素子の製造方法。
  7. 　請求項１に記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  8. 　請求項７に記載のランプが組み込まれていることを特徴とする電子機器。
  9. 　請求項８に記載の電子機器が組み込まれていることを特徴とする機械装置。
  10. 再成長層が、第１ｎ型半導体層の再成長層であって、ｎ型半導体層であることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  11. 　第１有機金属化学気相成長装置において、基板上に、第１ｎ型半導体層を積層する第１工程と、
    　第２有機金属化学気相成長装置において、前記第１ｎ型半導体層上に、再成長層と第２ｎ型半導体層と発光層とｐ型半導体層とを順次積層する第２工程とを有し、
    　前記第２工程において、前記第２有機金属化学気相成長装置の成長室内の圧力を５００ｍｂａｒ～１０１３ｍｂａｒとして前記発光層を成長させることを特徴とする半導体発光素子の製造方法。
  12. 　前記第２有機金属化学気相成長室に流量３０ＳＬＭ～１００ＳＬＭの第１キャリアガスとともにＩＩＩ族元素を含むＩＩＩ族原料を供給すると同時に、前記成長室に第２キャリアガスとともに窒素または窒素化合物を含む窒素原料を供給して、ＩＩＩ族窒化物半導体層からなる前記発光層を成長させる工程を含むことを特徴とする請求項１１に記載の半導体発光素子の製造方法。
  13. 　請求項１１に記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  14. 　請求項１３に記載のランプが組み込まれていることを特徴とする電子機器。
  15. 　請求項１４に記載の電子機器が組み込まれていることを特徴とする機械装置。
PCT/JP2010/061691 2009-07-10 2010-07-09 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置 Ceased WO2011004890A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201080039686.5A CN102484177B (zh) 2009-07-10 2010-07-09 半导体发光元件的制造方法、灯、电子设备和机械装置
US13/382,749 US8896085B2 (en) 2009-07-10 2010-07-09 Semiconductor light-emitting element manufacturing method, lamp, electronic equipment, and mechanical apparatus

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009164004A JP5246079B2 (ja) 2009-07-10 2009-07-10 半導体素子の製造方法
JP2009-164004 2009-07-10
JP2009-165993 2009-07-14
JP2009165993A JP5246081B2 (ja) 2009-07-14 2009-07-14 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
WO2011004890A1 true WO2011004890A1 (ja) 2011-01-13

Family

ID=43429314

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/061691 Ceased WO2011004890A1 (ja) 2009-07-10 2010-07-09 半導体発光素子の製造方法およびランプ、電子機器、及び機械装置

Country Status (4)

Country Link
US (1) US8896085B2 (ja)
CN (1) CN102484177B (ja)
TW (1) TWI447958B (ja)
WO (1) WO2011004890A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293656B2 (en) 2012-11-02 2016-03-22 Epistar Corporation Light emitting device
US8716723B2 (en) 2008-08-18 2014-05-06 Tsmc Solid State Lighting Ltd. Reflective layer between light-emitting diodes
CN103828071B (zh) * 2011-06-28 2018-08-07 发光装置公司 用于增强性能的发光二极管结构
US20130023079A1 (en) * 2011-07-20 2013-01-24 Sang Won Kang Fabrication of light emitting diodes (leds) using a degas process
US9343641B2 (en) 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US9385271B2 (en) 2011-08-11 2016-07-05 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US8879598B2 (en) 2011-08-11 2014-11-04 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US9595634B2 (en) 2011-08-11 2017-03-14 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
US8787418B2 (en) * 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
US10411156B2 (en) 2011-08-11 2019-09-10 Sensor Electronic Technology, Inc. Device with transparent and higher conductive regions in lateral cross section of semiconductor layer
JP2013122950A (ja) * 2011-12-09 2013-06-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物半導体発光素子
TWI511328B (zh) * 2012-06-20 2015-12-01 Just Innovation Corp 發光二極體晶片及其製作方法
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6727185B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体発光素子
DE102018133526A1 (de) * 2018-12-21 2020-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer zwischenschicht und verfahren zur herstellung des optoelektronischen halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027248A (ja) * 2005-07-13 2007-02-01 Kyocera Corp ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子
JP2008218740A (ja) * 2007-03-05 2008-09-18 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08222797A (ja) * 1995-01-17 1996-08-30 Hewlett Packard Co <Hp> 半導体装置およびその製造方法
US6181723B1 (en) * 1997-05-07 2001-01-30 Sharp Kabushiki Kaisha Semiconductor light emitting device with both carbon and group II element atoms as p-type dopants and method for producing the same
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
US6567443B2 (en) * 1999-09-29 2003-05-20 Xerox Corporation Structure and method for self-aligned, index-guided, buried heterostructure AlGalnN laser diodes
CN100418247C (zh) 2003-11-07 2008-09-10 崇越科技股份有限公司 多腔体分离外延层有机金属化学气相外延装置及方法
JP5013463B2 (ja) 2007-05-22 2012-08-29 シャープ株式会社 窒化物半導体レーザ素子およびその製造方法
JP2011054935A (ja) * 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027248A (ja) * 2005-07-13 2007-02-01 Kyocera Corp ｐ型ＩＩＩ族窒化物半導体層の製造方法および発光素子
JP2009123718A (ja) * 2007-01-16 2009-06-04 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2008218740A (ja) * 2007-03-05 2008-09-18 Showa Denko Kk 窒化ガリウム系化合物半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN102484177A (zh) 2012-05-30
CN102484177B (zh) 2015-05-06
US8896085B2 (en) 2014-11-25
TWI447958B (zh) 2014-08-01
US20120113658A1 (en) 2012-05-10
TW201121101A (en) 2011-06-16

Similar Documents

Publication Publication Date Title
TWI447958B (zh) 半導體發光元件之製造方法及燈、電子機器、及機械裝置
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5504618B2 (ja) Ｉｉｉ族窒化物半導体発光素子及びその製造方法
TWI455352B (zh) 半導體發光元件之製造方法、半導體發光元件、電子機器及機器裝置
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5601281B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5246079B2 (ja) 半導体素子の製造方法
JP2010010444A (ja) 半導体発光素子、ランプ及び半導体発光素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5636693B2 (ja) 半導体素子の製造方法
JP5648446B2 (ja) 半導体発光素子の製造方法
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5549546B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011060900A (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080039686.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10797201

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13382749

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10797201

Country of ref document: EP

Kind code of ref document: A1