WO2009150829A1 - 固体撮像素子及びその駆動方法 - Google Patents

固体撮像素子及びその駆動方法 Download PDF

Info

Publication number
WO2009150829A1
WO2009150829A1 PCT/JP2009/002605 JP2009002605W WO2009150829A1 WO 2009150829 A1 WO2009150829 A1 WO 2009150829A1 JP 2009002605 W JP2009002605 W JP 2009002605W WO 2009150829 A1 WO2009150829 A1 WO 2009150829A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
signal
storage unit
burst
reading
Prior art date
Application number
PCT/JP2009/002605
Other languages
English (en)
French (fr)
Inventor
須川成利
近藤泰志
冨永秀樹
Original Assignee
国立大学法人東北大学
株式会社島津製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東北大学, 株式会社島津製作所 filed Critical 国立大学法人東北大学
Priority to EP09762260.9A priority Critical patent/EP2299696B1/en
Priority to JP2010516755A priority patent/JP4978818B2/ja
Priority to US12/996,969 priority patent/US9420210B2/en
Priority to KR1020107029676A priority patent/KR101152145B1/ko
Priority to CN200980121962XA priority patent/CN102057671B/zh
Publication of WO2009150829A1 publication Critical patent/WO2009150829A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Definitions

  • the present invention relates to a solid-state imaging device and a driving method thereof, and more particularly to a solid-state imaging device capable of high-speed operation suitable for photographing high-speed phenomena such as destruction, explosion, and combustion, and a driving method thereof.
  • high-speed imaging devices for continuously capturing high-speed phenomena such as explosion, destruction, combustion, collision, and discharge for only a short time have been developed (see Non-Patent Document 1, etc.).
  • Such a high-speed photographing apparatus requires photographing at an extremely high speed of about 1 million frames / second or more.
  • a solid-state image sensor that has a special structure and is capable of high-speed operation is used, which is different from an image sensor generally used for a video camera or a digital camera.
  • a solid-state imaging device those described in Patent Document 1 are conventionally used.
  • the solid-state imaging device described in this document is called a pixel peripheral recording type imaging device (IS-CCD). This imaging device will be schematically described.
  • the pixel peripheral recording type imaging device includes a storage CCD that also serves as a signal transfer for each recording frame for each photodiode as a light receiving unit, and is generated by photoelectric conversion by the photodiode during shooting.
  • the pixel signals are sequentially transferred to the storage CCD.
  • the pixel signals for the number of recording frames stored in the storage CCD are collectively read out in order, and an image for the number of recording frames is reproduced outside the imaging device. Pixel signals that exceed the number of recording frames during shooting are discarded in the oldest order, and the latest predetermined number of pixel signals for the number of frames are always held in the storage CCD. For this reason, if the transfer of the pixel signal to the storage CCD is stopped at the end of photographing, the latest image after the time pointed back by the number of recording frames from that point can be obtained.
  • the pixel peripheral recording type image pickup device obtains a continuous image of a plurality of frames at a very high speed unlike a general image pickup device that needs to take out an image signal for one frame every time an image signal is obtained. It has the feature that it can be.
  • the number of storage CCDs that can be mounted on one image sensor is limited due to various restrictions such as semiconductor chip area and power consumption. Therefore, the number of frames that can be shot at high speed is limited. For example, in the apparatus described in Non-Patent Document 1, the number of frames that can be shot at high speed is about 100.
  • this number of frames is sufficient for some purposes, but depending on the phenomenon to be photographed and the type of subject, high speed (for example, about 1 million frames / second) is not required, but in a longer time. There may be cases where it is desired to perform shooting over a large number of frames. However, it is difficult for the above-mentioned pixel peripheral recording type imaging device to meet such a photographing requirement.
  • the pixel peripheral recording type by the CCD system as described above is suitable for both the shooting at a very high speed although the number of continuous recording frames is limited and the shooting at a high speed but not limited in the number of recording frames. It is necessary to use an image sensor together with a well-known image sensor using, for example, a CMOS system. Such an imaging device is expensive.
  • a light splitter such as a beam splitter or a half mirror is provided behind the imaging lens, and the incident light is divided into two parts and introduced into different imaging apparatuses.
  • One of the two imaging devices is dedicated for monitoring to detect a sudden change in the image, and the start and end of storage of the image signal obtained by the other imaging device is controlled by the trigger signal obtained thereby.
  • To do
  • the present invention has been made in view of the above problems, and a first object of the present invention is that there is no restriction on the number of recording frames, although there is a restriction on the number of recording frames, and there is a restriction on the number of recording frames although the speed is very high. It is an object of the present invention to provide a solid-state imaging device capable of performing both photographing and parallel processing and a driving method thereof.
  • a second object of the present invention is to capture changes in a subject in an image obtained during shooting for a long period of time or occurrence of a phenomenon to be observed, and to capture the change or phenomenon at high speed.
  • An object of the present invention is to provide a solid-state imaging device and a driving method thereof.
  • the solid-state imaging device made to solve the above problems is a) a pixel region in which a plurality of pixels each including a photoelectric conversion unit that receives light and generates photoelectric charges are two-dimensionally arranged; b) A region separated from the pixel region, and a plurality of memories are stored for each pixel so that a signal output from each pixel in the pixel region can be held for a plurality of frames without external reading.
  • the solid-state imaging device according to the present invention is a so-called CMOS image sensor using CMOS.
  • the photoelectric conversion unit included in each pixel is typically a photodiode.
  • the burst reading storage unit and the continuous reading storage unit arranged in the storage area can be a combination of a capacitor and a switch (or gate) such as a transistor, for example.
  • each pixel includes the photoelectric conversion unit, A transfer element that transfers the photoelectric charge generated by the photoelectric conversion unit to a detection node for converting a charge signal into a voltage signal; A buffer element for sending an output signal from the detection node to a pixel output line; A reset element that resets at least the photoelectric conversion unit and the detection node; It can be set as the structure containing.
  • the detection node is a floating diffusion
  • the transfer element and the reset element are transistors (MOS transistors)
  • the buffer element is a source follower amplifier composed of a plurality of transistors.
  • a plurality of burst readout storage units are provided for each pixel. For this reason, when performing continuous shooting of a plurality of frames, pixel signals corresponding to each frame can be sequentially written to a plurality of burst reading storage units one by one, and during that time, it is not necessary to read the signals to the outside Absent. In general, readout of signals from the solid-state imaging device to the outside takes time to sequentially read out a huge number of signals (number of pixels), which limits the photographing speed. On the other hand, with the solid-state imaging device according to the present invention, continuous shooting is possible without reading out signals to the outside.
  • the number of image frames that can be read externally depends on the number of burst reading storage units prepared for each pixel. That is, when 100 burst reading storage units are provided per pixel, it is possible to acquire a maximum of 100 frames of continuous images.
  • the photoelectric charge accumulation operation in each pixel and the signal output from each pixel are held in the continuous readout storage unit.
  • the holding operation is performed on all pixels at the same time, and subsequently, each pixel and each storage unit are operated so that signals for one frame are sequentially read out and output from the continuous reading storage unit corresponding to each pixel.
  • burst readout memory that holds the signal simultaneously in all pixels, together with the photocharge accumulation operation in each pixel and the holding operation that holds the signal output from each pixel in one of the plurality of burst readout storage units
  • the storage unit for burst reading corresponding to each pixel is stored in the burst reading storage unit after the signals for the plurality of frames are held in the burst reading storage unit.
  • a second drive mode for operating each pixel and each storage unit so as to sequentially read and output from is possible to further comprise a drive control means for executing the above.
  • the drive control means can control each pixel, the storage unit, and the like so that the operation of either the first drive mode or the second drive mode is executed.
  • the drive control means includes the first drive mode and the second drive mode so as to simultaneously hold the signal output from each pixel in one of the burst readout storage units and the continuous readout storage unit. It is possible to execute the driving mode concurrently.
  • an output signal line for reading out the signal held in the burst reading storage unit and an output signal line for reading out the signal held in the continuous reading storage unit are provided independently. Therefore, the signals simultaneously held in both storage units as described above can be read out to the outside at completely different timings. In other words, it is possible to execute high-speed shooting for a predetermined number of frames in the middle without interfering with shooting at a relatively low frame rate over a long period of time.
  • the solid-state image sensor driving method is operated in the first drive mode, and the occurrence of a target phenomenon or a change in the subject is detected based on a signal output from the element.
  • the trigger signal can be generated, and the drive mode can be switched by the trigger signal so that the first drive mode and the second drive mode can be simultaneously executed in parallel.
  • a single image pickup device for example, extremely high-speed shooting of 1 million frames / second or more, and repeated shooting over a long time although the shooting speed is lower than that. Can be performed simultaneously.
  • an imaging apparatus having a wide use field or a high use value at a relatively low cost.
  • high-speed shooting of a target change or phenomenon can be performed at an appropriate timing in accordance with a change appearing in a subject or an occurrence of a phenomenon to be observed.
  • a time zoom function that captures a phenomenon occurring at a specific time at fine time intervals can be easily realized.
  • FIG. 1 is a schematic plan view showing a layout on a semiconductor chip of a solid-state imaging device which is an embodiment of the present invention.
  • FIG. 3 is a schematic plan view showing a layout of one pixel in a pixel region in the solid-state image sensor of the present embodiment.
  • FIG. 3 is a plan view illustrating a schematic configuration of a pixel area and a storage area in the solid-state imaging device of the present embodiment.
  • FIG. 2 is a schematic circuit configuration diagram of one pixel and a storage unit corresponding to the pixel in the solid-state imaging device of the present embodiment.
  • 4 is a schematic time chart of a driving mode in the solid-state imaging device of the present embodiment.
  • FIG. 4 is a drive timing chart of an operation mode when the photocharge accumulation time is short in the solid-state imaging device of the present embodiment.
  • FIG. 10 is a schematic potential diagram in a pixel in the operation shown in FIG. 9.
  • FIG. 4 is a drive timing chart of an operation mode when the photocharge accumulation time is long in the solid-state imaging device of the present embodiment.
  • FIG. 12 is a schematic potential diagram inside a pixel in the operation shown in FIG. 11.
  • FIG. 1 is a schematic plan view showing the overall layout of the solid-state imaging device of the present embodiment on a semiconductor chip
  • FIG. 2 is a plan view showing the schematic layout of one pixel in the pixel region shown in FIG.
  • FIG. 4 is a plan view showing a schematic configuration of a pixel area and a storage area
  • FIG. 4 is a schematic circuit configuration diagram of one pixel and a storage unit corresponding thereto.
  • the solid-state imaging device includes a semiconductor region 1 that includes a pixel region 2 for receiving incident light and generating a pixel signal for each pixel, and storage regions 3a and 3b for holding the pixel signal until the pixel signal is read out. Prepare for the top.
  • the pixel area 2 and the storage areas 3a and 3b are separated from each other and are each a grouped area.
  • a total of N ⁇ M pixels 10 of N rows and M columns are arranged in a two-dimensional array.
  • the pixel area 2 is divided into two parts, a first pixel area 2a and a second pixel area 2b in which (N / 2) ⁇ M pixels 10 are arranged.
  • a slender first current source region 6a is provided between the first pixel region 2a and the first storage region 3a.
  • An elongated second current source region 6b is provided between the second pixel region 2b and the second storage region 3b.
  • the first storage area 3a is provided with a first vertical scanning circuit area 4a and a first horizontal scanning circuit area 5a.
  • the first vertical scanning circuit area 4a and the first horizontal scanning circuit area 5a are provided with circuits such as a shift register and a decoder for controlling reading of signals from the storage section in the first storage area 3a.
  • a second vertical scanning circuit region 4b and a second horizontal scanning circuit region 5b are attached to the second storage region 3b.
  • the solid-state imaging device of this embodiment has a substantially line-symmetric structure around a line (a straight line indicated by a dotted line in FIG. 1) that divides the approximate center of the pixel region 2 into two. Since the structure and operation of both portions across the line are the same, in the following description, the first pixel region 2a, the first storage region 3a, the first vertical scanning circuit region 4a, the first horizontal scanning circuit region 5a, The structure and operation of the first current source region 6a will be mainly described.
  • the number of pixels arranged in the pixel area 2 that is, the values of N and M can be determined arbitrarily. Increasing these values increases the resolution of the image, but on the other hand, if the entire chip area increases or the total chip area does not change, the chip area per pixel decreases.
  • the number of pixels arranged in each of the first pixel region 2a and the second pixel region 2b is 320 pixels in the horizontal direction (horizontal direction) and the vertical direction (vertical direction) as described in FIG. There are 132 pixels, and the total is 42240 pixels.
  • the area occupied by one pixel 10 is rectangular, and the interior is roughly divided into three areas, that is, a photoelectric conversion area 11, a pixel circuit area 12, and a wiring area 13.
  • a photoelectric conversion area 11 a pixel circuit area 12
  • a wiring area 13 In the wiring region 13, (M / 2) + ⁇ pixel output lines 14 are collected and arranged so as to extend in the vertical direction. ⁇ may be 0.
  • the number of pixel output lines 14 passing through one wiring region 13 is 132 in this example.
  • the width and parasitic capacitance of the wirings at both ends are likely to be different from others.
  • each pixel 10 includes a photodiode 31, a transfer transistor 32, a floating diffusion 33, a storage transistor 34, a storage capacitor 36, a reset transistor 35, a source follower amplifier 43, and a current source. 39.
  • the photodiode 31 generates light charges upon receiving light, and corresponds to a photoelectric conversion unit in the present invention.
  • the transfer transistor 32 is for transferring photocharge and corresponds to a transfer element in the present invention.
  • the floating diffusion 33 temporarily accumulates photocharges and converts them into voltage signals, and corresponds to a detection node in the present invention.
  • the accumulation transistor 34 and the accumulation capacitor 36 are for accumulating charges that overflow (overflow) from the photodiode 31 via the transfer transistor 32 during the photocharge accumulation operation.
  • the reset transistor 35 is for discharging the charges accumulated in the floating diffusion 33 and the storage capacitor 36, and corresponds to a reset element in the present invention.
  • the source follower amplifier 43 is for outputting the charge accumulated in the floating diffusion 33 or the charge accumulated in both the floating diffusion 33 and the storage capacitor 36 as a voltage signal, and corresponds to a buffer element in the present invention. .
  • the source follower amplifier 43 has a two-stage configuration of two PMOS transistors 37 and 38 connected in cascade, and two NMOS transistors 40 and 41 connected in cascade.
  • the transistors 38 and 41 have a function of controlling on / off of currents flowing through the paired transistors 37 and 40, respectively, and are referred to as selection transistors here.
  • Drive lines 15 for supplying control signals ⁇ T, ⁇ C, ⁇ R, and ⁇ X are connected to gate terminals of the transfer transistor 32, the storage transistor 34, the reset transistor 35, and the selection transistors 38 and 41, respectively (FIG. 2). These drive lines 15 are common to all the pixels 10 in the pixel region 2. As a result, all the pixels 10 are simultaneously driven for a value charge accumulation operation or the like.
  • the output 42 of the second stage transistor 41 of the source follower amplifier 43 is connected to one of the 132 pixel output lines 14 arranged in the wiring region 13.
  • the pixel output lines 14 are provided independently for each pixel 10, and the entire solid-state imaging device has the same number of pixels, that is, 84480 pixel output lines 14.
  • the source follower amplifier 43 has a current buffer function for driving the pixel output line 14 at high speed. Since each pixel output line 14 extends from the pixel area 2a to the storage area 3a, it has a somewhat large capacitive load. In order to drive this at a high speed, a large-sized transistor capable of flowing a large current is required. On the other hand, in order to increase the photoelectric conversion gain in order to increase the detection sensitivity in the pixel 10, it is preferable that the capacity of the floating diffusion 33 for converting the photoelectric charge into a voltage is as small as possible.
  • the transistor 37 Since the parasitic capacitance of the gate terminal of the transistor 37 connected to the floating diffusion 33 effectively increases the capacitance of the floating diffusion 33, the transistor 37 is preferably a small transistor having a small gate input capacitance for the above reason. Therefore, in order to satisfy both the supply of a large current in the output stage and the low capacitance in the input stage, the source follower amplifier 43 is configured in two stages, and the first stage transistor 37 is a small transistor to suppress the input gate capacity. On the other hand, a sufficiently large output current is secured by using a large-sized transistor for the subsequent transistors 40 and 41.
  • the first-stage selection transistor 38 can be omitted for performing a basic operation. However, when the subsequent-stage selection transistor 41 is in the off state, the selection transistor 38 is also turned off at the same time. The current consumption can be suppressed by preventing the current from flowing from the current source 39 to the transistor 37.
  • the storage capacitor 36 and the storage transistor 34 are unnecessary.
  • the floating diffusion 33 and the reset transistor 35 may be directly connected.
  • a burst reading storage unit 200 and a continuous reading storage unit 210 are provided independently corresponding to each pixel 10. Yes. These have not only separate storage units, but also separate signal lines for reading signals to the outside.
  • the continuous reading storage unit 210 includes a writing side transistor 211, a reading side transistor 212, a capacitor 213, and a buffer 214 connected to the pixel output line 14.
  • a signal is output from the pixel 10 to the pixel output line 14
  • the signal is written (held) in the capacitor 213 by turning off the reading side transistor 212 and turning on the writing side transistor 211. it can.
  • the signal held in the capacitor 213 can be output through the buffer 214 by turning off the write side transistor 211 and turning on the read side transistor 212.
  • Sampling transistors 26001 to 26104, capacitors 25001 to 25104, and a buffer 204 are included.
  • the reading side transistor 202 is turned off, the writing side transistor 201 is turned on, and one of the arbitrary sampling transistors 26001 to 26104 is selectively selected.
  • a signal present on the common signal line 203 can be written (held) into one capacitor 25001 to 25104 connected to the turned-on sampling transistor.
  • the read side transistor 202 when the read side transistor 202 is turned on while the write side transistor 201 is turned off, and one of the arbitrary sampling transistors 26001 to 26104 is selectively turned on, it is connected to the sampling transistor.
  • the signals held in the capacitors 25001 to 25104 can be read onto the common signal line 203 and output to the outside through the buffer 204.
  • the sampling transistors 26001 to 26104 to be turned on are sequentially scanned, so that signals corresponding to a maximum of 104 frames of continuous images held in the capacitors 25001 to 25104 are sequentially, that is, serially received. Can be read.
  • a burst readout storage unit 200 and a continuous readout storage unit 210 are provided independently for the same pixel output line 14, and the operations of these storage units 200 and 210 can also be controlled independently.
  • the output signal lines for outputting signals from the storage units 200 and 210 are also independent.
  • the burst reading storage unit 200 and the continuous reading storage unit 210 perform the writing operation as described above at the same time, so that the burst reading storage unit One capacitor 25001 to 25104 in 200 and the only capacitor 213 in the continuous reading storage unit 210 can simultaneously hold the same signal.
  • the signals can be separately read and output at appropriate timing thereafter.
  • the above-described burst reading storage unit 200 and continuous reading storage unit 210 are provided corresponding to each pixel 10. That is, 132 burst reading storage units 200 and 132 continuous reading storage units 210 are provided for 132 pixels 10 arranged in the vertical direction. Ten storage units 200 and 210 for 132 pixels are arranged in the horizontal direction, and the output signal lines of the storage units 200 and 210 for a total of 1320 pixels are divided into one for continuous reading and one for burst reading. Have been aggregated. Therefore, the number of output signal lines from the first storage area 3a is 32 for burst reading and 32 for continuous reading, and the same number of output signal lines are taken out from the second storage area 3b. In FIG. 3, output lines for burst reading are shown as SB01 to SB32, and output lines for continuous reading are shown as SC01 to SC32.
  • All the capacitors in the storage units 200 and 210 can be formed by a double polysilicon gate structure, a stack structure, or the like, similar to the storage capacitor 36 in each pixel 10.
  • a CCD structure as in a conventional IS-CCD
  • a capacitor using a double polysilicon gate structure or a stack structure since no such dark charge is generated, a false signal is not added, and the S / N of a signal read out can be increased. it can.
  • the solid-state imaging device of this embodiment is roughly divided into two drive modes of continuous reading and burst reading, and it is possible to execute only one of the two driving modes, or to execute both simultaneously in parallel. It is also possible to do.
  • the continuous read mode corresponds to the first drive mode in the present invention
  • the burst read mode corresponds to the second drive mode.
  • FIG. 5 is a schematic time chart of the continuous read mode, burst read mode, and continuous read / burst read simultaneous parallel mode.
  • the basic of the continuous reading mode is that all the pixels after the photocharge accumulation for one frame is executed in each pixel 10 of the pixel region 2 (2a, 2b).
  • signals are output to the pixel output lines 14 all at once, and the signals are held in the capacitors 213 of the storage unit 210 for continuous reading.
  • the pixel signals for one frame are aligned with the capacitor 213 of the storage unit 210 for continuous reading in the storage areas 3a and 3b, so that the pixels of one frame are continuously driven by driving the horizontal shift register and the vertical shift register.
  • the signals are sequentially read out in a predetermined order and output to the outside.
  • the timing shown in FIG. 5A is an example for only one frame.
  • the pixel areas 2a and 2b and the storage areas 3a and 3b can operate independently. Therefore, when the signals are sequentially read from the storage areas 3a and 3b, photocharges can be accumulated in the pixel areas 2a and 2b.
  • the photocharge accumulation period and the sequential readout period overlap each other, and the imaging can be repeated almost continuously.
  • continuous shooting at a low frame rate is possible for a long time at the timing shown in FIG. 5B.
  • the frame rate at this time is determined by the time required to sequentially read out all pixel signals. That is, the upper limit of the frame rate is determined by the upper limit of the clock frequency for reading.
  • [B] Burst readout mode In the burst readout mode, as shown in FIG. 5 (c), without performing sequential readout of pixel signals, after performing photocharge accumulation for one frame in each pixel, The operation of simultaneously outputting signals through the respective pixel output lines 14 and holding the signals in one of the capacitors 25001 to 25104 of the burst reading storage unit 200 is repeated. At this time, the signals are sequentially held in the capacitors 25001 to 25104 prepared for 104 frames one frame at a time. Then, the pixel signals for the predetermined number of frames are sequentially read and output to the outside.
  • [C] Continuous read / burst read simultaneous parallel mode The above-described continuous read mode is realized by using a part of the set of a plurality of sampling switches and capacitors (actually one set) provided in the burst read storage unit 200. It is also possible to do. That is, if the burst reading storage unit 200 is provided, the burst reading mode and the continuous reading mode can be selectively executed. However, in that case, the burst read mode and the continuous read mode cannot be executed simultaneously. On the other hand, in the solid-state imaging device of this embodiment, the burst readout mode and the continuous readout mode can be executed simultaneously.
  • burst readout storage is performed at a timing when a signal obtained by photoelectric charge accumulation in the pixel regions 2a and 2b is output to the pixel output line 14.
  • Both the unit 200 and the continuous reading storage unit 210 execute signal writing to the capacitor at the same time. This writing can be performed simultaneously on all pixels.
  • the signal writing to the capacitors 25001 to 25104 of the burst reading storage unit 200 and the signal writing to the capacitor 213 of the continuous reading storage unit 210 are not necessarily performed at the same time.
  • the burst reading storage unit 200 and the continuous reading storage unit 210 may sequentially write signals to the capacitors.
  • the write side transistor 211 is in the OFF state in the continuous reading storage unit 210, the signal written in the capacitor 213 is not affected by the operation of the burst reading storage unit 200 at all. Therefore, as shown in FIG. 5D, even when the signal is being written in the burst read memory unit 200, the read side transistor of the continuous read memory unit 210 corresponding to each pixel is independent of this. By turning on 212 in order, the signal written in the capacitor 213 immediately before that can be read out.
  • the write-side transistor 201 is in the OFF state in the burst reading storage unit 200, the signals written in the capacitors 25001 to 25104 are not affected at all by the operation of the continuous reading storage unit 210. Therefore, regardless of whether the burst reading storage unit 200 is performing a signal writing operation or a signal reading operation, the reading side transistors 202 of the burst reading storage unit 200 corresponding to each pixel are sequentially switched.
  • the sampling transistors 26001 to 26104 are turned on in order, the signals written in the 104 capacitors 25001 to 25104 corresponding to each pixel immediately before that can be sequentially read out to the outside.
  • FIG. 6 shows the time chart of FIG. 5 (d) in more detail.
  • the continuous start signal is a start instruction signal in the continuous read mode
  • the burst start signal is a signal write start instruction signal in the burst read mode
  • the burst stop signal is a signal write end instruction signal in the burst read mode.
  • signal writing to the capacitor 213 of the continuous reading storage unit 210 is also continued at a constant frame rate, that is, at a frame rate having the period T described in FIG.
  • the signal for one frame of each pixel written in the capacitor 213 of the continuous reading storage unit 210 is in the period shown in FIG. 6 (k) in accordance with the continuous reading start signal shown in FIG. 6 (j).
  • the read signal is stored, for example, in a frame memory provided outside the element (or inside the element) during the period shown in FIG.
  • the signals for a maximum of 104 frames written in the capacitors 25001 to 25104 of the burst read storage unit 200 are read in order during the period shown in FIG. 6 (h) in response to the burst read start signal shown in FIG. 6 (g). It is.
  • the read signal is stored, for example, in a frame memory provided outside the element (or inside the element) during the period shown in FIG. As shown in the figure, this reading period also overlaps between burst reading and continuous reading, but since the output signal lines are separate, they can be taken in different external memories in parallel.
  • FIG. 7 is a diagram schematically showing a photographed image based on a signal read out by the operation as shown in FIGS.
  • the captured images F1, F2,... Reproduced based on the signals read from the continuous read storage unit 210 are images with a constant frame rate.
  • the captured images f1, f2,..., Fn, which are reproduced based on the signals read from the burst reading storage unit 200 are images obtained at very short time intervals during a specific very short period. It is. , Fn,..., And f104 are not lost in the captured image at a constant frame rate.
  • the period during which high-speed imaging is performed can be determined by the burst start signal and the burst stop signal. Therefore, as an example of an imaging apparatus using the solid-state imaging device according to the present embodiment, for example, as shown in FIG. 7A, the captured image is acquired at a constant frame rate, and the image is processed for the purpose. It is possible to detect the start of the change of the subject and the occurrence of the phenomenon, and give the burst start signal and the burst stop signal using the detection result. As a result, high-speed imaging can be performed as shown in FIG. 7B during the period in which the subject changes and the phenomenon occurs.
  • an image obtained as shown in FIG. 7B is obtained by temporal expansion (zoom) in a specific time range with respect to an image obtained sparsely as shown in FIG. 7A. It can be regarded as being.
  • the continuous reading / burst reading simultaneous parallel mode can be used to give added value that is not found in the conventional high-speed photographing apparatus of this type.
  • this solid-state imaging device has a more complicated configuration and performs a complex operation in order to achieve dynamic range expansion processing and noise removal processing. ing. The point is described.
  • a set of one sampling transistor and one capacitor for example, the sampling transistor 26001 and the capacitor 25001 are divided into four sampling transistors 26a to 26a as shown in FIG. 26d and four capacitors 25a to 25d. That is, there are four capacitors for writing a signal of one pixel in a certain frame. This is because the signal according to the charge before overflow, the signal according to the charge after overflow, the noise signal included in the signal according to the charge before overflow, the noise signal included in the signal according to the charge after overflow, The original purpose is to hold the four voltage signals independently.
  • the capacitors 25a to 25d can be used not only for such purposes but also for other purposes. For example, if a charge accumulation operation that does not use the storage capacitor 36 is performed in each pixel 10, it is necessary to consider a signal corresponding to the charge after overflow or a noise signal included in the signal corresponding to the charge after overflow. Absent. For this reason, a capacitor can be used to increase the number of frames for continuous shooting. This enables continuous shooting of 208 frames, which is twice the 104 frames. If noise removal before overflow is not performed, all of the four capacitors 25a to 25d can be used for holding pixel signals of each frame. Therefore, it is possible to continuously shoot 416 frames twice as much.
  • two different operation modes can be selected depending on whether the photocharge accumulation time is short or the photocharge accumulation time is relatively long.
  • the former is the case where the photocharge accumulation time is 10 ⁇ s to 100 ⁇ s or less, and this operation mode is adopted when performing high-speed shooting of 1 million frames / second or more, that is, usually when executing the burst readout mode. It is preferable to do.
  • FIG. 9 is a drive timing chart of the operation mode when the photocharge accumulation time is short
  • FIG. 10 is a schematic potential diagram in the pixel 10 in this operation.
  • C PD , C FD , and C CS indicate the capacitances stored in the photodiode 31, floating diffusion 33, and storage capacitor 36, respectively
  • C FD + C CS indicates the floating diffusion 33.
  • the combined capacitance of the storage capacitor 36 is the combined capacitance of the storage capacitor 36.
  • the common control signal ⁇ X supplied to each pixel 10 is set to the high level, and both the selection transistors 38 and 41 in the source follower amplifier 43 are kept on.
  • the same control signals ⁇ T, ⁇ C, and ⁇ R are set to the high level, and the transfer transistor 32, the accumulation transistor 34, and the reset transistor 35 are all turned on (time t0).
  • the floating diffusion 33 and the storage capacitor 36 are reset (initialized).
  • the photodiode 31 is completely depleted. The potential at this time is shown in FIG.
  • the signals stored in the floating diffusion 33 and the storage capacitor 36 at that time are the respective capacitances C FD , C of the floating diffusion 33 and the storage capacitor 36. It is distributed according to the ratio of CS (see FIG. 10C).
  • the floating diffusion 33 generates a noise signal N1 equivalently including random noise generated when ⁇ C is turned off and fixed pattern noise caused by variations in the threshold voltage of the transistor 37 of the source follower amplifier 43. An output corresponding to N1 appears on the pixel output line 14.
  • a sampling pulse ⁇ N1 is applied to the gate terminal of the sampling transistor 26c to turn on the sampling transistor 26c, so that the noise signal N1 output through the pixel output line 14 is captured and held in the capacitor 25c. .
  • the transfer transistor 32 Since the transfer transistor 32 is maintained in the ON state, the photoelectric charge generated by the light incident on the photodiode 31 flows into the floating diffusion 33 through the transfer transistor 32, and is accumulated in the floating diffusion 33 so as to be superimposed on the noise signal N1. Time t3). If intense light is incident and a large amount of photoelectric charge is generated in the photodiode 31 and the floating diffusion 33 is saturated, the overflowed charge is stored in the storage capacitor 36 via the storage transistor 34 (FIG. 10D )reference). By setting the threshold voltage of the storage transistor 34 appropriately low, charges can be efficiently transferred from the floating diffusion 33 to the storage capacitor 36.
  • the sampling transistor 26a When a predetermined photoelectric charge accumulation time (exposure time) has elapsed, the sampling transistor 26a is turned on by applying the sampling pulse ⁇ S1 to the gate terminal of the sampling transistor 26a with the accumulation transistor 34 turned off, and at that time ( At time t4), a signal corresponding to the electric charge accumulated in the floating diffusion 33 is taken in through the pixel output line 14 and held in the capacitor 25a (see FIG. 10E). At this time, the signal stored in the floating diffusion 33 is the noise signal N1 and the signal S1 corresponding to the pre-overflow electric charge superimposed on it, so that what is held in the capacitor 25a is stored in the storage capacitor 36. S1 + N1 that does not reflect the amount of charge that is present.
  • the signals S1 + N1, S2 + N2, N1, and N2 are held in the four capacitors 25a, 25b, 25c, and 25d, respectively, thereby completing the capture of the image signal for one cycle.
  • analog signals (not shown) are read after the respective signals are read from the capacitors 25a, 25b, 25c, and 25d.
  • FIG. 11 is a drive timing diagram when the photocharge accumulation time is relatively long
  • FIG. 12 is a schematic potential diagram in the pixel in this operation.
  • the biggest difference from the case where the photocharge accumulation time is short is that the transfer transistor 32 is turned off during the photocharge accumulation period, and the photocharge generated in the photodiode 31 is accumulated in the depletion layer. Further, since the photocharge accumulation time is long, the selection transistors 38 and 41 of the source follower amplifier 43 are turned off for a predetermined time in order to reduce power consumption.
  • FIG. 12A shows the potential state at this time.
  • ⁇ C is set to the low level and the storage transistor 34 is turned off, the charges stored in the floating diffusion 33 and the storage capacitor 36 at that time become the respective capacitances C FD , C of the floating diffusion 33 and the storage capacitor 36. It is allocated according to the ratio of CS . Further, ⁇ T is set to low level to turn off the transfer transistor 32, and ⁇ X is also set to low level to turn off the two select transistors 38 and 41 of the source follower amplifier 43 (time t12). Thereby, a potential barrier is formed between the photodiode 31 and the floating diffusion 33, and the photocharge can be accumulated in the photodiode 31 (see FIG. 12C).
  • the photocharge generated by the light incident on the photodiode 31 is accumulated in the photodiode 31, but when charge saturation occurs in the photodiode 31, any excess charge overflows and passes through the transfer transistor 32 as described above. Is accumulated in the floating diffusion 33 so as to be superimposed on the noise signal distributed to each other. When more intense light is incident and saturation occurs in the floating diffusion 33, the overflowed charge is stored in the storage capacitor 36 via the storage transistor 34 (see FIG. 12D).
  • the threshold voltage of the storage transistor 34 By setting the threshold voltage of the storage transistor 34 appropriately lower than the threshold voltage of the transfer transistor 32, the charge saturated by the floating diffusion 33 can be efficiently transferred to the storage capacitor 36 without returning to the photodiode 31 side. Can do.
  • small capacity C FD of the floating diffusion 33 even with a small amount of charge that can accumulate therein, can be effectively utilized without discarding charge overflowing. In this way, the charge generated both before and after overflow in the floating diffusion 33 can be reflected in the output.
  • ⁇ X is set to high level to turn on the selection transistors 38 and 41, and then the sampling transistor 26c is turned on by applying the sampling pulse ⁇ N1 to the gate terminal of the sampling transistor 26c.
  • the noise signal N1 corresponding to the signal charge accumulated in the floating diffusion 33 is taken in through the pixel output line 14 and held in the capacitor 25c.
  • the noise signal N1 at this time includes fixed pattern noise caused by variations in the threshold voltage of the transistor 37 of the source follower amplifier 43. At this time, not only noise but also a part of photoelectric charge generated by photoelectric conversion is included, but this is also regarded as noise here.
  • ⁇ T is set to a high level
  • the transfer transistor 32 is turned on, and the photocharge accumulated in the photodiode 31 is completely transferred to the floating diffusion 33 (see FIG. 12E).
  • time t14 by applying the sampling pulse ⁇ S1 to the gate terminal of the sampling transistor 26a to turn on the sampling transistor 26a, a signal corresponding to the charge accumulated in the floating diffusion 33 is transmitted through the pixel output line 14. It is taken in and held in the capacitor 25a.
  • the signal at this time is S1 + N1 because the signal due to the charge accumulated in the photodiode 31, that is, the signal S1 before overflow is superimposed on the previous noise signal N1.
  • the signals S1 + N1, S2 + N2, N1, and N2 are held in the four capacitors 25a, 25b, 25c, and 25d, respectively, thereby completing the capture of the image signal for one cycle.
  • noise signals N1 and N2 including random noise and fixed pattern noise are obtained separately from signals including these noise signals.
  • analog calculation processing such as subtraction after reading from 25c and 25d, it is possible to obtain a high S / N image signal from which the influence of the noise signals N1 and N2 has been removed.
  • saturation is not easily caused even when strong light is incident, and a signal reflecting the light can be obtained, and a wide dynamic range can be obtained. Can be secured.
  • control signals ⁇ X, ⁇ T, ⁇ R, and ⁇ C supplied to each pixel 10 are common to all the pixels as described above, the photocharge accumulation operation as described above in all the pixels 10 and the storage unit from each pixel 10 simultaneously.
  • a signal transfer operation to 200 and 210 is performed. That is, the image signals for one frame in one cycle are held in the storage units 200 and 210. In the burst readout mode, this operation is repeated 104 times, whereby pixel signals are held in all the capacitors 25001 to 25104 in the burst readout storage unit 200. From the 105th time onward, the holding operation is executed cyclically such that the signal is written again to the first capacitor 25001 in the burst reading storage unit 200.
  • Such an operation is repeated until a shooting stop instruction signal is given from the outside.
  • a shooting stop instruction signal is given and shooting is stopped, the pixel signals for the latest 104 frames are held in the storage areas 3a and 3b at that time, so that 104 frames are obtained by sequentially reading them out. Continuous image signals can be obtained.
  • each pixel output line 14 is connected to a resetting transistor.
  • the sampling transistor corresponding to the capacitor is turned on.
  • the reset transistor connected to the corresponding pixel output line is turned on, and the signal stored in the capacitor is reset through the sampling transistor and the pixel output line. After such a reset is performed, a new signal is held in the capacitor.
  • Example is an example of the solid-state image sensor which concerns on this invention, and its driving method, Even if it changes suitably in the range of the meaning of this invention, correction, and addition, it is included in the claim of this application. Of course.
  • SYMBOLS 1 Semiconductor substrate 10 ... Pixel 11 ... Photoelectric conversion area 12 ... Pixel circuit area 13 ... Wiring area 14 ... Pixel output line 15 ... Drive line 2, 2a, 2b ... Pixel area 3a, 3b ... Storage area 200 ... Memory for burst reading Units 201, 211, write side transistors 202, 212, read side transistors 203, common signal lines 204, 214, buffer 210, continuous read storage units 213, 25001 to 25104, 25 a to 25 d, capacitors 26001 to 26104, 26 a to 26 d ... Sampling transistor 31 ... Photodiode 32 ... Transfer transistor 33 ... Floating diffusion 34 ... Storage transistor 35 ...
  • Reset transistor 36 ... Storage capacitor 37, 40 ... Transistor 38, 41 ... Select transistor 39 ... Current source 42 Output 43 ... source follower amplifier 4a, 4b ... Vertical scan circuit area 5a, 5b ... first horizontal scanning circuit region 6a, 6b ... first current source region

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　二次元状に配列された画素（１０）毎に、バースト読み出し用記憶部（２００）と連続読み出し用記憶部（２１０）とを独立に設ける。バースト読み出し用記憶部（２００）は複数の信号を保持可能なキャパシタ（２５００１～２５１０４）を備え、連続読み出し用記憶部（２１０）は唯一のキャパシタ（２１３）を備え、両方の出力信号線も別々に設ける。各画素（１０）で光電変換により生成した信号を画素出力線（１４）に出力する際に、記憶部（２００、２１０）で同時にキャパシタに信号を書き込むことができ、その後は、別々に異なるタイミングで外部へ読み出すことができる。したがって、低フレームレートでの連続的な撮影画像の取得に支障をきたすことなく、任意のタイミングで短時間の期間中のごく短い時間間隔の撮影画像を得ることができる。これにより、フレーム数は限られるものの非常に高速の撮影とこれより速度は下がるもののフレーム数の制約のない撮影との両方を同時に行うことができる。

Description

固体撮像素子及びその駆動方法
　本発明は固体撮像素子及びその駆動方法に関し、さらに詳しくは、破壊、爆発、燃焼などの高速の現象を撮影するために好適な高速動作可能な固体撮像素子とその駆動方法に関する。
　例えば爆発、破壊、燃焼、衝突、放電などの高速の現象を、短時間だけ連続的に撮影するための高速撮影装置（高速ビデオカメラ）が、従来より開発されている（非特許文献１など参照）。こうした高速撮影装置では、１００万フレーム／秒程度以上もの、きわめて高速度の撮影が必要である。そのため、従来一般的にビデオカメラやデジタルカメラなどに利用されている撮像素子とは異なる、特殊な構造を有する高速動作可能な固体撮像素子が利用されている。
　こうした固体撮像素子として、従来、特許文献１などに記載のものが利用されている。この文献に記載の固体撮像素子は画素周辺記録型撮像素子（ＩＳ－ＣＣＤ）と呼ばれるものである。この撮像素子について概略的に説明する。
　上記画素周辺記録型撮像素子は、受光部である各フォトダイオード毎にそれぞれ記録フレーム数分の、信号転送を兼ねた蓄積用ＣＣＤを備え、撮影中には、フォトダイオードで光電変換により生成された画素信号を蓄積用ＣＣＤに順次転送する。撮影終了後に蓄積用ＣＣＤに記憶してある記録フレーム数分の画素信号をまとめて順番に読み出し、撮像素子の外部で記録フレーム数分の画像を再現する。撮影中に記録フレーム数分を越えた画素信号は古い順に廃棄され、常に最新の所定フレーム数分の画素信号が蓄積用ＣＣＤに保持される。そのため、撮影の終了時に蓄積用ＣＣＤへの画素信号の転送を中止すれば、その時点から記録フレーム数分だけ時間的に遡った時点以降の最新の画像が得られる。
　このように画素周辺記録型撮像素子は、１フレーム分の画像信号が得られる毎にそれを外部に取り出す必要がある一般的な撮像素子とは異なり、非常に高速に複数フレームの連続画像を得ることができるという特徴を有する。しかしながら、半導体チップ面積や消費電力など様々な制約により、１個の撮像素子に搭載可能な蓄積用ＣＣＤの数には限界がある。そのため、高速撮影が可能なフレーム数は限られており、例えば非特許文献１に記載の装置では、高速撮影可能なフレーム数は１００程度である。もちろん、この程度のフレーム数で十分な用途もあるが、撮影対象の現象や被写体の種類などによっては、それほどの（例えば１００万フレーム／秒程度もの）高速性は要求されないものの、もっと長い時間に亘る或いは多数のフレーム数に亘る撮影を行いたいような場合もある。しかしながら、上記画素周辺記録型撮像素子ではそうした撮影の要求に応えることは難しい。
　そのため、連続記録フレーム数は限られるものの超高速である撮影と、高速性では劣るものの記録フレーム数に制限のない撮影との両方に対応するには、上述のようなＣＣＤ方式による画素周辺記録型撮像素子と周知の例えばＣＭＯＳ方式による撮像素子とを併用する必要がある。こうした撮像装置はコストが高いものとなる。
　また、上述のような高速撮影では観察対象の現象の発生タイミングに同期した撮影を行うことが重要であり、外部からトリガ信号が与えられるとそれに応じて撮影の終了や撮影の開始を行う制御が行われている。こうしたトリガ信号を生成するために、例えば接触センサ、位置センサ、振動センサ、圧力センサなどの別のセンサを用いることが一般に行われている。しかしながら、被写体とこうしたセンサとの距離を近付けることが困難である場合や被写体の自発的な変化を捉えて撮影を行う場合、或いは、顕微鏡の下での微小な物体の撮影を行う場合などにおいては、上記方法では適切なトリガ信号を得ることが困難であることが多い。
　こうした課題に対し、特許文献２に記載の撮影装置では、撮像レンズの後方にビームスプリッタやハーフミラーなどの光分割手段を設け、入射光を２つに分割してそれぞれ別の撮像装置に導入する。この２台の撮像装置の一方を画像の急激な変化を検出するためのモニタリング専用とし、それによって得られたトリガ信号により、他方の撮像装置で得られた画像信号の記憶の開始や終了を制御する。しかしながら、こうした従来の撮影装置では、撮影対象物から到来する入射光を複数に分割するための光学系部品が必要になるとともに、撮像装置（撮像素子）も複数用意する必要がある。このため、装置が大掛かりとなって、コストを引き下げることが難しい。また、装置の小型化・軽量化も困難である。
特開２００１－３４５４４１号公報 特開平５－３３６４２０号公報
近藤ほか５名、「高速度ビデオカメラHyperVision HPV-1の開発」、島津評論、島津評論編集部、２００５年９月３０日発行、第６２巻、第１・２号、ｐ．７９－８６
　本発明は上記課題に鑑みて成されたものであり、その第１の目的は、記録フレーム数には制約があるものの超高速である撮影と、高速性では劣るものの記録フレーム数に制約のない撮影との両方を同時並行的に行うことが可能な固体撮像素子及びその駆動方法を提供することにある。
　また本発明の第２の目的は、或る程度の長い時間に亘る撮影中に得られる画像の中の被写体の変化や観測対象の現象の生起などを捉えて、その変化や現象を高速で撮影することができる固体撮像素子及びその駆動方法を提供することにある。
　上記課題を解決するために成された本発明に係る固体撮像素子は、
　a)光を受光して光電荷を生成する光電変換部をそれぞれ含む複数の画素が二次元的に配列された画素領域と、
　b)前記画素領域とは分離された領域であって、前記画素領域内の各画素から出力された信号を外部に読み出すことなく複数フレーム分保持可能であるように各画素に対しそれぞれ複数の記憶部が設けられたバースト読み出し用記憶部と、該バースト読み出し用記憶部とは別に各画素に対しそれぞれ１つずつ設けられた連続読み出し用記憶部と、が配列された記憶領域と、
　を有し、前記バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、前記連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とを独立に備えることを特徴としている。
　本発明に係る固体撮像素子は、ＣＭＯＳを用いた、いわゆるＣＭＯＳイメージセンサである。
　各画素が備える光電変換部は、典型的にはフォトダイオードである。また記憶領域に配設されるバースト読み出し用記憶部及び連続読み出し用記憶部は、例えばキャパシタとトランジスタ等のスイッチ（或いはゲート）との組み合わせとすることができる。
　本発明に係る固体撮像素子の一態様として、各画素は、前記光電変換部のほか、
　該光電変換部で生成された光電荷を、電荷信号から電圧信号に変換するための検出ノードへ転送する転送素子と、
　前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、
　少なくとも前記光電変換部及び前記検出ノードをリセットするリセット素子と、
を含む構成とすることができる。
　例えば、上記検出ノードはフローティングディフュージョンであり、転送素子及びリセット素子はトランジスタ（ＭＯＳトランジスタ）であり、バッファ素子は複数のトランジスタから構成されるソースフォロアアンプである。
　本発明に係る固体撮像素子では、画素毎に複数のバースト読み出し用記憶部が設けられている。このため、複数フレームの連続的な撮影を行う際に、各フレームに対応した画素信号を複数のバースト読み出し用記憶部に１つずつ順番に書き込むことができ、その間、信号を外部に読み出す必要はない。一般に固体撮像素子から外部への信号の読み出しは、膨大な数（画素数）の信号を順番に読み出すために時間が掛かり、それが撮影速度を制限する。これに対し、本発明に係る固体撮像素子では、外部へ信号を読み出すことなく連続した撮影が可能である。各画素から１つの記憶部への信号の転送はきわめて短時間で行えるから、１フレームの撮影に要する時間の殆どは、光電変換部で受光により生成した光電荷を検出ノードなどに蓄積する時間で決まる。このため、通常の撮像素子に比べて格段に高速の撮影が可能である。
　但し、この場合、外部に読み出すことができる画像フレーム数は、各画素当たりに用意されたバースト読み出し用記憶部の数に依存する。つまり、１画素当たり１００個のバースト読み出し用記憶部が設けられている場合には、最大１００フレームの連続した画像の取得が可能である。
　一方、連続読み出し用記憶部は各画素当たり１つずつ設けられているため、１フレームの画像を撮影して各画素から連続読み出し用記憶部に信号が転送される毎に、つまり１フレーム撮影毎に、その撮影で得られた画素信号を連続読み出し用記憶部から外部に読み出す必要がある。この読み出しに要する時間によって、繰り返し撮影の速度が決まってしまい、速度を上げるのは困難である。その代わり、或る決まったフレームレートで以て長時間（理論的には上限がない）の撮影が可能である。
　上述したような本発明に係る固体撮像素子の特徴を活かすために、本発明の一態様として、各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、１フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第１の駆動モードと、
　各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の１つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第２の駆動モードと、
　を実行する駆動制御手段をさらに備える構成とすることができる。
　上記駆動制御手段は、第１の駆動モード又は第２の駆動モードのいずれかの動作が実行されるように各画素や記憶部などを制御することも可能であるが、本発明に係る固体撮像素子では、特に、駆動制御手段は、各画素から出力された信号を前記バースト読み出し用記憶部の１つと前記連続読み出し用記憶部とに同時に保持するように、第１の駆動モードと第２の駆動モードとを同時並行的に実行することが可能である。
　また、バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とは独立に設けられているため、上述のように同時に両記憶部に保持された信号を、全く別のタイミングで外部に読み出すことができる。即ち、長時間に亘る相対的に低いフレームレートでの撮影を妨げることなく、その途中で所定フレーム数分の高速撮影を実行することが可能である。
　また本発明に係る固体撮像素子の駆動方法は、第１の駆動モードにより固体撮像素子を動作させ、これにより該素子から出力される信号に基づいて目的とする現象の生起又は被写体の変化を捉え、これによりトリガ信号を生成して該トリガ信号により第１の駆動モードと第２の駆動モードとを同時並行的に実行するべく駆動モードの切り替えを行うようにすることができる。
　これにより、振動センサなど、別のセンサで捉えることができない被写体の変化についても、或いはそうしたセンサを設けることが物理的にできない場合であっても、目的とする高速の現象を的確に撮影することができるようになる。また、そうした撮影を行うために、別の撮像装置を用意する必要もないので、高速撮影システムのコストの引き下げにも寄与する。さらに、そうした高速撮影の際にも低フレームレートの繰り返し撮影は継続的に実行されるので、繰り返し撮影における画像の抜けを回避することができる。
　本発明に係る固体撮像素子及びその駆動方法によれば、１個の撮像素子で、例えば１００万フレーム／秒以上ものきわめて高速の撮影と、それよりも撮影速度は下がるものの長時間に亘る繰り返し撮影とを同時並行的に行うことができる。これにより、比較的低廉なコストで利用分野が広い、又は利用価値の高い撮像装置を提供することが可能となる。例えば、被写体に現れる変化や観察対象である現象の生起の端緒などに応じて、的確なタイミングで目的とする変化や現象の高速撮影が行える。また、特定の時間において発生した現象を細かい時間間隔で捉える時間ズーム機能も容易に実現することができる。
本発明の一実施例である固体撮像素子の半導体チップ上のレイアウトを示す概略平面図。 本実施例の固体撮像素子において画素領域内の１個の画素のレイアウトを示す概略平面図。 本実施例の固体撮像素子における画素領域及び記憶領域の概略構成を示す平面図。 本実施例の固体撮像素子における１個の画素とこれに対応する記憶部の概略回路構成図。 本実施例の固体撮像素子における駆動モードの概略タイムチャート。 本実施例の固体撮像素子における連続読み出し／バースト読み出し同時並行モードの動作タイミング図。 図５（ｄ）及び図６に示したような動作により読み出される信号に基づく撮影画像を模式的に示す図。 １画素の信号を保持する記憶部の詳細な構成図。 本実施例の固体撮像素子において光電荷蓄積時間が短い場合の動作モードの駆動タイミング図。 図９に示した動作における画素内の概略ポテンシャル図。 本実施例の固体撮像素子において光電荷蓄積時間が長い場合の動作モードの駆動タイミング図。 図１１に示した動作における画素内の概略ポテンシャル図。
　以下、本発明の一実施例である固体撮像素子及びその駆動方法について、添付図面を参照して説明する。
　本実施例による固体撮像素子の全体の回路構成及び構造について、図１～図４により説明する。図１は本実施例の固体撮像素子の半導体チップ上の全体のレイアウトを示す概略平面図、図２は図１に示した画素領域中の１個の画素の概略レイアウトを示す平面図、図３は画素領域及び記憶領域の概略構成を示す平面図、図４は１個の画素とこれに対応する記憶部の概略回路構成図である。
　この固体撮像素子は、入射光を受けて画素毎に画素信号を生成するための画素領域２と、その画素信号が外部に読み出されるまで保持するための記憶領域３ａ、３ｂとを、半導体基板１上に備える。画素領域２と記憶領域３ａ、３ｂとは互いに分離され、それぞれまとまった領域である。略矩形状の画素領域２内には、Ｎ行、Ｍ列の合計Ｎ×Ｍ個の画素１０が二次元アレイ状に配置されている。画素領域２は、それぞれ（Ｎ／２）×Ｍ個の画素１０が配置された第１画素領域２ａと第２画素領域２ｂとの２つに分割されている。
　第１画素領域２ａと第１記憶領域３ａとの間には、細長い第１電流源領域６ａが設けられ、これと同様に、第２画素領域２ｂと第２記憶領域３ｂとの間には、細長い第２電流源領域６ｂが設けられている。第１記憶領域３ａには第１垂直走査回路領域４ａと第１水平走査回路領域５ａとが付設されている。第１垂直走査回路領域４ａと第１水平走査回路領域５ａには、第１記憶領域３ａ中の記憶部からの信号の読み出しを制御するためのシフトレジスタやデコーダなどの回路が配設されている。第２記憶領域３ｂにも同様に、第２垂直走査回路領域４ｂと第２水平走査回路領域５ｂとが付設されている。
　本実施例の固体撮像素子は、画素領域２の略中央を２つに区画する線（図１中に点線で示す直線）を中心として、ほぼ線対称の構造である。この線を挟んだ両部分の構造及び動作は同じであるため、以下の説明では、第１画素領域２ａ、第１記憶領域３ａ、第１垂直走査回路領域４ａ、第１水平走査回路領域５ａ、第１電流源領域６ａの構造及び動作を中心に述べる。
　画素領域２に配設される画素の数、つまり上記Ｎ及びＭの値はそれぞれ任意に決めることができる。これらの値を大きくすれば画像の解像度は上がるが、その反面、チップ全体面積が大きくなるか、或いはチップ全体面積が変わらないとすると１画素当たりのチップ面積が小さくなる。この例では、Ｎ＝２６４、Ｍ＝３２０である。この場合、第１画素領域２ａ及び第２画素領域２ｂにそれぞれ配置される画素の数は、図３中に記載したように、水平方向（横方向）が３２０画素、垂直方向（縦方向）が１３２画素であり、全体で４２２４０画素である。
　図２に示すように、１個の画素１０が占める領域は矩形状であり、この内部は３つの領域、即ち、光電変換領域１１、画素回路領域１２、及び配線領域１３に大別される。配線領域１３には、（Ｍ／２）＋α本の画素出力線１４が垂直方向に延伸するように集めて配設されている。αは０でもよく、その場合、本例では１つの配線領域１３を通る画素出力線１４の本数は１３２本である。但し、一般に、半導体プロセスにおいて平行に延伸する配線（例えばアルミニウム等の金属配線）を多数形成する場合、両端の配線の幅や寄生容量が他とは異なるものとなり易いという性質がある。そこで、実際に信号を通すために利用する１３２本の画素出力線１４を挟んで両端に、１本ずつ信号を通さない（パターンだけが存在する）ダミーの配線を設けるとよい。その場合には、α＝２であり、１つの配線領域１３を通る配線の本数は１３４本となる。
　図４に示すように、各画素１０は、フォトダイオード３１と、転送トランジスタ３２と、フローティングディフュージョン３３と、蓄積トランジスタ３４と、蓄積キャパシタ３６と、リセットトランジスタ３５と、ソースフォロアアンプ４３と、電流源３９と、を備える。
　フォトダイオード３１は光を受けて光電荷を生成するものであり、本発明における光電変換部に相当する。転送トランジスタ３２は光電荷を転送するためのものであり、本発明における転送素子に相当する。フローティングディフュージョン３３は光電荷を一時的に蓄積するとともにこれを電圧信号に変換するものであり、本発明における検出ノードに相当する。蓄積トランジスタ３４及び蓄積キャパシタ３６は、光電荷の蓄積動作時にフォトダイオード３１から転送トランジスタ３２を介して溢れ出る（オーバーフローする）電荷を蓄積するためのものである。リセットトランジスタ３５はフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積された電荷を排出するためのものであり、本発明におけるリセット素子に相当する。ソースフォロアアンプ４３は、フローティングディフュージョン３３に蓄積された電荷又はフローティングディフュージョン３３と蓄積キャパシタ３６との両方に蓄積された電荷を電圧信号として出力するためのものであり、本発明におけるバッファ素子に相当する。
　ソースフォロアアンプ４３は、従属接続された２個のＰＭＯＳ型のトランジスタ３７、３８と、同じく従属接続された２個のＮＭＯＳ型のトランジスタ４０、４１との２段構成である。トランジスタ３８、４１はそれぞれ対となるトランジスタ３７、４０に流れる電流のオン・オフを制御する機能を有し、ここでは選択トランジスタと称す。
　転送トランジスタ３２、蓄積トランジスタ３４、リセットトランジスタ３５、及び、選択トランジスタ３８、４１のゲート端子には、それぞれφＴ、φＣ、φＲ、φＸなる制御信号を供給するための駆動ライン１５が接続される（図２参照）。これら駆動ライン１５は画素領域２内の全ての画素１０に共通である。これにより、全ての画素１０において値電荷蓄積動作等のための同時駆動が行われる。
　ソースフォロアアンプ４３の２段目のトランジスタ４１の出力４２は、配線領域１３に配設される１３２本の画素出力線１４のうちの１本に接続される。この画素出力線１４は画素１０毎に独立に設けられており、この固体撮像素子全体では、画素数と同数の、つまり８４４８０本の画素出力線１４が設けられている。
　ソースフォロアアンプ４３は、画素出力線１４を高速で駆動するための電流バッファの機能を持つ。各画素出力線１４は、画素領域２ａから記憶領域３ａまで延伸されているため、或る程度大きな容量性負荷となる。これを高速で駆動するためには大きな電流を流すことが可能な、大きなサイズのトランジスタが必要である。一方、画素１０内で検出感度を高めるべく光電変換ゲインを上げるためには、光電荷を電圧に変換するためのフローティングディフュージョン３３の容量はできるだけ小さいほうがよい。フローティングディフュージョン３３に接続されるトランジスタ３７のゲート端子の寄生容量はフローティングディフュージョン３３の容量を実効的に増加させるため、上記理由により、トランジスタ３７はゲート入力容量が小さな小型のトランジスタであることが望ましい。そこで、出力段における大電流の供給と入力段における低容量性とを共に満たすために、ソースフォロアアンプ４３を２段構成とし、初段のトランジスタ３７を小型のトランジスタとすることにより入力ゲート容量を抑える一方、後段のトランジスタ４０、４１に大きなサイズのトランジスタを使用して十分な大きな出力電流を確保している。
　なお、ソースフォロアアンプ４３において、初段の選択トランジスタ３８は基本的な動作を行う上で省略することができるが、後段の選択トランジスタ４１がオフ状態であるときに同時に選択トランジスタ３８もオフすることにより、電流源３９からトランジスタ３７に電流が流れないようにして、電流消費を抑えることができる。
　また、光電荷を転送トランジスタ３２を介してフローティングディフュージョン３３に蓄積する際に、溢れ出る電荷がないとみなす又は溢れ出る電荷を考慮しない場合には、蓄積キャパシタ３６及び蓄積トランジスタ３４は不要であり、フローティングディフュージョン３３とリセットトランジスタ３５とを直結すればよい。
　図４に示すように、第１及び第２記憶領域３ａ、３ｂ内には、各画素１０に対応してそれぞれ、バースト読み出し用記憶部２００と連続読み出し用記憶部２１０とが独立に設けられている。これらは記憶部が別々であるのみならず、信号を外部に読み出すための信号線も別々である。
　連続読み出し用記憶部２１０は、画素出力線１４に接続された書き込み側トランジスタ２１１と、読み出し側トランジスタ２１２と、キャパシタ２１３と、バッファ２１４と、を含む。画素１０から画素出力線１４に信号が出力された状態であるときに、読み出し側トランジスタ２１２をオフ状態にして書き込み側トランジスタ２１１をオンすることにより、信号をキャパシタ２１３に書き込む（保持する）ことができる。一方、これとは逆に、書き込み側トランジスタ２１１をオフ状態にして読み出し側トランジスタ２１２をオンすることにより、キャパシタ２１３に保持されている信号をバッファ２１４を通して出力することができる。
　バースト読み出し用記憶部２００は、画素出力線１４に接続された書き込み側トランジスタ２０１と、読み出し側トランジスタ２０２と、共通信号線２０３に接続された蓄積フレーム数Ｌ（この例ではＬ＝１０４）分のサンプリングトランジスタ２６００１～２６１０４及びキャパシタ２５００１～２５１０４と、バッファ２０４と、を含む。画素１０から画素出力線１４に信号が出力された状態であるときに、読み出し側トランジスタ２０２をオフ状態にして書き込み側トランジスタ２０１をオンし、さらに任意のサンプリングトランジスタ２６００１～２６１０４の１つを選択的にオンすると、共通信号線２０３上に存在する信号を、オンされたサンプリングトランジスタに接続された１つのキャパシタ２５００１～２５１０４に書き込む（保持する）ことができる。この書き込み動作の際に、オンさせるサンプリングトランジスタ２６００１～２６１０４を順に走査することにより、最大１０４フレームの連続画像に対応した信号を各キャパシタ２５００１～２５１０４にそれぞれ保持させることができる。
　一方、これとは逆に、 書き込み側トランジスタ２０１をオフ状態にしたまま読み出し側トランジスタ２０２をオンし、さらに任意のサンプリングトランジスタ２６００１～２６１０４の１つを選択的にオンすると、そのサンプリングトランジスタに接続されたキャパシタ２５００１～２５１０４に保持されている信号を、共通信号線２０３上に読み出し、バッファ２０４を通して外部に出力することができる。この読み出し動作の際に、オンさせるサンプリングトランジスタ２６００１～２６１０４を順に走査することにより、各キャパシタ２５００１～２５１０４にそれぞれ保持されている最大１０４フレーム分の連続画像に対応した信号を順番に、つまりシリアルに読み出すことができる。
　ここで特徴的であるのは、同一の画素出力線１４に対しバースト読み出し用記憶部２００と連続読み出し用記憶部２１０とが独立に設けられ、これら記憶部２００、２１０の動作も独立に制御可能であり、各記憶部２００、２１０から信号を出力する出力信号線も独立している点である。画素１０から画素出力線１４上に信号が出力されている状態で、バースト読み出し用記憶部２００と連続読み出し用記憶部２１０とで同時に上述したような書き込み動作を行うことで、バースト読み出し用記憶部２００の中の１つのキャパシタ２５００１～２５１０４と連続読み出し用記憶部２１０の唯一のキャパシタ２１３とに同時に、同一信号を保持することができる。各記憶部２００、２１０に同時に信号を保持した後には、その後の適宜のタイミングで、それら信号を別々に読み出して出力することができる。
　図３に示すように、第１記憶領域３ａには、各画素１０に対応して上述したバースト読み出し用記憶部２００と連続読み出し用記憶部２１０とが設けられている。つまり、垂直方向に並んだ１３２個の画素１０に対して、１３２個のバースト読み出し用記憶部２００と１３２個の連続読み出し用記憶部２１０とが設けられている。この１３２画素分の記憶部２００、２１０が水平方向に１０個並んだ、全部で１３２０画素分の記憶部２００、２１０の出力信号線が、連続読み出し用とバースト読み出し用とに分かれてそれぞれ１本に集約されている。したがって、第１記憶領域３ａからの出力信号線の数は、バースト読み出し用が３２本、連続読み出し用が３２本あり、第２記憶領域３ｂからも同数の出力信号線が取り出される。図３では、バースト読み出し用の出力線をＳＢ０１～ＳＢ３２、連続読み出し用の出力線をＳＣ０１～ＳＣ３２として示している。
　記憶部２００、２１０内の全てのキャパシタは各画素１０内の蓄積キャパシタ３６と同様に、ダブルポリシリコンゲート構造やスタック構造などにより形成することができる。従来のＩＳ－ＣＣＤのようにＣＣＤ構造を利用した電荷保持を行う場合、熱励起等による暗電荷に由来する偽信号が光信号に加算されるという問題がある。これに対し、ダブルポリシリコンゲート構造やスタック構造を用いたキャパシタでは、そうした暗電荷の発生がないので偽信号が加算されることがなく、外部に読み出される信号のＳ／Ｎを高くすることができる。
　なお、実際には、図４中に記載されている１個のサンプリングトランジスタと１個のキャパシタの組、例えばサンプリングトランジスタ２６００１とキャパシタ２５００１とは、複数のサンプリングトランジスタと同数のキャパシタとから成るが、これはダイナミックレンジ拡大処理及びノイズ除去処理を目的としたものである。これについては後で説明する。
　本実施例の固体撮像素子の駆動方法と動作について説明する。この実施例の固体撮像素子は、大別して、連続読み出しとバースト読み出しという２つの駆動モードを有し、２つの駆動モードの一方のみを実行することも可能であるほか、両方を同時並行的に実行することも可能である。連続読み出しモードは本発明における第１の駆動モードに相当し、バースト読み出しモードは第２の駆動モードに相当する。
　この両駆動モードの概略的な動作について図５により説明する。図５は連続読み出しモード、バースト読み出しモード、及び連続読み出し／バースト読み出し同時並行モードの概略タイムチャートである。
〔Ａ〕連続読み出しモード
　連続読み出しモードの基本は、図５（ａ）に示すように、画素領域２（２ａ、２ｂ）の各画素１０において１フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線１４に信号を出力し、連続読み出し用記憶部２１０のキャパシタ２１３に信号を保持させる、という動作である。これにより、１フレーム分の画素信号が、記憶領域３ａ、３ｂの連続読み出し用記憶部２１０のキャパシタ２１３に揃うから、引き続いて、水平シフトレジスタ及び垂直シフトレジスタを駆動することにより、１フレームの画素信号を所定の順番で逐次読み出して外部へと出力する。
　図５（ａ）に示すタイミングは１フレーム分だけの例である。画素出力線１４を通した信号の授受のとき以外の期間では、画素領域２ａ、２ｂと記憶領域３ａ、３ｂとは独立に動作可能である。したがって、記憶領域３ａ、３ｂから信号の逐次読み出しを行っているときに、画素領域２ａ、２ｂでは光電荷の蓄積が可能である。これにより、図５（ｂ）に示すタイミングのように、光電荷蓄積期間と逐次読み出し期間とをオーバーラップさせ、ほぼ連続的に撮影を繰り返し行うことができる。高速撮影でない通常の撮影の際には、この図５（ｂ）に示すタイミングで、長時間に亘って低フレームレートでの連続撮影が可能である。このときのフレームレートは、全画素信号を逐次読み出しするのに要する時間で決まる。つまり、読み出しのためのクロックの周波数の上限により、フレームレートの上限が決まる。
〔Ｂ〕バースト読み出しモード
　バースト読み出しモードでは、図５（ｃ）に示すように、画素信号の逐次読み出しを行うことなしに、各画素において１フレーム分の光電荷蓄積を実行した後に、全画素で一斉にそれぞれの画素出力線１４を通して信号を出力し、バースト読み出し用記憶部２００の１つのキャパシタ２５００１～２５１０４に信号を保持させる、という動作を繰り返す。このとき、１フレームずつ順番に、１０４フレーム分用意されたキャパシタ２５００１～２５１０４に順番に信号を保持させる。そうして、その所定フレーム数分の画素信号を逐次的に読み出して外部へ出力する。このバースト読み出しモードでは撮影中に外部への信号読み出しを行わないため、上述した連続読み出しモードとは異なり、読み出しのためのクロックの周波数の上限に起因するフレームレートの制約は受けない。実施可能な最大のフレームレートは、主としてフォトダイオード３１内で発生した光電荷を集積してフローティングディフュージョン３３へ転送するまでの時間によって制約を受けるが、これは非常に短い。そのため、例えば１００万フレーム／秒以上もの非常に高いフレームレートでの連続的な撮影が可能である。
〔Ｃ〕連続読み出し／バースト読み出し同時並行モード
　上述した連続読み出しモードは、バースト読み出し用記憶部２００に設けられた複数のサンプリングスイッチ及びキャパシタの組の一部（実際には１組）を用いて実現することも可能である。つまり、バースト読み出し用記憶部２００を備えていれば、バースト読み出しモードと連続読み出しモードとを選択的に実行することが可能である。しかしながら、その場合、バースト読み出しモードと連続読み出しモードとを同時に実行することはできない。それに対し、この実施例の固体撮像素子では、バースト読み出しモードと連続読み出しモードとを同時に実行することが可能である。
　連続読み出し／バースト読み出し同時並行モードでは、図５（ｄ）に示すように、画素領域２ａ、２ｂにおいて光電荷蓄積により得られた信号が画素出力線１４に出力されるタイミングで、バースト読み出し用記憶部２００と連続読み出し用記憶部２１０との両方で同時にキャパシタへの信号の書き込みを実行する。この書き込みは全画素で同時に行うことができる。もちろん、バースト読み出し用記憶部２００のキャパシタ２５００１～２５１０４への信号書き込みと、連続読み出し用記憶部２１０のキャパシタ２１３への信号書き込みとは、必ずしも全く同時に行わなくてもよい。画素信号が画素出力線１４に出力されている期間中に、バースト読み出し用記憶部２００と連続読み出し用記憶部２１０とで順番にキャパシタへの信号の書き込みを実行するようにしてもよい。
　連続読み出し用記憶部２１０にあって書き込み側トランジスタ２１１がオフ状態であれば、キャパシタ２１３に書き込まれた信号はバースト読み出し用記憶部２００の動作の影響を全く受けない。したがって、図５（ｄ）に示すように、バースト読み出し用記憶部２００で信号の書き込み動作中であっても、これとは無関係に、各画素に対応した連続読み出し用記憶部２１０の読み出し側トランジスタ２１２を順番にオンすることにより、その直前にキャパシタ２１３に書き込まれた信号を外部に読み出すことができる。
　一方、バースト読み出し用記憶部２００にあって書き込み側トランジスタ２０１がオフ状態であれば、キャパシタ２５００１～２５１０４に書き込まれた信号は連続読み出し用記憶部２１０の動作の影響を全く受けない。したがって、バースト読み出し用記憶部２００で信号の書き込み動作中又は信号の読み出し中のいずれであっても、これとは無関係に、各画素に対応したバースト読み出し用記憶部２００の読み出し側トランジスタ２０２を順番にオンし、且つサンプリングトランジスタ２６００１～２６１０４を順番にオンすることにより、その直前に各画素に対応して１０４個のキャパシタ２５００１～２５１０４に書き込まれた信号を順番に外部に読み出すことができる。
　この図５（ｄ）のタイムチャートをより詳細に記載したのが図６である。図６において、連続スタート信号は連続読み出しモードの開始指示信号、バーストスタート信号はバースト読み出しモードにおける信号書き込み開始指示信号、バーストストップ信号はバースト読み出しモードにおける信号書き込みの終了指示信号、である。バーストスタート信号からバーストストップ信号までの期間中に、ごく短いサイクルでの電荷蓄積動作が繰り返され（図６（ｅ）参照）、蓄積された電荷に基づく信号がバースト読み出し用記憶部２００の各キャパシタ２５００１～２５１０４に書き込まれる（図６（ｆ）参照）。
　このとき、連続読み出し記憶部２１０のキャパシタ２１３への信号書き込みも、一定のフレームレートで、つまり図６中に記載した周期Ｔを持つフレームレートで継続される。連続読み出し記憶部２１０のキャパシタ２１３に書き込まれた、各画素１個ずつの１フレーム分の信号は、図６（ｊ）に示した連続読み出しスタート信号に応じて図６（ｋ）に示す期間に順番に読み出される。読み出された信号は、例えば素子の外部（又は素子内部でもよい）に設けられたフレームメモリなどに、図６（ｋ）に示す期間において格納される。
　バースト読み出し用記憶部２００のキャパシタ２５００１～２５１０４に書き込まれた最大１０４フレーム分の信号は、図６（ｇ）に示したバースト読み出しスタート信号に応じて図６（ｈ）に示す期間に順番に読み出される。読み出された信号は、例えば素子の外部（又は素子内部でもよい）に設けられたフレームメモリなどに、図６（ｉ）に示す期間において格納される。この読み出しの期間も図示するようにバースト読み出しと連続読み出しとでオーバーラップするが、出力信号線は別々であるので、並行して異なる外部メモリに取り込むことができる。
　図７は図５（ｄ）及び図６に示したような動作により読み出される信号に基づく撮影画像を模式的に示す図である。連続読み出し記憶部２１０から読み出される信号に基づいて再現される撮影画像Ｆ１、Ｆ２、…は、一定のフレームレートの画像である。これに対し、バースト読み出し用記憶部２００から読み出される信号に基づいて再現される撮影画像ｆ１、ｆ２、…、ｆｎ、…、ｆ１０４は、特定のごく短い期間中にごく短い時間間隔で得られる画像である。この撮影画像ｆ１、ｆ２、…、ｆｎ、…、ｆ１０４が得られる期間にも、一定フレームレートの撮影画像には抜けが生じない。
　図６に示したように、高速撮影を実行する期間はバーストスタート信号とバーストストップ信号とにより定めることができる。そこで、本実施例による固体撮像素子を用いた撮影装置の一例としては、例えば図７（ａ）に示すように一定のフレームレートで撮影画像を取得しながら、その画像を処理して目的とする被写体の変化や現象の発生の端緒を検出し、その検出結果を利用してバーストスタート信号及びバーストストップ信号を与えるようにすることができる。これにより、被写体の変化や現象の発現がある期間について図７（ｂ）に示すように高速の撮影を行うことができる。
　また、図７（ｂ）に示すように得られる画像は、図７（ａ）に示すように時間的に疎らに得られる画像に対し、特定の時間範囲中の時間的な拡大（ズーム）であるとみなすこともできる。
　このように、本実施例の固体撮像素子を用いた撮影装置では、連続読み出し／バースト読み出し同時並行モードを利用して、従来のこの種の高速撮影装置にはない付加価値を与えることができる。
　説明を簡略化するために上記説明では省略していたが、この固体撮像素子では、ダイナミックレンジ拡大処理及びノイズ除去処理を達成するために、より複雑な構成を有し、複雑な動作を実行している。その点について述べる。
　図４に示した記憶部２００、２１０において、１個のサンプリングトランジスタと１個のキャパシタとの組、例えばサンプリングトランジスタ２６００１とキャパシタ２５００１とは、図７に示すように、４個のサンプリングトランジスタ２６ａ～２６ｄと４個のキャパシタ２５ａ～２５ｄとから成る。つまり、或る１つのフレーム中の１画素の信号を書き込むキャパシタは４個存在する。これは、オーバーフロー前の電荷に応じた信号、オーバーフロー後の電荷に応じた信号、オーバーフロー前の電荷に応じた信号に含まれるノイズ信号、オーバーフロー後の電荷に応じた信号に含まれるノイズ信号、の４種の電圧信号を独立に保持することを本来の目的としている。
　但し、必ずしもそうした目的のみならず、別の目的にキャパシタ２５ａ～２５ｄを利用することもできる。例えば、各画素１０において蓄積キャパシタ３６を利用しないような電荷蓄積動作を行うのであれば、オーバーフロー後の電荷に応じた信号やオーバーフロー後の電荷に応じた信号に含まれるノイズ信号を考慮する必要がない。そのため、その分だけ連続撮影のフレーム数を増やすのにキャパシタを利用することができる。これにより、１０４フレームの２倍の、２０８フレームの連続撮影が可能となる。また、オーバーフロー前のノイズ除去も行わないのであれば、４つのキャパシタ２５ａ～２５ｄの全てを各フレームの画素信号の保持に利用することができる。したがって、さらに２倍の、４１６フレームの連続撮影が可能となる。
　各画素１０における光電変換動作とこれにより生成される信号を４つのキャパシタ２５ａ～２５ｄ個に振り分けて格納する動作について、図９～図１２により説明する。
　本実施例の固体撮像素子では、光電荷蓄積時間が短い場合と光電荷蓄積時間が相対的に長い場合とで異なる２つの動作モードを選択し得る。目安として、前者は光電荷蓄積時間が１０μｓ乃至１００μｓ以下の場合であり、１００万フレーム／秒以上もの高速撮影を行う場合に、つまり通常、バースト読み出しモードを実行する場合にはこの動作モードを採用することが好ましい。
〔Ａ〕光電荷蓄積時間が短い場合の動作モード
　図９は光電荷蓄積時間が短い場合の動作モードの駆動タイミング図、図１０はこの動作における画素１０内の概略ポテンシャル図である。なお、図１０（後述の図１２も同様）でＣＰＤ、ＣＦＤ、ＣＣＳはそれぞれフォトダイオード３１、フローティングディフュージョン３３、蓄積キャパシタ３６に蓄積された容量を示し、ＣＦＤ＋ＣＣＳはフローティングディフュージョン３３と蓄積キャパシタ３６との合成容量を示す。
　各画素１０に供給する共通の制御信号であるφＸをハイレベルとし、ソースフォロアアンプ４３内の選択トランジスタ３８、４１を共にオン状態に維持する。そして、光電荷蓄積を行う前に、同じく共通の制御信号であるφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４、及びリセットトランジスタ３５を共にオンする（時刻ｔ０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルが図１０（ａ）である。
　次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１０（ｂ）参照）、このノイズ信号Ｎ２に対応した出力が画素出力線１４に現れる。そこで、このタイミング（時刻ｔ１）でサンプリングトランジスタ２６ｄのゲート端子にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４を通して出力されたノイズ信号Ｎ２を取り込んでキャパシタ２５ｄに保持する。
　次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた信号は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される（図１０（ｃ）参照）。このときフローティングディフュージョン３３にはφＣをオフしたときに発生するランダムノイズとソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ１が生じ、このノイズ信号Ｎ１に対応した出力が画素出力線１４に現れる。そこで、このタイミング（時刻ｔ２）でサンプリングトランジスタ２６ｃのゲート端子にサンプリングパルスφＮ１を与えてサンプリングトランジスタ２６ｃをオンすることにより、画素出力線１４を通して出力されたノイズ信号Ｎ１を取り込んでキャパシタ２５ｃに保持する。
　転送トランジスタ３２はオン状態に維持されるので、フォトダイオード３１に入射した光により発生した光電荷は転送トランジスタ３２を通してフローティングディフュージョン３３に流れ込み、ノイズ信号Ｎ１に重畳してフローティングディフュージョン３３に蓄積される（時刻ｔ３）。仮に強い光が入射してフォトダイオード３１で多量の光電荷が発生しフローティングディフュージョン３３が飽和した場合には、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積される（図１０（ｄ）参照）。蓄積トランジスタ３４の閾値電圧を適宜に低く設定しておくことにより、フローティングディフュージョン３３から蓄積キャパシタ３６に効率良く電荷を転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、そこに蓄積可能な最大飽和電荷量が少なくても、飽和した電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３での電荷飽和（オーバーフロー）前及び電荷飽和（オーバーフロー）後のいずれに発生した電荷も、出力に反映させることができる。
　所定の光電荷蓄積時間（露光時間）が経過したならば、蓄積トランジスタ３４をオフした状態でサンプリングトランジスタ２６ａのゲート端子にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、その時点（時刻ｔ４）でフローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４を通して取り込んでキャパシタ２５ａに保持する（図１０（ｅ）参照）。このときにフローティングディフュージョン３３に蓄積されている信号はノイズ信号Ｎ１にオーバーフロー前の電荷に応じた信号Ｓ１が重畳されたものであるから、キャパシタ２５ａに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映しないＳ１＋Ｎ１である。
　その直後にφＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１０（ｆ）参照）。その状態でサンプリングトランジスタ２６ｂのゲート端子にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより（時刻ｔ５）、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号、つまりノイズ信号Ｎ２にオーバーフロー後の電荷に応じた信号Ｓ２が重畳された信号、を画素出力線１４を通して取り込んでキャパシタ２５ｂに保持する。したがって、キャパシタ２５ｂに保持されるのは、蓄積キャパシタ３６に蓄積されている電荷の量を反映したＳ２＋Ｎ２である。
　以上のようにして、４つのキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。上述のようにランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に図示しないアナログ演算回路により減算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。なお、こうしたダイナミックレンジの拡大が可能であることについての詳しい説明は例えば特開２００６－２４５５２２号公報などの文献に記載されているので、ここでは説明を省略する。
〔Ｂ〕露光電荷蓄積時間が相対的に長い場合の動作モード
　次に、光電荷蓄積時間が相対的に長い場合の動作について説明する。図１１は光電荷蓄積時間が相対的に長い場合の駆動タイミング図、図１２はこの動作における画素内の概略ポテンシャル図である。
　光電荷蓄積時間が短い場合と最も大きく異なる点は、光電荷蓄積期間中に転送トランジスタ３２をオフし、フォトダイオード３１で発生した光電荷を空乏層に蓄積することである。また、光電荷蓄積時間が長いため、消費電力を抑えるべくソースフォロアアンプ４３の選択トランジスタ３８、４１を所定時間オフするようにしている。
　光電荷蓄積を行う前にはφＴ、φＣ、φＲをハイレベルとし、転送トランジスタ３２、蓄積トランジスタ３４及びリセットトランジスタ３５を共にオンする（時刻ｔ１０）。これにより、フローティングディフュージョン３３及び蓄積キャパシタ３６はリセット（初期化）される。またこのとき、フォトダイオード３１は完全に空乏化された状態にある。このときのポテンシャルの状態が図１２（ａ）である。
　次にφＲをローレベルにしてリセットトランジスタ３５をオフすると、フローティングディフュージョン３３にはこのフローティングディフュージョン３３と蓄積キャパシタ３６で発生するランダムノイズと、ソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズを等価的に含むノイズ信号Ｎ２が生じ（図１２（ｂ）参照）、このノイズ信号Ｎ２に対応した出力が画素出力線１４に現れる。そこで、このタイミング（時刻ｔ１１）でサンプリングトランジスタ２６ｄのゲート端子にサンプリングパルスφＮ２を与えてサンプリングトランジスタ２６ｄをオンすることにより、画素出力線１４を通してノイズ信号Ｎ２を取り込んでキャパシタ２５ｄに保持する。ここまでの動作は上記の光電荷蓄積時間が短い場合の動作モードと同じである。
　次に、φＣをローレベルにして蓄積トランジスタ３４をオフすると、その時点でフローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷は、フローティングディフュージョン３３と蓄積キャパシタ３６とのそれぞれの容量ＣＦＤ、ＣＣＳの比に応じて配分される。さらにφＴをローレベルにして転送トランジスタ３２をオフし、φＸもローレベルにしてソースフォロアアンプ４３の２個の選択トランジスタ３８、４１もオフにする（時刻ｔ１２）。これにより、フォトダイオード３１とフローティングディフュージョン３３との間にはポテンシャル障壁が形成され、フォトダイオード３１での光電荷の蓄積が可能な状態となる（図１２（ｃ）参照）。
　フォトダイオード３１に入射した光により発生した光電荷はフォトダイオード３１に蓄積されるが、フォトダイオード３１で電荷飽和が生じるとそれ以上の過剰な電荷はオーバーフローし転送トランジスタ３２を介して、上述のように配分されたノイズ信号に重畳してフローティングディフュージョン３３に蓄積される。さらに強い光が入射してフローティングディフュージョン３３で飽和が生じると、オーバーフローした電荷が蓄積トランジスタ３４を介して蓄積キャパシタ３６に蓄積されるようになる（図１２（ｄ）参照）。
　蓄積トランジスタ３４の閾値電圧を転送トランジスタ３２の閾値電圧よりも適宜に低く設定しておくことにより、フローティングディフュージョン３３で飽和した電荷をフォトダイオード３１側に戻すことなく蓄積キャパシタ３６に効率良く転送することができる。これにより、フローティングディフュージョン３３の容量ＣＦＤが小さく、そこに蓄積可能な電荷量が少なくても、オーバーフローした電荷を廃棄することなく有効に利用することができる。このようにして、フローティングディフュージョン３３でのオーバーフロー前及びオーバーフロー後のいずれに発生した電荷も出力に反映させることができる。
　所定の光電荷蓄積時間が経過したならば、φＸをハイレベルにして選択トランジスタ３８、４１をオンした後に、サンプリングトランジスタ２６ｃのゲート端子にサンプリングパルスφＮ１を与えることでサンプリングトランジスタ２６ｃをオンすることにより、その時点（時刻ｔ１３）でフローティングディフュージョン３３に蓄積されている信号電荷に対応したノイズ信号Ｎ１を画素出力線１４を通して取り込んでキャパシタ２５ｃに保持する。このときのノイズ信号Ｎ１にはソースフォロアアンプ４３のトランジスタ３７の閾値電圧のばらつきに起因する固定パターンノイズが含まれる。なお、このときにはノイズのみならず光電変換により生起された光電荷の一部も含まれるが、ここではこれもノイズとみなしている。
　次に、φＴをハイレベルにして転送トランジスタ３２をオンさせ、フォトダイオード３１に蓄積されていた光電荷をフローティングディフュージョン３３に完全に転送する（図１２（ｅ）参照）。その直後に（時刻ｔ１４）、サンプリングトランジスタ２６ａのゲート端子にサンプリングパルスφＳ１を与えることでサンプリングトランジスタ２６ａをオンすることにより、フローティングディフュージョン３３に蓄積されている電荷に応じた信号を画素出力線１４を通して取り込んでキャパシタ２５ａに保持する。このときの信号は先のノイズ信号Ｎ１にフォトダイオード３１に蓄積されていた電荷による信号、つまりオーバーフロー前の信号Ｓ１が重畳したものであるから、Ｓ１＋Ｎ１である。
　続いて、φＣをハイレベルにして蓄積トランジスタ３４をオンすると、その時点でフローティングディフュージョン３３に保持されていた電荷と蓄積キャパシタ３６に保持されていた電荷は混合される（図１２（ｆ）参照）。その状態で（時刻ｔ１５）サンプリングトランジスタ２６ｂのゲート端子にサンプリングパルスφＳ２を与えることでサンプリングトランジスタ２６ｂをオンすることにより、フローティングディフュージョン３３及び蓄積キャパシタ３６に蓄積されていた電荷に応じた信号を画素出力線１４を通して取り込んでキャパシタ２５ｂに保持する。このときの信号はＳ２＋Ｎ２となる。
　以上のようにして、４つのキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄにそれぞれ、信号Ｓ１＋Ｎ１、Ｓ２＋Ｎ２、Ｎ１、Ｎ２を保持し、これを以て１サイクルの画像信号の取り込みを終了する。光電荷蓄積時間が短い場合の動作モードと同様に、ランダムノイズや固定パターンノイズを含むノイズ信号Ｎ１、Ｎ２が、これらノイズ信号を含む信号とは別に求まるから、それぞれの信号をキャパシタ２５ａ、２５ｂ、２５ｃ、２５ｄから読み出した後に減算等のアナログ演算処理することで、ノイズ信号Ｎ１、Ｎ２の影響を除去した高いＳ／Ｎの画像信号を得ることができる。また、フローティングディフュージョン３３からオーバーフローした電荷も廃棄せずに利用することができるので、強い光が入射した際にも飽和が起こりにくく、その光を反映した信号を得ることができ、広いダイナミックレンジを確保することができる。
　上述のように各画素１０に供給される制御信号φＸ、φＴ、φＲ、φＣは全画素共通であるため、全ての画素１０で同時に上記のような光電荷蓄積動作、及び各画素１０から記憶部２００、２１０への信号の転送動作が行われる。つまり、上記１サイクルで１フレーム分の画像信号が、記憶部２００、２１０に保持される。バースト読み出しモードでは、この動作が１０４回繰り返されることで、バースト読み出し用記憶部２００内の全てのキャパシタ２５００１～２５１０４に画素信号が保持される。１０５回目以降は再びバースト読み出し用記憶部２００内１番上のキャパシタ２５００１に信号が書き込まれるというように循環的に保持動作が実行される。例えば、このような動作を外部から撮影停止指示信号が与えられるまで繰り返す。撮影停止指示信号が与えられ撮影が中止されると、その時点で最新の１０４フレーム分の画素信号が記憶領域３ａ、３ｂに保持されていることになるから、これを逐次読み出しすることで１０４フレームの連続した画像信号を得ることができる。
　なお、各記憶部２００、２１０において上述のように既に何らかの信号が保持されているキャパシタに新たな信号を保持する際には、それ以前の信号を廃棄するリセットを実行する必要がある。そのため、図示しないものの、各画素出力線１４にはそれぞれリセット用のトランジスタが接続されており、或る記憶部２００、２１０内のキャパシタをリセットする際にはそのキャパシタに対応したサンプリングトランジスタがオンされるとともに対応する画素出力線に接続されているリセット用トランジスタがオンされ、キャパシタに蓄積されている信号はサンプリングトランジスタ、画素出力線を通してリセットされる。こうしたリセットが実行された後に、新たな信号がキャパシタに保持される。
　なお、上記実施例は本発明に係る固体撮像素子及びその駆動方法の一例であり、本発明の趣旨の範囲で適宜変形や修正、追加を行っても本願特許請求の範囲に包含されることは当然である。
１…半導体基板
１０…画素
１１…光電変換領域
１２…画素回路領域
１３…配線領域
１４…画素出力線
１５…駆動ライン
２、２ａ、２ｂ…画素領域
３ａ、３ｂ…記憶領域
２００…バースト読み出し用記憶部
２０１、２１１…書き込み側トランジスタ
２０２、２１２…読み出し側トランジスタ
２０３…共通信号線
２０４、２１４…バッファ
２１０…連続読み出し用記憶部
２１３、２５００１～２５１０４、２５ａ～２５ｄ…キャパシタ
２６００１～２６１０４、２６ａ～２６ｄ…サンプリングトランジスタ
３１…フォトダイオード
３２…転送トランジスタ
３３…フローティングディフュージョン
３４…蓄積トランジスタ
３５…リセットトランジスタ
３６…蓄積キャパシタ
３７、４０…トランジスタ
３８、４１…選択トランジスタ
３９…電流源
４２…出力
４３…ソースフォロアアンプ
４ａ、４ｂ…垂直走査回路領域
５ａ、５ｂ…第１水平走査回路領域
６ａ、６ｂ…第１電流源領域

Claims (6)

  1. 　a)光を受光して光電荷を生成する光電変換部をそれぞれ含む複数の画素が二次元的に配列された画素領域と、
    　b)前記画素領域とは分離された領域であって、前記画素領域内の各画素から出力された信号を外部に読み出すことなく複数フレーム分保持可能であるように各画素に対しそれぞれ複数の記憶部が設けられたバースト読み出し用記憶部と、該バースト読み出し用記憶部とは別に各画素に対しそれぞれ１つずつ設けられた連続読み出し用記憶部と、が配列された記憶領域と、
    　を有し、前記バースト読み出し用記憶部に保持された信号を外部に読み出すための出力信号線と、前記連続読み出し用記憶部に保持された信号を外部に読み出すための出力信号線とを独立に備えることを特徴とする固体撮像素子。
  2. 　請求項１に記載の固体撮像素子であって、
    　各画素は、前記光電変換部のほか、
    　該光電変換部で生成された光電荷を、電荷信号から電圧信号に変換するための検出ノードへ転送する転送素子と、
    　前記検出ノードから画素出力線に出力信号を送出するバッファ素子と、
    　少なくとも前記光電変換部及び前記検出ノードをリセットするリセット素子と、
    を含むことを特徴とする固体撮像素子。
  3. 　請求項１又は２に記載の固体撮像素子であって、
    　各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、１フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第１の駆動モードと、
    　各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の１つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第２の駆動モードと、
    　を実行する駆動制御手段をさらに備えることを特徴とする固体撮像素子。
  4. 　請求項３に記載の固体撮像素子であって、
    　前記駆動制御手段は、各画素から出力された信号を前記バースト読み出し用記憶部の１つと前記連続読み出し用記憶部とに同時に保持するように、第１の駆動モードと第２の駆動モードとを同時並行的に実行することを特徴とする固体撮像素子。
  5. 　請求項１に記載の固体撮像素子を駆動する駆動方法であって、
    　各画素における光電荷の蓄積動作と各画素から出力された信号を前記連続読み出し用記憶部に保持する保持動作とを全画素で一斉に行い、それに引き続いて、１フレーム分の信号を各画素に対応した連続読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第１の駆動モードと、
    　各画素における光電荷の蓄積動作と各画素から出力された信号を前記複数のバースト読み出し用記憶部の１つに保持する保持動作とを全画素で一斉に、且つ信号を保持させるバースト読み出し用記憶部を順番に変更しながら蓄積動作と保持動作とを繰り返し行い、複数フレーム分の信号がバースト読み出し用記憶部に保持された後にその複数フレーム分の信号を各画素に対応したバースト読み出し用記憶部から逐次読み出して出力するように各画素及び各記憶部を動作させる第２の駆動モードと、を有し、
    　各画素から出力された信号を前記バースト読み出し用記憶部の１つと前記連続読み出し用記憶部とに同時に保持するように、第１の駆動モードと第２の駆動モードとを同時並行的に実行する固体撮像素子の駆動方法。
  6.  　請求項５に記載の固体撮像素子の駆動方法であって、
    　第１の駆動モードにより固体撮像素子を動作させ、これにより該素子から出力される信号に基づいて目的とする現象の生起又は被写体の変化を捉え、これによりトリガ信号を生成して該トリガ信号により第１の駆動モードと第２の駆動モードとを同時並行的に実行するべく駆動モードの切り替えを行うことを特徴とする固体撮像素子の駆動方法。
PCT/JP2009/002605 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法 WO2009150829A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP09762260.9A EP2299696B1 (en) 2008-06-10 2009-06-10 Solid-state image sensor and drive method for the same
JP2010516755A JP4978818B2 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法
US12/996,969 US9420210B2 (en) 2008-06-10 2009-06-10 Solid-state image sensor for capturing high-speed phenomena and drive method for the same
KR1020107029676A KR101152145B1 (ko) 2008-06-10 2009-06-10 고체촬상소자 및 그 구동방법
CN200980121962XA CN102057671B (zh) 2008-06-10 2009-06-10 固体摄像元件及其驱动方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008151162 2008-06-10
JP2008-151162 2008-06-10

Publications (1)

Publication Number Publication Date
WO2009150829A1 true WO2009150829A1 (ja) 2009-12-17

Family

ID=41416542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/002605 WO2009150829A1 (ja) 2008-06-10 2009-06-10 固体撮像素子及びその駆動方法

Country Status (7)

Country Link
US (1) US9420210B2 (ja)
EP (1) EP2299696B1 (ja)
JP (1) JP4978818B2 (ja)
KR (1) KR101152145B1 (ja)
CN (1) CN102057671B (ja)
TW (1) TWI458346B (ja)
WO (1) WO2009150829A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013167582A (ja) * 2012-02-16 2013-08-29 Shimadzu Corp フローサイトメータ

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5176215B2 (ja) * 2008-06-10 2013-04-03 国立大学法人東北大学 固体撮像素子
JP2011204878A (ja) 2010-03-25 2011-10-13 Sony Corp 固体撮像デバイスおよび電子機器
KR101251744B1 (ko) 2011-04-13 2013-04-05 엘지이노텍 주식회사 Ｗｄｒ 픽셀 어레이, 이를 포함하는 ｗｄｒ 이미징 장치 및 그 구동방법
FR2976121A1 (fr) 2011-05-31 2012-12-07 St Microelectronics Sa Dispositif d'imagerie matriciel comprenant au moins un ensemble de photosites a multiples temps d'integration.
WO2013005389A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9001107B2 (en) * 2011-07-14 2015-04-07 SK Hynix Inc. Image pixel and image pixel control method
JP5959187B2 (ja) * 2011-12-02 2016-08-02 オリンパス株式会社 固体撮像装置、撮像装置、および信号読み出し方法
JP5448208B2 (ja) * 2011-12-13 2014-03-19 国立大学法人東北大学 固体撮像装置
JP6218434B2 (ja) * 2013-05-24 2017-10-25 キヤノン株式会社 焦点検出センサ
GB2520722A (en) * 2013-11-29 2015-06-03 Stfc Science & Technology Hybrid pixel sensor array
US9386220B2 (en) * 2013-12-06 2016-07-05 Raytheon Company Electro-optical (EO)/infrared (IR) staring focal planes with high rate region of interest processing and event driven forensic look-back capability
EP2890117B1 (en) * 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
FR3027479B1 (fr) * 2014-10-21 2017-12-29 Commissariat Energie Atomique Pixel de capteur d'image ayant de multiples gains de noeud de detection
JP5897752B1 (ja) * 2015-05-14 2016-03-30 ブリルニクスジャパン株式会社 固体撮像装置およびその駆動方法、電子機器
US9762812B2 (en) * 2015-10-30 2017-09-12 Raytheon Company Dual-field-of-view optical system
WO2017101864A1 (zh) * 2015-12-18 2017-06-22 广东欧珀移动通信有限公司 图像传感器、控制方法和电子装置
JP7200930B2 (ja) * 2017-03-30 2023-01-10 株式会社ニコン 撮像素子、焦点調節装置、および撮像装置
US11523082B2 (en) * 2017-09-29 2022-12-06 Nikon Corporation Image sensor with pixels having multiple paths for transferring charge
JP6398021B1 (ja) * 2018-01-09 2018-09-26 株式会社フローディア 固体撮像装置及びカメラシステム
JP7472902B2 (ja) * 2019-03-29 2024-04-23 Ｔｏｐｐａｎホールディングス株式会社 固体撮像装置、撮像システム及び撮像方法
JP7120180B2 (ja) * 2019-08-07 2022-08-17 トヨタ自動車株式会社 イメージセンサ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336420A (ja) 1992-06-04 1993-12-17 Kinki Univ 撮影装置
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2001345441A (ja) 2000-03-28 2001-12-14 Hideki Muto 高速撮像素子及び高速撮影装置
JP2004336108A (ja) * 2003-04-30 2004-11-25 Shimadzu Corp 撮像装置
JP2006245522A (ja) 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557734A (en) * 1994-06-17 1996-09-17 Applied Intelligent Systems, Inc. Cache burst architecture for parallel processing, such as for image processing
JP2000316121A (ja) * 1999-03-26 2000-11-14 Texas Instr Inc <Ti> 多重アクセスモード画像バッファ
US6922210B2 (en) * 1999-07-30 2005-07-26 Pixim, Inc. Memory updating for digital pixel sensors
GB0027931D0 (en) * 2000-11-16 2001-01-03 Sgs Thomson Microelectronics Solid state imaging device
KR100374647B1 (ko) * 2001-03-26 2003-03-03 삼성전자주식회사 촬상 소자의 고속 촬상 방법 및 고속 촬상 제어 장치
US7002629B2 (en) * 2001-08-23 2006-02-21 Goodrich Corporation CCD image detector and method of operating a CCD as an image detector
KR100437467B1 (ko) * 2002-07-03 2004-06-23 삼성전자주식회사 연속 버스트 읽기 동작 모드를 갖는 멀티 칩 시스템
JP4601897B2 (ja) * 2002-11-13 2010-12-22 ソニー株式会社 固体撮像装置及びその駆動方法
WO2004068852A1 (ja) * 2003-01-29 2004-08-12 Olympus Corporation 撮像装置
JP4434797B2 (ja) * 2004-03-19 2010-03-17 オリンパス株式会社 撮像素子および撮像装置
CN100505278C (zh) * 2004-10-07 2009-06-24 株式会社岛津制作所 摄像元件及使用它的摄像装置、及制造摄像元件的制造方法
JP4984915B2 (ja) * 2006-03-27 2012-07-25 セイコーエプソン株式会社 撮像装置、撮像システム及び撮像方法
JP2008042828A (ja) * 2006-08-10 2008-02-21 Matsushita Electric Ind Co Ltd 固体撮像素子及びその駆動方法。
JP2009027528A (ja) * 2007-07-20 2009-02-05 Fujifilm Corp 固体撮像素子及びその駆動方法
WO2009031302A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその駆動方法
US8009216B2 (en) * 2008-07-16 2011-08-30 International Business Machines Corporation Pixel sensor cell with frame storage capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05336420A (ja) 1992-06-04 1993-12-17 Kinki Univ 撮影装置
JP2000165750A (ja) * 1998-09-22 2000-06-16 Koji Eto 高速撮像素子
JP2001345441A (ja) 2000-03-28 2001-12-14 Hideki Muto 高速撮像素子及び高速撮影装置
JP2004336108A (ja) * 2003-04-30 2004-11-25 Shimadzu Corp 撮像装置
JP2006245522A (ja) 2005-02-04 2006-09-14 Tohoku Univ 光センサ、固体撮像装置、および固体撮像装置の動作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KONDO; SHIMADZU HYOURON; SHIMADZU HYOURON HENSHUU-BU ET AL.: "Kousokudo Bideo Kamera HyperVision HPV-1 no Kaihatsu (Development of "HyperVision HPV-1" High-Speed Video Camera)", SHIMADZU REVIEW, vol. 62, no. 1/2, 30 September 2005 (2005-09-30), pages 79 - 86
See also references of EP2299696A4

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013167582A (ja) * 2012-02-16 2013-08-29 Shimadzu Corp フローサイトメータ

Also Published As

Publication number Publication date
TWI458346B (zh) 2014-10-21
EP2299696A1 (en) 2011-03-23
JPWO2009150829A1 (ja) 2011-11-10
EP2299696A4 (en) 2012-12-19
EP2299696B1 (en) 2013-11-27
KR20110014689A (ko) 2011-02-11
US20110085066A1 (en) 2011-04-14
CN102057671B (zh) 2013-03-13
KR101152145B1 (ko) 2012-06-15
CN102057671A (zh) 2011-05-11
JP4978818B2 (ja) 2012-07-18
TW201004334A (en) 2010-01-16
US9420210B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
JP4978818B2 (ja) 固体撮像素子及びその駆動方法
JP4844853B2 (ja) 固体撮像素子及びその駆動方法
JP4844854B2 (ja) 固体撮像素子及び撮影装置
JP5176215B2 (ja) 固体撮像素子
JP4931160B2 (ja) 固体撮像素子
JP4110193B1 (ja) 固体撮像装置および撮像システム
TWI422221B (zh) 固體攝像裝置、固體攝像裝置之驅動方法及攝像裝置
JP5400428B2 (ja) 撮像装置、撮像素子およびその駆動方法
JP6574653B2 (ja) 撮像装置及び撮像システム
JPH11261899A (ja) 固体撮像装置
JP2008042347A (ja) 撮像素子及びその制御方法、及び撮像装置
JP6412347B2 (ja) 画素回路およびこれを搭載した撮像装置
WO2023002643A1 (ja) 撮像素子及び撮像装置
JP4551935B2 (ja) 固体撮像装置および撮像システム
JP4551936B2 (ja) 固体撮像装置および撮像システム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980121962.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09762260

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010516755

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12996969

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009762260

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20107029676

Country of ref document: KR

Kind code of ref document: A