JP7472902B2 - 固体撮像装置、撮像システム及び撮像方法 - Google Patents

固体撮像装置、撮像システム及び撮像方法 Download PDF

Info

Publication number
JP7472902B2
JP7472902B2 JP2021511167A JP2021511167A JP7472902B2 JP 7472902 B2 JP7472902 B2 JP 7472902B2 JP 2021511167 A JP2021511167 A JP 2021511167A JP 2021511167 A JP2021511167 A JP 2021511167A JP 7472902 B2 JP7472902 B2 JP 7472902B2
Authority
JP
Japan
Prior art keywords
intersection
sharing
region
virtual pixel
transfer control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021511167A
Other languages
English (en)
Other versions
JPWO2020202779A1 (ja
Inventor
恭志 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPWO2020202779A1 publication Critical patent/JPWO2020202779A1/ja
Application granted granted Critical
Publication of JP7472902B2 publication Critical patent/JP7472902B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/481—Constructional features, e.g. arrangements of optical elements
    • G01S7/4816—Constructional features, e.g. arrangements of optical elements of receivers alone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/705—Pixels for depth measurement, e.g. RGBZ
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、距離撮像に用いられる固体撮像装置、この固体撮像装置を用いた撮像システム及び撮像方法に関する。
物体の奥行情報を得る方式の中で、測定対象物まで光が往復する飛行時間を利用して測距を行う光飛行時間（ＴＯＦ）方式が知られている。即ち、照射光が対象物で反射し、反射光の照射光に対する遅れから対象物までの距離を求める方法である。
この場合、反射光の遅れ時間を直接測る直接型と、反射光の位相遅れを測定する間接型とが知られている。間接型においても、パルス発光した照射光の位相遅れから対象物までの距離を求めるパルス変調（ＰＭ）型と、正弦波発光した照射光の位相遅れから対象物までの距離を求める連続波変調（ＣＷ）型とがある。以下ではＰＭ法にて説明するが、本発明はＰＭ法、ＣＷ法どちらにも適用が可能である。また、ＴＯＦ型画素をＣＭＯＳプロセスで形成可能にしたＣＭＯＳイメージセンサとすることが低消費電力やシステム一体化に有利であり、以下ではＣＭＯＳ構成によるＴＯＦについて議論する。
反射光の位相遅れを検出する画素の構成方法も種々提案されており、共通の光検出部から複数の読出し部へ位相をずらして読み出す方法が一般的である。本明細書では、以下において、光検出部から信号を読み出す読出し部を「タップ（tap）」と称する。タップの数は最小２あれば良いが、特許文献１に示すように、「排出部」を設けて背景光の除去ができる３以上が望ましく、４であれば非特許文献１に示すように三タップ・一排出部型や、非特許文献２に示すように、四タップ動作が可能になる。
ＣＭＯＳ型ＴＯＦ画素を多数配列し測距撮像を行う距離撮像システムにおいて、多画素化し高解像度化する場合、画素サイズの縮小が必要となり、感度や飽和電子数の低下に伴う距離精度の低下が避けられない。その対策の一つとして、隣接画素間で加算する手法が知られている。本明細書では、以下において、このような隣接画素間で加算する手法を「ビニング（binning）」と称する。しかしながら、四タップ型でビニングすることは構成が非常に複雑となり、実現は容易ではない。
特許第４２３５７２９号公報
安富啓太他5名、『三タップ横方向電界電荷変調器を備えた高分解能光飛行時間型距離イメージセンサ(A high-resolution time-of-flight range image sensor with a 3 tap lateral electric field charge modulator)』、２０１７国際イメージセンサ・ワークショップ（ＩＩＳＷ）、Ｒ２４、ｐ２５４－２５７、広島市，２０１７年５月３１日 S．リー（Lee）他4名、『ライダー(LiDAR)応用のためのＳＯＩ基板による完全空乏化検出器の技術を用いた裏面照射型光飛行時間型距離イメージセンサ（A Back-Illuminated Time-of-Flight Image Sensor with SOI-Based Fully Depleted Detector technology for LiDAR Application）』、 学際的デジタル出版協会（MDPI）議事録（Proceedings）、２０１８年、第２巻、第１３号、項目番号７９８
上記問題点を鑑み、本発明は、画素アレイ部に配置された複数の画素の信号の加算読み出しモード及び各画素からの単独信号の巡回読出しモードの両方ができる固体撮像装置、この固体撮像装置を用いた撮像システム及び撮像方法を提供することを目的とする。
本発明の第１の態様は、同一形状の複数の多角形をそれぞれ仮想画素区画として定義して、この仮想画素区画を画素アレイ部にタイル貼り充填した固体撮像装置に関する。第１の態様に係る固体撮像装置の仮想画素区画は、光電変換領域と、光電変換領域の周辺に配置され光電変換領域から転送された信号電荷をそれぞれ蓄積する複数個の電荷検出部をそれぞれ有する転送経路制御型の画素を含んでいる。この転送経路制御型の画素のそれぞれにおいて、複数個の電荷検出部には、互いに分別する序数が付されている。第１の態様に係る固体撮像装置の画素アレイ部は、（a）同一序数を有する電荷検出部が位置する多角形のそれぞれの頂角が接するように、仮想画素区画の外形が構成する網目の交点を中心として、多角形の頂角をそれぞれ切り取った領域として定義され、それぞれ周期的に配置された複数の交点共有領域と、（b）交点共有領域によって切り取られた仮想画素区画内の残余の領域であって、光電変換領域をそれぞれ含む複数のフォトダイオード部とに、タイル貼りのトポロジが再区分けされている。第１の態様に係る固体撮像装置においては、Ｎを３以上の正の整数として、フォトダイオード部と交点共有領域のそれぞれの境界部に、同一序数の電荷検出部が、Ｎ個配置されている。そして、交点共有領域のそれぞれが、電荷検出部のそれぞれに、第１主電極端子を順に接続されたＮ個の切替素子と、切替素子のそれぞれの第２主電極端子に入力端子を接続した共通の信号読出回路を備える。
本発明の第２の態様は、(a)照射光を被写体に対して投影する光源と、(b)光電変換領域と光電変換領域の周辺に配置され、光電変換領域から転送された信号電荷をそれぞれ蓄積する複数個の電荷検出部を、複数個の電荷検出部を互いに分別する序数を付し、照射光が被写体により反射した反射光が入射する転送経路制御型の画素をそれぞれ有する同一形状の複数の多角形を、それぞれ仮想画素区画として定義し、この仮想画素区画を画素アレイ部にタイル貼り充填し、同一序数を有する電荷検出部が位置する多角形のそれぞれの頂角が接するように、前記仮想画素区画の外形が構成する網目の交点を中心として、頂角をそれぞれ切り取った領域として定義され、それぞれ周期的に配置された複数の交点共有領域と、交点共有領域によって切り取られた仮想画素区画内の残余の領域であって、光電変換領域をそれぞれ含む複数のフォトダイオード部とに、タイル貼りのトポロジを再区分けした固体撮像装置を有する撮像システムであることを要旨とする。第２の態様に係る撮像システムにおいて、Ｎを３以上の正の整数として、フォトダイオード部と交点共有領域のそれぞれの境界部に、同一序数の電荷検出部が、Ｎ個配置されている。そして、交点共有領域のそれぞれが、電荷検出部のそれぞれに、第１主電極端子を順に接続されたＮ個の切替素子と、切替素子のそれぞれの第２主電極端子に入力端子を接続した共通の信号読出回路を備える。
本発明の第３の態様は、序数を付して互いに分別される複数の電荷検出部が配列された転送経路制御型の画素を有する多角形を仮想画素区画として定義し、複数の多角形のそれぞれの頂角が接する交点を中心として、頂角をそれぞれ切り取った領域として定義された複数の交点共有領域と、交点共有領域によって切り取られた残余の領域である複数のフォトダイオード部とに再区分けした固体撮像装置を用いた撮像方法に関する。第３の態様に係る撮像方法においては、Ｎを３以上の正の整数として、交点共有領域のそれぞれにおいて、フォトダイオード部と交点共有領域のそれぞれの境界部にＮ個配置された同一序数の電荷検出部から、(a) Ｎ個の個別の信号を順に読み出すモードと、(b) Ｎ個すべての信号を同時に読み出すモードを、切り替えて動作させることを要旨とする。
本発明によれば、画素アレイ部の複数の画素の信号の加算読み出しモード及び各画素からの単独信号の巡回読出しモードの両方ができる固体撮像装置、この固体撮像装置を用いた撮像システム及び撮像方法を提供できる。
本発明の第１の実施形態に係る撮像システムの例の一部を示すブロック図である。 第１の実施形態に係る固体撮像装置の構成の例を示すブロック図である。 第１の実施形態に係る固体撮像装置の信号読み出し回路を含めた画素の等価回路の例を示す回路図である。 第１の実施形態に係る固体撮像装置のフォトダイオード部及び転送制御機構部の配置と交点共有領域の関係を説明する概略図である。 第１の実施形態に係る固体撮像装置の第１交点共有領域の構成を示す概略図である。 第１の実施形態に係る固体撮像装置の第４交点共有領域を中心として、他の交点共有領域まで拡大しての回路構成を示す回路図である。 第１の実施形態に係る固体撮像装置の駆動及び読出しの方法を説明するタイミング図である。 第１の実施形態に係る固体撮像装置の信号線の配置例を示す概略図である。 第１の実施形態に係る固体撮像装置の単独画素からの信号の巡回読出しモードを説明するタイミング図である。 第１の実施形態に係る固体撮像装置の画素からの信号の加算読出しモードを説明するタイミング図である。 第２の実施形態に係る固体撮像装置の画素の例を示す回路図である。 第２の実施形態に係る固体撮像装置のフォトダイオード部及び転送制御機構部の配置構成を示す概略図である。 第２の実施形態に係る固体撮像装置の交点共有領域の構成を示す概略図である。 第２の実施形態に係る固体撮像装置の駆動及び読出しの方法を説明するタイミング図である。 第２の実施形態に係る固体撮像装置の単独画素からの信号の巡回読出しモードを説明するタイミング図である。 第２の実施形態に係る固体撮像装置の画素からの信号の加算読出しモードを説明するタイミング図である。 第３の実施形態に係る固体撮像装置のフォトダイオード部及び転送制御機構部の配置構成を示す概略図である。 第３の実施形態に係る固体撮像装置の信号線の配置例を示す概略図である。 第３の実施形態に係る固体撮像装置の単独画素からの信号の巡回読出しモードを説明するタイミング図である。 第３の実施形態に係る固体撮像装置の画素からの信号の加算読出しモードを説明するタイミング図である。 第４の実施形態に係る固体撮像装置のフォトダイオード部及び転送制御機構部の配置構成を示す概略図である。 図２２（ａ）は、第１の実施形態に係る固体撮像装置の画素アレイ部を構成する画素区画を１枚の正方形のタイルとみなして、タイルを隙間が出来ないように敷き詰める技術的思想を説明する図で、図２２（ｂ）は、フォトダイオード部のパターンに対応する八角形の第１タイルと、交点共有領域のパターンに対応する四角形の第２タイルの二種類のタイルで、第１の実施形態に係る固体撮像装置の画素アレイ部がタイル貼りされる技術的思想を説明する図である。 図２２（ｂ）に示した八角形のタイルとして示されるフォトダイオード部の詳細な平面構造を説明する模式図である。 図２３のXXIV―XXIV方向から見た、第１の実施形態に係る固体撮像装置の画素アレイ部の一部に対応する断面の概略を説明する模式図である。 図２２（ｂ）に示した二種類のタイル貼りの、他のトポロジを説明する図である。 その他の実施形態に係る固体撮像装置の例として、八タップ型の画素からなる画素アレイ部を構成する交点共有領域の一つに着目し、交点共有領域の構造の概略を説明する模式的な平面図である。 その他の実施形態に係る固体撮像装置の他の例として、三角形の仮想画素区画をタイル貼りしたトポロジにおける画素アレイ部の一部の概略を説明する模式的な平面図である。 その他の実施形態に係る固体撮像装置の更に他の例として、六角形の仮想画素区画をタイル貼りしたトポロジにおける画素アレイ部の一部の概略を説明する模式的な平面図で、単位胞の周期的配列を示す。 図２８の一部を拡大して示す模式的な平面図である。 その他の実施形態に係る固体撮像装置の更に他の例として、五角形の仮想画素区画をタイル貼りしたトポロジにおける画素アレイ部の一部の概略を説明する模式的な平面図である。 図３０の一部を拡大して示す模式的な平面図である。
次に、図面を参照して、本発明の第１～第４の実施の形態を説明する。第１～第４の実施形態に係る固体撮像装置に係る図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
又、第１～第４の実施形態に係る固体撮像装置は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、回路素子や回路ブロックの構成や配置、或いは半導体チップ上でのレイアウト等を下記のものに特定するものでない。本発明の技術的思想は、請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
尚、以下の第１～第４の実施形態の説明では、第１伝導型をｐ型、第２伝導型をｎ型として説明するが、第１伝導型をｎ型、第２伝導型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。この場合、パルス波形のハイレベルとローレベルも、当業者の技術常識に応じて、適宜反転する必要が発生する場合もあることは勿論である。
例えば、以下の図２、図４等では、説明の便宜上、複数の画素区画が画素アレイ部に二次元マトリクス状に配置されたトポロジを示すが、単なる例示に過ぎない。画素アレイ部に１次元的に画素区画が配列されたラインセンサのレイアウトでも構わない。
（第１の実施形態）
本発明の第１の実施形態に係る撮像システム１１のシステムのＴＯＦ型の距離撮像が可能な構成の一部を図１に示す。ここで図１に示す撮像システム１１の一部は、照射光１７を被写体１６に対して投影する光源１２、照射光１７が被写体１６により反射し、反射光１８が入射する結像光学系１３、ＴＯＦ型の固体撮像装置１４、画像処理回路１５とから構成される。
図１に示した固体撮像装置１４の構成の一部を図２に示す。図２に示すように、第１の実施形態に係る固体撮像装置１４は、複数の転送経路制御型の画素をそれぞれ含む仮想画素区画Ｘij（ｉ＝１～ｍ1、ｊ＝１～ｎ1：ｍ1，ｎ1はそれぞれ２以上の正の整数。）を網目状に配列し、画素アレイ部１を平面充填（タイル貼り）して、四タップ型距離撮像を可能にしている。「転送経路制御型の画素」とは、従来ＴＯＦ型として知られているような信号電荷の転送経路、及び転送方向が、それぞれ独立して振り分け可能な画素を意味する。
ピタゴラスが証明したとおり、一種類で平面を平行移動と反転だけで隙間が出来ないように敷き詰めることができる正多角形の形状は，正三角形、正方形、正六角形の三種類のみである。しかし、正多角形という条件を外し，また回転も許すことにすると非凸図形も含め，どのような三角形・四角形でも隙間が出来ないようにタイル貼り可能である。図２に示す第１の実施形態に係る固体撮像装置１４は、例として四角形の仮想画素区画Ｘijを網目状に配列して画素アレイ部１を隙間が出来ないようにタイル貼りして充填している。
更に、第１の実施形態に係る固体撮像装置は、各画素を駆動する垂直走査回路２２及び水平走査回路２３、画素からの信号を処理する信号処理回路２４、これら全体を制御する制御回路２５を画素アレイ部１の周辺に配置している。
本発明の第１の実施形態に係る固体撮像装置を用いてＴＯＦ距離撮像をするための回路構成を図３に示す。幾何数学における「平面充填形」の一種である四角形をなす仮想画素区画Ｘijは、転送経路制御型の画素の一部を構成する一つのフォトダイオード部ＰＤと、フォトダイオード部ＰＤに接続された四つの転送制御機構を備える。
なお、本明細書で用いる「平面充填形」とは、小さな三角形等の隙間が発生しないように、平行移動と反転だけで、一種類のパターンで平面を完全に敷き詰めることができる形状を意味する。ピタゴラスが証明した正三角形、正方形、正六角形の三つの正多角形は「正平面充填形」と呼ばれる。同様に、本明細書で用いる「タイル貼り充填」や「平面敷き詰め」の用語は、小さな三角形等他の形状の隙間が出来ないように、平面を完全に敷き詰めることを意味し、この場合は、本明細書の後段の「その他の実施形態」等で説明するとおり、正多角形による敷き詰めに限定されず、回転も許容される。
四つの転送制御機構は、それぞれ、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４と、第１～第４の序数（順序数詞）を付して分別されて、四タップ型の画素を構成している。第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４は、四タップに対応する信号電荷の転送経路、及び転送方向をそれぞれ独立して制御する。
第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４のそれぞれは、図２４に示すようなＭＯＳトランジスタに類似な絶縁ゲート型の転送制御機構であっても、横方向電界制御型の転送制御機構であっても構わない。図２４においては、ゲート絶縁膜３５の上に設けられたゲート電極３６ａ，３６ｂ，３６ｃによって、第１導電型（ｐ型）の半導体基板３１の表面ポテンシャルを制御する絶縁ゲート型の転送制御機構を例示的に説明している。
四つの転送制御機構Ｇ１～Ｇ４のそれぞれには第１電荷検出部ＦＤ１、第２電荷検出部ＦＤ２、第３電荷検出部ＦＤ３及び第４電荷検出部ＦＤ４が、それぞれ序数で分別されて接続されている。図３では、第１電荷検出部ＦＤ１に一方の端子を接地した第１検出部容量Ｃ１の他方の端子が接続され、第１電荷検出部ＦＤ１の蓄積容量を増大可能にしている。同様に、第２電荷検出部ＦＤ２に一方の端子を接地した第２検出部容量Ｃ２の他方の端子が接続され、第２電荷検出部ＦＤ２の蓄積容量を増大可能にしている。
図２４には、仮想画素区画Ｘi,(j+1)の画素の光電変換領域が、ｐ型の半導体基板３１と、半導体基板３１の上部に選択的に埋めこまれた第２導電型（ｎ型）の表面埋込領域３２ａとのｐ－ｎ接合で構成されることを例示的に説明している。表面埋込領域３２ａの上にはｐ+型のピニング層３３ａが配置されている。図２４に示すように、半導体基板３１の上部には、ｎ型の不純物を高濃度に添加した領域（ｎ+領域）３４ａ，３４ｂ，３４ｃがそれぞれ離間して埋めこまれている。
図２４に示すように、半導体基板３１の上面にはゲート絶縁膜３５が設けられている。ゲート絶縁膜３５の上に設けられたゲート電極３６ｂによって、絶縁ゲート型の第１転送制御機構Ｇ１が構成され、フォトダイオード部ＰＤ(i, j+1)の信号電荷が、ｎ+領域３４ｂが構成する第１電荷検出部ＦＤ１に転送される。又、ゲート絶縁膜３５の上に設けられたゲート電極３６ａによって、絶縁ゲート型の第４転送制御機構Ｇ４が構成され、フォトダイオード部ＰＤ(i, j+1)の信号電荷が、ｎ+領域３４ａが構成する第４電荷検出部ＦＤ４に転送される。更に、図２４のゲート絶縁膜３５の上に設けられたゲート電極３６ｃによって、絶縁ゲート型の第１転送制御機構Ｇ１が構成され、フォトダイオード部ＰＤ(i+1, j)の信号電荷が、ｎ+領域３４ｃが構成するフォトダイオード部ＰＤ(i+1, j)の第１電荷検出部ＦＤ１に転送されることを例示的に説明している。
更に、図３に示すように第３電荷検出部ＦＤ３に一方の端子を接地した第３検出部容量Ｃ３の他方の端子が接続され、第４電荷検出部ＦＤ４に一方の端子を接地した第４検出部容量Ｃ４の他方の端子が接続され、それぞれ第３検出部容量Ｃ３及び第４検出部容量Ｃ４の蓄積容量を増大可能にしている。ただし、図３でそれぞれの電荷検出部ＦＤ１～ＦＤ４に付加される第１検出部容量Ｃ１、第２検出部容量Ｃ２、第３検出部容量Ｃ３及び第４検出部容量Ｃ４は、意図的に設計された個別の容量素子であっても、寄生的な浮遊容量であってもかまわない。例えば、四つの検出部容量Ｃ１～Ｃ４のそれぞれは、電荷検出部ＦＤ１～ＦＤ４の接合容量であっても良い。
図３の第１電荷検出部ＦＤ１には、ドレイン端子を電源線ＶＲＤに接続した第１リセット・トランジスタＲＴ１のソース端子が接続されている。同様に、第２電荷検出部ＦＤ２には、ドレイン端子を電源線ＶＲＤに接続した第２リセット・トランジスタＲＴ２のソース端子が接続されている。更に、第３電荷検出部ＦＤ３には、ドレイン端子を電源線ＶＲＤに接続した第３リセット・トランジスタＲＴ３のソース端子が接続され、第４電荷検出部ＦＤ４には、ドレイン端子を電源線ＶＲＤに接続した第４リセット・トランジスタＲＴ４のソース端子が接続されている。各電荷検出部ＦＤ１～ＦＤ４に信号電荷が蓄積されたことによる、各電荷検出部ＦＤ１～ＦＤ４のそれぞれの電位は第１リセット・トランジスタＲＴ１、第２リセット・トランジスタＲＴ２、第３リセット・トランジスタＲＴ３及び第４リセット・トランジスタＲＴ４のそれぞれによりリセット（初期化）される。
図３の第１電荷検出部ＦＤ１には第１ソースフォロワ・トランジスタＳＦ１のゲート端子が接続されている。同様に、第２電荷検出部ＦＤ２には第２ソースフォロワ・トランジスタＳＦ２のゲート端子が接続されている。更に、第３電荷検出部ＦＤ３には第３ソースフォロワ・トランジスタＳＦ３のゲート端子が接続され、第４電荷検出部ＦＤ４には第４ソースフォロワ・トランジスタＳＦ４のゲート端子が接続されている。第１ソースフォロワ・トランジスタＳＦ１のドレイン端子は電源線ＶＤＤに接続され、ソース端子は第１選択トランジスタＳＬ１のソース端子に接続されている。同様に、第２ソースフォロワ・トランジスタＳＦ２のドレイン端子は電源線ＶＤＤに接続され、ソース端子は第２選択トランジスタＳＬ２のソース端子に接続されている。
更に、第３ソースフォロワ・トランジスタＳＦ３のドレイン端子は電源線ＶＤＤに接続され、ソース端子は第３選択トランジスタＳＬ３のソース端子に接続され、第４ソースフォロワ・トランジスタＳＦ４のドレイン端子は電源線ＶＤＤに接続され、ソース端子は第４選択トランジスタＳＬ４のソース端子に接続されている。
各電荷検出部ＦＤ１～ＦＤ４のリセット電位及び信号転送後の信号電位は、第１ソースフォロワ・トランジスタＳＦ１、第２ソースフォロワ・トランジスタＳＦ２、第３ソースフォロワ・トランジスタＳＦ３及び第４ソースフォロワ・トランジスタＳＦ４のそれぞれで増幅後、第１選択トランジスタＳＬ１、第２選択トランジスタＳＬ２、第３選択トランジスタＳＬ３及び第４選択トランジスタＳＬ４のそれぞれのドレイン端子から、第１出力信号Ｏ１、第２出力信号Ｏ２、第３出力信号Ｏ３及び第４出力信号Ｏ４として出力される。各出力信号Ｏ１～Ｏ４として、それぞれ読み出されたリセット電位及び信号電位は、図２に示した信号処理回路２４で両者の差分を取る相関二重サンプリング（ＣＤＳ）処理が行われ、正味の信号が得られる。
図３に示した仮想画素区画Ｘijを、図２に示すように画素アレイ部１に二次元マトリクス（網目）状に配列することで、第１の実施形態に係る四タップ型の固体撮像装置１４が構成される。第１の実施形態に係る固体撮像装置における単独画素からの信号の巡回読出しのモードと２×２交点共有領域の画素からの信号の加算読出しのモードを共に可能にする手法を、図４を参照して説明する。図４に、四タップ型ＴＯＦ動作を実施する固体撮像装置１４の画素アレイ部１の一部に含まれる仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)について、それぞれのフォトダイオード部ＰＤ、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４を示す。図４の中央部に、仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれのフォトダイオード部ＰＤ(i, j)、フォトダイオード部ＰＤ（i+1，j）、フォトダイオード部ＰＤ（i，j+1）及びフォトダイオード部ＰＤ（i+1，j+1）を示す。
仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)は二次元マトリクス（網目）状に配置され、隙間が出来ないようにタイル貼りされている。隣接する四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれの四つの転送制御機構のうちで、同一の序数で分別、分類される同種の転送制御機構が互いに近接するように仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれの位置を設定する。この配置設定によって、同一の序数を有する同種の転送制御機構によって仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)に対するモード切替回路が囲まれた同一序数包囲領域が形成される。
四つの隣接する第１転送制御機構Ｇ１のそれぞれによって囲まれた四角形の同一序数包囲領域を「第１交点共有領域４１」と定義する。第１交点共有領域４１は、図２２（ａ）に示した四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の外周が定義する網目の交点P1を中心とし、交点P1を共有する敷地である。第１交点共有領域４１は、図２２（ｂ）に示すように四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれの第１転送制御機構Ｇ１が位置する頂角を面取りして形成される四角形の領域である。
同様に、四つの隣接する第２転送制御機構Ｇ２によって囲まれた四角形の同一序数包囲領域を「第２交点共有領域４２」と定義する。第２交点共有領域４２は、図２２（ａ）に示した四つの仮想画素区画Ｘ（i-1),j，Ｘ（i-1),(j+1)，Ｘi,j，Ｘi,(j+1)の外周が定義する網目の交点P2を中心とし、交点P2を共有する敷地である。第２交点共有領域４２は、図２２（ｂ）に示すように交点P2において、四つの仮想画素区画Ｘ（i-1),j，Ｘ（i-1),(j+1)，Ｘi,j，Ｘi,(j+1)のそれぞれの第２転送制御機構Ｇ２が位置する頂角を面取りして形成される四角形の領域である。
更に、四つの隣接する第３転送制御機構Ｇ３及び四つの隣接する第４転送制御機構Ｇ４のそれぞれによって囲まれた四角形の同一序数包囲領域をそれぞれ、「第３交点共有領域４３」及び「第４交点共有領域４４」とする。第３交点共有領域４３は、図２２（ａ）に示した四つの仮想画素区画Ｘi,(j+1)，Ｘi,(j+2)，Ｘ(i+1),(j+1)，Ｘ(i+1),(j+2)の外周が定義する網目の交点P3を中心とし、交点P3を共有する敷地である。第３交点共有領域４３は、図２２（ｂ）に示すように交点P3において、四つの仮想画素区画Ｘi,(j+1)，Ｘi,(j+2)，Ｘ(i+1),(j+1)，Ｘ(i+1),(j+2)のそれぞれの第３転送制御機構Ｇ３が位置する頂角を面取りして形成される四角形の領域である。
第４交点共有領域４４は、図２２（ａ）に示した四つの仮想画素区画Ｘ(i-1),(j+1)，Ｘ(i-1),(j+2)，Ｘi,(j+1)，Ｘi,(j+2)の外周が定義する網目の交点P4を中心とし、交点P4を共有する敷地である。第４交点共有領域４３は、図２２（ｂ）に示すように交点P4において、四つの仮想画素区画Ｘ(i-1),(j+1)，Ｘ(i-1),(j+2)，Ｘi,(j+1)，Ｘi,(j+2)のそれぞれの第４転送制御機構Ｇ４が位置する頂角を面取りして形成される四角形の領域である。例えば、仮想画素区画Ｘi,(j+1)に着目すると、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４が位置する四つの頂角がそれぞれ面取りされて切り取られるので、四角形の仮想画素区画Ｘi,(j+1)は、図２２（ｂ）に示すように不等辺八角形のフォトダイオード部ＰＤ(i, j+1)の外形が定義される。
他の仮想画素区画Ｘij，Ｘ(i+1),j，Ｘ(i+1),(j+1)等も同様に、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４が位置する四つの頂角がそれぞれ面取りされて切り取られるので、不等辺八角形のフォトダイオード部ＰＤ(i, j)，ＰＤ(i+1, j)，ＰＤ(i+1, j+1)等の外形が定義される。よって、図２では、四角形の仮想画素区画Ｘijを画素アレイ部１に隙間が出来ないようにタイル貼りして充填していると説明したが、実際には、図２２から分かるように、フォトダイオード部ＰＤ(i, j)が占有する不等辺八角形の第１タイルと、第１交点共有領域４１、第２交点共有領域４２、第３交点共有領域４３及び第４交点共有領域４４が占有する四角形の第２タイルの二種類のタイル貼り充填になる。
図２２（ｂ）のフォトダイオード部ＰＤ(i, j+1)の内部構造は、図２３及び図２４に示すように、フォトダイオード部ＰＤ(i, j+1)の内部を占有する表面埋込領域３２ａが定義する不等辺八角形の光電変換領域と、光電変換領域を囲む素子分離領域からなる平面パターンで示される。即ち、仮想画素区画Ｘi,(j+1)の画素の実効的なフォトダイオードとして機能する光電変換領域は図２２（ｂ）に示した不等辺八角形の第１タイルよりも小さな面積の不等辺八角形の領域である。よって、それぞれの画素において：

（仮想画素区画）＞（フォトダイオード部）＞（光電変換領域）

という面積関係になる。
図２４に示すように、仮想画素区画Ｘi,(j+1)の画素の光電変換領域は、ｐ型の半導体基板３１と、半導体基板３１の上部に選択的に埋めこまれた表面埋込領域３２ａとのｐ－ｎ接合で構成されている。表面埋込領域３２ａの上にはｐ+型のピニング層３３ａが配置されている。図２３に示すように、フォトダイオード部ＰＤ(i, j+1)に対応して、フォトダイオード部ＰＤ(i, j+1)の周辺には四つのｎ+領域が電荷検出部として設けられている。
図４に示すように、同一序数でそれぞれ定義される第１交点共有領域４１、第２交点共有領域４２、第３交点共有領域４３及び第４交点共有領域４４の２×２組の、互いに異なる序数の交点共有領域が含まれる単位パターン領域（敷地）を四タップ型の「単位胞４９」としたとき、この単位胞４９を周期的パターンの単位として、各仮想画素区画Ｘijが図２に示した画素アレイ部１に繰り返し配置される。
図４の各仮想画素区画Ｘijの内部に太い破線の矢印で示す第１電荷転送方向Ｄ1は、それぞれ、各仮想画素区画Ｘijのフォトダイオード部ＰＤ(i, j)から第１転送制御機構へ向かって信号電荷が転送され振り分けられる方向を示す。同様に、実線の矢印で示す第２電荷転送方向Ｄ2は、それぞれ、各仮想画素区画Ｘijのフォトダイオード部ＰＤ(i, j)から第２転送制御機構へ向かって信号電荷が転送され振り分けられる方向を示す。又、図４の各仮想画素区画Ｘijの内部に一点鎖線の矢印で示す第３電荷転送方向Ｄ3は、それぞれ、各仮想画素区画Ｘijのフォトダイオード部ＰＤ(i, j)から第３転送制御機構へ向かって信号電荷が転送され振り分けられる方向を示す。更に、第１電荷転送方向Ｄ1よりも細い破線の矢印で示す第４電荷転送方向Ｄ4は、それぞれ、各仮想画素区画Ｘijのフォトダイオード部ＰＤ(i, j)から第４転送制御機構へ向かって信号電荷が転送され振り分けられる方向を示す。
各仮想画素区画Ｘijでは、フォトダイオード部ＰＤ(i, j)の周辺の四つの頂点に四つの転送制御機構Ｇ１～Ｇ４が配置されるが、それらの画素内での配置位置は単位胞４９の内部の座標位置より巡回的に異なる周期的パターンを有する。周期的パターン中の巡回位置に伴い、フォトダイオード部ＰＤ内の電荷転送方向Ｄ1～Ｄ4も図の矢印で示すように、単位胞４９中の仮想画素区画Ｘijの座標位置より巡回的に異なる方位を有する。しかし、図４に示す仮想画素区画Ｘijは、中心点となるフォトダイオード部ＰＤ(i, j)に対して上下方向及び左右方向共に対称であり、各電荷転送方向Ｄ1～Ｄ4のいずれの方向も電荷転送に対して等価となる。従って、図４に示すすべての仮想画素区画Ｘijは等価とみなせる。
なお、図４において、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４それぞれの位置を、上記周期性は維持したまま入れ替えることは可能である。また、図４では４種類の転送制御機構Ｇ１～Ｇ４の画素内での配置位置（序数配列）が２×２交点共有領域を含む単位胞４９を単位として繰り返す巡回周期パターンとしたが、矩形をなす２×２の交点共有領域が含まれる範囲が単位胞４９であるので、一単位胞４９の面積の中には２×２の仮想画素区画が収まる。隣接する単位胞４９の列で、仮想画素区画の長さ相当分の位置を、列方向に互いにずらして繰り返し配置しても良い。その場合の例は、第２の実施形態の図１２で説明する。
交点共有領域に配置されるモード切替回路の詳細を図５に示す。ここでは図４に示すフォトダイオード部の内から、フォトダイオード部ＰＤ(i, j)、ＰＤ（i+1，j）、ＰＤ（i，j+1）及びＰＤ（i+1，j+1）の中央に位置する第１交点共有領域４１について示す。図２２（ａ）に示すように、仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の四角形の外形が構成する網目の交点Ｐ1に四つの四角形の頂角が接している。第１交点共有領域４１は、交点Ｐ1を中心として四角形の頂角をそれぞれ切り取った領域として定義された菱形の領域である。図５においては、第１交点共有領域４１の周辺にドット（・）として四つの第１電荷検出部ＦＤ１（図３参照。）を示している。四つの第１電荷検出部ＦＤ１のそれぞれを分別するために、図５の左上のフォトダイオード部ＰＤ(i, j)に接続される第１電荷検出部ＦＤ１を「第１低比抵抗領域ＦＤ11」と、新たな序数を第１電荷検出部ＦＤ１に付して再定義している。図２３の右上には、ｐ型の半導体基板の上部にｎ型の不純物を高濃度に添加した領域（ｎ+領域）として、図５の第１低比抵抗領域ＦＤ11を示している。図３と同様に、第１低比抵抗領域ＦＤ11には、一方の端子を接地した第１拡張容量Ｃ11の他方の端子が接続されている。
図５においては、第１交点共有領域４１の周辺に四つの容量が配列されている。四つの容量のそれぞれを分別するために、図５の左上のフォトダイオード部ＰＤ(i, j)側に位置する第１検出部容量Ｃ１を「第１拡張容量Ｃ11」と、新たな序数を付して再定義している。即ち、図５において再定義する「第１拡張容量Ｃ11」は、図３に示した第１検出部容量Ｃ１に対応する。更に、第１低比抵抗領域ＦＤ11には第１切替素子Ｔ11の第１主電極端子が接続され、第１切替素子Ｔ11の第２主電極端子は第１ソースフォロワ・トランジスタＳＦ１のゲート端子が接続されている。第１切替素子Ｔ11がＭＯＳＦＥＴ等のＭＯＳトランジスタであれば、第１主電極端子はソース端子に相当し、第２主電極端子はドレイン端子に相当する。図５の共通の信号読出回路Ａ１を構成する第１ソースフォロワ・トランジスタＳＦ１は、図３に示した信号読出回路Ａ１を構成する第１ソースフォロワ・トランジスタＳＦ１に対応する。第１ソースフォロワ・トランジスタＳＦ１のゲート端子は、信号読出回路Ａ１の入力端子として機能する。
同様に、図５の右上のフォトダイオード部ＰＤ（i+1，j）に接続される第１電荷検出部ＦＤ１を「第２低比抵抗領域ＦＤ12」と定義している。図２４に示すｐ型の半導体基板３１の上部に選択的に埋め込まれたｎ+領域３４ｃが、第２低比抵抗領域ＦＤ12に対応する。第２低比抵抗領域ＦＤ12には、一方の端子を接地した第２検出部容量の他方の端子が接続されている。図５において再定義する「第２拡張容量Ｃ12」は、図３に示した第１検出部容量Ｃ１に対応する。更に、第２低比抵抗領域ＦＤ12には第２切替素子Ｔ12の第１主電極端子が接続され、第２切替素子Ｔ12の第２主電極端子は共通の信号読出回路Ａ１の入力端子が接続されている。
又、図５の左下のフォトダイオード部ＰＤ（i，j+1）に接続される第１電荷検出部ＦＤ１を「第３低比抵抗領域ＦＤ13」と定義している。図２４に示すｎ+領域３４ｂが、第３低比抵抗領域ＦＤ13である。第３低比抵抗領域ＦＤ13には、一方の端子を接地した第３検出部容量の他方の端子が接続されている。図５において再定義する「第３拡張容量Ｃ13」は、図３に示した第１検出部容量Ｃ１に対応する。更に、第３低比抵抗領域ＦＤ13には第３切替素子Ｔ13の第１主電極端子が接続され、第３切替素子Ｔ13の第２主電極端子は共通の信号読出回路Ａ１の入力端子が接続されている。
更に、図５の右下のフォトダイオード部ＰＤ（i+1，j+1）に接続される第１電荷検出部ＦＤ１を「第４低比抵抗領域ＦＤ14」と定義している。図２３の右上の領域に示す、ｐ型の半導体基板に選択的に設けられたｎ+領域が、第４低比抵抗領域ＦＤ14に対応する。第４低比抵抗領域ＦＤ14には、一方の端子を接地した第４検出部容量の他方の端子が接続されている。図５において再定義する「第４検出部容量Ｃ14」は、図３に示した第１検出部容量Ｃ１に対応する。更に、第４低比抵抗領域ＦＤ14には第４切替素子Ｔ14の第１主電極端子が接続され、第４切替素子Ｔ14の第２主電極端子は共通の信号読出回路Ａ１の入力端子が接続されている。
即ち、図５において、四つのフォトダイオード部ＰＤ(i, j)、ＰＤ（i+1，j）、ＰＤ（i，j+1）及びＰＤ（i+1，j+1）のそれぞれの同一の序数で分類される転送制御機構である第１転送制御機構Ｇ１にはそれぞれ、図３に示した第１検出部容量Ｃ１に対応する容量が付加された第１低比抵抗領域ＦＤ11、第２低比抵抗領域ＦＤ12、第３低比抵抗領域ＦＤ13及び第４低比抵抗領域ＦＤ14がそれぞれ接続されている。四つの低比抵抗領域ＦＤ11～ＦＤ14から出力される各電荷検出部信号は、それぞれ第１切替素子Ｔ11、第２切替素子Ｔ12、第３切替素子Ｔ13及び第４切替素子Ｔ14を介して共通の信号読出回路Ａ１へ入力される。
第１ソースフォロワ・トランジスタＳＦ１から出力された信号は、共通の信号読出回路Ａ１を構成する第１選択トランジスタＳＬ１を介して第１信号線Sig１へ出力される。四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の画素からの信号をそれぞれ独立して読み出すモードの場合には、切替素子Ｔ11～Ｔ14を順次オンにすることで４回に分けて読み出す。２×２の交点共有領域が含まれる単位胞に含まれる画素からの信号を加算して読み出すモードの場合は、切替素子Ｔ11～Ｔ14を同時オンすることで１回で読み出す。
図５に示すように、第１転送制御機構Ｇ１を含む第１交点共有領域４１は、切替素子Ｔ11～Ｔ14、第１ソースフォロワ・トランジスタＳＦ１、第１選択トランジスタＳＬ１及び第１リセット・トランジスタＲＴ１をさらに含む。図示を省略しているが、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３、第４転送制御機構Ｇ４にそれぞれ設定される交点共有領域の回路構成も、各トランジスタ等の素子に付される序数（順序数詞）が異なる以外は第１交点共有領域４１と同じ構成である。
なお、図５において、各ゲートの駆動信号線は一部のみを例示的に示す。即ち、第１転送制御機構駆動線ΦＧ１、リセット・トランジスタ駆動線ΦＲＴ、選択トランジスタ駆動線ΦＳＬは示すが、同じ行にある第２転送制御機構駆動線、切替素子Ｔ11～Ｔ14の駆動線が必要となるが記載していない。これら駆動線は主に横配線方向となるが、グローバル動作となる各転送制御機構Ｇ１～Ｇ４は縦配線方向も可能である。また、縦方向配線では第１信号線Sig１の他、電源線も必要となるが記載しない。
図３に対応させて図５の回路構成を、２×２の交点共有領域が含まれる単位胞分について拡大した回路構成を、四つのフォトダイオード部ＰＤ（p，q）、ＰＤ（p+1，q）、ＰＤ（p，q+1）及びＰＤ（p+1，q+1）に着目して図６に示す（p＝１～ｍ2、q＝１～ｎ2：ｍ2，ｎ2はそれぞれ２以上の正の整数。）。図６に示すように、同じ回路構成のパターンの繰り返しであるが、各転送制御機構Ｇ１～Ｇ４の配置は図４に対応する。図６に示した２×２の交点共有領域が含まれる単位胞の中央に位置する第４交点共有領域４４においては、隣接するフォトダイオード部ＰＤ（p，q）、ＰＤ（p+1，q）、ＰＤ（p，q+1）及びＰＤ（p+1，q+1）の転送制御機構はＧ４である。
図６の左上のフォトダイオード部ＰＤ（p，q）に接続される第４電荷検出部ＦＤ４を「第１低比抵抗領域ＦＤ41」と定義している。図３と同様に、第１低比抵抗領域ＦＤ41には、それぞれ一方の端子を接地した第１拡張容量Ｃ41a及び第１補助容量Ｃ41bの他方の端子が接続されている。図６の「第１拡張容量Ｃ41a」は、図３に示した第４検出部容量Ｃ４に対応する。第１補助容量Ｃ41bの値は撮像対象からの光強度に応じて設定すればよく、場合によっては第１補助容量Ｃ41bを省略しても構わない。更に、第１低比抵抗領域ＦＤ41には第１切替素子Ｔ41の第１主電極端子が接続され、第１切替素子Ｔ41の第２主電極端子は共通の信号読出回路Ａ４を構成する第４ソースフォロワ・トランジスタＳＦ４のゲート端子が接続されている。図６の共通の信号読出回路Ａ４を構成する第４ソースフォロワ・トランジスタＳＦ４は、図３に示した第４ソースフォロワ・トランジスタＳＦ４に対応し、図６の第４ソースフォロワ・トランジスタＳＦ４のゲート端子は、信号読出回路Ａ４の入力端子として機能する。
同様に、図６の右上のフォトダイオード部ＰＤ（p+1，q）に接続される第４電荷検出部ＦＤ４を「第２低比抵抗領域ＦＤ42」と定義している。第２低比抵抗領域ＦＤ42には、それぞれ一方の端子を接地した第２拡張容量Ｃ42a及び第２補助容量Ｃ42bの他方の端子が接続されている。図６の「第２拡張容量Ｃ42a」は、図３に示した第４検出部容量Ｃ４に対応する。第２補助容量Ｃ42bの値は撮像対象からの光強度に応じて設定すればよく、場合によっては第２補助容量Ｃ42bを省略しても構わない。更に、第２低比抵抗領域ＦＤ42には第２切替素子Ｔ42の第１主電極端子が接続され、第２切替素子Ｔ42の第２主電極端子は共通の信号読出回路Ａ４を構成する第４ソースフォロワ・トランジスタＳＦ４のゲート端子が接続されている。
又、図６の左下のフォトダイオード部ＰＤ（p，q+1）に接続される第４電荷検出部ＦＤ４を「第３低比抵抗領域ＦＤ43」と定義している。第３低比抵抗領域ＦＤ43には、それぞれ一方の端子を接地した第３拡張容量Ｃ43a及び第３補助容量Ｃ43bの他方の端子が接続されている。図６の「第３拡張容量Ｃ43a」は、図３に示した第４検出部容量Ｃ４に対応する。第３補助容量Ｃ43bの値は撮像対象からの光強度に応じて設定すればよく、場合によっては第３補助容量Ｃ43bを省略しても構わない。更に、第３低比抵抗領域ＦＤ43には第３切替素子Ｔ43の第１主電極端子が接続され、第３切替素子Ｔ43の第２主電極端子は共通の信号読出回路Ａ４を構成する第４ソースフォロワ・トランジスタＳＦ４のゲート端子が接続されている。
更に、図６の右下のフォトダイオード部ＰＤ（p+1，q+1）に接続される第４電荷検出部ＦＤ４を「第４低比抵抗領域ＦＤ44」と定義している。第４低比抵抗領域ＦＤ44には、それぞれ一方の端子を接地した第４検出部容量Ｃ44a及び第４補助容量Ｃ44bの他方の端子が接続されている。図６の「第４検出部容量Ｃ44a」は、図３に示した第４検出部容量Ｃ４に対応する。第４補助容量Ｃ44bの値は撮像対象からの光強度に応じて設定すればよく、場合によっては第４補助容量Ｃ44bを省略しても構わない。更に、第４低比抵抗領域ＦＤ44には第４切替素子Ｔ44の第１主電極端子が接続され、第４切替素子Ｔ44の第２主電極端子は共通の信号読出回路Ａ４を構成する第４ソースフォロワ・トランジスタＳＦ４のゲート端子が接続されている。
即ち、図６において、四つのフォトダイオード部ＰＤ（p，q）、ＰＤ（p+1，q）、ＰＤ（p，q+1）及びＰＤ（p+1，q+1）のそれぞれの画素中で、同一の序数で分類される転送制御機構である第４転送制御機構Ｇ４には、それぞれ図３に示した第４検出部容量Ｃ４に対応する容量及び補助容量が付加された第１低比抵抗領域ＦＤ41、第２低比抵抗領域ＦＤ42、第３低比抵抗領域ＦＤ43及び第４低比抵抗領域ＦＤ44がそれぞれ接続されている。
第４交点共有領域４４に定義される四つの低比抵抗領域ＦＤ41～ＦＤ44から出力される各電荷検出部信号は、それぞれ第１切替素子Ｔ41、第２切替素子Ｔ42、第３切替素子Ｔ43及び第４切替素子Ｔ44を介して共通の信号読出回路Ａ４の入力端子を構成する、第４ソースフォロワ・トランジスタＳＦ４のゲート端子へ入力される。図６において、配線は第４交点共有領域４４での、リセット・トランジスタ駆動線ΦＲＴ、選択トランジスタ駆動線ΦＳＬ、及び第１出力信号線Sig１と、左右に隣接する第２出力信号線Sig２のみを示す。配線全体の構成例については、図８を用いて後述する。
図５に示した第１交点共有領域４１とその周辺の画素の構成において、四タップ方式で駆動するタイミングを図７に示す。なお、以下ではパルス波変調方式の場合について説明するが、本発明は正弦波変調方式の場合にも適用することができる。正弦波変調方式の場合、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３、第４転送制御機構Ｇ４は、位相０°、９０°、１８０°、２７０°に対応する。パルス波変調方式の動作は、まずフレーム期間の前半を、図７（ａ）に示すように発光パルスに同期して全仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1) の画素に含まれる四タップのそれぞれに同時に電荷を振り分け蓄積するグローバル蓄積期間とする。四つの転送制御機構Ｇ１～Ｇ４は、短いパルス幅Ｔｗと繰り返し周期Ｔoのパルスが各々重ならないタイミングで繰り返し動作する。蓄積期間が終了すると、各仮想画素区画Ｘijの画素から行順次（ローリング）で読み出し動作のモードが行われる。
まず、すべての仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の画素からの信号を加算せず独立して読み出すモードを図７（ｂ）に示す。図５の第１選択トランジスタＳＬ１をオン状態にして切替素子Ｔ11～Ｔ14を駆動する切り替え信号Ｔ１～Ｔ４を順次オンにすることで、各仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の第１電荷検出部ＦＤ１に対応する第１低比抵抗領域ＦＤ11、第２低比抵抗領域ＦＤ12、第３低比抵抗領域ＦＤ13及び第４低比抵抗領域ＦＤ14の信号を順次読み出す。ここで、各切替素子Ｔ11～Ｔ14のそれぞれの導通状態（オン状態）は互いに重ならないことが望ましい。各切替素子Ｔ11～Ｔ14のオン期間の途中でリセット・トランジスタＲＴをオンオフし、それぞれの検出部のリセット信号を得る。即ち、１本の信号線に時間順次で４種の信号／リセットの組を得る。信号線の後段でＣＤＳ動作を行えば、上記４種の正味の信号を得ることができる。
次に、２×２の交点共有領域が含まれる単位胞で加算して読み出すモードを図７（ｃ）に示す。図５に示した第１選択トランジスタＳＬ１をオン状態にして切替素子Ｔ11～Ｔ14を、切り替え信号Ｔ１～Ｔ４によって同時にオンにすることで、各仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)の第１電荷検出部ＦＤ１に対応する第１低比抵抗領域ＦＤ11、第２低比抵抗領域ＦＤ12、第３低比抵抗領域ＦＤ13及び第４低比抵抗領域ＦＤ14の信号を加算した後、加算信号を読み出す。切替素子Ｔ11～Ｔ14の同時オン期間の途中で図５の第１リセット・トランジスタＲＴ１をオンオフし、加算後の検出部のリセット信号を得る。即ち、１本の信号線に加算した一種類の信号／リセットの組を得る。信号線の後段でＣＤＳ動作を行えば、加算後の正味の信号を得ることができる。
図４及び図５に示した本発明の二次元画素配列において、各種信号線の配線の仕方には様々なバリエーションがあり、一例を図８に示す。グローバル動作となる転送制御機構Ｇ１～Ｇ４の駆動配線については縦方向、横方向どちらも可能であるが、図８では横方向での例である。また、１配線で上下二つの回路を共有して駆動させることで、奇数行は上段側の転送制御機構Ｇ１、Ｇ２のみ、偶数行は下段側の転送制御機構Ｇ３、Ｇ４のみとすることができ、配線数を削減している。
切替素子Ｔc1～Ｔc4（ｃ＝１～４：Ｇ１～Ｇ４に対応する）は行順次の駆動モードであるが、２行同時駆動とし、転送制御機構Ｇ１～Ｇ４と同様に奇数行は第１切替素子Ｔc1、第２切替素子Ｔc2のみ、偶数行は第３切替素子Ｔc3、第４切替素子Ｔc4のみとすることができ、配線数を削減している。第ｃリセット・トランジスタＲＴｃ（ｃ＝１～４：Ｇ１～Ｇ４に対応する）、第ｃ選択トランジスタＳＬｃはそれぞれ行順次であり、各駆動線は１行毎に配線する。縦配線は、二つの出力信号線Sig１、Sig２と、電源配線ＶＤＤである。出力信号線Sig１、Sig２は水平方向１画素置きに交互の配置となる。
図４、図５及び図８に示した第１の実施形態に係る固体撮像装置の二次元画素配列において、すべての仮想画素区画Ｘijの画素からの信号を同時加算せず、独立して順次読み出すモードにおける、出力信号線Sig１及びSig２のタイミングを図９に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。図９において、例として仮想画素区画Ｘ(i+1),(j+1)及び仮想画素区画Ｘ(i+1),jの画素の信号について右上がりの斜線によって区別して図示する。仮想画素区画Ｘ(i+1),(j+1)及び仮想画素区画Ｘ(i+1),jの転送制御機構Ｇ１～Ｇ４に対応する信号は二つの信号線及び四つのタイムスロットに分散しているが規則的である。このように、特定の仮想画素区画Ｘijの画素の信号について、四つの転送制御機構Ｇ１～Ｇ４に対応する信号を規則的に得ることができ、後段で一体化処理して距離情報を得ることができる。
図４、図５及び図８に示した本発明の二次元画素配列において、２×２の交点共有領域が含まれる単位胞の画素からの信号を同時加算して読み出すモードにおける、出力信号線Sig１及びSig２のタイミングを図１０に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。２×２の交点共有領域が含まれる単位胞の画素の信号について、四つの転送制御機構Ｇ１～Ｇ４に対応する信号は、第１出力信号線Sig１からは転送制御機構Ｇ１及びＧ３の信号が、第２出力信号線Sig２からは転送制御機構Ｇ２及びＧ４の信号が得られる。加算読出しの場合、転送制御機構の種類（序数）によって、図８に示すように同時加算の範囲が異なる。
図８に示すように、例えば特定仮想画素区画Ｘ(i+1),(j+1)のＰＤ（i+1，j+1）に着目した場合、同時加算範囲の広がりは、第１転送制御機構Ｇ１は第１加算領域８１、第２転送制御機構Ｇ２は第２加算領域８２、第３転送制御機構Ｇ３は第３加算領域８３、第４転送制御機構Ｇ４は第４加算領域８４の範囲となって、３×３画素内に収まり、距離計算上許容範囲である。
（第２の実施形態）
本発明の第２の実施形態に係る固体撮像装置における転送経路制御型の画素の回路構成を図１１に示す。図１１に示す三タップ・一排出部型ＴＯＦ画素をそれぞれ含む仮想画素区画Ｘijと、図３に示す四タップ型ＴＯＦ画素を含む仮想画素区画Ｘijを比較すると、図３においてフォトダイオード部ＰＤに接続されている第４転送制御機構Ｇ４、第４電荷検出部ＦＤ４、第４検出部容量Ｃ４、第４リセット・トランジスタＲＴ４、第４ソースフォロワ・トランジスタＳＦ４、第４選択トランジスタＳＬ４が、図１１においてはフォトダイオード部ＰＤに接続されておらず、第４転送制御機構Ｇ４の代わりに電荷排出機構ＧＤが接続されている。電荷排出機構ＧＤは、背景光（環境光）に起因した電荷等の信号電荷以外の電荷を電源に排出する。
既に図４の説明で述べたとおり、一単位胞４９の面積の中には２×２の仮想画素区画が収まる。図４では第１交点共有領域４１～第４交点共有領域４４の２×２配列で定義される周期的パターンを四タップ型の単位胞４９としたとき、この単位胞４９が繰り返す形としたが、図１２では、隣接する単位胞１２２の列で、仮想画素区画の長さ相当分の位置を、列方向に互いにずらして繰り返し配置されている。即ち、図１２に示した第２の実施形態に係る固体撮像装置では、同一の転送制御機構Ｇ１～Ｇ３でそれぞれ４隅を囲まれた第１交点共有領域４１～第３交点共有領域４３と同一の電荷排出機構ＧＤでそれぞれ４隅を囲まれた排出領域（第４交点共有領域）１２１の２×２組の三タップ型の単位胞１２２が、隣接する単位胞１２２の間で、一仮想画素区画の長さだけずらして繰り返し配置されている。なお、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、及び第３転送制御機構Ｇ３それぞれの位置を、周期性を維持したまま入れ替えることは可能である。
この点を除くと、図１２に示す三タップ・一排出部型ＴＯＦ画素を含む仮想画素区画Ｘijと図４に示す四タップ型ＴＯＦ画素を含む仮想画素区画Ｘijは同じ構成である。よって、図１１に示す第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び電荷排出機構ＧＤのそれぞれは、第１の実施形態に係る固体撮像装置と同様に、絶縁ゲート型の転送制御機構であっても、横方向電界制御型の転送制御機構であっても構わない。電荷排出機構ＧＤの一方の主電極領域（ドレイン領域）には電荷排出配線ＶＲＤが接続される。各第１電荷検出部ＦＤ１、第２電荷検出部ＦＤ２及び第３電荷検出部ＦＤ３のそれぞれの電位は第１リセット・トランジスタＲＴ１、第２リセット・トランジスタＲＴ２及び第３リセット・トランジスタＲＴ３のそれぞれによりリセット（初期化）される。
各第１電荷検出部ＦＤ１、第２電荷検出部ＦＤ２及び第３電荷検出部ＦＤ３のそれぞれのリセット電位及び信号転送後の信号電位は、第１ソースフォロワ・トランジスタＳＦ１、第２ソースフォロワ・トランジスタＳＦ２及び第３ソースフォロワ・トランジスタＳＦ３のそれぞれで増幅後、第１選択トランジスタＳＬ１、第２選択トランジスタＳＬ２及び第３選択トランジスタＳＬ３を介して出力信号Ｏ１～Ｏ３が読み出される。各出力信号Ｏ１～Ｏ３により読み出されたリセット電位及び信号電位は、図２に示した信号処理回路２４で両者の差分を取るＣＤＳ処理が行われ、正味の信号が得られる。
図１２に示した三タップ・一排出部型ＴＯＦ画素をそれぞれ含む仮想画素区画Ｘijの二次元配列を用い、第１の実施形態に係る単独画素からの信号の巡回読出しのモードと２×２交点共有領域の画素からの信号の加算読出しのモードを共に可能にする手法は、図４において第４転送制御機構Ｇ４を電荷排出機構ＧＤに置き換えれば可能である。
交点共有領域に配置されるモード切替回路の詳細は図１３に示す。ここで、３つの転送制御機構Ｇ１～Ｇ３については、図１３（ａ）に示すように図３と同様である。電荷排出機構ＧＤについては、図１３（ｂ）に示すように電荷検出部が直接電荷排出配線ＶＲＤに接続され、それに接続する容量は省略される。それ以降の回路構成は図１３（ａ）と同様である。
図１３に示した仮想画素区画Ｘij構成において、三タップ・一排出部方式で駆動するタイミングを図１４に示す。第２の実施形態に係る固体撮像装置の動作は、まずフレーム期間の前半で、図１４（ａ）に示すように発光パルスに同期して全仮想画素区画Ｘij同時に、三タップを構成する第１電荷検出部ＦＤ１、第２電荷検出部ＦＤ２及び第３電荷検出部ＦＤ３及び排出部のそれぞれに電荷を振り分け、三タップについては蓄積、一排出部については排出するグローバル蓄積期間とする。３つの転送制御機構Ｇ１～Ｇ３及び電荷排出機構ＧＤは、繰り返し周期Ｔoのパルスのオン状態が各々重ならないタイミングで繰り返し動作する。転送制御機構Ｇ１～Ｇ３については短いパルス幅Ｔｗとなる。蓄積期間が終了すると、各仮想画素区画Ｘijの画素から行順次（ローリング）で読み出し動作が行われる。
まず、すべての仮想画素区画Ｘijの画素から信号を同時加算せず独立して順次読み出す第２の実施形態に係る固体撮像装置の動作モードを図１４（ｂ）に示す。選択トランジスタＳＬをオン状態にして、切替素子Ｔ11～Ｔ14を駆動する切り替え信号Ｔ１～Ｔ４によって、順次オンにすることで、第１電荷検出部ＦＤ１、第２電荷検出部ＦＤ２及び第３電荷検出部ＦＤ３にそれぞれ対応する低比抵抗領域ＦＤ11～ＦＤ13の及び排出部に対応する低比抵抗領域ＦＤ14の信号を順次読み出す。
ここで、各切替素子は互いに重ならないことが望ましい。各切替素子Ｔ11～Ｔ14のオン期間の途中で第１リセット・トランジスタＲＴ１をオンオフし、それぞれの検出部のリセット信号を得る。即ち、１本の信号線に時間順次で４種の信号／リセットの組を得る。信号線の後段でＣＤＳ動作を行えば、上記四つの種の正味の信号を得ることができる。
次に、２×２の交点共有領域が含まれる単位胞で同時加算して読み出す第２の実施形態に係る固体撮像装置の動作モードを図１４（ｃ）に示す。選択トランジスタＳＬをオン状態にして切替素子Ｔ11～Ｔ14を同時にオンにすることで、電荷検出部ＦＤ１～ＦＤ４の信号を同時加算した後、この信号を読み出す。切替素子Ｔ11～Ｔ14同時オン期間の途中で第１リセット・トランジスタＲＴ１をオンオフし、同時加算後の検出部のリセット信号を得る。即ち、１本の信号線に同時加算した一種類の信号／リセットの組を得る。信号線の後段でＣＤＳ動作を行えば、同時加算後の正味の信号を得ることができる。
図１２及び図１３に示した第２の実施形態に係る固体撮像装置の二次元画素配列において、すべての仮想画素区画Ｘijの画素からの信号を同時加算せず独立して順次読み出すモードにおける、出力信号線Sig１及びSig２のタイミングを図１５に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。図１５において、例として仮想画素区画Ｘ(i+1),(j+1)及び仮想画素区画Ｘ(i+1),jの画素の信号について右上がりの斜線によって区別して図示する。仮想画素区画Ｘ(i+1),(j+1)及び仮想画素区画Ｘ(i+1),jの画素の信号について、３つの転送制御機構Ｇ１～Ｇ３に対応する信号は、二つの信号線及び四つのタイムスロットに分散しているが規則的である。
このように第２の実施形態に係る固体撮像装置によれば、特定の仮想画素区画Ｘijの画素の信号について、３つの転送制御機構Ｇ１～Ｇ３に対応する信号を規則的に得ることができ、後段で一体化処理して距離情報を得ることができる。但し、図９の場合と比較して、第２出力信号線Sig２側では１行置きにダミー信号Ｄ（ｉ，ｊ）となる。更に、図１２に示したように２×２の交点共有領域が含まれる単位胞１２２の単位で１画素置きにずらして繰り返し配置されているから、ダミー信号Ｄ（ｉ，ｊ）は第１出力信号線Sig１を挟んで左右方向に位置する第２出力信号線Sig２の信号間で１行分ずれる。
即ち、図１５の第２出力信号線Sig２に対し、第１出力信号線Sig１を挟んで隣接する第２出力信号線Sig２では、第２出力信号線Sig２（ｋ－１），第２出力信号線Sig２（ｋ＋１）は第２転送制御機構Ｇ２信号、第２出力信号線Sig２（ｋ）はダミー信号Ｄとなる。こうすることで、すべての行信号にダミー信号Ｄが１画素置きに含まれ、ダミー信号を行相関ノイズのリファレンスとして用いることが可能となり、各画素信号からダミー信号の行内平均値との差分をとることで、行ノイズを抑圧することが可能となる。
図１２及び図１３に示した第２の実施形態に係る固体撮像装置の二次元画素配列において、２×２の交点共有領域が含まれる単位胞１２２の画素からの信号を同時加算して読み出すモードの場合における、第１出力信号線Sig１及び第２出力信号線Sig２のタイミングを図１６に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。２×２の交点共有領域が含まれる単位胞１２２の画素の信号について、３つの転送制御機構Ｇ１～Ｇ３に対応する信号は、第１出力信号線Sig１からは第１転送制御機構Ｇ１及び第３転送制御機構Ｇ３の信号が、第２出力信号線Sig２からは第２転送制御機構Ｇ２信号及びダミー信号が得られる。なお、図１６の第２出力信号線Sig２に対し、第１出力信号線Sig１を挟んで隣接する第２出力信号線Sig２では、第２出力信号線Sig２（ｋ－１），第２出力信号線Sig２（ｋ＋１）は第２転送制御機構Ｇ２信号、第２出力信号線Sig２（ｋ）はダミー信号Ｄとなる。
単位胞１２２の加算の組み合わせは、図８においてＧ４のみを除いた形になり、例えば特定仮想画素区画Ｘ(i+1),(j+1)のＰＤ（i+1，j+1）に着目した場合、加算範囲の広がりは、第１転送制御機構Ｇ１は第１加算領域５１、第２転送制御機構Ｇ２は第２加算領域５２、第３転送制御機構Ｇ３は第３加算領域５３の範囲となって、３×３画素内に収まり、距離計算上許容範囲である。また、すべての仮想画素区画Ｘijの画素からの信号を同時加算せず独立して順次読み出す場合と同様、第２出力信号線Sig２からはすべての行に対してダミー信号Ｄが得られるから、ダミー信号Ｄを行相関ノイズのリファレンスとして用いることが可能となり、各画素信号からダミー信号Ｄの行内平均値との差分をとることで、行ノイズを抑圧することが可能となる。
（第３の実施形態）
単独画素からの信号の巡回読出しのモードと２×２交点共有領域の画素からの信号の加算読出しのモードを共に可能にする手法に関し、図４と異なる二次元配列を図１７に示す。第３の実施形態に係る固体撮像装置では、２×２の交点共有領域が含まれる単位胞が方形配列ではなく、左右に隣接する仮想画素区画Ｘij間で、上下方向（列方向）に１／２仮想画素区画分の長さずれた、平行四辺形配列である。図１７に示す第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び第４転送制御機構Ｇ４のそれぞれは、第１及び第２の実施形態に係る固体撮像装置と同様に、絶縁ゲート型の転送制御機構であっても、横方向電界制御型の転送制御機構であっても構わない。
また、平行四辺形配列をなす２×２の交点共有領域が含まれる範囲を単位胞１７１とすると、一単位胞１７１の面積の中には２×２の仮想画素区画が収まる。このため、図１７に示す周期的繰り返しは、左右に隣接する単位胞１７１の相互の間で一仮想画素区画分の長さずれた配列である。隣接する二つの仮想画素区画Ｘijのそれぞれの転送制御機構の同一の序数で分類される転送制御機構が互いに近接するように仮想画素区画Ｘijを配置することにより、同種の転送制御機構によって仮想画素区画Ｘijに対するモード切替回路が囲まれた領域が形成され、この領域の２×２組を単位として繰り返すことは、図４の場合と同様である。この場合の単独画素からの信号の巡回読出しのモードと２×２交点共有領域の画素からの信号の加算読出しのモードは以下に述べる。図１７の配列は、図４の配列に比べ空間解像度が異なることが特徴である。
図１７の配列における第３の実施形態に係る固体撮像装置の配線例を図１８に示す。グローバル動作となる転送制御機構Ｇ１～Ｇ４の駆動配線は横方向とし、リセット・トランジスタの各駆動線ＲＴ、選択トランジスタの各駆動線ＳＬ、切替素子Ｔc1～Ｔc4の各駆動線Ｔ１～Ｔ４と共に、上下仮想画素区画Ｘij間で三角型に折れ曲がる形となる。各ゲート駆動信号が必要な仮想画素区画Ｘijの交点共有領域には、三角型に折れ曲がる配線が上下から集まる構成のため、行当りでは全部の横配線を二つに分割した構成が可能である。即ち、ＲＴ、ＳＬ、Ｇ１～Ｇ４、Ｔ１～Ｔ４の計１０本の配線は、行当り５本で可能である。縦配線は、二つの信号線Sig１、Sig２と、電源配線ＶＤＤであり、左右仮想画素区画Ｘij間で三角型に折れ曲がる形となる。また、第１出力信号線Sig１、第２出力信号線Sig２は水平方向１画素置きに交互の配置となる。
図１７の配列に図１８の配線を施し、すべての仮想画素区画Ｘijの画素からの信号を同時加算せず独立して順次読み出す第３の実施形態に係る固体撮像装置の動作における、第１出力信号線Sig１及び第２出力信号線Sig２のタイミングを図１９に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。特定の仮想画素区画Ｘijの画素の信号について、四つの転送制御機構Ｇ１～Ｇ４に対応する信号は、例として仮想画素区画Ｘ(i+1),(j+1)の画素の信号について左上がりの斜線によって区別して図示する。各信号は二つの信号線及び四つのタイムスロットに分散しているが規則的であり、後段で一体化処理して距離情報を得ることができる。
図１７の配列に図１８の配線を施し、２×２の交点共有領域が含まれる単位胞１７１の画素からの信号を同時加算して読み出す第３の実施形態に係る固体撮像装置の動作モードにおける、第１出力信号線Sig１及び第２出力信号線Sig２のタイミングを図２０に示す。ここでは読み出しラインが（ｋ－１）行目、ｋ行目及び（ｋ＋１）行目について示すが、他の行も同様の繰り返しとなる。単位胞１７１の画素の信号について、四つの転送制御機構Ｇ１～Ｇ４に対応する信号は、第１出力信号線Sig１及び第２出力信号線Sig２から四つの転送制御機構Ｇ１～Ｇ４すべての信号が、それぞれ異なった順序で得られる。
（第４の実施形態）
三タップ・一排出部型ＴＯＦ画素をそれぞれ含む仮想画素区画Ｘijの二次元配列で、第１の実施形態に係る単独画素からの信号の巡回読出しのモードと２×２交点共有領域の画素からの信号の加算読出しのモードを共に可能にする手法は、図１７において第４転送制御機構Ｇ４を、信号電荷以外の電荷を電源に排出する電荷排出機構ＧＤに置き換えることで可能である。図２１に示す第４の実施形態に係る固体撮像装置における単独画素からの信号の巡回読出しのモード、及び２×２交点共有領域の画素からの信号の加算読出しのモード、それぞれの手法は図１７の場合と同様であり、説明を省く。図２１に示す第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３及び電荷排出機構ＧＤのそれぞれは、第１～第３の実施形態に係る固体撮像装置と同様に、絶縁ゲート型の転送制御機構であっても、横方向電界制御型の転送制御機構であっても構わない。
また、図２１に図１８の配線を施した場合、すべての行に電荷排出機構ＧＤに対応したダミー信号が含まれるため、第４の実施形態に係る固体撮像装置によれば、図１２、１５，１６の場合と同様、ダミー信号を行相関ノイズのリファレンスとして用いることが可能となり、各画素信号からダミー信号の行内平均値との差分をとることで、行ノイズを抑圧することが可能となる。
（その他の実施形態）
本発明は上記の第１～第４の実施形態によって説明したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。既に図２２（ｂ）を用いて、図２２（ａ）に示した四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれの頂角を４５度の線で面取りして４５度傾いた四角形（菱形）の第１交点共有領域４１を、仮想画素区画Ｘ（i-1),j，Ｘ（i-1),(j+1)，Ｘi,j，Ｘi,(j+1)のそれぞれの頂角を４５度の線で面取りして菱形の第２交点共有領域４２を、仮想画素区画Ｘi,(j+1)，Ｘi,(j+2)，Ｘ(i+1),(j+1)，Ｘ(i+1),(j+2)のそれぞれの頂角を４５度の線で面取りして菱形の第３交点共有領域４３を、仮想画素区画Ｘ(i-1),(j+1)，Ｘ(i-1),(j+2)，Ｘi,(j+1)，Ｘi,(j+2)のそれぞれの頂角を４５度の線で面取りして菱形の第４交点共有領域４４を定義する例を示したが一例に過ぎない。
例えば、図２５に示すように、図２２（ａ）に示した四つの仮想画素区画Ｘij，Ｘi,(j+1)，Ｘ(i+1),j，Ｘ(i+1),(j+1)のそれぞれの頂角を、直角の凹部で階段状に切り取り四角形の第１交点共有領域４１ｃを定義しても構わない。同様に、仮想画素区画Ｘ（i-1),j，Ｘ（i-1),(j+1)，Ｘi,j，Ｘi,(j+1)のそれぞれの頂角を直角の凹部で切り取り四角形の第２交点共有領域４２ｃを、仮想画素区画Ｘi,(j+1)，Ｘi,(j+2)，Ｘ(i+1),(j+1)，Ｘ(i+1),(j+2)のそれぞれの頂角を直角の凹部で切り取り四角形の第３交点共有領域４３ｃを、仮想画素区画Ｘ(i-1),(j+1)，Ｘ(i-1),(j+2)，Ｘi,(j+1)，Ｘi,(j+2)のそれぞれの頂角を直角の凹部で切り取り第４交点共有領域４４ｃを定義しても構わない。
更に、図５では、仮想画素区画)のそれぞれの頂角を４５度に切り取る４本の面取り線の上に、それぞれ第１低比抵抗領域ＦＤ11、第２低比抵抗領域ＦＤ12、第３低比抵抗領域ＦＤ13及び第４低比抵抗領域ＦＤ14が配置され、四タップ型を実現する四つの低比抵抗領域ＦＤ11～ＦＤ14が定義される例を示した。しかし、第１～第４の実施形態で説明した四タップ型若しくは三タップ・一排出部型の画素は例示に過ぎず、四タップ型若しくは三タップ・一排出部型の画素のみ限定されず、図２６に示すような八タップ型でもかまわない。図２６では、仮想画素区画のそれぞれの頂角を４５度に切り取る４本の面取り線の上に、それぞれ二個ずつ、低比抵抗領域を配置し、八つの低比抵抗領域で八タップ型を実現している。この場合は単位胞が、２×２の交点共有領域を含む範囲に設定される。
即ち、第１交点共有領域４１oに着目した図２６において、四つのフォトダイオード部ＰＤ(i, j)、ＰＤ（i+1，j）、ＰＤ（i，j+1）及びＰＤ（i+1，j+1）の第１転送制御機構Ｇ１にはそれぞれ、第１低比抵抗領域ＦＤ11o、第３低比抵抗領域ＦＤ13o、第５低比抵抗領域ＦＤ15o及び第７低比抵抗領域ＦＤ17oがそれぞれ接続されている。四つの低比抵抗領域ＦＤ11o～ＦＤ17oから出力される各電荷検出部信号は、それぞれ図示を省略した第１～第４切替素子を介して共通の第１信号読出回路へ入力される。第１交点共有領域４１oを囲む四つのフォトダイオード部ＰＤ(i, j)、ＰＤ（i+1，j）、ＰＤ（i，j+1）及びＰＤ（i+1，j+1）の第５転送制御機構Ｇ５にはそれぞれ、第２低比抵抗領域ＦＤ12o、第４低比抵抗領域ＦＤ14o、第６低比抵抗領域ＦＤ16o及び第８低比抵抗領域ＦＤ18oがそれぞれ接続されている。四つの低比抵抗領域ＦＤ12o～ＦＤ18oから出力される各電荷検出部信号は、それぞれ図示を省略した第５～第８切替素子を介して共通の第５信号読出回路へ入力される。
図２６で図示を省略した第２～第４交点共有領域についても同様であり、八タップ型の場合であっても、第１～第４の実施形態と同様に、すべての第１～第４交点共有領域に、それぞれ八つの切替素子を配置し、八つの切替素子を動作させることによりビニングが可能である。又、図２５で仮想画素区画のそれぞれの頂角を直角の凹部で切りとる、階段を構成する辺上に、それぞれ一個ずつ低比抵抗領域を配置すれば、切りとられた各頂角に二個ずつ低比抵抗領域が配置されることになるので、図２５に示したトポロジでも八タップ型の固体撮像装置が実現できる。この場合も単位胞は２×２の交点共有領域を含む範囲に設定される。
第１～第４の実施形態では仮想画素区画Ｘijの転送経路制御型の画素の一部を構成するフォトダイオード部ＰＤijの平面パターンとしては、四角形の場合を説明したが、ピタゴラスの正平面充填形に従えば、フォトダイオード部ＰＤの形状は、図２７に示すような三角形や図２８に示すような六角形でもかまわない。図２７は、幾何数学における「平面充填形」の一種である正三角形をなす仮想画素区画のタイル張りのトポロジを示している。各画素は、それぞれ一つのフォトダイオード部ＰＤと、フォトダイオード部ＰＤに接続された三つの転送制御機構を備える。三つの転送制御機構は、それぞれ、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２及び第３転送制御機構Ｇ３と、第１～第３の序数（順序数詞）を付して分別されて、三タップ型の画素を構成している。第１転送制御機構Ｇ１、第２転送制御機構Ｇ２及び第３転送制御機構Ｇ３は、三タップに対応する信号電荷の転送経路、及び転送方向をそれぞれ独立して制御する。
図２７の中央部に六つの隣接する第１転送制御機構Ｇ１のそれぞれによって囲まれた正六角形の同一序数包囲領域を「第１交点共有領域４５t」と定義する。第１交点共有領域４５tは、六つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。正三角形の場合は図２７に示すように、一つの交点に六つの頂角が接する。第１交点共有領域４５tは、図２７に示すように六つの仮想画素区画のそれぞれの第１転送制御機構Ｇ１が位置する頂角を面取りして形成される正六角形の領域である。第１交点共有領域４５tは、フォトダイオード部ＰＤ(s, r)、フォトダイオード部ＰＤ（s+1，r）、フォトダイオード部ＰＤ（s+１，r-1）、フォトダイオード部ＰＤ（s，r-1）、フォトダイオード部ＰＤ（s-1，r-1）及びフォトダイオード部ＰＤ（s-1，r）によって囲まれている（r＝１～ｍ3、s＝１～ｎ3：ｍ3，ｎ3はそれぞれ２以上の正の整数。）。
同様に、六つの隣接する第２転送制御機構Ｇ２によって囲まれた正六角形の同一序数包囲領域を「第２交点共有領域４６t」と定義する。第２交点共有領域４６tは、六つの仮想画素区画の外周が定義する網目の交点を中心とし、六つの頂角が接する交点を共有する敷地である。第２交点共有領域４６tは、図２７に示すように交点において、六つの仮想画素区画のそれぞれの第２転送制御機構Ｇ２が位置する頂角を面取りして形成される正六角形の領域である。更に、六つの隣接する第３転送制御機構Ｇ３によって囲まれた正六角形の同一序数包囲領域を「第３交点共有領域４７t」とする。第３交点共有領域４７tは、六つの仮想画素区画の外周が定義する網目の交点を中心とし、六つの頂角が接する交点を共有する敷地である。第３交点共有領域４７tは、図２７に示すように交点において、六つの仮想画素区画のそれぞれの第３転送制御機構Ｇ３が位置する頂角を面取りして形成される正六角形の領域である。
第１転送制御機構Ｇ１、第２転送制御機構Ｇ２及び第３転送制御機構Ｇ３が位置する三つの頂角がそれぞれ面取りされて切り取られるので、不等辺六角形のフォトダイオード部ＰＤ(s, r)，ＰＤ(s+1, r)，ＰＤ(s+1, r+1)，……等の外形が定義される。図２７から分かるように、フォトダイオード部ＰＤ(s, r) （ｓ＝１～ｍ3、ｒ＝１～ｎ3：ｍ3，ｎ3はそれぞれ２以上の正の整数。）が占有する不等辺六角形の第１タイルと、第１交点共有領域４５t、第２交点共有領域４６t及び第３交点共有領域４７tが占有する正六角形の第２タイルの二種類のタイル貼り充填になる。図２７に示したように、正三角形をなす仮想画素区画の場合であっても、第１～第４の実施形態と同様に、すべての第１交点共有領域４５t、第２交点共有領域４６t及び第３交点共有領域４７tに六つの切替素子をそれぞれ配置し、六つの切切替素子を動作させることにより第１交点共有領域４５t、第２交点共有領域４６t及び第３交点共有領域４７tにおいてビニングが可能である。なお、上記において仮想画素区画は正三角形とは限らず二等辺三角形であっても良い。その場合は、図２７において画素領域全体が左右方向ないし上下方向に拡大や縮小をした形態となる。
図２８及び図２９は、幾何数学における「平面充填形」の一種である正六角形をなす仮想画素区画のタイル張りのトポロジを示している。図２９に図２８の拡大図を示すように、各画素は、それぞれ一つのフォトダイオード部ＰＤと、フォトダイオード部ＰＤに接続された六つの転送制御機構を備える。六つの転送制御機構は、それぞれ、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２、第３転送制御機構Ｇ３、……、第６転送制御機構Ｇ６と、第１～第６の序数（順序数詞）を付して分別されて、六タップ型の画素を構成している。第１転送制御機構Ｇ１～第６転送制御機構Ｇ６は、六タップに対応する信号電荷の転送経路、及び転送方向をそれぞれ独立して制御する。
図２９の中央上段側に三つの隣接する第１転送制御機構Ｇ１のそれぞれによって囲まれた不等辺九角形の同一序数包囲領域を「第１交点共有領域６１」と定義する。第１交点共有領域６１は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第１交点共有領域６１は、図２９に示すように三つの仮想画素区画のそれぞれの第１転送制御機構Ｇ１が位置する頂角を面取りして形成される不等辺九角形の領域である。第１交点共有領域６１は、フォトダイオード部ＰＤ(μ, ν)、フォトダイオード部ＰＤ（μ+1，ν-1）、フォトダイオード部ＰＤ（μ-１，ν-1）によって囲まれている（μ＝１～ｍ4、ν＝１～ｎ4：ｍ4，ｎ4はそれぞれ２以上の正の整数。）。
同様に、三つの隣接する第２転送制御機構Ｇ２によって囲まれた不等辺九角形の同一序数包囲領域を第１交点共有領域６１の右下方向に「第２交点共有領域６２」と定義する。第２交点共有領域６２は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第２交点共有領域６２は、図２９に示すように交点において、三つの仮想画素区画のそれぞれの第２転送制御機構Ｇ２が位置する頂角を面取りして形成される不等辺九角形の領域である。第２交点共有領域６２は、フォトダイオード部ＰＤ(μ, ν)、フォトダイオード部ＰＤ（μ+2，ν）、フォトダイオード部ＰＤ（μ+1，ν-1）によって囲まれている。
更に、三つの隣接する第３転送制御機構Ｇ３によって囲まれた不等辺九角形の同一序数包囲領域を第２交点共有領域６２の下に「第３交点共有領域６３」とする。第３交点共有領域６３は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第３交点共有領域６３は、図２９に示すように交点において、三つの仮想画素区画のそれぞれの第３転送制御機構Ｇ３が位置する頂角を面取りして形成される不等辺九角形の領域である。第３交点共有領域６３は、フォトダイオード部ＰＤ(μ, ν)、フォトダイオード部ＰＤ（μ+1，ν+1）、フォトダイオード部ＰＤ（μ+2，ν）によって囲まれている。
同様に、三つの隣接する第４転送制御機構Ｇ４によって囲まれた不等辺九角形の「第４交点共有領域６４」、三つの隣接する第５転送制御機構Ｇ５によって囲まれた不等辺九角形の「第５交点共有領域６５」及び三つの隣接する第６転送制御機構Ｇ６によって囲まれた不等辺九角形の「第６交点共有領域６６」が定義される。第１転送制御機構Ｇ１～第６転送制御機構Ｇ６が位置する三つの頂角がそれぞれ面取りされて切り取られるので、不等辺２４角形からなるフォトダイオード部ＰＤ(μ, ν) （μ＝１～ｍ4、ν＝１～ｎ4：ｍ4，ｎ4はそれぞれ２以上の正の整数。）の外形が定義される。
図２９から分かるように、フォトダイオード部ＰＤ(μ, ν)が占有する不等辺２４角形の第１タイルと、第１交点共有領域６１～第６交点共有領域６６が占有する不等辺九角形の第２タイルの二種類のタイル貼り充填になる。図２８から分かるように、正六角形の仮想画素区画の場合は、１３×２＝２６個の交点共有領域が含まれる単位胞１７２を周期的パターンの単位として、各仮想画素区画が図２に示した画素アレイ部１に繰り返し配置される。図２９に示したように、正六角形をなす仮想画素区画の場合であっても、第１～第４の実施形態と同様にすべての第１交点共有領域６１～第６交点共有領域６６に切替素子を配置し、切替素子を動作させることにより第１交点共有領域６１～第６交点共有領域６６のすべてにおいてビニングが可能である。
二種類の菱形を用いたペンローズ（Penrose）タイルの場合でも平面充填が可能であるが、ペンローズタイルには周期的なパターンが現れない。ペンローズタイルのような非周期な平面充填の場合は、駆動や読出しの論理回路が構成できず信号線引き回しもできなくなるので、二次元固体撮像装置を形成することが事実上無理である。しかしながら、周期的なパターンが現れる場合には、正平面充填形以外の形状であっても、タイル貼り充填が可能であれば、それに対応するタップ数も採用可能で、二次元固体撮像装置を構成することが可能になる。
隙間が出来ないようにタイル貼り可能な凸五角形については２０１５年に１５番目が３０年ぶりに発見され、これら以外には存在しないという証明の論文も提出されている。例えば、１５種類の一つとして、図３０及び図３１に示すような五角形による敷き詰めも許容できる。
図３０及び図３１は、不等角五角形をなす仮想画素区画のタイル張りのトポロジを示している。図３１に図３０の拡大図を示すように、各画素は、それぞれ一つのフォトダイオード部ＰＤと、フォトダイオード部ＰＤに接続された五つの転送制御機構を備える。五つの転送制御機構は、それぞれ、第１転送制御機構Ｇ１、第２転送制御機構Ｇ２及び第３転送制御機構Ｇ３並びに第１電荷排出機構ＧＤ１及び第２電荷排出機構ＧＤ２と、第１～第３並びに第１～第２の序数を付して分別されて、三タップ・二排出部型の画素を構成している。第１転送制御機構Ｇ１～第３転送制御機構Ｇ３は、三タップに対応する信号電荷の転送経路、及び転送方向をそれぞれ独立して制御し、第１電荷排出機構ＧＤ１及び第２電荷排出機構ＧＤ２は、背景光（環境光）に起因した電荷等の信号電荷以外の電荷を電源に排出する。
図３１の中央左側に三つの隣接する第１転送制御機構Ｇ１のそれぞれによって囲まれた三角形の同一序数包囲領域を「第１交点共有領域７１」と定義する。第１交点共有領域７１は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第１交点共有領域７１は、図３１に示すように三つの仮想画素区画のそれぞれの第１転送制御機構Ｇ１が位置する頂角を面取りして形成される三角形の領域である。第１交点共有領域７１は、フォトダイオード部ＰＤ(w-1, x+1)、フォトダイオード部ＰＤ（w-1，x-1）、フォトダイオード部ＰＤ（w-3，x）によって囲まれている（w＝１～ｍ5、x＝１～ｎ5：ｍ5，ｎ5はそれぞれ２以上の正の整数。）。
同様に、三つの隣接する第２転送制御機構Ｇ２によって囲まれた三角形の同一序数包囲領域を「第２交点共有領域７２」と定義する。第２交点共有領域７２は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第２交点共有領域７２は、図３１に示すように交点において、三つの仮想画素区画のそれぞれの第２転送制御機構Ｇ２が位置する頂角を面取りして形成される三角形の領域である。第２交点共有領域７２は、フォトダイオード部ＰＤ(w-1, x+1)、フォトダイオード部ＰＤ（w+1，x）、フォトダイオード部ＰＤ（w-1，x-1）によって囲まれている。
次に、四つの隣接する第１電荷排出機構ＧＤ１によって囲まれ四角形の「第３交点共有領域７３」を「第１排出領域」として定義する。第３交点共有領域７３は、四つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第３交点共有領域７３は、図３１に示すように交点において、四つの仮想画素区画のそれぞれの第１電荷排出機構ＧＤ１が位置する頂角を面取りして形成される四角形の領域である。第3交点共有領域７３は、フォトダイオード部ＰＤ(w-1, x+1)、フォトダイオード部ＰＤ（w+1，x）、フォトダイオード部ＰＤ（w+1，x+2）、フォトダイオード部ＰＤ（w，x+3）によって囲まれている。
更に、三つの隣接する第３転送制御機構Ｇ３によって囲まれた三角形の同一序数包囲領域をそれぞれ、「第４交点共有領域７４」とする。第４交点共有領域７４は、三つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第４交点共有領域７４は、図３１に示すように交点において、三つの仮想画素区画のそれぞれの第３転送制御機構Ｇ３が位置する頂角を面取りして形成される三角形の領域である。第４交点共有領域７４は、フォトダイオード部ＰＤ(w-1, x+1)、フォトダイオード部ＰＤ（w，x+3）、フォトダイオード部ＰＤ（w-2，x+3）によって囲まれている。
更に、四つの隣接する第２電荷排出機構ＧＤ２によって囲まれ四角形の「第５交点共有領域７５」を「第２排出領域」として定義する。第５交点共有領域７５は、四つの仮想画素区画の外周が定義する網目の交点を中心とし、交点を共有する敷地である。第５交点共有領域７５は、図３１に示すように交点において、四つの仮想画素区画のそれぞれの第２電荷排出機構ＧＤ２が位置する頂角を面取りして形成される四角形の領域である。第５交点共有領域７５は図３０から分かるように、フォトダイオード部ＰＤ(w-1, x+1)、フォトダイオード部ＰＤ（w+1，x）、フォトダイオード部ＰＤ（w-2，x+3）、フォトダイオード部ＰＤ（w-4，x+2）、フォトダイオード部ＰＤ（w-3，x）によって囲まれている。
第１転送制御機構Ｇ１、第２転送制御機構Ｇ２及び第３転送制御機構Ｇ３並びに第１電荷排出機構ＧＤ１及び第２電荷排出機構ＧＤ２が位置する五つの頂角がそれぞれ面取りされて切り取られるので、不等辺十角形からなるフォトダイオード部ＰＤ(w, x) （w＝１～ｍ5、x＝１～ｎ5：ｍ5，ｎ5はそれぞれ２以上の正の整数。）の外形が定義される。図３１から分かるように、フォトダイオード部ＰＤ(w, x)が占有する不等辺十角形の第１タイルと、第１交点共有領域７１、第２交点共有領域７２及び第４交点共有領域７４が占有する三角形の第２タイルと、第３交点共有領域７３及び第５交点共有領域７５が占有する四角形の第３タイルとの三種類のタイル貼り充填になる。
図３１に示したように、不等角五角形をなす仮想画素区画の場合であっても、第１～第４の実施形態と同様にすべての第１交点共有領域７１、第２交点共有領域７２及び第４交点共有領域７４に切替素子を配置し、切替素子を動作させることにより、第１交点共有領域７１、第２交点共有領域７２及び第４交点共有領域７４のすべてにおいてビニングが可能である。
図３１の説明においては、四つの仮想画素区画により囲まれた第１電荷排出機構ＧＤ１および第２電荷排出機構ＧＤ２で電荷排出機構を持たせたが、これらを対応する四つの仮想画素区画の電荷の個別およびビニング読出しとして用いることも可能である。この場合、加算画素信号を三つの仮想画素区画での加算画素信号と合わせるため、3/4倍すればよい。
本明細書では、図３０及び図３１に示した五角形以外の他の１４種類の五角形によるタイル貼りについては説明を省略する。しかし、図３１に示したのと同様な、三画素加算の組と四画素加算の組それぞれについて、五角形によるタイル貼りでパターンの周期性を持たせることが可能であり、他の１４種類の五角形を用いて固体撮像装置の二次元配列を構成することができる。
図３０及び図３１から理解できるように、数学的に可能とされている１５種類の五角形によるタイル貼りの、それぞれの種類のパターンにおける周期性については、三つの頂角が接する交点共有領域の三画素を組とした場合は、四組を単位とした繰返しが選択可能になる。四つの頂角が接する交点共有領域の四画素を組とした場合は、各組を単位とした繰返しが選択可能になる。
繰返し周期が長く配列方向が斜めになり、駆動や読出しの配線が複雑になるようなパターンの場合は、そのパターンを４５度回転させる等のレイアウトの工夫で、ほぼ水平垂直の配線の配列の選択が可能になる。面積効率の低下を許容するのであれば、画素の二次元配列が完全なタイル貼り充填ではなくてもよく、小さな空き地を設けることにより、水平垂直の配線の配列を実現して固体撮像装置を構成するようにしても構わない。
以上のように、五角形及び六角形では隙間が出来ないようにタイル貼り可能なものが存在するが、七角形以上の凸図形で，隙間が出来ないようにタイル貼り可能なものは存在しないことが幾何数学の分野で知られている。小さな三角形等の隙間が出来ないように、タイル貼り可能な凸六角形について，１９１８年に数学者のカール・オーグスト・ラインハルト（Karl August Reinhardt）が、正六角形以外では３つの凸六角形のタイプを発表しこれ以外の凸六角形は存在しないことを証明している。
一方、すべての平行四辺形は、一種類で平面充填可能である。またすべての三角形は、合同なものを二つ組み合わせることで平行四辺形となる。したがって、すべての三角形は交点に六つの頂角が接するように平面充填可能である。隙間が出来ないように平面敷き詰め可能であれば、交点共有領域が定義できるので、第１～第４の実施形態と同様に交点共有領域でのビニングが可能である。
平行六辺形は、中心を通る直線で合同な二つの五角形に分けられる。このような五角形は図３０から理解できるように、平面敷き詰め可能である。したがって、第１～第４の実施形態では、四タップ型若しくは三タップ・一排出部型の画素を例示して説明したが、画素の構造としては、三タップ・二排出部型、五タップ・一排出部型や六タップ型等でもかまわない。
より一般的な例として、Ｌを３以上の正の整数、仮想画素区画の外形が構成するタイル貼りの網目の交点において、Ｌ個の頂角を有する仮想画素区画の頂角が互いに接する場合を考えてみる。Ｌ個の頂角を有する仮想画素区画のタイル貼りにおいては、三個または四個の頂角がタイル張りの網目の交点で接する。Ｌ個の頂角をそれぞれ切り取って定義されるＬ個の交点共有領域に、それぞれ第１～第４の実施形態で説明したようなＭ＝Ｌ個の低比抵抗領域を配置すれば、Ｍ＝Ｌタップ型の固体撮像装置が実現でき、Ｌ個の頂角の一つに一個の電荷排出部を設ければ、Ｍ＝（Ｌ－１）タップ型の距離撮像用等の固体撮像装置が実現できる。よって、Ｍは２以上の正の整数となる。
しかし、Ｌ個の交点共有領域にＭ＝２Ｌ個の低比抵抗領域をそれぞれ配置すれば、２Ｌタップ型の距離撮像用等の固体撮像装置が実現でき、Ｌ個の頂角の一つに一個の電荷排出部を設ければ、Ｍ＝（２Ｌ－１）タップ型の距離撮像用等の固体撮像装置が実現できる。図３１のように各画素に二個の電荷排出部を設ければ、Ｍ＝２（Ｌ－２）タップ型の距離撮像用等の固体撮像装置が実現できる。同様に、Ｌ個の交点共有領域に３Ｌ個の低比抵抗領域がそれぞれ配置できれば、３Ｌタップ型、（３Ｌ－１）タップ型、３（Ｌ－２）タップ型の距離撮像用等の固体撮像装置が実現できる。
例えば、図２５で仮想画素区画のそれぞれの頂角を１３５度の角度で交わる三辺を有する凹部で切りとり、切りとり部を構成する三辺のそれぞれに一個ずつ電荷検出部を構成する低比抵抗領域を配置すれば、切りとられた各頂角に、それぞれ三個ずつ低比抵抗領域を配置できる。ただし、図２７に示すように各画素がＭ＝３タップ型であっても、各交点共有領域４５ｔ，４６ｔ，４７ｔには、Ｎ＝２Ｍ＝６個の電荷検出部がそれぞれ配置される。一方、図２９に示すように各画素がＭ＝６タップ型であっても、各交点共有領域６１～６６にはＮ＝３個の電荷検出部がそれぞれ配置される。よって、Ｎは３以上の正の整数となる。よって、平面充填形をなす仮想画素区画を構成する多角形の頂角の数Ｌ、タップ数Ｍ、交点共有領域に配置される電荷検出部の数Ｎは、互いに一致している必要はない。
更に、既に述べた第１の実施形態の説明等では、第１導電型をｐ型、第２導電型をｎ型として説明したが、第１導電型をｎ型、第２導電型をｐ型としても、電気的な極性を反対にすれば同様な効果が得られることは容易に理解できるであろう。
以上のとおり、本発明は上記に記載していない様々な実施の形態等を含むとともに、本明の技術的範囲は、上記の説明から妥当な請求の範囲に係る発明特定事項によってのみ定められるものである。
１…画素アレイ部、１１…ＴＯＦ距離撮像システム、１２…光源、１３…結像光学系、１４…固体撮像装置（ＴＯＦ撮像装置）、１５…画像処理回路、１６…被写体、１７…照射光、１８…反射光、２３…水平走査回路、２４…信号処理回路、２５…制御回路、４１～４４，４１ｃ～４４ｃ、４５ｔ～４７ｔ，６１～６６，７１～７５…交点共有領域、４９，１２２，１７１，１７２…単位胞、５１，８１…第１加算領域、５２，８２…第２加算領域、５３，８３…第３加算領域、８４…第４加算領域、１２１…排出領域（第４交点共有領域）

Claims (10)

  1. 光電変換領域、前記光電変換領域から転送された信号電荷をそれぞれ蓄積する複数個の電荷検出部が序数を順に付して配置された、転送経路制御型の画素をそれぞれ有する複数の多角形がそれぞれ仮想画素区画として定義され、該仮想画素区画を画素アレイ部にタイル貼り充填し、
    同一序数を有する前記電荷検出部が位置する前記多角形のそれぞれの頂角が接するように、前記仮想画素区画の外形が構成する網目の交点を中心として、前記頂角をそれぞれ切り取った領域として定義され、それぞれ周期的に配置された複数の交点共有領域と、
    前記仮想画素区画内の残余の領域であって、前記光電変換領域をそれぞれ含む複数のフォトダイオード部に、
    前記タイル貼りのトポロジを再区分けした固体撮像装置であって、
    Ｎを３以上の正の整数として、前記フォトダイオード部と前記交点共有領域のそれぞれの境界部に、同一序数の前記電荷検出部が、Ｎ個配置され、前記交点共有領域のそれぞれが、
    前記電荷検出部のそれぞれに、第１主電極端子を順に接続されたＮ個の切替素子と、
    前記切替素子のそれぞれの第２主電極端子に入力端子を接続した共通の信号読出回路
    を備えることを特徴とする固体撮像装置。
  2. 異なる序数でそれぞれ順に定義される前記交点共有領域の複数個を含むように配置された二次元領域の平面パターンを単位胞とし、該単位胞が、前記画素アレイ部に周期的に敷き詰められて配列されることを特徴とする請求項１に記載の固体撮像装置。
  3. 前記単位胞の配列が、隣接する列で、一仮想画素区画相当分の長さで列方向に互いにずらして繰り返し配置されることを特徴とする請求項２に記載の固体撮像装置。
  4. 前記単位胞には、２×２組の前記交点共有領域が含まれ、
    前記単位胞に含まれる前記交点共有領域の配列が、左右に隣接する前記仮想画素区画間で上下方向に１／２仮想画素区画に相当する長さ分ずれた、平行四辺形の配列であることを特徴とする請求項２に記載の固体撮像装置。
  5. 前記画素が、前記電荷検出部を構成する低比抵抗領域の他に、信号電荷以外の電荷を排出する排出部を構成する低比抵抗領域を更に有し、
    前記電荷検出部を分別する序数に加え、前記排出部の数に相当する数を付加した増大序数によって、複数の前記低比抵抗領域を互いに分別し、
    前記フォトダイオード部と前記交点共有領域のそれぞれの境界部に、前記増大序数が同一の前記低比抵抗領域が前記交点共有領域のそれぞれの周囲を囲んで配置され、
    前記切替素子は、前記増大序数に対応する数だけ前記低比抵抗領域にそれぞれ接続されることを特徴とする請求項１に記載の固体撮像装置。
  6. 異なる前記増大序数でそれぞれ順に定義される前記交点共有領域が、前記増大序数に相当する数で互いに近接するように配置された二次元領域を単位胞とし、該単位胞のパターンが、前記画素アレイ部に周期的に敷き詰められたことを特徴とする請求項５に記載の固体撮像装置。
  7. 前記複数の切替素子と前記共通の信号読出回路を、それぞれ駆動する水平走査回路と、
    前記交点共有領域のそれぞれに配置された複数の前記電荷検出部からの信号を順に個別に読み出すモードと、前記複数の前記電荷検出部からの信号を同時に読み出すモードを切り替えて前記水平走査回路を駆動する制御回路と
    を、前記画素アレイ部の周辺に更に備えることを特徴とする請求項１～４のいずれか１項に記載の固体撮像装置。
  8. 照射光を被写体に対して投影する光源と、
    光電変換領域、前記光電変換領域から転送された信号電荷をそれぞれ蓄積する複数個の電荷検出部が序数を順に付して配置され、前記照射光が前記被写体により反射した反射光が入射する転送経路制御型の画素をそれぞれ有する複数の多角形が、それぞれ仮想画素区画として定義され、該仮想画素区画を画素アレイ部にタイル貼り充填し、同一序数を有する前記電荷検出部が位置する前記多角形のそれぞれの頂角が接するように、前記仮想画素区画の外形が構成する網目の交点を中心として、前記頂角をそれぞれ切り取った領域として定義され、それぞれ周期的に配置された複数の交点共有領域と、前記仮想画素区画内の残余の領域であって、前記光電変換領域をそれぞれ含む複数のフォトダイオード部とに、前記タイル貼りのトポロジを再区分けした固体撮像装置を有し、
    Ｎを３以上の正の整数として、前記フォトダイオード部と前記交点共有領域のそれぞれの境界部に、同一序数の前記電荷検出部が、Ｎ個配置され、前記交点共有領域のそれぞれが、
    前記電荷検出部のそれぞれに、第１主電極端子を順に接続されたＮ個の切替素子と、
    前記切替素子のそれぞれの第２主電極端子に入力端子を接続した共通の信号読出回路
    を備えることを特徴とする撮像システム。
  9. 序数を順に付した複数の電荷検出部が配列された転送経路制御型の画素を有する多角形を仮想画素区画として定義し、複数の前記多角形のそれぞれの頂角が接する交点を中心として、前記頂角をそれぞれ切り取った領域として定義された複数の交点共有領域と、前記交点共有領域によって切り取られた残余の領域である複数のフォトダイオード部とに再区分けした固体撮像装置を用いた撮像方法であって、
    前記交点共有領域のそれぞれにおいて、
    Ｎを３以上の正の整数として、前記フォトダイオード部と前記交点共有領域のそれぞれの境界部にＮ個配置された同一序数の前記電荷検出部から
    Ｎ個の個別の信号を順に読み出すモードと、
    Ｎ個すべての信号を同時に読み出すモード
    を、切り替えて動作させることを特徴とする撮像方法。
  10. 光源から被写体に照射光を投影させるステップと、
    前記照射光が前記被写体により反射した反射光により、前記フォトダイオード部で生成された信号電荷を、互いに独立した転送制御機構を用いて、前記電荷検出部にそれぞれ異なるタイミングで、蓄積させるステップと
    を、前記個別の信号を順に読み出すモードの前に実施することを特徴とする請求項９に記載の撮像方法。
JP2021511167A 2019-03-29 2020-02-05 固体撮像装置、撮像システム及び撮像方法 Active JP7472902B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019065937 2019-03-29
JP2019065937 2019-03-29
PCT/JP2020/004437 WO2020202779A1 (ja) 2019-03-29 2020-02-05 固体撮像装置、撮像システム及び撮像方法

Publications (2)

Publication Number Publication Date
JPWO2020202779A1 JPWO2020202779A1 (ja) 2020-10-08
JP7472902B2 true JP7472902B2 (ja) 2024-04-23

Family

ID=72667888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021511167A Active JP7472902B2 (ja) 2019-03-29 2020-02-05 固体撮像装置、撮像システム及び撮像方法

Country Status (4)

Country Link
US (1) US11871134B2 (ja)
JP (1) JP7472902B2 (ja)
CN (1) CN113614565B (ja)
WO (1) WO2020202779A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220050183A1 (en) * 2020-08-12 2022-02-17 Beijing Voyager Technology Co., Ltd. Intertwined detector array for an optical sensing system
JP2022071539A (ja) * 2020-10-28 2022-05-16 凸版印刷株式会社 距離画像撮像素子及び距離画像撮像装置
KR20220073404A (ko) * 2020-11-26 2022-06-03 삼성전자주식회사 복수의 포토다이오드들을 포함하는 거리 픽셀 및 이를 포함하는 비행 거리 센서
WO2022210330A1 (ja) * 2021-03-31 2022-10-06 パナソニックＩｐマネジメント株式会社 距離測定装置及び固体撮像装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235729B2 (ja) 2003-02-03 2009-03-11 国立大学法人静岡大学 距離画像センサ
WO2017022220A1 (ja) 2015-08-04 2017-02-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2018101187A1 (ja) 2016-11-29 2018-06-07 パナソニックＩｐマネジメント株式会社 距離測定装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4045681B2 (ja) * 1999-01-11 2008-02-13 株式会社島津製作所 放射線検出装置、および、これを備えた放射線撮像装置
CN1225897C (zh) * 2002-08-21 2005-11-02 佳能株式会社 摄像装置
JP4779702B2 (ja) * 2006-02-27 2011-09-28 日本ビクター株式会社 固体撮像素子
CN101796822A (zh) * 2007-09-05 2010-08-04 国立大学法人东北大学 固体摄像元件
CN102057671B (zh) * 2008-06-10 2013-03-13 国立大学法人东北大学 固体摄像元件及其驱动方法
JP5152272B2 (ja) 2010-08-16 2013-02-27 株式会社ニコン 固体撮像素子
JP5664141B2 (ja) 2010-11-08 2015-02-04 ソニー株式会社 固体撮像素子およびカメラシステム
JP5932400B2 (ja) * 2012-03-02 2016-06-08 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
KR102009192B1 (ko) * 2013-02-05 2019-08-09 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6335434B2 (ja) * 2013-04-19 2018-05-30 キヤノン株式会社 撮像装置、その制御方法およびプログラム
KR20150012494A (ko) * 2013-07-25 2015-02-04 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP6141160B2 (ja) * 2013-09-25 2017-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその動作方法、並びに電子機器およびその動作方法
JP6334908B2 (ja) * 2013-12-09 2018-05-30 キヤノン株式会社 撮像装置及びその制御方法、及び撮像素子
CN107888807B (zh) * 2016-09-29 2020-07-24 普里露尼库斯股份有限公司 固体摄像装置、固体摄像装置的驱动方法以及电子设备
KR20200037244A (ko) * 2017-08-18 2020-04-08 소니 주식회사 촬상 소자 및 촬상 장치
KR102606240B1 (ko) 2018-07-09 2023-11-24 삼성전자주식회사 멀티탭 픽셀을 포함하는 이미지 센서
KR102615195B1 (ko) 2018-07-19 2023-12-18 삼성전자주식회사 ToF 기반의 3D 이미지 센서 및 그 이미지 센서를 구비한 전자 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4235729B2 (ja) 2003-02-03 2009-03-11 国立大学法人静岡大学 距離画像センサ
WO2017022220A1 (ja) 2015-08-04 2017-02-09 パナソニックＩｐマネジメント株式会社 固体撮像装置
WO2018101187A1 (ja) 2016-11-29 2018-06-07 パナソニックＩｐマネジメント株式会社 距離測定装置

Also Published As

Publication number Publication date
WO2020202779A1 (ja) 2020-10-08
CN113614565A (zh) 2021-11-05
US20220182569A1 (en) 2022-06-09
US11871134B2 (en) 2024-01-09
JPWO2020202779A1 (ja) 2020-10-08
CN113614565B (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
JP7472902B2 (ja) 固体撮像装置、撮像システム及び撮像方法
JP5635937B2 (ja) 固体撮像装置
TW201541622A (zh) 固態成像裝置，固態成像裝置之製造方法及電子設備
JP5047451B2 (ja) 感度およびビデオインターフェイスとの互換性が向上した、垂直カラー受光器
JP5573978B2 (ja) 固体撮像素子およびその駆動方法
JP2014140020A (ja) 光電変換装置および光電変換装置を有する撮像装置
CN104900667B (zh) 一种基于复合介质栅mosfet的多模态双晶体管光敏探测器
US20190206915A1 (en) Photoelectric conversion element and solid-state image capturing device
JP5485919B2 (ja) 固体撮像装置
US6674094B2 (en) CMOS image sensor
TW201419510A (zh) 放射線偵測元件以及放射線圖像偵測裝置
JP2004128193A (ja) Ｃｍｏｓイメージセンサ
US11885912B2 (en) Sensor device
US9509930B2 (en) Device comprising a set of electromagnetic radiation sensitive detectors and arrangement of a set of such devices
JP2006005711A (ja) Ｃｍｏｓイメージセンサ
JP2013065652A5 (ja)
KR100674908B1 (ko) 필 팩터가 개선된 ｃｍｏｓ 이미지 소자
JP2018033008A5 (ja)
JP2008278477A (ja) 撮像素子
JPWO2018142878A1 (ja) ３次元モーション取得装置、及び３次元モーション取得方法
JP5932400B2 (ja) 距離センサ及び距離画像センサ
WO2022030588A1 (ja) 撮像装置
TWI820463B (zh) 具有垂直轉移閘極和正方形重置以及源極隨耦器佈局之影像感測器及產生電子影像之方法
WO2022085467A1 (ja) センサ装置、センシングモジュール
WO2021125155A1 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230104

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20230523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7472902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150