WO2009113669A1 - アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 - Google Patents

アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 Download PDF

Info

Publication number
WO2009113669A1
WO2009113669A1 PCT/JP2009/054898 JP2009054898W WO2009113669A1 WO 2009113669 A1 WO2009113669 A1 WO 2009113669A1 JP 2009054898 W JP2009054898 W JP 2009054898W WO 2009113669 A1 WO2009113669 A1 WO 2009113669A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring
inspection
scanning
connection
wirings
Prior art date
Application number
PCT/JP2009/054898
Other languages
English (en)
French (fr)
Inventor
谷本和憲
小笠原功
吉田昌弘
河村武彦
滝澤英明
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to EP09719806A priority Critical patent/EP2264689A4/en
Priority to US12/920,857 priority patent/US8653827B2/en
Priority to CN2009801082627A priority patent/CN101965606B/zh
Priority to JP2010502900A priority patent/JP4813621B2/ja
Publication of WO2009113669A1 publication Critical patent/WO2009113669A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G01R31/69—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board of terminals at the end of a cable or a wire harness; of plugs; of sockets, e.g. wall sockets or power sockets in appliances
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Definitions

  • the active matrix substrate according to the present invention may include arbitrary constituent members not shown in the drawings referred to in this specification.
  • the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
  • a third test pad 86 for data wiring is further connected to the third test wiring 85 for data wiring.
  • the data wiring third inspection pad 86 is a pad to which a data inspection signal can be input.
  • the data lines 41 3, 41 6, 41 9, the ⁇ ⁇ ⁇ 41 i it is possible to input the data inspection signal from the third inspection pad 86 for data wirings.
  • an inspection process for inspecting the electrical connection state of the liquid crystal panel 1 is performed before attaching the driver to the terminal arrangement area 5. That is, the inspection step inspects for disconnection / short-circuiting of wirings and pixel defects in the active matrix substrate 2 of the liquid crystal panel 1. Moreover, as a test
  • a control signal for turning on the second switching element 74 is input to the second switching element 74 from the control pad 88. As a result, the second switching element 74 is turned on.
  • the scanning inspection signal is input to only the second connection wirings 64 2 , 64 6 , 64 10 ,... 64 n ⁇ 1 among the plurality of second connection wirings 64, and the second connection wirings 64. 2, 64 6, 64 10, the second connection wiring 64 4 other than ⁇ 64 n-1, 64 8 , 64 12, the ⁇ ⁇ ⁇ 64 n so that the scanning inspection signal is not input.
  • the inspection probe is brought into contact with only the second connection wiring first inspection pad 76 and the inspection probe is not brought into contact with the second connection wiring second inspection pad 78.
  • the present invention is not limited to this. That is, it is needless to say that the present invention can be applied to a CsonGate type liquid crystal panel in which a storage capacitor is formed using adjacent scanning wirings.
  • the CsonGate type liquid crystal panel it is not necessary to form an independent storage capacitor line in the display region. For this reason, the CsonGate type liquid crystal panel can achieve a high aperture ratio.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

　接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、表示品質を向上できるアクティブマトリクス基板を提供する。走査配線（４０）には、一端側に走査信号の入力端を有する第１走査配線と、他端側に走査信号の入力端を有する第２走査配線とを含み、かつ、表示領域（４）には、第１走査配線と第２走査配線とが、１本毎に交互に形成されている。アクティブマトリクス基板（２）は、複数の第１接続配線（６１）のそれぞれと交差する第１検査配線（７０）および第２検査配線（７２）と、複数の第２接続配線（６４）のそれぞれと交差する第３検査配線（７５）および第４検査配線（７７）とを備え、第１～４検査配線（７０，７２，７５，７７）は、端子配置領域（５）および表示領域（４）以外の額縁配線領域（６）に形成される。

Description

アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
　本発明は、一端側に走査信号の入力端を有する複数の第１走査配線と、他端側に走査信号の入力端を有する複数の第２走査配線とが、１本毎に交互に、かつ互いに平行となるように形成されており、複数のデータ配線が、複数の第１走査配線および複数の第２走査配線と交差するよう、かつ互いに平行に形成された表示領域を有するアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法に関する。
　近年、携帯電話、ＰＤＡ、カーナビゲーションシステム、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラ等の各種の電子機器において、液晶パネルが幅広く用いられている。液晶パネルは、薄くて軽量であり、消費電力が少ないという長所がある。このような液晶パネルに、ドライバを実装する方式として、液晶材料を挟んで対向する一対の基板の一方の基板（例えば、アクティブマトリクス基板）にドライバを直接実装する方式、いわゆるＣＯＧ（Chip On Glass）方式が知られている（例えば、特許文献１～５参照）。このＣＯＧ方式を用いることにより、液晶パネルの薄型化、小型化、軽量化、配線間および端子間の高精細化を実現することができる。特に、近年では、小型で高精細な液晶パネルが望まれており、表示領域外に形成された配線の断線・短絡が発生する確率が高くなってきている。すなわち、実装工程において、不良な液晶パネルにドライバを実装することは、部材コストや作業コストのロスとなるため、液晶パネルの製造時等の検査工程において、アクティブマトリクス基板上の配線の断線・短絡の検査が重要となってきている。
　図１４は、従来から採用されているＣＯＧ方式の液晶パネル１００の概略構成を示す平面図である（例えば、特許文献６参照）。図１４に示すように、液晶パネル１００は、アクティブマトリクス基板２００と、アクティブマトリクス基板２００に対向する対向基板３００とを備えている。なお、アクティブマトリクス基板２００と対向基板３００との間には、図示しない液晶材料が狭持されている。
　アクティブマトリクス基板２００は、表示領域２０１と、端子配置領域２０２と、表示領域２０１の外側にあって、かつ表示領域２０１を囲む額縁配線領域２０３とを有している。なお、以下では、液晶パネル１００の１辺を第１辺Ｓ１（図３上では下辺）とし、この第１辺Ｓ１を挟んで左右の辺を各々第２辺Ｓ２、第３辺Ｓ３とし、第１辺Ｓ１に対向する辺を第４辺Ｓ４とする。
　表示領域２０１には、複数の走査配線２０４と、複数のデータ配線２０５と、複数の蓄積容量配線２０６とが形成されている。ここで、第４辺Ｓ４側（図１４上では上側）の表
示領域２０１に形成された複数の走査配線（以下、「上側走査配線」と称する）２０４には、一端側に走査信号の入力端２０７をそれぞれ有している。また、第１辺Ｓ１側（図１
４上では下側）の表示領域２０１に形成された複数の走査配線（以下、「下側走査配線」と称する）２０４には、他端側に走査信号の入力端２０８をそれぞれ有している。さらに、複数のデータ配線２０５には、一端側にデータ信号の入力端２０９をそれぞれ有している。
　端子配置領域２０２には、複数の走査端子２１０と複数のデータ端子２１１とが配置されている。
　額縁配線領域２０３には、上側走査配線２０４の走査信号の入力端２０７と走査端子２１０とを接続する複数の第１接続配線２１２と、下側走査配線２０４の走査信号の入力端２０８と走査端子２１０とを接続する複数の第２接続配線２１３と、データ配線２０５のデータ信号の入力端２０９とデータ端子２１１とを接続する複数の第３接続配線２１４とが形成されている。
　また、額縁配線領域２０３には、上側走査配線２０４および第１接続配線２１２が断線しているか否かを検査するための上側断線検査配線２１５と、当該上側断線検査配線２１５に接続された上側断線検査パッド２１６とが形成されている。これにより、上側走査配線２０４および第１接続配線２１２の断線を液晶パネル１００上で検出することが可能となる。また、額縁配線領域２０３には、下側走査配線２０４および第２接続配線２１３が断線しているか否かを検査するための下側断線検査配線２１７と、当該下側断線検査配線２１７に接続された下側断線検査パッド２１８とが形成されている。これにより、下側走査配線２０４および第２接続配線２１３の断線を液晶パネル１００上で検出することが可能となる。
　また、額縁配線領域２０３には、複数の第１スイッチング素子２１９と、複数の第１スイッチング素子２１９へオン／オフ制御信号を入力可能な第１スイッチング素子制御配線２２０と、奇数番目の上側走査配線２０４および奇数番目の第１接続配線２１２が短絡しているか否かを検査するための第１上側短絡検査配線２２１と、偶数番目の上側走査配線２０４および偶数番目の第１接続配線２１２が短絡しているか否かを検査するための第２上側短絡検査配線２２２とが形成されている。ここで、第１スイッチング素子制御配線２２０には、制御パッド２２３が接続されている。また、第１上側短絡検査配線２２１には、第１上側短絡検査パッド２２４が接続されている。さらに、第２上側短絡検査配線２２２には、第２上側短絡検査パッド２２５が接続されている。これにより、上側走査配線２０４および第１接続配線２１２の短絡を液晶パネル１００上で検出することが可能となる。
　また、額縁配線領域２０３には、複数の第２スイッチング素子２２６と、複数の第２スイッチング素子２２６へオン／オフ制御信号を入力可能な第２スイッチング素子制御配線２２７と、奇数番目の下側走査配線２０４および奇数番目の第２接続配線２１３が短絡しているか否かを検査するための第１下側短絡検査配線２２８と、偶数番目の下側走査配線２０４および偶数番目の第２接続配線２１３が短絡しているか否かを検査するための第２下側短絡検査配線２２９とが形成されている。ここで、第２スイッチング素子制御配線２２７には、制御パッド２３０が接続されている。また、第１下側短絡検査配線２２８には、第１下側短絡検査パッド２３１が接続されている。さらに、第２下側短絡検査配線２２９には、第２下側短絡検査パッド２３２が接続されている。これにより、下側走査配線２０４および第２接続配線２１３の短絡を液晶パネル１００上で検出することが可能となる。
　さらに、額縁配線領域２０３には、複数の第３スイッチング素子２３３と、複数の第３スイッチング素子２３１へオン／オフ制御信号を入力可能な第３スイッチング素子制御配線２３４と、Ｒ（赤）用のデータ配線２０５が断線・短絡しているか否かを検査するための第１データ検査配線２３５と、Ｇ（緑）用のデータ配線２０５が断線・短絡しているか否かを検査するための第２データ検査配線２３６と、Ｂ（青）用のデータ配線２０５が断線・短絡しているか否かを検査するための第３データ検査配線２３７とが形成されている。ここで、第３スイッチング素子制御配線２３４には、制御パッド２３８が接続されている。また、第１データ検査配線２３５には、第１データ検査パッド２３９が接続されている。また、第２データ検査配線２３６には、第２データ検査パッド２４０が接続されている。さらに、第３データ検査配線２３７には、第３データ検査パッド２４１が接続されている。これにより、データ配線２０５の断線・短絡を液晶パネル１００上で検出することが可能となる。
　以上のように、液晶パネル１００の製造時等の検査工程において、アクティブマトリクス基板２００における配線の断線・短絡の検査を行うことが可能となる。
　ところで、近年、携帯電話、ＰＤＡ、ＰＨＳ等の小型の電子機器用に用いられる液晶パネルは、表示画面の縦横の画素数が１６０×１２０個のＱＱＶＧＡ（Quarter Quarter Video Graphics Array）や、表示画面の縦横の画素数が１７６×１４４個のＱＣＩＦ（Quarter Common Intermediate Format）から表示画面の縦横の画素数が３２０×２４０個のＱＶＧＡ（Quarter Video Graphics Array）、さらには表示画面の縦横の画素数が６４０×４８０個のＶＧＡ（Video Graphics Array）へ移行しつつある。これに伴い、上記の液晶パネル１００の端子配置領域２０２に配置されるべき走査端子２１０およびデータ端子２１１の数が増加することになる。しかしながら、液晶パネル１００の薄型化、小型化、軽量化、低コスト化の要請に応えるためには、従来の端子配置領域２０２を拡張することなく、端子配置領域２０２に配置されるべき走査端子２１０およびデータ端子２１１の数を増加する必要がある。この結果、端子配置領域２０２に配置されるべき端子間の間隔は近年益々狭くなりつつある。
　ここで、上記の液晶パネル１００では、下側走査配線２０４および第２接続配線２１３の短絡を液晶パネル１００上で検出するために、図１４のＥの部分において、第２スイッチング素子制御配線２２７と、第１下側短絡検査配線２２８と、第２下側短絡検査配線２２９とを端子配置領域２０２に形成する必要があった。すなわち、下側走査配線２０４および第２接続配線２１３の短絡を検査するための少なくとも３本の配線２２７～２２９を端子配置領域２０２に形成する必要があった。しかしながら、端子配置領域２０２に配置されるべき端子間の間隔が狭くなりつつある近年において、３本の配線２２７～２２９を端子配置領域２０２に形成することは難しくなってきている。そこで、３本の配線２２７～２２９を端子配置領域２０２に形成しないようにするために、図１５に示す液晶パネル１００ａ、あるいは図１６に示す液晶パネル１００ｂが考えられている。
　図１５に示す液晶パネル１００ａでは、図１４に示す液晶パネル１００と比較して、３本の配線２２７～２２９を第１接続配線２１２よりも外側（第３辺Ｓ３側）の額縁配線領域２０３に形成している。これにより、３本の配線２２７～２２９を端子配置領域２０２に形成しないようにすることができる。また、図１６に示す液晶パネル１００ｂでは、図１４に示す液晶パネル１００と比較して、３本の配線２２７～２２９を直接第１辺Ｓ１側へ引き出す代わりに、３本の配線２２７～２２９を一旦第４辺Ｓ４側へ引き出し、そして第１辺Ｓ１側へ引き戻すようにしている。これにより、図４に示す液晶パネル１００ａと同様に、３本の配線２２７～２２９を端子配置領域２０２に形成しないようにすることができる。
　しかしながら、図１５に示す液晶パネル１００ａでは、３本の配線２２７～２２９を第１接続配線２１２よりも外側の額縁配線領域２０３に形成しているので、下側走査配線２０４の一端側から第３辺Ｓ３側へ引き出された引出配線２４２が額縁配線領域２０３に新たに形成されることになる。このため、図１５に示すように、第１接続配線２１２と引出配線２４２とが交差部分Ａで交差するようになる。第１接続配線２１２と引出配線２４２とが交差部分Ａで交差するので、当該交差部分Ａには静電容量が生じることになる。このとき、第１接続配線２１２のうちの一本に注目した場合、下側走査配線２０４に接続された全ての引出配線２４２と交差し、それぞれ静電容量を形成する。逆に、下側走査線２０４に接続された引出配線２４２のうちの一本に注目した場合、第１接続配線２１２の全てと交差し、それぞれ静電容量を形成する。これにより、上側走査線２０４においても、下側走査線２０４においても、負荷が大きくなるので、走査信号が、走査期間中に所望する電位に到達しなかったり、所望する電位に到達している期間が短くなったりする。そのため、絵素にデータ信号を十分に充電することができないので、表示品位が低下する。
　さらに、上側走査線２０４の本数と、下側走査線２０４の本数が異なる場合、上側走査線２０４にかかる負荷と、下側走査線２０４にかかる負荷が異なる。このため、上側走査配線２０４の到達電位と、下側走査配線２０４の到達電位とが異なるようになる。そのため、上側走査配線２０４に対応する絵素の充電率と、下側走査配線２０４に対応する絵素の充電率とが異なるようになる。すなわち、本数が少ない側の走査配線２０４に対応する絵素は、本数が多い側の走査配線２０４に対応する絵素と比較して、データ配線２０５からのデータ信号が充電され難くなる。この結果、図４に示す液晶パネル１００ａが電子機器に組み込まれた場合に、当該電子機器の表示画面には、当該表示画面の上下で輝度が異なる画像が表示されることになる。つまり、液晶パネル１００ａの表示品質は低下する。
　また、図１６に示す液晶パネル１００ｂでは、３本の配線２２７～２２９を一旦第４辺Ｓ４側へ引き出し、そして第１辺Ｓ１側へ引き戻すようにして３本の配線２２７～２２９を額縁配線領域２０３に形成している。このため、図１６に示すように、第１接続配線２１２と３本の配線２２７～２２９とが交差部分Ｂで交差するようになる。これに対して、第２接続配線２１３はどの配線とも交差していない。このため、上側走査配線２０４の到達電位と、下側走査配線２０４の到達電位とが異なるようになる。この結果、図１５に示す液晶パネル１００ａと同様に、図１６に示す液晶パネル１００ｂが電子機器に組み込まれた場合に、当該電子機器の表示画面には、当該表示画面の上下で輝度が異なる画像が表示されることになる。つまり、上記の液晶パネル１００ａと同様に、液晶パネル１００ｂの表示品質は低下する。
特開２００３－１７２９４４号公報 特開２００５－３０１３０８号公報 特開２００３－２４１２１７号公報 特開２００４－３２５９５６号公報 特開２００５－２４１９８８号公報 国際公開第２００８／０１５８０８号パンフレット
　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法を提供することにある。
　上記目的を達成するために本発明におけるアクティブマトリクス基板は、表示領域に互いに平行に形成された複数の走査配線と、前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、端子配置領域に配置された複数の走査端子および複数のデータ端子とを備えたアクティブマトリクス基板において、前記複数の走査配線には、一端側に走査信号の入力端を有する複数の第１走査配線と、他端側に走査信号の入力端を有する複数の第２走査配線とを含み、かつ、前記表示領域には、前記第１走査配線と前記第２走査配線とが、１本毎に交互に形成されており、前記アクティブマトリクス基板は、前記第１走査配線の走査信号の入力端と前記走査端子とを接続する複数の第１接続配線と、前記第２走査配線の走査信号の入力端と前記走査端子とを接続する複数の第２接続配線と、前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第３接続配線と、前記複数の第１接続配線のそれぞれに接続された第１スイッチング素子と、前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうちで互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第１検査配線と、前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうち前記第１検査配線が接続されておらずかつ互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第２検査配線と、前記複数の第２接続配線のそれぞれに接続された複数の第２スイッチング素子と、前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうちで互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第３検査配線と、前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうち前記第３検査配線が接続されておらずかつ互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第４検査配線とを備え、前記第１検査配線、前記第２検査配線、前記第３検査配線、および前記第４検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されている。
　本発明のアクティブマトリクス基板によれば、複数の第１スイッチング素子、第１検査配線、および第２検査配線を備えているので、隣接する第１接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接する第１接続配線間の短絡が検出できる。すなわち、第１検査配線および第２検査配線は、第１接続配線間の短絡を検査するための検査配線である。また、本発明のアクティブマトリクス基板によれば、複数の第２スイッチング素子、第３検査配線、および第４検査配線を備えているので、隣接する第２接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接する第２接続配線間の短絡が検出できる。すなわち、第３検査配線および第４検査配線は、第２接続配線間の短絡を検査するための検査配線である。
　また、第１検査配線と第２検査配線とは、複数の第１接続配線のそれぞれと交差している。また、第３検査配線と第４検査配線とは、複数の第２接続配線のそれぞれと交差している。このように、複数の第１接続配線および複数の第２接続配線ともに、同じ本数の検査配線が交差しているので、第１接続配線にかかる負荷と、第２接続配線にかかる負荷とは等しくなる。このため、第１接続配線に接続された第１走査配線の到達電位と、第２接続配線に接続された第２走査配線の到達電位とは同一となる。そのため、本発明のアクティブマトリクス基板が表示装置に組み込まれた場合に、当該表示装置の表示画面には、輝度が均一な画像が表示されることになる。また、第１～４検査配線は、端子配置領域および表示領域以外の額縁配線領域に形成されている。この結果、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板を実現することができる。
　以上のように、上記のアクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の検査方法は、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるという効果を奏する。
図１は、本実施形態に係る液晶パネルの概略構成を示す平面図である。 図２は、本実施形態に係る他の液晶パネルの概略構成を示す平面図である。 図３Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。 図３Ｂは、図３Ａ中に示した切断線ａ－ａ’に沿って切断した断面図である。 図４Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。 図４Ｂは、図４Ａ中に示した切断線ｂ－ｂ’に沿って切断した断面図である。 図５Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。 図５Ｂは、図５Ａ中に示した切断線ｃ－ｃ’に沿って切断した断面図である。 図６は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図７は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図８は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図９は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図１０は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図１１は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図１２は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図１３は、第２接続配線用第１検査配線と、第２接続配線用第２検査配線と、第２スイッチング素子との配置関係を説明するための図である。 図１４は、従来の液晶パネルの概略構成を示す平面図である。 図１５は、従来の他の液晶パネルの概略構成を示す平面図である。 図１６は、従来の他の液晶パネルの概略構成を示す平面図である。
　本発明の一実施形態にかかるアクティブマトリクス基板は、表示領域に互いに平行に形成された複数の走査配線と、前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、端子配置領域に配置された複数の走査端子および複数のデータ端子とを備える。前記複数の走査配線は、一端側に走査信号の入力端を有する複数の第１走査配線と、他端側に走査信号の入力端を有する複数の第２走査配線とを含む。前記表示領域には、前記第１走査配線と前記第２走査配線とが、１本毎に交互に形成されている。前記アクティブマトリクス基板は、前記第１走査配線の走査信号の入力端と前記走査端子とを接続する複数の第１接続配線と、前記第２走査配線の走査信号の入力端と前記走査端子とを接続する複数の第２接続配線と、前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第３接続配線と、前記複数の第１接続配線のそれぞれに接続された第１スイッチング素子とを有する。前記アクティブマトリクス基板は、さらに、前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうちで互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第１検査配線と、前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうち前記第１検査配線が接続されておらずかつ互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第２検査配線と、前記複数の第２接続配線のそれぞれに接続された複数の第２スイッチング素子と、前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうちで互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第３検査配線と、前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうち前記第３検査配線が接続されておらずかつ互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第４検査配線とを備えている。前記第１検査配線、前記第２検査配線、前記第３検査配線、および前記第４検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されている。
　上記した本実施形態にかかるアクティブマトリクス基板においては、前記複数の第１スイッチング素子は、前記第１走査配線の走査信号の入力端の近傍の額縁配線領域に形成されており、前記複数の第２スイッチング素子は、前記第２走査配線の走査信号の入力端の近傍の額縁配線領域に形成されている態様とするのが好ましい。
　ここで、仮に、上記とは逆に、第１スイッチング素子が、第１走査配線の走査信号の末端側（すなわち、第１走査配線の他端側）の近傍の額縁配線領域に形成されており、かつ、第２スイッチング素子が、第２走査配線の走査信号の末端側（すなわち、第２走査配線の一端側）の近傍の額縁配線領域に形成されている場合を考える。この場合、第１スイッチング素子と走査信号の末端側とを接続するための第１引出配線を額縁配線領域に新たに形成する必要がある。また、第２スイッチング素子と走査信号の末端側とを接続するための第２引出配線を額縁配線領域に新たに形成する必要がある。すなわち、第１引出配線が額縁配線領域に新たに形成されるので、第１引出配線と第２接続配線との間で短絡が生じ易くなる。また、第２引出配線が額縁配線領域に新たに形成されるので、第２引出配線と第１接続配線との間で短絡が生じ易くなる。さらに、第１引出配線および第２引出配線が額縁配線領域に新たに形成されるので、他の配線を額縁配線領域に形成するためのスペースが狭くなる。また、蓄積容量幹配線が額縁配線領域に形成されていれば、蓄積容量幹配線と第１引出配線、および、蓄積容量幹配線と第２引出配線とが交差することになる。蓄積容量幹配線と第１引出配線とが交差するので、第１走査配線には大きな負荷がかかる。また、蓄積容量幹配線と第２引出配線とが交差するので、第２走査配線には大きな負荷がかかる。つまり、走査配線に大きな負荷がかかるので、走査配線に入力される走査信号が遅延する。走査信号が遅延するので、データ配線からのデータ信号が蓄積容量に充電され難くなる。この結果、このようなアクティブマトリクス基板が表示装置に組み込まれた場合に、当該表示装置の表示画面には、例えば、所望の輝度が得られない画像が表示されることになる。
　これに対して、本実施形態にかかるアクティブマトリクス基板では、複数の第１スイッチング素子が、第１走査配線の走査信号の入力端の近傍の額縁配線領域に形成されており、かつ、複数の第２スイッチング素子が、第２走査配線の走査信号の入力端の近傍の額縁配線領域に形成されているので、上記の第１引出配線および第２引出配線を額縁配線領域に形成しなくともよい。そのため、本実施形態に係るアクティブマトリクス基板では、上述したような問題は生じない。この結果、表示品質が向上するとともに、歩留まりが向上するアクティブマトリクス基板を実現することができる。
　上記本実施形態にかかるアクティブマトリクス基板においては、前記第１検査配線と前記第２検査配線とは互いに隣接しており、前記第３検査配線と前記第４検査配線とは互いに隣接しており、前記複数の第１スイッチング素子のうち少なくとも１つが、前記第１検査配線と前記第２検査配線との間に配置されており、前記複数の第２スイッチング素子のうち少なくとも１つが、前記第３検査配線と前記第４検査配線との間に配置されている態様とするのが好ましい。特に、前記複数の第１スイッチング素子の全てが、前記第１検査配線と前記第２検査配線との間に配置されており、前記複数の第２スイッチング素子の全てが、前記第３検査配線と前記第４検査配線との間に配置されている態様とするのが好ましい。これにより、製造上の不良発生率を抑制することができ、アクティブマトリクス基板の小型化を実現することができる。
　上記本実施形態にかかるアクティブマトリクス基板においては、前記第１検査配線と前記第２検査配線との間には、前記第１スイッチング素子のオン／オフを制御する制御信号を入力可能な制御配線が形成されており、前記第１スイッチング素子は、前記制御配線を挟んで両側に配置され、前記第３検査配線と前記第４検査配線との間には、前記第２スイッチング素子のオン／オフを制御する制御信号を入力可能な制御配線が形成されており、前記第２スイッチング素子は、前記制御配線を挟んで両側に配置されている態様とするのが好ましい。特に、前記第１スイッチング素子は、前記制御配線を挟んで左右交互に配置され、前記第２スイッチング素子は、前記制御配線を挟んで左右交互に配置されている態様とするのが好ましい。これにより、製造上の不良発生率を抑制することができ、アクティブマトリクス基板の小型化を実現することができる。
　上記本実施形態にかかるアクティブマトリクス基板においては、前記複数の第１接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第１延長配線と、前記複数の第１延長配線のそれぞれと接続され、かつ検査信号を入力可能な第５検査配線と、前記複数の第２接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第２延長配線と、前記複数の第２延長配線のそれぞれと接続され、かつ検査信号を入力可能な第６検査配線とをさらに備える態様とするのが好ましい。
　上記の構成によれば、第５検査配線から第１延長配線および走査端子を介して、第１接続配線および第１走査配線へ、検査信号を入力可能である。また、第６検査配線から第２延長配線および走査端子を介して、第２接続配線および第２走査配線へ、検査信号を入力可能である。ところで、アクティブマトリクス基板の配線に静電気が帯電すると、短絡や断線を伴う放電が起こる恐れがある。これに対して、本実施形態に係るアクティブマトリクス基板では、第５検査配線には、複数の走査端子から個々に延長する第１延長配線がそれぞれ接続されており、かつ、第６検査配線には、複数の走査端子から個々に延長する第２延長配線がそれぞれ接続されている。このため、アクティブマトリクス基板にて発生する静電気を第５検査配線および第６検査配線から除去または分散できる。そのため、静電気によるアクティブマトリクス基板の不良の発生を抑制できる。この結果、歩留まりが向上するアクティブマトリクス基板を実現することができる。
　上記本実施形態にかかるアクティブマトリクス基板においては、前記データ配線は、一端側にデータ信号の入力端を有し、前記データ配線の他端側に接続された複数の第３スイッチング素子と、前記複数の第３スイッチング素子のうちで互いに隣接しない第３スイッチング素子へ検査信号を入力可能な第７検査配線と、前記複数の第３スイッチング素子のうち前記第７検査配線が接続されておらずかつ互いに隣接しない第３スイッチング素子へ検査信号を入力可能な第８検査配線とをさらに備える態様とするのが好ましい。
　上記の構成によれば、複数の第３スイッチング素子、第７検査配線、および第８検査配線を備えているので、隣接するデータ配線および隣接する第３接続配線の各々には互いに異なる検査信号を入力することが可能となる。これにより、製造時等の検査工程において、隣接するデータ配線間および隣接する第３接続配線間の短絡が検出できる。
　また、上記のいずれかの構成にかかるアクティブマトリクス基板を備えた表示装置も、本発明の一実施形態である。この表示装置は、例えば液晶表示装置として実施することができる。
　また、上記目的を達成するために本発明の一実施形態におけるアクティブマトリクス基板または表示装置の検査方法は、前記第１スイッチング素子をオン状態としながら、前記第１検査配線および前記第２検査配線に互いに独立した検査信号を入力することにより、前記第１接続配線の検査を行う工程と、前記第２スイッチング素子をオン状態としながら、前記第３検査配線および前記第４検査配線に互いに独立した検査信号を入力することにより、前記第２接続配線の検査を行う工程とを含む。
　上記の検査方法によれば、第１スイッチング素子をオン状態としながら、第１検査配線および第２検査配線に互いに独立した検査信号を入力することにより、少なくとも、第１接続配線の短絡が検出できる。また、第２スイッチング素子をオン状態としながら、第３検査配線および第４検査配線に互いに独立した検査信号を入力することにより、少なくとも、第２接続配線の短絡が検出できる。なお、第１接続配線の検査を行う工程は、第２接続配線の検査を行う工程の前であってもよいし、後であってもよい。
　さらに、上記の検査方法は、前記第５検査配線から検査信号を入力することにより、前記第１走査配線の検査を行う工程と、前記第６検査配線から検査信号を入力することにより、前記第２走査配線の検査を行う工程と、前記第３スイッチング素子をオン状態としながら、前記第７検査配線および前記第８検査配線に互いに独立した検査信号を入力することにより、前記データ配線の検査を行う工程と、前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、前記第１スイッチング素子をオン状態としながら、前記第１検査配線および前記第２検査配線に互いに独立した検査信号を入力することにより、前記第１接続配線の検査を行う工程と、前記第２スイッチング素子をオン状態としながら、前記第３検査配線および前記第４検査配線に互いに独立した検査信号を入力することにより、前記第２接続配線の検査を行う工程とを含む。
　この検査方法によれば、第５検査配線から検査信号を入力することにより、少なくとも、第１走査配線の断線が検出できる。また、第６検査配線から検査信号を入力することにより、少なくとも、第２走査配線の断線が検出できる。また、第３スイッチング素子をオン状態としながら、第７検査配線および第８検査配線に互いに独立した検査信号を入力することにより、データ配線の短絡・断線が検出できる。そして、切断する工程において、複数の第１延長配線および複数の第２延長配線を切断することにより、第５検査配線および第６検査配線によって電気的に接続されていた走査端子が、電気的に切り離される。そして、第１スイッチング素子をオン状態としながら、第１検査配線および第２検査配線に互いに独立した検査信号を入力することにより、少なくとも、第１接続配線の短絡が検出できる。また、第２スイッチング素子をオン状態としながら、第３検査配線および第４検査配線に互いに独立した検査信号を入力することにより、少なくとも、第２接続配線の短絡が検出できる。
　以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。ただし、以下で参照する各図は、説明の便宜上、本発明の一実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係るアクティブマトリクス基板は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
　図１は、本実施形態に係る液晶パネル１の概略構成を示す平面図である。図１に示すように、液晶パネル１は、アクティブマトリクス基板２と、アクティブマトリクス基板２に対向する対向基板３とを備えている。アクティブマトリクス基板２と対向基板３との間には、図示しない液晶材料が狭持されている。なお、本実施形態に係る対向基板３には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタと、これらのカラーフィルタ間の光漏れを防止するブラックマトリクスとを含むカラーフィルタ層が形成されている。また、カラーフィルタ層の上には、共通電極が形成されている。
　ここで、本実施形態に係る液晶パネル１は、例えば、携帯電話、ＰＤＡ（Personal Digital Assistant）、ＰＨＳ（Personal Handy-phone System）、ＨＨＴ（Hand Held Terminal）等の携帯端末用の電子機器に用いられる。また、本実施形態に係る液晶パネル１は、携帯端末用の電子機器以外に、ゲーム端末、カーナビゲーションシステム、パーソナルコンピュータ、テレビ、ビデオカメラ、デジタルカメラ等の電子機器にも用いられる。ここで、液晶パネル１を備えた電子機器が、本発明に係る液晶表示装置の一実施形態となる。なお、本実施形態に係るアクティブマトリクス基板２を電界放出ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ等の、液晶パネル１以外のパネル（表示装置）に設けるようにしてもよい。
　アクティブマトリクス基板２は、表示領域４と、端子配置領域５と、表示領域４の外側にあって、かつ表示領域４を囲む額縁配線領域６とを有している。なお、以下では、液晶パネル１の１辺を第１辺Ｓ１（図１では、下辺）とし、この第１辺Ｓ１を挟んで左右の辺を各々第２辺Ｓ２、第３辺Ｓ３とし、第１辺Ｓ１に対向する辺を第４辺Ｓ４とする。
　ここで、図１に示すように、アクティブマトリクス基板２の第２辺Ｓ２（第３辺Ｓ３）の長さＨは、対向基板３の第２辺Ｓ２（第３辺Ｓ３）の長さＬよりも長い。このため、アクティブマトリクス基板２と対向基板３とが図示しない液晶材料を介して互いに貼り合わされた場合に、アクティブマトリクス基板２の端子配置領域５は、対向基板３よりも第１辺Ｓ１側に位置することとなる。
　表示領域４には、複数の第１走査配線４０１、４０３、４０５、・・・４０ｍと、複数の第２走査配線４０２、４０４、４０６、・・・４０ｎと、複数のデータ配線４１１、４１２、４１３、・・・４１ｉと、複数の蓄積容量配線４２１、４２２、４２３、・・・４２ｋとが形成されている。ここで、第１走査配線４０１、４０３、４０５、・・・４０ｍには、一端側に走査信号の入力端４３１、４３３、４３５、・・・４３ｍをそれぞれ有している。また、第２走査配線４０２、４０４、４０６、・・・４０ｎには、他端側に走査信号の入力端４３２、４３４、４３６、・・・４３ｎをそれぞれ有している。さらに、データ配線４１１、４１２、４１３、・・・４１ｉには、一端側にデータ信号の入力端４４１、４４２、４４３、・・・４４ｉをそれぞれ有している。なお、図１では、データ配線４１１、４１２、４１３、・・・４１ｉを単に４１とし、かつデータ信号の入力端４４１、４４２、４４３、・・・４４ｉを単に４４として表している。
　なお、以下では、個々の配線やスイッチング素子を区別する必要のある場合にのみ、例えば、データ配線４１１のように、それぞれを区別するための小数字を付して説明し、特に区別する必要がない場合、あるいは、総称する場合には、例えば、データ配線４１のように、小数字を付さずに説明する。
　ここで、本実施形態においては、第１走査配線４０１、４０３、４０５、・・・４０ｍと、第２走査配線４０２、４０４、４０６、・・・４０ｎとは、１本毎に交互に、かつ互いに平行となるように表示領域４に形成されている。また、蓄積容量配線４２１、４２２、４２３、・・・４２ｋは、走査配線４０に平行となるように表示領域４に形成されている。すなわち、表示領域４には、第４辺Ｓ４側から第１辺Ｓ１側に向かって、第１走査配線４０１、蓄積容量配線４２１、第２走査配線４０２、蓄積容量配線４２２、第１走査配線４０３、蓄積容量配線４２３、第２走査配線４０４、・・・となるように、走査配線４０および蓄積容量配線４２が形成されている。また、データ配線４１１、４１２、４１３、・・・４１ｉは、走査配線４０および蓄積容量配線４２と交差するよう、かつ互いに平行に表示領域４に形成されている。本実施形態においては、データ配線４０は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）毎に表示領域４に形成されている。但し、モノクロ用の液晶パネル１の場合には、これに限定されない。
　なお、走査配線４０とデータ配線４１との交差部分には、図示しないＴＦＴ（Thin Film Transistor）やＭＩＭ（Metal Insulator Metal）等のスイッチング素子、および、このスイッチング素子に接続される図示しない絵素電極（Ｒ、Ｇ、またはＢ）等が形成されている。さらに、蓄積容量配線４２は、スイッチング素子に接続された電極を蓄積容量対向電極として、図示しない蓄積容量を形成している。
　端子配置領域５は、アクティブマトリクス基板２において、複数の走査端子５１および複数のデータ端子５２が配置された領域である。ドライバ、またはドライバが設けられたフレキシブル配線基板が、端子配置領域５において走査端子５１およびデータ端子５２と電気的に接続される。このため、走査端子５１は、ドライバから走査信号が入力可能な端子となる。また、データ端子５２は、ドライバからデータ信号が入力可能な端子となる。なお、ドライバは、ＣＯＧ（Chip On Glass）方式にて端子配置領域５に接続することが可能である。また、ドライバが設けられたフレキシブル配線基板は、ＴＣＰ（Tape Carrier Package）方式にて端子配置領域５に接続することが可能である。なお、接続する方式については、ここでは特に限定されない。
　なお、図１では、端子配置領域５に、１個のドライバを配置することが可能な例を示しているが、これに限定されない。例えば、アクティブマトリクス基板２上に端子配置領域５を複数設けることにより、複数の端子配置領域５のそれぞれに、複数のドライバをそれぞれ配置することが可能なようにしてもよい。
　額縁配線領域６には、第１走査配線４０１、４０３、４０５、・・・４０ｍの一端側に有する走査信号の入力端４３１、４３３、４３５、・・・４３ｍと、走査端子５１とを接続する複数の第１接続配線６１１、６１３、６１５、・・・６１ｍが形成されている。すなわち、第１接続配線６１は、走査信号の入力端４３１、４３３、４３５、・・・４３ｍから第３辺Ｓ３側に引き出され、第３辺Ｓ３に沿って額縁配線領域６に形成され、そして複数の走査端子５１へ接続される。なお、図１では、第１接続配線６１１、６１３、６１５、・・・６１ｍを単に６１として表している。
　ここで、第１接続配線６１が接続された複数の走査端子５１には、当該複数の走査端子５１のそれぞれから第１辺Ｓ１側へ延長する複数の第１延長配線５３が接続されている。また、複数の第１延長配線５３には、第１走査配線用検査配線（第５検査配線）６２が接続されている。すなわち、第１走査配線用検査配線６２は、複数の第１延長配線５３のそれぞれと接続されている。また、第１走査配線用検査配線６２には、第１走査配線用検査パッド６３がさらに接続されている。第１走査配線用検査パッド６３は、走査検査信号が入力可能なパッドである。なお、走査検査信号は、走査信号として機能する検査信号である。
　本実施形態においては、第１走査配線用検査配線６２は、複数の第１延長配線５３のそれぞれと接続されているので、第１走査配線４０１、４０３、４０５、・・・４０ｍには、第１走査配線用検査パッド６３から走査検査信号を一括して入力することが可能となる。また、第１走査配線用検査配線６２は、複数の第１延長配線５３のそれぞれと接続されているので、アクティブマトリクス基板２にて発生した静電気を、第１走査配線用検査配線６２および第１走査配線用検査パッド６３から除去または分散することが可能となる。アクティブマトリクス基板２にて発生した静電気を除去または分散することができるので、当該静電気による配線の短絡や断線、ＴＦＴやＭＩＭの特性の変化等を抑制することができる。
　また、額縁配線領域６には、第２走査配線４０２、４０４、４０６、・・・４０ｎの他端側に有する走査信号の入力端４３２、４３４、４３６、・・・４３ｎと、走査端子５１とを接続する複数の第２接続配線６４２、６４４、６４６、・・・６４ｎが形成されている。すなわち、第２接続配線６４は、走査信号の入力端４３２、４３４、４３６、・・・４３ｎから第２辺Ｓ２側に引き出され、第２辺Ｓ２に沿って額縁配線領域６に形成され、そして複数の走査端子５１へ接続される。なお、図１では、第２接続配線６４２、６４４、６４６、・・・６４ｎを単に６４として表している。
　ここで、第２接続配線６４が接続された複数の走査端子５１には、当該複数の走査端子５１のそれぞれから第１辺Ｓ１側へ延長する複数の第２延長配線５４が接続されている。また、複数の第２延長配線５４には、第２走査配線用検査配線（第６検査配線）６５が接続されている。すなわち、第２走査配線用検査配線６５は、複数の第２延長配線５４のそれぞれと接続されている。また、第２走査配線用検査配線６５には、第２走査配線用検査パッド６６がさらに接続されている。第２走査配線用検査パッド６６は、走査検査信号が入力可能なパッドである。
　本実施形態においては、第２走査配線用検査配線６５は、複数の第２延長配線５４のそれぞれと接続されているので、第２走査配線４０２、４０４、４０６、・・・４０ｎには、第２走査配線用検査パッド６６から走査検査信号を一括して入力することが可能となる。また、第２走査配線用検査配線６５は、複数の第２延長配線５４のそれぞれと接続されているので、アクティブマトリクス基板２にて発生した静電気を、第２走査配線用検査配線６５および第２走査配線用検査パッド６６から除去または分散することが可能となる。
　また、額縁配線領域６には、第１接続配線６１および第２接続配線６４よりも表示領域４側に、蓄積容量幹配線６７が形成されている。蓄積容量幹配線６７は、表示領域４を左右から挟むように、第２辺Ｓ２および第３辺Ｓ３に沿って額縁配線領域６に形成されている。すなわち、蓄積容量配線４２の一端側と他端側とは、共に蓄積容量幹配線６７に接続されている。また、蓄積容量幹配線６７には、端子配置領域５を介して、蓄積容量配線用検査パッド６８がさらに接続されている。蓄積容量配線用検査パッド６８は、蓄積容量検査信号が入力可能なパッドである。これにより、蓄積容量配線４２には、蓄積容量配線用検査パッド６８から蓄積容量検査信号を入力することが可能となる。なお、蓄積容量検査信号は、蓄積容量配線４２の断線を検出するための検査信号である。
　なお、液晶パネル１の状態において、走査配線４０およびデータ配線４１に、それぞれの検査信号を入力することにより、絵素の表示状態から、各絵素の欠陥や各配線の導通状態を検査する場合を考える。この場合、特に、走査検査信号が、スイッチング素子をオンさせる電位と、スイッチング素子をオフさせる電位とを周期的に繰り返す信号である場合、表示が不安定にならないように、各絵素の蓄積容量の一方の電極に、基準となる電位を供給することが好ましい。また、蓄積容量幹配線６７は、走査配線４０および蓄積容量配線４２の短絡の検査にも使用できる。例えば、液晶パネル１の状態において、データ配線４１にデータ検査信号を入力し、走査配線４０には信号を入力せずに、蓄積容量配線用検査パッド６８から蓄積容量配線４２へ走査検査信号を入力する。このとき、蓄積容量配線４２と走査配線４０とが短絡していた場合、短絡部分から、走査配線４０に走査検査信号が入力されるため、蓄積容量配線４２と短絡した走査配線４０のみが異常表示をする。同様の方法で、データ配線４１と蓄積容量配線４２との短絡の検査にも使用できる。
　また、額縁配線領域６には、第１接続配線６１１、６１３、６１５、・・・６１ｍのそれぞれに接続された複数の第１スイッチング素子６９１、６９３、６９５、・・・６９ｍが形成されている。すなわち、第１スイッチング素子６９は、走査信号の入力端４３１、４３３、４３５、・・・４３ｍの近傍の額縁配線領域６に形成されている。
　ここで、複数の第１スイッチング素子６９のうち第１スイッチング素子６９１、６９５、６９９、・・・６９ｍ－１には、第１接続配線用第１検査配線（第１検査配線）７０がさらに接続されている。すなわち、第１接続配線用第１検査配線７０は、複数の第１スイッチング素子６９のうちで互いに隣接しない第１スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第１接続配線用第１検査配線７０は、複数の第１接続配線６１と交差して額縁配線領域６に形成されている。また、第１接続配線用第１検査配線７０には、第１接続配線用第１検査パッド７１がさらに接続されている。第１接続配線用第１検査パッド７１は、走査検査信号が入力可能なパッドである。これにより、第１接続配線６１１、６１５、６１９、・・・６１ｍ－１には、第１接続配線用第１検査パッド７１から走査検査信号を入力することが可能となる。
　また、複数の第１スイッチング素子６９のうち第１スイッチング素子６９３、６９７、６９１１、・・・６９ｍには、第１接続配線用第２検査配線（第２検査配線）７２がさらに接続されている。すなわち、第１接続配線用第２検査配線７２は、複数の第１スイッチング素子６９のうち第１接続配線用第１検査配線７０が接続されておらずかつ互いに隣接しない第１スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第１接続配線用第２検査配線７２は、複数の第１接続配線６１と交差して額縁配線領域６に形成されている。また、第１接続配線用第２検査配線７２には、第１接続配線用第２検査パッド７３がさらに接続されている。第１接続配線用第２検査パッド７３は、走査検査信号が入力可能なパッドである。これにより、第１接続配線６１３、６１７、６１１１、・・・６１ｍには、第１接続配線用第２検査パッド７３から走査検査信号を入力することが可能となる。
　すなわち、額縁配線領域６には、上記のように、第１接続配線用第１検査配線７０、第１接続配線用第１検査パッド７１、第１接続配線用第２検査配線７２、および第１接続配線用第２検査パッド７３が形成されているので、隣接する第１接続配線６１の各々には異なる走査検査信号を入力することが可能となる。これにより、第１接続配線６１の短絡（リーク）を検出することができる。また、額縁配線領域６には、上記のように、複数の第１接続配線６１のそれぞれと交差するように、第１接続配線用第１検査配線７０および第１接続配線用第２検査配線７２が形成されている。
　また、額縁配線領域６には、第２接続配線６４２、６４４、６４６、・・・６４ｎのそれぞれに接続された第２スイッチング素子７４２、７４４、７４６、・・・７４ｎが形成されている。すなわち、第２スイッチング素子７４は、走査信号の入力端４３２、４３４、４３６、・・・４３ｎの近傍の額縁配線領域６に形成されている。
　ここで、複数の第２スイッチング素子７４のうち第２スイッチング素子７４２、７４６、７４１０、・・・７４ｎ－１には、第２接続配線用第１検査配線（第３検査配線）７５がさらに接続されている。すなわち、第２接続配線用第１検査配線７５は、複数の第２スイッチング素子７４のうちで互いに隣接しない第２スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第２接続配線用第１検査配線７５は、第２接続配線６４と交差して額縁配線領域６に形成されている。また、第２接続配線用第１検査配線７５には、第２接続配線用第１検査パッド７６がさらに接続されている。第２接続配線用第１検査パッド７６は、走査検査信号が入力可能なパッドである。これにより、第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１には、第２接続配線用第１検査パッド７６から走査検査信号を入力することが可能となる。
　また、複数の第２スイッチング素子７４のうち第２スイッチング素子７４４、７４８、７４１２、・・・７４ｎには、第２接続配線用第２検査配線（第４検査配線）７７がさらに接続されている。すなわち、第２接続配線用第２検査配線７７は、複数の第２スイッチング素子７４のうち第２接続配線用第１検査配線７５が接続されておらずかつ互いに隣接しない第２スイッチング素子へ走査検査信号を入力可能な検査配線である。なお、第２接続配線用第２検査配線７７は、第２接続配線６４と交差して額縁配線領域６に形成されている。また、第２接続配線用第２検査配線７７には、第２接続配線用第２検査パッド７８がさらに接続されている。第２接続配線用第２検査パッド７８は、走査検査信号が入力可能なパッドである。これにより、第２接続配線６４４、６４８、６４１２、・・・６４ｎには、第２接続配線用第２検査パッド７８から走査検査信号を入力することが可能となる。
　すなわち、額縁配線領域６には、上記のように、第２接続配線用第１検査配線７５、第２接続配線用第１検査パッド７６、第２接続配線用第２検査配線７７、および第２接続配線用第２検査パッド７８が形成されているので、隣接する第２接続配線６４の各々には異なる走査検査信号を入力することが可能となる。これにより、第２接続配線６４の短絡（リーク）を検出することができる。また、額縁配線領域６には、上記のように、複数の第２接続配線６４のそれぞれと交差するように、第２接続配線用第１検査配線７５および第２接続配線用第２検査配線７７が形成されている。
　ところで、本実施形態においては、上述したように、第１スイッチング素子６９は、走査信号の入力端４３１、４３３、４３５、・・・４３ｍの近傍の額縁配線領域６に形成されており、かつ、第２スイッチング素子７４は、走査信号の入力端４３２、４３４、４３６、・・・４３ｎの近傍の額縁配線領域６に形成されている。ここで、仮に、これとは逆に、第１スイッチング素子６９が、走査信号の末端側（すなわち、第１走査配線４０１、４０３、４０５、・・・４０ｍの他端側）の額縁配線領域６に形成されており、かつ、第２スイッチング素子７４が、走査信号の末端側（すなわち、第２走査配線４０２、４０４、４０６、・・・４０ｎの一端側）の額縁配線領域６に形成されている場合を考える。
　図２は、第１スイッチング素子６９および第２スイッチング素子７４が走査信号の末端側の額縁配線領域６に形成された場合の液晶パネル１ａの概略構成を示す平面図である。なお、図２では、説明の簡略化のために、主要な部材のみ図面番号を付している。図２に示すように、第１スイッチング素子６９が走査信号の末端側の額縁配線領域６に形成されているので、第１走査配線４０１、４０３、４０５、・・・４０ｍの他端側から第２辺Ｓ２側へ引き出される第１引出配線４０ａが額縁配線領域６に新たに形成されることになる。つまり、第１引出配線４０ａは、第１走査配線４０１、４０３、４０５、・・・４０ｍの他端側と第１スイッチング素子６９とを接続する。また、第２スイッチング素子７４が走査信号の末端側の額縁配線領域６に形成されているので、第２走査配線４０２、４０４、４０６、・・・４０ｎの他端側から第３辺Ｓ３側へ引き出される第２引出配線４０ｂが額縁配線領域６に新たに形成されることになる。つまり、第２引出配線４０ｂは、第２走査配線４０２、４０４、４０６、・・・４０ｎの他端側と第２スイッチング素子７４とを接続する。
　すなわち、図２に示すＤ１の部分において、蓄積容量幹配線６７と第１引出配線４０ａとが交差することになる。蓄積容量幹配線６７と第１引出配線４０ａとが交差するので、第１走査配線４０１、４０３、４０５、・・・４０ｍには大きな負荷がかかる。また、図２に示すＤ2の部分において、蓄積容量幹配線６７と第２引出配線４０ｂとが交差することになる。蓄積容量幹配線６７と第２引出配線４０ｂとが交差するので、第２走査配線４０２、４０４、４０６、・・・４０ｎには大きな負荷がかかる。つまり、走査配線４０に大きな負荷がかかるので、走査配線４０に入力される走査信号が遅延する。走査信号が遅延するので、データ配線４１からのデータ信号が蓄積容量に充電され難くなる。この結果、図２に示す液晶パネル１ａが電子機器に組み込まれた場合に、当該電子機器の表示画面では、例えば、所望の輝度が得られない画像が表示されることになる。つまり、液晶パネル１ａの表示品質が低下する。
　これに対して、本実施形態に係る液晶パネル１では、図１に示すように、第１スイッチング素子６９および第２スイッチング素子７４が走査信号の入力端の近傍の額縁配線領域６に形成されているので、上記の第１引出配線４０ａおよび第２引出配線４０ｂを額縁配線領域６に形成しなくともよい。このため、蓄積容量幹配線６７と第１引出配線４０ａ、および、蓄積容量幹配線６７と第２引出配線４０ｂとが交差することはない。この結果、本実施形態に係る液晶パネル１では、上述したような問題は生じない。
　また、図２に示す液晶パネル１ａでは、第１引出配線４０ａが額縁配線領域６に新たに形成されるので、第１引出配線４０ａと第２接続配線６４との間で短絡が生じ易くなる。また、第２引出配線４０ｂが額縁配線領域６に新たに形成されるので、第２引出配線４０ｂと第１接続配線６１との間で短絡が生じ易くなる。さらに、第１引出配線４０ａおよび第２引出配線４０ｂが額縁配線領域６に新たに形成されるので、他の配線やスイッチング素子を額縁配線領域６に形成するためのスペースが狭くなる。そのため、配線やスイッチング素子の短絡不良が増加する。
　これに対して、本実施形態に係る液晶パネル１では、図１に示すように、第１スイッチング素子６９および第２スイッチング素子７４が走査信号の入力端４３の近傍の額縁配線領域６に形成されているので、上記の第１引出配線４０ａおよび第２引出配線４０ｂを額縁配線領域６に形成しなくともよい。この結果、本実施形態に係る液晶パネル１では、上述したような問題は生じない。
　以上より、第１スイッチング素子６９および第２スイッチング素子７４を走査信号の末端側の額縁配線領域６に形成する態様（図２参照）よりも、第１スイッチング素子６９および第２スイッチング素子７４を走査信号の入力端４３の近傍の額縁配線領域６に形成する態様（図１参照）の方が好ましい。すなわち、図１に示す液晶パネル１は、図２に示す液晶パネル１ａと比較して、表示品質が向上するとともに、歩留まりも向上する。
　図１に戻り、額縁配線領域６には、データ配線４１１、４１２、４１３、・・・４１ｉの一端側に有するデータ信号の入力端４４１、４４２、４４３、・・・４４ｉと、データ端子５２とを接続する複数の第３接続配線７９１、７９２、７９３、・・・７９ｉが形成されている。すなわち、第３接続配線７９は、データ信号の入力端４４１、４４２、４４３、・・・４４ｉから第１辺Ｓ１側に引き出され、そして複数のデータ端子５２へ接続される。なお、図１では、第３接続配線７９１、７９２、７９３、・・・７９ｉを単に７９として表している。
　また、額縁配線領域６には、データ配線４１１、４１２、４１３、・・・４１ｉの他端側に接続された第３スイッチング素子８０１、８０２、８０３、・・・８０ｉが形成されている。
　ここで、複数の第３スイッチング素子８０のうち第３スイッチング素子８０１、８０４、８０７、・・・８０ｉ－２には、データ配線用第１検査配線（第７検査配線）８１がさらに接続されている。すなわち、データ配線用第１検査配線８１は、複数の第３スイッチング素子８０のうちで互いに隣接しない第３スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第１検査配線８１は、第４辺Ｓ４側および第２辺側Ｓ２の額縁配線領域６に形成されている。また、データ配線用第１検査配線８１には、データ配線用第１検査パッド８２がさらに接続されている。データ配線用第１検査パッド８２は、データ検査信号が入力可能なパッドである。なお、データ検査信号は、データ信号として機能する検査信号である。これにより、データ配線４１１、４１４、４１７、・・・４１ｉ－２には、データ配線用第１検査パッド８２からデータ検査信号を入力することが可能となる。
　また、複数の第３スイッチング素子８０のうち第３スイッチング素子８０２、８０５、８０８、・・・８０ｉ－１には、データ配線用第２検査配線（第８検査配線）８３がさらに接続されている。すなわち、データ配線用第２検査配線８３は、複数の第３スイッチング素子８０のうちデータ配線用第１検査配線８１が接続されておらずかつ互いに隣接しない第３スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第２検査配線８３は、データ配線用第１検査配線８１と同様に、第４辺Ｓ４側および第２辺Ｓ２側の額縁配線領域６に形成されている。また、データ配線用第２検査配線８３には、データ配線用第２検査パッド８４がさらに接続されている。データ配線用第２検査パッド８４は、データ検査信号が入力可能なパッドである。これにより、データ配線４１２、４１５、４１８、・・・４１ｉ－１には、データ配線用第２検査パッド８４からデータ検査信号を入力することが可能となる。
　さらに、複数の第３スイッチング素子８０のうち第３スイッチング素子８０３、８０６、８０９、・・・８０ｉには、データ配線用第３検査配線（第８検査配線）８５がさらに接続されている。すなわち、データ配線用第３検査配線８５は、複数の第３スイッチング素子８０のうちデータ配線用第１検査配線８１およびデータ配線用第２検査配線８３が接続されておらずかつ互いに隣接しない第３スイッチング素子へデータ検査信号を入力可能な検査配線である。なお、データ配線用第３検査配線８５は、データ配線用第１検査配線８１およびデータ配線用第２検査配線８３と同様に、第４辺Ｓ４側および第２辺Ｓ２側の額縁配線領域６に形成されている。データ配線用第３検査配線８５には、データ配線用第３検査パッド８６がさらに接続されている。データ配線用第３検査パッド８６は、データ検査信号が入力可能なパッドである。これにより、データ配線４１３、４１６、４１９、・・・４１ｉには、データ配線用第３検査パッド８６からデータ検査信号を入力することが可能となる。
　すなわち、額縁配線領域６には、上記のように、データ配線用第１検査配線８１、データ配線用第１検査パッド８２、データ配線用第２検査配線８３、データ配線用第２検査パッド８４、データ配線用第３検査配線８５、およびデータ配線用第３検査パッド８６が形成されているので、隣接するデータ配線４１および隣接する第３接続配線７９の各々には異なるデータ検査信号を入力することが可能となる。これにより、データ配線４１および第３接続配線７９の短絡を検出することができる。
　また、額縁配線領域６には、第１スイッチング素子６９、第２スイッチング素子７４、および第３スイッチング素子８０に接続されたスイッチング素子制御配線８７が形成されている。スイッチング素子制御配線８７は、データ配線用第１検査配線８１、データ配線用第２検査配線８３、およびデータ配線用第３検査配線８５よりも表示領域４側に形成されている。スイッチング素子制御配線８７には、制御パッド８８が接続されている。制御パッド８８は、スイッチング素子をオン／オフするための制御信号が入力可能なパッドである。これにより、第１スイッチング素子６９、第２スイッチング素子７４、および第３スイッチング素子８０には、制御パッド８８から制御信号を入力することが可能となる。
　さらに、第２辺Ｓ２側の額縁配線領域６には、共通検査配線８９が形成されている。共
通検査配線８９には、共通電極パッド９０が接続されている。また、共通検査配線８９には、トランスファーパッド９１がさらに接続されている。トランスファーパッド９１は、対向基板３に形成されている図示しない共通電極に接続されている。これにより、対向基板３に形成されている共通電極には、共通電極パッド９０から共通電圧を印加することが可能となる。
　なお、以下では、第２接続配線用第１検査配線７５と、第２接続配線用第２検査配線７７と、スイッチング素子制御配線８７と、第２スイッチング素子７４との好ましい配置関係について、詳細に説明する。なお、第１接続配線用第１検査配線７０と、第１接続配線用第２検査配線７２と、スイッチング素子制御配線８７と、第１スイッチング素子６９との好ましい配置関係についても、これと同様であるので、ここではその詳細な説明は省略する。
　すなわち、走査配線４０や第２スイッチング素子７４のゲート電極は、第１層において、例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ、Ｃｕ、Ｍｏ等の金属、もしくはその合金を用いて、単層で、もしくは積層して形成される（以下、第１層に形成される配線をゲート層配線と称する）。そして、データ配線４１および第２スイッチング素子７４のソース電極やドレイン電極は、第２層において、例えば、Ａｌ、Ｔａ、Ｔｉ、Ｃｒ、Ｃｕ、Ｍｏ等の金属、もしくはその合金を用いて、単層で、もしくは積層して形成される（以下、第２層に形成される配線をソース層配線と称する）。ここで、ゲート層配線とソース層配線とは、絶縁膜を介して互いに離間している。また、走査配線４０はゲート層配線であるため、第２接続配線用第１検査配線７５、第２接続配線用第２検査配線７７、およびスイッチング素子制御配線８７は、ゲート層配線とは別の配線層で形成する必要がある。すなわち、第２接続配線用第１検査配線７５、第２接続配線用第２検査配線７７、およびスイッチング素子制御配線８７は、工程（プロセス）の増加を避けるために、既存の配線層を用いることが好ましく、配線の低抵抗化のためには、絵素電極を形成するための配線層ではなく、ソース層配線として形成することが好ましい。
　このような配線構成において、第２スイッチング素子７４のゲート電極を、ソース層配線であるスイッチング素子制御配線８７と接続する必要があり、第２スイッチング素子７４のドレイン電極を、ゲート層配線であるゲート配線４０に接続する必要があるため、ゲート層配線とソース層配線とを接続すべき接続部分の数が増加する。
　接続構造の一例として、まず、図３Ａおよび図３Ｂに示すように、ゲート層配線（第２スイッチング素子７４のゲート電極７４ａ）と、ソース層配線（スイッチング素子制御配線８７）との間の絶縁膜９１に開口部Ｈを設けて、ゲート層配線とソース層配線とを直接接触させる構成が考えられる。ここで、図３において、９２は保護膜を示しており、Ｊは接続部分を示している。なお、図３Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。図３Ｂは、図３Ａ中に示した切断線ａ－ａ’に沿って切断した断面図である。
　また、接続構造の他の例として、図４Ａおよび図４Ｂに示すように、ゲート層配線（第２スイッチング素子７４のゲート電極７４ａ）を覆う保護膜９２と絶縁膜９１とに、ゲート層配線を露出させる第１の開口部Ｈ１を設け、ソース層配線（スイッチング素子制御配線８７）を覆う保護膜９２に、ソース層配線を露出させる第２の開口部Ｈ２を設ける。そして、保護膜９２上に形成した電極パターン９３を介して、ゲート層配線とソース層配線とを接触させる構成が考えられる。ここで、電極パターン９３には、例えば、絵素電極と同じ材料が用いられる。なお、図４Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。図４Ｂは、図４Ａ中に示した切断線ｂ－ｂ’に沿って切断した断面図である。
　さらに、接続構造の他の例として、図５に示すように、ゲート層配線（第２スイッチング素子７４のゲート電極７４ａ）と、ソース層配線（スイッチング素子制御配線８７）とが、平面視で重なる部分において、ゲート層配線の一部が露出するように、ソース層配線に第１の開口部Ｈ１と絶縁層９１に第１の開口部Ｈ１とを設け、さらにソース層配線の一部が露出するように保護膜９２に第２の開口部Ｈ２を設ける。そして、ソース層配線とゲート層配線とが電気的に接続するように、電極パターン９３を形成する構成が考えられる。ここで、電極パターン９３には例えば絵素電極と同じ材料が用いられる。なお、図５Ａは、ゲート層配線とソース層配線とが接続された状態を示す図である。図５Ｂは、図５Ａ中に示した切断線ｃ－ｃ’に沿って切断した断面図である。
　いずれの接続構造においても、フォト工程における不良等で、絶縁膜９１や保護膜９２の開口部や、電極パターン９３が形成されなかったり、また、大きさが適切でなかった場合には、配線が導通しなかったり、抵抗が極めて大きくなったりするため、該当する走査配線４０の検査を正常に行うことができない。さらに、接続構造を形成するためのスペースが必要であり、隣接する配線とリークし易くなる。もしくは、接続構造を形成するための領域を確保するため、液晶パネルの外形を大きくする必要がある。そのため、接続部分Ｊの数は、できるだけ少ないことが好ましい。
　以下、ゲート層配線とソース層配線とを接続すべき接続部分Ｊの数を低減するための構成について説明する。
　図６および図７は、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７とが互いに隣接する構成において、第２スイッチング素子７４が第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間には配置されていない構成を示す。この構成においては、少なくとも一方の第２スイッチング素子７４のソース電極は、ソース層配線であるスイッチング素子制御配線８７や第２接続配線用第２検査配線７７（または第２接続配線用第１検査配線７５）をまたいで、第２接続配線用第１検査配線７５または第２接続配線用第２検査配線７７に接続する必要がある。そのため、第２スイッチング素子７４のソース電極は、一度ゲート層配線に切り替える必要があるため、接続部分Ｊの数が増加する。
　例えば、図６および図７に示すように、第２接続配線用第１検査配線７５用の第２スイッチング素子７４を１つ、第２接続配線用第２検査配線７７用の第２スイッチング素子７４を１つ配置する場合、接続部分Ｊの数は、図６に示す構成においては６個となり、図７に示す構成においては８個となる。
　図８は、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７とが互いに隣接する構成において、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間に、第２スイッチング素子７４を配置する構成を示す。この構成では、第２スイッチング素子７４のソース電極をゲート層配線に切り替える必要はない。このため、図８に示すように、例えば、第２接続配線用第１検査配線７５用の第２スイッチング素子７４を１つ、第２接続配線用第２検査配線７７用の第２スイッチング素子７４を１つ配置する場合、接続部分Ｊの数は４個となり、図６および図７の構成と比較して、接続部分Ｊの数を２個少なくすることができる。すなわち、図６および図７の構成と比較して、歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。特に、図８の構成は、第２接続配線用第１検査配線７５と、第２接続配線用第２検査配線７７と、第２スイッチング素子７４とを効率よく額縁配線領域６に形成できるので、液晶パネルの小型化を実現することが可能となる。
　また、図９は、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７とが互いに隣接する構成において、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間に、第２接続配線用第１検査配線７５用の第２スイッチング素子７４および第２接続配線用第２検査配線７７用の第２スイッチング素子７４のいずれかを配置する構成を示す。この構成においても、図８の構成と同様に、接続部分Ｊの数は４個となり、同様に歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。
　このように、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７とを隣接させ、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間に、第２接続配線用第１検査配線７５用の第２スイッチング素子７４および第２接続配線用第２検査配線７７用の第２スイッチング素子７４のうちの、少なくともいずれか一方を配置する構成とすることが好ましい。これにより、製造上の不良発生率を抑制することができ、液晶パネルの小型化に貢献できる。
　図１０および図１１は、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間にスイッチング素子制御配線８７を形成した構成において、スイッチング素子制御配線８７に対して、第２接続配線用第１検査配線７５側、または第２接続配線用第２検査配線７７側のいずれか一方の側にのみ、第２スイッチング素子７４を配置した構成を示す。この構成においては、少なくとも一方の第２スイッチング素子７４のソース電極は、ソース層配線であるスイッチング素子制御配線８７をまたいで、第２接続配線用第１検査配線７５または第２接続配線用第２検査配線７７に接続する必要がある。そのため、第２スイッチング素子７４のソース電極は、一度ゲート層配線に切り替える必要があるため、接続部分Ｊの数が増加する。例えば、図１０および図１１に示すように、第２接続配線用第１検査配線７５用の第２スイッチング素子７４を１つ、第２接続配線用第２検査配線７７用第２スイッチング素子７４を１つ配置する場合、接続部分Ｊの数は６個となる。
　一方、図１２および図１３は、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間にスイッチング素子制御配線８７を配置した構成において、スイッチング素子制御配線８７に対して、第２接続配線用第１検査配線７５側と第２接続配線用第２検査配線７７側の両側において、左右交互に、第２スイッチング素子７４を配置した構成を示す。この構成では、第２スイッチング素子７４のソース電極をゲート層配線に切り替える必要はない。このため、例えば、図１２および図１３に示すように、第２接続配線用第１検査配線７５用の第２スイッチング素子７４を１つ、第２接続配線用第２検査配線７７用の第２スイッチング素子７４を１つ配置する場合、接続部分Ｊの数は４個となり、図１０および図１１の構成と比較して、接続部分Ｊの数を２個少なくすることができる。すなわち、図１２および図１３の構成は、図１０および図１１の構成と比較して、歩留まりの向上が期待でき、液晶パネルの小型化に貢献できる。
　このように、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７との間にスイッチング素子制御配線８７を配置し、スイッチング素子制御配線８７に対して、第２接続配線用第１検査配線７５側と第２接続配線用第２検査配線７７側の両側において、左右交互に、第２スイッチング素子７４を配置することが好ましい。これにより、製造上の不良発生率を抑制することができ、液晶パネルの小型化に貢献できる。
　次に、本実施形態に係る液晶パネル１の製造方法について説明する。なお、以下では、特に液晶パネル１の電気的な接続状態を検査する検査工程について、詳細に説明する。
　すなわち、透明なガラス基板上に、導電膜、絶縁膜、保護膜、配向膜等の薄膜を積層し、アクティブマトリクス基板２として切り出されるべきアクティブマトリクス基板領域が複数形成されるアクティブマトリクス基板用のベース基板を製造する。また、透明なガラス基板上に、ブラックマトリクス、カラーフィルタ、導電膜、配向膜等の薄膜を積層し、対向基板３として切り出されるべき対向基板領域が複数形成される対向基板用のベース基板を製造する。両ベース基板のうちの一方のベース基板にシール剤を塗布する。そして、シール剤を塗布した後、両ベース基板を貼り合わせる。貼り合わされた両ベース基板は、アクティブマトリクス基板２と対向基板３とを有する液晶パネル１が所定の枚数形成されるマザー基板として切断する。マザー基板として切断された液晶パネル１の個々に、アクティブマトリクス基板２と対向基板３との間に形成される注入口を介して、例えば、真空注入方式を用いることにより液晶材料を注入する。なお、真空注入方式に代えて、滴下注入方式を用いることにより液晶材料を注入してもよい。この場合、前記注入口は不要であり、注入口部分を封止する工程も不要である。また、図１に示す液晶パネル１は、液晶材料を注入した後のマザー基板として切断した液晶パネルの１つを示している。したがって、図示は省略したが、図１の液晶パネル１の例えば上下左右には他の液晶パネルが存在している。
　そして、端子配置領域５にドライバを取り付ける前に、液晶パネル１の電気的な接続状態を検査する検査工程が行われる。すなわち、検査工程は、液晶パネル１のアクティブマトリクス基板２における配線の断線・短絡や絵素の欠陥を検査する。また、検査工程として、詳細は後述するように、第１検査工程と、第２検査工程とに分けて行われる。
　検査方法として、第１検査工程では、第１走査配線用検査パッド６３、第２走査配線用検査パッド６６、蓄積容量配線用検査パッド６８、データ配線用第１検査パッド８２、データ配線用第２検査パッド８４、データ配線用第３検査パッド８６、制御パッド８８、および共通電極パッド９０に、例えば、検査用プローブを接触させ、電圧を印加する。また、第２検査工程では、蓄積容量配線用検査パッド６８、第１接続配線用第１検査パッド７１、第１接続配線用第２検査パッド７３、第２接続配線用第１検査パッド７６、第２接続配線用第２検査パッド７８、データ配線用第１検査パッド８２、データ配線用第２検査パッド８４、データ配線用第３検査パッド８６、制御パッド８８、および共通電極パッド９０に、例えば、検査用プローブを接触させ、電圧を印加する。なお、検査用プローブを各パッドに接触させる順番については、ここでは特に限定されない。
　これにより、走査配線４０に、走査信号として機能する走査検査信号が入力される。ここで、走査検査信号は、例えば、各絵素が有するスイッチング素子を少なくとも一定期間、オンさせるような信号である。また、データ配線４１に、データ信号として機能するデータ検査信号が入力される。ここで、データ検査信号は、例えば、各絵素領域の液晶を所望の方向に配向させるような信号である。このため、各絵素のスイッチング素子がオン状態になり、各絵素電極にデータ信号が印加されることで、液晶の分子配列方向が制御され、例えば、液晶パネル１の背面からバックライトのような照射手段にて照射すると、アクティブマトリクス基板２の表示領域４に対応する液晶パネル１の表示画面（以下、「液晶パネル１の表示画面」と称する）に画像が表示されるようになる。したがって、液晶パネル１の表示画面上で、例えば、検査員の目視検査により、液晶パネル１のアクティブマトリクス基板２における配線の断線・短絡を検査することが可能となる。なお、検査員の目視検査に代えてまたは加えて、画像認識処理装置を用いてもよいし、配線の断線・短絡を電気的に検出する検出装置等を用いて検査してもよい。
　ここで、第１検査工程について、詳述する。
　以下では、まず、走査配線４０、第１接続配線６１、および第２接続配線６４の断線の検出方法について説明する。
　すなわち、データ配線４１にデータ検査信号が入力され、かつ、走査配線４０、第１接続配線６１、および第２接続配線６４には、第１走査配線用検査パッド６３および第２走査配線用検査パッド６６から走査検査信号が入力される。このため、走査配線４０が断線していた場合には、液晶パネル１の表示画面において、断線していた箇所以降の走査配線４０に対応するラインの絵素が表示しなくなる。そのため、検査員は、走査配線４０が断線していることを検出することができる。
　また、第１接続配線６１が断線していた場合には、液晶パネル１の表示画面において、断線した第１接続配線６１に接続された第１走査配線４０１、４０３、４０５、・・・４０ｍに対応する１ライン全てが表示しなくなる。そのため、検査員は、第１接続配線６１が断線していることを検出することができる。さらに、第２接続配線６４が断線していた場合には、液晶パネル１の表示画面において、断線した第２接続配線６４に接続された第２走査配線４０２、４０４、４０６、・・・４０ｎに対応する１ライン全てが表示しなくなる。そのため、検査員は、第２接続配線６４が断線していることを検出することができる。
　次に、走査配線４０および蓄積容量配線４２の短絡の検出方法について説明する。
　すなわち、走査配線４０には信号を入力せずに、蓄積容量配線用検査パッド６８から蓄積容量配線４２へ走査検査信号を入力する。このとき、蓄積容量配線４２と走査配線４０とが短絡していた場合、短絡部分から、走査配線４０に走査検査信号が入力されるため、蓄積容量配線４２および短絡した走査配線４０のみが異常表示をする。そのため、検査員は、走査配線４０と蓄積容量配線４２とが短絡していることを検出することができる。
　ところで、上記では、第１接続配線６１には、第１走査配線用検査パッド６３から走査検査信号が一括して入力される。すなわち、隣接する第１接続配線６１の各々には、同一の走査検査信号が入力される。つまり、隣接する第１接続配線６１の各々は同電位となっている。また、第２接続配線６４には、第２走査配線用検査パッド６６から走査検査信号が一括して入力される。すなわち、隣接する第２接続配線６４の各々には、同一の走査検査信号が入力される。つまり、隣接する第２接続配線６４の各々は同電位となっている。
　したがって、第１接続配線６１に、第１走査配線用検査パッド６３から走査検査信号が一括して入力され、かつ、第２接続配線６４に、第２走査配線用検査パッド６６から走査検査信号が一括して入力されるので、上記第１検査工程では、第１接続配線６１同士の短絡、および第２接続配線６４同士の短絡を検出することができない。このため、第２検査工程において、第１接続配線６１および第２接続配線６４の短絡の有無を検査する。なお、第２検査工程については後述する。
　次に、データ配線４１の断線の検出方法について説明する。
　すなわち、走査配線４０に走査検査信号が入力され、データ配線４１には、データ配線用第１検査パッド８２、データ配線用第２検査パッド８４、およびデータ配線用第３検査パッド８６からデータ検査信号が入力される。このため、データ配線４１が断線していた場合には、液晶パネル１の表示画面において、断線していた箇所以降のデータ配線４１に対応するラインの絵素が正常なラインの絵素と異なる表示をする。そのため、検査員は、データ配線４１が断線していることを検出することができる。
　次に、データ配線４１および第３接続配線の短絡の検出方法について説明する。
　すなわち、第３スイッチング素子８０には、制御パッド８８から当該第３スイッチング素子８０をオンする制御信号が入力される。これにより、第３スイッチング素子８０はオンする。ここで、例えば、複数のデータ配線４１のうちデータ配線４１１、４１４、４１７、・・・４１ｉ－２のみにデータ検査信号が入力されるようにし、当該データ配線４１１、４１４、４１７、・・・４１ｉ－２以外のデータ配線４１２、４１３、４１５、・・・４１ｉ－１、４１ｉにはデータ検査信号が入力されないようにする。例えば、データ配線用第１検査パッド８２のみに検査用プローブを接触させ、データ配線用第２検査パッド８４およびデータ配線用第３検査パッド８６には検査用プローブを接触させないようにする。
　このようにすると、データ配線４１１、４１４、４１７、・・・４１ｉ－２が短絡していた場合には、当該データ配線４１１、４１４、４１７、・・・４１ｉ－２に対応しているラインだけでなく、短絡しているデータ配線４１２、４１３、４１５、・・・４１ｉ－１、４１ｉに対応するラインも表示することになる。そのため、検査員は、データ配線４１１、４１４、４１７、・・・４１ｉ－２が短絡していることを検出することができる。また、第３接続配線７９１、７９４、７９７、・・・７９ｉ－２が短絡していた場合には、当該第３接続配線７９１、７９４、７９７、・・・７９ｉ－２に接続されたデータ配線４１１、４１４、４１７、・・・４１ｉ－２に対応するラインだけでなく、短絡している第３接続配線７９２、７９３、７９５、・・・７９ｉ－１、７９ｉに接続されたデータ配線４１２、４１３、４１５、・・・４１ｉ－１、４１ｉに対応するラインも表示することになる。そのため、検査員は、第３接続配線７９１、７９４、７９７、・・・７９ｉ－２が短絡していることを検出することができる。
　これと同様に、データ配線用第２検査パッド８４のみに検査用プローブを接触させ、データ配線用第１検査パッド８２およびデータ配線用第３検査パッド８６には検査用プローブを接触させないようにすると、検査員は、データ配線４１２、４１５、４１８、・・・４１ｉ－１および第３接続配線７９２、７９５、７９８、・・・７９ｉ－１の短絡を検出することができる。また、データ配線用第３検査パッド８６のみに検査用プローブを接触させ、データ配線用第１検査パッド８２およびデータ配線用第２検査パッド８４には検査用プローブを接触させないようにすると、検査員は、データ配線４１３、４１６、４１９、・・・４１ｉおよび第３接続配線７９３、７９６、７９９、・・・７９ｉの短絡を検出することができる。
　以上のように、第１検査工程では、第１接続配線６１および第２接続配線６４の短絡を検出することができない。このため、第１接続配線６１および第２接続配線６４の短絡の有無を検査するために、引き続き第２検査工程が行われる。
　ここで、第２検査工程の前に、第１延長配線５３および第２延長配線５４を切断する切断工程が行われる。具体的には、第１延長配線５３および第２延長配線５４を例えば図１に示すカットラインＣに沿って切断する。切断方法として、例えば、レーザーを用いて切断する。これにより、第１接続配線６１が接続された走査端子５１間が電気的に切断される。また、第２接続配線６４が接続された走査端子５１間が電気的に切断される。なお、複数の走査端子５１間が電気的に切断されれば、カットラインＣに代えて、他のラインに沿って切断してもよい。
　次に、第２検査工程について、詳述する。
　以下では、第１接続配線６１および第２接続配線６４の短絡の検出方法について説明する。なお、走査配線４０および蓄積容量配線４２の短絡の検出方法、データ配線４１の断線の検出方法、データ配線４１および第３接続配線の短絡の検出方法については、第１検査工程にて説明したのと同様であるため、ここではその詳細な説明は省略する。また、走査配線４０の断線の検出方法は、第１検査工程における第１走査配線用検査パッド６３および第２走査配線用検査パッド６６の代わりに、第１接続配線用第１検査パッド７１、第１接続配線用第２検査パッド７３、第２接続配線用第１検査パッド７６、第２接続配線用第２検査パッド７８を用いることで、第１検査工程と同様に実施できる。
　すなわち、第１スイッチング素子６９には、制御パッド８９から当該第１スイッチング素子６９をオンする制御信号が入力される。これにより、第１スイッチング素子６９はオンする。ここで、複数の第１接続配線６１のうち第１接続配線６１１、６１５、６１９、・・・６１ｍ－１のみに走査検査信号が入力されるようにし、当該第１接続配線６１１、６１５、６１９、・・・６１ｍ－１以外の第１接続配線６１３、６１７、６１１１、・・・６１ｍには走査検査信号が入力されないようにする。例えば、第１接続配線用第１検査パッド７１のみに検査用プローブを接触させ、第１接続配線用第２検査パッド７３には検査用プローブを接触させないようにする。
　このようにすると、第１接続配線６１１、６１５、６１９、・・・６１ｍ－１が短絡していた場合には、当該第１接続配線６１１、６１５、６１９、・・・６１ｍ－１に接続された第１走査配線４０１、４０５、４０９、・・・４０ｍ－１に対応するラインだけでなく、短絡している第１接続配線６１３、６１７、６１１１、・・・６１ｍに接続された第１走査配線４０３、４０７、４０１１、・・・４０ｍに対応するラインも表示することになる。そのため、検査員は、第１接続配線６１１、６１５、６１９、・・・６１ｍ－１が短絡していることを検出することができる。
　これと同様に、例えば、第１接続配線用第２検査パッド７３のみに検査用プローブを接触させ、第１接続配線用第１検査パッド７１には検査用プローブを接触させないようにすると、検査員は、第１接続配線６１３、６１７、６１１１、・・・６１ｍの短絡を検出することができる。
　また、第２スイッチング素子７４には、制御パッド８８から当該第２スイッチング素子７４をオンする制御信号が入力される。これにより、第２スイッチング素子７４はオンする。ここで、複数の第２接続配線６４のうち第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１のみに走査検査信号が入力されるようにし、当該第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１以外の第２接続配線６４４、６４８、６４１２、・・・６４ｎには走査検査信号が入力されないようにする。例えば、第２接続配線用第１検査パッド７６のみに検査用プローブを接触させ、第２接続配線用第２検査パッド７８には検査用プローブを接触させないようにする。
　このようにすると、第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１が短絡していた場合には、当該第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１に接続された第２走査配線４０２、４０６、４０１０、・・・４０ｎ－１に対応するラインだけでなく、短絡している第２接続配線６４４、６４８、６４１２、・・・６４ｎに接続された第２走査配線４０４、４０８、４０１２、・・・４０ｎに対応するラインも表示することになる。そのため、検査員は、第２接続配線６４２、６４６、６４１０、・・・６４ｎ－１が短絡していることを検出することができる。
　これと同様に、例えば、第２接続配線用第２検査パッド７８のみに検査用プローブを接触させ、第２接続配線用第１検査パッド７６には検査用プローブを接触させないようにすると、検査員は、第２接続配線６４４、６４８、６４１２、・・・６４ｎの短絡を検出することができる。
　ところで、上記の切断工程にて、第１延長配線５３および第２延長配線５４を切断する際、当該延長配線５３，５４の一部が除去されずに残ってしまうことがある。また、切断くずが端子配置領域５上に飛び散ることで走査端子５１と延長配線５３，５４とが短絡することもある。このため、第１接続配線６１および第２接続配線６４が接続された走査端子５１間が電気的に切断されているか否かの検査を行うことが好ましい。すなわち、第１接続配線６１および第２接続配線６４に、第１走査配線用検査パッド６３および第２走査配線用検査パッド６６から走査検査信号を入力させる。したがって、第１延長配線５３および第２延長配線５４の一部が除去されずに残っていたり、走査端子５１と延長配線５３，５４とが短絡していたりすると、液晶パネル１の表示画面に画像が表示されることとなる。それゆえ、上記の切断工程で生じる不具合を検出できる。
　そして、上記の第１検査工程または第２検査工程において、配線の断線や短絡を検出すると、配線の断線や短絡を検出した液晶パネル１を不良品として除去する。これにより、液晶パネル１の不良品にドライバを実装する必要がなくなるため、ドライバ実装工程における歩留まりを向上でき、コストダウンを図ることができる。なお、配線の断線や短絡を検出した液晶パネル１を除去する代わりに、配線の断線や短絡が生じている箇所にレーザー等を照射することで断線や短絡を修復してもよい。
　次に、上記の検査工程（第１検査工程、第２検査工程）の後に、実装工程が行われる。実装工程は、例えばアクティブマトリクス基板２の端子配置領域５に、走査配線４０およびデータ配線４１を駆動制御するドライバを実装する工程である。そして、マザー基板から個々の液晶パネル１を切り出す。そして、切り出した液晶パネル１に偏光板などの光学フィルムを貼り付ける。これにより、液晶パネル１が製造される。なお、液晶パネル１を製造する方法は、上記の方法に限定されるものではない。例えば、モノクロ用の液晶パネルでは、対向基板にはカラーフィルタを積層しなくともよい。また、個々の液晶パネルを切り出した後に検査工程、実装工程を行ってもよい。
　以上に述べたように、本実施形態におけるアクティブマトリクス基板２によれば、第１接続配線用第１検査配線７０と第１接続配線用第２検査配線７２とは、複数の第１接続配線６１のそれぞれと交差している。また、第２接続配線用第１検査配線７５と第２接続配線用第２検査配線７７とは、複数の第２接続配線６４のそれぞれと交差している。このように、複数の第１接続配線６１および複数の第２接続配線６４ともに、同じ本数の検査配線が交差しているので、第１接続配線６１にかかる負荷と、第２接続配線６４にかかる負荷とは等しくなる。このため、第１接続配線６１に接続された第１走査配線４０１、４０３、４０５、・・・４０ｍの到達電位と、第２接続配線６４に接続された第２走査配線４０２、４０４、４０６、・・・４０ｎの到達電位とは同一となる。そのため、本実施形態に係るアクティブマトリクス基板２が表示装置に組み込まれた場合に、当該表示装置の表示画面には、輝度が均一な画像が表示されることになる。また、上記の検査配線７０，７２，７５，７７は、端子配置領域５および表示領域４以外の額縁配線領域６に形成されている。この結果、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板２を実現することができる。
　なお、本実施形態においては、対向基板に共通電極を形成し、対向基板の共通電極に共通電圧を印加する例について説明したが、これに限定されない。例えば、共通電極がアクティブマトリクス基板に形成されるＩＰＳ（In Plane Switching）モードの液晶パネルにも本発明を適用できることは勿論である。ここで、ＩＰＳモードの液晶パネルのアクティブマトリクス基板には、トランスファーパッドを形成しなくともよい。また、ＭＶＡ（Multi-Domain Vertical Aligned）モードの液晶パネル、ＯＣＢ（Optically Compensated bend）モードの液晶パネル等にも本発明を適用できることは勿論である。
　また、本実施形態においては、独立した蓄積容量配線を表示領域に形成し、当該蓄積容量配線を利用して蓄積容量を形成したＣｓｏｎＣｏｍｍｏｎタイプの液晶パネルの例について説明したが、これに限定されない。すなわち、隣接する走査配線を利用して蓄積容量を形成したＣｓｏｎＧａｔｅタイプの液晶パネルにも本発明を適用できることは勿論である。ここで、ＣｓｏｎＧａｔｅタイプの液晶パネルでは、独立した蓄積容量配線を表示領域に形成する必要はない。このため、ＣｓｏｎＧａｔｅタイプの液晶パネルは、高開口率を実現できる。
　また、本実施形態においては、額縁配線領域には、第１スイッチング素子、第２スイッチング素子、および第３スイッチング素子にそれぞれ共通のスイッチング素子制御配線が形成されている例について説明したが、これに限定されない。例えば、額縁配線領域には、第１スイッチング素子、第２スイッチング素子、および第３スイッチング素子にそれぞれ個別のスイッチング素子制御配線が形成されていてもよい。
　また、本実施形態においては、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていない例について説明したが、これに限定されない。すなわち、アクティブマトリクス基板上に形成された各検査パッドは、他のアクティブマトリクス基板上に形成された各検査パッドと接続されていてもよい。特に、第１走査配線用検査パッドおよび第２走査配線用検査パッドが、他のアクティブマトリクス基板上に形成された検査パッドと接続されていれば、アクティブマトリクス基板上にて発生した静電気の除去および分散効果はより大きくなる。
　さらに、本実施形態においては、各検査パッドがアクティブマトリクス基板上に形成されている例について説明したが、これに限定されない。例えば、アクティブマトリクス基板とは異なる基板上に各検査パッドを形成し、当該アクティブマトリクス基板上には、各検査パッドから供給される検査信号が入力可能な検査配線のみが形成されていてもよい。
　すなわち、本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　以上のように、本発明は、接続配線間の短絡を検査するための検査配線を端子配置領域に形成することなく、しかも、表示品質を向上できるアクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法として有用である。

Claims (12)

  1. 　表示領域に互いに平行に形成された複数の走査配線と、
    　前記表示領域において前記複数の走査配線と交差するよう、かつ互いに平行に形成された複数のデータ配線と、
    　端子配置領域に配置された複数の走査端子および複数のデータ端子とを備えたアクティブマトリクス基板において、
    　前記複数の走査配線には、一端側に走査信号の入力端を有する複数の第１走査配線と、他端側に走査信号の入力端を有する複数の第２走査配線とを含み、かつ、前記表示領域には、前記第１走査配線と前記第２走査配線とが、１本毎に交互に形成されており、
    　前記アクティブマトリクス基板は、
    　前記第１走査配線の走査信号の入力端と前記走査端子とを接続する複数の第１接続配線と、
    　前記第２走査配線の走査信号の入力端と前記走査端子とを接続する複数の第２接続配線と、
    　前記データ配線のデータ信号の入力端と前記データ端子とを接続する複数の第３接続配線と、
    　前記複数の第１接続配線のそれぞれに接続された複数の第１スイッチング素子と、
    　前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうちで互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第１検査配線と、
    　前記複数の第１接続配線のそれぞれと交差するよう、かつ前記複数の第１スイッチング素子のうち前記第１検査配線が接続されておらずかつ互いに隣接しない第１スイッチング素子へ検査信号を入力可能な第２検査配線と、
    　前記複数の第２接続配線のそれぞれに接続された複数の第２スイッチング素子と、
    　前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうちで互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第３検査配線と、
    　前記複数の第２接続配線のそれぞれと交差するよう、かつ前記複数の第２スイッチング素子のうち前記第３検査配線が接続されておらずかつ互いに隣接しない第２スイッチング素子へ検査信号を入力可能な第４検査配線とを備え、
    　前記第１検査配線、前記第２検査配線、前記第３検査配線、および前記第４検査配線は、前記端子配置領域および前記表示領域以外の額縁配線領域に形成されている、アクティブマトリクス基板。
  2. 　前記複数の第１スイッチング素子は、前記第１走査配線の走査信号の入力端の近傍の額縁配線領域に形成されており、
    　前記複数の第２スイッチング素子は、前記第２走査配線の走査信号の入力端の近傍の額縁配線領域に形成されている、請求項１に記載のアクティブマトリクス基板。
  3. 　前記第１検査配線と前記第２検査配線とは互いに隣接しており、
    　前記第３検査配線と前記第４検査配線とは互いに隣接しており、
    　前記複数の第１スイッチング素子のうち少なくとも１つが、前記第１検査配線と前記第２検査配線との間に配置されており、
    　前記複数の第２スイッチング素子のうち少なくとも１つが、前記第３検査配線と前記第４検査配線との間に配置されている、請求項１または２に記載のアクティブマトリクス基板。
  4. 　前記複数の第１スイッチング素子の全てが、前記第１検査配線と前記第２検査配線との間に配置されており、
    　前記複数の第２スイッチング素子の全てが、前記第３検査配線と前記第４検査配線との間に配置されている、請求項３に記載のアクティブマトリクス基板。
  5. 　前記第１検査配線と前記第２検査配線との間には、前記第１スイッチング素子のオン／オフを制御する制御信号を入力可能な制御配線が形成されており、
    　前記第１スイッチング素子は、前記制御配線を挟んで両側に配置され、
    　前記第３検査配線と前記第４検査配線との間には、前記第２スイッチング素子のオン／オフを制御する制御信号を入力可能な制御配線が形成されており、
    　前記第２スイッチング素子は、前記制御配線を挟んで両側に配置されている、請求項３または４に記載のアクティブマトリクス基板。
  6. 　前記第１スイッチング素子は、前記制御配線を挟んで左右交互に配置され、
    　前記第２スイッチング素子は、前記制御配線を挟んで左右交互に配置されている、請求項５に記載のアクティブマトリクス基板。
  7. 　前記複数の第１接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第１延長配線と、
    　前記複数の第１延長配線のそれぞれと接続され、かつ検査信号を入力可能な第５検査配線と、
    　前記複数の第２接続配線がそれぞれ接続された複数の走査端子から個々に延長する複数の第２延長配線と、
    　前記複数の第２延長配線のそれぞれと接続され、かつ検査信号を入力可能な第６検査配線とをさらに備える、請求項１～６のいずれか一項に記載のアクティブマトリクス基板。
  8. 　前記データ配線は、一端側にデータ信号の入力端を有し、
    　前記データ配線の他端側に接続された複数の第３スイッチング素子と、
    　前記複数の第３スイッチング素子のうちで互いに隣接しない第３スイッチング素子へ検査信号を入力可能な第７検査配線と、
    　前記複数の第３スイッチング素子のうち前記第７検査配線が接続されておらずかつ互いに隣接しない第３スイッチング素子へ検査信号を入力可能な第８検査配線とをさらに備える、請求項１～７のいずれか一項に記載のアクティブマトリクス基板。
  9. 　請求項１～８のいずれか一項に記載のアクティブマトリクス基板を備える、表示装置。
  10. 　前記表示装置は、液晶表示装置である、請求項９に記載の表示装置。
  11. 　請求項１～６のいずれか一項に記載のアクティブマトリクス基板、または、請求項１～６のいずれか一項に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    　前記第１スイッチング素子をオン状態としながら、前記第１検査配線および前記第２検査配線に互いに独立した検査信号を入力することにより、前記第１接続配線の検査を行う工程と、
    　前記第２スイッチング素子をオン状態としながら、前記第３検査配線および前記第４検査配線に互いに独立した検査信号を入力することにより、前記第２接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。
  12. 　請求項８に記載のアクティブマトリクス基板、または、請求項８に記載のアクティブマトリクス基板を備えた表示装置の検査方法であって、
    　前記第５検査配線から検査信号を入力することにより、前記第１走査配線の検査を行う工程と、
    　前記第６検査配線から検査信号を入力することにより、前記第２走査配線の検査を行う工程と、
    　前記第３スイッチング素子をオン状態としながら、前記第７検査配線および前記第８検査配線に互いに独立した検査信号を入力することにより、前記データ配線の検査を行う工程と、
    　前記複数の第１延長配線および前記複数の第２延長配線を切断する工程と、
    　前記第１スイッチング素子をオン状態としながら、前記第１検査配線および前記第２検査配線に互いに独立した検査信号を入力することにより、前記第１接続配線の検査を行う工程と、
    　前記第２スイッチング素子をオン状態としながら、前記第３検査配線および前記第４検査配線に互いに独立した検査信号を入力することにより、前記第２接続配線の検査を行う工程とを含む、アクティブマトリクス基板または表示装置の検査方法。
PCT/JP2009/054898 2008-03-14 2009-03-13 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法 WO2009113669A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP09719806A EP2264689A4 (en) 2008-03-14 2009-03-13 ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE, METHOD FOR INSPECTING ACTIVE MATRIX SUBSTRATE, AND METHOD FOR INSPECTING DISPLAY DEVICE
US12/920,857 US8653827B2 (en) 2008-03-14 2009-03-13 Active matrix substrate, display device, method for inspecting active matrix substrate, and method for inspecting display device
CN2009801082627A CN101965606B (zh) 2008-03-14 2009-03-13 有源矩阵基板、显示装置、有源矩阵基板的检查方法和显示装置的检查方法
JP2010502900A JP4813621B2 (ja) 2008-03-14 2009-03-13 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-066479 2008-03-14
JP2008066479 2008-03-14

Publications (1)

Publication Number Publication Date
WO2009113669A1 true WO2009113669A1 (ja) 2009-09-17

Family

ID=41065330

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/054898 WO2009113669A1 (ja) 2008-03-14 2009-03-13 アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法

Country Status (5)

Country Link
US (1) US8653827B2 (ja)
EP (1) EP2264689A4 (ja)
JP (2) JP4813621B2 (ja)
CN (1) CN101965606B (ja)
WO (1) WO2009113669A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011123162A (ja) * 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置
JP2011158707A (ja) * 2010-02-01 2011-08-18 Casio Computer Co Ltd アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
WO2012002199A1 (ja) * 2010-06-28 2012-01-05 シャープ株式会社 アクティブマトリクス基板、表示装置、およびこれらの検査方法
JP2012212168A (ja) * 2008-05-16 2012-11-01 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
WO2015178334A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 アクティブマトリクス基板および表示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9276019B2 (en) * 2011-07-19 2016-03-01 Sharp Kabushiki Kaisha Method of manufacturing element substrate
CN203950504U (zh) * 2011-12-06 2014-11-19 夏普株式会社 有源矩阵型显示装置
CN103186000A (zh) * 2011-12-31 2013-07-03 上海中航光电子有限公司 一种液晶显示装置及其测试方法
CN104246860B (zh) * 2012-04-25 2016-08-17 夏普株式会社 矩阵基板和显示装置
KR101535825B1 (ko) * 2012-09-25 2015-07-10 엘지디스플레이 주식회사 표시장치 및 이의 라인결함 검출방법
TWI517135B (zh) * 2014-05-08 2016-01-11 友達光電股份有限公司 主動元件陣列基板及其修補方法
CN105575301B (zh) * 2015-12-18 2019-05-24 上海天马微电子有限公司 阵列基板的信号线检测方法
CN108476571B (zh) * 2016-01-21 2020-11-06 昕诺飞控股有限公司 用于驱动至少两组固态照明元件的驱动器和方法
JP6152464B1 (ja) 2016-11-05 2017-06-21 株式会社セレブレクス 狭額縁ディスプレイモジュール及びデータ出力装置
CN107843806B (zh) * 2017-10-30 2020-08-28 阳光电源股份有限公司 一种接线检测方法、装置和光伏发电系统
CN110580869A (zh) * 2018-06-11 2019-12-17 深超光电（深圳）有限公司 线路检测系统
CN112086424B (zh) * 2019-06-14 2023-06-23 群创光电股份有限公司 接合垫结构
CN110687731A (zh) * 2019-10-12 2020-01-14 上海天马微电子有限公司 一种显示面板、驱动方法以及显示装置
KR20230103739A (ko) 2021-12-31 2023-07-07 엘지디스플레이 주식회사 발광 표시 장치 이의 수리 방법
JP2024043739A (ja) * 2022-09-20 2024-04-02 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 アクティブマトリクス基板、液晶表示装置、自発光表示装置及び撮像装置
JP2024082519A (ja) * 2022-12-08 2024-06-20 シャープディスプレイテクノロジー株式会社 表示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262485A (ja) * 1995-03-20 1996-10-11 Nec Corp 液晶表示装置
JPH09329796A (ja) * 1996-06-10 1997-12-22 Hitachi Ltd 液晶表示基板
JP2002098992A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 液晶表示装置
JP2003172944A (ja) 2001-09-28 2003-06-20 Hitachi Ltd 表示装置
JP2003241217A (ja) 2002-02-15 2003-08-27 Matsushita Electric Ind Co Ltd 液晶表示パネル及びそれを用いた液晶表示装置
JP2004226931A (ja) * 2003-01-27 2004-08-12 Kyocera Corp 液晶表示装置
JP2004325956A (ja) 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法
JP2005241988A (ja) 2004-02-26 2005-09-08 Alps Electric Co Ltd 表示装置
JP2005266529A (ja) * 2004-03-19 2005-09-29 Sharp Corp 表示装置の製造方法及び表示装置
JP2005301308A (ja) 2001-09-28 2005-10-27 Hitachi Ltd 表示装置および液晶表示装置
WO2008015808A1 (fr) 2006-07-31 2008-02-07 Sharp Kabushiki Kaisha Substrat de matrice active, afficheur et procédé d'inspection de substrat de matrice active

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3247799B2 (ja) * 1994-06-09 2002-01-21 シャープ株式会社 液晶表示パネルおよびその検査方法
JP5194382B2 (ja) * 2005-08-18 2013-05-08 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4860699B2 (ja) * 2006-08-31 2012-01-25 シャープ株式会社 表示パネルおよびそれを備えた表示装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08262485A (ja) * 1995-03-20 1996-10-11 Nec Corp 液晶表示装置
JPH09329796A (ja) * 1996-06-10 1997-12-22 Hitachi Ltd 液晶表示基板
JP2002098992A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 液晶表示装置
JP2003172944A (ja) 2001-09-28 2003-06-20 Hitachi Ltd 表示装置
JP2005301308A (ja) 2001-09-28 2005-10-27 Hitachi Ltd 表示装置および液晶表示装置
JP2003241217A (ja) 2002-02-15 2003-08-27 Matsushita Electric Ind Co Ltd 液晶表示パネル及びそれを用いた液晶表示装置
JP2004226931A (ja) * 2003-01-27 2004-08-12 Kyocera Corp 液晶表示装置
JP2004325956A (ja) 2003-04-25 2004-11-18 Sharp Corp 表示装置及びその製造方法
JP2005241988A (ja) 2004-02-26 2005-09-08 Alps Electric Co Ltd 表示装置
JP2005266529A (ja) * 2004-03-19 2005-09-29 Sharp Corp 表示装置の製造方法及び表示装置
WO2008015808A1 (fr) 2006-07-31 2008-02-07 Sharp Kabushiki Kaisha Substrat de matrice active, afficheur et procédé d'inspection de substrat de matrice active

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2264689A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212168A (ja) * 2008-05-16 2012-11-01 Sharp Corp アクティブマトリクス基板、表示装置、アクティブマトリクス基板の製造方法または検査方法、および表示装置の製造方法または検査方法
JP2011123162A (ja) * 2009-12-09 2011-06-23 Hitachi Displays Ltd 表示装置
JP2011158707A (ja) * 2010-02-01 2011-08-18 Casio Computer Co Ltd アクティブマトリクス型表示パネル用基板とこれを用いた液晶表示パネル
KR101436763B1 (ko) 2010-06-28 2014-09-01 샤프 가부시키가이샤 액티브 매트릭스 기판, 표시 장치, 및 이것들의 검사 방법
CN102959608A (zh) * 2010-06-28 2013-03-06 夏普株式会社 有源矩阵基板、显示装置以及它们的检查方法
JP5319015B2 (ja) * 2010-06-28 2013-10-16 シャープ株式会社 アクティブマトリクス基板、表示装置、およびこれらの検査方法
WO2012002199A1 (ja) * 2010-06-28 2012-01-05 シャープ株式会社 アクティブマトリクス基板、表示装置、およびこれらの検査方法
EP2587473A4 (en) * 2010-06-28 2015-03-04 Sharp Kk ACTIVE MATRIX SUBSTRATE, DISPLAY DEVICE AND METHOD FOR TESTING THE ACTIVE MATRIX SUBSTRATE OR DISPLAY DEVICE
CN102959608B (zh) * 2010-06-28 2015-06-17 夏普株式会社 有源矩阵基板、显示装置以及它们的检查方法
US9614001B2 (en) 2010-06-28 2017-04-04 Sharp Kabushiki Kaisha Active matrix substrate including signal terminals additional signal terminals and switching elements for testing the active matrix substrate
WO2015178334A1 (ja) * 2014-05-22 2015-11-26 シャープ株式会社 アクティブマトリクス基板および表示装置
JPWO2015178334A1 (ja) * 2014-05-22 2017-04-20 シャープ株式会社 アクティブマトリクス基板および表示装置
US9869913B2 (en) 2014-05-22 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and display device

Also Published As

Publication number Publication date
US20110006780A1 (en) 2011-01-13
EP2264689A4 (en) 2011-10-26
CN101965606B (zh) 2012-12-05
US8653827B2 (en) 2014-02-18
CN101965606A (zh) 2011-02-02
JP5285119B2 (ja) 2013-09-11
JPWO2009113669A1 (ja) 2011-07-21
JP2011197686A (ja) 2011-10-06
EP2264689A1 (en) 2010-12-22
JP4813621B2 (ja) 2011-11-09

Similar Documents

Publication Publication Date Title
JP5285119B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
JP5036865B2 (ja) アクティブマトリクス基板、表示装置、アクティブマトリクス基板の検査方法、および表示装置の検査方法
US9299877B2 (en) Active matrix substrate, display device, method for inspecting the active matrix substrate, and method for inspecting the display device
US7847577B2 (en) Active matrix substrate, display device, and active matrix substrate inspecting method
WO2014073481A1 (ja) アクティブマトリクス基板、及び表示装置
US20140132873A1 (en) Active matrix display device
US9405162B2 (en) Active matrix display device with auxiliary repair line
JP2010102237A (ja) 表示装置
WO2020083360A1 (zh) 栅线断路及栅线与数据线短路的修复方法、修复结构
WO2014073485A1 (ja) アクティブマトリクス基板、及び表示装置
US9275932B2 (en) Active matrix substrate, and display device
US20070132931A1 (en) Active matrix substrate
CN108121125B (zh) 显示装置不良解析方法
US8922534B2 (en) System for display images and fabrication method thereof
JP2022076989A (ja) 配線基板、表示パネル、および配線基板の欠陥修理方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980108262.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09719806

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010502900

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12920857

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009719806

Country of ref document: EP