WO2007142071A1 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
WO2007142071A1
WO2007142071A1 PCT/JP2007/060852 JP2007060852W WO2007142071A1 WO 2007142071 A1 WO2007142071 A1 WO 2007142071A1 JP 2007060852 W JP2007060852 W JP 2007060852W WO 2007142071 A1 WO2007142071 A1 WO 2007142071A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
concentration
bonding
type
ingap
Prior art date
Application number
PCT/JP2007/060852
Other languages
English (en)
French (fr)
Inventor
Yukari Suzuki
Jun Ikeda
Jun-Ya Ishizaki
Shunichi Ikeda
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP07744286A priority Critical patent/EP2034527A1/en
Priority to US12/303,662 priority patent/US7960745B2/en
Priority to KR1020087031664A priority patent/KR101321985B1/ko
Priority to CN2007800194414A priority patent/CN101454908B/zh
Publication of WO2007142071A1 publication Critical patent/WO2007142071A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities

Definitions

  • the present invention relates to a light emitting device and a method for manufacturing the same.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2002-203987
  • AlGa InP mixed crystal
  • AlGalnP mixed crystal where 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l; hereinafter referred to as AlGalnP mixed crystal or simply AlGalnP
  • the device employs a double heterostructure in which a thin A1 GalnP active layer is sandwiched between an n-type AlGalnP cladding layer and a p-type A1 GalnP cladding layer.
  • a luminance element can be realized.
  • Patent Document 1 discloses a method of once peeling off a GaAs substrate and newly bonding a GaP substrate. Further, in Patent Document 1, the side on which the GaP substrate is bonded is p-type, and in order to reduce the series resistance at the bonding interface, Zn is added at a high concentration as a p-type dopant on the bonding surface side of the light emitting layer portion. An intermediate layer made of InGaP is grown, and the intermediate layer is bonded to the GaP substrate.
  • the intermediate layer used for bonding is p-type, and Zn having relatively high resistance to oxidation can be used as a dopant.
  • p-type GaAs single crystal substrates for epitaxial growth of A1G alnP light-emitting layers are difficult to obtain, and it is no exaggeration to say that only n-type substrates are used in actual production.
  • the GaP substrate is bonded to the n-type second main surface of the light-emitting layer part from which the GaAs single crystal substrate has been removed, and the InGaP intermediate layer used for shell occupancy is n-type together with the GaP substrate. Need to be replaced.
  • Si is frequently used as an n-type dopant in III-V compound semiconductors, and the InGaP intermediate layer needs to be highly doped with Si.
  • the series resistance at the bonding interface is more difficult to reduce than the p-type InGaP intermediate layer because the surface Si is oxidized and inactivated by the oxygen.
  • the series resistance of the light-emitting element obtained by bonding simply increases. It has also been found that it lacks stability. If the series resistance is not reduced to a stable level in a short time, there is a problem that the switching response is greatly affected when the light-emitting element is dimmed by high-speed switching (PWM control, etc.).
  • the problem of the present invention is that the bonding surface side of the light emitting layer portion and the transparent conductive semiconductor substrate is n-type, and the InGaP intermediate layer formed on the bonding surface side is n-type by Si doping.
  • the light-emitting device of the present invention comprises:
  • Light emission with a double heterostructure consisting of an n-type cladding layer, an active layer and a p-type cladding layer composed of III-V compound semiconductors and composed of AlGalnP each having a lattice-matched composition with GaAs.
  • a light extraction side electrode that has a layer portion, and that partially covers the first main surface of the layer to be bonded, which is defined to be p-type on the first main surface side and n-type on the second main surface side
  • an n-type transparent element substrate made of a III-V group compound semiconductor having a band gap energy larger than that of the active layer is bonded to the second main surface of the layer to be bonded, and
  • a transparent element substrate and a layer to be bonded are formed with a bonding surface with the other, and a high-concentration Si doping layer enriched with n-type dopant Si is formed on the bonding surface side.
  • InGaP intermediate layer is formed Is a special number.
  • the method for producing a light-emitting device of the present invention is the above-described method for producing a light-emitting device of the present invention.
  • a layer to be bonded layer growing step for epitaxially growing the layer to be bonded on the first main surface of the single crystal growth substrate made of GaAs to obtain an intermediate laminate;
  • the bonded connection layer is epitaxially grown on the first main surface of the n-type transparent element substrate or the second main surface of the bonded target layer from which the growth single crystal substrate is removed, and the bonded connection layer is bonded.
  • the n-type transparent element substrate when the n-type transparent element substrate is bonded to the n-type second main surface of the layer to be bonded, at least one of the bonding surfaces is doped with Si.
  • This makes it possible to sufficiently reduce the series resistance at the shell-occupying interface, despite the fact that oxidizable Si is used as a dopant, and the change in series resistance after energization is small and stable.
  • the switching responsiveness can be greatly improved even in applications where the light-emitting element is dimmed and driven by high-speed switching.
  • AlGaInP lattice-matched with GaAs means that the lattice constant of the compound semiconductor, which is expected in a Balta crystal state where no lattice displacement due to stress occurs, is the same as the lattice constant of GaA s. Is a compound semiconductor that is within 1% of lattice mismatch power expressed by ⁇ I al -aO
  • the active layer may be configured as a single layer of AlGaln P, or may be configured as a quantum well layer in which barrier layers and well layers made of AlGalnP having different compositions are stacked alternately (quantum well layer). The whole is considered as one active layer).
  • an n-type GaP single crystal substrate is easy to manufacture and inexpensive. Since it has high transparency, it can be suitably used in the present invention (this can also be applied to single crystal substrates such as GaAsP and GaAlAs).
  • the high concentration Si doping layer formed in the InGaP intermediate layer has a Si concentration of 2 ⁇ 10 19 / cm 3 or more.
  • the Si concentration of the bonding surface of the InGaP intermediate layer is adjusted to less than 3 ⁇ 10 19 / cm 3 before the bonding process is performed.
  • the Si concentration of the high concentration Si doping layer is more preferably adjusted to 3 ⁇ 10 19 / cm 3 or more and 6 ⁇ 10 19 Zcm 3 or less.
  • the high-concentration Si doping layer of the InGaP intermediate layer is preferably covered with an InGaP cap layer having a lower Si concentration than the high-concentration Si doping layer. ,.
  • a bonding surface is formed on the InGaP cap layer. Since the high-concentration Si doping layer is covered with the InGaP cap layer, the Si concentration on the bonding surface of the InGaP intermediate layer can be reduced. An increase in column resistance and a reduction in bonding strength can be effectively prevented.
  • the Si concentration on the surface of the InGaP cap layer becomes excessively high, the bonding strength between the InGaP intermediate layer and the layer to be bonded is insufficient, and the InGaP intermediate layer is not formed after the shell foraging process. And peeling may occur between the layer and the layer to be bonded.
  • the Si concentration of the InGaP cap layer before the shelling process is less than 3 ⁇ 10 19 Zcm 3 (preferably less than 2 ⁇ 10 19 / cm 3 ). Further, when the thickness of the InGaP cap is adjusted in the range of lOnm or more and 25 nm or less, the above-described effect of suppressing the occurrence of peeling becomes more remarkable.
  • the InGaP intermediate layer can be epitaxially grown on the first main surface of the n-type transparent single crystal substrate. In this way, the InGaP intermediate layer is formed on the n-type transparent single crystal substrate side where it is easy to ensure the required thickness, and handling during manufacture is easy. In this case, InGaP A high concentration Si doping layer may be formed on the first main surface side of the intermediate layer.
  • the high-concentration Si doping layer can be specifically formed as follows.
  • the MGaPE intermediate layer is passed through the compound semiconductor source gas and Si source dopant gas that form the InGaP intermediate layer in the reaction vessel.
  • Organic Vapor Phase Epitaxy (Organic Metal Vapor Deposition) method is used, and the compound semiconductor layer that forms the InGaP intermediate layer is grown to a predetermined thickness.
  • Si source dopant gas By reducing the relative flow rate for the Si source dopant gas, it is possible to form a high-concentration Si-doped layer on the surface layer of the InGaP intermediate layer. In this way, the process of forming the high-concentration Si doping layer can be easily incorporated by adjusting the flow rate of the source gas in the vapor phase growth process of the InGaP intermediate layer by MOVPE. Can be formed.
  • the high concentration Si doping layer when the high concentration Si doping layer is formed, if the supply of the source gas is stopped while the supply of the Si source dopant gas to the reaction vessel is continued, A high-concentration Si doping layer can be formed steeply in a narrow thickness range of the surface layer portion of the InGaP intermediate layer (so-called ⁇ doping), and the effects of the present invention can be further enhanced.
  • ⁇ doping the high concentration Si doping layer is formed in the InGaP intermediate layer growth process, if the absolute supply flow rate of the Si source dopant gas to the reaction vessel is increased, a steeper high concentration Si doping layer is obtained. be able to.
  • the InGaP intermediate layer growth step if the supply of the source gas is resumed after forming the high-concentration Si doping layer, it is possible to easily form an InGaP cap layer that covers the high-concentration Si doping layer.
  • the portion of the InGaP intermediate layer that was grown before the interruption of the supply of the source gas is the second layer, and the portion that has been grown after the supply of the source gas is resumed is the first layer.
  • the InGaP intermediate layer has a first layer located on the bonding surface side and a second layer located on the opposite side (for example, thicker than the first layer)).
  • High concentration Si doping layer has Si concentration of 2 X 10 19 Zcm 3 or more 6 X 10 19 Zcm 3 or more Lower (preferably 3 X 10 19 / cm 3 or more and 6 X 10 19 / cm 3 or less), so that the first layer has a maximum Si concentration at the boundary between the first layer and the second layer. And the second layer.
  • the surface layer portion of the first layer on the bonding surface side is an InGaP cap layer having a Si concentration lower than that of the high concentration Si doping layer. In the shell-dividing process, it is advisable to perform bonding on the surface of the InGaP cap layer.
  • “stopping the supply of the source gas” refers to reducing the flow rate of the source gas to 1Z10 or less.
  • the supply of the source gas can be continued as long as the flow rate is 1/10 or less of the flow rate before the stop.
  • the InGaP intermediate layer continues to grow even at a low speed during the stop period, but the growth portion during this stop period is included in the second layer.
  • FIG. 1 is a schematic view showing an example of a light emitting element to which the present invention is applied in a laminated structure.
  • FIG. 2 is an explanatory view showing a manufacturing process of the light-emitting element of FIG.
  • FIG. 3 is an explanatory diagram following FIG.
  • FIG. 4 is an explanatory diagram following FIG.
  • FIG. 5 is an explanatory diagram following FIG.
  • FIG. 6 is an explanatory diagram showing details of step 6.
  • FIG. 7 is a schematic diagram showing an example of a timing chart corresponding to step 6.
  • FIG. 1 is a conceptual diagram showing a light emitting device 100 according to an embodiment of the present invention.
  • the light-emitting element 100 has a light-emitting layer portion 24, and partially covers the first main surface of the bonding target layer 50 that is determined to be p-type on the first main surface side and n-type on the second main surface side.
  • the light extraction side electrode 9 is formed so as to cover it.
  • the light emitting layer portion 24 is made of a III-V compound semiconductor, and an n-type cladding layer 4, an active layer 5, and a p-type cladding layer 6 each made of AlGalnP having a lattice matching composition with GaAs are stacked in this order. Has a double heterostructure.
  • n-type transparent element substrate 90 made of a II I—V group compound semiconductor having a band gap energy larger than that of the active layer 5 is bonded to the second main surface of the bonding target layer 50.
  • the InGaP intermediate layer 3 is formed on the first main surface of the n-type transparent element substrate 90, and the first main surface of the InGaP intermediate layer 3 is one of the transparent element substrate 90 and the bonding target layer 50.
  • a high-concentration Si doping layer 3d enriched with Si serving as an n-type dopant is formed on the bonding surface side.
  • the InGaP intermediate layer 3 has an InP mixed crystal ratio A adjusted to 0.05 or more and 0.1 or less when the composition formula is represented by InGaP, for example, and is positioned on the bonding surface side.
  • a second layer 3b (for example, thicker than the first layer 3a) located on the opposite side.
  • the high-concentration Si-doped layer 3d has a maximum Si concentration at the boundary position between the first layer 3a and the second layer 3b, and the Si concentration decreases monotonously from the position in the thickness direction of each layer. It is formed across the single layer 3a and the second layer 3b.
  • the high-concentration Si-doped layer 3d has a Si concentration of 2 X 10 19 / cm 3 or more and 6 X 10 19 / cm 3 or more (preferably 3 X l 19 / cm 3 or more and 6 X 10 19 / cm 3 or less). It is an area.
  • the thickness of the InGaP intermediate layer 3 is, for example, not less than 20 nm and not more than lOOnm.
  • the Si concentration is less than 3 X 10 19 / cm 3 (preferably 2 X 10 19 in the surface layer portion on the bonding surface side of the first layer 3a. / cm and comprising less than 3), it may also be formed the InGaP cap layer 3c below les.
  • the Si concentration in the region is 3 ⁇ 10 19 / cm 3 or more (or 2 ⁇ 10 19 / cm 3 or more), and the resulting InGaP cap layer 3c has disappeared. There is no problem.
  • the transparent element substrate 90 is an n-type GaP single crystal substrate (hereinafter referred to as an n-type GaP single crystal substrate 90), and the entire second main surface is covered with the back electrode 20.
  • the light extraction side electrode 9 is formed substantially at the center of the first main surface of the current diffusion layer 7, and a region around the light extraction side electrode 9 is a light extraction region from the light emitting layer portion 24.
  • a bonding pad 16 made of Au or the like for bonding the electrode wire 17 is disposed at the center of the light extraction side electrode 9.
  • the light emitting layer portion 24 is grown by the MOVPE method, and is a compound semiconductor represented by the composition formula (AlGa) InP (where 0 ⁇ x ⁇ l, 0 ⁇ y ⁇ l). It is composed of a compound semiconductor having a composition lattice-matched with GaAs. Specifically, the light-emitting layer portion 24 is made of non-doped (Al Ga) In P (where 0 ⁇ x ⁇ 0.55, 0.45 ⁇ y ⁇ 0.55) mixed crystal force, Active layer 5 is made of p-type (Al Ga) In P (where x ⁇ z ⁇ l) force p-type cladding layer 6 and n-type
  • the p-type AlGalnP cladding layer 6 is disposed on the light extraction side electrode 9 side, and the n-type AlGalnP cladding layer 4 is disposed on the back electrode 20 side. Therefore, the current-carrying polarity is positive on the light extraction side electrode 9 side.
  • the term “non-dope” as used herein means “not to add dopant actively” and includes a dopant component that is inevitably mixed in the normal manufacturing process (for example, 10 13 to: 10 It is not excluded that the upper limit is about 16 / cm 3 .
  • the current spreading layer 7 is formed as a p-type GaP layer in which the dopant is Zn (Mg or Zn and Mg may be used in combination).
  • the current spreading layer 7 is formed by a hydride vapor phase epitaxy (HVPE) method, and the thickness of the current spreading layer 7 is, for example, 5 xm to 200 zm (for example, 150 xm). is there.
  • a p-type GaP connection layer 7p grown by the MOVPE method is formed between the current spreading layer 7 and the light emitting layer portion 24 so as to follow the light emitting layer portion 24. That is, in the bonding target layer 50, the light emitting layer portion 24 and the p-type GaP connection layer 7p are grown by the MOVPE method, and the current diffusion layer 7 is grown by the HVPE method.
  • an n-type GaAs single crystal substrate 1 as a growth single crystal substrate 1 is more opaque to the luminous flux from the light emitting layer portion 24 (the band gap energy is higher than that of the active layer 5). Is small)).
  • the n-type GaAs buffer layer lb is, for example, 0.5 ⁇ im
  • the etch stop layer 2 made of AllnP is 0.5 ⁇ m on the first main surface of the substrate 1, and the light emitting layer As part 24, each made of (AlGa) InP, 1 ⁇ m
  • n-type clad layer 4 (n-type dopant is Si), 0.6 ⁇ m active layer (non-doped) 5 and 1 ⁇ m p-type clad layer 6 (p-type dopant is Mg: C from organometallic molecules can grow as an epitaxial layer in this order.
  • p-type dopant is Si
  • p-type dopant is Mg
  • C from organometallic molecules can grow as an epitaxial layer in this order.
  • step 2 a p-type GaP force, a connecting layer 7p, which is formed on the light emitting layer portion 24, is heteroepitaxially grown by the MOVPE method.
  • Epitaxial growth of each of these layers is performed by a known MOVPE method.
  • Al, Ga The following materials can be used as source gases for the components of In (indium) and P (phosphorus);
  • TMA1 Trimethylaluminum
  • TAA1 Triethylaluminum
  • TAA1 Triethylaluminum
  • Ga source gas Trimethylgallium (TMGa), Trietylgallium (TEGa), etc .;
  • In source gas trimethylindium (TMIn), triethylindium (TEIn), etc.
  • P source gas trimethyl phosphor (TMP), triethyl phosphor (TEP), phosphine (PH), etc.
  • the current diffusion layer 7 made of p-type GaP is homoepitaxially grown on the connection layer 7p by the HVPE method.
  • the HVPE method is based on the reaction of the following formula (1) by introducing hydrogen chloride onto the Ga while keeping the Group III element Ga at a predetermined temperature in the container. GaCl is generated and the carrier gas H gas
  • the growth temperature is set to 640 ° C or higher and 860 ° C or lower.
  • the group V element P supplies P H together with the carrier gas H onto the substrate.
  • the p-type dopant Z is set to 640 ° C or higher and 860 ° C or lower.
  • n is supplied in the form of DMZn (dimethyl Zn).
  • GaCl has excellent reactivity with PH, and the following (
  • the current spreading layer 7 can be efficiently grown by the reaction of formula 2):
  • the compound semiconductor growth layer 60 is epitaxially grown on the GaAs single crystal substrate 1 by two kinds of vapor phase growth methods, and the intermediate stacked body 200 is formed.
  • the intermediate layer 200 the light emitting layer 24, the connection layer 7p, and the current diffusion layer 7 are the layers to be bonded 50, and the other portions (etch stop layer 2, buffer layer lb, and GaAs single crystal substrate 1) Is the non-elementized portion 70.
  • the MOVPE growth step the light emitting layer portion 24 and the connection layer 7p of the layer to be bonded 50, the etch stop layer 2 and the buffer layer lb preceding this are grown.
  • the process proceeds to step 4 in FIG. 4, and the GaAs single crystal substrate 1 is removed.
  • the removal is performed by grinding from the second main surface side of the GaAs single crystal substrate 1 to reduce the substrate thickness to some extent, and then a first etching solution (for example, ammonia / peroxide water) having selective etching properties with respect to GaAs.
  • the GaAs single crystal substrate 1 is etched away together with the buffer layer lb using an element mixture solution, and then, as shown in Step 5, a second etching solution having selective etching properties with respect to AllnP forming the etch stop layer 2 (
  • the etching stop layer 2 may be removed by etching using hydrochloric acid: hydrofluoric acid may be added to remove the A1 oxide layer.
  • an AlAs release layer is formed, and this is selectively etched to remove the GaAs single crystal substrate 1 in such a manner that the GaAs single crystal substrate 1 is peeled off from the bonding target layer 50. It may be.
  • the InGaP intermediate layer 3 is formed on the first main surface of the n-type GaP single crystal substrate 90 (thickness, for example, 280 xm), and the epitaxial layer is, for example, 20 nm or more and lOOnm or less. Grow. Then, a high concentration Si doping layer 3d is formed on the bonding surface side of the InGaP intermediate layer 3. The epitaxial growth of the InGaP intermediate layer 3 is performed by the MOVP E method in the same manner as the light emitting layer portion 24.
  • FIG. 6 shows details of the growth process of the InGaP intermediate layer 3.
  • the inside of the reaction vessel is heated to a growth temperature (eg, 900 ° C. or more and 1100 ° C. or less) by a heating source (in this embodiment, an infrared lamp).
  • the source gas is an organic metal (MO) gas that is a group III metal source and a group V element source gas (here, phosphine (PH)).
  • MO gas is stored in metal MO reservoir 203
  • the organic metal inside is pushed into the supply pipe in a form diluted with the carrier gas, and the flow rate is adjusted by the mass flow controller (MFC). Supplied into the reaction vessel.
  • the carrier gas can be supplied to the reaction vessel in such a manner that the MO reservoir 203 is bypassed by operating the bypass valve 202.
  • the group V element source gas and the Si source dopant gas here, monosilane (SH)
  • MFC mass flow controller
  • Figure 7 shows a schematic timing chart of gas supply and temperature rise in each process.
  • an n-type GaP single crystal substrate 90 is placed in a reaction vessel, and supply of only a group V element source gas is started, and the inside of the reaction vessel is filled with the group V element source gas. While purging, the temperature rises to the growth temperature T1 (Figure 7: Period P). And when the growth temperature T1 is reached
  • the source gas is MO gas, Group V element source gas, and Si source
  • the source gas is MO gas, Group V element source gas, and Si source
  • the relative flow rate of the source gas supplied to the reaction vessel with respect to the Si source dopant gas is decreased.
  • the supply of only the M0 gas is stopped while the supply of only the Si source dopant gas is continued at the same flow rate.
  • a layer in which Si from the Si source dopant gas is concentrated and adsorbed is formed on the surface of the InGaP intermediate layer 3 where growth has stopped (FIG. 7: period P).
  • the length of period P is S
  • the Si concentration in the high-concentration Si-doped layer 3d described later is 2 X 10 19 / cm 3 or more and 6 X 10 19 / cm 3 or less (preferably 3 X 10 19 / cm 3 More than 6 X 10 19 / cm 3 ).
  • supply of Group V element source gas (PH) is 2 X 10 19 / cm 3 or more and 6 X 10 19 / cm 3 or less (preferably 3 X 10 19 / cm 3 More than 6 X 10 19 / cm 3 ).
  • Si in the Si-concentrated adsorption layer formed on the surface of the second layer 3b during the growth stop is newly grown from the interface position. Diffusion into layer 3a and grown second layer 3b respectively.
  • the high concentration Si doping layer 3d is, Si concentration is 2 X 10 19 / cm 3 or more 6 X 10 19 / cm 3 or less (desirably 3 X 10 19 / cm 3 or more 6 X 10 1 9 / cm 3
  • the first layer 3a and the second layer 3b are formed so as to maximize the Si concentration at the boundary position between the first layer 3a and the second layer 3b.
  • the Si concentration is a profile that decreases monotonously in the thickness direction from the boundary between both layers where the Si concentration is maximum.
  • a region where the Si concentration is less than 3 ⁇ 10 19 / cm 3 is the InGaP cap layer 3c on the shell-occupying surface side, and is attached to the InGaP cap layer 3c.
  • a mating surface is formed.
  • the thickness of the InGaP cap layer 3c is not less than 10 nm and not more than 25 nm (however, it is naturally smaller than the thickness of the first layer 3a).
  • the thickness of the high-concentration Si doping layer 3d tends to increase on the first layer 3a side.
  • the thickness of the first layer 3a is set smaller than that of the second layer 3b, which contributes to further improving the bonding strength in the shell foraging process.
  • the Si concentration on the surface of the first layer 3a should be less than 3 X 10 19 / cm 3 (preferably less than 2 X 10 19 Zcm 3 ) before the shelling process.
  • the thickness is adjusted so that it remains (that is, the InGaP cap layer 3c is formed).
  • the second main surface of the layer 50 to be bonded is superposed and pressed, and further pressed. Then, heat treatment is performed at a temperature of 400 ° C to 700 ° C (even if pressure is continued during the heat treatment).
  • the Si in the high-concentration Si doping layer 3d diffuses toward the bonding surface, and the Si concentration in the vicinity of the bonding surface is increased as shown in FIG. This is thought to contribute to reducing the series resistance at the bonding interface or reducing the change in the series resistance after energization.
  • the Si concentration force on the bonding surface may exceed 3 ⁇ 4 X 10 19 / cm 3 (or 3 X 10 19 / cm 3 ) (that is, the bonding process is completed).
  • the InGaP cap layer 3c having a Si concentration of less than 3 ⁇ 10 19 / cm 3 (or less than 2 ⁇ 10 19 / cm 3 ) may disappear).
  • the semiconductor wafer for manufacturing the light emitting element is completed through the above steps. Then, the light extraction side electrode 9 and the back surface electrode 20 are formed on each chip region of the semiconductor wafer for manufacturing the light emitting element by vacuum vapor deposition, and the bonding pad 16 is further disposed on the light extraction side electrode 9 to obtain an appropriate one. Bake for electrode fixing at temperature. The wafer 18 is diced into chips, and the back electrode 20 is fixed to a terminal electrode (not shown) that also serves as a support using a conductive paste such as an Ag paste, while the bonding pad 16 and another terminal. Bond the Au wire 17 in a form that spans the electrodes, and then form a resin mold Thus, the light emitting element 100 is obtained.
  • the high concentration Si doping layer 3d was formed as described above, and the light emitting element Samnole of the example in which the shell was occupied and the high concentration by omitting the period P2 in FIG.
  • a comparative light-emitting element sampler with no Si-doping layer 3d was prepared, and the forward voltage Vf immediately after the start of energization by 20 mA energization was set to the initial value, and then gradually decreased when the energization was continued.
  • the amount of decrease in the forward voltage Vf up to the value was measured as AVf.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

発光素子１００は、ＡｌＧａＩｎＰにて各々構成されたｎ型クラッド層４、活性層５及びｐ型クラッド層６がこの順序で積層されたダブルへテロ構造を有する発光層部２４を有するとともに、第一主表面側がｐ型となり、第二主表面側がｎ型となるように定められた貼り合せ対象層５０の第一主表面を部分的に覆う形で光取出側電極９が形成される。また、該貼り合せ対象層５０の第二主表面に活性層５よりもバンドギャップエネルギーが大きいＩＩＩ－Ｖ族化合物半導体からなるｎ型透明素子基板９０が貼り合される。そして、透明素子基板と貼り合せ対象層５０との一方に、他方との貼り合せ面を形成するとともに、ｎ型ドーパントとなるＳｉを濃化させた高濃度Ｓｉドーピング層３ｄが貼り合せ面側に形成されたＩｎＧａＰ中間層３が形成されている。これにより、発光層部と透明導電性半導体基板との貼り合せ面側がｎ型となり、貼り合せ面側に形成するＩｎＧａＰ中間層がＳｉドーピングによりｎ型とされる場合においても、貼り合せ界面における素子直列抵抗を十分に低減でき、またそのスイッチング応答性も図ることができる発光素子を提供する。

Description

明 細 書
発光素子及びその製造方法
技術分野
[0001] この発明は発光素子及びその製造方法に関する。
背景技術
[0002] 特許文献 1 :特開 2002— 203987号公報
[0003] (Al Ga ) In P混晶（ただし、 0≤x≤l, 0≤y≤l ;以下、 AlGalnP混晶、ある いは単に AlGalnPとも記載する）により発光層部が形成された発光素子は、薄い A1 GalnP活性層を、それよりもバンドギャップの大きレ、 n型 AlGalnPクラッド層と p型 A1 GalnPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することに より、高輝度の素子を実現できる。
[0004] AlGalnP発光素子の場合、発光層部の成長基板として GaAs基板が使用されるが 、 GaAsは AlGalnP発光層部の発光波長域において光吸収が大きい。そこで、特許 文献 1には、一旦 GaAs基板を剥離し、 GaP基板を新たに貼り合わせる方法が開示さ れている。また、特許文献 1においては、 GaP基板を貼り合せる側が p型であり、貼り 合せ界面の直列抵抗低減のため、発光層部の貼り合わせ面側に p型ドーパントとし て Znを高濃度に添加した InGaPからなる中間層を成長し、その中間層を GaP基板 に貼り合わせるようにしている。
発明の開示
発明が解決しょうとする課題
[0005] 上記のような直接接合型発光素子は、貼り合せに使用する中間層が p型であり、ド 一パントとしても酸化に対する耐性が比較的高い Znが使用可能である。しかし、 A1G alnP発光層をェピタキシャル成長するための GaAs単結晶基板は p型のものが得難 く、実生産においては n型のものしか使用されていないといっても過言ではなレ、。この 場合、 GaP基板を貼り合せるのは、 GaAs単結晶基板が除去された発光層部の n型 となる第二主表面であり、貝占り合せに使用する InGaP中間層を GaP基板とともに n型 のものに置き換える必要がある。 [0006] しかし、 III— V族化合物半導体において n型のドーパントとして多用されているのは Siであり、 InGaP中間層を Siにより高濃度ドーピングする必要が生ずる。本発明者が 検討したところ、 InGaP中間層の全体に Siを均一にドーピングすることは困難であり 、貝占り合せ面となる表面に Si濃度のムラを生じやすいほか、貼り合せ雰囲気中に混入 する酸素により表面の Siが酸化して不活性化されるため、 p型 InGaP中間層よりも貼 り合せ界面の直列抵抗を低減しにくいことがわかった。
[0007] さらに、 InGaP中間層に Siを高濃度でドーピングした場合、貼り合せにより得られる 発光素子の直列抵抗が単に増加するだけでなぐ通電継続に伴い直列抵抗が経時 的に漸減しやすいなど、安定性に欠けることも判明した。直列抵抗が短時間で安定 レベルにまで低減されない場合、発光素子を高速スィッチング (PWM制御等）により 調光駆動する際には、そのスイッチング応答性に大きな影響が及ぶ問題がある。
[0008] 本発明の課題は、発光層部と透明導電性半導体基板との貼り合せ面側が n型とな り、貼り合せ面側に形成する InGaP中間層が Siドーピングにより n型とされる場合に おいても、貝 り合せ界面における素子直列抵抗を十分に低減でき、またそのスィッチ ング応答性も図ることができる発光素子とその製造方法とを提供することにある。 課題を解決するための手段及び発明の効果
[0009] 上記課題を解決するために、本発明の発光素子は、
III—V族化合物半導体からなり、 GaAsと格子整合する組成を有する AlGalnPに て各々構成された n型クラッド層、活性層及び p型クラッド層がこの順序で積層された ダブルへテロ構造を有する発光層部を有するとともに、第一主表面側が p型となり、 第二主表面側が n型となるように定められた貼り合せ対象層の、第一主表面を部分 的に覆う形で光取出側電極が形成される一方、該貼り合せ対象層の第二主表面に 活性層よりもバンドギャップエネルギーが大きい III—V族化合物半導体からなる n型 透明素子基板が貼り合された構造を有し、かつ、透明素子基板と貼り合せ対象層と の一方に、他方との貼り合せ面を形成するとともに、 n型ドーパントとなる Siを濃化さ せた高濃度 Siドーピング層が貼り合せ面側に形成された InGaP中間層が形成されて なることを特 ί数とする。
[0010] また、本発明の発光素子の製造方法は、上記本発明の発光素子の製造方法であ つて、
GaAsからなる成長用単結晶基板の第一主表面上に貼り合せ対象層をェピタキシ ャル成長して中間積層体を得る貼り合せ対象層成長工程と、
中間積層体から成長用単結晶基板を除去する基板除去工程と、
n型透明素子基板の第一主表面又は成長用単結晶基板が除去された貼り合せ対 象層の第二主表面に貼り合せ接続層をェピタキシャル成長するとともに、該貼り合せ 接続層の貼り合せ面側に高濃度 Siドーピング層を形成する貼り合せ接続層成長ェ 程と、
該高濃度 Siドーピング層の形成された貼り合せ接続層の貼り合せ面にて n型透明 素子基板と貼り合せ対象層とを貼り合せる貼り合せ工程と、
をこの順序で実施することを特徴とする。
[0011] 上記本発明においては、 n型透明素子基板を貼り合せ対象層の n型となる第二主 表面に貼り合せる際に、その少なくともいずれかの貼り合せ面側に Siをドーピングし た n型の InGaP中間層を形成して貼り合せを行なうとともに、 n型ドーパントとなる Siを 濃化させた高濃度 Siドーピング層を InGaP層の貼り合せ面側に、厚さ方向にいわば 局所的に形成する。これにより、酸化しやすい Siがドーパントとして用いられているに も拘わらず、貝占り合せ界面の直列抵抗を十分に低減でき、また、通電開始後におけ る直列抵抗の変化代も小さく安定であり、例えば、発光素子を高速スイッチングにより 調光駆動する用途等においても、そのスイッチング応答性を大幅に改善することがで きる。
[0012] なお、「GaAsと格子整合する AlGaInP」とは、応力による格子変位を生じていない バルタ結晶状態にて見込まれる、当該の化合物半導体の格子定数を al、同じく GaA sの格子定数を aOとして、 { I al -aO | /aO} X 100 (%)にて表される格子不整合 率力 1%以内に収まっている化合物半導体のことをいう。また、活性層は、 AlGaln Pの単一層として構成してもよいし、互いに組成の異なる AlGalnPからなる障壁層と 井戸層とを交互に積層した量子井戸層として構成してもよい（量子井戸層全体を、一 層の活性層とみなす)。
[0013] n型透明素子基板は、例えば n型 GaP単結晶基板が製造も容易で安価であり、また 、透明性も高いので本発明に好適に採用できる（このほ力、 GaAsPや GaAlAsなど の単結晶基板も採用可能である）。
[0014] InGaP中間層に形成する高濃度 Siドーピング層は、 Si濃度が 2 X 1019/cm3以上
6 X 1019Zcm3以下に調整されていることが望ましい。高濃度 Siドーピング層の Si濃 度が 2 X 1019Zcm3未満であると貼り合せ界面の直列抵抗低減効果が不十分となり やすい。他方、高濃度 Siドーピング層の Si濃度が 6 X 1019/cm3を超えると、 InGaP 中間層と貼り合せ対象層との貼り合せ強度を確保することが困難になる場合があり、 例えば、貝占り合せ工程の実施後に、 InGaP中間層と貼り合せ対象層との間で剥がれ 等が発生しやすくなる。この場合、 InGaP中間層の貼り合せ面の Si濃度は、貼り合せ 工程の実施前において 3 X 1019/cm3未満に調整されていることが同様の観点にお いて望ましい。これに対応して、高濃度 Siドーピング層は、 Si濃度が 3 X 1019/cm3 以上 6 X 1019Zcm3以下に調整されていることがより望ましい。
[0015] 貝占り合せ工程実施前においては、 InGaP中間層の高濃度 Siドーピング層は、該高 濃度 Siドーピング層よりも Si濃度が低い InGaPキャップ層にて覆われていることが望 ましレ、。この場合、当該 InGaPキャップ層に貼り合せ面が形成される。高濃度 Siドー ビング層が InGaPキャップ層で覆われていることで、 InGaP中間層の貼り合せ面上 の Si濃度を低減でき、貝占り合わせ工程における貼り合せ面の Si酸化等に起因した直 列抵抗増大や貼り合せ強度の低下を効果的に防止することができる。
[0016] 前述のごとぐ InGaPキャップ層表面の Si濃度が過度に高くなると、 InGaP中間層 と貼り合せ対象層との貼り合せ強度が不足し、貝占り合せ工程の実施後に、 InGaP中 間層と貼り合せ対象層との間で剥がれ等が発生する場合がある。この観点において 、貝占り合せ工程前の InGaPキャップ層の Si濃度は 3 X 1019Zcm3未満（望ましくは 2 X 1019/cm3未満）とすることが望ましレ、。また、 InGaPキャップの厚さを lOnm以上 25nm以下の範囲で調整すると、上記の剥がれ発生を抑制する効果は一層顕著とな る。
[0017] InGaP中間層は n型透明単結晶基板の第一主表面にェピタキシャル成長すること ができる。このようにすると、必要な厚さを確保しやすい n型透明単結晶基板側に InG aP中間層が形成されるので、製造時のハンドリングが容易である。この場合、 InGaP 中間層の第一主表面側に高濃度 Siドーピング層を形成すればよい。
[0018] 次に、高濃度 Siドーピング層は、具体的には次のようにして形成が可能である。す なわち、 InGaP中間層成長工程において、 InGaP中間層を、反応容器内にて該 In GaP中間層を形成する化合物半導体の原料ガスと Si源ドーパントガスとを流通する ことにより M〇VPE (Meta卜 Organic Vapor Phase Epitaxy:有機金属気相成長）法によ り成長するとともに、該 InGaP中間層をなす化合物半導体層を予め定められた厚さ に成長した段階で、反応容器に供給する原料ガスの Si源ドーパントガスに対する相 対流量を減少させることにより高濃度 Siドーピング層を InGaP中間層の表層部に形 成すること力 Sできる。このようにすると、 MOVPEによる InGaP中間層の気相成長ェ 程において原料ガスの流量調整により高濃度 Siドーピング層の形成工程を簡単に組 み込むことができ、高濃度 Siドーピング層を効率的に形成することができる。
[0019] この場合、 InGaP中間層成長工程において、高濃度 Siドーピング層を形成する際 に、反応容器への Si源ドーパントガスの供給を継続したまま原料ガスの供給を停止 するようにすれば、 InGaP中間層の表層部の狭い厚さ範囲に高濃度 Siドーピング層 を急峻に形成することができ（いわゆる δドーピング）、本発明の効果を一層高めるこ とができる。また、 InGaP中間層成長工程において、高濃度 Siドーピング層を形成す る際に、反応容器への Si源ドーパントガスの絶対供給流量を増加させれば、さらに急 峻な高濃度 Siドーピング層を得ることができる。なお、高濃度 Siドーピング層を形成 する際には、原料ガスのうち III族元素源をなす有機金属ガスの供給のみ停止し、 V 族元素源ガス（P源ガス：例えばホスフィン）は供給を継続すると、既に成長済みの In GaP中間層から P成分が離脱することを抑制できるので望ましい。
[0020] また、 InGaP中間層成長工程において、高濃度 Siドーピング層を形成後原料ガス の供給を再開すれば、高濃度 Siドーピング層を覆う InGaPキャップ層を簡単に形成 すること力 Sできる。具体的には、 InGaP中間層成長工程において、 InGaP中間層の うち原料ガスの供給中断前までに成長された部分を第二層とし、原料ガスの供給を 再開後に成長された部分を第一層とする（つまり、 InGaP中間層は、貼り合せ面側に 位置する第一層と、これと反対側に位置する第二層（例えば、第一層よりも厚い）とを 有する）。高濃度 Siドーピング層は、 Si濃度が 2 X 1019Zcm3以上 6 X 1019Zcm3以 下（望ましくは 3 X 1019/cm3以上 6 X 1019/cm3以下）であって第一層と第二層との 境界位置にて Si濃度が最大となるように、それら第一層と第二層とにまたがって形成 される。そして、第一層の貼り合せ面側の表層部が、高濃度 Siドーピング層よりも Si 濃度が低い InGaPキャップ層とされる。貝占り合せ工程においては、当該 InGaPキヤッ プ層の表面にて貼り合せを行なうとよい。なお、本発明において、「原料ガスの供給を 停止する」とは、原料ガスの流量を 1Z10以下に減少させることをいう。すなわち、「 停止期間中」であっても、停止前の流量の 1/10以下の微量であれば原料ガスの供 給を継続することが可能である。この場合、停止期間中にも InGaP中間層は低速で はあるが成長を継続することとなるが、この停止期間中の成長部分は、第二層に含ま れるものとする。
図面の簡単な説明
[0021] [図 1]本発明の適用対象となる発光素子の一例を積層構造にて示す模式図。
[図 2]図 1の発光素子の製造工程を示す説明図。
[図 3]図 2に続く説明図。
[図 4]図 3に続く説明図。
[図 5]図 4に続く説明図。
[図 6]工程 6の詳細を示す説明図。
[図 7]工程 6に対応するタイミングチャートの一例を示す模式図。
発明を実施するための最良の形態
[0022] 以下、本発明の実施の形態を添付の図面を参照して説明する。
図 1は、本発明の一実施形態である発光素子 100を示す概念図である。発光素子 100は、発光層部 24を有するとともに、第一主表面側が p型となり、第二主表面側が n型となるように定められた貼り合せ対象層 50の第一主表面を部分的に覆う形で光 取出側電極 9が形成される。発光層部 24は、 III V族化合物半導体からなり、 GaA sと格子整合する組成を有する AlGalnPにて各々構成された n型クラッド層 4、活性 層 5及び p型クラッド層 6がこの順序で積層されたダブルへテロ構造を有する。貼り合 せ対象層 50の第二主表面には、活性層 5よりもバンドギャップエネルギーが大きい II I—V族化合物半導体からなる n型透明素子基板 90が貼り合されている。そして、 n型 透明素子基板 90と貼り合せ対象層 50との一方、本実施形態では n型透明素子基板 90の第一主表面に InGaP中間層 3が形成されてなり、その InGaP中間層 3の第一主 表面に、 n型ドーパントとなる Siを濃化させた高濃度 Siドーピング層 3dが当該貼り合 せ面側に形成されている。
[0023] 具体的には、 InGaP中間層 3は、例えば組成式を In Ga Pで表わしたとき、 InP 混晶比 Aが 0. 05以上 0. 1以下に調整され、貼り合せ面側に位置する第一層 3aと、 これと反対側に位置する第二層 3b (例えば、第一層 3aよりも厚い）とを有する。高濃 度 Siドーピング層 3dは、第一層 3aと第二層 3bとの境界位置にて Si濃度が最大となり 、該位置から各層厚さ方向に Si濃度が単調に減少する形で、それら第一層 3aと第二 層 3bとにまたがって形成されている。高濃度 Siドーピング層 3dは Si濃度が 2 X 1019 /cm3以上 6 X 1019/cm3以上（望ましくは、 3 X l〇19/cm3以上 6 X 1019/cm3以 下）となっている領域である。 InGaP中間層 3の厚さは例えば 20nm以上 lOOnm以 下である。
[0024] なお、貼り合せ工程完了後の素子状態において、第一層 3aの貼り合せ面側の表 層部には、 Si濃度が 3 X 1019/cm3未満（望ましくは、 2 X 1019/cm3未満）となる、 後述の InGaPキャップ層 3cが形成されていてもよレ、。ただし、後述のごとぐ拡散によ り当該の領域でも Si濃度が 3 X 1019/cm3以上（あるいは 2 X 1019/cm3以上）となり 、結果としての InGaPキャップ層 3cが消滅していても差し支えない。
[0025] 透明素子基板 90は n型 GaP単結晶基板（以下、 n型 GaP単結晶基板 90という）で あり、その第二主表面の全面が裏面電極 20により覆われている。光取出側電極 9は 、電流拡散層 7の第一主表面の略中央に形成され、該光取出側電極 9の周囲の領 域が発光層部 24からの光取出領域とされている。また、光取出側電極 9の中央部に 電極ワイヤ 17を接合するための Au等にて構成されたボンディングパッド 16が配置さ れている。
[0026] 発光層部 24は MOVPE法で成長されたものであり、組成式 (Al Ga ) In P ( ただし、 0≤x≤l， 0≤y≤l)にて表される化合物半導体のうち、 GaAsと格子整合す る組成を有する化合物半導体にて構成されている。具体的には、発光層部 24は、ノ ンドープ (Al Ga ) In P (ただし、 0≤x≤0. 55, 0. 45≤y≤0. 55)混晶力、らな る活性層 5を、 p型 (Al Ga ) In P (ただし x< z≤l)力 なる p型クラッド層 6と n型
z 1— z y 1— y
(Al Ga ) In P (ただし x< z≤ 1)からなる n型クラッド層 4とにより挟んだ構造を有 z 1— z y 1— y
する。図 1の発光素子 100では、光取出側電極 9側に p型 AlGalnPクラッド層 6が配 置されており、裏面電極 20側に n型 AlGalnPクラッド層 4が配置されている。従って、 通電極性は光取出側電極 9側が正である。なお、ここでいう「ノンドープ」とは、「ドー パントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混 入するドーパント成分の含有 (例えば 1013〜： 1016/cm3程度を上限とする）をも排除 するものではない。
[0027] 一方、電流拡散層 7は、ドーパントを Zn (Mgでもよぐ Znと Mgとを併用してもよい） とした p型 GaP層として形成されている。電流拡散層 7はハイドライド気相成長（Hydri de Vapor Phase Epitaxial Growth Method : HVPE)法により形成されたものであり、そ の形成厚さは例えば 5 x m以上 200 z m以下（一例として、 150 x m)である。また、 電流拡散層 7と発光層部 24との間には、発光層部 24に続く形で MO VPE法により成 長された p型 GaP接続層 7pが形成されている。つまり、貼り合せ対象層 50のうち、発 光層部 24と p型 GaP接続層 7pとが MOVPE法により成長され、電流拡散層 7が HV PE法により成長されたものである。
[0028] 以下、図 1の発光素子 100の製造方法について説明する。
まず、図 2に示すように、成長用単結晶基板としての n型 GaAs単結晶基板 1 (発光 層部 24からの発光光束に対して不透明である（活性層 5よりもバンドギャップェネル ギ一が小さい））を用意する。そして、工程 1において、その基板 1の第一主表面に、 n 型 GaAsバッファ層 lbを例えば 0· 5 /i m、次いで、 AllnPからなるエッチストップ層 2 を 0. 5 μ m、そして、発光層部 24として、各々（Al Ga ) In Pよりなる、 1 μ mの
1 y i -y
n型クラッド層 4 (n型ドーパントは Si)、 0. 6 μ mの活性層（ノンドープ） 5、及び 1 μ m の p型クラッド層 6 (p型ドーパントは Mg：有機金属分子からの Cも p型ドーパントとして 寄与しうる）を、この順序にてェピタキシャル成長させる。次に、工程 2では、発光層部 24の上に p型 GaP力、らなる接続層 7pを MOVPE法によりへテロェピタキシャル成長 する。
[0029] これら各層のェピタキシャル成長は、公知の MOVPE法により行なわれる。 Al、 Ga 、 In (インジウム）、 P (リン）の各成分源となる原料ガスとしては以下のようなものを使用 できる；
• A1源ガス；トリメチルアルミニウム（TMA1)、トリェチルアルミニウム（TEA1)など； •Ga源ガス；トリメチルガリウム（TMGa)、トリェチルガリウム (TEGa)など；
•In源ガス；トリメチルインジウム（TMIn)、トリェチルインジウム（TEIn)など。
•P源ガス：トリメチルリン（TMP)、トリェチルリン（TEP)、ホスフィン（PH )など。
3
[0030] 次に、図 3の工程 3に進み、 p型 GaPよりなる電流拡散層 7を、 HVPE法により接続 層 7p上にホモェピタキシャル成長させる。 HVPE法は、具体的には、容器内にて III 族元素である Gaを所定の温度に加熱保持しながら、その Ga上に塩化水素を導入す ることにより、下記（1)式の反応により GaClを生成させ、キャリアガスである Hガスとと
2 もに基板上に供給する。
Ga (液体） +HC 気体） → GaCl (気体） + 1Z2H (気体）… '（1)
2
成長温度は例えば 640°C以上 860°C以下に設定する。また、 V族元素である Pは、 P Hをキャリアガスである Hとともに基板上に供給する。さらに、 p型ドーパントである Z
3 2
nは、 DMZn (ジメチル Zn)の形で供給する。 GaClは PHとの反応性に優れ、下記（
3
2)式の反応により、効率よく電流拡散層 7を成長させることができる：
GaCl (気体） +PH (気体）
3
→GaP (固体) +HC1 (気体) +H (気体) ·…（2)
2
[0031] ここまでの工程で、 GaAs単結晶基板 1上には化合物半導体成長層 60が 2種の気 相成長法によりェピタキシャル成長され、中間積層体 200が形成されている。中間積 層体 200のうち、発光層部 24、接続層 7p及び電流拡散層 7が貼り合せ対象層 50で あり、それ以外の部分（エッチストップ層 2、バッファ層 lb及び GaAs単結晶基板 1)が 非素子化部分 70である。他方、 MOVPE成長工程においては、上記貼り合せ対象 層 50の発光層部 24及び接続層 7pと、これに先立つエッチストップ層 2及びバッファ 層 lbとが成長される。
[0032] 次に、図 4の工程 4に進み、 GaAs単結晶基板 1を除去する。該除去は、 GaAs単結 晶基板 1の第二主表面側から研削を行って基板厚さをある程度減じてから、 GaAsに 対して選択エッチング性を有する第一エッチング液 (例えばアンモニア/過酸化水 素混合液）を用いて GaAs単結晶基板 1をバッファ層 lbとともにエッチング除去し、次 いで工程 5に示すように、エッチストップ層 2をなす AllnPに対して選択エッチング性 を有する第二エッチング液 (例えば塩酸: A1酸化層除去用にフッ酸を添加してもよい )を用いて該エッチストップ層 2をエッチング除去することにより実施できる。なお、エツ チストップ層 2に代えて AlAs剥離層を形成し、これを選択エッチングすることにより、 該 GaAs単結晶基板 1を貼り合せ対象層 50から剥離する形で GaAs単結晶基板 1を 除去するようにしてもよい。
[0033] 次に、図 5の工程 6に示すように、 n型 GaP単結晶基板 90 (厚さ、例えば 280 x m) の第一主表面に InGaP中間層 3を、例えば 20nm以上 lOOnm以下にェピタキシャ ル成長する。そして、該 InGaP中間層 3の貼り合せ面側に高濃度 Siドーピング層 3d を形成する。 InGaP中間層 3のェピタキシャル成長は、発光層部 24と同様に MOVP E法にて実施される。
[0034] 図 6は、 InGaP中間層 3の成長工程の詳細を示すものである。反応容器内は、加熱 源 (本実施形態では赤外線ランプ）により成長温度（例えば 900°C以上 1100°C以下 )に昇温される。原料ガスは III族金属源となる有機金属（MO)ガスと V族元素源ガス (ここではホスフィン（PH ) )である。 MOガスは金属製の MOリザーバ 203内に収容
3
され、水素ガスからなるキャリアガスを MOリザーバ 203内に導入することで、内部の 有機金属がキャリアガスで希釈される形で供給配管内に押し出され、マスフローコン トローラ（MFC)で流量調整されつつ反応容器内に供給される。なお、キャリアガスは 、バイパスバルブ 202の操作により MOリザーバ 203をバイパスする形で反応容器に 供給できるようになつている。また、 V族元素源ガスと、 Si源ドーパントガス（ここではモ ノシラン（SH ) )もそれぞれマスフローコントローラ（MFC)で流量調整されつつ反応
4
容器内に供給される。図 7に、各工程でのガス供給及び昇温の模式的なタイミングチ ヤートを示している。
[0035] まず、図 6の工程 61に示すごとぐ反応容器内に n型 GaP単結晶基板 90を配置し、 V族元素源ガスのみ供給を開始して反応容器内を該 V族元素源ガスでパージしつ つ、成長温度 T1までの昇温を開始する（図 7 :期間 P )。そして成長温度 T1に到達し
0
たら、工程 62に示すごとぐ原料ガスである MOガス、 V族元素源ガス及び Si源ドー パントガスとを流通することにより、 MOVPE法による InGaP中間層 3 (第二層 3b)の 成長を開始する（図 7 :期間 P )。
[0036] 該第二層 3bが予め定められた厚さ（例えば 30nm)に成長した段階で、反応容器に 供給する原料ガスの Si源ドーパントガスに対する相対流量を減少させる。本実施形 態では、 Si源ドーパントガスのみ同一の流量にて供給を継続しつつ、 M〇ガスのみ 供給を停止する。これにより、成長の止まった InGaP中間層 3の表面に、 Si源ドーパ ントガスからの Siが濃化吸着した層が形成される（図 7 :期間 P )。期間 Pの長さは、 S
2 2
i源ドーパントガスの流量も勘案して、後述の高濃度 Siドーピング層 3d中の Si濃度が 2 X 1019/cm3以上 6 X 1019/cm3以下（望ましくは 3 X 1019/cm3以上 6 X 1019/c m3以下）となるように設定される。なお、期間 Pにおいて V族元素源ガス（PH )の供
2 3 給は継続され、成長した InGaPの分解抑制が図られている。また、図 7において一点 鎖線で示すように、期間 Pにおける Si源ドーパントガスの流量を、期間 Pにおける流
2 1
量よりあ ifカロさせることち可肯である。
[0037] 高濃度 Siドーピング層 3dが終われば、 Si源ドーパントガスの流通を継続しつつ、 M Oガスの供給を再開し、第一層 3aを成長する（図 7 :期間 P、厚さ例えば 20nm)。
3
[0038] このとき、図 5の工程 6に示すように、成長停止中において第二層 3b表面に形成さ れた Si濃化吸着層の Siが、その界面位置から新たに成長される第一層 3aと成長済 みの第二層 3bとにそれぞれ拡散する。その結果、高濃度 Siドーピング層 3dが、 Si濃 度が 2 X 1019/cm3以上 6 X 1019/cm3以下（望ましくは 3 X 1019/cm3以上 6 X 101 9/cm3以下）であって第一層 3aと第二層 3bとの境界位置にて Si濃度が最大となるよ うに、それら第一層 3aと第二層 3bとにまたがって形成される。また、 Si濃度は、 Si濃 度が最大となる両層境界位置から各厚さ方向に、それぞれ単調に減少するプロファ ィルとなる。また、貝占り合せ面側において Si濃度が 3 X 1019/cm3未満（望ましくは 2 X 1019/cm3未満）となる領域が InGaPキャップ層 3cとなり、当該 InGaPキャップ層 3 cに貼り合せ面が形成される。 InGaPキャップ層 3cの厚さは 10nm以上 25nm以下（ ただし、第一層 3aの厚さよりは当然小さい）である。
[0039] 第一層 3a側では InGaPの成長と Si拡散とが並列的に進行するので、高濃度 Siド 一ピング層 3dの厚さは第一層 3a側で厚くなる傾向にある。また、本実施形態では、 第一層 3aの厚さを第二層 3bよりも小さく設定しており、貝占り合せ工程において貼り合 せ強度をさらに向上させることに寄与している。なお、貝占り合せ工程の実施前におい て、第一層 3a表面（つまり、貼り合せ面）の Si濃度は、 3 X 1019/cm3未満（望ましく は 2 X 1019Zcm3未満）に留まるように（つまり、 InGaPキャップ層 3cが形成されるよう に)その厚さを調整する。
[0040] 必要な厚さの第一層 3aの成長が終われば、 MOガス及び Si源ドーパントガスの供 給を停止し、ノ ィパス路を経由したキャリアガスの供給のみ継続しつつ、赤外線ラン プによる加熱を停止して室温まで冷却する。この冷却時にぉレ、ても V族元素源ガス ( PH )の供給は継続され、成長した InGaPの分解抑制が図られている。
3
[0041] 図 5に戻り、続いて工程 7に示すように、高濃度 Siドーピング層 3dを有する InGaP
中間層 3が形成された n型 GaP単結晶基板 90の、該 InGaP中間層 3の第一主表面 を貼り合せ面として、貼り合せ対象層 50の第二主表面を重ね合わせて圧迫し、さら に 400°C以上 700°C以下に昇温して貼り合わせ熱処理を行なう（貼り合わせ熱処理 にも加圧を継続するようにしてもょレ、）。
[0042] この貼り合わせ熱処理時において、高濃度 Siドーピング層 3dの Siは貼り合せ面に 向けて拡散し、図 1に示すように、貼り合せ面近傍の Si濃度が高められる。これが、貼 り合せ界面の直列抵抗低減、あるいは通電開始後における直列抵抗の変化代の縮 小等に寄与すると考えられる。なお、貝占り合せ後においては貼り合せ面での Si濃度 力 ¾ X 1019/cm3 (あるいは 3 X 1019/cm3)超えても差し支えなレ、（つまり、貼り合せ 工程が完了した最終的な発光素子においては、 Si濃度が 3 X 1019/cm3未満 (ある いは 2 X 1019/cm3未満）となる InGaPキャップ層 3cが消滅することがありえる）。
[0043] 以上の工程により、発光素子製造用半導体ゥエーハが完成する。そして、この発光 素子製造用半導体ゥエーハの各チップ領域に真空蒸着法により光取出側電極 9及 び裏面電極 20を形成し、さらに光取出側電極 9上にボンディングパッド 16を配置し て、適当な温度で電極定着用のベーキングを施す。そして、このゥヱ一八を各チップ にダイシングし、裏面電極 20を Agペースト等の導電性ペーストを用いて支持体を兼 ねた図示しない端子電極に固着する一方、ボンディングパッド 16と別の端子電極と にまたがる形態で Au製のワイヤ 17をボンディングし、さらに樹脂モールドを形成する ことにより、発光素子 100が得られる。
本発明の効果を確認するために、高濃度 Siドーピング層 3dを上記のごとく形成して 貝占り合せを行った実施例の発光素子サンプノレと、図 7の期間 P2を省略することにより 高濃度 Siドーピング層 3dを形成しなかった比較用の発光素子サンプノレとをそれぞれ 作成し、 20mA通電により通電開始した直後の順方向電圧 Vfを初期値とし、その後 、通電継続した際に漸減する Vfの安定値までの順方向電圧 Vfの減少代を AVfとし て測定した。その結果、比較例の発光素子サンプルに対し実施例の発光素子サンプ ノレは、 Vfが:!〜 4%、 AVfが 10〜40%それぞれ小さくなつており、顕著に改善され ていることがわかった。

Claims

請求の範囲
[1] III一 V族化合物半導体からなり、 GaAsと格子整合する組成を有する AlGalnPに て各々構成された n型クラッド層、活性層及び p型クラッド層がこの順序で積層された ダブルへテロ構造を有する発光層部を有するとともに、第一主表面側が p型となり、 第二主表面側が n型となるように定められた貼り合せ対象層の、前記第一主表面を 部分的に覆う形で光取出側電極が形成される一方、該貼り合せ対象層の第二主表 面に前記活性層よりもバンドギャップエネルギーが大きい III V族化合物半導体か らなる n型透明素子基板が貼り合された構造を有し、かつ、前記透明素子基板と前記 貝占り合せ対象層との一方に、他方との貼り合せ面を形成するとともに、 n型ドーパント となる Siを濃化させた高濃度 Siドーピング層が前記貼り合せ面側に形成された InGa P中間層が形成されてなることを特徴とする発光素子。
[2] 前記 n型透明素子基板が n型 GaP単結晶基板からなる請求の範囲第 1項記載の発 光素子。
[3] 前記高濃度 Siドーピング層は Si濃度が 2 X 1019/cm3以上 6 X 1019/cm3以下で ある請求の範囲第 2項記載の発光素子。
[4] 前記 InGaP中間層は、前記貼り合せ面側に位置する第一層と、前記これと反対側 に位置する第二層とを有し、前記高濃度 Siドーピング層は、前記第一層と前記第二 層との境界位置にて Si濃度が最大となり、該位置から各層厚さ方向に Si濃度が単調 に減少する形で、それら前記第一層と前記第二層とにまたがって形成されてなる請 求の範囲第 1項なレ、し第 3項のレ、ずれか 1項に記載の発光素子。
[5] 前記 InGaP中間層は前記 n型透明単結晶基板の第一主表面にェピタキシャル成 長され、該 InGaP中間層の第一主表面側に前記高濃度 Siドーピング層が形成され ている請求の範囲第 1項ないし第 4項のいずれ力 4項に記載の発光素子。
[6] 請求の範囲第 1項ないし第 5項のいずれか 1項に記載の発光素子の製造方法であ つて、
GaAsからなる成長用単結晶基板の第一主表面上に前記貼り合せ対象層をェピタ キシャル成長して中間積層体を得る貼り合せ対象層成長工程と、
前記中間積層体から前記成長用単結晶基板を除去する基板除去工程と、 前記 n型透明素子基板の第一主表面又は前記成長用単結晶基板が除去された前 記貼り合せ対象層の第二主表面に前記 InGaP中間層をェピタキシャル成長するとと もに、該 InGaP中間層の貼り合せ面側に前記高濃度 Siドーピング層を形成する InG aP中間層成長工程と、
該高濃度 Siドーピング層の形成された前記 InGaP中間層の貼り合せ面にて前記 n 型透明素子基板と前記貼り合せ対象層とを貼り合せる貼り合せ工程と、
をこの順序で実施することを特徴とする発光素子の製造方法。
[7] 前記 InGaP中間層の貼り合せ面の S環度は、貝占り合せ工程の実施前において 3 X 1019/cm3未満に調整されてなる請求の範囲第 6項記載の発光素子の製造方法。
[8] 前記 InGaP中間層成長工程において、前記 InGaP中間層を、反応容器内にて該 I nGaP中間層を形成する化合物半導体の原料ガスと Si源ドーパントガスとを流通する ことにより MOVPE法により成長するとともに、該 InGaP中間層をなす化合物半導体 層を予め定められた厚さに成長した段階で、前記反応容器に供給する前記原料ガス の前記 Si源ドーパントガスに対する相対流量を減少させることにより前記高濃度 Siド 一ビング層を前記 InGaP中間層の表層部に形成する請求の範囲第 6項又は第 7項 に記載の発光素子の製造方法。
[9] 前記 InGaP中間層成長工程において、前記高濃度 Siドーピング層を形成する際 に、前記反応容器への前記 Si源ドーパントガスの供給を継続したまま前記原料ガス の供給を停止する請求の範囲第 8項記載の発光素子の製造方法。
[10] 前記高濃度 Siドーピング層を形成する際に、前記原料ガスのうち III族元素源をな す有機金属ガスの供給のみ停止し、 V族元素源ガスは供給を継続する請求の範囲 第 9項記載の発光素子の製造方法。
[11] 前記 InGaP中間層成長工程において、前記高濃度 Siドーピング層を形成する際 に、前記反応容器への前記 Si源ドーパントガスの絶対供給流量を増加させる請求の 範囲第 9項又は第 10項に記載の発光素子の製造方法。
[12] 前記 InGaP中間層成長工程において、前記 InGaP中間層のうち前記原料ガスの 供給中断前までに成長された部分を第二層とし、前記原料ガスの供給を再開後に成 長された部分を第一層として、前記高濃度 Siドーピング層を、 Si濃度が 2 X 1019Zc m3以上 6 X 1019/cm3以下であって前記第一層と前記第二層との境界位置にて Si 濃度が最大となるように、それら前記第一層と前記第二層とにまたがって形成すると ともに、前記第一層の前記貼り合せ面側の表層部を、前記高濃度 Siドーピング層より も Si濃度が低い InGaPキャップ層となし、
前記貼り合せ工程において当該 InGaPキャップ層の表面にて前記貼り合せを行な う請求の範囲第 6項なレ、し第 11項のレ、ずれか 1項に記載の発光素子の製造方法。
PCT/JP2007/060852 2006-06-05 2007-05-29 発光素子及びその製造方法 WO2007142071A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP07744286A EP2034527A1 (en) 2006-06-05 2007-05-29 Light emitting element and method for fabricating the same
US12/303,662 US7960745B2 (en) 2006-06-05 2007-05-29 Light emitting device and method of fabricating the same
KR1020087031664A KR101321985B1 (ko) 2006-06-05 2007-05-29 발광소자 및 그 제조방법
CN2007800194414A CN101454908B (zh) 2006-06-05 2007-05-29 发光元件及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006156723A JP4962840B2 (ja) 2006-06-05 2006-06-05 発光素子及びその製造方法
JP2006-156723 2006-06-05

Publications (1)

Publication Number Publication Date
WO2007142071A1 true WO2007142071A1 (ja) 2007-12-13

Family

ID=38801329

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060852 WO2007142071A1 (ja) 2006-06-05 2007-05-29 発光素子及びその製造方法

Country Status (7)

Country Link
US (1) US7960745B2 (ja)
EP (1) EP2034527A1 (ja)
JP (1) JP4962840B2 (ja)
KR (1) KR101321985B1 (ja)
CN (1) CN101454908B (ja)
TW (1) TWI414077B (ja)
WO (1) WO2007142071A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130069104A1 (en) * 2010-05-31 2013-03-21 Nichia Corporation Light-emitting device and method of manufacturing the light emitting device
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299480B2 (en) * 2008-03-10 2012-10-30 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JP5852660B2 (ja) * 2010-10-12 2016-02-03 アライアンス フォー サステイナブル エナジー リミテッド ライアビリティ カンパニー 高効率なオプトエレクトロニクスのための大きなバンドギャップをもつｉｉｉ−ｖ族化合物
US9425351B2 (en) * 2014-10-06 2016-08-23 Wisconsin Alumni Research Foundation Hybrid heterostructure light emitting devices
DE102017104719A1 (de) * 2017-03-07 2018-09-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterkörper und Halbleiterchip
CN108010996B (zh) * 2017-11-29 2019-05-03 扬州乾照光电有限公司 一种AlGaInP发光二极管及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2005038995A (ja) * 2003-07-18 2005-02-10 Ricoh Co Ltd 積層基体および半導体デバイスおよび光半導体デバイスおよび光伝送システムおよび光電子融合デバイス
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006156723A (ja) 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 熱伝導性基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10214993A (ja) * 1997-01-29 1998-08-11 Hitachi Cable Ltd エピタキシャルウエハおよびその製造方法並びに発光ダイオード
JP2002111052A (ja) * 2000-09-28 2002-04-12 Toshiba Corp 半導体発光素子及びその製造方法
JP4091261B2 (ja) 2000-10-31 2008-05-28 株式会社東芝 半導体発光素子及びその製造方法
JP2004266039A (ja) * 2003-02-28 2004-09-24 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200924A (ja) * 1999-01-05 2000-07-18 Rohm Co Ltd 半導体発光素子およびその製法
JP2005038995A (ja) * 2003-07-18 2005-02-10 Ricoh Co Ltd 積層基体および半導体デバイスおよび光半導体デバイスおよび光伝送システムおよび光電子融合デバイス
JP2005259912A (ja) * 2004-03-10 2005-09-22 Shin Etsu Handotai Co Ltd 発光素子の製造方法
JP2005317664A (ja) * 2004-04-27 2005-11-10 Shin Etsu Handotai Co Ltd 発光素子の製造方法及び発光素子
JP2006156723A (ja) 2004-11-30 2006-06-15 Matsushita Electric Ind Co Ltd 熱伝導性基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
US9905730B2 (en) 2007-12-14 2018-02-27 Lumileds Llc Light emitting device with bonded interface
US20130069104A1 (en) * 2010-05-31 2013-03-21 Nichia Corporation Light-emitting device and method of manufacturing the light emitting device
US9502608B2 (en) * 2010-05-31 2016-11-22 Nichia Corporation Method of manufacturing a light emitting device in which light emitting element and light transmissive member are directly bonded
US10043948B2 (en) 2010-05-31 2018-08-07 Nichia Corporation Light emitting device in which light emitting element and light transmissive member are directly bonded
US10658545B2 (en) 2010-05-31 2020-05-19 Nichia Corporation Light emitting device in which light emitting element and light transmissive member are directly bonded

Also Published As

Publication number Publication date
US7960745B2 (en) 2011-06-14
TW200816520A (en) 2008-04-01
CN101454908B (zh) 2012-05-09
US20100270568A1 (en) 2010-10-28
JP4962840B2 (ja) 2012-06-27
TWI414077B (zh) 2013-11-01
KR101321985B1 (ko) 2013-10-25
JP2007324551A (ja) 2007-12-13
KR20090016495A (ko) 2009-02-13
CN101454908A (zh) 2009-06-10
EP2034527A1 (en) 2009-03-11

Similar Documents

Publication Publication Date Title
TWI343131B (en) Process for producing gallium nitride type compound semiconductor light emitting element, gallium nitride type compound semiconductor light emitting element, and lamp using the same
WO2002089223A1 (fr) Procede de production d&#39;element luminescent
WO2007119822A1 (ja) 半導体発光素子の製造方法及び半導体発光素子とそれを備えたランプ
WO2007142071A1 (ja) 発光素子及びその製造方法
JP2006310819A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
WO2004086521A1 (ja) 発光素子および発光素子の製造方法
JP4974043B2 (ja) 発光素子およびその製造方法
JP2005277401A (ja) 窒化ガリウム系化合物半導体積層物およびその製造方法
TWI389338B (zh) A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element
JP3776538B2 (ja) 半導体発光素子およびその製法
JP2005277218A (ja) 発光素子及びその製造方法
JP4705384B2 (ja) 窒化ガリウム系半導体素子
JP4341623B2 (ja) 発光素子及びその製造方法
JP4978577B2 (ja) 発光素子の製造方法
JP4297884B2 (ja) ＩＩＩ族窒化物ｐ型半導体およびその製造方法
JP2004296707A (ja) 発光素子の製造方法、複合透光性基板及び発光素子
JP4065686B2 (ja) 光半導体装置の製造方法及び光半導体装置
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
JPWO2009048056A1 (ja) 化合物半導体エピタキシャルウェーハおよびその製造方法
JP5277646B2 (ja) 化合物半導体基板の製造方法
JP2004260109A (ja) 発光素子の製造方法、複合透光性基板及び発光素子
JP2006237091A (ja) Ｉｉｉ族窒化物系化合物半導体素子又は発光素子の製造方法
JP4594993B2 (ja) 半導体発光素子及びその製造方法
JP2010219320A (ja) 発光素子の製造方法及び発光素子
JP5464057B2 (ja) エピタキシャルウエーハの製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780019441.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07744286

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12303662

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2007744286

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087031664

Country of ref document: KR