JP5464057B2 - エピタキシャルウエーハの製造方法 - Google Patents

エピタキシャルウエーハの製造方法 Download PDF

Info

Publication number
JP5464057B2
JP5464057B2 JP2010127003A JP2010127003A JP5464057B2 JP 5464057 B2 JP5464057 B2 JP 5464057B2 JP 2010127003 A JP2010127003 A JP 2010127003A JP 2010127003 A JP2010127003 A JP 2010127003A JP 5464057 B2 JP5464057 B2 JP 5464057B2
Authority
JP
Japan
Prior art keywords
layer
type
substrate
epitaxial wafer
current diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010127003A
Other languages
English (en)
Other versions
JP2011251877A (ja
Inventor
政幸 篠原
和慶 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010127003A priority Critical patent/JP5464057B2/ja
Publication of JP2011251877A publication Critical patent/JP2011251877A/ja
Application granted granted Critical
Publication of JP5464057B2 publication Critical patent/JP5464057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、ハイドライド気相成長法によるエピタキシャルウエーハの製造方法に関する。
GaAs単結晶基板上に、発光層部と電流拡散層とを形成した発光素子が従来知られている。
例えばGaAs単結晶基板上に、AlGaInPの4元からなる発光層部とGaPからなる電流拡散層(以下、窓層とも言う)を形成した発光素子が知られている。
このGaP電流拡散層は、発光層部側を有機金属気相成長法(Metal Organic Vapor Phase Epitaxy法、以下単にMOVPE法ともいう)により比較的薄い第1電流拡散層を形成した後に、ハイドライド気相成長法(Hydride Vapor Phase Epitaxy法、以下単にHVPE法ともいう)により比較的厚い第2電流拡散層を成長させて形成するものであり、特許文献1等に開示されている。
この電流拡散層は、全体として200μm程度の厚さにまで成長させることがある。
しかし、HVPE法によるエピタキシャル成長に用いる成長装置において、溶融III族金属を収容した坩堝や、成長容器、あるいはウエーハを支持するサセプタなどの石英製反応部品からのコンタミにより、第1電流拡散層と第2電流拡散層との界面がSiにより汚染されやすいという問題があった。
そして、このSiはn型ドーパントして働くため、p型第1電流拡散層と第2電流拡散層の界面でp型キャリアを補償しp型高抵抗層が形成されてしまい、得られる発光素子の駆動時の順方向電圧(Vf)が増大するという不具合が発生していた。
米国特許第5,008,718号公報
本発明はこのような課題を解決するためになされたものであり、p型層を形成する際に混入するSiによって発生する順方向電圧(Vf)の不良を従来より低減させ、順方向電圧が良好なエピタキシャルウエーハの製造方法を提供するものである。
上記課題を解決するため、本発明では、少なくとも、化合物半導体からなる基板上に、ハイドライド気相成長法によってp型層をエピタキシャル成長させる工程を有するエピタキシャルウエーハの製造方法であって、前記p型層のエピタキシャル成長を開始する前の前記基板の昇温時に、HVPE炉内に窒素ガスを流すことを特徴とするエピタキシャルウエーハの製造方法を提供する。
一般的にHVPE法による気相成長のキャリアガスとしては、水素(H)ガスが用いられている。そしてこの水素(H)ガスにより石英製反応部品の還元が生じ、HVPE炉内にSiが生成される。そしてこのSiが基板の表面に付着して高抵抗層を形成し、順方向電圧が上昇するという不具合を招いていることが本発明者らによって明らかになった。
そこで、この作用を抑制するために、昇温を開始してからエピタキシャル成長開始直前までのキャリアガスに、一般的に使用されている水素ガスではなく、不活性ガスである窒素(N)ガスを使用することとする。
このようにエピタキシャル成長を開始させる前の昇温時に、炉内に窒素(N)を流すことによって、HVPE炉内の石英性反応部材の還元を抑制してSiの発生自体を従来に比べて抑制し、成長界面にp型高抵抗層が形成されることを抑制することができるようになる。そしてこのような製造方法によって得られたエピタキシャルウエーハから製造される発光素子の順方向電圧(Vf)の増大を抑制することができ、製品歩留りの向上を図ることができ、製造コストの低減も図ることができる。
ここで、前記基板として、化合物半導体単体からなる基板上に、少なくとも、発光層、p型第1電流拡散層とを有機金属気相成長法によりエピタキシャル成長させたものを用い、該基板上に、前記p型層として、前記ハイドライド気相成長法によってp型第2電流拡散層をエピタキシャル成長させることが好ましい。
このように、基板に上述のような構造のものを用い、そしてその基板上にp型層としてp型第2電流拡散層をハイドライド気相成長法によりエピタキシャル成長させることによって、厚膜の電流拡散層を早い速度でエピタキシャル成長させることができ、またp型高抵抗層を形成させることなく発光素子の駆動時の順方向電圧(Vf)を低く抑えることができる。
また、前記発光層を、組成式(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)にて表される化合物にて構成されたn型クラッド層、活性層、p型クラッド層がこの順序で積層されたダブルへテロ構造からなるものとすることが好ましい。
このように、発光層を上述のような構造とすることによって、発光輝度が高く、かつ順方向電圧(Vf)の低いエピタキシャルウエーハを製造することができる。
そして、前記化合物半導体単体からなる基板を、GaAs基板とすることが好ましい。
このように、化合物半導体単体からなる基板をGaAs基板とすれば、上記発光層と格子定数が一致するため、容易に発光層を成長させることが可能となる。
更に、前記p型第1電流拡散層および前記p型第2電流拡散層を、GaP、GaAsPのいずれかからなるものとすることが好ましい。
このように、p型第1電流拡散層および前記p型第2電流拡散層がGaP、GaAsPのいずれかからなるものとすることで、発光輝度をより高くすることができる。
以上説明したように、本発明のエピタキシャルウエーハの製造方法であれば、昇温を開始してからエピタキシャル成長開始直前までのキャリアガスとして不活性の窒素(N)ガスを使用するため、石英製反応部品からのSiの発生が従来に比べて抑制されることになる。従って、基板表面のSi汚染量が著しく低下し、基板とp型層の成長界面にp型高抵抗層が形成される可能性を従来に比べて低くすることができ、このような方法で製造されたエピタキシャルウエーハから製造される半導体素子の駆動電圧を従来と比較して低く抑えることができる。
本発明のエピタキシャルウエーハの製造方法の一例を示した工程フローである。 本発明のエピタキシャルウエーハから製造した発光素子の概略の一例を示した図である。 本発明のエピタキシャルウエーハの製造方法で用いるHVPE炉の一例を示した模式図である。 実施例、比較例のエピタキシャルウエーハの製造方法において、HVPE炉で昇温した後の基板表面のSi濃度の測定結果を示した図である。
以下、本発明について図を参照して詳細に説明するが、本発明はこれらに限定されるものではない。図1は、本発明のエピタキシャルウエーハの製造方法の一例を示した工程フロー、図2は本発明のエピタキシャルウエーハから製造した発光素子の概略の一例を示した図である。
まず、図1の工程(a)に示すように、GaAs単結晶基板11上に、n型GaAsバッファ層12を例えば0.5μm成長させる。
次いで図1の工程(b)に示すように、n型GaAsバッファ層12上に、発光層13として、各々(AlGa1−xIn1−yP(ただし、0≦x≦1,0≦y≦1)よりなる、例えば厚さ0.8〜4μmのn型クラッド層13a、厚さ0.4〜2μmの活性層13b及び厚さ0.8〜4μmのp型クラッド層13cを、この順序にてエピタキシャル成長させる。なお、発光層13は、p型AlGaInPクラッド層側の表面が第一主表面である。
上記各層のエピタキシャル成長は、公知の有機金属気相成長(MOVPE)法により行うことができる。
この各層のエピタキシャル層を形成するための製造条件は、求めるエピタキシャル層の厚さや、組成比によって適宜選択することができる。
Al、Ga、In(インジウム)、P(リン)の各成分源となる原料ガスとしては以下のようなものを使用できる。
・Al源ガス;トリメチルアルミニウム(TMAl)、トリエチルアルミニウム(TEAl)など、
・Ga源ガス;トリメチルガリウム(TMGa)、トリエチルガリウム(TEGa)など、
・In源ガス;トリメチルインジウム(TMIn)、トリエチルインジウム(TEIn)など、
・P源ガス:トリメチルリン(TMP)、トリエチルリン(TEP)、ホスフィン(PH)など。
また、ドーパントガスとしては、以下のようなものを使用できる。
(p型ドーパント)
・Mg源:ビスシクロペンタジエニルマグネシウム(CpMg)など、
・Zn源:ジメチル亜鉛(DMZn)、ジエチル亜鉛(DEZn)など、
(n型ドーパント)
・Si源:モノシランなどのシリコン水素化物など。
次に図1の工程(c)に示すように、p型AlGaInPクラッド層13c上に、例えばp型GaPからなるp型第1電流拡散層14を、有機金属気相成長法によりヘテロエピタキシャル成長させて、MOエピタキシャルウエーハ(基板)を得る。
次に、HVPE炉にMOエピタキシャルウエーハを投入し、p型第2電流拡散層をHVPE法によってエピタキシャル成長させるために、エピタキシャル成長温度(例えば640〜860℃)まで基板を昇温する。
そして、本発明においては、その際にHVPE炉内に窒素(N)ガスを流すようにする。
特に、HVPE炉内に基板を投入してから成長温度まで昇温し、エピタキシャル成長開始までの過程では、成長容器あるいは基板を支持するサセプタなどの石英製反応部品が、キャリアガスとして従来から使用されている水素(H)ガスによって還元されて、Siを生成して炉内の珪素(Si)濃度が高くなり、昇温時に基板の表面(成長界面)に付着し、n型ドーパントとして作用する。
しかし、本発明のように、この昇温時において、窒素(N)ガスを流すようにすることで、従来のように水素(H)ガスによる石英製の反応部品の還元が生じることが少なくなり、Siの生成が従来に比べて抑制されることになる。
このようにエピタキシャル成長を開始させる前の昇温時に、炉内に窒素(N)を流すことにより、HVPE炉内のSiの発生を従来に比べて抑制することができ、MOエピタキシャルウエーハなどの基板と、p型GaP層などのp型層との成長界面にp型高抵抗層が形成されることを従来に比べて強く抑制することができる。
そして、このような方法で製造したエピタキシャルウエーハから製造される半導体素子の順方向電圧(Vf)の増大を抑制することができ、駆動電圧を従来のものに比べて低く抑えることができるため、製品歩留りを改善することができる。
ここで図3は、本発明のハイドライド気相成長工程において用いるHVPE炉の一例を示す模式図である。
このHVPE炉30は、Ga融液33を収容する坩堝32が配置される第一室と、基板Wを保持する例えば石英製のサセプタ31が収容される第二室から成る成長容器35を有する。そして第一室と第二室は、坩堝32とともに石英にて構成され、それぞれ個別のヒータ36により昇温されるようになっている。
そしてこのようなHVPE炉30を用いてp型層をエピタキシャル成長させる際には、第一室と第二室の内部は、HVPE反応が十分に進むよう、適正な成長温度に昇温され、成長容器35内にはガス導入口34より例えば塩化水素ガスと、キャリアガスと、P源ガスと、p型ドーパントガスを導入して、p型GaP層をエピタキシャル成長させる。
次に、図1の工程(d)に示すように、MOエピタキシャルウエーハのp型第1電流拡散層14上に、p型層として例えば厚いp型GaPからなるp型第2電流拡散層15を、ハイドライド気相成長法でエピタキシャル成長させる。
このHVPE法は、具体的には、容器内にてIII族元素である金属Gaを所定の温度に加熱保持しながら、その金属Ga上に塩化水素を導入して、下記(1)式の反応によりGaClを生成させ、キャリアガスであるHガスとともに基板上に供給する。
Ga(液体)+HCl(気体) → GaCl(気体)+1/2H(気体)‥‥(1)
成長温度は例えば640℃以上860℃以下に設定する。また、V族元素であるPは、PHをキャリアガスであるHともに基板上に供給する。さらに、p型ドーパントであるZnは、DMZn(ジメチルZn)の形で供給する。
GaCl(気体)+PH(気体)
→GaP(固体)+HCl(気体)+H(気体)‥‥(2)
以上の工程(d)が終了すれば、本発明のエピタキシャルウエーハ10が完成する。
なお、上記例示では、基板にGaAs、p型第1電流拡散層及びp型第2電流拡散層にGaPを用いる場合について説明したが、本発明はこれらに限定されず、窓層としてはGaAsPを用いることができ、基板も発光層や電流拡散層を形成するのに適したものを適宜採用することができる。
その後、真空蒸着法により、p型第2電流拡散層15上に第一電極21を、n型GaAs基板11上に第二電極22を形成し、更に第一電極21上にボンディングパッドを配置して、適当な温度で電極定着用のシンタリングを施す。
その後、ダイシングによりチップ化し、第二電極22をAgペースト等の導電性ペーストを用いて支持体を兼ねた図示しない端子電極に固着する一方、ボンディングパッドと別の端子電極とにまたがる形態でAu製のワイヤをボンディングし、更に樹脂モールドを形成することにより、図2に示すような発光素子20が得られる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例)
前記した本発明のエピタキシャルウエーハの製造方法である図1の工程に従い、厚さ280μmのn型GaAs基板4枚の上にn型GaAsバッファ層を0.5μm成長させた後、MOVPE法でAlGaInP発光層を8μm形成し、更にp型GaPからなる第1電流拡散層を1μm形成した。
以上の工程で製造された4枚のMOエピタキシャルウエーハを、HVPE炉に移して窒素(N)ガスをHVPE炉内に20分導入し、空気を十分置換除去後、窒素(N)ガスの導入を継続したまま、昇温作業に入った。
そして、高純度りん化水素ガス(PH)の導入を開始し、所定の温度に到達した後、成長開始1分前に窒素(N)ガスの導入を止め、キャリアガスとして水素(H)ガスを導入した。
ここで、HVPE炉で昇温した後に、4枚の基板のうち3枚の基板を取り出して、表面(第一電流拡散層の表面)のSi密度をTOF−SIMS(Time of Flight−Secondary Ion Mass Spectroscopy)により測定した。その結果を図4に示す。
次にp型ドーパントドープ用ガスとしてDMZnを炉内に導入し、GaClを生成させるため高純度塩化水素ガスを石英ボート中のGa溜めに吹き込み、MOエピタキシャルウエーハの最表面(p型GaP)と同組成のGaPエピタキシャル層の気相成長を行った。
その後、狙いのエピ厚(150μm)に応じた時間の間、HClとPH及びDMZnガスを流してp型GaP層のエピタキシャル成長を行い、エピタキシャルウエーハを製造した。
その後、実施例のエピタキシャルウエーハに真空蒸着法により第一電極及び第二電極を形成し、更に第一電極上にボンディングパッドを配置して、適当な温度で電極定着用のシンタリングを施し、その後ダイシングによりチップ化し発光素子を複数個得た。
そしてこの作製した実施例の発光素子複数個に対して定電流電源にて20mAの電流を通電して、順方向電圧Vfを測定・評価した。
(比較例)
空気を窒素(N)で置換した後、水素(H)ガスを導入して昇温を開始した以外は実施例と同様の方法でエピタキシャルウエーハ及び発光素子を製造した。そして実施例と同様の評価を行った。その結果を図4に示す。
図4に示すように、実施例のMOエピタキシャルウエーハは、3枚ともいずれも比較例のMOエピタキシャルウエーハに比べてSi/Gaイオンのカウント比、すなわちSiの絶対量が減少しており、またその濃度も安定していることが判った。
そして、実施例では、Vfは最大値が2.04V、平均値は1.97V、最小値は1.94V、標準偏差は0.02Vであり、Vfの絶対値が小さく、またサンプル間のバラツキが小さく、安定していることが判った。
これに対し、比較例では、最大値が3.68V、平均値が2.87V、最小値は2.06V、標準偏差は0.34Vであり、Vfの絶対値自体が高く、またサンプル間のバラツキも大きく、安定しないことが判った。
このように、本発明のエピタキシャルウエーハの製造方法によればSi汚染を抑制でき、これによってVfの上昇の抑制および順方向電圧のバラツキも抑制することができることが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…エピタキシャルウエーハ、
11…GaAs基板、 12…GaAsバッファ層、 13…発光層、 13a…n型クラッド層、 13b…活性層、 13c…p型クラッド層、 14…p型第1電流拡散層(p型GaP層)、 15…p型第2電流拡散層(p型GaP層)、
20…発光素子、 21…第一電極、 22…第二電極、
30…HVPE炉、 31…サセプタ、 32…坩堝、 33…Ga融液、 34…ガス導入口、 35…成長容器、 36…ヒータ、 W…基板。

Claims (3)

  1. 少なくとも、化合物半導体からなる基板上に、ハイドライド気相成長法によってp型層をエピタキシャル成長させる工程を有するエピタキシャルウエーハの製造方法であって、
    前記p型層のエピタキシャル成長を開始する前の前記基板の昇温時に、HVPE炉内に窒素ガスを流し、
    前記基板として、化合物半導体単体からなる基板上に、少なくとも、発光層、p型第1電流拡散層とを有機金属気相成長法によりエピタキシャル成長させたものを用い、
    該基板上に、前記p型層として、前記ハイドライド気相成長法によってp型第2電流拡散層をエピタキシャル成長させ、
    前記発光層を、組成式(Al Ga 1−x In 1−y P(ただし、0≦x≦1,0≦y≦1)にて表される化合物にて構成されたn型クラッド層、活性層、p型クラッド層がこの順序で積層されたダブルへテロ構造からなるものとすることを特徴とするエピタキシャルウエーハの製造方法。
  2. 前記化合物半導体単体からなる基板を、GaAs基板とすることを特徴とする請求項1に記載のエピタキシャルウエーハの製造方法。
  3. 前記p型第1電流拡散層および前記p型第2電流拡散層を、GaP、GaAsPのいずれかからなるものとすることを特徴とする請求項1又は請求項2に記載のエピタキシャルウエーハの製造方法。
JP2010127003A 2010-06-02 2010-06-02 エピタキシャルウエーハの製造方法 Active JP5464057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010127003A JP5464057B2 (ja) 2010-06-02 2010-06-02 エピタキシャルウエーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010127003A JP5464057B2 (ja) 2010-06-02 2010-06-02 エピタキシャルウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011251877A JP2011251877A (ja) 2011-12-15
JP5464057B2 true JP5464057B2 (ja) 2014-04-09

Family

ID=45416156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010127003A Active JP5464057B2 (ja) 2010-06-02 2010-06-02 エピタキシャルウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP5464057B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897821B2 (ja) * 1996-05-16 1999-05-31 日本電気株式会社 半導体結晶性膜の成長方法
JP3566476B2 (ja) * 1996-12-18 2004-09-15 三菱電線工業株式会社 半導体発光素子の製造方法
JP2001345268A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体製造装置及び半導体の製造方法
JP4978577B2 (ja) * 2008-07-22 2012-07-18 信越半導体株式会社 発光素子の製造方法
JP4998396B2 (ja) * 2008-07-22 2012-08-15 信越半導体株式会社 発光素子の製造方法

Also Published As

Publication number Publication date
JP2011251877A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
US20020155712A1 (en) Method of fabricating group-III nitride semiconductor crystal, method of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP4962840B2 (ja) 発光素子及びその製造方法
WO2002017369A1 (en) Method of fabricating group-iii nitride semiconductor crystal, metho of fabricating gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor, gallium nitride-based compound semiconductor light-emitting device, and light source using the semiconductor light-emitting device
JP3598591B2 (ja) 3−5族化合物半導体の製造方法
JP4978577B2 (ja) 発光素子の製造方法
JP2012204540A (ja) 半導体装置およびその製造方法
JP4781028B2 (ja) Iii族窒化物半導体積層体及びiii族窒化物半導体発光素子の製造方法
JP4873381B2 (ja) 発光素子の製造方法、化合物半導体ウェーハ及び発光素子
JP5640896B2 (ja) 気相成長方法及び発光素子用基板の製造方法
JP5277646B2 (ja) 化合物半導体基板の製造方法
JP5464057B2 (ja) エピタキシャルウエーハの製造方法
JP4998396B2 (ja) 発光素子の製造方法
JP2006128653A (ja) 3−5族化合物半導体、その製造方法及びその用途
JP2011254015A (ja) 化合物半導体膜気相成長用サセプタおよび化合物半導体膜の形成方法
JP5387509B2 (ja) エピタキシャルウエーハの製造方法
JP5251185B2 (ja) 化合物半導体基板及びそれを用いた発光素子並びに化合物半導体基板の製造方法
WO2012120798A1 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP5582066B2 (ja) 化合物半導体基板及び化合物半導体基板の製造方法並びに発光素子
JP5240658B2 (ja) 化合物半導体エピタキシャルウェーハの製造方法、化合物半導体エピタキシャルウェーハ及び発光素子
JP3788344B2 (ja) 3−5族化合物半導体の生産性向上方法
JP4466642B2 (ja) 3−5族化合物半導体の製造方法
JP4193379B2 (ja) 3−5族化合物半導体の製造方法
JP3915584B2 (ja) 3−5族化合物半導体の製造方法
JP2013149923A (ja) 発光素子用エピタキシャルウェハ及びそれを用いた発光素子並びに発光素子用エピタキシャルウェハの製造方法
JP2003063899A (ja) 3−5族化合物半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5464057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250