WO2007072872A1 - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法 Download PDF

Info

Publication number
WO2007072872A1
WO2007072872A1 PCT/JP2006/325402 JP2006325402W WO2007072872A1 WO 2007072872 A1 WO2007072872 A1 WO 2007072872A1 JP 2006325402 W JP2006325402 W JP 2006325402W WO 2007072872 A1 WO2007072872 A1 WO 2007072872A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
manufacturing
forming
via hole
Prior art date
Application number
PCT/JP2006/325402
Other languages
English (en)
French (fr)
Inventor
Yoshiyuki Iwata
Original Assignee
Ibiden Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co., Ltd. filed Critical Ibiden Co., Ltd.
Priority to EP06835022A priority Critical patent/EP1835792B1/en
Priority to CN2006800087155A priority patent/CN101142864B/zh
Publication of WO2007072872A1 publication Critical patent/WO2007072872A1/ja

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00Ancillary operations in connection with laminating processes
    • B32B38/10Removing layers, or parts of layers, mechanically or chemically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00Treatment by energy or chemical effects
    • B32B2310/08Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0843Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using laser
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09527Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • Y10T156/1057Subsequent to assembly of laminae
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a method for manufacturing a printed wiring board, and more specifically to an efficient method for manufacturing a printed wiring board.
  • JP-A-2000-323613 uses a copper plate as a support plate, and the direction of the external connection terminal mounting layer in which the external connection terminal mounting surface is formed from the semiconductor element mounting layer in which the semiconductor element mounting surface is formed on the copper plate.
  • the following describes a method for manufacturing a multilayer printed wiring board for a semiconductor device, in which a via hole, a conductor wiring, and an insulating layer are sequentially formed and the copper plate is removed to reduce the thickness.
  • Patent Document 1 Japanese Patent Laid-Open No. 2000-323613 “Multilayer Substrate for Semiconductor Device and Method for Manufacturing the Same” (published on November 24, 2000)
  • Such a multilayer printed wiring board has a very large number of gates built in a semiconductor element (IC chip) to be mounted. Therefore, the printed wiring board is also multilayered, and the conductor pattern is also dense. Therefore, it is manufactured through a great number of manufacturing processes.
  • Each of these manufacturing steps is indispensable for manufacturing a predetermined multilayer printed board, and neither can be omitted.
  • an object of the present invention is to provide a novel method for manufacturing a printed wiring board with high efficiency.
  • a method for manufacturing a printed wiring board according to the present invention includes a step of preparing two sets of copper-clad laminates, a step of bonding the copper-clad laminates, and the bonded laminates Forming lands on both sides of the laminate, and on both sides of the laminated laminate, Each step includes forming a resin layer, opening a hole for a via hole to form a via hole, and separating the bonded laminate.
  • the method for manufacturing a printed wiring board according to the present invention includes a step of preparing two sets of copper-clad laminates, a step of bonding the copper-clad laminates, and both surfaces of the bonded laminates. Forming a land on each side, forming a resin layer on each side of the laminated laminate, opening a hole for a via hole, and forming a via hole, respectively, and the laminated laminate Step of separating and pasting the separated laminates together! And a step of forming a via hole from the surface to form a via hole, wherein the via hole formed in the resin layer and the via hole formed in the laminate are in opposite directions.
  • the single-sided copper-clad laminate and the double-sided copper-clad laminate are either double-sided or double-sided after impregnating a glass woven fabric substrate or a glass nonwoven fabric substrate with a thermosetting resin. It is also possible to use a base material that has been laminated with copper foil on one side and heated and pressed.
  • the step of forming a resin layer on the top surface of the resin layer and opening a via hole to form a via hole is performed once or more. You can repeat above.
  • the method for manufacturing a printed wiring board according to the present invention includes a step of preparing two sets of support plates, a step of bonding the two sets of support plates, and both surfaces of the bonded support plates.
  • the method for manufacturing a printed wiring board includes a step of preparing two sets of support plates, a step of bonding the two sets of support plates, and both surfaces of the bonded support plates.
  • a step of forming lands, a step of forming a first resin layer on each side of the support plate, opening a hole for a via hole to form a via hole, and a step of separating the bonded support plate A step of removing each of the support plates, and a step of forming a second resin layer on the lower surface of the first resin layer and opening a hole for a via hole to form a via hole, Formed on the first resin layer formed in advance on the upper surface of the support plate
  • the formed via hole and the via hole that is formed in the second resin layer after the support plate is removed are formed so that the opening directions are opposite.
  • the support plate may be a copper plate force.
  • a step of forming a resin layer on the upper surface of the first resin layer and opening a hole for a via hole to form a via hole, respectively. Can be repeated one or more times.
  • the step of bonding the copper-clad laminate and the support plate is not softened or melted at the processing temperature of each step, and is below the temperature at which the printed wiring board is deteriorated.
  • a thermoplastic resin that softens and melts can also be used as an adhesive.
  • the temperature at which the printed wiring board deteriorates may be less than 240 ° C.
  • the step of bonding the copper-clad laminate and the support plate may use a peelable resist as an adhesive.
  • the step of bonding the copper clad laminate may be performed by partial soldering.
  • FIG. 1A is a cross-sectional view of an example of a multilayer printed wiring board according to the first embodiment of the present invention.
  • FIG. 1B is a cross-sectional view of another example of the multilayer printed wiring board according to the first embodiment of the present invention.
  • FIG. 2A is a process of preparing two sets of copper-clad laminates as starting materials.
  • FIG. 2B is a process of attaching two laminated plates 22U and 22L back to back.
  • FIG. 2C is a step of forming an etching resist, respectively.
  • FIG. 2D is a process of removing the copper foils by etching.
  • FIG. 2E is a step of stripping the etching resist.
  • FIG. 2F is a process of forming a resin layer.
  • openings for forming via honore are formed by laser irradiation using a carbon dioxide laser, for example.
  • FIG. 2H is a step of forming an electroless plating layer, respectively.
  • FIG. 21 is a process of forming an electrolytic copper plating layer.
  • FIG. 2J is a step of forming an etching resist.
  • FIG. 2K is a process in which the copper plating layer other than the portion covered with the etching resist is removed by etching.
  • FIG. 2L is a step of stripping the etching resist.
  • FIG. 2M is a diagram showing that first and second resin layers are formed by repeating the steps of FIG. 2F to FIG. 2L once more, respectively.
  • FIG. 2N is a process of separating two sets of printed wiring boards.
  • FIG. 20 is a step of forming an opening for forming a via hole.
  • FIG. 2P is a process of forming an electroless plating layer.
  • FIG. 2Q is a process of forming a resist mask.
  • FIG. 2R is a process of forming an electrolytic copper plating layer.
  • FIG. 2S is a step of peeling off the resist.
  • FIG. 2T is a process in which the electroless plating layer and the copper foil are removed by etching, and then the etching resist is removed.
  • FIG. 3A is a cross-sectional view of an example of the multilayer printed wiring board according to the second embodiment of the present invention.
  • FIG. 3B is a cross-sectional view of another example of the multilayer printed wiring board according to the second embodiment of the present invention.
  • FIG. 4A is a process of preparing two sets of support plates as starting materials.
  • FIG. 4B is a process of attaching two sets of copper plates back to back using adhesive 70.
  • FIG. 4C shows a step of forming a resist mask.
  • FIG. 4D is a process of forming copper plating layers.
  • FIG. 4E is a step of stripping the resist.
  • FIG. 4F is a process of forming a resin layer.
  • FIG. 4G is a process of forming an opening.
  • FIG. 4H is a process of forming an electroless plating layer.
  • FIG. 41 is a process for forming an electrolytic copper plating layer.
  • FIG. J is a process of forming an etching resist.
  • FIG. 4K shows an etching process
  • FIG. 4L is a step of stripping the etching resist.
  • FIG. 4M is a diagram showing that the first and second resin layers are respectively formed by repeating the steps of FIG. 4F to FIG. 4L once more.
  • FIG. 4N is a process of separating two sets of printed wiring boards.
  • FIG. 40 is a step of removing the copper plate by an etching method.
  • FIG. 4P is a process of forming the resin layer on the lower surface of the resin layer.
  • FIG. 4Q is a process of forming an opening by laser irradiation.
  • FIG. 4R is a process of forming an electroless plating layer.
  • FIG. 4S is a step of forming a resist mask.
  • FIG. 4T is a process of forming an electrolytic copper plating layer.
  • FIG. 4U is a step of peeling off the resist.
  • FIG. 4V is a process in which the electroless plating except for the via hole is removed by a quick etching process.
  • the manufacturing method according to the first embodiment described below relates to a multilayer printed wiring board having a core
  • the manufacturing method according to the second embodiment relates to a coreless multilayer printed wiring board.
  • FIG. 1A and FIG. 1B are diagrams showing the configurations of the multilayer printed wiring boards 19 and 20, respectively.
  • the multilayer printed wiring board 19 shown in FIG. 1A is a multilayer printed wiring board manufactured by a normal build-up process.
  • the multilayer printed wiring board 20 shown in Fig. 1B is a multilayer printed wiring board manufactured by the build-up process, reducing the occurrence of force warpage and reducing poor connection with the mounted semiconductor elements. It is a board.
  • a multilayer printed wiring board 19 shown in FIG. 1A includes a core layer 22, a first resin layer 26-1, a via hole 33-1 formed in the first resin layer, and a first resin layer.
  • a second resin layer 26-2 disposed on the upper surface of the oil layer and a via hole 33-2 formed in the second resin layer are provided.
  • the core layer 22 is typically made of FRP (Fiber Reinforced Plastic) force, and more preferably made of a glass epoxy copper clad laminate as a starting material.
  • FRP Fiber Reinforced Plastic
  • the force introducing the first and second resin layers 26-1, 26_2 as the resin layer is not limited to this.
  • a printed board having one or three or more necessary resin layers on the upper surface of the core layer 22 can be obtained.
  • the multilayer printed wiring board 20 shown in FIG. 1B is formed on the first resin layer 26-1 and the first resin layer. Via hole 33-1, a second resin layer 26-2 disposed on the upper surface of the first resin layer, a via hole 33-2 formed in the second resin layer, The resin layer 26-1 includes a core layer 22 disposed on the opposite surface (lower surface side) of the second resin layer and a via hole 42 formed in the core layer, and includes via holes 33-1, 33-2. The direction of the opening with the via hole 42 is reversed.
  • the cross-sectional shape of the via holes 33-1 and 33-2 of the first and second resin layers is wide upward and narrow downward, and the cross-section of the via hole 42 provided in the lowermost layer 22 The shape is narrow at the top and wide at the bottom, and may be opposite to each other.
  • This lowermost core layer 22 typically also has an FRP force. Further, preferably, the lowermost layer 22 is typically constructed from a glass epoxy copper clad laminate and uses a copper foil 23 stretched on the laminate plate 22.
  • the force introducing the first and second resin layers 26-1, 26_2 as the resin layer is not limited to this.
  • a printed board having one or three or more necessary resin layers on the upper surface of the core layer 22 can be obtained.
  • the multilayer printed wiring board 20 according to the first embodiment shown in FIG. 1B has the following advantages.
  • the multilayer printed wiring board 20 is formed in the via holes 33-1 and 33-2 and the core layer 22 formed in the first and second resin layers 26-1 and 26-2. Since the direction of the opening of the via hole 42 is opposite, the directions of warping of the resin layers 26-1, 26-2 and the core layer 22 are opposite. As a result, even when the solder bump is reflowed, the multilayer printed wiring board 20 is hardly warped by heating, so that the distance between the semiconductor element and the printed wiring board is maintained substantially constant. Therefore, the problem of poor connection hardly occurs.
  • the core layer 22 is typically made of a glass epoxy copper clad laminate. A plurality of glass woven fabrics (not shown) constituting the glass substrate have very good dimensional stability against heating. Therefore, the core layer 22 has a thermal expansion coefficient as compared with a layer that only has a resin power. The number is very small and excellent in dimensional stability.
  • the semiconductor element (not shown), the resin layer 26-1, 26-2, and the core layer 22 are arranged in this order, and the resin layer 26-1, 2 6-2 is connected to the resin layer. Since the semiconductor element is sandwiched between the core layer 22 and the semiconductor element having a smaller thermal expansion coefficient, the amount of warpage of the semiconductor element mounting board is reduced in the cold thermal cycle test after mounting the semiconductor element, and the multilayer printed wiring board is cracked. become.
  • the lowermost layer 22 is typically configured with a glass epoxy copper clad laminate as a starting material, and uses a copper foil 23 stretched on the laminate 22.
  • the laminated board 22 side of the copper foil 23 is subjected to mat processing (roughening treatment) as shown in the enlarged view in the ellipse.
  • mat processing roughening treatment
  • the protrusions (anchors) 27 bite into the laminated plate 22 and are in very close contact with the laminated plate 22. Therefore, the copper foil 23 and the laminated board 22 are joined with a very strong adhesive force, thereby strengthening the printed wiring board.
  • FIGS. 2B to 2M two sets of printed wiring boards are attached back to back, and processing is performed simultaneously or sequentially in each step.
  • FIGS. 2N to 2T two sets of printed wiring boards are peeled off and each set of printed wiring boards is processed individually. As a result, the overall efficiency is high and the production of the multilayer printed wiring board is achieved.
  • two double-sided copper clad laminates (for example, FR-4) 21 are prepared as starting materials.
  • “U” is added to the reference symbol
  • “L” is added to the reference symbol to distinguish them.
  • the two laminated plates 22U and 22L serving as the core substrate are obtained by impregnating one or more glass woven fabrics with a thermosetting epoxy resin and semi-curing them. These are heat-cured with copper foil 23U and 23L on both sides.
  • a glass epoxy double-sided copper-clad laminate with a thickness of 0.06 mm with a 12 micron copper foil stretched can be used. At this time, two woven glass fabrics are preferred.
  • glass substrate bismaleimide triazine resin-impregnated laminate as laminates 22U and 22L It is also possible to use a plate, a glass substrate-polyethylene ether resin-impregnated laminate, a glass substrate polyimide resin-impregnated laminate, and the like.
  • the thickness of the core layer is preferably 0.04 to 0.40 mm. Within this range, the warpage of the multilayer printed wiring board can be reduced by offsetting the rigidity of the core layer and the warp direction of the core layer and the resin layer.
  • the two laminated plates 22U and 22L are pasted back to back.
  • the adhesive 70 any adhesive that satisfies the following requirements may be used.
  • Two sets of printed wiring boards can be peeled off at a temperature lower than the temperature at which the printed wiring board deteriorates, and two sets of prints are below the soldering temperature that is the highest temperature to which the printed board is exposed. It is preferable that the wiring board can be peeled off.
  • thermoplastic resin that does not melt and melt at the processing temperature of each step of FIGS. 2B to 2M, and softens and melts below the printed wiring board deterioration temperature or below the soldering temperature. Selected.
  • a peelable resist may be applied and pressure bonded.
  • soldering it is preferable to perform partial soldering because it is applied over the entire surface.
  • etching resists 24U and 24L are respectively formed on portions of the upper copper foils 23U and 23L to be left as patterns in the future.
  • the copper foils 23 U and 23L other than the portions covered with the etching resists 24U and 24L are removed by etching, respectively.
  • the etching resists 24U and 24L on the copper foils 23U and 23L are peeled off, respectively.
  • Lands 25U and 25L using copper foils 23U and 23L are formed on the upper surfaces of the laminated plates 22U and 22L, respectively.
  • the resin layers 26-1U and 26-1L are formed on the upper surfaces of the laminated plates 22U and 22L, respectively.
  • This resin layer is typically formed by pasting a semi-cured resin sheet such as a pre-predder, a resin film for interlayer insulation, etc., and heat curing, or screen-printing and heating the resin before curing. I can do it.
  • a semi-cured resin sheet such as a pre-predder, a resin film for interlayer insulation, etc.
  • the land 25U, 25L may be roughened.
  • openings 26a-lU, 26a- for forming via holes are formed in portions located above the lands 25U, 25L of the resin layers 26-1U, 26-1L.
  • Each lL is formed by laser irradiation using, for example, a carbonate gas laser.
  • the copper lands 25U and 25L function as stoppers at the time of opening formation, and the depths of the openings 26a-lU and 26a-lL reach the upper surfaces of the respective land 25U and 25L.
  • the formed openings 26a-1U and 26a-1L may have a wide opening and a shape that narrows toward the bottom (wide opening tapered shape).
  • the cross-sectional shape of the via hole is generally an inverted trapezoidal shape rather than a rectangular shape.
  • an excimer laser, a YAG laser, a UV laser, or the like may be used.
  • a protective film such as a PET film may be used if desired. The same applies to the opening of the following via holes.
  • catalyst nuclei for electroless plating are formed, and, for example, 0.6 to Electroless plating layers 28-1U and 28-1L of about 3.0 microns are formed respectively.
  • an electrolytic copper plating method for example, an electrolytic copper plating layer of about several tens of microns 30-1U, 30 -Form 1L each. Electrolytic solder plating may be used. Further, the entire copper plating layer 28-1U, 30-1 U, 28-lL, 30-1L may be formed by an electroless copper plating method. Thereafter, the surface may be flattened by an appropriate method if desired.
  • etching resist 32- 1U and 32- 1L are respectively applied to the portions of the electrolytic copper plating layers 30-1U and 30-1L located above the openings 26a-lU and 26a-lL, respectively.
  • Form For example, it can be formed by photolithography or screen printing.
  • the copper plating layers 28-1U, 30-1U, 28-1L, 30-1L other than the portions covered with the etching resist 32-1U, 32-1L are etched, respectively. Take away.
  • the etching resists 32-1U and 32-1L on the copper plating layers 30-1U and 30-1L are removed.
  • lands 34-1U and 34-1L using the copper plating layers 28-1U, 30-1 U, 28-lL, and 30-1L are formed on the resin layers 26-1U and 26-1L, respectively.
  • a known semi-additive method may be used.
  • lands 34-1U and 34-1L are formed on the surface, respectively, and the resin layers 26-1U and 26-1L are formed, and the laminate 22U in which the lands 25U and 25L in FIG. 2E are formed.
  • 22L has substantially the same structure. Therefore, if necessary, further necessary layers can be formed on the resin layers 26-1U and 26-1L by repeating the steps of FIGS. 2F to 2L as many times as necessary. In this embodiment, these steps are repeated once more.
  • FIG. 2M by repeating the steps of FIG. 2F to FIG. 2L once more, the first and second resin layers 26-1U, 26-2U, 26-1L, 26-2L Each can be formed.
  • FIGS. 2C to 2F only the formation of the lands has been illustrated and described for the sake of simplicity, but in these steps, conductor circuits other than the lands can be formed at the same time.
  • two sets of printed wiring boards are separated.
  • two sets of printed wiring boards are bonded with thermoplastic resin, they are separated by exposure to the softening and melting temperature of this resin. If a strippable resist is used, immerse it in an appropriate stripping solution and separate it. If soldered, they are separated by exposure to the melting temperature of the solder. Since the solder melting temperature is very high, it is preferable to heat the soldered part locally.
  • a printed wiring board 19 by a normal build-up process shown in FIG. 1A is completed. That is, in manufacturing the printed wiring board 19, two sets of printed boards can be processed simultaneously in the processing steps of FIGS.
  • the printed wiring board separated from the subsequent steps is processed separately without etching the copper foil 23. It is preferable to perform a cleaning process to remove the adhesive or solder residue on the adhesive surface.
  • the copper foil portion of the opening portion for forming the via hole in the lower copper foil 23 is removed by, for example, a photoengraving method or a screen printing method.
  • An opening 22a for forming a via hole is formed in the lower surface portion of the laminated plate 22 positioned by laser irradiation.
  • the land 25 functions as a stagger at the time of opening formation, and the depth of the opening 22 a reaches the lower surface of the land 25. Therefore, the direction of the opening of the via hole formed in the core layer is opposite to the direction of the via hole formed in the resin layer.
  • the opening 22a may have a shape that becomes narrower toward the bottom where the frontage widens (wide mouth tapered shape).
  • an electroless plating layer 37 is formed on the laminated plate 22 having the openings 22a by an electroless copper plating method.
  • a catalyst nucleus for the electroless plating may be formed by, for example, a sputtering method or a plating method before the electroless copper plating process. At this time, it is preferable to protect the opposite surface by using a resist, a PET film or the like so that plating does not precipitate.
  • a plating resist 39 is formed in a portion of the electroless plating layer 37 other than the via hole formation portion and the conductor circuit formation portion (not shown).
  • it can be formed by photolithography or screen printing.
  • the electroless copper plating layer 38 is formed by an electrolytic copper plating method using the electroless plating layer 37 as a power feeding layer.
  • a via hole 42 whose opening direction is opposite to that of the via holes 33-1, 33-2 is formed.
  • the via hole 42 may have a shape in which the upper part is narrow and the lower part is wide when viewed in cross section.
  • the entire copper plating layer 37, 38 may be formed by electroless copper plating.
  • the plating resist 39 on the electroless plating layer 37 is peeled off.
  • an appropriate etching resist is formed on the via hole 42, and the electroless plating layer 37 and the copper foil 23 are removed by etching. Then, the etching resist is removed. If desired, a portion other than the soldered portion of the double-sided or single-sided land may be covered with a solder resist (not shown) to prevent the occurrence of a solder bridge or the like. In this way, the multilayer printed wiring board shown in FIG. 1B can be manufactured. That is, in manufacturing the printed wiring board 20, two sets of printed boards can be processed simultaneously in the processing steps of FIGS. 2B to 2T.
  • the manufacturing method according to the first embodiment described above is a multilayer printed wiring board having a core, whereas the manufacturing method according to the second embodiment has a lowermost layer having a core material such as a glass cloth.
  • the present invention relates to a coreless multilayer printed wiring board which is a resin layer.
  • FIG. 3A is a diagram showing a configuration of the multilayer printed wiring boards 30 and 31 according to the second embodiment of the present invention.
  • a multilayer printed wiring board 30 shown in FIG. 3A is a multilayer printed wiring board manufactured by a normal build-up process.
  • the multilayer printed wiring board 31 shown in FIG. 3B is a multilayer printed wiring board manufactured by the build-up process in the same manner, but reduces the occurrence of warpage and reduces the connection failure with the mounted semiconductor element. This is a reduced multilayer printed wiring board.
  • the printed wiring board 30 shown in FIG. 3A consists of a resin layer 26-1, 26-2
  • the printed wiring board 31 shown in FIG. 3B consists of a resin layer 52, 26-1, 26-2.
  • the opening direction of the via hole and the shape of the via hole of the multilayer printed wiring board according to the second embodiment are the same as those of the first embodiment, and have similar advantages (effects)! / .
  • the printed wiring boards 30 and 31 constitute a coreless wiring board as a whole. Therefore, compared with the printed wiring boards 19 and 20 having the core layer, the force lacking dimensional stability is coreless and rich in flexibility. Therefore, it has the property of easily absorbing the expansion / contraction of the wiring board during solder reflow.
  • the multilayer printed wiring boards 30, 31 have the following advantages.
  • the multilayer printed board 30 hardly warps even when heated, and poor connection between the semiconductor element and the printed board occurs. There is almost no problem like this.
  • the coreless wiring board has a high flexibility and easily absorbs the extension of the wiring board during solder reflow. Therefore, the difference in thermal expansion coefficient between the semiconductor element and the printed board 10 is absorbed, and cracks caused by this are hardly generated.
  • the first to second resin layers (two layers) 26-1, 26-2 are used as the resin layers formed on the support plate (copper plate). It is not limited to this. A printed board having one or three or more necessary resin layers can be obtained.
  • FIGS. 4A and 3B a method of manufacturing the multilayer printed wiring boards 30 and 31 shown in FIGS. 3A and 3B will be described step by step with reference to FIGS. 4A to 4V.
  • the feature of the present invention is that, in the steps shown in FIGS. 4B to 4M, two sets of printed wiring boards are pasted back to back and processed simultaneously or sequentially in each step. In the subsequent steps shown in FIGS. 4N to 4V, the two sets of printed wiring boards are peeled off and each set of printed wiring boards is processed individually. As a result, overall efficiency Good! We have achieved the production of multilayer printed wiring boards.
  • two support plates 60U and 60L are prepared as starting materials.
  • the support plate for example, a copper plate is preferable.
  • two copper plates 60U and 60L are pasted back to back using an adhesive 70.
  • the adhesive 70 only needs to satisfy the requirements described in FIG. 2B.
  • a thermoplastic resin is selected that does not soften and melt at the processing temperature of each step of FIGS. 4B to 2M, and soften and melt below the temperature at which the printed wiring board deteriorates or below the soldering temperature.
  • a peelable resist may be applied and pressure bonded.
  • soldering may be performed. However, in the case of soldering, it is preferable to partially solder because it is applied over the entire surface.
  • Met resists 61U and 61L are formed on the upper surfaces of the copper plates 60U and 60L, respectively.
  • a dry film is laminated on the copper plates 60U and 60L, and patterns of the Meki resists 61U and 61L are formed by photolithography.
  • a liquid resist may be applied by screen printing.
  • copper plating layers 62U and 62L are formed on portions other than the patterns of the plating resists 61U and 61L, respectively, by the electrolytic copper plating method using the copper plates 60U and 60L as power feeding layers.
  • a seed layer (not shown) also serves as a base for the copper plating layers 62U and 62L (for example, a chromium layer and a copper layer force are also shown). You can also)
  • the MET resist 61 on the upper surfaces of the copper plates 60U and 60L is peeled off.
  • portions (hereinafter simply referred to as “lands”) 62U and 62L which are desired to be left as patterns of lands and conductor circuits are formed on the copper plates 60U and 60L.
  • the process of forming the resin layers 26-1U and 26-1L on the upper surfaces of the copper plates 60U and 60L of FIG. 4F is substantially the same as the process of FIG. 2F.
  • the next opening formation process of FIG. 4G is substantially the same as the process of FIG. 2G.
  • the next electroless plating process in Figure 4H is substantially the same as the process in Figure 2H.
  • the next electrolytic copper plating process of FIG. 41 is substantially the same as the process of FIG.
  • the etching resist forming process in FIG. J is substantially the same as the process in FIG. 2J.
  • the next etching process of FIG. 4K is substantially the same as the process of FIG. 2K.
  • the next etching resist stripping process in FIG. 4L is substantially the same as the process in FIG. 2L.
  • the surfaces are the resin layers 26-1U and 26-1 L on which lands 30-1U and 30-1L are formed, respectively, and the copper plates 60U on which the lands 62U and 62L in FIG. 4E are formed. It has substantially the same shape as 60L. Therefore, by repeating the steps of FIG. 4F to FIG. 4L as many times as necessary, further necessary layers can be formed on the resin layers 26-1U and 26-1L, respectively. In this embodiment, these steps are repeated once more.
  • the first and second resin layers 26-1 and 26-2 can be formed by repeating the steps of FIGS. 4F to 4L once more, respectively.
  • the second embodiment only the formation of lands has been illustrated and described for the sake of simplicity, but conductor circuits other than lands can be formed simultaneously in the land formation step.
  • two sets of printed wiring boards are separated.
  • two sets of printed wiring boards are bonded with thermoplastic resin, they are separated by exposure to the softening and melting temperature of this resin. If a strippable resist is used, immerse it in an appropriate stripping solution and separate it. If soldered, they are separated by exposure to the melting temperature of the solder. Since the solder melting temperature is very high, it is preferable to heat the soldered part locally.
  • the separated printed wiring boards are processed separately.
  • the copper plate 60 is removed by an etching method. If the seed layer is plated as the base of the copper plating layer 62 in the step of FIG. 4D, this becomes the etching stover. At this stage, the printed wiring board ( Figure 3A) is completed by the normal build-up process.
  • the resin layer 52 is formed on the lower surface of the resin layer 26-1.
  • This resin layer is typically heat-cured by attaching a semi-cured resin sheet, resin film, etc., or before curing.
  • the resin can be formed by screen printing.
  • an opening 52a for forming a via hole is formed in the portion of the resin layer 52 located below the land 62 by laser irradiation.
  • the land 62 functions as a stopper at the time of opening formation, and the depth of the opening 22a reaches the lower surface of the land 62.
  • the opening 52a may have a shape that narrows toward the bottom where the frontage widens (wide mouth tapered shape).
  • an electroless plating layer 37 is formed by an electroless copper plating method.
  • a catalyst nucleus for the electroless plating may be formed by, for example, a sputtering method or a plating method before the electroless copper plating process. At this time, it is preferable to protect the opposite surface with resist, PET film, etc. so that plating does not deposit.
  • the next step of forming the photoresist resist of FIG. 4S is substantially the same as the step of FIG. 2Q.
  • the next electrolytic copper plating process in FIG. 4T is substantially the same as the process in FIG. 2R.
  • the next step of removing the resist in FIG. 4U is substantially the same as the step in FIG. 2S.
  • the electroless plating 37 other than the via hole 42 is removed by a quick etching process.
  • an etching resist may be used for the via hole 42 portion.
  • the multilayer printed wiring board 31 shown in FIG. 3B can be manufactured.
  • the two copper-clad laminates are fixed with an adhesive during the manufacturing process of the multilayer printed wiring board.
  • This process makes it possible to process two multi-layer printed wiring boards that are bonded to each other, and can be manufactured at the same time in almost the entire manufacturing process.
  • the two multilayer printed wiring boards are separated by heating to a temperature at which the adhesive melts or softens, and the subsequent processing steps proceed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

 本発明は、効率の良い新規なプリント配線板の製造方法を提供することを目的とする。  本発明に係るプリント配線板(図1B)の製造方法は、銅張積層板を2組用意するステップ(図2A)と、銅張積層板を貼り合わせるステップ(図2B)と、貼り合わせた積層板の両面にランドを形成するステップ(図2C~2E)と、貼り合わせた積層板の両面に樹脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステップ(図2F~2L)と、更に、樹脂層を形成し、ビアホール用の穴を開口し、ビアホールを形成するステップ(図2M)と、貼り合わせた積層板を分離するステップ(図2N)と、分離された積層板の貼り合わせていた面よりビアホール用の穴を開口し、ビアホールを形成するステップ(図2O~2T)とを含み、樹脂層に形成されたビアホール(33-1,33-2)と前記積層板に形成されたビアホール(42)の向きが逆向きとなっている。

Description

明 細 書
プリント配線板の製造方法
技術分野
[0001] 本発明はプリント配線板の製造方法に関し、更に具体的には効率の良いプリント配 線板の製造方法に関する。
背景技術
[0002] 特開 2000-323613は、銅板を支持板とし、銅板上に、半導体素子搭載面が形成さ れた半導体素子搭載層から外部接続端子装着面が形成された外部接続端子装着 層の方向に、バイァホール、導体配線及び絶縁層を順次形成していき、銅板を除去 して厚みの薄 、半導体装置用多層プリント配線板の製造方法を記載して 1、る。
特許文献 1 :特開 2000-323613「半導体装置用多層基板及びその製造方法」(平成 12 年 11月 24日公開)
発明の開示
発明が解決しょうとする課題
[0003] このような多層プリント配線板は、搭載される半導体素子 (ICチップ)に内蔵されるゲ ート数が非常に多ぐ従ってプリント配線板も多層化され、導体パターンも高密度され て 、るため、非常に多数の製造工程を経て製造されて 、る。
[0004] これらの各製造工程は、所定の多層プリント板を製造するためには必須であり、い ずれも省略することが出来な ヽ。
[0005] 従って、各製造工程を省略することなぐ効率の良いプリント配線板の製造方法の 開発が望まれていた。
課題を解決するための手段
[0006] 従って、本発明は、効率の良い新規なプリント配線板の製造方法を提供することを 目的とする。
[0007] 上記目的に鑑みて、本発明に係るプリント配線板の製造方法は、銅張積層板を 2 組用意するステップと、前記銅張積層板を貼り合わせるステップと、前記貼り合わせ た積層板の両面にランドを形成するステップと、前記貼り合わせた積層板の両面に、 榭脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステ ップと、前記貼り合わせた積層板を分離するステップとを含む。
[0008] 更に、本発明に係るプリント配線板の製造方法は、銅張積層板を 2組用意するステ ップと、前記銅張積層板を貼り合わせるステップと、前記貼り合わせた積層板の両面 にランドを形成するステップと、前記貼り合わせた積層板の両面に、榭脂層を夫々形 成し、ビアホール用の穴を開口してビアホールを夫々形成するステップと、前記貼り 合わせた積層板を分離するステップと、前記分離された積層板の貼り合わせて!/、た 面よりビアホール用の穴を開口し、ビアホールを形成するステップとを含み、前記榭 脂層に形成されたビアホールと前記積層板に形成されたビアホールの向きが逆向き である。
[0009] 更に、上記プリント配線板の製造方法では、前記片面銅張積層板及び両面銅張積 層板は、ガラス織布基材又はガラス不織布基材に熱硬化性榭脂を含浸後に両面又 は片面に銅箔を積層し加熱加圧した基材カゝらなるようにしてもょ ヽ。
[0010] 更に、上記プリント配線板の製造方法では、前記榭脂層の上面に、更に、榭脂層を 夫々形成し、ビアホール用の穴を開口してビアホールを形成するステップを、 1回以 上繰り返してもよ ヽ。
[0011] 更に、本発明に係るプリント配線板の製造方法は、 2組の支持板を用意するステツ プと、前記 2組の支持板を張り合わせるステップと、前記貼り合わせた支持板の両面 にランドを夫々形成するステップと、前記支持板の両面に、第 1の榭脂層を夫々形成 し、ビアホール用の穴を開口してビアホールを形成するステップと、前記貼り合わせ た支持板を分離するステップとを含む。
[0012] 更に、本発明に係るプリント配線板の製造方法は、 2組の支持板を用意するステツ プと、前記 2組の支持板を張り合わせるステップと、前記貼り合わせた支持板の両面 にランドを夫々形成するステップと、前記支持板の両面に、第 1の榭脂層を夫々形成 し、ビアホール用の穴を開口してビアホールを形成するステップと、前記貼り合わせ た支持板を分離するステップと、前記支持板を夫々取り去るステップと、前記第 1の榭 脂層の下面に、第 2の榭脂層を形成し、ビアホール用の穴を開口してビアホールを 形成するステップとを含み、予め前記支持板の上面に形成された第 1の榭脂層に形 成されたビアホールと、前記支持板を取り去った後に第 2の榭脂層に形成されたビア ホーノレとは、開口の向きが逆向きに形成される。
[0013] 更に、上記プリント配線板の製造方法では、前記支持板は、銅板力 なることもでき る。
[0014] 更に、上記プリント配線板の製造方法では、前記第 1の榭脂層の上面に、更に、榭 脂層を夫々形成し、ビアホール用の穴を開口してビアホールを夫々形成するステツ プを 1回以上繰り返すこともできる。
[0015] 更に、上記プリント配線板の製造方法では、前記銅張積層板や支持板を貼り合わ せるステップは、各工程の処理温度では軟化'溶融せず、プリント配線板の劣化する 温度未満で軟化'溶融するような熱可塑性の榭脂を接着剤として使用することもでき る。
[0016] 更に、上記プリント配線板の製造方法では、前記プリント配線板の劣化する温度未 満は、 240° C未満であってよい。
[0017] 更に、上記プリント配線板の製造方法では、前記銅張積層板や支持板を貼り合わ せるステップは、剥離可能なレジストを接着剤として使用してもよ 、。
[0018] 更に、上記プリント配線板の製造方法では、前記銅張積層板を貼り合わせるステツ プは、部分的な半田付けで行ってもよい。
発明の効果
[0019] 本発明によれば、効率の良い新規なプリント配線板の製造方法を提供することがで きる。
図面の簡単な説明
[0020] [図 1A]図 1Aは、本発明の第 1実施形態に係る多層プリント配線板の一例の断面図 である。
[図 1B]図 1Bは、本発明の第 1実施形態に係る多層プリント配線板の他の例の断面図 である。
[図 2A]図 2Aは、出発材料として、銅張積層板を 2組用意する工程である。
[図 2B]図 2Bは、 2枚の積層板 22U, 22Lを背中合わせに貼り付けるする工程である [図 2C]図 2Cは、エッチングレジストを夫々形成するする工程である。
[図 2D]図 2Dは、銅箔を、エッチングにより夫々取り去るする工程である。
[図 2E]図 2Eは、エッチングレジストを夫々剥離するする工程である。
[図 2F]図 2Fは、榭脂層を夫々形成するする工程である。
[図 2G]図 2Gは、ビアホーノレ形成のための開口を、例えば炭酸ガスレーザを用いたレ 一ザ照射により夫々形成する
[図 2H]図 2Hは、無電解メツキ層を夫々形成する工程である。
[図 21]図 21は、電解銅メツキ層を夫々形成する工程である。
[図 2J]図 2Jは、エッチングレジストを夫々形成する工程である。
[図 2K]図 2Kは、エッチングレジストで覆われた部分以外の銅メツキ層を、エッチング により夫々取り去る工程である。
[図 2L]図 2Lは、エッチングレジストを夫々剥離する工程である。
[図 2M]図 2Mは、図 2F〜図 2Lの工程を更に 1回繰り返すことにより、第 1及び第 2の 榭脂層を夫々形成すること示す図である。
[図 2N]図 2Nは、 2組のプリント配線板を分離する工程である。
[図 20]図 20は、ビアホール形成のための開口を形成する工程である。
[図 2P]図 2Pは、無電解メツキ層を形成する工程である。
[図 2Q]図 2Qは、メツキレジストを形成する工程である。
[図 2R]図 2Rは、電解銅メツキ層を形成する工程である。
[図 2S]図 2Sは、メツキレジストを剥離する工程である。
[図 2T]図 2Tは、エッチングにより無電解メツキ層と銅箔とを取り去り、その後エツチン グレジストを剥離する工程である。
圆 3A]図 3Aは、本発明の第 2実施形態に係る多層プリント配線板の一例の断面図 である。
[図 3B]図 3Bは、本発明の第 2実施形態に係る多層プリント配線板の他の例の断面図 である。
[図 4A]図 4Aは、出発材料として、 2組の支持板を夫々用意する工程である。
[図 4B]図 4Bは、接着剤 70を用いて 2組の銅板を背中合わせに貼り付ける工程であ る。
[図 4C]図 4Cは、メツキレジストを夫々形成する工程である。
[図 4D]図 4Dは、銅メツキ層を夫々形成する工程である。
[図 4E]図 4Eは、メツキレジストを剥離する工程である。
[図 4F]図 4Fは、榭脂層を夫々形成する工程である。
[図 4G]図 4Gは、開口を形成する工程である。
[図 4H]図 4Hは、無電解メツキ層を形成する工程である。
[図 41]図 41は、電解銅メツキ層を形成する工程である。
[図 4J]図 Jは、エッチングレジストを形成する工程である。
[図 4K]図 4Kは、エッチング工程である。
[図 4L]図 4Lは、エッチングレジストを剥離する工程である。
[図 4M]図 4Mは、図 4F〜図 4Lの工程を更に一回繰り返すことにより、第 1及び第 2の 榭脂層を夫々形成することを示す図である。
[図 4N]図 4Nは、 2組のプリント配線板を分離する工程である。
[図 40]図 40は、エッチング工法により銅板を取り去る工程である。
圆 4P]図 4Pは、榭脂層の下面に榭脂層を形成する工程である。
[図 4Q]図 4Qは、開口をレーザ照射により形成する工程である。
[図 4R]図 4Rは、無電解メツキ層を形成する工程である。
[図 4S]図 4Sは、メツキレジストを形成する工程である。
[図 4T]図 4Tは、電解銅メツキ層を形成する工程である。
[図 4U]図 4Uは、メツキレジストを剥離する工程である。
[図 4V]図 4Vは、ビアホール以外の部分の無電解メツキをクイックエッチング工程によ り取り去る工程である。
符号の説明
10 :従来の多層プリント配線板、 11, 12 :各層、 13 :半田バンプ、 14, 14-1, 1 4-2 :ランド、 15 :ランド、 20 :第 1実施形態に係る多層プリント配線板、 21 :ガラス 基材エポキシ含浸銅張積層板、 22 :最下層,コア層,積層板、 22a:開口、 23 : 銅箔、 25 :ランド、 26-1, 26- 2 :榭脂層、 27 :突起(アンカー)、 28-1, 28-2 : 無電解メツキ層、 29-1, 29-2 :電解銅メツキ層、 30 :第 2実施形態に係る多層プリ ント配線板、 32-1, 32- 2 :エッチングレジスト、 33-1, 33- 2 :ビアホール、 42 :ビ ァホール、 52 :榭脂層、 60 :支持板 (銅板)、 70 :接着剤,半田付け、 発明を実施するための最良の形態
[0022] 以下、本発明に係るプリント配線板の製造方法の一実施形態に関して、添付の図 面を参照しながら詳細に説明する。図中、同じ要素の対しては同じ符号を付して、重 複した説明を省略する。
[0023] 以下に説明する第 1の実施形態に係る製造方法は、コアを有する多層プリント配線 板に関するものであり、第 2の実施形態に係る製造方法は、コアレス多層プリント配線 板に関するものである。
[0024] [第 1の実施形態]
(多層プリント配線板の構成)
まず最初に、本発明に係る製造方法によって製造された多層プリント配線板の構成 を簡単に説明する。
[0025] 図 1A及び図 1Bは、多層プリント配線板 19, 20の構成を夫々示す図である。図 1A に示す多層プリント配線板 19は、通常のビルドアッププロセスによって製造された多 層プリント配線板である。図 1Bに示す多層プリント配線板 20は、同様にビルドアップ プロセスによって製造された多層プリント配線板である力 反りの発生を減少し、搭載 半導体素子との間の接続不良を減少せしめた多層プリント配線板である。
[0026] 図 1Aに示す多層プリント配線板 19は、コア層 22と、第 1の榭脂層 26- 1と、第 1の榭 脂層に形成されたビアホール 33-1と、第 1の榭脂層の上面に配置された第 2の榭脂 層 26- 2と、第 2の榭脂層に形成されたビアホール 33- 2とを備えている。
[0027] コア層 22は、典型的には FRP (繊維強化プラスチック)力 なり、更に好ましくは、ガ ラスエポキシ銅張積層板を出発材料として構成されて ヽる。
[0028] なお、図 1Aでは、榭脂層として第 1及び第 2の榭脂層 26-1, 26_2を紹介している 力 これに限定されない。コア層 22の上面に 1層又は 3層以上の必要な榭脂層を有 するプリント板とすることが出来る。
[0029] 図 1Bに示す多層プリント配線板 20は、第 1の榭脂層 26-1と、第 1の榭脂層に形成 されたビアホール 33-1と、第 1の榭脂層の上面に配置された第 2の榭脂層 26-2と、 第 2の榭脂層に形成されたビアホール 33-2と、第 1の榭脂層 26-1の第 2の榭脂層と は反対面 (下面側)に配置されたコア層 22と、コア層に形成されたビアホール 42とを 備え、ビアホール 33-1, 33-2とビアホール 42との開口の向きが逆となっている。
[0030] この多層プリント配線板 20に関しては、本出願人が先に出願した特願 2005-319432 「半導体装置用多層プリント配線板及びその製造方法」(出願日:2005年 11月 02日) に詳しい。なお、特願 2005-319432は、本願の出願時点で未だ出願公開されていな いことを承知されたい。
[0031] ここで、第 1及び第 2の榭脂層のビアホール 33-1, 33-2の断面形状が上方に広く 下方に狭い形状であり、この最下層 22に設けられたビアホール 42の断面形状は上 方に狭く下方に広い形状であり、相互に逆向きとしてもよい。
[0032] この最下層のコア層 22は、典型的には FRP力もなる。更に、好ましくは、この最下 層 22は、典型的にはガラスエポキシ銅張積層板を出発材料として構成され、この積 層板 22に張られた銅箔 23を利用している。
[0033] なお、図 1Bでは、榭脂層として第 1及び第 2の榭脂層 26-1, 26_2を紹介している 力 これに限定されない。コア層 22の上面に 1層又は 3層以上の必要な榭脂層を有 するプリント板とすることが出来る。
[0034] 図 1Bに示す第 1実施形態に係る多層プリント配線板 20は、次のような利点を有し ている。
[0035] (1)多層プリント配線板 20は、第 1及び第 2の榭脂層 26- 1, 26- 2に形成されている ビアホール 33-1, 33-2とコア層 22に形成されているビアホール 42とでは、その開口 の向きが逆であるため、榭脂層 26-1, 26-2とコア層 22では反りの方向が反対となる 。その結果、半田バンプのリフローの際の加熱によっても、多層プリント配線板 20に 反りがほとんど発生しないので、半導体素子とプリント配線板との間隔がほぼ一定に 維持される。従って、接続不良の問題はほとんど発生しない。
[0036] (2)また、コア層 22は、典型的にはガラスエポキシ銅張積層板よりなる。ガラス基材を 構成する複数枚のガラス織布(図示せず。 )は、加熱に対して非常に良好な寸法安 定性を有している。従って、コア層 22は、榭脂のみ力も成る層と比較して、熱膨張係 数が非常に小さぐ寸法安定性に優れている。半導体素子を搭載した場合、半導体 素子 (図示せず。)、榭脂層 26-1, 26-2、コア層 22という順序となり、榭脂層 26-1, 2 6-2を、榭脂層より熱膨張係数の小さな半導体素子とコア層 22とで挟み込む構成に なるので、半導体素子実装後の冷'熱サイクル試験において半導体素子実装基板の 反り量が減少し、多層プリント配線板にクラックが入りに《なる。
[0037] (3)最下層 22は、典型的にはガラスエポキシ銅張積層板を出発材料として構成され 、この積層板 22に張られた銅箔 23を利用している。一般に、銅箔 23と積層板 22との 密着力を確保するため、楕円内に拡大図で示したように、銅箔 23の積層板 22側は マット処理 (粗化処理)が施され、ミクロに観察すると突起 (アンカー) 27が積層板 22 に食い込み、積層板 22と非常に強く密着している。従って、銅箔 23と積層板 22との 間は、非常に強い密着力で接合され、プリント配線板を強固なものとしている。
(製造方法)
次に、図 2A〜2Tを参照しながら、図 1A及び図 1Bに示す多層プリント配線板 19, 20の製造方法を順を追って説明する。本実施形態の特徴は、図 2B〜2Mに示すェ 程では、 2組のプリント配線板を背中合わせに貼り付けて、各工程において同時に又 は逐次的に処理を行う。その後の図 2N〜2Tに示す工程では、 2組のプリント配線板 を剥がして各組のプリント配線板を個別に処理する。以上により、全体として効率の 良!、多層プリント配線板の製造を達成して 、る。
[0038] 図 2Aに示すように、出発材料として、典型的には両面銅張積層板 (例えば、 FR— 4 )21を 2枚用意する。なお、上側に描かれたプリント板に関しては参照符号に「U」を 付し、下側に描かれたプリント板に関しては参照符号に「L」を付して、両者を区別し ている。
[0039] コア基材となる 2枚の積層板 22U, 22Lは、図に示していないが、 1枚以上のガラス 織布に熱硬化性のエポキシ榭脂を含浸し半硬化させたものであり、両面に夫々銅箔 23U, 23Lを張って熱硬化させたものである。例えば、 12ミクロンの銅箔が張られた 厚さ 0.06mmのガラスエポキシ両面銅張積層板を用いることができる。このとき、基材 となるガラス織布は 2枚が好ま 、。
[0040] その他、積層板 22U, 22Lとして、ガラス基材ビスマレイミドトリアジン榭脂含浸積層 板、ガラス基材ポリフエ-レンエーテル榭脂含浸積層板、ガラス基材ポリイミド榭脂含 浸積層板等を用いることもできる。ここで、コア層の厚みは、 0.04〜0.40mmが好まし い。その範囲であると、コア層の剛性やコア層と榭脂層の反り方向の相殺により、多 層プリント配線板の反りを小さくできる。
[0041] 図 2Bに示すように、 2枚の積層板 22U, 22Lを背中合わせに貼り付ける。接着剤 7 0としては、次の要件を満たすものであればよい。
(1)図 2B〜2Mの各工程の処理で、 2組のプリント配線板が剥がれないこと。特に、こ れらの工程の処理温度で剥がれな 、こと。
(2)図 2B〜2Mの各工程の処理液等を汚染しないこと。
(3)プリント配線板が劣化する温度未満で、 2組のプリント配線板を剥がすことが出来 ること、更に、プリント板が曝される最高温度である半田付け温度以下で、 2組のプリ ント配線板を剥がすことが出来ることが好ましい。
[0042] 以上のことから、図 2B〜2Mの各工程の処理温度では軟化.溶融せず、プリント配 線板劣化温度未満又は半田付け温度以下で軟化'溶融するような熱可塑性の榭脂 が選択される。或いは、剥離可能なレジストを塗布して、圧着してもよい。或いは、半 田付けしてもよい。しかし、半田付けの場合は、全面で貼り付けるのでなぐ部分的に 半田付けすることが好ましい。
[0043] 図 2Cに示すように、上方の銅箔 23U, 23Lの将来、パターンとして残したい部分に エッチングレジスト 24U, 24Lを夫々开成する。
[0044] 図 2Dに示すように、エッチングレジスト 24U, 24Lで覆われた部分以外の銅箔 23 U, 23Lを、エッチングにより夫々取り去る。
[0045] 図 2Eに示すように、銅箔 23U, 23Lの上のエッチングレジスト 24U, 24Lを夫々剥 離する。積層板 22U, 22Lの各上面に銅箔 23U, 23Lを利用したランド 25U, 25L が夫々形成される。
[0046] 図 2Fに示すように、積層板 22U, 22Lの各上面に榭脂層 26- 1U, 26- 1Lを夫々 形成する。この榭脂層は、典型的には、プリプレダのような半硬化榭脂シート,層間 絶縁用榭脂フィルム等を貼り付けて熱硬化したり、硬化前の榭脂をスクリーン印刷し て加熱し形成することが出来る。なお、榭脂層 26-1U, 26-1Lの形成前に、所望によ りランド 25U, 25Lを粗ィ匕処理してもよい。
[0047] 図 2Gに示すように、榭脂層 26- 1U, 26- 1Lの夫々のランド 25U, 25Lの上方に位 置する部分に対して、ビアホール形成のための開口 26a-lU, 26a-lLを、例えば炭 酸ガスレーザを用いたレーザ照射により夫々形成する。このとき、銅のランド 25U, 2 5Lは、開口形成時のストッパとして機能し、開口 26a-lU, 26a-lLの深さは夫々のラ ンド 25U, 25Lの上面までとなる。形成された開口 26a- 1U, 26a- 1Lは、間口が広く 、底の方に行くに従って狭くなる形状 (広口先細形状)としてもよい。この場合、ビアホ ールの断面形状は、矩形ではなぐ概して逆台形形状となる。
[0048] なお、炭酸ガスレーザ以外にも、エキシマレーザ、 YAGレーザ、 UVレーザ等を使 用してもよい。更に、開口時には、所望により、例えば PETフィルムのような保護フィ ルムを利用してもよい。以下のビアホールの開口に関しても同様である。
[0049] 図 2Hに示すように、開口 26a- 1U, 26a-lLの形成された榭脂層 26の上に、無電 解メツキに対する触媒核を形成し、無電解銅メツキ工法により、例えば 0.6〜3.0ミクロ ン程度の無電解メツキ層 28-1U, 28-1Lを夫々形成する。
[0050] 図 21に示すように、この無電解メツキ層 28-1U, 28-1Lを給電層(電極)として電解 銅メツキ工法により、例えば数十ミクロン程度の電解銅メツキ層 30- 1U, 30- 1Lを夫 々形成する。なお、電解半田メツキを利用してもよい。更に、銅メツキ層 28-1U, 30-1 U, 28-lL, 30-1Lの全体を無電解銅メツキ工法により形成してもよい。その後、所望 により適当な方法で表面の平坦ィ匕処理をしてもよい。
[0051] 図 2Jに示すように、開口 26a-lU, 26a-lLの上方に夫々位置する電解銅メツキ層 3 0-1U, 30- 1Lの部分にエッチングレジスト 32- 1U, 32- 1Lを夫々形成する。例えば 、写真製版法又はスクリーン印刷法により形成することができる。
[0052] 図 2Kに示すように、エッチングレジスト 32-1U, 32-1Lで覆われた部分以外の銅メ ツキ層 28- 1U, 30-1U, 28-1L, 30- 1Lを、エッチングにより夫々取り去る。
[0053] 図 2Lに示すように、銅メツキ層 30-1U, 30-1Lの上のエッチングレジスト 32-1U, 3 2- 1Lを夫々剥離する。こうして、榭脂層 26- 1U, 26- 1Lに、銅メツキ層 28- 1U, 30-1 U, 28-lL, 30-1Lを利用したランド 34-1U, 34-1Lが夫々形成される。なお、これら のパターンの形成方法として、公知のセミアディティブ法を用いてもよい。 [0054] この段階で、表面の状態はランド 34-1U, 34-1Lが夫々形成され榭脂層 26-1U, 26- 1Lであり、図 2Eのランド 25U, 25Lが形成された積層板 22U, 22Lと実質的に 同じ構造となっている。従って、所望により、図 2F〜図 2Lの工程を必要とする層数分 だけ繰り返すことにより、更に必要な層を榭脂層 26-1U, 26-1Lの上に夫々形成す ることができる。この実施形態では、これらの工程を更に 1回繰り返している。
[0055] 図 2Mに示すように、図 2F〜図 2Lの工程を更に 1回繰り返すことにより、第 1及び 第 2の榭脂層 26- 1U, 26-2U, 26- 1L, 26- 2Lを夫々形成できる。なお、図 2C〜図 2Fにおいて、説明を簡単にするためにランドの形成のみ図示して説明したが、これら の工程ではランド以外の導体回路を同時に形成することもできる。
[0056] 図 2Nに示すように、この段階で、 2組のプリント配線板を分離する。 2組のプリント配 線板を熱可塑性の榭脂で接着してある場合は、この樹脂の軟化'溶融温度に曝して 分離する。剥離可能なレジストを使用した場合には、適当な剥離溶液に浸潰して分 離する。半田付けしてある場合は、半田の溶融温度に曝して分離する。半田溶融温 度は非常に高いので、半田付けした部分を局部的に熱するようにすることが好ましい
[0057] 所望により銅箔 23をエッチングした段階で、図 1 Aに示す通常のビルドアッププロセ スによるプリント配線板 19が完成する。即ち、プリント配線板 19の製造に於いて、図 2 B〜2Nの処理工程で、 2組のプリント板を同時に処理することができる。
[0058] 更に、反り量が少ないプリント配線板(図 1B参照)を製造するには、銅箔 23をエツ チングせずに、これ以降の工程を分離したプリント配線板を夫々別個に処理する。な お、接着面の接着剤又は半田残渣を除去するため清浄処理することが好ましい。
[0059] 図 20に示すように、例えば、写真製版法又はスクリーン印刷法により、下方の銅箔 23のビアホール形成用のための開口部分の銅箔部分を除去した後、ランド 25の下 方に位置する積層板 22の下面部分に対して、ビアホール形成のための開口 22aを レーザ照射により形成する。このとき、ランド 25は、開口形成時のストツバとして機能し 、開口 22aの深さはランド 25の下面までとなる。従って、コア層に形成されるビアホー ルの開口の向きは、榭脂層に形成されるビアホールの向きとは逆となる。開口 22aは 間口が広ぐ底の方に行くに従って狭くなる形状 (広口先細形状)としてもよ 、。 [0060] 図 2Pに示すように、開口 22aの形成された積層板 22の上に、無電解銅メツキ工法 により無電解メツキ層 37を形成する。所望により、無電解銅メツキ工程の前に、例え ばスパッタリング工法又はメツキ工法により、無電解メツキに対する触媒核を形成して もよい。このとき反対面は、レジスト, PETフィルム等を用いて、めっきが析出しないよ うに保護することが好ましい。
[0061] 図 2Qに示すように、無電解メツキ層 37のビアホール形成箇所及び導体回路形成 箇所 (図示せず。)以外の部分に、メツキレジスト 39を形成する。例えば、写真製版法 又はスクリーン印刷法により形成することができる。
[0062] 図 2Rに示すように、無電解メツキ層 37を給電層にして、電解銅メツキ工法により電 解銅メツキ層 38を形成する。これにより、ビアホール 33-1, 33-2とは開口の向きが逆 のビアホール 42が形成される。断面で見て、上方が狭く下方が広い形状のビアホー ル 42としてもよい。なお、銅メツキ層 37, 38の全体を無電解銅メツキにより形成しても よい。
[0063] 図 2Sに示すように、無電解メツキ層 37の上のメツキレジスト 39を剥離する。
[0064] 図 2Tに示すように、例えば、ビアホール 42の上に適当なエッチングレジストを形成 し、エッチングにより無電解メツキ層 37と銅箔 23とを取り去る。その後、そのエツチン グレジストを剥離する。なお、所望により、更に、両面又は片面のランドの半田付け部 分以外の部分をソルダーレジスト(図示せず。)で被覆し、半田ブリッジ等の発生を防 止してもよい。こうして、図 1Bに示した多層プリント配線板を製造することができる。即 ち、プリント配線板 20の製造に於いて、図 2B〜2Tの処理工程で、 2組のプリント板を 同時に処理することができる。
[第 2の実施形態]
上述の第 1の実施形態に係る製造方法は、コアを有する多層プリント配線板である のに対し、第 2の実施形態に係る製造方法は、最下層がガラスクロス等の芯材を有し て 、な ヽ榭脂層であるコアレス多層プリント配線板に関するものである。
[0065] 図 3Aは、本発明の第 2実施形態に係る多層プリント配線板 30, 31の構成を示す 図である。図 3Aに示す多層プリント配線板 30は、通常のビルドアッププロセスによつ て製造された多層プリント配線板である。 [0066] 図 3Bに示す多層プリント配線板 31は、同様にビルドアッププロセスによって製造さ れた多層プリント配線板であるが、反りの発生を減少し、搭載半導体素子との間の接 続不良を減少せしめた多層プリント配線板である。
[0067] 図 3Aに示すプリント配線板 30は、榭脂層 26-1, 26-2からなり、図 3Bに示すプリン ト配線板 31は榭脂層 52, 26-1, 26-2からなる。しかし、第 2の実施形態に係る多層 プリント配線板のビアホールの開口方向やビアホールの形状は、第 1の実施形態の それと同じで、同様の起因する利点 (効果)を有して!/、る。
[0068] プリント配線板 30, 31は、全体としてコアレス配線板を構成する。従って、コア層を 有するプリント配線板 19, 20に比較すると寸法安定性に欠ける力 コアレスゆえに可 橈性に富んでいる。そのため半田リフロー時の配線板の伸張 ·収縮を容易に吸収す る性質を有する。
[0069] 多層プリント配線板 30, 31は、次のような利点を有している。
[0070] (1)特に、プリント配線板 31では、半田バンプのリフローの際の加熱によっても、多 層プリント板 30に反りがほとんど発生しないので、半導体素子とプリント板との接続不 良が発生するような問題はほとんど発生しな 、。
[0071] (2)反りが発生し難い点に加えて、コアレス配線板となるため可撓性に富んで、半田 リフロー時の配線板の伸張を容易に吸収する性質を有する。従って、半導体素子と プリント板 10との熱膨張係数の差を吸収し、これに起因するクラックはほとんど発生し ない。
[0072] なお、図 3A及び 3Bでは、後で説明するように支持板 (銅板)に形成する榭脂層とし て第 1〜第 2の榭脂層 (2層) 26-1, 26-2を紹介している力 これに限定されない。 1層 又は 3層以上の必要な榭脂層を有するプリント板とすることが出来る。
(製造方法)
次に、図 4A〜図 4Vを参照しながら、図 3A及び 3Bに夫々示す多層プリント配線板 30, 31の製造方法を順を追って説明する。本発明の特徴は、図 4B〜4Mに示すェ 程では、 2組のプリント配線板を背中合わせに貼り付けて、各工程において同時に又 は逐次的に処理を行う。その後の図 4N〜4Vに示す工程では、 2組のプリント配線板 を剥がして各組のプリント配線板を個別に処理する。以上により、全体として効率の 良!、多層プリント配線板の製造を達成して 、る。
なお、図 4A〜4Sの各工程に関し、図 2A〜2Tのいずれかと実質的に同じ工程に関 しては、その旨を記載して詳しい説明を省略する。
[0073] 図 4Aに示すように、出発材料として、 2枚の支持板 60U, 60Lを夫々用意する。支 持板としては、例えば、銅板が好ましい。
[0074] 図 4Bに示すように、接着剤 70を用いて 2枚の銅板 60U, 60Lを背中合わせに貼り 付ける。接着剤 70としては、図 2Bで説明した要件を満たすものであればよい。例え ば、図 4B〜2Mの各工程の処理温度では軟化'溶融せず、プリント配線板が劣化す る温度未満又は半田付け温度以下で軟化'溶融するような熱可塑性の榭脂が選択さ れる。或いは、剥離可能なレジストを塗布して、圧着してもよい。或いは、半田付けし てもよい。しかし、半田付けの場合は、全面で貼り付けるのでなぐ部分的に半田付 けすることが好ましい。
[0075] 図 4C〖こ示すよう〖こ、銅板 60U, 60Lの上面にメツキレジスト 61U, 61Lを夫々形成 する。例えば、銅板 60U, 60Lの上にドライフィルムをラミネートし、写真製版法により メツキレジスト 61U, 61Lのパターンを夫々形成する。又は、液体レジストをスクリーン 印刷により塗布してもよい。
[0076] 図 4Dに示すように、銅板 60U, 60Lを給電層として電解銅メツキ工法により、メツキ レジスト 61U, 61Lのパターン以外の部分に対して銅メツキ層 62U, 62Lを夫々形成 する。なお、後述の図 40の銅板 60U, 60Lのエッチング工程の際のエッチング 'スト ッパとして、銅メツキ層 62U, 62Lの下地として予め(例えば、クロム層と銅層力も成る )シード層(図示せず。 )をメツキしてもよ 、。
[0077] 図 4Eに示すように、銅板 60U, 60Lの上面のメツキレジスト 61を剥離する。こうして 、銅板 60U, 60Lの上にランドや導体回路等のパターンとして残したい部分 (以下、 単に「ランド」という。 ) 62U, 62Lが形成される。
[0078] 次の図 4Fの銅板 60U, 60Lに上面に榭脂層 26- 1U, 26- 1Lを夫々形成する工程 は、図 2Fの工程と実質的に同じである。次の図 4Gの開口形成工程は、図 2Gの工程 と実質的に同じである。次の図 4Hの無電解メツキ工程は、図 2Hの工程と実質的に 同じである。次の図 41の電解銅メツキ工程は、図 21の工程と実質的に同じである。次 の図 Jのエッチングレジスト形成工程は、図 2Jの工程と実質的に同じである。次の図 4Kのエッチング工程は、図 2Kの工程と実質的に同じである。次の図 4Lのエツチン グレジスト剥離工程は、図 2Lの工程と実質的に同じである。
[0079] この段階で、表面はランド 30-1U, 30-1Lが夫々形成された榭脂層 26-1U, 26-1 Lであり、図 4Eのランド 62U, 62Lが形成された銅板 60U, 60Lと実質的に同じ形状 となっている。従って、図 4F〜図 4L工程を必要とする層数分だけ繰り返すことにより 、更に必要な層を榭脂層 26-1U, 26-1L上に夫々形成することができる。この実施 形態では、これらの工程を更に 1回繰り返している。
[0080] 図 4Mに示すように、図 4F〜図 4Lの工程を更に一回繰り返すことにより、第 1及び 第 2の榭脂層 26- 1, 26- 2を夫々形成できる。なお、第 2の実施形態においても説明 を簡単にするためにランドの形成のみ図示して説明したが、ランド形成工程に於いて ランド以外の導体回路を同時に形成することもできる。
[0081] 図 4Nに示すように、この段階で、 2組のプリント配線板を分離する。 2組のプリント配 線板を熱可塑性の榭脂で接着してある場合は、この樹脂の軟化'溶融温度に曝して 分離する。剥離可能なレジストを使用した場合には、適当な剥離溶液に浸潰して分 離する。半田付けしてある場合は、半田の溶融温度に曝して分離する。半田溶融温 度は非常に高いので、半田付けした部分を局部的に熱するようにすることが好ましい
[0082] これ以降の工程は、分離したプリント配線板を夫々別個に処理する。なお、接着面 の接着剤又は半田残渣を除去するため清浄処理することが好ましい。
[0083] 図 40に示すように、エッチング工法により銅板 60を取り去る。なお、図 4Dの工程で 銅メツキ層 62の下地としてシード層をメツキしてあると、これがエッチングのストツバと なる。この段階で、通常のビルドアッププロセスによるプリント配線板 (図 3A)が完成す る。
[0084] 更に、反り量が少ないプリント配線板(図 3B参照)を製造するには、以下の処理工 程を続ける。
[0085] 図 4Pに示すように、榭脂層 26-1の下面に榭脂層 52を形成する。この榭脂層は、典 型的には、半硬化榭脂シート,榭脂フィルム等を貼り付けて熱硬化したり、硬化前の 榭脂をスクリーン印刷して形成することが出来る。
[0086] 図 4Qに示すように、ランド 62の下方に位置する榭脂層 52の部分に対して、ビアホ ール形成のための開口 52aをレーザ照射により形成する。このとき、ランド 62は、開 口形成時のストッパとして機能し、開口 22aの深さはランド 62の下面までとなる。開口 52aは間口が広ぐ底の方に行くに従って狭くなる形状 (広口先細形状)としてもよ 、
[0087] 次の図 4Rに示すように、無電解銅メツキ工法により無電解メツキ層 37を形成する。
所望により、無電解銅メツキ工程の前に、例えばスパッタリング工法又はメツキ工法に より、無電解メツキに対する触媒核を形成してもよい。このとき反対面は、レジスト, PE Tフィルム等を用いて、めっきが析出しな 、ように保護することが好ま 、。
[0088] 次の図 4Sのメツキレジスト形成工程は、図 2Qの工程と実質的に同じである。次の 図 4Tの電解銅メツキ工程は、図 2Rの工程と実質的に同じである。次の図 4Uのメツキ レジスト剥離工程は、図 2Sの工程と実質的に同じである。
[0089] 図 4Vに示すように、ビアホール 42以外の部分の無電解メツキ 37をクイックエツチン グ工程により取り去る。このとき、ビアホール 42部分にエッチングレジストを使用しても よい。この結果、図 3Bに示した多層プリント配線板 31を製造することができる。
[その他の事項]
以上、本発明の実施形態に付いて説明したが、しかし、これらは例示であって、本 発明はこれらに限定されないことを承知されたい。本発明は、当業者が容易になしえ る付加 '削除'変更等を含むものである。
[0090] (1)上記実施形態によると、 2枚の銅張積層板 (又は支持板)は、多層プリント配線板 の製造工程中は接着剤で固定されているため、各処理工程において 1度の処理によ つて相互に接着された 2枚の多層プリント配線板の処理が可能となり、製造工程のほ とんどの範囲で同時製造が可能となる。多層プリント配線板の接着面側からの処理 段階において、 2枚の多層プリント配線板を、接着剤が溶融又は軟化する温度まで 加温して分離し、その後の処理工程を進める。
[0091] (2)各製造工程では、現在の典型例を記述して!/、る。従って、材料、製造条件等は、 種々の事情によって当然に変更される。 [0092] (3)プリント配線板の上面に半導体素子が実装される例で説明してある。しかし、本 発明は、プリント配線板の下面又は両面に半導体素子等の搭載部品を実装する場 合を含む。
[0093] 従って、本発明の技術的範囲は、添付の特許請求の範囲の記載によって定められ る。

Claims

請求の範囲
[1] プリント配線板の製造方法に於 、て、
銅張積層板を 2組用意するステップと、
前記銅張積層板を貼り合わせるステップと、
前記貼り合わせた積層板の両面にランドを形成するステップと、
前記貼り合わせた積層板の両面に、榭脂層を夫々形成し、ビアホール用の穴を開 口してビアホールを夫々形成するステップと、
前記貼り合わせた積層板を分離するステップとを含む、プリント配線板の製造方法
[2] プリント配線板の製造方法に於 、て、
銅張積層板を 2組用意するステップと、
前記銅張積層板を貼り合わせるステップと、
前記貼り合わせた積層板の両面にランドを形成するステップと、
前記貼り合わせた積層板の両面に、榭脂層を夫々形成し、ビアホール用の穴を開 口してビアホールを夫々形成するステップと、
前記貼り合わせた積層板を分離するステップと、
前記分離された積層板の貼り合わせていた面よりビアホール用の穴を開口し、ビア ホールを形成するステップとを含み、
前記榭脂層に形成されたビアホールと前記積層板に形成されたビアホールの向き が逆向きである、プリント配線板の製造方法。
[3] 請求項 1又は 2に記載のプリント配線板の製造方法に於いて、
前記片面銅張積層板及び両面銅張積層板は、ガラス織布基材又はガラス不織布 基材に熱硬化性榭脂を含浸後に両面又は片面に銅箔を積層し加熱加圧した基材か らなる、プリント配線板の製造方法。
[4] 請求項 1又は 2に記載のプリント配線板の製造方法に於いて、
前記榭脂層の上面に、更に、榭脂層を夫々形成し、ビアホール用の穴を開口して ビアホールを夫々形成するステップを、 1回以上繰り返す、プリント配線板の製造方 法。
[5] プリント配線板の製造方法に於いて、
2組の支持板を用意するステップと、
前記 2組の支持板を張り合わせるステップと、
前記貼り合わせた支持板の両面にランドを夫々形成するステップと、
前記支持板の両面に、第 1の榭脂層を夫々形成し、ビアホール用の穴を開口して ビアホールを形成するステップと、
前記貼り合わせた支持板を分離するステップとを含む、プリント配線板の製造方法
[6] プリント配線板の製造方法に於いて、
2組の支持板を用意するステップと、
前記 2組の支持板を張り合わせるステップと、
前記貼り合わせた支持板の両面にランドを夫々形成するステップと、
前記支持板の両面に、第 1の榭脂層を夫々形成し、ビアホール用の穴を開口して ビアホールを形成するステップと、
前記貼り合わせた支持板を分離するステップと、
前記支持板を夫々取り去るステップと、
前記第 1の榭脂層の下面に、第 2の榭脂層を形成し、ビアホール用の穴を開口して ビアホールを形成するステップとを含み、
予め前記支持板の上面に形成された第 1の榭脂層に形成されたビアホールと、前 記支持板を取り去った後に第 2の榭脂層に形成されたビアホールとは、開口の向き が逆向きに形成される、プリント配線板の製造方法。
[7] 請求項 5又は 6に記載のプリント配線板の製造方法に於いて、
前記支持板は、銅板からなる、プリント配線板の製造方法。
[8] 請求項 5又は 6に記載のプリント配線板の製造方法に於いて、
前記第 1の榭脂層の上面に、更に、榭脂層を夫々形成し、ビアホール用の穴を開 口してビアホールを夫々形成するステップを 1回以上繰り返す、プリント配線板の製 造方法。
[9] 請求項 1, 2, 5又は 6に記載のプリント配線板の製造方法に於いて、 前記銅張積層板や支持板を貼り合わせるステップは、各工程の処理温度では軟化 •溶融せず、プリント配線板の劣化する温度未満で軟化'溶融するような熱可塑性の 榭脂を接着剤として使用する、プリント配線板の製造方法。
[10] 請求項 9に記載のプリント配線板の製造方法に於いて、
前記プリント配線板の劣化する温度未満は、 240° C未満である、プリント配線板の 製造方法。
[11] 請求項 1, 2, 5又は 6に記載のプリント配線板の製造方法に於いて、
前記銅張積層板や支持板を貼り合わせるステップは、剥離可能なレジストを接着剤 として使用する、プリント配線板の製造方法。
[12] 請求項 1, 2, 5又は 6に記載のプリント配線板の製造方法に於いて、
前記銅張積層板を貼り合わせるステップは、部分的に半田付けすることにより行う、 プリント配線板の製造方法。
PCT/JP2006/325402 2005-12-21 2006-12-20 プリント配線板の製造方法 WO2007072872A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06835022A EP1835792B1 (en) 2005-12-21 2006-12-20 Method of manufacturing printed wiring board
CN2006800087155A CN101142864B (zh) 2005-12-21 2006-12-20 印刷线路板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-367974 2005-12-21
JP2005367974A JP4811015B2 (ja) 2005-12-21 2005-12-21 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
WO2007072872A1 true WO2007072872A1 (ja) 2007-06-28

Family

ID=38188648

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/325402 WO2007072872A1 (ja) 2005-12-21 2006-12-20 プリント配線板の製造方法

Country Status (7)

Country Link
US (1) US7736457B2 (ja)
EP (1) EP1835792B1 (ja)
JP (1) JP4811015B2 (ja)
KR (1) KR101023003B1 (ja)
CN (1) CN101142864B (ja)
TW (1) TWI301393B (ja)
WO (1) WO2007072872A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098883A (zh) * 2009-12-15 2011-06-15 三星电机株式会社 用于制造基板的载体以及使用该载体制造基板的方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI270187B (en) * 2005-12-19 2007-01-01 Polytronics Technology Corp Thermal conductive apparatus and manufacturing method thereof
JP5532924B2 (ja) * 2007-09-14 2014-06-25 味の素株式会社 多層プリント配線板の製造法
JP5295596B2 (ja) 2008-03-19 2013-09-18 新光電気工業株式会社 多層配線基板およびその製造方法
US20100073894A1 (en) * 2008-09-22 2010-03-25 Russell Mortensen Coreless substrate, method of manufacturing same, and package for microelectronic device incorporating same
KR20100043547A (ko) 2008-10-20 2010-04-29 삼성전기주식회사 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
US20100224397A1 (en) * 2009-03-06 2010-09-09 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
JP5056837B2 (ja) * 2009-12-21 2012-10-24 株式会社村田製作所 圧電デバイスの製造方法
US8067266B2 (en) * 2009-12-23 2011-11-29 Intel Corporation Methods for the fabrication of microelectronic device substrates by attaching two cores together during fabrication
JP5557320B2 (ja) * 2010-06-30 2014-07-23 京セラSlcテクノロジー株式会社 配線基板の製造方法
US20120174394A1 (en) * 2011-01-11 2012-07-12 Samsung Electro Mechanics Co., Ltd. Method for manufacturing multilayer circuit board
US8841209B2 (en) * 2011-08-18 2014-09-23 International Business Machines Corporation Method for forming coreless flip chip ball grid array (FCBGA) substrates and such substrates formed by the method
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN104538320B (zh) * 2014-12-31 2018-07-20 广州兴森快捷电路科技有限公司 无芯板制造方法
TWI559465B (zh) * 2015-08-14 2016-11-21 恆勁科技股份有限公司 封裝基板及其製作方法
DE102015226607A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Leitungsabschnitts einer Hydraulikleitung
DE102017211171A1 (de) * 2017-06-30 2019-01-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Bauteil, das mit mehreren übereinander angeordneten Lagen gebildet ist, sowie ein Verfahren zu seiner Herstellung
CN107750095B (zh) * 2017-09-15 2019-11-22 深圳崇达多层线路板有限公司 一种多孔薄板的贴膜制作方法
US10381322B1 (en) 2018-04-23 2019-08-13 Sandisk Technologies Llc Three-dimensional memory device containing self-aligned interlocking bonded structure and method of making the same
US10879260B2 (en) 2019-02-28 2020-12-29 Sandisk Technologies Llc Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same
JP2020161732A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0678918A2 (en) 1994-04-19 1995-10-25 Hitachi Chemical Company, Ltd. Multilayer printed wiring board
JP2000323613A (ja) 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5002818A (en) * 1989-09-05 1991-03-26 Hughes Aircraft Company Reworkable epoxy die-attach adhesive
JP3447015B2 (ja) * 1993-04-23 2003-09-16 三井化学株式会社 エポキシ樹脂組成物
DE19739717A1 (de) * 1997-09-10 1999-04-15 Pagel Lienhard Prof Dr Verfahren zum Verbinden von Leiterplatten für fluidische Mikrosysteme
KR100346400B1 (ko) * 1999-12-16 2002-08-01 엘지전자주식회사 다층 인쇄회로기판 및 그 제조방법
DE60116744T2 (de) * 2000-03-31 2006-08-31 Dyconex Ag Verfahren zur herstellung eines elektrischen verbindungselements und elektrisches verbindungselement
TW575632B (en) 2000-07-13 2004-02-11 Ngk Spark Plug Co Paste for filling throughhole and printed wiring board using same
JP3664720B2 (ja) * 2001-10-31 2005-06-29 新光電気工業株式会社 半導体装置用多層回路基板の製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2004023532A (ja) * 2002-06-18 2004-01-22 Pioneer Electronic Corp 受信機における自動利得調整回路
US20050002818A1 (en) * 2003-07-04 2005-01-06 Hitachi Powdered Metals Co., Ltd. Production method for sintered metal-ceramic layered compact and production method for thermal stress relief pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0678918A2 (en) 1994-04-19 1995-10-25 Hitachi Chemical Company, Ltd. Multilayer printed wiring board
JP2000323613A (ja) 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2005072063A (ja) * 2003-08-27 2005-03-17 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1835792A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102098883A (zh) * 2009-12-15 2011-06-15 三星电机株式会社 用于制造基板的载体以及使用该载体制造基板的方法

Also Published As

Publication number Publication date
US20070193679A1 (en) 2007-08-23
KR101023003B1 (ko) 2011-03-22
JP2007173459A (ja) 2007-07-05
KR20070103062A (ko) 2007-10-22
JP4811015B2 (ja) 2011-11-09
US7736457B2 (en) 2010-06-15
EP1835792A1 (en) 2007-09-19
EP1835792B1 (en) 2012-02-08
CN101142864B (zh) 2010-05-26
TW200810652A (en) 2008-02-16
CN101142864A (zh) 2008-03-12
EP1835792A4 (en) 2010-11-10
TWI301393B (en) 2008-09-21

Similar Documents

Publication Publication Date Title
JP4811015B2 (ja) プリント配線板の製造方法
JP5105168B2 (ja) 多層プリント配線板
US9060459B2 (en) Printed wiring board and method for manufacturing same
JP4192657B2 (ja) チップ部品内蔵ビルドアップ多層配線板の製造方法
JPH1013028A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JPH0936551A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2011216900A (ja) プリント配線板の製造方法
JP2001308521A (ja) 多層回路基板の製造方法
JPH0671143B2 (ja) 多層プリント配線板の製造方法
TWI428070B (zh) 具有內埋元件之電路板之製作方法
JP2002198651A (ja) 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
JP2005109298A (ja) 多層配線板およびその製造方法
JP2006013172A (ja) 多層配線板の製造方法
JPH0750487A (ja) 多層プリント配線板
JP2002026518A (ja) プリント配線基板及び多層型プリント配線基板の製造方法
JPH05191052A (ja) プリント配線板とその製造方法
JP2003179354A (ja) 多層プリント配線板およびその製造方法
JP2003209358A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680008715.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006835022

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077020857

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2006835022

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE