WO2006059428A1 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
WO2006059428A1
WO2006059428A1 PCT/JP2005/017926 JP2005017926W WO2006059428A1 WO 2006059428 A1 WO2006059428 A1 WO 2006059428A1 JP 2005017926 W JP2005017926 W JP 2005017926W WO 2006059428 A1 WO2006059428 A1 WO 2006059428A1
Authority
WO
WIPO (PCT)
Prior art keywords
copper foil
multilayer wiring
wiring board
stainless steel
insulating layer
Prior art date
Application number
PCT/JP2005/017926
Other languages
English (en)
French (fr)
Inventor
Kazuhiro Shimizu
Masanobu Yagi
Kenichiro Hanamura
Mitsuyuki Takayasu
Kiyoe Nagai
Tomoo Iijima
Original Assignee
Sony Chemical & Information Device Corporation
Tessera Interconnect Materials, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical & Information Device Corporation, Tessera Interconnect Materials, Inc. filed Critical Sony Chemical & Information Device Corporation
Priority to KR1020077013198A priority Critical patent/KR101168879B1/ko
Priority to US11/720,711 priority patent/US8112881B2/en
Priority to EP05788279A priority patent/EP1821588A4/en
Priority to CN200580041604XA priority patent/CN101288349B/zh
Publication of WO2006059428A1 publication Critical patent/WO2006059428A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Definitions

  • the present invention relates to a method for manufacturing a multilayer wiring board that performs interlayer connection with bumps, and particularly relates to a technique for preventing sticking during molding (copper foil bonding).
  • the invention described in Patent Document 1 relates to a selective etching method and a selective etching apparatus for forming a bump.
  • a multilayer wiring circuit board manufacturing technique one of the main copper foils for forming a bump is used.
  • a multilayer circuit board is formed by forming an etching noria layer on the surface and using a wiring circuit board forming member having a copper foil for forming a conductor circuit on the main surface of the etching barrier layer as a base and processing it appropriately.
  • a technique for obtaining the above is disclosed.
  • the copper foil of the wiring circuit board forming member is selectively etched to form bumps for interlayer connection, and the bumps are filled with an insulating layer. Insulate between.
  • a copper foil for forming a conductor circuit is formed on the upper surface of the insulating layer and bumps.
  • a wiring film is formed by selectively etching the upper and lower copper foils. As a result, a multilayer wiring board having upper and lower wiring films and having the wiring films connected by bumps is formed.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2003-129259
  • the present invention has been proposed in view of such a conventional situation, and prevents sticking of a product after molding (copper foil sticking) to a stainless steel plate. It aims at providing the manufacturing method which can manufacture the multilayer wiring board excellent in dimensional stability, without producing. Another object of the present invention is to provide a method for producing a multilayer wiring board capable of ensuring adhesion between a copper foil to be bonded and a polyimide resin (insulating layer). [0013] In order to achieve the above-described object, the method of manufacturing a multilayer wiring board according to the present invention includes a step of forming an insulating layer on a base material on which bumps for interlayer connection are formed, and a stainless steel plate.
  • a metal foil for example, copper foil
  • the product multilayer wiring
  • the substrate does not stick to the stainless steel plate. Therefore, the occurrence of unevenness, bending, distortion, curling, etc., which does not apply extra force to the product during disassembly after molding, is eliminated.
  • no special tools are required for dismantling, and workability degradation is eliminated.
  • the intervening metal foil serves as a cushioning material, and allows deformation of the copper foil to be bonded. Therefore, the copper foil is deformed following the slightly protruding bump, and the copper foil and the insulating layer are brought into close contact during the thermocompression bonding, thereby ensuring sufficient adhesion.
  • FIG. 1 shows an example of a manufacturing process of a multilayer wiring board.
  • the first stage is a sectional view showing a clad material
  • the second stage is a sectional view showing a bump forming process
  • the third stage is insulation.
  • Sectional view showing the layer formation process Section 4 shows the copper foil placement process
  • Section 5 shows the copper foil thermocompression bonding process (molding process)
  • Section 6 shows the copper foil patterning It is sectional drawing which shows a process.
  • FIG. 2 is a diagram showing a profile of temperature, pressure, and degree of vacuum in a thermocompression bonding process.
  • FIG. 3 is a schematic diagram showing a state of sticking after thermocompression bonding.
  • FIG. 4 is a cross-sectional view showing a superposed state of stainless steel plates in the embodiment.
  • the etching barrier layer 2 has etching selectivity with respect to the copper foil 1, and becomes an etch stopper when the copper foil 1 is etched.
  • the copper foil 3 is finally made into a wiring layer by patterning.
  • the copper foil 3 also functions as a support for supporting the bumps formed by etching the copper foil 1 and the etching barrier layer 2. To do.
  • the copper foil 1 is etched to form bumps 4.
  • the etching of the copper foil 1 is preferably performed by a combination of etching with an acidic etching solution and etching with an alkaline etching solution. That is, after a resist film (not shown) serving as a mask is formed on the copper foil 1, an acidic etching solution (for example, salty cupric copper) is sprayed. The force with which the copper foil 1 is etched by this etching is carried out within the range where the etching depth by the acidic etching solution is shallower than the thickness of the copper foil 1 and the etching barrier layer 2 is not exposed.
  • the remaining portion of the copper foil 1 is etched with an alkaline etching solution (for example, ammonium hydroxide).
  • the alkaline etching solution hardly invades Ni constituting the etching barrier layer 2, and therefore the etching barrier layer 2 functions as a stopper for etching with the alkaline etching solution.
  • the pH of the alkaline etching solution is preferably 8.0 or less.
  • the insulating layer 5 is formed so as to fill the space between the bumps 4.
  • the insulating layer 5 can be formed, for example, by applying a resin material such as polyimide or by thermocompression bonding a resin film.
  • a resin material such as polyimide or by thermocompression bonding a resin film.
  • the resin material used here it is not particularly necessary to consider adhesion to glass, glass transition point, linear expansion coefficient, etc. Any one can be selected according to necessary characteristics. Also, its thickness is not limited.
  • the surface is polished so that the front end surface 4 a of the bump 4 is exposed, and a second wiring layer and a second wiring layer are formed thereon as shown in the fourth row in FIG. Arrange the copper foil 6 to be. Then, as shown in the fifth row in FIG. 1, the copper foil 6 is bonded onto the insulating layer 5 by thermocompression bonding.
  • thermocompression bonding is performed by so-called thermocompression bonding.
  • the laminated body shown in the fourth stage in FIG. 1 or the fifth stage in FIG. 1 is repeatedly arranged between, for example, stainless steel plates, and thermocompression bonding is performed collectively.
  • the pressure during pressing is about 90 to 150 kgZcm 2 , and the pressing temperature is about 335 ° C.
  • Figure 2 shows an example of the temperature profile, pressure profile, and vacuum profile during pressing (thermocompression bonding).
  • the temperature is increased to 335 ° C and pressing is performed at a pressure of llOkgZcm 2 .
  • the degree of vacuum is 1.3 kPa.
  • FIG. 3 shows the product attached. As shown in FIG. 3, after thermocompression bonding, the copper foil 6 sticks to the stainless steel plate ST corresponding to the position where the bump 4 is formed. In Fig. 3, the point where sticking occurs is indicated by point p.
  • a metal foil is interposed between the stainless steel plate 21 and the copper foil 6 to prevent the sticking.
  • a copper foil 22 is interposed between the copper foil 3 and the stainless steel plate 21 as a support.
  • cushion materials 23 are arranged on the outer sides of the outermost stainless steel plate 21, and are sandwiched between the press machines 24 through these.
  • the copper foil 22 may be interposed between the copper foil 6 to be thermocompression bonded and the stainless steel plate 21. Further, the copper foil 22 between the copper foil 3 and the stainless steel plate 21 can be omitted.
  • the copper foil 22 may be a metal foil made of any metal that is not necessarily a copper foil. However, it is preferable that the surface of the copper foil 22 (metal foil) to be used has releasability, that is, for example, a release layer is formed on the surface.
  • the release layer in this case can be constituted by a fender layer formed on the surface of the copper foil 22, for example.
  • Ni-Cr plating layer, Ni-Cr-Zn plating layer, etc. can be listed as the anti-corrosion layer.
  • Sarakuko uses the oxide film formed on the surface of the copper foil 22 as the release layer. It can also be used.
  • the conductor layers (copper foil 6 and copper foil 3) on both the front and back surfaces are patterned according to a desired wiring pattern, A wiring layer is used.
  • the patterning can be performed by a normal photolithography technique and an etching technique. As a result, the force capable of obtaining a double-sided wiring board can be further increased.
  • a barrier layer, an oxide layer, or the like formed on the surface of the copper foil 22 interposed between the stainless steel plate 21 and the copper foil 6 is a release layer.
  • the product can be easily peeled off from the stainless steel plate 21 and can be disassembled with good workability without the need to use special tools.
  • the copper foil 6 can be slightly deformed, which leads to improvement in the adhesion between the copper foil 6 and the insulating layer 5.
  • the anti-corrosion treated copper foil 22 was interposed between the copper foil 6 and the stainless steel plate 21 during thermocompression bonding.
  • the copper foil 22 used is 12 m thick and has a rope mouth file (3 m).
  • the copper foil 3 was dealt with by leaving the antifouling treatment as it was on the surface facing the stainless steel plate 21.
  • the copper foil 3 is subjected to a roughening treatment in order to adhere to the polyimide resin which is the insulating layer 5.
  • a protective film was applied during the roughening treatment to leave an antifouling treatment.
  • the finished product was strong with no creases, wrinkles, distortion, curl, unevenness, etc. due to sticking.
  • This example is also an example in which a copper foil is interposed, as in the previous example, but in this example, as shown in FIG. They were interposed between the copper foil 6 and the stainless steel plate 21 and between the copper foil 3 and the stainless steel plate 21.
  • the copper foil 22 used has a thickness of 12 m and a profile of about 5 ⁇ m.
  • the finished product was strong without any folds, wrinkles, distortions, curls, irregularities or the like due to sticking.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

　層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟み込み絶縁層上に銅箔を熱圧着する工程と、銅箔をパターニングする工程とを有する。銅箔の熱圧着に際し、少なくともステンレス板と銅箔の間に金属箔を介在させる。このとき、介在させる金属箔の表面に離型層を形成する。これにより、成型（銅箔貼り付け）後の製品のステンレス板への貼り付きを防止し、シワや凹凸が生ずることのない寸法安定性に優れた多層配線基板を製造することができる。

Description

明 細 書
多層配線基板の製造方法
技術分野
[0001] 本発明は、バンプにより層間接続を行う多層配線基板の製造方法に関するもので あり、特に、成型 (銅箔貼り合わせ)時の貼り付きを防止するための技術に関する。 背景技術
[0002] いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層 し、各導体層を所定の配線パターンにパター-ングするとともに、各導体層間の層間 接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接 続の実現が重要な技術となる。
[0003] 従来、ビルドアップ多層配線基板の製造方法として、銅箔にバンプを形成し、これ を絶縁膜に埋め込んだ後、この上に銅箔を貼り合わせてバンプとの接続をとる方法 が知られている (例えば、特許文献 1等を参照。 ) o
[0004] 特許文献 1記載の発明は、バンプ形成のための選択的エッチング方法、選択的ェ ツチング装置に関するものであるが、多層配線回路基板製造技術として、バンプ形成 用の銅箔の一方の主面にエッチングノリア層を形成し、このエッチングバリア層の主 面に導体回路形成用の銅箔を形成した配線回路基板形成用部材をベースとして用 い、それを適宜加工することにより多層配線回路基板を得る技術が開示されている。
[0005] 前記多層配線回路基板製造技術では、先ず、前記配線回路基板形成用部材の銅 箔を選択的エッチングして層間接続用のバンプを形成し、バンプ間を絶縁層により埋 め、各バンプ間を絶縁する。次に、絶縁層、バンプの上面上に導体回路形成用の銅 箔を形成する。次いで、上下両面の銅箔を選択的エッチングすることにより配線膜を 形成する。これにより、上下両面の配線膜を有し、且つ配線膜間がバンプにより接続 された多層配線基板が形成される。
[0006] 特許文献 1 :特開 2003— 129259号公報
[0007] ところで、前記バンプ接続を利用した多層配線基板の製造に際しては、バンプの上 面上に銅箔を貼り合わせる必要があり、ステンレス板間に挟み込んで加圧し、前記銅 箔を熱圧着する成型工程が行われて ヽる。
[0008] この成型工程では、通常の成型と異なり、前記バンプがある程度潰れるまで高い圧 力を加える必要がある。これは、前記銅箔とバンプの先端面とは単に接しているだけ の状態であり、結合力を確保するためには、バンプが潰れる程度まで加圧し、銅箔と バンプとを一体ィ匕する必要があるからである。したがって、通常の成型では加圧力を 35〜40kgZcm2程度に設定するのに対して、前記成型では 90〜150kgZcm2と 3 倍近い圧力を加えている。また、圧力ばかりでなぐ例えば絶縁層にポリイミド榭脂を 使用した場合には、 335°C程度の高温も加わることになる。
[0009] このような高温、高圧下での成型を行うと、特にバンプの先端部分において、成型 した多層配線基板とステンレス板の間で貼り付きが生じ、製品（多層配線基板)の引 き剥がしが困難であり、作業性が悪いという問題がある。例えば作業者が手で解体す ることは困難であり、隙間にくさびを入れる等、何らかの道具が必要になる。
[0010] また、前記貼り付きが生ずると、引き剥がしに際して製品に力が加わり、折れゃシヮ
、凹凸、ゆがみ、カール等の原因となる。特に、前記貼り付きはバンプ部分で起こるた め、バンプが密集している部分では大きな問題となる。製品にシヮゃ凹凸等が生ずる と、寸法バラツキが大きくなり、配線のパターユング等において精度を確保する上で 大きな支障となる。
[0011] さらに、製品において、ポリイミド榭脂と銅箔との密着性の点で、問題が生ずる可能 性もある。例えば、前記のように表面が硬いステンレス板で挟み込んで成型を行った 場合、貼り合わせる銅箔が剛直に支持されるため、突き出す形のバンプに倣って変 形することがなぐ結果として貼り合わされた銅箔とポリイミド榭脂との密着性が十分に 確保されず、いわゆる白化する現象が見られる。
発明の開示
[0012] 本発明は、このような従来の実情に鑑みて提案されたものであり、成型 (銅箔貼り付 け)後の製品のステンレス板への貼り付きを防止し、シヮゃ凹凸が生ずることなく寸法 安定性に優れた多層配線基板を製造し得る製造方法を提供することを目的とする。 また、本発明は、貼り合わされる銅箔とポリイミド榭脂 (絶縁層）との密着性も確保する ことが可能な多層配線基板の製造方法を提供することを目的とする。 [0013] 上述の目的を達成するために、本発明の多層配線基板の製造方法は、層間接続 のためのバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟 み込み前記絶縁層上に銅箔を熱圧着する工程と、前記銅箔をパターユングするェ 程とを有し、前記銅箔の熱圧着に際し、少なくとも前記ステンレス板と前記銅箔の間 に金属箔を介在させることを特徴とする。
[0014] 本発明の製造方法では、成型に際してステンレス板と銅箔の間に金属箔 (例えば 銅箔)を介在させているので、高温、高圧での成型を行ったとしても、製品（多層配線 基板)がステンレス板に貼り付くことはない。したがって、成型後の解体に際して製品 に余分な力が加わることがなぐシヮゃ凹凸、折れ、ゆがみ、カール等の発生が解消 される。また、解体に際して特別な道具も不要であり、作業性の低下も解消される。
[0015] さらに、介在される金属箔は、緩衝材としての役割を果たし、貼り合わせる銅箔の変 形を許容する。したがって、若干突出する形のバンプに倣って前記銅箔が変形し、 熱圧着の際に銅箔と絶縁層が密着し、密着性が十分に確保される。
[0016] 以上のような本発明によれば、成型 (銅箔貼り付け)後における製品のステンレス板 への貼り付きを防止することができ、シヮゃ凹凸等が生ずることなく寸法安定性に優 れた多層配線基板を作業性良く製造することが可能である。また、貼り合わされた銅 箔と絶縁層（ポリイミド榭脂）との密着性を確保することが可能であり、白化現象等を 回避することができる。
図面の簡単な説明
[0017] [図 1]多層配線基板の製造プロセスの一例を示すものであり、 1段目はクラッド材を示 す断面図、 2段目はバンプ形成工程を示す断面図、 3段目は絶縁層形成工程を示 す断面図、 4段目は銅箔配置工程を示す断面図、 5段目は銅箔熱圧着工程 (成型ェ 程)を示す断面図、 6段目は銅箔パター-ング工程を示す断面図である。
[図 2]熱圧着工程における温度、圧力、真空度のプロファイルを示す図である。
[図 3]熱圧着後の貼り付きの様子を示す模式図である。
[図 4]実施形態におけるステンレス板の重ね合わせ状態を示す断面図である。
発明を実施するための最良の形態
[0018] 以下、本発明を適用した多層配線基板の製造方法について、図面を参照して詳細 に説明する。
[0019] バンプ接続を利用した多層配線基板の製造に際しては、先ず、図 1中 1段目に示 すように、バンプ形成のための銅箔 1と、 Ni等力もなるエッチングバリア層 2と、第 1の 配線層となる銅箔 3とを積層してなるクラッド材を用意する。ここで、前記エッチングバ リア層 2は、銅箔 1に対してエッチング選択性を有し、銅箔 1のエッチングの際にエツ チンダストッパとなる。また、銅箔 3は、最終的にはパターユングにより配線層とされる 力 この段階では前記銅箔 1及びエッチングバリア層 2をエッチングすることにより形 成されるバンプを支持する支持体としても機能するものである。
[0020] そして、図 1中 2段目に示すように、前記銅箔 1をエッチングしてバンプ 4を形成する 。この銅箔 1のエッチングは、酸性エッチング液によるエッチングと、アルカリ性エッチ ング液によるエッチングとを組み合わせて行うことが好ましい。すなわち、銅箔 1上に マスクとなるレジスト膜（図示は省略する。）を形成した後、酸性エッチング液 (例えば 塩ィ匕第二銅）をスプレーする。これにより銅箔 1がエッチングされる力 この酸性エッチ ング液によるエッチング深さは、銅箔 1の厚さよりも浅くし、エッチングバリア層 2が露 出しない範囲で行う。次いで、水洗い（リンス）の後、アルカリエッチング液 (例えば水 酸ィ匕アンモ-ゥム）により銅箔 1の残部をエッチングする。アルカリエッチング液は、ェ ツチングバリア層 2を構成する Niをほとんど侵すことがなぐしたがって、エッチングバ リア層 2は、このアルカリエッチング液によるエッチングのストッパとして機能する。なお 、このときアルカリエッチング液の pHは、 8. 0以下とすることが好ましい。アルカリエツ チング液を前記 pHとすることにより、エッチングバリア層 2を侵すことなぐ銅箔 1を比 較的速くエッチングすることができる。また、前記バンプ 4の形成の後、前記エツチン グノ リア層 2も除去する力 この場合には、エッチングバリア層 2である Niのみをエツ チング除去し、その下の銅箔 3に対しては、ほとんどこれを侵すことのないエッチング 液を用いる。
[0021] 次に、図 1中 3段目に示すように、前記バンプ 4間を埋める形で絶縁層 5を形成する 。絶縁層 5は、例えばポリイミド等の樹脂材料を塗布することにより、あるいは榭脂フィ ルムを熱圧着することにより形成することができる。ここで使用する榭脂材料としては、 特にめつきに対する密着性やガラス転移点、線膨張係数等を考慮する必要がなぐ 必要な特性等に応じて任意のものを選択することができる。また、その厚さ等も制約さ れることはない。
[0022] 前記絶縁層 5の形成の後、バンプ 4の先端面 4aが露呈するように例えば表面を研 磨し、図 1中 4段目に示すように、この上に第 2の配線層となる銅箔 6を配置する。そし て、図 1中 5段目に示すように、熱圧着により銅箔 6を絶縁層 5上に貼り合わせる。
[0023] 前記貼り合わせ (成型）は、いわゆる熱圧着により行う。銅箔 6の熱圧着に際しては 、図 1中 4段目あるいは図 1中 5段目に示す積層体を例えばステンレス板の間に繰り 返し配置し、一括して熱圧着を行う。
[0024] プレスの際の圧力は、 90〜150kgZcm2程度、プレス温度は 335°C程度である。
図 2は、プレス（熱圧着）時の温度プロファイル、圧力プロファイル、真空プロファイル の一例を示すものである。本例では、予め 200°Cで予備加熱した後、 335°Cまで温 度を上げ、圧力 llOkgZcm2でプレスしている。真空度は 1. 3kPaである。
[0025] 前述のように製品をステンレス板により挟み込み、熱圧着を行った場合、温度や圧 力が高ぐまたバンプ 4の先端面 4aに加重が集中するため、ステンレス板に対する貼 り付きが発生することがある。図 3は、製品の貼り付きの状態を示すものである。図 3に 示すように、熱圧着後には、バンプ 4の形成位置に対応して銅箔 6がステンレス板 ST に貼り付く。図 3においては、貼り付きを起こしている箇所を点 pで示す。
[0026] このように銅箔 6が貼り付いた状態で製品をステンレス板 STから引き剥がすと、例え ば図中 A点に力が加わって製品が伸び、結果として図中 B部分に凹凸が形成されて しまうという現象が生ずる。前記貼り付きは、バンプ 4部分に起きるため、バンプ 4が密 集している部分で前記現象が起こり易い。また、前記加重の集中は、銅箔 6と絶縁層 5の密着性にも悪影響を及ぼす。
[0027] そこで、本実施形態においては、ステンレス板 21と銅箔 6との間に金属箔を介在さ せ、前記貼り付きを防止することとする。具体的には、図 4に示すように、図 1中 4段目 あるいは図 1中 5段目に示す積層体の両面に対応して、すなわち熱圧着する銅箔 6と ステンレス板 21の間、及び支持体となる銅箔 3とステンレス板 21の間に、それぞれ銅 箔 22を介在させる。また、最外部のステンレス板 21の外側には、それぞれクッション 材 23を配置し、これらを介してプレス機 24間に挟み込む。 [0028] なお、前記重ね合わせにおいては、最低限、熱圧着する銅箔 6とステンレス板 21の 間に銅箔 22を介在させればよぐ例えば銅箔 3が防鲭処理されている場合等には、 銅箔 3とステンレス板 21の間の銅箔 22は省略することも可能である。
[0029] ここで、前記銅箔 22は、必ずしも銅箔でなくてもよぐ任意の金属により構成される 金属箔を用いることも可能である。ただし、使用する銅箔 22 (金属箔）は、その表面が 離型性を有すること、すなわち例えば表面に離型層が形成されていることが好ましい
[0030] この場合の離型層としては、例えば銅箔 22の表面に形成される防鲭層により構成 することができる。防鲭層としては、 Ni-Crめっき層や Ni— Cr— Znめっき層等を挙 げることができ、さら〖こは、銅箔 22の表面に形成される酸化膜を前記離型層として利 用することも可能である。
[0031] 前記銅箔 6の熱圧着の後、図 1中 6段目に示すように、表裏両面の導体層 (銅箔 6 及び銅箔 3)を所望の配線パターンに応じてパターユングし、配線層とする。前記パタ 一ユングは、通常のフォトリソ技術及びエッチング技術によって行うことができる。これ により、両面配線基板を得ることができる力 さらに多層化することも可能である。
[0032] 本実施形態の多層配線基板の製造方法においては、ステンレス板 21と銅箔 6との 間に介在される銅箔 22の表面に形成される防鲭層ゃ酸化層等が離型層として機能 するので、成型 (銅箔 6貼り付け)後における製品のステンレス板 21への貼り付きを防 止することができ、シヮゃ凹凸等が生ずることなく寸法安定性に優れた多層配線基板 を製造することが可能である。また、製品はステンレス板 21から容易に引き剥がすこ とができ、特別な道具を使用する必要もなぐ良好な作業性で解体作業を行うことが 可能である。また、前記銅箔 22を介在させることで、銅箔 6の若干の変形が可能とな り、銅箔 6と絶縁層 5の密着性の改善に繋がる。
実施例
[0033] 以下、本発明を適用した具体的な実施例について、実験結果を基に説明する。
[0034] bv.
先ず、従来方法により成型を行った。すなわち、製品を通常のステンレス板で挟み 込み、銅箔 6の熱圧着 (成型)を行った。製造プロセスは、第 1の実施形態と同様であ る。その結果、製品の貼り付きが生じ、得られた製品にシヮゃ凹凸が発生した。また、 製品の引き剥がしが困難で、楔を入れて引き剥がした。比較例における寸法安定性
(ばらつき） 3 σは、 0. 05% (Ν数 = 50W)であり、ばらつきが大きい値となっていた。
[0035] 実施例 1
本実施例では、熱圧着に際して、防鲭処理した銅箔 22を銅箔 6とステンレス板 21 の間に介在させた。使用した銅箔 22は、厚さ 12 m、ロープ口ファイル（3 m)であ る。
[0036] 一方、銅箔 3については、ステンレス板 21との対向面に防鲭処理をそのまま残すこ とで対応した。銅箔 3は、絶縁層 5であるポリイミド榭脂との密着を取るため粗面化処 理を行っている。ステンレス板 21との対向面については、前記粗面化処理に際して 保護膜を貼り付け、防鲭処理を残すようにした。
[0037] 本実施例においては、出来上がった製品には、貼り付きに起因する折れやシヮ、ゆ がみ、カール、凹凸等は見られな力つた。また、寸法安定性（ばらつき） 3 σは、 0. 03 7% (Ν数 = 156W)であり、先の比較例に比べて著しく小さな値であった。
[0038] 実飾 12
本実施例も、先の実施例と同様、銅箔を介在させた例であるが、本例の場合には、 図 4に示す通り、防鲭処理した銅箔 22を製品の両側、すなわち、銅箔 6とステンレス 板 21の間、及び銅箔 3とステンレス板 21の間に介在させた。使用した銅箔 22は、厚 さ 12 m、プロファイルは 5 μ m程度である。
[0039] 本実施例においても、出来上がった製品には、貼り付きに起因する折れやシヮ、ゆ がみ、カール、凹凸等は見られな力つた。また、寸法安定性（ばらつき） 3 σは、 0. 01 6% (Ν数 = 30W)であり、先の比較例に比べると著しく小さな値であり、実施例 1と比 ベても半分以下となった。

Claims

請求の範囲
[1] 層間接続のためのバンプが形成された基材上に絶縁層を形成する工程と、ステン レス板で挟み込み前記絶縁層上に銅箔を熱圧着する工程と、前記銅箔をパターニン グする工程とを有し、
前記銅箔の熱圧着に際し、少なくとも前記ステンレス板と前記銅箔の間に金属箔を 介在させることを特徴とする多層配線基板の製造方法。
[2] 前記金属箔の表面に離型層が形成されていることを特徴とする請求項 1記載の多 層配線基板の製造方法。
[3] 前記離型層は、防鲭層により構成されていることを特徴とする請求項 2記載の多層 配線基板の製造方法。
[4] 前記金属箔は、銅箔であることを特徴とする請求項 1から 3のいずれ力 1項記載の 多層配線基板の製造方法。
[5] 前記絶縁層は、ポリイミド榭脂により構成されていることを特徴とする請求項 1から 4 の!、ずれか 1項記載の多層配線基板の製造方法。
PCT/JP2005/017926 2004-12-03 2005-09-29 多層配線基板の製造方法 WO2006059428A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020077013198A KR101168879B1 (ko) 2004-12-03 2005-09-29 다층배선기판의 제조방법
US11/720,711 US8112881B2 (en) 2004-12-03 2005-09-29 Method for manufacturing multilayer wiring board
EP05788279A EP1821588A4 (en) 2004-12-03 2005-09-29 PROCESS FOR MANUFACTURING A MULTILAYER CONDUCTOR PLATE
CN200580041604XA CN101288349B (zh) 2004-12-03 2005-09-29 多层布线基板的制作方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-352060 2004-12-03
JP2004352060A JP4761762B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
WO2006059428A1 true WO2006059428A1 (ja) 2006-06-08

Family

ID=36564868

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017926 WO2006059428A1 (ja) 2004-12-03 2005-09-29 多層配線基板の製造方法

Country Status (7)

Country Link
US (1) US8112881B2 (ja)
EP (1) EP1821588A4 (ja)
JP (1) JP4761762B2 (ja)
KR (1) KR101168879B1 (ja)
CN (1) CN101288349B (ja)
TW (1) TW200621105A (ja)
WO (1) WO2006059428A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
CN101626660B (zh) * 2008-07-11 2012-08-29 惠阳科惠工业科技有限公司 结构不对称多层板铜面相靠压合工艺
WO2011037138A1 (ja) * 2009-09-25 2011-03-31 住友化学株式会社 金属箔積層体の製造方法
KR101089986B1 (ko) * 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
TWI572261B (zh) * 2014-10-29 2017-02-21 健鼎科技股份有限公司 線路結構及線路結構的製作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256474A (en) 1986-11-13 1993-10-26 Johnston James A Method of and apparatus for manufacturing printed circuit boards
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JP2000196238A (ja) * 1998-12-28 2000-07-14 Shin Kobe Electric Mach Co Ltd 内層回路入り多層金属箔張り積層板の製造法
JP2003008200A (ja) * 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003347728A (ja) * 2002-05-30 2003-12-05 Shin Kobe Electric Mach Co Ltd 内層回路入り金属箔張り積層板の製造法
JP2004221310A (ja) * 2003-01-15 2004-08-05 Daiwa Kogyo:Kk 配線基板部材及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821765B2 (ja) * 1986-11-13 1996-03-04 ジヨンストン，ジエイムズ・エイ 印刷回路板を製造する方法および装置
JP2556897B2 (ja) * 1989-02-23 1996-11-27 ファナック株式会社 多層プリント配線板の外層材及び製造方法
CN1371240A (zh) * 2001-02-23 2002-09-25 华泰电子股份有限公司 多层式高密度基板的制造方法
JP3526838B2 (ja) 2001-10-22 2004-05-17 株式会社ノース 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP4242623B2 (ja) * 2002-09-18 2009-03-25 北川精機株式会社 配線回路基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256474A (en) 1986-11-13 1993-10-26 Johnston James A Method of and apparatus for manufacturing printed circuit boards
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
JPH1093242A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 印刷配線基板
JP2000196238A (ja) * 1998-12-28 2000-07-14 Shin Kobe Electric Mach Co Ltd 内層回路入り多層金属箔張り積層板の製造法
JP2003008200A (ja) * 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003347728A (ja) * 2002-05-30 2003-12-05 Shin Kobe Electric Mach Co Ltd 内層回路入り金属箔張り積層板の製造法
JP2004221310A (ja) * 2003-01-15 2004-08-05 Daiwa Kogyo:Kk 配線基板部材及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP1821588A4 *
SHIMADA 0 ET AL.: "Thermal Management Estimations for Buried Bump Interconnection Technology Printed Wiring Boards with Bump (Filled Via) Interconnection", THERMAL AND THERMOMECHANICAL PHENOMENA IN ELECTRONIC SYSTEMS, 1998. IT HERM '98, 27 May 1998 (1998-05-27)

Also Published As

Publication number Publication date
JP2006165133A (ja) 2006-06-22
EP1821588A4 (en) 2009-11-11
US20080110018A1 (en) 2008-05-15
CN101288349B (zh) 2010-06-09
JP4761762B2 (ja) 2011-08-31
TW200621105A (en) 2006-06-16
CN101288349A (zh) 2008-10-15
TWI371232B (ja) 2012-08-21
US8112881B2 (en) 2012-02-14
EP1821588A1 (en) 2007-08-22
KR20070094896A (ko) 2007-09-27
KR101168879B1 (ko) 2012-07-26

Similar Documents

Publication Publication Date Title
WO2006059428A1 (ja) 多層配線基板の製造方法
WO2006040942A1 (ja) 多層回路基板の製造方法
JP3907062B2 (ja) 層間接続構造及びその形成方法
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JP3972895B2 (ja) 回路基板の製造方法
WO2006059427A1 (ja) 多層配線基板及びその製造方法
JP3488839B2 (ja) プリント配線基板の製造方法
WO2004064465A1 (ja) 回路基板およびその製造方法
WO2004054336A1 (ja) プリント配線基板の製造方法
JP3631184B2 (ja) プリント配線板の製造方法
JPH07106760A (ja) 多層基板の製造方法
JP2001326458A (ja) プリント配線基板およびその製造方法
JP3359810B2 (ja) 立体回路基板の製造方法
JP2006165132A (ja) 多層配線基板の製造方法
JP2009200299A (ja) 金属コアプリント配線板の製造方法、及びこれに用いられる部品
JP5050505B2 (ja) 多層プリント配線板の製造方法およびプリント配線板
JP2008172030A (ja) 多層回路基板の製造方法
JP3982418B2 (ja) 回路基板の製造方法
JP4021501B2 (ja) 多層配線板の製造方法
JP4196125B2 (ja) 回路基板の製造方法
WO2004054338A1 (ja) プリント配線基板の製造方法
JP3928560B2 (ja) 回路基板
JP2006165131A (ja) 多層配線基板の製造方法
JPH03191595A (ja) 多層回路基板用片面金属張積層板の製造方法
JP2004066702A (ja) 樹脂フィルムへの銅箔貼り付け方法およびプリント基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200580041604.X

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005788279

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077013198

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11720711

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005788279

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11720711

Country of ref document: US