WO2006040959A1 - 積層セラミック電子部品の製造方法とその製造装置 - Google Patents

積層セラミック電子部品の製造方法とその製造装置 Download PDF

Info

Publication number
WO2006040959A1
WO2006040959A1 PCT/JP2005/018320 JP2005018320W WO2006040959A1 WO 2006040959 A1 WO2006040959 A1 WO 2006040959A1 JP 2005018320 W JP2005018320 W JP 2005018320W WO 2006040959 A1 WO2006040959 A1 WO 2006040959A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
internal electrode
layer
electrode layer
support
Prior art date
Application number
PCT/JP2005/018320
Other languages
English (en)
French (fr)
Inventor
Yuuki Kamada
Satoru Oikawa
Yoshiya Sakaguchi
Tsuyoshi Ogomori
Tomoya Sakaguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to CN2005800305827A priority Critical patent/CN101019196B/zh
Priority to JP2006540879A priority patent/JPWO2006040959A1/ja
Publication of WO2006040959A1 publication Critical patent/WO2006040959A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a method for manufacturing a multilayer ceramic electronic component and a manufacturing apparatus therefor.
  • FIG. 13A is a perspective view of a conventional multilayer ceramic capacitor 1001.
  • 13B and 13C are cross-sectional views taken along lines 13B and 13C, respectively, of the multilayer ceramic capacitor 1001 shown in FIG. 13A.
  • the thickness of the part where the internal electrode layer 1012 of the capacitor 1001 is formed and the internal electrode layer 1012 are formed.
  • side surface cracks may occur after the ceramic layer 1013 is sintered due to an increase in the thickness difference 1001A of the portion and a decrease in the adhesive strength of the ceramic layer 1013 due to the step 1001A. Since the outer shape of capacitor 1001 is rounded, it may not be able to be picked up at the time of mounting.
  • FIG. 13D is a perspective view of another conventional multilayer ceramic capacitor 1002.
  • FIGS. 13E and 13F are cross-sectional views taken along lines 13E and 13F of the multilayer ceramic capacitor 1002 shown in FIG. 13D, respectively.
  • the above problem caused by the step 1001A shown in Fig. 13B is solved, and there is no step 1001A!
  • a method of forming the capacitor 1002 shown in FIG. 13D is proposed! /
  • FIG. 14A to FIG. 14F are cross-sectional views of a ceramic layer sheet showing a method for manufacturing a conventional multilayer ceramic capacitor disclosed in Japanese Patent Laid-Open No. 6-96991.
  • a plurality of internal electrode layers 1012 patterned into a predetermined shape are formed on a support film 1014A to produce an internal electrode layer sheet 1014C.
  • a ceramic layer 1013 is formed on the entire surface of the support film 1014B to produce a plurality of ceramic layer sheets.
  • a step suppressing layer 1011 is formed on at least part of the corner and the outer periphery of the ceramic layer 1013 to produce a plurality of composite ceramic step suppressing layer sheets 1016.
  • the step suppressing layer 1011 and the ceramic layer 1013 are made of the same material.
  • a plurality of ceramic layers 1013 are stacked on the pedestal 1022 and heat-pressed to produce a ceramic base layer 1027.
  • the internal electrode layer sheet 1014C is laminated on the ceramic base material layer 1027 and thermocompression bonded so that the internal electrode layer 1012 faces the ceramic base material layer 1027, and then only the support film 1014A is peeled off.
  • the internal electrode layer 1012 is formed on the surface 1027A of the ceramic substrate layer 1027.
  • a composite ceramic step suppressing layer sheet 1016 is laminated on the surface 1027A of the ceramic substrate layer 1027 so that the step suppressing layer 1011 faces the ceramic substrate layer 1027, and thermocompression bonded. To do. Thereafter, the support film 1014B is peeled off to form a composite ceramic step suppressing layer sheet 1016 on the surface 1027A of the ceramic base layer 1027.
  • the step suppressing layer 1011 is located on the surface 1027A of the ceramic base layer 1027 on which the internal electrode layer 1012 is not formed.
  • the ceramic layer 1013 is located on the internal electrode 1012 and the step suppressing layer 1011.
  • FIG. 14E a plurality of ceramic layers 1013, a plurality of internal electrode layers 1012, and a plurality of step suppression layers 1011 are stacked to form an effective layer portion 1 001B. Is made.
  • the ceramic layer 1013 provided on the support film is laminated on the effective layer portion 1001B and heat-pressed from the support film side, and only the support film is peeled to form the ceramic layer 1013.
  • the ceramic base layer 1028 is manufactured by repeating the thermocompression bonding of the ceramic layer 1013 and the peeling of the support film a predetermined number of times, and a laminate green block 1001C is manufactured as shown in FIG. 14F.
  • the obtained laminate green block 1001C is heated and pressed as necessary to obtain a thickness direction.
  • JP 2002-313665 A discloses a method for aligning the internal electrode layer sheet 1014C.
  • the future method is disclosed.
  • the laminated green block 1001C is manufactured by imaging and aligning the internal electrode layer 1012 with a recognition camera.
  • JP 2002-343675 A discloses another conventional method of aligning the internal electrode layer 1012 and the step suppressing layer 1011.
  • the buttocks electrode layer 1012 printed on the ceramic layer 1013 and the step suppressing layer 1011 printed on the ceramic layer 1013 are fitted and fitted together.
  • the thickness of the step suppressing layer 1011 needs to be reduced to about 3 m or less, and further to 2 m or less.
  • the thickness of the step suppressing layer 1011 is 3 m or less, and even 2 / zm or less, the formation position of the step suppressing layer 1011 cannot be specified accurately, and the internal electrode layer 1012 is not formed. It becomes difficult to accurately align the step suppressing layer 1011 with the portion.
  • FIG. 15 is a cross-sectional view of a ceramic layer sheet of a conventional multilayer ceramic capacitor. As shown in FIG. 15, when the positions of the internal electrode layer 1012 and the step suppression layer 1011 are shifted and overlapped, the overlapped portion 1051 is thick.A gap 1052 is generated in the portion where neither the step suppression layer 1011 nor the internal electrode 1012 exists. . In thermocompression bonding at the time of stacking, a pressure of a predetermined magnitude or more may be deformed due to the pressure of a predetermined magnitude or more in the portion 1051 where the internal electrode layer 1012 and the step suppressing layer 1011 overlap.
  • the ceramic layer 1013 is not subjected to the predetermined pressure force S, and the ceramic is removed when the support film 1014 is peeled after the ceramic layer 1013 is thermocompression-bonded on the laminate green block 1001C. Part of the layer 1013 may not be transferred.
  • the light source and the recognition camera are in the same direction with respect to the positioning mark.
  • the contrast between the positioning mark and the ceramic layer on which the positioning mark is formed is high, the positioning mark can be accurately recognized.
  • the contrast between the positioning mark and the ceramic layer is small
  • the positioning mark cannot be recognized with high accuracy, and the internal electrode layer and the step suppression layer cannot be aligned with high accuracy.
  • the internal electrode layer and the step suppression layer are fitted to face each other on the entire surface of the single internal electrode layer sheet and the step suppression layer sheet. And stack.
  • the internal electrode layer or step suppression layer with a thickness of 3 ⁇ m or less or 2 ⁇ m or less is several cm square force. It is difficult to align with accuracy.
  • An internal electrode layer sheet having an internal electrode layer provided on the same surface of the first support and a plurality of first positioning marks is produced.
  • a ceramic layer sheet having a step suppressing layer made of ceramic and a plurality of second positioning patterns provided on the same surface of the second support is produced.
  • the first reference point of the internal electrode layer sheet is determined from the plurality of first positioning marks.
  • Multiple second positioning mark forces Determine the second reference point of the ceramic layer sheet. While the first reference point is positioned at a predetermined position, the internal electrode layer sheet is laminated on the surface of the base material layer so that the internal electrode is positioned on the base material layer made of ceramic.
  • the ceramic layer sheet is placed on the base material layer so that the step suppression layer does not overlap the internal electrode layer and is positioned on the base material layer around the internal electrode layer.
  • Laminate on. A ceramic layer is positioned on the internal electrode layer and the step suppression layer, thereby producing a laminated ceramic electronic component.
  • the multilayer ceramic resulting from the misalignment between the internal electrode layer and the step suppression layer Defects in parts can be reduced.
  • FIG. 1 is a perspective view of a multilayer ceramic component according to an embodiment of the present invention.
  • 2A is a cross-sectional view of the multilayer ceramic component shown in FIG. 1 taken along line 2A-2A.
  • 2B is a cross-sectional view of the multilayer ceramic component shown in FIG. 1 taken along line 2B-2B.
  • FIG. 3A is a cross-sectional view of a ceramic layer sheet for illustrating a manufacturing process of the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 3B is a cross-sectional view of the ceramic layer sheet for illustrating the manufacturing process for the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 3C is a cross-sectional view of the ceramic layer sheet for illustrating the production process of the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 3D is a cross-sectional view of the ceramic layer sheet for illustrating a manufacturing process of the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 3E is a cross-sectional view of the ceramic layer sheet for illustrating a manufacturing process of the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 3F is a cross-sectional view of the ceramic layer sheet for illustrating the production process of the multilayer ceramic component in the embodiment of the present invention.
  • FIG. 4A is a perspective view of the internal electrode layer sheet of the multilayer ceramic component in the embodiment.
  • FIG. 4B is a perspective view of the ceramic layer sheet of the multilayer ceramic component in the embodiment.
  • FIG. 5A is a partial perspective view of the internal electrode layer sheet of the multilayer ceramic component according to the embodiment.
  • FIG. 5B is a cross-sectional view taken along line 5B-5B of the internal electrode layer sheet shown in FIG. 5A.
  • FIG. 6A is a partial perspective view of the ceramic layer sheet of the multilayer ceramic component in the embodiment.
  • 6B is a cross-sectional view of the ceramic layer sheet taken along line 6B-6B shown in FIG. 6A.
  • FIG. 6C shows another ceramic layer sheet portion of the multilayer ceramic component in the embodiment.
  • 6D is a cross-sectional view of the ceramic layer sheet taken along line 6D-6D shown in FIG. 6C.
  • FIG. 7 is a schematic view of a multilayer ceramic component manufacturing apparatus according to an embodiment.
  • FIG. 8 is a schematic view of another production apparatus for the multilayer ceramic component according to the embodiment.
  • FIG. 9 is a schematic diagram of still another production apparatus for the multilayer ceramic component according to the embodiment.
  • FIG. 10A is a plan view of the internal electrode layer sheet of the multilayer ceramic component in the embodiment.
  • FIG. 10B is a plan view of the ceramic layer sheet of the multilayer ceramic component in the embodiment.
  • FIG. 11 shows an evaluation result of a sample of the multilayer ceramic capacitor according to the embodiment.
  • FIG. 12A is a cross-sectional view of another internal electrode layer sheet of the multilayer ceramic capacitor according to the embodiment.
  • FIG. 12B is a cross-sectional view of another ceramic layer sheet of the multilayer ceramic capacitor according to the embodiment.
  • FIG. 12C is a cross-sectional view of another ceramic layer sheet of the multilayer ceramic capacitor according to the embodiment.
  • FIG. 13A is a perspective view of a conventional multilayer ceramic capacitor.
  • FIG. 13B is a cross-sectional view taken along line 13B-13B of the multilayer ceramic capacitor shown in FIG. 13A.
  • FIG. 13C is a cross-sectional view taken along line 13C-13C of the multilayer ceramic capacitor shown in FIG. 13A.
  • FIG. 13D is a perspective view of another conventional multilayer ceramic capacitor.
  • FIG. 13E is a cross-sectional view taken along line 13E-13E of the multilayer ceramic capacitor shown in FIG. 13D.
  • FIG. 13F is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 13D at lines 13F-13F.
  • FIG. 13F is a cross-sectional view of the multilayer ceramic capacitor shown in FIG. 13D at lines 13F-13F.
  • FIG. 14A is a cross-sectional view of a ceramic layer sheet for illustrating a manufacturing process of a conventional multilayer ceramic capacitor.
  • FIG. 14B is a cross-sectional view of the ceramic layer sheet for illustrating the manufacturing process of the conventional multilayer ceramic capacitor.
  • FIG. 14C is a cross-sectional view of the ceramic layer sheet for illustrating the production process of the conventional multilayer ceramic capacitor.
  • FIG. 14D is a cross-sectional view of the ceramic layer sheet for illustrating the production process of the conventional multilayer ceramic capacitor.
  • FIG. 14E is a cross-sectional view of the ceramic layer sheet for illustrating the production process of the conventional multilayer ceramic capacitor.
  • FIG. 14F is a cross-sectional view of the ceramic layer sheet for illustrating the manufacturing process for the conventional multilayer ceramic capacitor.
  • FIG. 15 is a cross-sectional view of a ceramic layer sheet for producing a conventional multilayer ceramic capacitor.
  • FIG. 1 is a perspective view of a multilayer ceramic capacitor 501 that is a multilayer ceramic component according to an embodiment of the present invention.
  • 2A and 2B are cross-sectional views of the multilayer ceramic capacitor 501 shown in FIG. 1 taken along line 2A and line 2B, respectively.
  • Capacitor 501 includes capacitor block 5001A and external electrodes 19 provided at both ends of capacitor block 501A.
  • the capacitor block 501A includes a plurality of ceramic layers 13, an internal electrode layer 12 and a step suppressing layer 11 provided between the ceramic layers 13.
  • the internal electrode layer 12 is connected to the external electrode 19.
  • FIGS. 3A to 3F are cross-sectional views for explaining a manufacturing process of a multilayer green block for manufacturing the multilayer ceramic capacitor 501.
  • a method for producing the internal electrode layer 12 will be described.
  • metal powder such as Ni
  • a conductive paste is prepared by mixing 2 parts by weight or more and 10 parts by weight or less of an organic binder such as ethyl ether and an appropriate amount of an organic solvent such as terbinol.
  • Supporting film 14A which is a light-transmitting organic film such as polyethylene terephthalate (PET) film, etc.
  • PET polyethylene terephthalate
  • the support film 14A functions as a support for supporting the internal electrode layer 12, and the internal electrode layer 12 is provided on the surface of the support.
  • the internal electrode layer 12 is printed using a pattern designed so that the distance Dl 1 between adjacent internal electrode layers 12 is 500 ⁇ m. That is, in the internal electrode layer sheet 701, the internal electrode 12 and the positioning marks 15A11 to 15A14 are disposed on the surface 114A of the support film 14A that is a support for supporting them.
  • the surface 114A of the support film 14A corresponds to the surface of the support.
  • An inner electrode layer 12 is formed on the surface 114A of the support film 14A, and a portion 1114A is provided.
  • FIG. 4A is a perspective view of the internal electrode layer sheet 701.
  • FIG. 5A is a partial perspective view of the internal electrode layer sheet 701.
  • FIG. 5B is a cross-sectional view taken along line 5B-5B of the internal electrode layer sheet 701 shown in FIG. 5A.
  • Positioning marks 15A11 to 15A14 are formed at the four corners of the internal electrode layer sheet.
  • Positioning mark 15A11 ⁇ ; 15A14 is a circle with a diameter of 1.00mm, the distance between the center of positioning marks 15A11 and 15A12, the distance between the centers of positioning marks 15A12 and 15A14, and the center of positioning marks 15A13 and 15A14 The distance between them and the distance between the centers of the positioning marks 15A11 and 15A13 are all 10.00 mm, and they are arranged in the four corners of the square.
  • the positioning marks 15A11 to 15A14 protrude from the support film 14A as shown in Fig. 5A.
  • the design diameter is slightly smaller than the design value of 1.00mm due to the shape change due to bleeding after printing the conductive paste. Large 1. Has a diameter D12 of 03mm.
  • the raw material powder mainly composed of a dielectric ceramic powder such as barium titanate, 2 parts by weight or more and 10 parts by weight or less of an organic binder such as polyvinyl butyral, and a plastic such as phthalate ester. 2 parts by weight or more and 8 parts by weight or less, and an appropriate amount of butyl acetate, etc.
  • a ceramic slurry is prepared by mixing with an organic solvent.
  • a ceramic rally is applied on the surface 114B of the support film 14B, which is a light transmissive organic film, by a sheet forming method such as a doctor blade and then dried, and as shown in FIG. 3B, the ceramic layer 13 is provided on the surface 114B.
  • a ceramic layer sheet is prepared. The thickness of the ceramic layer 13 is 3 / zm.
  • a ceramic layer sheet having a supporting film and a ceramic layer having a thickness of 50 m provided on the supporting film is prepared by the same method.
  • the ceramic slurry for producing the ceramic layer 13 is formed on the surface 113A using a pattern designed to have a line width of 500 ⁇ m on the surface 113A of the ceramic layer 13.
  • the step suppressing layer 11 and the positioning marks 15B11 to 15B14 are printed simultaneously.
  • the ceramic slurry is dried to produce a composite ceramic sheet 16, and a ceramic layer sheet 702 composed of the support film 14B and the composite ceramic sheet 16 on the surface 114B of the support film 14B is obtained. That is, in the ceramic layer sheet 702, the support film 14B and the ceramic layer 13 function as a support for supporting the step suppressing layer 11, and the step suppressing layer 11 is provided on the surface of the support.
  • the surface 113A of the ceramic layer 13 corresponds to the surface of the support.
  • a step suppressing layer 11 is formed on the surface 113A of the ceramic layer 13, and a V, portion 1113A is provided.
  • the step suppression layer 11 forms the internal electrode layer 12 of the surface 11 4A! /.
  • Positioned on the portion 1114A, and the internal electrode layer 12 is positioned on the portion 1113A with the step suppression layer 11 on the surface 113A formed.
  • the step suppressing layer 11 has the same thickness of 2 ⁇ m as the internal electrode layer 12 after drying.
  • FIG. 4B is a perspective view of the ceramic layer sheet 702.
  • the positioning marks 15B11 to 15B14 formed on the ceramic layer 13 are designed to be circular recesses having a diameter of 1.OOmm with the surface 113A of the ceramic layer 13 as a bottom and the step suppression layer 11 as a side surface. That is, the positioning marks 15B11 to 15B14 have the same shape as the positioning marks 15A11 to 15A14.
  • Positioning marks 15B11 to 15B14 include the distance between the centers of positioning marks 15B11 and 15B12, the distance between the centers of positioning marks 15B12 and 15B14, the distance between the centers of positioning marks 15B13 and 15B14, and the positioning marks 15B11 and 15B13.
  • All the separations are arranged in the four corners of a square of 10.00 mm. That is, when the internal electrode layer sheet 701 and the ceramic layer sheet 702 are overlapped so that the surface 114A and the surface 114B face in the same direction, the positioning marks 15B11 to 15B14 are aligned with the positioning marks 15A11 to 15A14 of the internal electrode layer sheet 701. And are arranged so as to be located at substantially the same position.
  • FIG. 6A is a partial perspective view of the ceramic layer sheet 702.
  • FIG. 6B is a cross-sectional view taken along line 6B-6B of the ceramic layer sheet 702 shown in FIG. 6A.
  • the positioning marks 15B11 to 15B14 are formed on the surface 113A of the ceramic layer 13 at the same time as the step suppressing layer 11 using ceramic slurry. As shown in FIG. 6A, the positioning marks 15B11 to 15B14 are formed in a pattern opposite to that of the positioning marks 15A11 to 15A14 protruding from the internal electrode layer 12, that is, ceramic slurry, and a part of the surface 113A of the ceramic layer 13 is formed. It is formed as a recess with a bottom.
  • Positioning marks 15B11 to 15B14 are circles with a diameter of D14. Actually, they are circles with a diameter of 0.97mm which is slightly smaller than the designed diameter of 1.00mm due to the shape change due to bleeding after printing of the ceramic slurry.
  • FIG. 6C is a partial perspective view of another ceramic layer sheet 1702 of the multilayer ceramic capacitor 501.
  • FIG. 6D is a cross-sectional view taken along line 6D-6D of the ceramic layer sheet 1702 shown in FIG. 6C.
  • the ceramic layer sheet 1702 includes positioning marks 115B11 to 115B14 instead of the positioning marks 15B11 to 15B14 shown in FIGS. 6A and 6B.
  • the positioning marks 115B11 to 115B14 are not printed with ceramic slurry around them, and have substantially the same shape as the positioning marks 15A11 to 15A14 of the internal electrode layer sheet 701, and protrude from the ceramic layer 13 force.
  • step suppression layer 11 and positioning marks 15B11-15B14, 115B1 1-115B14. It may be formed.
  • This ceramic powder is milky white, and when the positioning marks 15B11 to 15B14 and 115B11 to 115B14 are used together with the step suppressing layer 11, the contrast with the ceramic layer 13 is not clear and positioning is difficult.
  • a dark color such as blue, indigo or black is used.
  • the colorant is added to the ceramic slurry. If the colorant is less than 0.1 part by weight with respect to 100 parts by weight of the ceramic powder, the contrast may not be clear and positioning may be difficult. If the colorant is more than 3 parts by weight, the dark color of the metal powder contained in the internal electrode layer 12 and the color tone of the step suppressing layer 11 are the same. When cutting the laminated green block created in this way, the cutting position may not be clearly determined.
  • the amount of the colorant added is more than 3 parts by weight, when the pieces are degreased and fired, the colorant residue may remain in the sintered ceramic layer and cause structural defects such as pores. . Therefore, it is desirable to add 0.1 parts by weight or more and 3 parts by weight or less of colorant to 100 parts by weight of ceramic powder.
  • a ceramic layer having a thickness of 50 ⁇ m formed on the support film is laminated on the pedestal 22, and after heat-pressing from the support film side, only the support film is peeled off. .
  • This operation is repeated a predetermined number of times to form the lower base material layer 27 made of ceramic.
  • the internal electrode layer 12 of the internal electrode layer sheet 701 shown in FIG. 3A is positioned so that the positioning marks 15A1 1 to 15A14 are arranged at predetermined positions, and bonded onto the surface 27A of the lower base material layer 27. .
  • the internal electrode layer 12 is thermocompression-bonded from the support film 14A side to peel only the support film 14A, and the internal electrode layer 12 is transferred onto the surface 27A of the lower base material layer 27.
  • the composite ceramic sheet 16 of the ceramic layer sheet 702 shown in FIG. 3B is laminated on the surface 27A of the lower base material layer 27 using the positioning marks 15B11 to 15B14 as a reference.
  • the step suppressing layer 11 is located on a portion 27B of the surface 27A of the lower base material layer 27 where the internal electrode layer 12 is not formed. That is, the step difference on the surface 27A of the lower base material layer 27 is suppressed.
  • the layer 11 is located around the inner electrode layer 12.
  • the composite ceramic sheet 16 is heat-pressed from the support film 14B side, and only the support film 14B is peeled off to obtain a laminate 5011. Since the step suppression layer 11 is formed in the portion where the internal electrode layer 12 is formed, the surface 113B opposite to the surface 113A of the ceramic layer 13 is flat.
  • the internal electrode 12 is formed on the surface 113B of the ceramic layer 13 in the same manner as in FIG. 3C.
  • the composite ceramic sheet 16 is formed on the internal electrode 12 and the surface 113B of the ceramic layer 13 in the same manner as in FIG. 3D. In this manner, the internal electrodes 12 and the composite ceramic sheet 16 are alternately formed to produce an effective layer portion 501B on the surface 27A of the lower base material layer 27 as shown in FIG. 3E.
  • a ceramic layer having a thickness of 50 m formed on the support film is laminated on the surface 501C of the effective layer portion 501B.
  • the support film side force only the support film is peeled off after thermo-compression of the ceramic layer. This operation is repeated a predetermined number of times to form the upper base material layer 28, and the laminate green block 501D is produced.
  • the laminate green block 501D is heated and pressurized, cut into predetermined dimensions, and divided into individual laminate green chips.
  • the obtained laminated green chip is degreased and then fired. Thereafter, the external electrode 19 is formed on the end face where the internal electrode layer 12 is exposed, and the multilayer ceramic capacitor 501 is obtained.
  • the internal electrode layer 12 is supported on a support film 14A that is an organic film
  • the step suppression layer 11 is a support film 14B that is an organic film. Supported on the ceramic layer 13 formed thereon.
  • the multilayer ceramic capacitor 501 can be manufactured with high productivity with a smaller number of laminations than the method of laminating the internal electrode layer, the ceramic layer, and the step suppression layer formed on the support film.
  • the internal electrode layer 12 is formed on the ceramic layer 13, there is a possibility that the internal electrode layers 12 are short-circuited due to damage given to the ceramic layer 13 when the internal electrode layer 12 is formed.
  • the ceramic layer 12 is caused by mechanical damage during printing or a sheet attack of an organic solvent contained in the conductive paste. 13 may swell and crack. This In this case, the conductive paste may penetrate into the crack and short-circuit with the other internal electrode layers 12. This problem does not occur when the step suppressing layer 11 is formed on the ceramic layer 13, and a multilayer ceramic capacitor can be easily manufactured with a high yield.
  • FIG. 7 is a schematic view of the manufacturing apparatus 1 for the multilayer ceramic component 501 in the embodiment.
  • FIG. 10A is a plan view of the internal electrode layer sheet 701.
  • the light source 17 and the recognition camera 18 are arranged to face each other with the positioning marks 15A11 to 15A14 and 15B11 to 15B14 interposed therebetween.
  • the manufacturing apparatus includes a recognition unit 5001 including a plurality of light sources 17 and a plurality of cameras 18, a sheet supply unit 21, a stacking unit 5002, a pressurizing unit 5003, and a peeling unit 5004.
  • the first internal electrode layer sheet 701 is disposed in the sheet supply unit 21, and the suction cavity 26 is decompressed and fixed to the sheet supply unit 21.
  • the light emitted from the light source 17 of the recognition unit 5001 is applied to the positioning marks 15A11 to 15A14 through the cavity 24 provided in the sheet supply unit 21, and the light transmitted through the positioning marks 15A11 to 15A14 is captured by the camera 18.
  • images of positioning marks 15A11 to 15A14 are obtained.
  • the obtained image is subjected to image processing by the data processing unit 20, and the coordinates (XA11, YA11) to (XA14, YA14) of the center points of the positioning marks 15A11 to 15A14 shown in FIG. 10A are obtained.
  • the data processing unit 20 coordinates the coordinates of the intersection of the linear force LAI 1 connecting the positioning marks 15A11 and 15A14 and the straight line LA21 connecting the positioning marks 15A12 and 15A13 ((XA 1 + ⁇ 2 + ⁇ 3 + ⁇ 4) / 4, (YA1 + YA2 + YA3 + YA4) Z4) is determined, and the reference point 1 5A1 is determined as this intersection. Furthermore, find the angle 0 A1 between the straight lines LA11 and LA21 at the reference point 15A1.
  • the first internal electrode layer sheet 701 is fixed to the sheet supply unit 21 and moved above the base 22 of the laminated unit 5002. Thereafter, the orientation and position of the sheet supply unit 26 are adjusted so that the reference point 15A1 and the straight lines LA11 and LA21 are positioned at predetermined positions, and the internal electrode layer 12 is formed on the lower base material layer 27 fixed on the pedestal 22. After the internal electrode layer sheet 701 is arranged so as to be formed, the adsorption cavity 26 is returned to normal pressure, and the internal electrode layer sheet 701 is laminated on the lower base material layer 27.
  • the first internal electrode layer sheet 701 laminated on the lower base material layer 27 on the pedestal 22 is heated and pressed from the support film 14 A side by the press head 23 of the pressurizing unit 5003. Thereafter, the supporting film 14A is peeled off at the peeling portion 5004 to form the first internal electrode layer 12 on the lower base material layer 27.
  • the first ceramic layer sheet 702 is disposed in the sheet supply unit 21, and the suction cavity 26 is decompressed and fixed to the sheet supply unit 21.
  • the light emitted from the light source 17 of the recognition unit 5001 is applied to the positioning marks 15B11 to 15B14 through the recognition cavity 24 provided in the sheet supply unit 21, and the light transmitted through the positioning marks 15B11 to 15B14 by the recognition camera 18 To obtain images of the positioning marks 15B11 to 15B14.
  • the obtained image is subjected to image processing by the data processing unit 20 to obtain the coordinates (XB11, YB11) to (XB14, YB14) of the center points of the positioning marks 15B11 to 15B14 shown in FIG. 10B.
  • the data processing unit 20 uses the coordinates of these center points to set the coordinates ((XB1 + XB2 +) of the intersection of the straight line LB11 connecting the positioning marks 15B11 and 15B14 and the straight line LB21 connecting the positioning marks 15B12 and 15B13.
  • XB3 + XB4) / 4 is determined, and the reference point 15B1 is determined as this intersection.
  • the angle 0 B1 formed by the straight lines LB11 and LB21 at the reference point 15B1 is obtained.
  • the first ceramic layer sheet 702 is fixed to the sheet supply unit 21 and moved above the base 22 of the stacking unit 5002. Thereafter, the orientation and position of the sheet supply unit 21 are adjusted, and the ceramic layer sheet 702 is disposed so that the step-suppressing layer 11 is formed on the lower base material layer 27 having the internal electrode layer 12, and then for adsorption.
  • the cavity 26 is returned to normal pressure, and the ceramic layer sheet 702 is laminated on the lower base material layer 27.
  • the step suppressing layer 11 is provided with the internal electrode layer 12 of the lower base material layer 27, and is disposed on the inner portion 27B.
  • the alignment of the ceramic layer sheet 702 will be described.
  • the first internal electrode layer sheet 701 has positioning marks 15A11 to 15A14, a reference point 15A1, and an angle ⁇ A1.
  • the reference point 15 A1 of the internal electrode layer sheet 701 and the reference point 15B 1 of the ceramic layer sheet are made to coincide with each other and pass through the reference point 15A1 and the straight line LA31 having the angle ⁇ A1Z2, that is, the bisector LA31 of the angle ⁇ A1 and the reference point 15B
  • the position of the sheet supply unit 21 is adjusted so that it matches the straight line LB31 that passes through 1 and the angle ⁇ B1Z2, that is, the bisector LB31 of the angle ⁇ B1.
  • the ceramic layer sheet 702 is thermocompression-bonded on the lower base material layer 27 on which the internal electrode layer 12 is formed by the press head 23 of the caloric pressure unit 5003 with the side force of the support film 14B. Thereafter, the supporting film 14B is peeled off at the peeling portion 5004 to form the step suppressing layer 11 on the portion 27B of the lower base material layer 27, and the ceramic layer 13 is formed on the step suppressing layer 11 and the internal electrode layer 12.
  • the internal electrode layer sheet 701 and the ceramic layer sheet 702 are alternately used to form the internal electrode layer 12 and the step suppressing layer 11 on the same surface as shown in FIG. 2A, and The internal electrode layers 12 and the ceramic layers 13 are alternately formed. That is, the step suppressing layer 11 and the ceramic layer 13 are alternately formed.
  • a plurality (N) of internal electrode layers 12 are stacked and alternately connected to the external electrodes 19.
  • the second internal electrode layer sheet 701 is The positioning marks 15A21 to 15A24, the reference point 15A2, and the angle ⁇ A2 are included.
  • the k (l ⁇ k ⁇ N) -th internal electrode layer sheet 701 has the positioning marks 15Akl to 15Ak4, the reference point 15Ak, and the angle ⁇ Ak.
  • the reference point 15A1 and the reference point 15Ak of the first internal electrode layer sheet 701 are aligned with each other, and a straight line LA31
  • the sheet feeding section 21 is adjusted so that the straight line LA3k passing through the reference point 15Ak and having an angle ⁇ AkZ2, that is, the bisector LA3k of the angle ⁇ Ak coincides.
  • the internal electrode layer sheet 701 in the Y direction in FIG. Are laminated on the ceramic layer 13 by alternately shifting each layer by a predetermined distance.
  • a ceramic layer 13 is provided between the plurality of internal electrode layers 12. Similar to the positioning marks 15B11 to 15B14, the reference point 15B1, and the angle ⁇ B1 of the first ceramic layer sheet 702 arranged on the first inner electrode layer 12, the second ceramic layer sheet 702 Positioning mark 15B21 ⁇ 15B24, reference point 15B2, angle ⁇ B2, k (l ⁇ k ⁇ N) ceramic layer sheet 702 is positioning mark 15Bkl ⁇ 15Bk4, reference point 15Bk, angle ⁇ B k.
  • the reference point 15A1 and the reference point 15B 1 of the first internal electrode layer sheet 701 are the same.
  • the sheet supply unit 21 is adjusted so that the straight line LB31 passing through the straight line LA31 and the reference point 15B1 and having the angle ⁇ B1Z2, that is, the bisector LB31 of the angle ⁇ B1 is matched. Thereafter, (N-1) internal electrode layer sheets 701 and (N-1) ceramic layer sheets 702 are alternately laminated. When the k-th ceramic layer sheet 702 is laminated on the internal electrode 12 and the lower base material layer 27 portion 2 7B, the reference point 15B1 and the reference point 15 Bk of the first ceramic layer sheet 702 are the same. The sheet supply unit 21 is adjusted so that the straight line LB3k passing through the straight line LB31 and the reference point 15Bk and having the angle ⁇ BkZ2, that is, the bisector LB3k having the angle ⁇ Bk is matched.
  • FIG. 8 is a schematic view of another manufacturing apparatus 2 of the multilayer ceramic component 501 in the embodiment.
  • the manufacturing apparatus 2 includes a sheet sorting unit 29 in addition to the manufacturing apparatus 1.
  • the sheet sorting unit 29 determines whether or not the positions of the positioning marks 15Akl to 15Ak4 and 15Bkl to 15Bk4 obtained by the data processing unit 20 are out of the predetermined range, and the position of the positioning marks is out of the predetermined range.
  • the internal electrode layer sheet 701 and the ceramic layer sheet 702 are excluded, and only the internal electrode layer sheet 701 and the ceramic layer sheet 702 whose positioning marks are within a predetermined range are selected and sent to the stacking unit 5002.
  • the sheet supply unit 21 places an internal electrode layer sheet and a ceramic layer sheet having positioning marks out of a predetermined range on the sheet receiving unit 25.
  • FIG. 9 is a schematic view of still another manufacturing apparatus 3 for the multilayer ceramic component 501.
  • the manufacturing apparatus 3 includes a recognition unit 6001 instead of the recognition unit 5001 of the manufacturing apparatus 1 shown in FIG.
  • the recognition unit 6001 unlike the recognition unit 5001, the light source 17 is positioned on the same side as the camera 18 with respect to the sheet supply unit 21.
  • multilayer green blocks were fabricated, and multilayer ceramic capacitor samples 1 to 8 and comparative examples were fabricated.
  • These multilayer ceramic capacitor samples have external dimensions of 3.2 mm in length, 1.6 mm in width, and 1.6 mm in height, and the thickness of the dielectric ceramic layer 13 between the internal electrode layers 12 after firing is 2 m. The thickness of the internal electrode layer 12 after firing is 1.5 m.
  • these samples consisted of 300 internal electrode layer sheets 701 and ceramic layer sheet 702, 300 internal electrode layers 1 2 had.
  • Figure 11 shows a sample of a multilayer ceramic capacitor and its evaluation results.
  • the data processing unit 20 obtains the coordinates (XAkl, YAkl) to (XAk4, YAk4) of the center points of the positioning marks 15Akl to 15Ak4 of the internal electrode layer sheet 701, and each side of the square
  • the distance between positioning marks 15Akl and 15Ak2, the distance between positioning marks 15Ak2 and 15Ak4, the distance between positioning marks 15Ak3 and 15Ak4, and the distance between positioning marks 15Akl and 15Ak3 are calculated. Further, the data processing unit 20 calculates the distance between the positioning marks 15Akl and 15Ak4 and the distance between the positioning marks 15Ak2 and 15Ak3, which are square diagonal lines.
  • the data processing unit 20 obtains the coordinates (XBkl, YBkl) to (XBk4, YBk4) of the center points of the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702, and between the positioning marks 15Bkl and 15B k2 that are one side of each square. , The distance between the positioning marks 15Bk2 and 15Bk4, the distance between the positioning marks 15Bk3 and 15Bk4, and the distance between the positioning marks 15Bkl to 15Bk3. Furthermore, the data processing unit 20 calculates the distance between the positioning marks 15Bkl and 15Bk4 and the distance between the positioning marks 15Bk2 and 15Bk3, which are square diagonal lines.
  • the multilayer ceramic capacitors 501 of Samples 1 to 5 were manufactured.
  • the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 are concave portions with a part of the surface 113A of the ceramic layer 13 provided in the step suppressing layer 11 as shown in FIGS. 6A and 6B.
  • the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 are formed of the positioning mark shape protruding from the surface 113A of the ceramic layer 13 formed by the ceramic slurry of the step suppressing layer 11 as shown in FIGS. 6C and 6D. It has the shape of 115B11 to 115B14.
  • a coloring agent was added in an amount of 0.10% to the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 of Sample 2.
  • 1.00% of a colorant was added to the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 of Sample 2.
  • the colorant was added to 3.00% of the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 of Sample 2.
  • Multilayer ceramic capacitors of Samples 6 to 8 were manufactured using the manufacturing apparatus 2. Position between positioning marks 15Akl and 15Ak2 on one side of the square, distance between positioning marks 15Ak2 and 15Ak4, distance between positioning marks 15Ak3 and 15Ak4, positioning marks 15Akl and 1 The distance between 5Ak3, the distance between positioning marks 15Bkl and 15Bk2, the distance between positioning marks 15Bk2 and 15Bk4, the distance between positioning marks 15Bk3 and 15Bk4, and the distance between positioning marks 15Bkl and 15Bk3 are 99.
  • the sheet supply unit 21 sent the internal electrode layer sheet 701 having a positioning mark located in the predetermined range selected by the sheet selection unit 29 to the lamination unit 5002 to produce a multilayer ceramic capacitor of Sample 6.
  • Sample 6 also had the same internal electrode layer sheet 701 and ceramic layer sheet 702 as sample 2.
  • the distance between the positioning marks 15Akl and 15Ak2 on one side of the square, the distance between the positioning marks 15Ak2 and 15Ak4, the distance between the positioning marks 15Ak3 and 15Ak4, the distance between the positioning marks 15Akl and 15Ak3 The distance between positioning marks 15Bkl and 15Bk2, the distance between positioning marks 15Bk2 and 15Bk4, the distance between positioning marks 15Bk3 and 15Bk4, and the distance between positioning marks 15Bkl and 15Bk3 are 99.97mm or more or 100.03mm or less.
  • 3 8mm or more 141.46mm or less, ie 141.42mm, and the tolerance T1 of ⁇ 0.03% was set within the specified range.
  • the sheet sorting unit 29 sent the internal electrode layer sheet 701 having a positioning mark located in the predetermined range to the laminating unit 5002 to produce the multilayer ceramic capacitor of Sample 7.
  • Sample 7 has the same strength as internal electrode layer sheet 701 and ceramic layer sheet 7002, as in sample 2.
  • 1.00% of a colorant was added to the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 of Sample 7.
  • the multilayer ceramic capacitor of the comparative example was produced with the production apparatus 3.
  • the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 are concave portions provided in the step suppressing layer 11 as shown in FIGS. 6A and 6B.
  • the ceramic layer sheet 702 has a colorant. Is not included.
  • FIG. 11 shows the average value Ml and standard deviation ⁇ 1 of the distance between the positioning marks 15Bkl and 15Bk4 of the ceramic layer sheet 702 used in the multilayer ceramic capacitor of each sample, together with the evaluation results.
  • the average value and standard deviation of the distance between the positioning marks 15Akl and 15Ak4 of the internal electrode layer sheet 701 were 141.43 mm and 0.007 mm, respectively.
  • FIG. 11 shows the non-defective non-defective laminate green block 501D non-defective rate and the non-defective sample rate having a predetermined range of capacitance as sample evaluation results.
  • the step suppression layer 11 is as thin as 2 m, so that the positioning marks 15Bkl to 15Bk4 are not recognized because of low contrast, and the ceramic for forming the step suppression layer 11 is used.
  • the layer sheet 702 could not be stacked.
  • the light transmitted through the positioning marks 15Bkl to 15Bk4 from the light source 17 in the recognition unit 5001 has a clear contrast, and the camera 18 receives this light.
  • the positioning marks 15Bkl to 15Bk4 could be recognized.
  • a ceramic layer sheet 702 could be laminated.
  • the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 have the same shape as the positioning marks 15Akl to 15Ak4 of the internal electrode layer sheet, that is, the shape protruding from the ceramic layer 13. Thereby, the average value of the distance between the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 is substantially the same as the average value of the distance between the positioning marks 15Akl to 15Ak4 of the internal electrode layer sheet 701, and the positioning marks 15Bkl to The standard deviation of the distance between 15Bk4 is small. Therefore, the positioning marks 15Akl to 15Ak4 and 15 Bkl to 15Bk4 can be recognized with high accuracy.
  • the yield rate of the multilayer green block 501D and the yield rate of the multilayer ceramic capacitor 501 based on the capacitance are larger than those of the sample 1. ing.
  • the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 are added with an organic azo dye such as blue, indigo or black, and the ceramic layer 13 (usually milky white). Are colored differently. As a result, the position of the ceramic layer sheet 702 can be recognized with high accuracy.
  • Sample 8 is larger than Sample 6 and Sample 7.
  • the manufacturing apparatus 2 only the internal electrode layer sheet 701 and the ceramic layer sheet 702 in which the distances between the positioning marks 15Akl to 15Ak4 and 15Bkl to 15Bk4 are within a predetermined range as standard values are selected, and the laminate green By producing the block 501D, the positions of the internal electrode layer sheet 701 and the ceramic layer sheet 702 can be recognized with high accuracy and can be more easily positioned. As a result, the non-defective product rate of the multilayer green block 501D and the non-defective product rate of the multilayer ceramic capacitor 501 based on the electrostatic capacity are higher in the samples 6 to 8 than in the samples 1 to 5.
  • the force obtained by selecting only the internal electrode layer sheet 701 and the ceramic layer sheet 702 in which the distance between the positioning marks is within a predetermined range.
  • the internal angle is within a predetermined range where ⁇ Ak and ⁇ Bk are standard values. Even when only the electrode layer sheet 701 and the ceramic layer sheet 702 are selected to produce the laminated green block 501D, the same effect is obtained.
  • the multilayer ceramic capacitor 501 manufactured by the manufacturing apparatus 1 or 2 by the above method according to the present embodiment is easy even if the step suppressing layer 11 is thinned as the internal electrode layer 12 is thinned.
  • the step suppressing layer 11 can be positioned and laminated with high accuracy, and a defect caused by the overlap between the internal electrode layer 12 and the step suppressing layer 11, that is, the ceramic layer 13 is not partially transferred. It is possible to suppress the occurrence of defects having a certain capacitance.
  • the positioning marks 15Bkl to 15Bk4 are formed on the ceramic layer 13 using the ceramic slurry at the same time as the step suppressing layer 11, and the portion having the step suppressing layer 11 and the portion without the step suppressing layer 11 are formed. Functions as a positioning mark. Accordingly, the step suppressing layer 11 and the positioning marks 15Bkl to 15Bk4 do not need to be formed separately, and can be formed with high productivity. Between the plurality of ceramic layer sheets 702, the step suppressing layer 11 and the positioning marks 15Bkl to 15Bk4 are formed. Since the positional accuracy is substantially the same, the ceramic layer sheet 701 can be stacked with high accuracy. Further, as shown in FIG.
  • the positioning marks 15 Ak 1 to 15 Ak 4 of the internal electrode layer sheet 701 also protrude the support film 14 A force as a support, and FIG. And the shape shown in FIG. 5B.
  • the positioning marks 15Bkl to 15Bk4 on the ceramic layer sheet 702 have the shapes shown in FIGS. 6A and 6B, or the positioning marks 115B11 to 115B14 shown in FIGS. 6C and 6D protruding from the ceramic layer 13 as a support.
  • the internal electrode layer sheet 701 positioning marks 15Akl to 15Ak4 and the ceramic layer sheet 702 positioning marks 15Bkl to 15Bk4 have the same shape, so that the conductive paste on the internal electrode layer 12 and the ceramic slurry on the step suppression layer 11 can be smeared. It is possible to control the shape change such as thickness unevenness that occurs at the time of printing faint and printing drying in substantially the same manner. Thereby, the positioning marks 15Akl to 15Ak4 and the positioning marks 15Bkl to 15Bk4 can be recognized with high accuracy by the camera 18, and these can be positioned with high accuracy. Therefore, when the positioning marks 15Bkl to 15Bk4 of the ceramic layer sheet 702 have the shapes shown in FIGS. 6A and 6B, the positioning marks 15 Ak 1 to 15 Ak4 of the internal electrode layer sheet 701 are similarly shown in FIG. The same effect can be obtained by using the shape shown in 6B.
  • an internal electrode layer sheet 701 composed of the organic film support film 14A and the internal electrode layer 12 shown in FIG. 3A, and the organic film support film 14B and the ceramic shown in FIG. 3B. Ceramic layer sheets 702 composed of the layers 13 and the step suppressing layers 11 are alternately laminated.
  • the support film 14A functions as a support that supports the internal electrode layer 12, and the support film 14B and the ceramic layer 13 function as a support that supports the step suppressing layer 11.
  • FIG. 12A, FIG. 12B, and FIG. 12C are sectional views of other internal electrode layer sheet 2701, ceramic layer sheet 2702, and ceramic layer sheet 2703 of the multilayer ceramic capacitor according to the embodiment, respectively.
  • the internal electrode layer sheet 2701 includes a support film 14A, a ceramic layer 2013 on the support film 14A, and an internal electrode layer 12 on the ceramic layer 2013. That is, the support film 14A and the ceramic layer 2013 on the support film 14A function as a support for supporting the internal electrode layer 12.
  • the ceramic layer sheet 2702 includes a support film 14B and a step suppressing layer 11 on the support film 14B. That is, the support film 14B supports the step suppressing layer 11. Functions as a support to hold.
  • the ceramic layer sheet 2703 includes a support film 14C and a ceramic layer 3013 on the support film 14C.
  • the ceramic electrode 501 according to the embodiment may be manufactured by alternately laminating the internal electrode layer sheets 2701 and the ceramic layer sheets 2702. In this capacitor, the ceramic layer 2013 is used in place of the ceramic layer 13. In this capacitor, the step suppressing layer 11 can be positioned around the internal electrode layer 12 so as not to overlap the internal electrode layer 12, and has the same effect as the embodiment.
  • the ceramic layer sheet 2702, the ceramic layer sheet 2703, and the internal electrode layer sheet 701 shown in FIG. 3A may be laminated to produce the ceramic capacitor 501 according to the embodiment. That is, the surface 114A of the internal electrode layer sheet 701 is laminated on the upper surface 27A of the base material layer 27 so as to face each other, the internal electrode layer 12 is transferred onto the upper surface 27A of the base material layer 27, and the support film 14A is peeled off. . At this time, the internal electrode layer 12 is provided on the surface 27A, and the portion 27B is formed. A ceramic layer sheet 2702 is laminated on the base material layer 27 to which the internal electrodes 12 have been transferred.
  • the step suppressing layer 11 is formed with the inner electrode 12 on the surface 27A, and is located around the inner electrode 12 in the portion 27B. Then, the support film 14B is peeled off, and the step suppressing layer 11 is transferred onto the portion 27B of the surface 27A.
  • the ceramic layer sheet 2703 is laminated on the internal electrode layer 12 and the step suppressing layer 13 transferred onto the surface 27A of the base material layer 27, and the ceramic layer 3013 is laminated on the internal electrode layer 12 and the step suppressing layer 13. Then, the support film 14C is peeled off.
  • a laminated body 5011 shown in FIG. 3D is obtained.
  • the ceramic layer 3013 is used instead of the ceramic layer 13.
  • the step suppressing layer 11 can be positioned around the internal electrode layer 12 so as not to overlap the internal electrode layer 12, and has the same effect as the embodiment.
  • the ceramic capacitor 501 according to the embodiment may be manufactured using the internal electrode layer sheet 2701 and the ceramic layer sheet 702.
  • the internal electrode layer sheet 2701 and the ceramic layer sheet 702 are laminated in advance, and a plurality of laminated bodies in which the internal electrode layer 12 and the step suppressing layer 13 are sandwiched between the ceramic layers 14B and 2013 are produced. Then, these multilayer bodies are laminated to produce a multilayer ceramic capacitor.
  • the ceramic layer 201 3 and the ceramic layer 13 abut and function as the ceramic layer 13 shown in FIG. 3E.
  • This computer In Densa, Thus, it can be positioned around the internal electrode layer 12 and has the same effect as the embodiment.
  • the printing method for forming the internal electrode layer 12 and the step suppressing layer 11 is different, these layers can be aligned with high accuracy.
  • the internal electrode layer sheet and the ceramic layer sheet are laminated and pressed, the internal electrode layer sheet and the ceramic layer sheet are more accurately controlled by linking the temperature increase and controlling the pressure increase. Can be laminated.
  • the same number of step suppression layers 11 as the internal electrode layers 12 are arranged, but the number and position of the step suppression layers 11 are not limited. The same effect can be obtained even if the number of steps is reduced by increasing the thickness of the step suppression layer 11 in consideration of the entire step due to the internal electrode layer 12.
  • the step suppressing layer 11 can be obtained by laminating at equal intervals or randomly.
  • the force in which the thickness of the ceramic layer 13, the internal electrode layer 12, and the step suppressing layer 11 are the same, and the number of the internal electrode layer 12 and the step suppressing layer 11 is the same You can get the same effect!
  • the multilayer ceramic capacitor 501 has been described as the multilayer ceramic component in the embodiment of the present invention, the above-described method according to the embodiment also applies to other multilayer ceramic electronic components in which layers having different portions on the same plane are stacked. The same effect can be obtained.
  • the manufacturing method and manufacturing apparatus according to the present invention can reduce defects caused by misalignment between the internal electrode layer and the step suppression layer, and are useful for manufacturing a multilayer ceramic electronic component.

Abstract

　第１の支持体の同一表面上に設けられた内部電極層と複数の第１の位置決めマークとを有する内部電極層シートを作製する。第２の支持体の同一表面上に設けられたセラミックよりなる段差抑制層と複数の第２の位置決めパターンとを有するセラミック層シートを作製する。複数の第１の位置決めマークから内部電極層シートの第１の基準点を決定する。複数の第２の位置決めマークからセラミック層シートの第２の基準点を決定する。第１の基準点を所定の位置に位置させながら、内部電極がセラミックよりなる基材層上に位置するように内部電極層シートを基材層の表面上に積層する。第２の基準点を所定の位置に位置させながら、段差抑制層が内部電極層に重ならずかつ内部電極層の周囲で基材層上に位置するようにセラミック層シートを基材層上に積層する。内部電極層上と段差抑制層上にセラミック層が位置し、これにより積層セラミック電子部品が製造される。この方法により、内部電極層と段差抑制層との位置ずれに起因した積層セラミック部品の不良を低減できる。

Description

明 細 書
積層セラミック電子部品の製造方法とその製造装置
技術分野
[0001] 本発明は積層セラミック電子部品の製造方法及びその製造装置に関する。
背景技術
[0002] 携帯電話やコンピュータ等の情報移動体通信関連の近年の電子機器は小型軽量 化が進行しており、内蔵される受動部品においても同様に小型軽量ィヒが要望されて V、る。受動部品である積層セラミックコンデンサのような積層セラミック電子部品にお Vヽても小型大容量化が強く要望されて ヽる。
[0003] 積層セラミックコンデンサの大容量ィ匕を実現するためには、セラミック層及び内部電 極層の薄層化と多積層化を行うことが特に重要となる。
[0004] 図 13Aは従来の積層セラミックコンデンサ 1001の斜視図である。図 13Bと図 13C は、それぞれ図 13Aに示す積層セラミックコンデンサ 1001の線 13Bと線 13Cにおけ る断面図である。薄層化多積層化に伴い、コンデンサ 1001の内部電極層 1012が 形成された部分の厚みと内部電極層 1012が形成されて 、な！/、部分の厚みの段差 1 001Aが増加して、段差 1001Aに起因したセラミック層 1013の接着力低下によりセ ラミック層 1013を焼結した後で側面のヒビゃ層間剥離が発生する場合がある。コンデ ンサ 1001の外形形状に丸みを帯びるため、実装時に吸着できない場合がある。
[0005] 図 13Dは他の従来の積層セラミックコンデンサ 1002の斜視図である。図 13Eと図 1 3Fは、それぞれ図 13Dに示す積層セラミックコンデンサ 1002の線 13Eと線 13Fに おける断面図である。図 13Bに示す段差 1001Aに起因する上記の問題を解決し、 段差 1001 Aの無！、図 13Dに示すコンデンサ 1002を形成する方法が提案されて！/ヽ る。
[0006] 図 14A〜図 14Fは、特開平 6— 96991号公報に開示されている従来の積層セラミ ックコンデンサの製造方法を示すセラミック層シートの断面図である。
[0007] 図 14Aに示すように、支持フィルム 1014A上に、所定の形状にパターンニング形 成された複数の内部電極層 1012を形成して内部電極層シート 1014Cを作製する。 また、図 14Bに示すように、支持フィルム 1014B上の全面にセラミック層 1013を形成 して複数のセラミック層シートを作製する。更に、セラミック層 1013上の少なくともコー ナ一部や外周部に段差抑制層 1011を形成して複数の複合セラミック段差抑制層シ ート 1016を作製する。段差抑制層 1011とセラミック層 1013は同一材料よりなる。
[0008] 次に、図 14Cに示すように、台座 1022上に複数のセラミック層 1013を重ねて加熱 圧着することで、セラミック基材層 1027を作製する。次に、内部電極層 1012がセラミ ック基材層 1027に対向するようにセラミック基材層 1027上に内部電極層シート 101 4Cを積層して加熱圧着した後、支持フィルム 1014Aのみを剥離して内部電極層 10 12をセラミック基材層 1027の表面 1027A上に形成する。
[0009] 次に、図 14Dに示すように、段差抑制層 1011がセラミック基材層 1027に対向する ように複合セラミック段差抑制層シート 1016をセラミック基材層 1027の表面 1027A に積層して加熱圧着する。その後、支持フィルム 1014Bを剥離して複合セラミック段 差抑制層シート 1016をセラミック基材層 1027の表面 1027A上に形成する。段差抑 制層 1011は内部電極層 1012が形成されていないセラミック基材層 1027の表面 10 27A上に位置する。セラミック層 1013は内部電極 1012上と段差抑制層 1011上に 位置する。
[0010] 図 14A〜図 14Dに示す工程を繰り返して、図 14Eに示すように、複数のセラミック 層 1013と複数の内部電極層 1012と複数の段差抑制層 1011を積層して有効層部 1 001Bを作製する。
[0011] 次に、支持フィルム上に設けられたセラミック層 1013を有効層部 1001Bに積層し て支持フィルム側から加熱圧着し、支持フィルムのみを剥離してセラミック層 1013を 形成する。セラミック層 1013の加熱圧着と、支持フィルムの剥離を所定の回数繰り返 してセラミック基材層 1028を作製し、図 14Fに示すように積層体グリーンブロック 100 1Cを作製する。
[0012] 次に、得られた積層体グリーンブロック 1001Cを必要に応じ加熱加圧し、厚さ方向
1001Dに切断して個々の積層体を切り出す。その後、積層体を焼成して、外部電極 1019を焼き付けることによって積層セラミックコンデンサ 1002を作製する。
[0013] 特開 2002— 313665号公報には、内部電極層シート 1014Cを位置合わせする従 来の方法を開示している。内部電極層 1012を認識カメラにより撮像して位置合わせ することにより積層体グリーンブロック 1001Cを作製する。
[0014] 特開 2002— 343675号公報に、内部電極層 1012と段差抑制層 1011とを位置合 わせする他の従来の方法を開示している。セラミック層 1013上に印刷された內部電 極層 1012とセラミック層 1013上に印刷された段差抑制層 1011とを向力 、合わせに して嵌合させる。
[0015] 厚み 3 /x m以下、更には 2 πι以下の内部電極層 1012に対して、段差抑制層 101 1の厚みを同程度の 3 m以下、更には 2 m以下に薄くする必要がある。上記従来 の方法では、段差抑制層 1011の厚みが 3 m以下、更には 2 /z m以下に薄い場合 、段差抑制層 1011の形成位置を正確に特定できず、内部電極層 1012の形成され ていない部分に段差抑制層 1011を精度良く位置合わせすることが困難となる。
[0016] 図 15は従来の積層セラミックコンデンサのセラミック層シートの断面図である。図 15 に示すように内部電極層 1012と段差抑制層 1011との位置がずれて重なり合うと、 重なり合った部分 1051の厚みは大きぐ段差抑制層 1011も内部電極 1012も存在 しない部分に隙間 1052が生じる。積層時の加熱圧着において、内部電極層 1012と 段差抑制層 1011が重なり合った部分 1051には所定の大きさ以上の圧力が力かり 変形する場合がある。また、積層時の加熱圧着において隙間 1052が生じた部分に は所定の圧力力 Sかからずに、セラミック層 1013を積層体グリーンブロック 1001C上 に加熱圧着した後に支持フィルム 1014を剥離する際にセラミック層 1013の転写さ れな 、部分が生じる場合がある。
[0017] また、内部電極層 1012と段差抑制層 1011の位置がずれると、セラミック層 1013 の対向する内部電極層 1012間の部分が厚くなり、所望の電気特性が得られない場 合がある。また、段差抑制層 1011の位置を特定するために長時間力かると、セラミツ クコンデンサ 1002の生産性が低くなる。
[0018] また、特開 2002— 313665号公報に開示されている方法においては、位置決めマ ークに対して光源と認識カメラが同一方向にある。位置決めマークとその位置決めマ ークが形成されたセラミック層のコントラストが大きい場合には、位置決めマークを精 度良く認識できる。しかし、位置決めマークとセラミック層のコントラストが小さい場合 には位置決めマークを精度良く認識できず、内部電極層と段差抑制層を高精度で位 置合わせできない。
[0019] そこで、内部電極層に含まれる金属粉末の形状をコントロールすることにより、内部 電極層とセラミック層との反射光によるコントラストの差により内部電極層とセラミック層 を位置合わせする方法が提案されている。しかし、内部電極層とセラミック層のように 異なる種類の材料を選択する場合にはこの方法は有効である力 同一材料よりなる セラミック層と段差抑制層ではコントラストを明確にするのは困難である。例えば、セラ ミック層に含まれるセラミック粉末粒径と段差抑制層中に含まれるセラミック粉末粒径 とを異ならせると、焼成時の焼結収縮率に差が生じて、焼結後にクラックや剥がれが 発生する場合がある。
[0020] また、特開 2002— 343675号公報に開示されている方法では、内部電極層や段 差抑制層を 1枚の内部電極層シート及び段差抑制層シート全面において向かい合 わせに嵌合させて積層する。し力 厚みが 3 μ m以下更には 2 μ m以下の内部電極 層や段差抑制層を数 cm四方力 数十 cm四方の面積の 1枚の内部電極層シート及 び段差抑制層シートを互いに高精度で位置合わせすることは困難である。
発明の開示
[0021] 第 1の支持体の同一表面上に設けられた内部電極層と複数の第 1の位置決めマー クとを有する内部電極層シートを作製する。第 2の支持体の同一表面上に設けられた セラミックよりなる段差抑制層と複数の第 2の位置決めパターンとを有するセラミック層 シートを作製する。複数の第 1の位置決めマークから内部電極層シートの第 1の基準 点を決定する。複数の第 2の位置決めマーク力 セラミック層シートの第 2の基準点を 決定する。第 1の基準点を所定の位置に位置させながら、内部電極がセラミックよりな る基材層上に位置するように内部電極層シートを基材層の表面上に積層する。第 2 の基準点を所定の位置に位置させながら、段差抑制層が内部電極層に重ならずか つ内部電極層の周囲で基材層上に位置するようにセラミック層シートを基材層上に 積層する。内部電極層上と段差抑制層上にセラミック層が位置し、これにより積層セ ラミック電子部品が製造される。
[0022] この方法により、内部電極層と段差抑制層との位置ずれに起因した積層セラミック 部品の不良を低減できる。
図面の簡単な説明
[図 1]図 1は本発明の実施の形態における積層セラミック部品の斜視図である。
[図 2A]図 2Aは図 1に示す積層セラミック部品の線 2A— 2Aにおける断面図である。
[図 2B]図 2Bは図 1に示す積層セラミック部品の線 2B— 2Bにおける断面図である。
[図 3A]図 3Aは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 3B]図 3Bは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 3C]図 3Cは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 3D]図 3Dは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 3E]図 3Eは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 3F]図 3Fは本発明の実施の形態における積層セラミック部品の製造工程を説明 するためのセラミック層シートの断面図である。
[図 4A]図 4Aは実施の形態における積層セラミック部品の内部電極層シートの斜視 図である。
[図 4B]図 4Bは実施の形態における積層セラミック部品のセラミック層シートの斜視図 である。
[図 5A]図 5Aは実施の形態における積層セラミック部品の内部電極層シートの部分 斜視図である。
[図 5B]図 5Bは図 5Aに示す内部電極層シートの線 5B— 5Bにおける断面図である。
[図 6A]図 6Aは実施の形態における積層セラミック部品のセラミック層シートの部分斜 視図である。
[図 6B]図 6Bは図 6Aに示すセラミック層シートの線 6B— 6Bにおける断面図である。
[図 6C]図 6Cは実施の形態における積層セラミック部品の他のセラミック層シートの部 分斜視図である。
[図 6D]図 6Dは図 6Cに示すセラミック層シートの線 6D— 6Dにおける断面図である。
[図 7]図 7は実施の形態における積層セラミック部品の製造装置の概略図である。
[図 8]図 8は実施の形態における積層セラミック部品の他の製造装置の概略図である 園 9]図 9は実施の形態における積層セラミック部品のさらに他の製造装置の概略図 である。
[図 10A]図 10Aは実施の形態における積層セラミック部品の内部電極層シートの平 面図である。
[図 10B]図 10Bは実施の形態における積層セラミック部品のセラミック層シートの平面 図である。
[図 11]図 11は実施の形態による積層セラミックコンデンサのサンプルの評価結果を 示す。
[図 12A]図 12Aは実施の形態による積層セラミックコンデンサの他の内部電極層シー トの断面図である。
[図 12B]図 12Bは実施の形態による積層セラミックコンデンサの他のセラミック層シー トの断面図である。
[図 12C]図 12Cは実施の形態による積層セラミックコンデンサの他のセラミック層シー トの断面図である。
[図 13A]図 13Aは従来の積層セラミックコンデンサの斜視図である。
[図 13B]図 13Bは図 13Aに示す積層セラミックコンデンサの線 13B— 13Bにおける 断面図である。
[図 13C]図 13Cは図 13Aに示す積層セラミックコンデンサの線 13C— 13Cにおける 断面図である。
[図 13D]図 13Dは他の従来の積層セラミックコンデンサの斜視図である。
[図 13E]図 13Eは図 13Dに示す積層セラミックコンデンサの線 13E— 13Eにおける 断面図である。
[図 13F]図 13Fは図 13Dに示す積層セラミックコンデンサの線 13F— 13Fにおける断 面図である。
[図 14A]図 14Aは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 14B]図 14Bは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 14C]図 14Cは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 14D]図 14Dは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 14E]図 14Eは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 14F]図 14Fは従来の積層セラミックコンデンサの製造工程を説明するためのセラ ミック層シートの断面図である。
[図 15]図 15は従来の積層セラミックコンデンサを製造するためのセラミック層シートの 断面図である。
符号の説明
11 段差抑制層
12 内部電極層
13 セラミック層
14A 支持フィルム
14B 支持フィルム
15A1 基準点 (第 1の基準点）
15A11〜15A14 位置決めマーク（第 1の位置決めマーク）
15Ak 基準点 (第 1の基準点）
15Akl〜15Ak4 位置決めマーク（第 1の位置決めマーク）
15B1 基準点 (第 2の基準点）
15B11〜15B14 位置決めマーク（第 2の位置決めマーク）
15Bk 基準点 (第 2の基準点） 15Bkl〜15Bk4 位置決めマーク（第 2の位置決めマーク)
16 複合セラミック層
17 光源
18 カメラr -
19 外部電極
20 データ処理部
21
27 下基材層
28 上基材層
29 シート選別部
701 内部電極層シー
702 セラミック層シー 1
5001 認識部
5002 積層部
5003 加圧部
5004 剥離部
発明を実施するための最良の形態
[0025] 図 1は本発明の実施の形態による積層セラミック部品である積層セラミックコンデン サ 501の斜視図である。図 2Aと図 2Bは、それぞれ図 1に示す積層セラミックコンデン サ 501の線 2 Aと線 2Bにおける断面図である。コンデンサ 501はコンデンサブロック 5 01Aと、コンデンサブロック 501Aの両端に設けられた外部電極 19とを備える。コン デンサブロック 501Aは、複数のセラミック層 13と、セラミック層 13の間に設けられた 内部電極層 12と段差抑制層 11よりなる。内部電極層 12は外部電極 19に接続され ている。
[0026] 以下、積層セラミックコンデンサ 501の製造方法について説明する。
[0027] 図 3A〜図 3Fは積層セラミックコンデンサ 501を製造するための積層体グリーンブ ロックの製造工程を説明するための断面図である。
[0028] まず内部電極層 12の作製方法につき説明する。 Ni等の金属粉末 100重量部に対 して、ェチルセルロース等の有機バインダを 2重量部以上 10重量部以下と、タービネ オール等の有機溶剤を適量混合した導電ペーストを作製する。ポリエチレンテレフタ レート（PET)フィルム等の光透過性有機フィルムである支持フィルム 14Aの表面 11 4A上に導電ペーストを印刷して乾燥し、厚み 2 mの複数の内部電極層 12と位置 決めマーク 15A11〜15A14を表面 114A上に同時に形成し、図 3Aに示す内部電 極層シート 701を作製する。すなわち、支持フィルム 14Aは内部電極層 12を支持す る支持体として機能しその支持体の表面上に内部電極層 12が設けられて 、る。内部 電極層 12は、隣りあう内部電極層 12の間隔 Dl 1が 500 μ mとなるよう設計したパタ ーンを用いて印刷する。すなわち、内部電極層シート 701において、内部電極 12と 位置決めマーク 15A11〜 15A14は、これらを支持する支持体である支持フィルム 1 4Aの表面 114A上に配置されている。支持フィルム 14Aの表面 114Aはその支持体 の表面に対応している。支持フィルム 14Aの表面 114Aには内部電極層 12が形成さ れて 、な 、部分 1114Aが設けられる。
[0029] 図 4Aは内部電極層シート 701の斜視図である。図 5Aは内部電極層シート 701の 部分斜視図である。図 5Bは図 5Aに示す内部電極層シート 701の線 5B— 5Bにおけ る断面図である。位置決めマーク 15A11〜 15A14は内部電極層シートの 4隅に形 成されている。位置決めマーク 15A11〜； 15A14は直径 1. 00mmの円形であり、位 置決めマーク 15A11と 15A12の中心間の距離と、位置決めマーク 15A12と 15A1 4の中心間の距離と、位置決めマーク 15A13と 15A14の中心間の距離と、位置決 めマーク 15A11と 15A13の中心間の距離は全て 100. 00mmで、正方形の 4角に 配置されている。位置決めマーク 15A11から 15A14は図 5Aに示すように支持フィ ルム 14Aから突出し、実際には、図 5Bに示すように、導電ペーストの印刷後のにじみ による形状変化から設計値の直径 1. 00mmよりやや大きい 1. 03mmの直径 D12を 有する。
[0030] 次に、セラミック層 13の作製方法について説明する。
[0031] チタン酸バリウム等の誘電体セラミック粉末を主成分とする原料粉末 100重量部に 対して、ポリビニルブチラール等の有機バインダを 2重量部以上 10重量部以下と、フ タル酸エステル等の可塑剤を 2重量部以上 8重量部以下と、適量の酢酸ブチル等の 有機溶剤とを混合してセラミックスラリーを作製する。ドクターブレード等のシート成形 法により光透過性有機フィルムである支持フィルム 14Bの表面 114B上にセラミックス ラリーを塗布後乾燥して、図 3Bに示すように、表面 114B上にセラミック層 13を有す るセラミック層シートを作製する。セラミック層 13の厚さは 3 /z mである。さら〖こ、同様の 方法で、支持フィルムと、その支持フィルム上に設けられた厚さ 50 mのセラミック層 とを有するセラミック層シートを作製する。
[0032] 次に、段差抑制層 11の作製方法について説明する。
[0033] 図 3Bに示すように、セラミック層 13を作製するためのセラミックスラリーをセラミック 層 13の表面 113A上に線幅が 500 μ mとなるように設計したパターンを用いて、表面 113A上に段差抑制層 11と位置決めマーク 15B11〜15B14を同時に印刷する。セ ラミックスラリーを乾燥して複合セラミックシート 16を作製し、支持フィルム 14Bと支持 フィルム 14Bの表面 114B上の複合セラミックシート 16よりなるセラミック層シート 702 が得られる。すなわち、セラミック層シート 702において、支持フィルム 14Bとセラミツ ク層 13とは、段差抑制層 11を支持する支持体として機能し、その支持体の表面上に 段差抑制層 11が設けられて 、る。セラミック層 13の表面 113Aはその支持体の表面 に対応して 、る。セラミック層 13の表面 113Aには段差抑制層 11が形成されて!、な V、部分 1113Aが設けられる。内部電極層シート 701とセラミック層シート 702を表面 114Aと表面 114Bとが同じ方向を向くように重ねたときに、段差抑制層 11が表面 11 4Aの内部電極層 12が形成されて!、な!/、部分 1114A上に位置し、かつ内部電極層 12が表面 113Aの段差抑制層 11が形成されて!ヽな 、部分 1113A上に位置する。 段差抑制層 11は、乾燥後に内部電極層 12と同じ厚み 2 μ mを有する。
[0034] 図 4Bはセラミック層シート 702の斜視図である。セラミック層 13上に形成された位置 決めマーク 15B11〜15B14は、セラミック層 13の表面 113Aを底として段差抑制層 11を側面とする直径 1. OOmmの円形の凹部となるように設計される。すなわち、位 置決めマーク 15B11〜15B14は位置決めマーク 15A11〜15A14と同一形状を有 する。位置決めマーク 15B11〜15B14は、位置決めマーク 15B11と 15B12の中心 間の距離と、位置決めマーク 15B12と 15B14の中心間の距離と、位置決めマーク 1 5B13と 15B14の中心間の距離と、位置決めマーク 15B11と 15B13の中心間の距 離が全て 100. 00mmの正方形の 4角に配置されている。すなわち内部電極層シー ト 701とセラミック層シート 702を表面 114Aと表面 114Bとが同じ方向を向くように重 ねたときに、位置決めマーク 15B11〜15B14は、内部電極層シート 701の位置決め マーク 15A11〜15A14と略同位置に位置するように配置される。
[0035] 図 6Aはセラミック層シート 702の部分斜視図である。図 6Bは図 6Aに示すセラミック 層シート 702の線 6B—6Bにおける断面図である。位置決めマーク 15B11から 15B 14はセラミック層 13の表面 113A上にセラミックスラリーを用いて段差抑制層 11と同 時に形成される。図 6Aに示すように、位置決めマーク 15B11〜15B14は、内部電 極層 12から突出する位置決めマーク 15A11〜15A14とは逆のパターン、すなわち セラミックスラリーで形成され、セラミック層 13の表面 113Aの一部を底とする凹部とし て形成される。位置決めマーク 15B11〜15B14の外周部 15B111〜15B141の厚 み D13すなわち側面の高さは段差抑制層 11の厚みであり 2 mである。位置決めマ ーク 15B11〜15B14は直径 D14の円であり、セラミックスラリーの印刷後のにじみに よる形状変化から、実際には設計値の直径 1. 00mmよりやや小さい直径 0. 97mm の円である。
[0036] 図 6Cは積層セラミックコンデンサ 501の他のセラミック層シート 1702の部分斜視図 である。図 6Dは図 6Cに示すセラミック層シート 1702の線 6D—6Dにおける断面図 である。セラミック層シート 1702では、図 6Aと図 6Bに示す位置決めマーク 15B11〜 15B14の代わりに、位置決めマーク 115B11〜115B14を備える。位置決めマーク 115B11〜115B14は、それらの周囲にセラミックスラリーが印刷されず、内部電極 層シート 701の位置決めマーク 15A11〜15A14とほぼ同じ形状を有してセラミック 層 13力 突出している。
[0037] 特開 2002— 313665号公報に開示されている従来の方法においては、位置決め マークとその位置決めマークが形成されたセラミック層のコントラストが大きい場合に は、位置決めマークを精度良く認識できる。しかし、位置決めマークとセラミック層の コントラストが小さい場合には位置決めマークを精度良く認識できず、内部電極層と 段差抑制層を高精度で位置合わせできな 、。
[0038] 実施の形態では、セラミックスラリーにセラミック粉末 100重量部に対して、青色、藍 色あるいは黒色等の着色剤である有機系ァゾ染料を 0. 1重量部以上 3重量部以下 の範囲で添カ卩して、段差抑制層 11及び位置決めマーク 15B11〜15B14、 115B1 1〜115B14を形成してもよい。このセラミック粉末は乳白色を呈しており、段差抑制 層 11と共に位置決めマーク 15B11〜15B14、 115B11〜115B14力 ^薄!ヽ場合に はセラミック層 13とのコントラストが明確でなく位置決めが困難となる。そこで、位置決 めマーク 15B11力ら 15B14、 115B11〜115B14とその位置決めマークが印刷され る被印刷体となるセラミック層 13とのコントラストを明確にするため、青色、藍色あるい は黒色等の暗色の着色剤をセラミックスラリーに添加する。セラミック粉末 100重量部 に対して着色剤が 0. 1重量部より少ない場合ではコントラストが明確ではなく位置決 めが困難となる場合がある。また、着色料が 3重量部より多いと内部電極層 12に含ま れる金属粉末の暗色と段差抑制層 11との色調が同じになる。これで作成された積層 体グリーンブロックを個片に切断する際に切断位置が明確に判断できなくなる場合が ある。また、着色剤の添加量が 3重量部より多くなると、個片を脱脂焼成する際に、着 色剤の残渣が焼結されたセラミック層に残ってポア等の構造欠陥を起こす場合があ る。したがって、セラミックスラリーにはセラミック粉末 100重量部に対して 0. 1重量部 以上 3重量部以下の着色剤を添加することが望ま 、。
[0039] 次に、図 3Cに示すように、台座 22上に支持フィルム上に形成された厚み 50 μ mの セラミック層を積層し、支持フィルム側から加熱圧着した後、支持フィルムのみを剥離 する。この操作を所定回数繰り返して、セラミックよりなる下基材層 27を形成する。次 に、図 3Aに示す内部電極層シート 701の内部電極層 12を、位置決めマーク 15A1 1〜15A14が所定の位置に配置されるように位置決めして下基材層 27の表面 27A 上に貼り合わせる。その後、支持フィルム 14A側から内部電極層 12を加熱圧着して 支持フィルム 14Aのみを剥離して、内部電極層 12を下基材層 27の表面 27A上に転 写して形成する。
[0040] 次に、図 3Dに示すように、位置決めマーク 15B11〜15B14を基準として、図 3Bに 示すセラミック層シート 702の複合セラミックシート 16を下基材層 27の表面 27A上に 積層する。段差抑制層 11は、下基材層 27の表面 27Aの内部電極層 12の形成され ていない部分 27B上に位置する。すなわち、下基材層 27の表面 27A上の段差抑制 層 11は内部電極層 12の周隨こ位置する。その後、支持フィルム 14B側から複合セ ラミックシート 16を加熱圧着し、支持フィルム 14Bのみを剥離し、積層体 5011が得ら れる。内部電極層 12の形成されて ヽな 、部分には段差抑制層 11が形成されて!ヽる ので、セラミック層 13の表面 113Aの反対の表面 113Bは平坦である。
[0041] 次に、内部電極層シート 701を用いて、図 3Cと同様にしてセラミック層 13の表面 11 3B上に内部電極 12を形成する。そしてセラミック層シート 702を用いて、図 3Dと同 様にして内部電極 12とセラミック層 13の表面 113B上に複合セラミックシート 16を形 成する。このように、内部電極 12と複合セラミックシート 16を交互に形成して、図 3E に示すように、下基材層 27の表面 27A上に有効層部 501Bを作製する。
[0042] 次に、図 3Fに示すように、有効層部 501Bの表面 501C上に、支持フィルム上に形 成された厚み 50 mのセラミック層を積層する。支持フィルム側力もセラミック層をカロ 熱圧着後、支持フィルムのみを剥離する。この操作を所定回数繰り返して上基材層 2 8を形成し、積層体グリーンブロック 501Dを作製する。
[0043] 次に、積層体グリーンブロック 501Dを加熱加圧し、所定の寸法に切断して個片の 積層体グリーンチップに分割する。
[0044] 次に得られた積層体グリーンチップを脱脂した後、焼成する。その後、内部電極層 12が露出した端面に外部電極 19を形成して積層セラミックコンデンサ 501が得られ る。
[0045] 図 3A〜図 3Fに示すように、実施の形態によれば、内部電極層 12は有機フィルム である支持フィルム 14A上に支持され、段差抑制層 11は有機フィルムである支持フ イルム 14B上に形成されたセラミック層 13上に支持される。これにより、それぞれ支持 フィルム上に形成された内部電極層とセラミック層と段差抑制層とを積層する方法より 少ない積層回数で積層セラミックコンデンサ 501が高い生産性で製造できる。また、 内部電極層 12をセラミック層 13上に形成する場合は、内部電極層 12の形成時のセ ラミック層 13へ与えるダメージにより内部電極層 12が互いにショートする可能性があ る。例えば導電性ペーストを用いてセラミック層 13上にスクリーン印刷法等で内部電 極層 12を形成する場合、印刷時の機械的ダメージや導電性ペースト中に含まれる有 機溶剤のシートアタックによりセラミック層 13が膨潤して亀裂が生じる場合がある。こ の場合に導電性ペーストが亀裂に滲入して他の内部電極層 12とショートする可能性 がある。段差抑制層 11をセラミック層 13上に形成する際にはこの問題は発生しに《 、積層セラミックコンデンサを容易に歩留良く製造できる。
[0046] ここで、内部電極層シート 701とセラミック層シート 702の積層及び位置合わせにつ いて説明する。
[0047] 図 7は実施の形態における積層セラミック部品 501の製造装置 1の概略図である。
図 10Aは内部電極層シート 701の平面図である。製造装置 1では、位置決めマーク 15A11〜15A14、 15B11〜15B14を挟んで光源 17と認識カメラ 18が対向して配 置されている。製造装置は、複数の光源 17と複数のカメラ 18よりなる認識部 5001と 、シート供給部 21と、積層部 5002と、加圧部 5003と、剥離部 5004とを含む。
[0048] まず、一枚目の内部電極層シート 701をシート供給部 21に配置し、吸着用空洞部 26を減圧してシート供給部 21に固定する。次に位置決めマーク 15A11〜15A14 に認識部 5001の光源 17から発せられた光をシート供給部 21に設けられた空洞部 2 4を通して当て、カメラ 18により位置決めマーク 15A11〜 15A14を透過する光を撮 像して位置決めマーク 15A11〜 15A14の画像を得る。得られた画像をデータ処理 部 20で画像処理して、図 10Aに示す位置決めマーク 15A11〜 15A14のそれぞれ の中心点の座標（XA11, YA11)〜（XA14, YA14)を求める。更に、データ処理 部 20は、これらの中心点の座標力 位置決めマーク 15A11と 15A14とを結ぶ直線 LAI 1と、位置決めマーク 15A12と 15A13とを結ぶ直線 LA21の交点の座標（（XA 1 +ΧΑ2+ΧΑ3+ΧΑ4) /4, (YA1 +YA2+YA3+YA4) Z4)を求め、基準点 1 5A1をこの交点に決定する。さらに基準点 15A1での直線 LA11、 LA21のなす角 度 0 A1を求める。
[0049] そして、一枚目の内部電極層シート 701をシート供給部 21に固定した状態で積層 部 5002の台座 22の上方に移動する。その後、基準点 15A1と直線 LA11、 LA21 が所定の位置に位置するようにシート供給部 26の向きや位置を調整して、台座 22上 に固定された下基材層 27上に内部電極層 12が形成されるように内部電極層シート 701を配置した後、吸着用空洞部 26を常圧に戻して内部電極層シート 701を下基 材層 27に積層する。 [0050] 次に、台座 22上の下基材層 27上に積層された一枚目の内部電極層シート 701を 加圧部 5003のプレスヘッド 23で支持フィルム 14A側から加熱加圧する。その後、支 持フィルム 14Aを剥離部 5004で剥離して一番目の内部電極層 12を下基材層 27上 に形成する。
[0051] 次に、一枚目のセラミック層シート 702をシート供給部 21に配置し、吸着用空洞部 26を減圧してシート供給部 21に固定する。次に位置決めマーク 15B11〜15B14に 認識部 5001の光源 17から発せられた光をシート供給部 21に設けられた認識用空 洞部 24を通して当て、認識カメラ 18により位置決めマーク 15B11〜15B14を透過 する光を撮像して位置決めマーク 15B 11〜 15B 14の画像を得る。得られた画像を データ処理部 20で画像処理して、図 10Bに示す位置決めマーク 15B11〜15B14 のそれぞれの中心点の座標（XB11, YB11)〜（XB14, YB14)を求める。更に、デ ータ処理部 20は、これらの中心点の座標から位置決めマーク 15B11と 15B14とを 結ぶ直線 LB11と、位置決めマーク 15B12と 15B13とを結ぶ直線 LB21の交点の座 標（（XB1 +XB2+XB3 +XB4) /4, (YB1 + YB2+ YB3 + YB4) /4)を求め、 基準点 15B1をこの交点に決定する。さらに基準点 15B1での直線 LB11、 LB21の なす角度 0 B1を求める。
[0052] そして、一枚目のセラミック層シート 702をシート供給部 21に固定した状態で積層 部 5002の台座 22の上方に移動する。その後、シート供給部 21の向きや位置を調整 して、内部電極層 12を有する下基材層 27上に段差抑制層 11が形成されるようにセ ラミック層シート 702を配置した後、吸着用空洞部 26を常圧に戻してセラミック層シー ト 702を下基材層 27に積層する。
[0053] セラミック層シート 702を下基材層 27に積層する際に、段差抑制層 11が下基材層 27の内部電極層 12が設けられて 、な ヽ部分 27B上に配置され、かつ内部電極層 1 2上に配置されな!、ようにするために、セラミック層シート 702の位置合わせにつ!、て 説明する。 1枚目の内部電極層シート 701は、図 10Aに示すように、位置決めマーク 15A11〜15A14と基準点 15A1と角度 θ A1を有する。内部電極層シート 701の基 準点 15 A1とセラミック層シートの基準点 15B 1を一致させ、かつ基準点 15A1を通り 角度 θ A1Z2である直線 LA31すなわち角度 θ A1の二等分線 LA31と基準点 15B 1を通り角度 θ B1Z2である直線 LB31すなわち角度 θ B1の二等分線 LB31とが一 致するようにシート供給部 21の位置を調整する。
[0054] その後、内部電極層 12が形成された下基材層 27上にセラミック層シート 702をカロ 圧部 5003のプレスヘッド 23で支持フィルム 14B側力も加熱圧着する。その後、剥離 部 5004で支持フィルム 14Bを剥離して段差抑制層 11を下基材層 27の部分 27B上 に形成し、段差抑制層 11と内部電極層 12上にセラミック層 13を形成する。
[0055] 以降、同様に内部電極層シート 701とセラミック層シート 702とを交互に用いて、図 2Aに示すように、内部電極層 12と段差抑制層 11とを同じ表面上に形成し、かつ内 部電極層 12とセラミック層 13とを交互に形成する。すなわち段差抑制層 11とセラミツ ク層 13とを交互に形成する。
[0056] 積層セラミックコンデンサ 501では、図 2Aに示すように、複数 (N枚）の内部電極層 12が積層され、交互に外部電極 19に接続されている。
[0057] 基材層 27上に配置される 1枚目の内部電極層シート 701の位置決めマーク 15A1 1〜15A14、基準点 15A1、角度 0 A1と同様に、 2枚目の内部電極層シート 701は 位置決めマーク 15A21〜15A24、基準点 15A2、角度 θ A2を有し、 k(l≤k≤N) 枚目の内部電極層シート 701は位置決めマーク 15Akl〜15Ak4、基準点 15Ak、 角度 Θ Akを有する。 k枚目の内部電極層シート 701をセラミック層 13の表面 113B 上に積層する際には、 1枚目の内部電極層シート 701の基準点 15A1と基準点 15A kがー致して、且つ直線 LA31と基準点 15Akを通り角度 Θ AkZ2となる直線 LA3k すなわち角度 Θ Akの二等分線 LA3kがー致するようにシート供給部 21を調整する。 また、奇数枚目の内部電極 12を外部電極 19の一方に接続し、偶数枚目の内部電 極 12を外部電極 19の他方に接続するために、図 10Aの Y方向に内部電極層シート 701を一層ごとに所定距離だけ交互にずらしてセラミック層 13に積層する。
[0058] 複数の内部電極層 12の間にはセラミック層 13が設けられている。 1枚目の内部電 極層 12上に配置される 1枚目のセラミック層シート 702の位置決めマーク 15B11〜1 5B14、基準点 15B1、角度 θ B1と同様に、 2枚目のセラミック層シート 702は位置決 めマーク 15B21〜15B24、基準点 15B2、角度 θ B2を有し、 k(l≤k≤N)枚目の セラミック層シート 702は位置決めマーク 15Bkl〜15Bk4、基準点 15Bk、角度 θ B kを有する。 1枚目のセラミック層シート 702を内部電極 12と下基材層 27の部分 27B 上に積層する際には、 1枚目の内部電極層シート 701の基準点 15A1と基準点 15B 1がー致して、且つ直線 LA31と基準点 15B1を通り角度 θ B1Z2となる直線 LB31 すなわち角度 θ B1の二等分線 LB31がー致するようにシート供給部 21を調整する。 以降、（N—1)枚の内部電極層シート 701と（N—1)枚のセラミック層シート 702を交 互に積層する。 k枚目のセラミック層シート 702を内部電極 12と下基材層 27の部分 2 7B上に積層する際には、 1枚目のセラミック層シート 702の基準点 15B1と基準点 15 Bkがー致して、且つ直線 LB31と基準点 15Bkを通り角度 Θ BkZ2となる直線 LB3k すなわち角度 Θ Bkの二等分線 LB3kがー致するようにシート供給部 21を調整する。
[0059] 図 8は実施の形態における積層セラミック部品 501の他の製造装置 2の概略図であ る。製造装置 2は、製造装置 1に加えてシート選別部 29を備える。シート選別部 29は データ処理部 20で求められた位置決めマーク 15Akl〜 15Ak4、 15Bkl〜 15Bk4 の位置が所定の範囲を外れて 、るか否かを判定し、位置決めマークの位置が所定 の範囲を外れている内部電極層シート 701及びセラミック層シート 702を除外し、位 置決めマークの位置が所定の範囲内にある内部電極層シート 701及びセラミック層 シート 702のみを選別して積層部 5002に送る。シート供給部 21は所定の範囲から 外れた位置の位置決めマークを有する内部電極層シートとセラミック層シートをシート 受け部 25に置く。
[0060] 図 9は積層セラミック部品 501のさらに他の製造装置 3の概略図である。製造装置 3 では、図 7に示す製造装置 1の認識部 5001の代わりに認識部 6001を備える。認識 部 6001では、認識部 5001と異なり、光源 17はシート供給部 21についてカメラ 18と 同じ側に位置する。
[0061] 図 7から図 9にそれぞれ示す製造装置 1から製造装置 3により、積層体グリーンプロ ックを作製し、積層セラミックコンデンサの試料 1〜試料 8と比較例を作製した。これら の積層セラミックコンデンサの試料は、外形寸法が縦 3. 2mm、横 1. 6mm,高さ 1. 6mmを有し、焼成後の内部電極層 12間の誘電体セラミック層 13の厚みが 2 m、及 び焼成後の内部電極層 12の厚みが 1. 5 mである。また、これらの試料は、それぞ れ 300枚の内部電極層シート 701とセラミック層シート 702で 300層の内部電極層 1 2を有した。図 11に積層セラミックコンデンサのサンプルとその評価結果を示す。
[0062] 製造装置 1から 3において、データ処理部 20は内部電極層シート 701の位置決め マーク 15Akl〜15Ak4の中心点の座標（XAkl, YAkl)〜（XAk4, YAk4)を求 め、それぞれ正方形の一辺である位置決めマーク 15Aklと 15Ak2間の距離と、位 置決めマーク 15Ak2と 15Ak4間の距離と、位置決めマーク 15Ak3と 15Ak4間の距 離と、位置決めマーク 15Aklと 15Ak3間の距離とを算出する。さらにデータ処理部 20は正方形の対角線となる位置決めマーク 15Aklと 15Ak4間の距離と位置決めマ ーク 15Ak2と 15Ak3間の距離を算出した。同様に、データ処理部 20はセラミック層 シート 702の位置決めマーク 15Bkl〜15Bk4の中心点の座標（XBkl, YBkl)〜（ XBk4, YBk4)を求め、それぞれ正方形の一辺である位置決めマーク 15Bklと 15B k2間の距離と、位置決めマーク 15Bk2と 15Bk4間の距離と、位置決めマーク 15Bk 3と 15Bk4間の距離と、位置決めマーク 15Bkl〜15Bk3間の距離とを算出する。さ らにデータ処理部 20は正方形の対角線となる位置決めマーク 15Bklと 15Bk4間の 距離と位置決めマーク 15Bk2と 15Bk3間の距離を算出した。
[0063] 製造装置 1では試料 1〜5の積層セラミックコンデンサ 501を作製した。試料 1では、 セラミック層シート 702の位置決めマーク 15Bkl〜15Bk4が図 6Aと図 6Bに示すよう に段差抑制層 11に設けられたセラミック層 13の表面 113Aの一部を底とする凹部で ある。試料 2では、セラミック層シート 702の位置決めマーク 15Bkl〜15Bk4は、図 6 Cと図 6Dに示すように段差抑制層 11のセラミックスラリーにより形成された、セラミック 層 13の表面 113Aから突出する位置決めマーク形状 115B11〜115B14の形状を 有する。試料 3では、試料 2のセラミック層シート 702の位置決めマーク 15Bkl〜15 Bk4に着色剤を 0. 10%添カ卩した。試料 4では、試料 2のセラミック層シート 702の位 置決めマーク 15Bkl〜15Bk4に着色剤を 1. 00%添加した。試料 5では、試料 2の セラミック層シート 702の位置決めマーク 15Bkl〜15Bk4に着色剤を 3. 00%添カロ した。
[0064] 製造装置 2で試料 6〜8の積層セラミックコンデンサを作製した。正方形の一辺とな る位置決めマーク 15Aklと 15Ak2間の距離と、位置決めマーク 15Ak2と 15Ak4間 の距離と、位置決めマーク 15Ak3と 15Ak4間の距離と、位置決めマーク 15Aklと 1 5Ak3間の距離と、位置決めマーク 15Bklと 15Bk2間の距離と、位置決めマーク 15 Bk2と 15Bk4間の距離と、位置決めマーク 15Bk3と 15Bk4間の距離と、位置決めマ ーク 15Bklと 15Bk3間の距離を 99. 95mm以上 100. 05mm以下すなわち設計寸 法 100mmで ±0. 05%の公差 Tl、且つ正方形の対角線となる位置決めマーク 15 Aklと 15Ak4間の距離と、位置決めマーク 15Ak2と 15Ak3間の距離と、位置決め マーク 15Bklと 15Bk4間の距離と、位置決めマーク 15Bk2と 15Bk3間の距離が 14 1. 35mm以上 141. 49mm以下すなわち 141. 42mmの設計寸法で ±0. 05%の 公差 T1を所定の範囲とした。シート供給部 21は、シート選別部 29が選別したその所 定の範囲に位置する位置決めマークを有する内部電極層シート 701を積層部 5002 に送り試料 6の積層セラミックコンデンサを作製した。試料 6は試料 2と同じ内部電極 層シート 701とセラミック層シート 702と力も得た。次に、正方形の一辺となる位置決 めマーク 15Aklと 15Ak2間の距離と、位置決めマーク 15Ak2と 15Ak4間の距離と 、位置決めマーク 15Ak3と 15Ak4間の距離と、位置決めマーク 15Aklと 15Ak3間 の距離と、位置決めマーク 15Bklと 15Bk2間の距離と、位置決めマーク 15Bk2と 1 5Bk4間の距離と、位置決めマーク 15Bk3と 15Bk4間の距離と、位置決めマーク 15 Bklと 15Bk3間の距離を 99. 97mm以上又は 100. 03mm以下すなわち設計寸法 100mmで ±0. 03%の公差 Tl、且つ正方形の対角線となる位置決めマーク 15Ak 1と 15Ak4間の距離と、位置決めマーク 15Ak2と 15Ak3間の距離と、位置決めマー ク 15Bklと 15Bk4間の距離と、位置決めマーク 15Bk2と 15Bk3間の距離力 ^141. 3 8mm以上 141. 46mm以下すなわち 141. 42mmの設計寸法で ±0. 03%の公差 T1を所定の範囲とした。シート選別部 29はその所定の範囲に位置する位置決めマ ークを有する内部電極層シート 701を積層部 5002に送り試料 7の積層セラミックコン デンサを作製した。試料 7は試料 2と同じ内部電極層シート 701とセラミック層シート 7 02と力 得た。また、試料 8は試料 7のセラミック層シート 702の位置決めマーク 15B kl〜15Bk4に着色剤を 1. 00%添加した。
製造装置 3で比較例の積層セラミックコンデンサを作製した。比較例では、セラミツ ク層シート 702の位置決めマーク 15Bkl〜15Bk4は図 6Aと図 6Bに示すように段差 抑制層 11に設けられた凹部である。比較例では、セラミック層シート 702には着色剤 は添カ卩されていない。
[0066] 図 11は各試料の積層セラミックコンデンサに用いたセラミック層シート 702の位置 決めマーク 15Bklと 15Bk4間の距離の平均値 Mlと標準偏差 σ 1を評価結果と併 せて示す。内部電極層シート 701の位置決めマーク 15Aklと 15Ak4間の距離の平 均値と標準偏差はそれぞれ 141. 43mmと 0. 007mmであった。
[0067] 内部電極層 12と段差抑制層 11の重なりによるセラミック層 13の不均一に起因して 、積層時の加熱圧着の異常な圧力分布が発生し、セラミック層 13が部分的に転写さ れずに、不良の積層体グリーンブロック 501Dが作成される場合がある。また、内部電 極層 12と段差抑制層 11の重なりにより、所定の範囲外の静電容量を有する不良の 試料が作製される場合がある。図 11は、試料の評価結果として、不良ではない良品 の積層体グリーンブロック 501Dの良品率と、所定の範囲の静電容量を有する良品 の試料の良品率を示す。
[0068] 製造装置 3で作製した比較例では、段差抑制層 11が 2 mと薄 、ので、位置決め マーク 15Bkl〜15Bk4はコントラストが低くて認識できず、段差抑制層 11を形成す るためのセラミック層シート 702を積層できな力つた。
[0069] これに対して、製造装置 1と 2では、認識部 5001において光源 17から位置決めマ ーク 15Bkl〜15Bk4を透過した光は鮮明なコントラストを有し、この光をカメラ 18で 受けることにより、位置決めマーク 15Bkl〜15Bk4を認識できた。これによりセラミツ ク層シート 702を積層できた。
[0070] 試料 2〜8では、セラミック層シート 702の位置決めマーク 15Bkl〜15Bk4が内部 電極層シートの位置決めマーク 15Akl〜15Ak4と同じ形状、すなわちセラミック層 1 3から突出する形状を有する。これにより、セラミック層シート 702の位置決めマーク 1 5Bkl〜15Bk4間の距離の平均値は、内部電極層シート 701の位置決めマーク 15 Akl〜 15Ak4間の距離の平均値と略同じであり、位置決めマーク 15Bkl〜 15Bk4 間の距離の標準偏差は小さい。したがって、位置決めマーク 15Akl〜15Ak4、 15 Bkl〜15Bk4は高い精度で認識でき、その結果、積層体グリーンブロック 501Dの 良品率や静電容量に基づく積層セラミックコンデンサ 501の良品率が試料 1より大き くなつている。 [0071] 試料 3〜5、 8では、セラミック層シート 702の位置決めマーク 15Bkl〜15Bk4は、 青色、藍色あるいは黒色等の有機系ァゾ染料を添加してセラミック層 13 (通常は乳 白色）とは異なる色に着色されている。これにより、セラミック層シート 702の位置を高 精度で認識でき、その結果、積層体グリーンブロック 501Dの良品率や静電容量に 基づく積層セラミックコンデンサ 501の良品率が試料 3〜5は試料 2より大きぐ試料 8 は試料 6と試料 7より大きくなつている。
[0072] また、製造装置 2において、位置決めマーク 15Akl〜15Ak4、 15Bkl〜15Bk4 間の距離が規格値としての所定の範囲にある内部電極層シート 701及びセラミック層 シート 702のみを選別して積層体グリーンブロック 501Dを作製することにより、内部 電極層シート 701とセラミック層シート 702の位置を高精度で認識でき、より容易にそ れらを位置決めできる。その結果、積層体グリーンブロック 501Dの良品率や静電容 量に基づく積層セラミックコンデンサ 501の良品率が試料 6〜8は試料 1〜5より大きく なっている。実施の形態では、位置決めマーク間の距離が所定の範囲にある内部電 極層シート 701及びセラミック層シート 702のみを選別した力 角度 Θ Ak、 Θ Bkが規 格値である所定の範囲にある内部電極層シート 701及びセラミック層シート 702のみ を選別して積層体グリーンブロック 501Dを作製しても同様の効果を有する。
[0073] 本実施の形態による上記の方法で製造装置 1または 2で製造された積層セラミック コンデンサ 501は、内部電極層 12の薄層化に伴 、段差抑制層 11が薄層化されても 容易に且つ精度良く段差抑制層 11を位置決めして積層でき、内部電極層 12と段差 抑制層 11との重なりに起因した不良、すなわちセラミック層 13が部分的に転写な 、 不良や、所定の範囲外の静電容量を有する不良の発生を抑制できる。
[0074] 本実施の形態によれば、位置決めマーク 15Bkl〜15Bk4は、セラミック層 13上に 段差抑制層 11と同時にセラミックスラリーを用いて形成され、段差抑制層 11がある部 分とない部分とにより位置決めマークとして機能する。これにより、段差抑制層 11と位 置決めマーク 15Bkl〜15Bk4は別々に形成する必要がなく高い生産性で形成でき 、複数のセラミック層シート 702間において、段差抑制層 11と位置決めマーク 15Bkl 〜15Bk4の位置精度が略同じになるので、セラミック層シート 701は高い精度で積 層できる。 [0075] また、図 11に示すように、実施の形態による積層セラミックコンデンサでは、内部電 極層シート 701の位置決めマーク 15 Ak 1〜 15 Ak4は支持体である支持フィルム 14 A力も突出し、図 5Aと図 5Bに示す形状を有する。セラミック層シート 702の位置決め マーク 15Bkl〜15Bk4は、図 6Aと図 6Bに示す形状か、または支持体であるセラミ ック層 13から突出する図 6Cと図 6Dに示す位置決めマーク 115B11〜115B14の形 状を有する。内部電極層シート 701の位置決めマーク 15Akl〜15Ak4とセラミック 層シート 702の位置決めマーク 15Bkl〜15Bk4とを同じ形状にすることにより、内部 電極層 12の導電ペーストや段差抑制層 11のセラミックスラリーの印刷にじみや印刷 かすれ、印刷乾燥時に起こる厚みむら等の形状変化を互いに略同様に制御できる。 これにより、位置決めマーク 15Akl〜 15Ak4と位置決めマーク 15Bkl〜 15Bk4と をカメラ 18で精度良く認識でき、これらを高い精度で位置決めできる。したがって、セ ラミック層シート 702の位置決めマーク 15Bkl〜15Bk4が図 6Aと図 6Bに示す形状 を有する場合には、内部電極層シート 701の位置決めマーク 15 Ak 1〜 15 Ak4も同 様に図 6Aと図 6Bに示す形状にすることで同様の効果が得られる。
[0076] 本実施の形態においては、図 3Aに示す有機フィルムの支持フィルム 14Aと内部電 極層 12とよりなる内部電極層シート 701と、図 3Bに示す有機フィルムである支持フィ ルム 14Bとセラミック層 13と段差抑制層 11とよりなるセラミック層シート 702とが交互 に積層される。支持フィルム 14Aは内部電極層 12を支持する支持体として機能し、 支持フィルム 14Bとセラミック層 13は段差抑制層 11を支持する支持体として機能す る。
[0077] 図 12Aと図 12Bと図 12Cはそれぞれ実施の形態による積層セラミックコンデンサの 他の内部電極層シー卜 2701とセラミック層シー卜 2702とセラミック層シー卜 2703の断 面図である。
[0078] 内部電極層シート 2701は、支持フィルム 14Aと、支持フィルム 14A上のセラミック 層 2013と、セラミック層 2013上の内部電極層 12とを備える。すなわち、支持フィル ム 14Aと支持フィルム 14A上のセラミック層 2013は内部電極層 12を支持する支持 体として機能する。セラミック層シート 2702は、支持フィルム 14Bと、支持フィルム 14 B上の段差抑制層 11とを備える。すなわち、支持フィルム 14Bは段差抑制層 11を支 持する支持体として機能する。セラミック層シート 2703は支持フィルム 14Cと、支持フ イルム 14C上のセラミック層 3013とを備える。
[0079] 内部電極層シート 2701とセラミック層シート 2702とを交互に積層して、実施の形態 によるセラミックコンデンサ 501を作製してもよい。このコンデンサでは、セラミック層 2 013がセラミック層 13の代わりに用いられている。このコンデンサでは、段差抑制層 1 1は内部電極層 12に重ならな 、ように内部電極層 12の周囲に位置させることができ 、実施の形態と同様の効果を有する。
[0080] また、セラミック層シート 2702とセラミック層シート 2703と図 3Aに示す内部電極層 シート 701とを積層して、実施の形態によるセラミックコンデンサ 501を作製してもよい 。すなわち、基材層 27の上面 27A上に内部電極層シート 701の面 114Aを対向して 積層し、内部電極層 12を基材層 27の上面 27A上に転写して支持フィルム 14Aを剥 離する。その際に面 27A上に内部電極層 12が設けられて ヽな 、部分 27Bが形成さ れる。内部電極 12が転写された基材層 27上にセラミック層シート 2702を積層する。 その際に段差抑制層 11が面 27Aの内部電極 12の形成されて 、な 、部分 27Bで内 部電極 12の周囲に位置する。そして支持フィルム 14Bを剥離して段差抑制層 11を 面 27Aの部分 27B上に転写する。基材層 27の面 27A上に転写された内部電極層 1 2と段差抑制層 13上にセラミック層シート 2703を積層してセラミック層 3013を内部電 極層 12と段差抑制層 13上に積層し、支持フィルム 14Cを剥離する。これにより図 3D に示す積層体 5011が得られる。このコンデンサでは、セラミック層 3013がセラミック 層 13の代わりに用いられている。このコンデンサでは、段差抑制層 11は内部電極層 12に重ならな 、ように内部電極層 12の周囲に位置させることができ、実施の形態と 同様の効果を有する。
[0081] 内部電極層シート 2701とセラミック層シート 702とを用いて実施の形態によるセラミ ックコンデンサ 501を作製してもよい。このコンデンサでは予め内部電極層シート 270 1とセラミック層シート 702を積層して、内部電極層 12と段差抑制層 13とがセラミック 層 14B、 2013の間に挟まれた複数の積層体を作製する。そして、それらの積層体を 積層して積層セラミックコンデンサを作製する。このコンデンサでは、セラミック層 201 3とセラミック層 13が当接して、図 3Eに示すセラミック層 13として機能する。このコン デンサでは、
Figure imgf000026_0001
、ように内部電極層 12の周 囲に位置させることができ、実施の形態と同様の効果を有する。
[0082] 本実施の形態にぉ ヽて、内部電極層 12と段差抑制層 11とを形成する印刷方法が 異なっても、これらの層を精度良く位置合わせできる。しかし、更に精度良く位置合わ せするためには、グラビア印刷法等の同一の印刷工法を用いて内部電極層 12と段 差抑制層 11を形成することが望まし 、。
[0083] 本実施の形態によると、内部電極層シートとセラミック層シートの積層加圧時に、温 度上昇にリンクして圧力上昇を制御することにより、さらに精度良く内部電極層シート とセラミック層シートを積層することができる。
[0084] また、本実施の形態において段差抑制層 11は内部電極層 12と同枚数配置してい るが、段差抑制層 11の枚数や位置に制限は無い。内部電極層 12による段差の全体 を考慮して段差抑制層 11を厚くして枚数を少なくしても同様の効果が得られる。また 段差抑制層 11は等間隔に積層しても、ランダムに積層しても同様の効果が得られる
[0085] また、実施の形態において、セラミック層 13と内部電極層 12と段差抑制層 11の厚 みを同じにし、かつ内部電極層 12と段差抑制層 11の層数を同じにした力 これらは 異なって!/、ても同様の効果が得られる。
[0086] 本発明の実施の形態における積層セラミック部品として積層セラミックコンデンサ 50 1を説明したが、同一平面上に異なる部分を有する層を積層する他の積層セラミック 電子部品も実施の形態による上記の方法で製造でき、同様の効果が得られる。 産業上の利用可能性
[0087] 本発明による製造方法と製造装置は内部電極層と段差抑制層との位置ずれに起 因した不良を低減でき、積層セラミック電子部品の製造に有用である。

Claims

請求の範囲
[1] 表面を有する第 1の支持体と、前記第 1の支持体の前記表面上に設けられた内部電 極層と、前記第 1の支持体の前記表面上に設けられた複数の第 1の位置決めマーク とをそれぞれ有する少なくとも 1つの内部電極層シートを作製するステップと、 表面を有する第 2の支持体と、前記第 2の支持体の前記表面上に設けられたセラミツ クよりなる段差抑制層と、前記第 2の支持体の前記表面上に設けられた複数の第 2の 位置決めマークとをそれぞれ有する少なくとも 1つのセラミック層シートを作製するス テツプと、
前記少なくとも 1つの内部電極層シートの前記複数の第 1の位置決めマーク力 前記 少なくとも 1つの内部電極層シートの第 1の基準点を決定するステップと、
前記少なくとも 1つのセラミック層シートの前記複数の第 2の位置決めマーク力 前記 少なくとも 1つのセラミック層シートの第 2の基準点を決定するステップと、
前記第 1の基準点を所定の位置に位置させながら、前記内部電極がセラミックよりな る基材層の表面上に位置するように前記少なくとも 1つの内部電極層シートのうちの 1 つを前記基材層の前記表面上に積層するステップと、
前記第 2の基準点を前記所定の位置に位置させながら、前記段差抑制層が前記内 部電極層に重ならずかつ前記内部電極層の周囲で前記基材層の前記表面上に位 置するように前記少なくとも 1つのセラミック層シートのうちの 1つを前記基材層の前記 表面上に積層するステップと、
前記内部電極層上にセラミック層を位置させるステップと、
前記段差抑制層上に前記セラミック層を位置させるステップと、
を含む、積層セラミック電子部品の製造方法。
[2] 前記第 1の支持体は、前記第 1の支持体の前記表面に対応する表面を有する第 1の 支持フィルムをさらに有し、
前記第 2の支持体は表面を有する第 2の支持フィルムをさらに有し、
前記第 2の支持フィルムの前記表面上には前記セラミック層が設けられ、
前記セラミック層は前記第 2の支持体の前記表面に対応する表面を有し、 前記少なくとも 1つの内部電極層シートのうちの前記 1つを前記基材層の前記表面上 に積層するステップの後で、前記第 1の支持フィルムを前記内部電極層から剥離す るステップと、
前記少なくとも 1つのセラミック層シートのうちの前記 1つを前記基材層の前記表面上 に積層するステップの後で、前記第 2の支持フィルムを前記セラミック層から剥離する ステップと、
をさらに含む、請求項 1に記載の積層セラミック電子部品の製造方法。
[3] 前記第 1の支持フィルムは有機フィルムである、請求項 2に記載の積層セラミック電子 部品の製造方法。
[4] 前記第 2の支持フィルムは有機フィルムである、請求項 2に記載の積層セラミック電子 部品の製造方法。
[5] 前記複数の第 2位置決めマークは前記セラミック層と異なる色である、請求項 2に記 載の積層セラミック電子部品の製造方法。
[6] 前記第 1の支持体は表面を有する第 1の支持フィルムをさらに有し、
前記第 1の支持フィルムの前記表面上には前記セラミック層が設けられ、 前記セラミック層は前記第 1の支持体の前記表面に対応する表面を有し、 前記第 2の支持体は、前記第 2の支持体の前記表面に対応する表面を有する第 2の 支持フィルムをさらに有し、
前記少なくとも 1つの内部電極層シートのうちの前記 1つを前記基材層の前記表面上 に積層するステップの後で、前記第 1の支持フィルムを前記内部電極層から剥離す るステップと、
前記少なくとも 1つのセラミック層シートのうちの前記 1つを前記基材層の前記表面上 に積層するステップの後で、前記第 2の支持フィルムを前記セラミック層から剥離する ステップと、
をさらに含む、請求項 1に記載の積層セラミック電子部品の製造方法。
[7] 前記第 1の支持フィルムは有機フィルムである、請求項 6に記載の積層セラミック電子 部品の製造方法。
[8] 前記第 2の支持フィルムは有機フィルムである、請求項 6に記載の積層セラミック電子 部品の製造方法。
[9] 前記少なくとも 1つの内部電極層シートを作製するステップは、
前記第 1の支持体の前記表面上に導電ペーストを塗布して前記内部電極層を 形成するステップと、
前記第 1の支持体の前記表面上に前記導電ペーストを塗布して前記内部電極 層を形成するステップと同時に、前記第 1の支持体の前記表面上に前記導電ペース トを塗布して前記複数の第 1の位置決めマークを形成するステップと、
を含み、
前記少なくとも 1つのセラミック層シートを作製するステップは、
前記第 2の支持体の前記表面上にセラミックスラリーを塗布して前記段差抑制 層を形成するステップと、
前記第 2の支持体の前記表面上に前記セラミックスラリーを塗布して前記段差 抑制層を形成するステップと同時に、前記第 2の支持体の前記表面上に前記セラミツ クスラリーを塗布して前記複数の第 2の位置決めマークを形成するステップと、 を含む、請求項 1に記載の積層セラミック電子部品の製造方法。
[10] 前記複数の第 1の位置決めマークは前記導電ペーストで形成されて前記第 1の支持 体の前記表面上から突出し、
前記複数の第 2の位置決めマークは前記セラミックスラリーで形成されて前記第 2の 支持体の前記表面上から突出する、請求項 9に記載の積層セラミック電子部品の製 造方法。
[11] 前記複数の第 1の位置決めマークは、前記第 1の支持体の前記表面の一部を底とす る前記導電ペーストで形成された凹部であり、
前記複数の第 2の位置決めマークは、前記第 2の支持体の前記表面の一部を底とす る前記セラミックスラリーで形成された凹部である、請求項 9に記載の積層セラミック電 子部品の製造方法。
[12] 前記少なくとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのう ちの前記 1つを選別するステップと、
前記少なくとも 1つのセラミック層シートから前記少なくも 1つのセラミック層シートうち の前記 1つを選別するステップと、 をさらに含む、請求項 1に記載の積層セラミック電子部品の製造方法。
[13] 前記複数の第 1の位置決めマークのうちの 2つをそれぞれ通り、第 1の角度で交差す る 2つの第 1の直線を定義するステップと、
前記複数の第 2の位置決めマークのうちの 2つをそれぞれ通り、第 2の角度で交差す る 2つの第 2の直線を定義するステップと、
をさらに含み、
前記少なくとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのう ちの前記 1つを選別するステップは、前記第 1の角度を基に前記少なくとも 1つの内 部電極層シートから前記少なくも 1つの内部電極層シートのうちの前記 1つを選別す るステップを含み、
前記少なくとも 1つのセラミック層シートから前記少なくも 1つのセラミック層シートうち の前記 1つを選別するステップは、前記第 2の角度を基に前記少なくとも 1つのセラミ ック層シートから前記少なくも 1つのセラミック層シートうちの前記 1つを選別するステ ップを含む、請求項 12に記載の積層セラミック電子部品の製造方法。
[14] 前記少なくとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのう ちの前記 1つを選別するステップは、前記第 1の角度が所定の範囲内力否かを判定 するステップを含み、
前記少なくとも 1つのセラミック層シートから前記少なくも 1つのセラミック層シートうち の前記 1つを選別するステップは、前記第 1の角度が所定の範囲内力否かを判定す るステップを含む、請求項 13に記載の積層セラミック電子部品の製造方法。
[15] 前記少なくとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのう ちの前記 1つを選別するステップは、前記複数の第 1の位置決めマーク間の距離が 所定の範囲にある力否かを判定するステップを含み、
前記少なくとも 1つのセラミック層シートから前記少なくも 1つのセラミック層シートのう ちの前記 1つを選別するステップは、前記複数の第 2の位置決めマーク間の距離が 所定の範囲にある力否かを判定するステップを含む、請求項 12に記載の積層セラミ ック電子部品の製造方法。
[16] 表面を有する第 1の支持体と、前記第 1の支持体の前記表面上に設けられた内部電 極層と、前記第 1の支持体の前記表面上に設けられた複数の第 1の位置決めマーク とをそれぞれ有する少なくとも 1つの内部電極層シートと、表面を有する第 2の支持体 と、前記第 2の支持体の前記表面上に設けられたセラミックよりなる段差抑制層と、前 記第 2の支持体の前記表面上に設けられた複数の第 2の位置決めパターンとをそれ ぞれ有する少なくとも 1つのセラミック層シートとを供給する供給部と、
光源と、
前記光源から前記複数の第 1の位置決めマークを通過した光と、前記光源から 前記複数の第 1の位置決めマークを通過した光を撮像するカメラと、
前記カメラにより撮像された前記複数の第 1の位置決めマークを通過した前記光から 第 1の基準点を決定して、かつ前記カメラにより撮像された前記複数の第 2の位置決 めマークを通過した前記光力 第 2の基準点を決定するデータ処理部と、 前記第 1の基準点を所定の位置に位置させながら、前記内部電極層がセラミックより なる基材層の表面上に位置するように前記少なくとも 1つの内部電極層シートのうち の 1つを前記基材層の前記表面上に積層し、かつ前記第 2の基準点を前記所定の 位置に位置させながら、前記段差抑制層が前記内部電極層に重ならずかつ前記内 部電極層の周囲で前記基材層の前記表面上に位置するように前記少なくとも 1つの セラミック層シートのうちの 1つを前記基材層の前記表面上に積層する積層部と、 を備えた、積層セラミック電子部品の製造装置。
[17] 前記第 1の支持体は第 1の支持フィルムを有し、
前記第 2の支持体は第 2の支持フィルムを有し、
前記第 1の支持フィルムと前記第 2の支持フィルムを前記第 1の支持体と前記第 2の 支持体力 それぞれ剥離する剥離部をさらに備えた、請求項 16に記載の積層セラミ ック電子部品の製造装置。
[18] 前記少なくとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのう ちの前記 1つを選別し、かつ前記少なくとも 1つのセラミック層シートから前記少なくも 1つのセラミック層シートうちの前記 1つを選別するシート選別部をさらに備えた、請求 項 16記載の積層セラミック電子部品の製造装置。
[19] 前記データ処理部は、前記複数の第 1の位置決めマーク間の距離と、前記複数の第 2の位置決めマーク間の距離を求め、
前記シート選別部は、前記複数の第 1の位置決めマーク間の前記距離から前記少な くとも 1つの内部電極層シートから前記少なくも 1つの内部電極層シートのうちの前記 1つを選別し、かつ前記複数の第 1の位置決めマーク間の前記距離から前記少なくと も 1つのセラミック層シートから前記少なくも 1つのセラミック層シートうちの前記 1つを 選別する、請求項 18記載の積層セラミック電子部品の製造装置。
PCT/JP2005/018320 2004-10-13 2005-10-04 積層セラミック電子部品の製造方法とその製造装置 WO2006040959A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2005800305827A CN101019196B (zh) 2004-10-13 2005-10-04 叠层陶瓷电子部件的制造方法及其制造装置
JP2006540879A JPWO2006040959A1 (ja) 2004-10-13 2005-10-04 積層セラミック電子部品の製造方法とその製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004298702 2004-10-13
JP2004-298702 2004-10-13

Publications (1)

Publication Number Publication Date
WO2006040959A1 true WO2006040959A1 (ja) 2006-04-20

Family

ID=36148255

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/018320 WO2006040959A1 (ja) 2004-10-13 2005-10-04 積層セラミック電子部品の製造方法とその製造装置

Country Status (3)

Country Link
JP (1) JPWO2006040959A1 (ja)
CN (1) CN101019196B (ja)
WO (1) WO2006040959A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153309A (ja) * 2006-12-14 2008-07-03 Tdk Corp 積層セラミック電子部品の製造方法
JP2008244152A (ja) * 2007-03-27 2008-10-09 Tdk Corp グリーンシート、グリーンシートの製造方法、及び積層電子部品の製造方法
JP2009253010A (ja) * 2008-04-07 2009-10-29 Panasonic Corp 積層セラミック電子部品
JP2009289958A (ja) * 2008-05-29 2009-12-10 Tdk Corp 積層型電子部品の製造方法
JP2014036150A (ja) * 2012-08-09 2014-02-24 Murata Mfg Co Ltd 電子部品の製造方法
CN113223859A (zh) * 2020-02-06 2021-08-06 Tdk株式会社 层叠芯片部件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103606448B (zh) * 2013-11-28 2016-09-28 深圳顺络电子股份有限公司 一种电子元件及其制造方法
CN106352957B (zh) * 2016-11-09 2018-11-30 哈尔滨师范大学 电容检测器及该电容检测器的制备方法
CN113985773B (zh) * 2021-10-27 2024-01-30 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） 一种基片叠层的控制系统、方法、电子设备及存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240501A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd グリーンシート積層方法
JPH11186093A (ja) * 1997-12-22 1999-07-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2001168537A (ja) * 1999-12-03 2001-06-22 Muraki:Kk 多層プリント配線板と、その層間ズレの測定方法
JP2003008238A (ja) * 2001-06-21 2003-01-10 Toppan Printing Co Ltd 多層プリント板用穴明け加工機及びそれを用いた製造方法。
JP2004063766A (ja) * 2002-07-29 2004-02-26 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及びグラビア印刷方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2376207B (en) * 2001-05-25 2005-03-30 Kyocera Corp Method of producing ceramic laminates,laminated electronic parts and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03240501A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd グリーンシート積層方法
JPH11186093A (ja) * 1997-12-22 1999-07-09 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2001168537A (ja) * 1999-12-03 2001-06-22 Muraki:Kk 多層プリント配線板と、その層間ズレの測定方法
JP2003008238A (ja) * 2001-06-21 2003-01-10 Toppan Printing Co Ltd 多層プリント板用穴明け加工機及びそれを用いた製造方法。
JP2004063766A (ja) * 2002-07-29 2004-02-26 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及びグラビア印刷方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153309A (ja) * 2006-12-14 2008-07-03 Tdk Corp 積層セラミック電子部品の製造方法
JP2008244152A (ja) * 2007-03-27 2008-10-09 Tdk Corp グリーンシート、グリーンシートの製造方法、及び積層電子部品の製造方法
JP2009253010A (ja) * 2008-04-07 2009-10-29 Panasonic Corp 積層セラミック電子部品
US8806728B2 (en) 2008-04-07 2014-08-19 Murata Manufacturing Co., Ltd. Method of producing a laminated ceramic electronic component
JP2009289958A (ja) * 2008-05-29 2009-12-10 Tdk Corp 積層型電子部品の製造方法
JP2014036150A (ja) * 2012-08-09 2014-02-24 Murata Mfg Co Ltd 電子部品の製造方法
CN113223859A (zh) * 2020-02-06 2021-08-06 Tdk株式会社 层叠芯片部件
CN113223859B (zh) * 2020-02-06 2023-10-27 Tdk株式会社 层叠芯片部件

Also Published As

Publication number Publication date
CN101019196A (zh) 2007-08-15
CN101019196B (zh) 2010-07-28
JPWO2006040959A1 (ja) 2008-05-15

Similar Documents

Publication Publication Date Title
WO2006040959A1 (ja) 積層セラミック電子部品の製造方法とその製造装置
JPH04206912A (ja) セラミック積層電子部品の製造方法
JP2004063766A (ja) 積層セラミック電子部品の製造方法及びグラビア印刷方法
SE516870C2 (sv) Förfarande vid framställning av keramiska flerskiktsubstrat
JPH118156A (ja) 積層セラミック電子部品の製造方法
JP4000050B2 (ja) セラミック積層体の製法
JPH1050548A (ja) 積層セラミックコンデンサ
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JP2003077756A (ja) 積層型セラミック電子部品の製造方法
JP2002299149A (ja) 積層セラミックコンデンサ
JP4576900B2 (ja) 積層セラミック電子部品の製造方法
JPH1084184A (ja) セラミック多層基板の製造方法
JPH08244019A (ja) セラミックグリーンシートの積層方法
JPH09162066A (ja) 積層セラミック電子部品の製造方法及びその製造装置
JPH0374820A (ja) 積層磁器コンデンサの製造方法およびそれに用いるグリーンシートの製造方法
JPH1126279A (ja) 積層セラミック電子部品の製造方法
JPH0582344A (ja) Ｌｃフイルター
JPH09153429A (ja) 積層セラミック電子部品の製造方法
JP2001307938A (ja) 積層セラミック電子部品の製造方法
JPH04286107A (ja) 積層セラミックコンデンサ
JP2004152908A (ja) セラミック積層体の製法
KR100616539B1 (ko) 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법
JPH06333774A (ja) 積層磁器コンデンサの電極形成方法およびその方法を用いた積層磁器コンデンサの製造方法
JPH04298915A (ja) セラミック積層体の製造方法
KR20090090718A (ko) 무수축 세라믹 기판 및 그 제조 방법

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006540879

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 200580030582.7

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 05790502

Country of ref document: EP

Kind code of ref document: A1