KR100616539B1 - 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 - Google Patents
적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 Download PDFInfo
- Publication number
- KR100616539B1 KR100616539B1 KR1020040021885A KR20040021885A KR100616539B1 KR 100616539 B1 KR100616539 B1 KR 100616539B1 KR 1020040021885 A KR1020040021885 A KR 1020040021885A KR 20040021885 A KR20040021885 A KR 20040021885A KR 100616539 B1 KR100616539 B1 KR 100616539B1
- Authority
- KR
- South Korea
- Prior art keywords
- vacuum
- base plate
- block
- ceramic sheet
- slits
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 8
- 239000000919 ceramic Substances 0.000 claims abstract description 45
- 238000000034 method Methods 0.000 claims abstract description 15
- 238000010030 laminating Methods 0.000 claims abstract description 14
- 229920003002 synthetic resin Polymers 0.000 claims description 8
- 239000000057 synthetic resin Substances 0.000 claims description 8
- 238000001179 sorption measurement Methods 0.000 claims description 5
- 239000002002 slurry Substances 0.000 claims description 4
- 238000005266 casting Methods 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000001354 calcination Methods 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims description 2
- 238000003475 lamination Methods 0.000 abstract description 35
- 230000037303 wrinkles Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 칩 부품의 고적층화 및 박막화 경향에 따라 세라믹시트의 적층과정 중 발생할 수 있는 주름현상 및 깨짐현상을 방지할 수 있는 적층장치 및 이를 이용한 적층 세라믹 캐패시터의 제조방법에 관한 것이다.
본 발명은 다수개의 진공 홀(hole) 및 상기 진공홀과 연결되고, 소정의 깊이로 파여서 상기 진공홀의 진공압이 전면에 고루 전달될 수 있도록 형성된 에어덕트(air duct)를 구비하는 베이스 플레이트(base plate); 및 상기 베이스 플레이트상에 그 전면을 채우도록 장착된 다수개의 블럭 플레이트(block plate)로 이루어지고, 인접하게 장착된 상기 블록 플레이트 사이에 소정 간격의 슬릿(slit)들이 형성된 블럭 플레이트층; 을 포함하고, 상기 진공홀의 진공압은 상기 에어덕트를 통해 베이스 플레이트의 전면으로 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 세라믹 시트를 진공흡착하도록 하는 적층 세라믹 캐패시터 적층장치를 제공한다.
적층장치, MLCC, 블럭 플레이트, 베이스 플레이트
Description
도 1은 일반적인 MLCC의 제조방법을 도시한 공정도.
도 2는 종래의 MLCC의 적층과정을 도시한 공정도.
도 3은 도 2에 의한 적층과정 중 발생하는 시트 손상을 도시한 개략도.
도 4는 종래의 다른 MLCC의 적층 장치의 개략도.
도 5는 종래의 또다른 MLCC의 적층 장치의 개략도.
도 6은 본 발명에 의한 MLCC의 적층 장치의 상면도.
도 7은 본 발명에 의한 MLCC 적층 장치의 베이스 플레이트의 상면도.
도 8은 본 발명에 의한 MLCC 적층 장치의 블럭 플레이트의 측면도.
도 9는 본 발명에 의한 MLCC 적층 장치의 블럭 플레이트의 저면도.
도 10은 종래의 적층장치와 본 발명의 적층장치에 의한 시트상태 비교도.
*도면의 주요부분에 대한 부호의 설명*
1... 합성수지 필름 2... 세라믹 시트
3... 내부전극 4... 적층된 세라믹 시트
100, 200, 300... 종래의 적층장치 101, 201, 301... 진공홀
302... 다공성 수지 10... 본 발명에 의한 적층장치
20... 베이스 플레이트 21... 진공홀
22... 에어덕트 23, 33... 홀
30... 블럭 플레이트층 31... 블럭 플레이트
32... 슬릿 D... 슬릿의 깊이
L... 슬릿의 길이
본 발명은 적층 세라믹 캐패시터(multi-layer ceramic capacitor, 이하 'MLCC'라 함)의 제조공정 중 적층과정에서의 적층장치에 관한 것으로, 보다 상세하게는 칩 부품의 고적층화 및 박막화 경향에 따라 세라믹시트의 적층과정 중 발생할 수 있는 주름현상 및 깨짐현상을 방지할 수 있는 적층장치 및 이를 이용한 MLCC의 제조방법에 관한 것이다.
일반적으로 MLCC는 칩 콘덴서의 일종으로 세라믹 시트에 전극을 인쇄한 후, 이를 적층함으로써 여러개의 콘덴서를 병렬로 연결한 효과를 나타내어 높은 용량을 구현할 수 있으며, 내부 전극이 인쇄된 세라믹 적층체와 상기 세라믹 적층체를 전기적으로 연결하는 외부 단자로 구성된다.
또한, 이는 전기를 일시적으로 비축할 수 있는 부품으로서 교류는 통과하고 직류는 통과하지 못하는 특성을 갖고 있다. 따라서 이러한 특성을 이용하여 이동체통신 기기, 컴퓨터 등의 전자기기에서 다양한 용도로 널리 사용되고 있다.
상기와 같은 수동 전자 부품 중의 하나인 MLCC는 최근 소형화 및 고용량화 추세에 따라 그 두께가 얇아지고 적층수가 증가되고 있다.
일반적인 MLCC의 제조방법에 대해 도 1을 참조하여 설명하면, 먼저 합성수지 필름(1)에 슬러리로 캐스팅한 후 건조시켜, 세라믹 시트(2)를 형성한다.
다음으로 상기 세라믹 시트(2) 상에 페이스트(Paste)상의 전극재를 이용하여 내부 전극(3)을 인쇄한다. 그리고나서 상기 세라믹 시트(2)로부터 상기 필름(1)을 제거하고, 적층장치(100)를 이용하여 진공으로 상기 세라믹 시트(2)를 흡착하여 적층공간으로 연속적으로 옮김으로써 적어도 둘 이상의 상기 세라믹 시트(4)를 수직으로 적층한다.
여기서, 특히 종래의 적층장치에 의한 적층과정에 대해서 도 2을 참조하여 설명하면 다음과 같다.
도 2에서 도시된 바와 같이 내부전극이 인쇄된 세라믹 시트(2)를 일정한 크기로 적층장치(100)를 이용하여 진공으로 흡착한 후 합성수지 필름(1)으로부터 분리시킨다. 상기 박리된 세라믹 시트는 적층장치(100)에 의해 연속적으로 적층 공간 으로 이송된 후 프레스(press, 도 2의(d)에서 화살표로 표시)되어 적어도 둘 이상의 세라믹 시트(4)로 적층된다.
그러나 최근 박막화 및 고용량화에 따라 시트의 두께가 얇아지고 적층수가 많아지면서, 상기 적층과정에서 시트의 주름현상과 깨짐현상 등이 빈번하게 발생되는 문제점이 있다.
즉, 적층장치(100)로 세라믹 시트를 진공흡착하여 캐리어 필름으로부터 박리하는 과정과, 적층한 후 상기 시트 상하층이 서로 높은 압력으로 프레스되는 과정에서, 상기 적층장치(100)의 큰 진공홀(101)과 적층 시트(4)가 직접 접촉되어 진공흡착되면서 깨지거나 주름이 생기는 현상이 발생하는 것이다(도 3참조). 이러한 현상은 쇼트(short)불량을 유발시키고, 제품의 신뢰성을 저하시켜 생산성 저하 및 비용 증가 등의 문제를 초래한다.
상기와 같은 문제를 일부 개선하기 위해 도 4에서 도시된 바와 같이 진공홀(201)이 가장자리에만 형성된 적층장치(200)가 제안된 바 있다.
그러나 이러한 장치(200)는 시트 흡착을 위한 진공홀의 감소로 진공흡착력이 저하되고, 특히 시트(2)의 가운데 부분이 시트의 무게를 견디지 못하여 주름이 생기거나 찢어질 수 있는 문제가 있다.
또한 상기의 문제점을 개선하기 위하여 다공성 수지(301)를 사용한 적층장치(300) 가 제안된 바 있으며, 이는 도 5에서 도시되고 있다.
이는 종래의 적층장치의 큰 진공홀에 의해 시트가 손상되는 것을 막기 위한 것으로 다공성 수지(302)인 썬맵(SUN-MAP)을 적층장치(300)의 저면에 부착하여 사용함으로써 진공도를 유지하면서 시트(2)와 진공홀(301)과의 직접적인 접촉을 방지하도록 하였다.
그러나 이러한 장치도 고적층시 내부전극(3)이 인쇄된 부분과 미인쇄 부분의 밀도차에 의하여 다공질 수지(302)에서 시트(2)로 가해지는 압력이 달라지게 되고, 이로 인해 적층 시트(4)가 휘게 되는 문제점이 있었다.
이러한 현상은 칩의 신뢰성에 치명적인 영향을 미칠수 있으며, 고적층의 칩에서 가장 많은 문제가 되고 있는 쇼트불량의 직접적인 원인이 되었다.
따라서 상기와 같은 문제를 방지할 수 있는 MLCC의 적층장치가 당해 기술분야에서 요구되어 왔다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 적층장치의 진공홀과의 직접적인 접촉을 방지하면서도 진공 흡착도를 떨어뜨리지 않고, MLCC 의 고적층화 및 박막화에 따른 시트 손상을 방지하여 칩의 신뢰성을 향상시킬 수 있는 적층장치 및 이를 이용한 MLCC의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 해결하기 위하여 본 발명은 다수개의 진공 홀(hole) 및 상기 진공홀과 연결되고, 소정의 깊이로 파여서 상기 진공홀의 진공압이 전면에 고루 전달될 수 있도록 형성된 에어덕트(air duct)를 구비하는 베이스 플레이트(base plate); 및 상기 베이스 플레이트상에 그 전면을 채우도록 장착된 다수개의 블럭 플레이트(block plate)로 이루어지고, 인접하게 장착된 상기 블록 플레이트 사이에 소정 간격의 슬릿(slit)들이 형성된 블럭 플레이트층; 을 포함하고, 상기 진공홀의 진공압은 상기 에어덕트를 통해 베이스 플레이트의 전면으로 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 세라믹 시트를 진공흡착하도록 하는 적층 세라믹 캐패시터 적층장치를 제공한다.
여기서, 상기 베이스 플레이트와 상기 블럭 플레이트층들은, 상기 베이스 플레이트 상에 형성된 다수개의 홀과 이에 대응하도록 상기 블럭 플레이트층의 저면에 형성된 다수개의 홀을 통해 나사 결합되어 고정되는 것이 바람직하다.
이 때, 상기 블럭 플레이트는 가로방향으로 긴 직사각형으로 형성되고, 그 측면에 소정의 간격 및 소정의 깊이의 홈이 형성되는 것이 바람직하다.
또한 상기 목적을 해결하기 위하여 본 발명은 합성수지 필름에 슬러리로 캐스팅하여 세라믹 시트를 형성하는 제 1 단계; 상기 세라믹 시트 위에 다수의 내부 전극을 인쇄하는 제 2 단계; 상기 내부 전극이 인쇄된 세라믹 시트로부터 상기 합성수지 필름을 제거하고, 상기 내부 전극이 인쇄된 세라믹 시트를, 베이스 플레이 트상에 인접하게 장착된 블럭 플레이트 사이로 소정 간격의 슬릿들이 형성된 블럭 플레이트층을 구비하는 적층장치를 이용하여, 상기 다수의 슬릿을 통해 진공흡착하여 적어도 둘 이상의 상기 세라믹 시트를 수직으로 적층하는 제 3 단계; 및 상기 적층된 세라믹 시트를 압축하고, 가소 및 소성시키는 제 4 단계;를 포함하는 적층 세라믹 캐패시터 제조 방법을 제공한다.
이 때, 제 3단계는 상기 베이스 플레이트에 형성된 다수개의 진공홀의 진공압이 상기 진공홀과 연결된 에어덕트를 통해 상기 베이스 플레이트 전면으로 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 상기 세라믹 시트를 진공흡착하도록 하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.
도 6은 본 발명에 의한 MLCC 적층 장치의 상면을 도시하고 있으며, 이에 대해 설명하면 다음과 같다.
본 발명은 MLCC의 적층과정에 이용되는 적층장치(10)로서 베이스 플레이트(20)의 전면에 소정 간격의 슬릿(32)을 갖는 블럭 플레이트층(30)을 포함한다. 상기 블럭 플레이트층(30)은 다수개의 블럭 플레이트(31)가 인접하여 장착되어 이루어지며, 상기 블럭 플레이트(31)는 가로방향으로 긴 직사각형인 것이 바람직하다. 상기 베이스 플레이트(20) 및 블럭 플레이트층(30)에 대해서는 이하에서 도 7 내지 도 9를 참조하여 상세하게 설명하기로 한다.
상기 블럭 플레이트층(30)은 도 6에서 도시된 바와 같이 소정의 간격으로 형성된 다수개의 슬릿(32)을 구비하고, 상기 슬릿(32)은 인접하게 장착된 상기 블럭 플레이트(31) 사이에 형성되며, 상기 슬릿(32)을 통해 진공압이 유출되는바 종래의 적층장치에 있어서 진공홀의 기능을 하게 된다. 이때 상기 슬릿(32)은 소정의 길이 및 소정의 깊이의 홈으로 연마할 수 있음으로써 칩 크기에 적절한 진공흡착도를 조절할 수 있다. 이로써, 종래의 큰 진공홀이나 다공질 수지를 구비한 적층장치를 사용할 때 발생하는 전극휨현상이나 시트 손상을 방지할 수 있다.
도 7은 본 발명에 의한 MLCC 적층 장치의 베이스 플레이트의 상면을 도시하고, 도 8 및 도 9는 블럭 플레이트의 측면 및 그 저면을 도시하고 있으며, 이에 대해 설명하면 다음과 같다.
본 발명은 상기에서 설명한 바와 같이 베이스 플레이트(20) 및 블럭 플레이트(31)로 이루어진 블럭 플레이트층을 포함한다. 여기서, 상기 베이스 플레이트(20)는 도 7에서 도시된 바와 같이 다수개의 진공홀(21)을 구비하고, 상기 진공홀(21)과 연결되고 소정의 깊이로 파여서 상기 진공홀의 진공압이 전면에 고루 전달될 수 있도록 일정한 간격으로 형성된 에어덕트(22)를 구비한다.
상기 진공홀(21)의 진공압은 상기 에어덕트(22)를 통해 상기 베이스 플레이트(20)의 전면에 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿(32)을 통해 세라믹 시트를 진공흡착할 수 있다. 즉, 세라믹 시트와 진공홀이 직접 접촉하는 것을 피하고 가로방향으로 긴 슬릿을 통해 진공흡착시킴으로써, 진공도를 떨어뜨리 지 않으면서 시트에 전달되는 압력을 균일하게 하여 시트의 손상을 줄일 수 있다.
상기 베이스 플레이트(20)상에 인접하게 장착되어 블럭 플레이트층을 이루는 상기 블럭 플레이트(31)는 도 8에서 도시된 바와 같이, 그 측면에 소정의 간격(L) 및 소정의 깊이(D)의 홈이 형성된다. 상기 홈을 갖는 상기 블럭 플레이트(31)들이 인접하여 장착되면서 다수개의 슬릿(32)으로 형성되는 것이다. 상기 홈, 즉 슬릿(32)의 길이(L) 및 깊이(D)는 칩 크기 및 적층수에 따라 적절하게 조절할 수 있다.
상기 다수개의 블럭 플레이트(31)는 상기 베이스 플레이트(20)상에 장착될때, 상기 베이스 플레이트(20) 상에 형성된 다수개의 홀(23)과 이에 대응하도록 상기 블럭 플레이트(31)의 저면에 형성된 다수개의 홀(33)을 통해 나사 결합되어 고정되는 것이 바람직하다.
이처럼 상기 다수개의 블럭 플레이트(31)가 상기 베이스 플레이트(20)상에 장착된 본 발명에 의한 적층장치는 도 6에서 도시된 바와 같다.
상기와 같이 구성된 본 발명에 의한 적층장치를 이용하는 MLCC 제조방법은 다음과 같다.
먼저, 합성수지 필름에 슬러리로 캐스팅하여 세라믹 시트를 형성하고, 상기 세라믹 시트 위에 다수의 내부 전극을 인쇄한다.
그리고 나서, 상기 내부 전극이 인쇄된 세라믹 시트로부터 상기 합성수지 필름을 제거하고, 상기 내부 전극이 인쇄된 세라믹 시트를 본 발명에 의한 적층장치 를 이용하여 진공흡착하여 적어도 둘 이상의 상기 세라믹 시트를 수직으로 적층한다.
즉, 도 6 및 도 7을 참조하여 설명하면, 베이스 플레이트(20)상에 인접하게 장착된 블럭 플레이트(31) 사이로 소정 간격의 슬릿(32)들이 형성된 블럭 플레이트층(30)을 구비하는 적층장치를 이용한다. 이때, 상기 베이스 플레이트(20)에 형성된 다수개의 진공홀(21)의 진공압이 상기 진공홀(21)과 연결된 에어덕트(22)를 통해 상기 베이스 플레이트(20) 전면으로 전달되고, 상기 블럭 플레이트층(30)에 형성된 다수의 슬릿(32)을 통해 상기 세라믹 시트를 진공흡착하도록 하는 것이 바람직하다.
마지막으로, 상기 적층된 세라믹 시트를 압축하고, 가소 및 소성시킨다.
상기와 같은 방법으로 제조된 MLCC와 큰 진공홀을 갖는 종래의 적층장치를 이용하여 제조된 MLCC의 불량율을 비교한 결과는 아래 [표 1]과 같다. 이때, 적층장치 외에 칩 크기 및 압력 등의 조건은 동일하게 적용시켰다.
[표 1]
[표 1] 및 도 10을 참조하면, 종래의 적층장치(100)를 이용한 MLCC(4)는 진 공홀(101)에 의한 세라믹 시트 손상 등의 불량율이 12/500 이었다. 그리고 본 발명에 의한 적층장치(10)를 이용한 MLCC(4)는 불량이 전혀 발생되지 않았다. 본 발명은 슬릿(32)을 통해 세라믹 시트를 진공흡착하여 적층함으로써 세라믹 시트의 깨짐현상 등의 시트 손상이 종래에 비해 크게 감소됨을 알 수 있었다.
이상은 본 발명에 대하여 실시예를 통하여 상세히 설명한 것으로, 이는 예시이며 본 발명을 이에 한정하는 것은 아니다.
본 발명에 의한 MLCC 적층장치는 미세한 슬릿을 갖는 블럭 층을 구비하여, 상기 슬릿을 통해 유출된 진공압으로 시트를 진공흡착함으로써 시트 손상과 전극 휨 현상을 방지할 수 있는 효과가 있다.
또한 본 발명에 의하면 시트 손상과 전극 휨 현상을 방지함으로써 MLCC의 박막화 및 고적층화에 따라 그 빈도가 높아지는 불량율을 감소시키고 제품의 신뢰성을 크게 향상시킬 수 있는 효과가 있다.
Claims (5)
- 다수개의 진공홀 및 상기 진공홀과 연결되고, 소정의 깊이로 파여서 상기 진공홀의 진공압이 전면에 고루 전달될 수 있도록 형성된 에어덕트를 구비하는 베이스 플레이트; 및상기 베이스 플레이트상에 그 전면을 채우도록 장착된 다수개의 블럭 플레이트로 이루어지고, 인접하게 장착된 상기 블록 플레이트 사이에 소정 간격의 슬릿들이 형성된 블럭 플레이트층; 을 포함하고,상기 진공홀의 진공압은 상기 에어덕트를 통해 베이스 플레이트의 전면으로 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 세라믹 시트를 진공흡착하도록 하는 적층 세라믹 캐패시터 적층장치.
- 제 1항에 있어서,상기 베이스 플레이트와 상기 블럭 플레이트층들은, 상기 베이스 플레이트 상에 형성된 다수개의 홀과 이에 대응하도록 상기 블럭 플레이트층의 저면에 형성된 다수개의 홀을 통해 나사 결합되어 고정되는 것을 특징으로 하는 적층세라믹 캐패시터 적층장치.
- 제 1항에 있어서,상기 블럭 플레이트는 가로방향으로 긴 직사각형으로 형성되고, 그 측면에 소정의 간격 및 소정의 깊이의 홈이 형성된 것을 특징으로 하는 적층세라믹 캐패시터 적층장치.
- 합성수지 필름에 슬러리로 캐스팅하여 세라믹 시트를 형성하는 제 1 단계;상기 세라믹 시트 위에 다수의 내부 전극을 인쇄하는 제 2 단계;상기 내부 전극이 인쇄된 세라믹 시트로부터 상기 합성수지 필름을 제거하고, 상기 내부 전극이 인쇄된 세라믹 시트를, 베이스 플레이트상에 인접하게 장착된 블럭 플레이트 사이로 소정 간격의 슬릿들이 형성된 블럭 플레이트층을 구비하는 적층장치를 이용하여, 상기 다수의 슬릿을 통해 진공흡착하여 적어도 둘 이상의 상기 세라믹 시트를 수직으로 적층하는 제 3 단계; 및상기 적층된 세라믹 시트를 압축하고, 가소 및 소성시키는 제 4 단계;를 포함하는 적층 세라믹 캐패시터 제조 방법.
- 제 4항에 있어서,제 3단계는 상기 베이스 플레이트에 형성된 다수개의 진공홀의 진공압이 상기 진공홀과 연결된 에어덕트를 통해 상기 베이스 플레이트 전면으로 전달되고, 상 기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 상기 세라믹 시트를 진공흡착하도록 하는 것을 특징으로 하는 적층세라믹 캐패시터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021885A KR100616539B1 (ko) | 2004-03-31 | 2004-03-31 | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040021885A KR100616539B1 (ko) | 2004-03-31 | 2004-03-31 | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050096494A KR20050096494A (ko) | 2005-10-06 |
| KR100616539B1 true KR100616539B1 (ko) | 2006-08-30 |
Family
ID=37276560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040021885A KR100616539B1 (ko) | 2004-03-31 | 2004-03-31 | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100616539B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010080772A (ko) * | 1999-10-18 | 2001-08-22 | 모리시타 요이찌 | 적층체의 제조 방법과 적층체 가압 장치 |
| KR20010088720A (ko) * | 2001-08-25 | 2001-09-28 | - | 칩 콘덴서 자동 이송공급장치 |
| KR20020023168A (ko) * | 2001-11-12 | 2002-03-28 | 한영환 | 치자열매 추출물을 이용한 미백 조성물 |
| KR100366889B1 (ko) * | 2000-12-14 | 2003-01-09 | 주식회사 테피코 | 세라믹 그린 시트의 절단장치 |
-
2004
- 2004-03-31 KR KR1020040021885A patent/KR100616539B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010080772A (ko) * | 1999-10-18 | 2001-08-22 | 모리시타 요이찌 | 적층체의 제조 방법과 적층체 가압 장치 |
| KR100366889B1 (ko) * | 2000-12-14 | 2003-01-09 | 주식회사 테피코 | 세라믹 그린 시트의 절단장치 |
| KR20010088720A (ko) * | 2001-08-25 | 2001-09-28 | - | 칩 콘덴서 자동 이송공급장치 |
| KR20020023168A (ko) * | 2001-11-12 | 2002-03-28 | 한영환 | 치자열매 추출물을 이용한 미백 조성물 |
Non-Patent Citations (4)
| Title |
|---|
| 1003668890000 |
| 1020010080772 |
| 1020010088720 |
| 2002231680000 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050096494A (ko) | 2005-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11694848B2 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having thereon multilayered ceramic capacitor, packing unit for multilayered ceramic capacitor | |
| US9373446B2 (en) | Multilayer ceramic electronic part, board having the same mounted thereon, and manufacturing method thereof | |
| US9048026B2 (en) | Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor mounted thereon, and packing unit for multilayered ceramic capacitor | |
| KR102078012B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US20160163462A1 (en) | Multilayer ceramic capacitor and mounting board for multilayer ceramic capacitor | |
| US9288906B2 (en) | Mounting circuit board of multilayer ceramic capacitor | |
| US9449759B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
| JP2015173292A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| US7799409B2 (en) | Ceramic green sheet structure and method for manufacturing laminated ceramic electronic component | |
| KR101444616B1 (ko) | 적층 세라믹 커패시터, 그 제조 방법 및 적층 세라믹 커패시터용 압착 플레이트 | |
| KR20140012577A (ko) | 적층 칩 전자부품, 그 실장 기판 및 포장체 | |
| US9257234B2 (en) | Multilayer ceramic capacitor and board having the same mounted thereon | |
| KR100616539B1 (ko) | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 | |
| US20180330884A1 (en) | Multilayer ceramic capacitor and board having the same | |
| KR100558448B1 (ko) | 적층 세라믹 캐패시터 제조방법 | |
| US10964483B2 (en) | Capacitor component and method for manufacturing the same | |
| KR101462747B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
| JP4150246B2 (ja) | セラミック積層体の製法 | |
| JP2004186343A (ja) | セラミック積層体及びその製法 | |
| JP2004186342A (ja) | セラミック積層体及びその製法 | |
| KR20050038440A (ko) | 적층형 세라믹 콘덴서 압착장치 및 그를 사용하는 압착방법 | |
| JP4150247B2 (ja) | セラミック積層体の製法 | |
| KR20120055246A (ko) | 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 | |
| KR20050096298A (ko) | 고용량 ｍｌｃｃ의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |