KR20120055246A - 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 - Google Patents
적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 Download PDFInfo
- Publication number
- KR20120055246A KR20120055246A KR1020100116869A KR20100116869A KR20120055246A KR 20120055246 A KR20120055246 A KR 20120055246A KR 1020100116869 A KR1020100116869 A KR 1020100116869A KR 20100116869 A KR20100116869 A KR 20100116869A KR 20120055246 A KR20120055246 A KR 20120055246A
- Authority
- KR
- South Korea
- Prior art keywords
- pressing plate
- laminate
- manufacturing
- plate
- ceramic capacitor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 36
- 230000006835 compression Effects 0.000 claims abstract description 14
- 238000007906 compression Methods 0.000 claims abstract description 14
- 238000003825 pressing Methods 0.000 claims description 97
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 abstract description 26
- 238000010030 laminating Methods 0.000 abstract description 4
- 238000002788 crimping Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 229920002799 BoPET Polymers 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/14—Protection against electric or thermal overload
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 제 1 및 제 2 압착 플레이트를 사용하여 압착공정시 세라믹 시트 적층체에서 발생하는 열변형을 최소화하여 칩불량의 발생을 저감할 수 있는 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법을 제공한다.
Description
본 발명은 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것으로서, 더욱 상세하게는 세라믹 시트 적층체의 압착공정시 사용되는 압착 플레이트 표면에 홈을 형성하여 압착공정시 발생하는 세라믹 시트 적층체의 열변형을 최소화하는 것이 가능한 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것이다.
일반적으로 적층세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC)는 전기를 일시적으로 비축할 수 있는 부품으로서 교류는 통과하고 직류는 통과하지 못하는 특성을 이용하여 이동통신기기, 디지털 AV기기, 컴퓨터 등의 전자기기에서 DC-blocking, By-passing, 커플링 등의 다양한 용도로 사용되는 전자부품이다.
이와 같은 MLCC는 니켈 페이스트(phaste)를 통해 내부전극으로 사용되는 전극패턴이 인쇄된 박막의 유전체 시트(세라믹 시트)를 수십장 내지 수백장 적층한 다음, 압착하여 고온에서 소결시키고, 외부전극을 도포한 후 소부시켜 단자전극부를 형성하고 이를 도금함으로써 제조된다.
여기서, 상기 압착공정은 알루미늄으로 이루어진 베이스 플레이트 상에 세라믹 시트 적층체를 배치하고 다시 그 위에 압착 플레이트를 적층하여 이를 소정의 온도 및 압력을 가하는 방식으로 수행하였다.
그러나, 상기 세라믹 시트 적층체는 세라믹 시트에 니켈 등의 금속전극이 인쇄되어 적층된 형태로서 이방성(anisotropic)의 특성을 가지고 있으며, 이러한 이방성은 등방성(isotropic) 재료와 달리, 재료의 물성이 방향성을 가진다는 특징이 있다.
따라서, 상기 세라믹 시트 적층체의 경우 x축 및 y축 방향으로 서로 다른 열적, 기계적인 물성을 보이게 되며, 이러한 물성으로 인하여 고온, 고압의 조건하에서 이루어지는 압착공정은 상기 세라믹 시트 적층체의 변형을 발생시키는 근본적인 원인으로 작용하게 된다.
특히, 적층체가 배치되는 표면이 평편한 종래기술의 압착 플레이트를 사용하여 압착공정을 진행하는 경우, 도전성 전극패턴이 인쇄되지 않는 세라믹 시트만이 존재하는 영역인 마진(Margin)부와 도전성 전극패턴이 인쇄된 영역인 액티브(Active)부의 단차로 인하여 마진부 영역의 세라믹 시트 층간의 압착이 완전히 이루어지지 않아 세라믹 시트 사이에 박리(Delamination)현상이 발생하고, 이로 인하여 소결 후 마진부 영역의 세라믹 시트가 깨지는 현상이 발생한다.
이러한 세라믹 시트 적층체의 변형은 절단공정시 각 칩(chip)의 절단 마진부에 대한 규격을 만족시키지 못하게 되어 제품불량을 유발시키는 원인 중의 하나가 되며, 이에 대한 개선을 통해 불량률을 저감하는 것이 요구되고 있다.
따라서, 본 발명은 상술한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 압착공정시 세라믹 시트 적층체에 미치는 열변형을 최소화하여 제품의 불량률을 저감할 수 있는 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예를 따르면, 세라믹 재질의 시트가 복수개 적층된 적층체를 압착하는 공정 과정에서 사용되는 압착 플레이트에 있어서, 상기 적층체의 상부에 적층되는 제 1 압착 플레이트의 하부 표면 및 상기 적층체의 하부에 적층되는 제 2 압착 플레이트의 상부 표면에 복수의 홈들이 형성되어 구성되는 적층 세라믹 커패시터 제조용 압착 플레이트를 제공한다.
또한, 상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트 상부 표면에 형성되는 복수의 홈들이 격자형상으로 배열되어 있는 것을 특징으로 하는 적층 세라믹 커패시터 제조용 압착 플레이트를 제공한다.
또한, 상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈의 깊이가 5um 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트를 제공한다.
또한, 상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈의 너비가 10um 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트를 제공한다.
또한, 상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈과 인접하는 홈 사이의 간격이 1mm 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트를 제공한다.
상기 목적을 달성하기 위하여, 본 발명의 다른 일 실시예에 따르면, (a)도전성 전극패턴이 인쇄된 세라믹 재질의 시트를 복수개 적층하여 적층체를 형성하는 단계; (b)상기 적층체를 상기 제 1 압착 플레이트 및 제 2 압착 플레이트 사이에 배치하는 단계; 및 (c)상기 제 1 압착 플레이트 및 제 2 압착 플레이트를 통해 상기 적층체를 압착하는 단계;를 포함하는 적층세라믹 커패시터의 제조방법을 제공한다.
또한, 상기 (b)단계와 (c)단계 사이에, 상기 제 1 압착 플레이트 또는 제 2 압착 플레이트 위에 추가로 적층체를 배치하고 상기 추가로 배치한 적층체 위에 상기 제 1 압착 플레이트 또는 및 제 2 압착 플레이트를 적층하는 단계;를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법을 제공한다.
또한, 상기 (c)단계 이후, 상기 적층체로부터 상기 적층 세라믹 커패시터 제조용 압착 플레이트를 분리한 후 표면을 연마하는 단계;를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법을 제공한다.
본 발명에 따르면, 압착공정시 액티브부와 마진부의 단차로 인하여 발생하는 세라믹 시트 적층체의 열변형을 최소화하여 제품의 불량률을 저감하고, 적층 세라믹 커패시터의 신뢰성을 향상시킬 수 있다.
도 1은 적층 세라믹 커패시터의 제조 과정중 압착공정을 나타낸 도면.
도 2는 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 나타내는 사시도 및 단면도.
도 3은 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 이용하여 적층 세라믹 커패시터를 제조하는 순서를 나타낸 흐름도.
도 2는 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 나타내는 사시도 및 단면도.
도 3은 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 이용하여 적층 세라믹 커패시터를 제조하는 순서를 나타낸 흐름도.
이하, 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 구체적인 사항을 도면을 참조하여 설명한다. 그러나, 본 발명의 범위가 이하 설명하는 실시예로 한정되는 것은 아니며, 이 밖에도 여러 가지 다른 형태로 변형될 수 아니다. 그리고, 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이므로, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 적층 세라믹 커패시터의 제조 과정중 압착공정을 나타낸 도면이고, 도 2는 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 나타내는 사시도 및 단면도이다.
적층 세라믹 커패시터는, 도 1에 도시된 바와 같이, 도전성 전극 패턴이 인쇄된 세라믹 시트를 여러층 적층한 적층체(10)의 상부 및 하부에 압착 플레이트(21,22)를 적층한 다음, 100MPa의 압력을 가압함으로써 제조된다.
여기서, 압착공정에 사용되는 상기 압착 플레이트(21,22)의 경우, 종래에는 평편한 표면을 가지는 압착 플레이트를 사용하였으나, 본 발명에서는 도 2(a)에 도시된 바와 같이, 적층체가 배치되는 표면에 홈이 형성되어 있는 것을 특징으로 한다.
즉, 상기 적층체(10)의 상부에 적층되는 제 1 압착 플레이트(21)의 경우, 그 하부 표면에 복수의 홈들(31)이 형성되어 있고, 상기 적층체(10)의 하부에 적층되는 제 2 압착 플레이트(22)의 경우 그 상부 표면에 복수의 홈들(31)이 형성되어 있다.
이와 같이, 상기 적층체(10)가 배치되는 압착 플레이트의 표면에 복수의 홈들(31)이 형성되어 있는 경우, 압착공정시 가해지는 압력하중(Load)이 액티브(Active) 영역뿐만 아니라 마진(Margin) 영역에도 고르게 분산되어, 종래기술에 따른 표면이 평편한 압착 플레이트를 사용하여 압착공정을 진행하는 것에 비해, 액티브(Active) 영역과 마진(Margin) 영역의 단차로 인하여 발생하는 세라믹 시트 사이의 박리(Delamintion) 현상이나 마진 영역에서 기포(Pore)가 발생하는 현상을 방지할 수 있다.
또한, 적층체가 배치되는 압착 플레이트의 표면에 복수의 홈들(31)이 형성되어 있는 경우, 복수의 홈들(31)에 의해 표면 마찰력이 높아져 상기 적층체(10)를 안정적으로 고정시켜 주고, 이에 따라, 압착공정시 적층체의 이방성으로 인하여 적층체의 상하가 비틀리는 현상을 방지할 수 있다.
또한, 종래기술에 따른 표면이 평편한 압착 플레이트를 사용하여 압착공정을 진행하는 경우, 상기 압착공정은 고온, 고압상태에서 진행되므로 향후 압착 플레이트를 적층체로부터 분리하는 과정에서 적층체를 이루는 세라믹 시트의 일부가 상기 압착 플레이트에 들러붙어 찢겨져 나가는 현상을 발생할 수 있으나, 상기 적층체가 배치되는 압착 플레이트의 표면에 복수의 홈들(31)이 형성되어 있는 경우, 복수의 홈들(31)에 의해 상기 적층체와 압착 플레이트 사이의 부착력이 줄어들어 상기 적층체와 압착 플레이트를 용이하게 분리할 수 있다.
상술한 본 발명에 따른 효과가 더욱 발휘될 수 있도록, 상기 제 1 압착 플레이트(21)의 하부 표면 및 제 2 압착 플레이트(22)의 상부 표면에 형성되는 복수의 홈들(31)의 배열은 여러 가지로 형성될 수 있으나, 격자형상의 배열을 가지도록 형성하는 것이 바람직하다.
이제, 복수의 홈들(31)이 형성되어 있는 적층 세라믹 커패시터 제조용 압착 플레이트에 관해 좀 더 구체적으로 살펴보기로 한다.
도 2(b)는 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 나타내는 단면도로써, 도 2(b)에 도시된 바와 같이, 상기 제 1 압착 플레이트(21)의 하부 표면 및 제 2 압착 플레이트(22)의 상부 표면에 형성되는 홈의 깊이(H)는 5um이상이 되도록 형성하는 것이 바람직하며, 홈의 너비(D1)는 10um이상이 되도록 형성하는 것이 바람직하다.
상기 홈의 깊이가 5um미만이 되거나, 홈의 너비(D1)가 10um미만이 되는 경우 압착공정시 가해지는 압력하중(Load)이 액티브(Active) 영역과 마진(Margin) 영역에 고르게 분산되지 못하여 본 발명에 따른 효과가 발휘되기 어렵다.
또한, 더욱 바람직하게는, 상기 제 1 압착 플레이트(21)의 하부 표면 및 제 2 압착 플레이트(22)의 상부 표면에 형성되는 홈과 홈 사이의 간격(D2)이 1mm이상이 되도록 형성하는 것이 바람직하다.
홈과 홈 사이의 간격(D2)이 너무 좁아 1mm미만이 되는 경우, 압력하중이 마진(Margin) 영역으로 전달되지 못하는 현상이 발생할 수 있다.
이제, 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 이용하여 적층 세라믹 커패시터를 제조하는 방법에 대해 살펴보기로 한다.
도 3은 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 사용하여 적층 세라믹 커패시터를 제조하는 순서를 나타낸 흐름도로써, 먼저, 도 3a와 같이, 유리분말과 무기물 필러(filler)가 혼합된 혼합분말에 유기용매 및 바인더와 가소제 등을 혼합하고, 닥터 블레이드(doctor blade)법 등으로 테이프 성형한 후 소정의 크기로 재단하여 세라믹 시트(1)를 성형한다.
여기서, 유리분말은 10~55wt% CaO, 45~70wt% SiO2, 0~30wt% Al2O3, 10wt% 이내의 불순물로 구성되며, 무기물 필러로는 석영, 지르코니아(zirconia), 알루미나(alumina) 등을 들 수 있다.
다음으로, 상기 세라믹 시트(1) 상에는 전극패턴(2)이 구비될 수 있도록 스크린 인쇄방식 등을 통해 도전성 전극패턴(2)을 인쇄한 후, 제품을 형성하는데 필요한 수만큼 여러층으로 적층하여 적층체(10)를 형성한다.
그 다음, 도 3b에 도시된 바와 같이, 상기 적층체(10)의 상부에 제 1 압착 플레이트(21)를 적층하고, 상기 적층체(10)의 하부에 제 2 압착 플레이트(22)를 적층하여 상기 적층체(10)를 구속한다.
여기서, 향후 압착공정 후 상기 적층체(10)와 제 1 압착 플레이트(21), 또는 상기 적층체(10)와 제 2 압착 플레이트(22)의 분리를 용이하도록 하기 위하여, 상기 적층체(10)와 제 1 압착 플레이트(21) 또는, 상기 적층체(10)와 상기 제 2 압착 플레이트(22) 사이에 실리콘(silicon)이 코팅된 PET 필름(11)을 적층하는 것이 바람직하다.
본 발명의 바람직한 실시예에서는 제 1 압착 플레이트(21)와 제 2 압착 플레이트(22) 사이에 하나의 적층체(10)가 배치되는 것에 관하여 도시하고 있으나, 반드시 이에 한하지 않고 복수개의 적층체가 배치될 수 있다.
이와 같은 경우, 상기 제 1 압착 플레이트(21) 또는 제 2 압착 플레이트(22) 위에 추가로 적어도 하나의 적층체를 배치하고, 상기 추가로 배치된 적층체 위에 상기 제 1 압착 플레이트(21) 또는 제 2 압착 플레이트(22)를 적층하여 상기 추가로 배치된 적층체를 구속할 수 있다.
그 다음, 제 1 압착 플레이트(21)와 제 2 압착 플레이트(22)에 의해 구속된 상기 적층체(10)를 비닐백(미도시)에 넣어 진공포장을 한 후 밀봉을 하여 압착공정을 준비한다.
본 압착공정은 85℃ 조건에서 정수압을 가할 수 있는 장비(미도시) 내에 상기와 같이 진공포장을 한 적층체를 배치하고 1시간 내지 2시간 정도 100MPa의 압력을 가하여 가압 성형한다.
압착공정이 완료된 후에는 상기 적층체(10)로부터 상기 제 1 압착 플레이트(21) 및 제 2 압착 플레이트(22)를 분리한 다음, 상기 적층체(10)의 표면을 연마하여 평편하게 하고 이후, 절단공정을 통해 절단선(cutting line)을 따라 상기 적층체(10)를 절단하여 적층 세라믹 커패시터를 제조한다.
이와 같이, 본 발명에 따른 적층 세라믹 커패시터 제조용 압착 플레이트를 이용하여 상기 적층체의 압착공정을 진행하는 경우, 압착공정시 가해지는 압력하중(Load)이 액티브(Active) 영역뿐만 아니라 마진(Margin) 영역에도 고르게 분산되어, 액티브(Active) 영역과 마진(Margin) 영역의 단차로 인하여 발생하는 세라믹 시트 사이의 박리(Delamintion) 현상을 방지할 수 있으며, 복수의 홈들(31)에 의해 압착 플레이트의 표면 마찰력이 높아지게 됨에 따라 상기 적층체(10)를 안정적으로 고정시켜 주어 압착공정시 적층체의 이방성으로 인하여 적층체의 상하가 비틀리는 현상을 방지할 수 있다.
그리고, 압착공정 후 적층체로부터 압착 플레이트를 분리하는 과정에서, 복수의 홈들(31)에 의해 상기 적층체와 압착 플레이트 사이의 부착력이 줄어들어 압착 플레이트를 상기 적층체로부터 용이하게 분리할 수 있게 된다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
1 : 세라믹 시트
2 : 도전성 전극패턴
10 : 세라믹 시트 적층체
11 : PET필름
21 : 제 1 압착 플레이트
22 : 제 2 압착 플레이트
31 : 복수의 홈들
2 : 도전성 전극패턴
10 : 세라믹 시트 적층체
11 : PET필름
21 : 제 1 압착 플레이트
22 : 제 2 압착 플레이트
31 : 복수의 홈들
Claims (8)
- 세라믹 재질의 시트가 복수개 적층된 적층체를 압착하는 공정 과정에서 사용되는 압착 플레이트에 있어서,
상기 적층체의 상부에 적층되는 제 1 압착 플레이트의 하부 표면 및 상기 적층체의 하부에 적층되는 제 2 압착 플레이트의 상부 표면에 복수의 홈들이 형성되어 구성되는 적층 세라믹 커패시터 제조용 압착 플레이트.
- 제 1 항에 있어서,
상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트 상부 표면에 형성되는 복수의 홈들이 격자형상으로 배열되어 있는 것을 특징으로 하는 적층 세라믹 커패시터 제조용 압착 플레이트.
- 제 1 항에 있어서,
상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈의 깊이가 5um 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트.
- 제 1 항에 있어서,
상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈의 너비가 10um 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트.
- 제 1 항에 있어서,
상기 제 1 압착 플레이트의 하부 표면 및 제 2 압착 플레이트의 상부 표면에 형성되는 홈과 인접하는 홈 사이의 간격이 1mm 이상이 되는 것을 특징으로 하는 세라믹 커패시터 제조용 압착 플레이트.
- (a)도전성 전극패턴이 인쇄된 세라믹 재질의 시트를 복수개 적층하여 적층체를 형성하는 단계;
(b)상기 적층체를 상기 제 1 압착 플레이트 및 제 2 압착 플레이트 사이에 배치하는 단계; 및
(c)상기 제 1 압착 플레이트 및 제 2 압착 플레이트를 통해 상기 적층체를 압착하는 단계;
를 포함하는 적층세라믹 커패시터의 제조방법.
- 제 6 항에 있어서,
상기 (b)단계와 (c)단계 사이에, 상기 제 1 압착 플레이트 또는 제 2 압착 플레이트 위에 추가로 적층체를 배치하고 상기 추가로 배치한 적층체 위에 상기 제 1 압착 플레이트 또는 및 제 2 압착 플레이트를 적층하는 단계;
를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
- 제 6 항 또는 제 7 항에 있어서,
상기 (c)단계 이후, 상기 적층체로부터 상기 적층 세라믹 커패시터 제조용 압착 플레이트를 분리한 후 표면을 연마하는 단계;를 더 포함하는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100116869A KR20120055246A (ko) | 2010-11-23 | 2010-11-23 | 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100116869A KR20120055246A (ko) | 2010-11-23 | 2010-11-23 | 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120055246A true KR20120055246A (ko) | 2012-05-31 |
Family
ID=46270850
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100116869A KR20120055246A (ko) | 2010-11-23 | 2010-11-23 | 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120055246A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140103704A (ko) * | 2013-02-19 | 2014-08-27 | 삼성전기주식회사 | 세라믹 적층체 압착장치 |
-
2010
- 2010-11-23 KR KR1020100116869A patent/KR20120055246A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140103704A (ko) * | 2013-02-19 | 2014-08-27 | 삼성전기주식회사 | 세라믹 적층체 압착장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015173292A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR101922866B1 (ko) | 적층 세라믹 전자 부품 및 그 제조 방법 | |
| KR20110065625A (ko) | 적층 세라믹 커패시터 | |
| KR101771724B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| KR102538895B1 (ko) | 적층 세라믹 전자부품의 제조방법 및 적층 세라믹 전자부품 | |
| KR20140003001A (ko) | 적층 세라믹 전자부품 | |
| KR101070095B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
| CN114724850A (zh) | 多层电子组件和制造多层电子组件的方法 | |
| KR102145310B1 (ko) | 커패시터 부품 및 그 제조 방법 | |
| JP2018113300A (ja) | 積層電子部品の製造方法 | |
| JP2004356333A (ja) | 積層型電子部品およびその製法 | |
| US10964483B2 (en) | Capacitor component and method for manufacturing the same | |
| KR20120064963A (ko) | 내부전극용 도전성 페이스트 조성물, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품 | |
| KR20120055246A (ko) | 적층 세라믹 커패시터 제조용 압착 플레이트 및 이를 이용한 적층 세라믹 커패시터의 제조방법 | |
| KR100558448B1 (ko) | 적층 세라믹 캐패시터 제조방법 | |
| KR20220096546A (ko) | 적층형 전자 부품 | |
| KR101462747B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
| JP2005303029A (ja) | 積層セラミック電子部品の製造方法 | |
| JP4905900B2 (ja) | 積層セラミックキャパシタの製造方法 | |
| KR101018261B1 (ko) | 적층 세라믹 전자 부품 제조 방법 | |
| JP2004095687A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR100616539B1 (ko) | 적층 세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법 | |
| KR20150134898A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2003078061A (ja) | コンデンサ内蔵配線基板 | |
| JP2006351821A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| WITB | Written withdrawal of application |