WO2006035644A1 - 電子回路試験装置 - Google Patents

電子回路試験装置 Download PDF

Info

Publication number
WO2006035644A1
WO2006035644A1 PCT/JP2005/017364 JP2005017364W WO2006035644A1 WO 2006035644 A1 WO2006035644 A1 WO 2006035644A1 JP 2005017364 W JP2005017364 W JP 2005017364W WO 2006035644 A1 WO2006035644 A1 WO 2006035644A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic circuit
lsi
coil
probe
testing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/017364
Other languages
English (en)
French (fr)
Inventor
Tadahiro Kuroda
Daisuke Mizoguchi
Noriyuki Miura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to US11/664,262 priority Critical patent/US8648614B2/en
Publication of WO2006035644A1 publication Critical patent/WO2006035644A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT

Definitions

  • the present invention relates to an electronic circuit test apparatus suitable for testing an electronic circuit in which communication between substrates such as an IC (Integrated Circuit) bare chip and a PCB (printed circuit board) is performed by inductive coupling.
  • substrates such as an IC (Integrated Circuit) bare chip and a PCB (printed circuit board) is performed by inductive coupling.
  • the present inventors have implemented a system-in-package in which a plurality of bare chips are encapsulated in one LSI (Large Scale Integration) package by a method in which chips are three-dimensionally mounted and electrically connected by inductive coupling between the chips. Proposed to realize (SiP) (see Patent Document 1).
  • LSI Large Scale Integration
  • FIG. 3 is a diagram showing the configuration of the electronic circuit of the prior invention.
  • This electronic circuit comprises first to third LSI chips 31a to 31c.
  • LSI chips are stacked in three layers to form a bus that spans three chips. In other words, one communication channel that can communicate with each other between three parties (three LSI chips) is configured.
  • the first to third LSI chips 31a to 31c are stacked vertically, and the chips are fixed to each other with an adhesive.
  • first to third transmission coils 33a to 33c used for transmission are formed by wiring, respectively, and first to third reception coils 35a to 35a used for reception are respectively formed.
  • 35c is formed by wiring.
  • These three pairs of transmitting and receiving coils 33 and 35 are arranged on the first to third LSI chips 31a to 31c so that the centers of the openings coincide with each other. As a result, the three pairs of transmitting and receiving coils 33 and 35 form inductive coupling, and communication is possible.
  • the first to third transmission coils 33a to 33c are respectively connected to the first to third transmission circuits 32a to 32c, and the first to third reception coils 35a to 35c are respectively connected to the first to third reception circuits 34a to 34c. 34c is connected.
  • the transmission / reception coils 33 and 35 are mounted as three or more turns in a three-dimensional manner within the area allowed for communication using multilayer wiring of process technology.
  • the transmission / reception coils 33 and 35 have an optimal shape for communication, and it is necessary to have an optimal number of windings, openings, and line widths. Generally, the transmitter coil 33 is more than the receiver coil 35 / J.
  • Patent Document 1 Japanese Patent Application 2004-037242
  • test signal is supplied to a chip pad (input pad and Z or test pad) and the chip pad (output pad) is output.
  • Z or the test pad) signal (voltage value and Z or current value).
  • test pad In addition to the input pad and the output pad, the test pad must be provided as an electronic circuit to be tested. With a multi-function IC or the like, many types of outputs can be output from many types. However, there is a restriction on the design of the electronic circuit because it is necessary to provide a test pad.
  • the present invention is particularly suitable for testing an electronic circuit that performs inter-substrate communication by inductive coupling, and can test an electronic circuit without using a test pad. It is an object of the present invention to provide an electronic circuit test apparatus that can be used.
  • the electronic circuit test apparatus of the present invention includes a probe having a coil for transmitting and receiving signals.
  • the probe is movable in two dimensions, it can be tested with a small number of probes.
  • the electronic circuit test apparatus of the present invention includes a probe having a transmission coil for transmitting a signal and a reception coil for receiving the signal.
  • the transmission coil and the reception coil are formed by wiring on one substrate, a small electronic circuit can be easily tested.
  • the transmitting coil and the corresponding receiving coil are arranged coaxially, so that a test signal is transmitted to a predetermined communication channel and the communication channel force detection signal is received. be able to.
  • an electronic circuit can be tested without contact. For this reason, it is not necessary to provide a needle in contact with the pad of the electronic circuit in the electronic circuit testing apparatus, and the life can be extended. In addition, it is not necessary to provide a test node when designing an electronic circuit, and the degree of freedom in circuit design is increased.
  • the electrostatic discharge (ESD) protection circuit required for the input / output circuit that is the probe contact part of the electronic circuit is a large transistor used in the circuit. Because of the large capacitance caused by this, it hinders the high-speed input / output circuit, whereas the present invention does not require an ESD protection circuit since it is contactlessly tested.
  • I / O operation with the probe can be performed at high speed, and it can be tested on time (slow for testing !, testing at normal operating speed, not operating).
  • inductive coupling ie, L coupling
  • L coupling itself has the characteristics of a bypass filter, which is advantageous for high-speed operation.
  • FIG. 1 is a diagram showing a configuration of an electronic circuit test apparatus according to Embodiment 1 of the present invention and a configuration of an LSI to be tested.
  • FIG. 2 is a diagram showing a configuration of an electronic circuit testing apparatus according to Embodiment 2 of the present invention and a configuration of an LSI chip to be tested.
  • FIG. 3 is a diagram showing a configuration of an electronic circuit according to the invention of the prior application.
  • FIG. 1 is a diagram showing a configuration of an electronic circuit test apparatus according to Embodiment 1 of the present invention and a configuration of an LSI to be tested.
  • the electronic circuit test apparatus of the first embodiment tests a completed LSI.
  • This electronic circuit test apparatus comprises a tester 11, notches 12 and 13, TxZR ⁇ switch 14, and probe 15.
  • the tester 11 creates a test signal, supplies the test signal to the probe 15 via the buffer 12, receives the signal detected by the probe 15 via the buffer 13, and determines the pass / fail of the electronic circuit.
  • Buffers 12 and 13 are amplifiers for amplifying signals.
  • the TxZ Rx ⁇ switch 14 is a switch for switching the signal flow between transmission and reception.
  • connect probe 15 to buffer 12 When transmitting, connect probe 15 to buffer 12, disconnect from buffer 13, and short-circuit the input of notch 13.
  • connect probe 15 to buffer 13 When receiving, connect probe 15 to buffer 13, disconnect from notch 12, and open the output of notch 12.
  • the probe 15 also has a coil force.
  • the magnetic field lines in the vertical direction are radiated, inductively coupled with the coil in the LSI, and the test signal is supplied to the LSI. To detect the signal from the LSI.
  • the LSI to be tested has LSI chips 20a and 20b stacked in two layers in this embodiment.
  • the LSI chip 20a includes a first transmission coil 21a connected to the first transmission circuit 22a and a first reception coil 23a connected to the first reception circuit 24a.
  • the LSI chip 20b includes a second transmission coil 21b connected to the second transmission circuit 22b and a second reception coil 23b connected to the second reception circuit 24b.
  • the first and second transmission coils 21a and 21b, and the first and second reception coils 23a and 23b constitute one communication channel.
  • the second transmission circuit 22b and the second reception circuit 24b are connected via a pad 25b to a lead 26 that receives the transmission data Txdata and the clock Clk and transmits the reception data Rxdata.
  • the 1S LSI chips 20a and 20b (not shown) are provided with electronic circuits for various uses that receive the transmission data Txdata and the clock Clk and transmit the reception data Rxdata. Also, a plurality of such transmission / reception coil sets can be provided to form a plurality of communication channels, and the number of stacked chips can be three or more. If the LSI has multiple communication channels based on inductive coupling, multiple probes 15 may be provided and placed at corresponding positions, or one probe 15 may be moved two-dimensionally on the horizontal plane to move to each position.
  • the LSI may be moved.
  • the power supply and clock supply to the LSI during testing can also be performed by inductive coupling, but if some direct connections are allowed, the power supply via lead 26 (the lead for the power supply is Show me! / ⁇ , and let's supply the clock, too.
  • the probe 15 When actually performing a test, the probe 15 is intervened in a communication channel based on inductive coupling between stacks, a test signal is transmitted from the probe 15, and the probe 15 detects the signal to determine whether the LSI passes or fails. Judge and decide. When a plurality of probes 15 are provided, a signal when one probe 15 sends a test signal may be detected by another probe 15.
  • the LSI can be tested with little or no direct contact with the LSI to be tested.
  • FIG. 2 is a diagram showing a configuration of an electronic circuit test apparatus according to Embodiment 2 of the present invention and a configuration of an LSI chip to be tested.
  • the electronic circuit test apparatus according to the second embodiment tests an LSI chip, and may be one that is still on the wafer and before each LSI chip is cut, or after the cut.
  • This electronic circuit test apparatus includes a tester 11, notfers 12, 13, a TxZR switch 14, leads 27, and an LSI chip 20a.
  • the electronic circuit test apparatus according to the second embodiment uses the LSI chip 20a in which the first transmitting / receiving coils 21a and 23a are arranged as the probe at a position corresponding to the position of the communication channel of the LSI chip 20b to be tested.
  • the configuration of the tester 11, the buffers 12, 13, the Tx / Rx ⁇ switch 14, the transmission / reception coils 21a, 21b, 23a, 23b, and the transmission / reception circuits 22a, 22b, 24a, 24b is the same as that of the first embodiment.
  • a lead 27 is connected to the nod 25a to supply a test signal to the LSI chip 20a as a probe and receive a detection signal.
  • the power that can be supplied to the LSI chip 20b and the clock by the inductive coupling at the time of the test can be performed by inductive coupling.
  • the pad of the figure is ⁇ ⁇ ), and let's supply the clock.
  • the LSI chip can be tested with almost no direct contact with the LSI chip to be tested.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　誘導性結合によって基板間通信を行う電子回路を試験するのに好適で、テスト用のパッドを使わなくても電子回路を試験することができる電子回路試験装置を提供することを課題として、第１、第２送信コイル２１ａ、２１ｂ、及び第１、第２受信コイル２３ａ、２３ｂによる誘導性結合で構成される通信チャネルにプローブ１５を介入させて、テスタ１１、バッファ１２、１３、及びＴx／Ｒxスイッチ１４によってＬＳＩを試験する。これにより、電子回路試験装置に電子回路のパッドやリードと接触する針を設ける必要がなくなり寿命を長くすることができる。  

Description

明 細 書
電子回路試験装置
技術分野
[0001] 本発明は、 IC (Integrated Circuit)ベアチップや PCB (プリント基板）などの基板間 の通信を誘導性結合により行う電子回路の試験に好適な電子回路試験装置に関す る。
背景技術
[0002] 本発明者らは、チップを 3次元実装し、チップ間を誘導性結合により電気的に接続 する方法によって、 LSI (Large Scale Integration)の 1パッケージに複数のベアチップ を封入するシステムインパッケージ (SiP)を実現することを提案して ヽる（特許文献 1 参照)。
[0003] 図 3は、先願発明の電子回路の構成を示す図である。この電子回路は、第 1〜第 3 LSIチップ 31a〜31cから成る。 LSIチップが 3層にスタックされ、 3チップにまたがる バスを形成する例である。すなわち、 3者間（3つの LSIチップ間）で互いに通信可能 な 1つの通信チャネルを構成している。第 1〜第 3LSIチップ 31a〜31cが縦に積まれ 、各チップは接着剤で互いに固定されている。第 1〜第 3LSIチップ 31a〜31c上に は、それぞれ、送信に用いる第 1〜第 3送信コイル 33a〜33cが配線により形成され、 また、それぞれ、受信に用いる第 1〜第 3受信コイル 35a〜35cが配線により形成さ れる。これら 3ペアの送受信コイル 33、 35の開口の中心が一致するように、第 1〜第 3LSIチップ 31a〜31c上で配置されている。これにより、 3ペアの送受信コイル 33、 3 5は誘導性結合を形成し、通信が可能となる。第 1〜第 3送信コイル 33a〜33cには それぞれ第 1〜第 3送信回路 32a〜32cが接続され、第 1〜第 3受信コイル 35a〜35 cにはそれぞれ第 1〜第 3受信回路 34a〜34cが接続される。送受信コイル 33、 35は 、プロセス技術の多層配線を利用し、通信に許される面積内で、 3次元的に 1回巻き 以上のコイルとして実装される。送受信コイル 33、 35には、通信に最適な形状が存 在し、最適なまき数、開口、線幅をとる必要がある。一般的に、送信コイル 33が受信 コィノレ 35より/ J、さい。 特許文献 1：特願 2004— 037242
発明の開示
発明が解決しょうとする課題
[0004] 従来は、 ICなどの電子回路の製造過程で試験する場合に、チップのパッド (入力パ ッド及び Z又はテスト用のパッド）に試験信号を供給して、チップのパッド（出力パッド 及び Z又はテスト用のパッド)の信号 (電圧値及び Z又は電流値)を検出して 、る。こ のため電子回路を試験するには、小さなパッドに接触する針がどうしても必要となり、 多くの電子回路を試験すると、その針の先端が磨耗してしまうため、通常の電子回路 試験装置は寿命が短 、ものである。
[0005] また、試験される電子回路としても入力パッド及び出力パッド以外にテスト用のパッ ドを設けなければならず、多機能の ICなどで、多くの種類の入力から多くの種類の出 力を得ようとしても、それ以外にテスト用のパッドまでも設けなければならないから、電 子回路の設計に制約がある。
[0006] 本発明は、上記問題点に鑑み、特に誘導性結合によって基板間通信を行う電子回 路を試験するのに好適で、テスト用のパッドを使わなくても電子回路を試験することが できる電子回路試験装置を提供することを目的とする。
課題を解決するための手段
[0007] 本発明の電子回路試験装置は、信号を送信及び受信するコイルを有するプローブ を備える。
[0008] また、前記プローブは、 2次元上で移動可能であることで、少な 、プローブで試験 することができる。
[0009] また、前記プローブを複数備えることで、短時間で複雑な試験をすることができる。
[0010] また、本発明の電子回路試験装置は、信号を送信する送信コイルと、信号を受信 する受信コイルとを有するプローブを備える。
[0011] また、前記送信コイル及び受信コイルは、 1つの基板上の配線により形成されてい ることで、小さな電子回路を容易に試験することができる。
[0012] また、前記送信コイル及び対応する受信コイルは、同軸に配設されていることで、 所定の通信チャネルに試験信号送出して該通信チャネル力 検出信号を受信する ことができる。
発明の効果
[0013] 本発明によれば、無接触で電子回路を試験することができる。このため、電子回路 試験装置に電子回路のパッドと接触する針を設ける必要がなくなり寿命を長くするこ とができる。また、電子回路を設計する上でテスト用のノ^ドを設ける必要がなくなり、 回路設計の自由度が高まる。さらに、従来の接触するタイプのプローブで試験する場 合に電子回路のプローブ接触部分である入出力回路に必要になる静電放電 (ESD ： Electrostatic Discharge)保護回路は、その回路に使われる大きなトランジスタに起 因する大きな静電容量が存在するために入出力回路を高速ィ匕する妨げとなって 、た のに対して、本発明は無接触で試験するから ESD保護回路を必要としないため、プ ローブとの間の入出力動作を高速ィ匕することが可能となり、オンタイムでテストする（ 試験のための遅!、動作ではなく通常稼働時の速 、動作でテストすること)ことができ る。またさらに、誘導性結合 (すなわち、 Lカップリング）自体カ 、ィパスフィルタの特 性を持っため、高速動作に有利である。 本明細書は本願の優先権の基礎である特願 2004— 289268の明細書及び Z又 は図面に記載される内容を包含する。
図面の簡単な説明
[0014] [図 1]図 1は本発明の実施例 1による電子回路試験装置の構成及び試験する LSIの 構成を示す図である。
[図 2]図 2は本発明の実施例 2による電子回路試験装置の構成及び試験する LSIチ ップの構成を示す図である。
[図 3]図 3は先願発明の電子回路の構成を示す図である。
符号の説明
[0015] 11 テスタ
12、 13 ノ ッファ
14 TxZRスィッチ
20 LSIチップ 21 送信コイル
22 送信回路
23 受信コイル
24 受信回路
25 ノ ッド、
26、 27 リード
31 LSIチップ
32 送信回路
33 送信コイル
34 受信回路
35 受信コイル
Txdata 送信データ
Rxdata 受信データ
Clk クロック
発明を実施するための最良の形態
[0016] 以下、添付図面を参照しながら本発明を実施するための最良の形態について詳細 に説明する。
実施例 1
[0017] 図 1は、本発明の実施例 1による電子回路試験装置の構成及び試験する LSIの構 成を示す図である。本実施例 1の電子回路試験装置は、完成された LSIを試験する ものである。この電子回路試験装置は、テスタ 11、ノ ッファ 12、 13、 TxZR ^イッチ 14、及びプローブ 15から成る。テスタ 11は、テスト信号を作成してバッファ 12を介し てプローブ 15に供給し、プローブ 15で検出した信号をバッファ 13を介して受信して 電子回路の合否を決定する。バッファ 12、 13は信号を増幅する増幅器である。 TxZ Rx^イッチ 14は、信号の流れを送信の時と受信の時とで切換えるスィッチである。送 信の時、プローブ 15をバッファ 12に接続して、バッファ 13とは切り離し、ノ ッファ 13 の入力を短絡する。受信の時、プローブ 15をバッファ 13に接続して、ノ ッファ 12とは 切り離し、ノッファ 12の出力を開放する。プローブ 15は、コイル力も成り、送信の時、 上下方向の磁力線を放射し、 LSI内のコイルと誘導結合して試験信号を LSIに供給 し、受信の時、 LSI内のコイルからの上下方向の磁力線の変化に応じた起電力を発 生して、 LSIからの信号を検出する。
[0018] 試験対象である LSIは、本実施例では LSIチップ 20a、 20bが 2層にスタックされて いる。 LSIチップ 20aは、第 1送信回路 22aに接続される第 1送信コイル 21a、及び第 1受信回路 24aに接続される第 1受信コイル 23aを備える。同様に、 LSIチップ 20bは 、第 2送信回路 22bに接続される第 2送信コイル 21b、及び第 2受信回路 24bに接続 される第 2受信コイル 23bを備える。これら第 1、第 2送信コイル 21a、 21b、及び第 1、 第 2受信コイル 23a、 23bは 1つの通信チャネルを構成している。第 2送信回路 22b 及び第 2受信回路 24bはパッド 25bを介して、送信データ Txdata及びクロック Clkを受 けて、受信データ Rxdataを送出するリード 26に接続されている。図示を省略している 1S LSIチップ 20a、 20b内には、送信データ Txdata及びクロック Clkを受けて、受信 データ Rxdataを送出する各用途の電子回路が設けられている。また、このような送受 信コイルの組を複数設けて、複数の通信チャネルを構成することもできるし、スタック するチップの数も 3層以上にすることができる。 LSIが誘導性結合による複数の通信 チャネルを有する場合にはプローブ 15を複数設けて対応する位置に配置してもよい し、 1つのプローブ 15を水平面上で 2次元的に移動させてそれぞれの位置で試験し てもよい。この場合、プローブ 15の移動に代えて、 LSIを移動してもよい。試験をする 際の LSIへの電源の供給とクロックの供給も誘導性結合によって行うことができるが、 一部の直接接続を許容するならば、リード 26を介して電源 (電源のためのリードは図 示して！/ヽな 、）及びクロックを供給するようにしてもょ 、。
[0019] 実際に試験をする際には、スタック間の誘導性結合による通信チャネルにプローブ 15を介入させて、プローブ 15から試験信号を送出し、プローブ 15で信号を検出して LSIの合否を判断し、決定する。プローブ 15を複数設けた場合には 1つのプローブ 1 5が試験信号を送出した際の信号を他のプローブ 15で検出するようにしてもよい。
[0020] このように本実施例 1では、試験対象である LSIにほとんど直接接触をしないか、全 くしないで、 LSIを試験することができる。
実施例 2 [0021] 図 2は、本発明の実施例 2による電子回路試験装置の構成及び試験する LSIチッ プの構成を示す図である。本実施例 2の電子回路試験装置は、 LSIチップを試験す るものであり、まだウェハ上にあって各 LSIチップがカットされる前のものでもよいし、 カットされた後のものでもよい。この電子回路試験装置は、テスタ 11、ノ ッファ 12、 13 、 TxZRスィッチ 14、リード 27、及び LSIチップ 20aから成る。このように本実施例 2 の電子回路試験装置は、試験の対象である LSIチップ 20bの通信チャネルの位置と 対応する位置に第 1送受信コイル 21a、 23aを配置させた LSIチップ 20aをプローブ として使うものである。したがって、テスタ 11、バッファ 12、 13、 Tx/Rx^イッチ 14、 送受信コイル 21a、 21b、 23a, 23b、及び送受信回路 22a、 22b, 24a, 24bの構成 は実施例 1のものと同じである。本実施例 2では、ノッド 25aにリード 27を接続してプ ローブとしての LSIチップ 20aに試験信号を供給し、検出信号を受けるようにしている 。試験をする際の LSIチップ 20bへの電源の供給とクロックの供給を誘導性結合によ つて行うこともできる力 一部の直接接続を許容するならば、パッド 25bを介して電源（ 電源のためのパッドは図示して ヽな 、）及びクロックを供給するようにしてもょ 、。
[0022] このように本実施例 2では、試験対象である LSIチップにほとんど直接接触をしな ヽ 力 全くしないで、 LSIチップを試験することができる。
[0023] なお、本発明は上記実施例に限定されるものではない。
[0024] 上記実施例の構成を PCBに適用することができることはもちろんである。 本明細書で引用した全ての刊行物、特許及び特許出願をそのまま参考として本明 細書にとり入れるものとする。

Claims

請求の範囲
[1] 信号を送信及び受信するコイルを有するプローブを備えることを特徴とする電子回 路試験装置。
[2] 前記プローブは、 2次元上で移動可能であることを特徴とする請求項 1記載の電子 回路試験装置。
[3] 前記プローブを複数備えることを特徴とする請求項 1又は 2記載の電子回路試験装 置。
[4] 信号を送信する送信コイルと、
信号を受信する受信コイルと
を有するプローブを備えることを特徴とする電子回路試験装置。
[5] 前記送信コイル及び受信コイルは、 1つの基板上の配線により形成されていること を特徴とする請求項 4記載の電子回路試験装置。
[6] 前記送信コイル及び対応する受信コイルは、同軸に配設されていることを特徴とす る請求項 5記載の電子回路試験装置。
PCT/JP2005/017364 2004-09-30 2005-09-21 電子回路試験装置 Ceased WO2006035644A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/664,262 US8648614B2 (en) 2004-09-30 2005-09-21 Electronic circuit testing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-289268 2004-09-30
JP2004289268A JP5024740B2 (ja) 2004-09-30 2004-09-30 Ｌｓｉチップ試験装置

Publications (1)

Publication Number Publication Date
WO2006035644A1 true WO2006035644A1 (ja) 2006-04-06

Family

ID=36118793

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/017364 Ceased WO2006035644A1 (ja) 2004-09-30 2005-09-21 電子回路試験装置

Country Status (5)

Country Link
US (1) US8648614B2 (ja)
JP (1) JP5024740B2 (ja)
KR (1) KR101212042B1 (ja)
TW (1) TW200619652A (ja)
WO (1) WO2006035644A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676109A (zh) * 2016-01-08 2016-06-15 青岛海信电器股份有限公司 一种主板测试方法及设备

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7999383B2 (en) * 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
DE102007030745A1 (de) * 2007-07-02 2009-01-08 Siemens Medical Instruments Pte. Ltd. Mehrkomponentiges Hörgerätesystem und ein Verfahren zu seinem Betrieb
JP5491868B2 (ja) 2007-11-26 2014-05-14 学校法人慶應義塾 電子回路
JP5600237B2 (ja) 2008-02-02 2014-10-01 学校法人慶應義塾 集積回路
JP5475962B2 (ja) 2008-04-28 2014-04-16 学校法人慶應義塾 電子回路
JP5252486B2 (ja) 2008-05-14 2013-07-31 学校法人慶應義塾 インダクタ素子、集積回路装置、及び、三次元実装回路装置
JP5671200B2 (ja) 2008-06-03 2015-02-18 学校法人慶應義塾 電子回路
JP4982778B2 (ja) 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
KR20100015206A (ko) * 2008-08-04 2010-02-12 삼성전자주식회사 무선 테스트용 인터페이스 장치, 그것을 포함하는 반도체소자와 반도체 패키지 및 그것을 이용한 무선 테스트 방법
JP5325495B2 (ja) 2008-08-12 2013-10-23 学校法人慶應義塾 半導体装置及びその製造方法
JP5433199B2 (ja) 2008-10-21 2014-03-05 学校法人慶應義塾 電子回路
JP5326088B2 (ja) 2008-10-21 2013-10-30 学校法人慶應義塾 電子回路と通信機能検査方法
US7935549B2 (en) * 2008-12-09 2011-05-03 Renesas Electronics Corporation Seminconductor device
JP5283075B2 (ja) 2008-12-26 2013-09-04 学校法人慶應義塾 電子回路
JP5395458B2 (ja) 2009-02-25 2014-01-22 学校法人慶應義塾 インダクタ素子及び集積回路装置
JP5554937B2 (ja) * 2009-04-22 2014-07-23 パナソニック株式会社 非接触給電システム
JP5374246B2 (ja) 2009-06-12 2013-12-25 学校法人慶應義塾 密封型半導体記録媒体及び密封型半導体記録装置
JP5635759B2 (ja) 2009-10-15 2014-12-03 学校法人慶應義塾 積層半導体集積回路装置
JP5750031B2 (ja) 2010-11-19 2015-07-15 株式会社半導体エネルギー研究所 電子回路及び半導体装置
KR101313555B1 (ko) * 2011-11-10 2013-10-01 삼성중공업 주식회사 인쇄 회로 기판에 실장된 아이솔레이터의 검사 장치
JP2013197988A (ja) 2012-03-21 2013-09-30 Advantest Corp 無線通信装置および無線通信システム
TWI482971B (zh) * 2013-09-13 2015-05-01 Nat University Of Kaohsuing Inductive three - dimensional double - sided electrical measurement fixture
US10612992B2 (en) * 2017-11-03 2020-04-07 Lockheed Martin Corporation Strain gauge detection and orientation system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022967A (ja) * 1988-06-17 1990-01-08 Nec Corp ブロービング装置
JPH08334541A (ja) * 1995-06-05 1996-12-17 Mitsubishi Electric Corp 電流検出器及びそれを利用したプリント板配線の接触部検出方法
JPH10513261A (ja) * 1995-02-02 1998-12-15 イーテーアー インジェニエォールビュロー フュール テストアウフガーベン ゲーエムベーハー 平板状電子組立集合体のテスト装置
JP2004037213A (ja) * 2002-07-02 2004-02-05 Konica Minolta Holdings Inc 半導体パッケージ及びその製造方法並びに半導体パッケージの検査方法
JP2004173293A (ja) * 1995-09-30 2004-06-17 Sony Chem Corp リーダ・ライタ用アンテナ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
JP3634074B2 (ja) * 1996-06-28 2005-03-30 日本発条株式会社 導電性接触子
US6242923B1 (en) 1997-02-27 2001-06-05 International Business Machines Corporation Method for detecting power plane-to-power plane shorts and I/O net-to power plane shorts in modules and printed circuit boards
US6154043A (en) * 1997-05-07 2000-11-28 Advanced Micro Devices, Inc. Method and apparatus for identifying the position of a selected semiconductor die relative to other dice formed from the same semiconductor wafer
US6236223B1 (en) * 1998-11-09 2001-05-22 Intermec Ip Corp. Method and apparatus for wireless radio frequency testing of RFID integrated circuits
JP3603996B2 (ja) 1999-04-28 2004-12-22 シャープ株式会社 シート抵抗測定器
TW536627B (en) 2000-07-24 2003-06-11 Sentec Ltd Current sensor
WO2002063675A1 (en) * 2001-02-02 2002-08-15 Hitachi, Ltd. Integrated circuit, method of testing integrated circuit and method of manufacturing integrated circuit
US6693426B1 (en) * 2002-02-09 2004-02-17 Intematix Corporation Spatially resolved spin resonance detection
CA2404183C (en) * 2002-09-19 2008-09-02 Scanimetrics Inc. Non-contact tester for integrated circuits
US6958616B1 (en) * 2003-11-07 2005-10-25 Xilinx, Inc. Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins
JP4131544B2 (ja) 2004-02-13 2008-08-13 学校法人慶應義塾 電子回路
JP4286182B2 (ja) 2004-05-13 2009-06-24 富士通マイクロエレクトロニクス株式会社 電気的接続方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022967A (ja) * 1988-06-17 1990-01-08 Nec Corp ブロービング装置
JPH10513261A (ja) * 1995-02-02 1998-12-15 イーテーアー インジェニエォールビュロー フュール テストアウフガーベン ゲーエムベーハー 平板状電子組立集合体のテスト装置
JPH08334541A (ja) * 1995-06-05 1996-12-17 Mitsubishi Electric Corp 電流検出器及びそれを利用したプリント板配線の接触部検出方法
JP2004173293A (ja) * 1995-09-30 2004-06-17 Sony Chem Corp リーダ・ライタ用アンテナ
JP2004037213A (ja) * 2002-07-02 2004-02-05 Konica Minolta Holdings Inc 半導体パッケージ及びその製造方法並びに半導体パッケージの検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676109A (zh) * 2016-01-08 2016-06-15 青岛海信电器股份有限公司 一种主板测试方法及设备

Also Published As

Publication number Publication date
JP5024740B2 (ja) 2012-09-12
US8648614B2 (en) 2014-02-11
US20080258744A1 (en) 2008-10-23
KR20070067160A (ko) 2007-06-27
KR101212042B1 (ko) 2012-12-13
JP2006105630A (ja) 2006-04-20
TWI377352B (ja) 2012-11-21
TW200619652A (en) 2006-06-16

Similar Documents

Publication Publication Date Title
WO2006035644A1 (ja) 電子回路試験装置
CN112782561B (zh) 一种芯片接口测试探针卡及测试方法
US7880491B2 (en) Multilayer semiconductor device
US7546106B2 (en) Electronic circuit
US20050193302A1 (en) Test switching circuit for a high speed data interface
CN101499472B (zh) 半导体器件、其制造方法、使用该半导体器件的信号传送/接收方法以及测试器装置
JP4193060B2 (ja) 電子回路
CN106249009A (zh) 具有反馈测试功能的探针模块
WO2006022172A1 (ja) 電子回路
US20220262718A1 (en) Isolating electric paths in semiconductor device packages
US8593166B2 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
TW202041873A (zh) 用於測試晶片或晶粒的設備
KR102005814B1 (ko) 반도체 장치 및 반도체 장치를 포함하는 반도체 시스템
TWI739956B (zh) 半導體裝置
JP2011112369A (ja) 半導体素子およびそれを用いた半導体装置ならびに半導体素子の検査方法
Moore et al. Non-contact testing for SoC and RCP (SIPs) at advanced nodes
CN116779570A (zh) 在差分对连接焊盘之间具有有序引线布置的半导体封装
CN115112926A (zh) 麦克风传感器芯片测试板
KR101100714B1 (ko) 번인보드용 인터페이스 장치
JP2011203034A (ja) 被検査装置用インタフェース回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV LY MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077009061

Country of ref document: KR

122 Ep: pct application non-entry in european phase
WWE Wipo information: entry into national phase

Ref document number: 11664262

Country of ref document: US