JP5750031B2 - 電子回路及び半導体装置 - Google Patents
電子回路及び半導体装置 Download PDFInfo
- Publication number
- JP5750031B2 JP5750031B2 JP2011245261A JP2011245261A JP5750031B2 JP 5750031 B2 JP5750031 B2 JP 5750031B2 JP 2011245261 A JP2011245261 A JP 2011245261A JP 2011245261 A JP2011245261 A JP 2011245261A JP 5750031 B2 JP5750031 B2 JP 5750031B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- flop
- comparator
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 114
- 230000008054 signal transmission Effects 0.000 claims description 14
- 230000005674 electromagnetic induction Effects 0.000 claims description 11
- 230000007704 transition Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 15
- 238000004891 communication Methods 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- 230000008878 coupling Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000004078 waterproofing Methods 0.000 description 1
Images
Classifications
-
- H04B5/26—
-
- H04B5/72—
Description
本実施の形態では、本発明の一態様の受信回路について図1乃至図4を用いて説明する。
まず、本実施の形態で説明する送信用回路110および受信用回路120の回路構成について図1を用いて説明する。図1は、送信用回路の構成の一部と、本実施の形態で示す第1の信号処理回路および第2の信号処理回路にD型フリッププロップ(以後、D−FF:Delayed−Flip Flopと呼ぶ)を用いた受信用回路の構成の一例を示す回路図である。
次に、図1に加えて図2を用いて、受信時の回路動作について説明する。図2は信号を送受信する際のタイミングチャートの一例である。図2(A)は、送信用回路110のコイル111に入力される送信用矩形波信号(TXDATA)、図2(B)は誘導起電力(VR)、図2(C)は図2(B)におけるnode(A)のパルス信号、図2(D)は図2(B)におけるnode(B)のパルス信号、図2(E)は第1の受信用矩形波信号(RXDATA)の、時間に対する電圧の推移をそれぞれ示している。
本実施の形態では、本発明の一態様の受信回路について図5乃至図8を用いて説明する。
まず、本実施の形態で説明する送信用回路110、および受信用回路220の回路構成について図5を用いて説明する。図5は、送信用回路の構成の一部と、本実施の形態で示す第1の信号処理回路および第2の信号処理回路にT型フリッププロップ(以後、T−FF:Toggle−Flip FlopまたはTriggered−Flip Flopと呼ぶ)を用いた受信用回路の構成の一例を示す回路図である。
第2の受信用矩形波信号(/RXDATA)は、第4のT−FF226bのカウント入力端子に入力される。第1のインバーター回路227aの出力は、第1のT−FF225aおよび第2のT−FF225bの反転リセット端子にそれぞれ入力される。第2のインバーター回路227bの出力は、第3のT−FF226aおよび第4のT−FF226bの反転リセット端子にそれぞれ入力される。
次に、図5に加えて図6を用いて、受信時の回路動作について説明する。図6は信号を送受信する際のタイミングチャートの一例である。図6(A)は、送信用回路110のコイル111に入力される送信用矩形波信号(TXDATA)、図6(B)は誘導起電力(VR)、図6(C)は図6(B)におけるnode(A)のパルス信号、図6(D)は図6(B)におけるnode(B)のパルス信号、図6(E)は第1の受信用矩形波信号(RXDATA)の、時間に対する電圧の推移をそれぞれ示している。
本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載したLSIチップ(ICチップ)の一例について図9を用いて説明する。
本実施の形態では、本発明の一態様の受信用回路および送信用回路を搭載した記憶媒体の一例として、メモリカードの構成例について図10を用いて説明する。
11 コイル
20 受信用回路
21 コイル
23a 第1のコンパレータ
23b 第2のコンパレータ
25 ラッチ回路
110 送信用回路
111 コイル
120 受信用回路
121 コイル
123a 第1のコンパレータ
123b 第2のコンパレータ
125 第1の信号処理回路
125a 第1のD−FF
125b 第2のD−FF
126 第2の信号処理回路
126a 第3のD−FF
126b 第4のD−FF
220 受信用回路
221 コイル
223a 第1のコンパレータ
223b 第2のコンパレータ
225 第1の信号処理回路
225a 第1のT−FF
225b 第2のT−FF
226 第2の信号処理回路
226a 第3のT−FF
226b 第4のT−FF
227a 第1のインバーター回路
227b 第2のインバーター回路
301 LSIチップ
302 LSIチップ
303 LSIチップ
312a 送信用回路
312b 受信用回路
313a 送信用回路
313b 受信用回路
321a 送信用回路
321b 受信用回路
323a 送信用回路
323b 受信用回路
324a 送信用回路
324b 受信用回路
324c 受信用回路
331a 送信用回路
331b 受信用回路
332a 送信用回路
332b 受信用回路
350 メモリカード
351a 受信用回路
351b 受信用回路
352 送信用回路
360 電子機器
361 受信用回路
362 送信用回路
Claims (4)
- 第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、
前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、
前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、
前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、
前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有する電子回路。 - 第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、
前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、
前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、
前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、
前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、を有し、
前記第1の信号処理回路は、
第1のD型フリップフロップおよび第2のD型フリップフロップを有し、
前記第1のD型フリップフロップおよび前記第2のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、
前記第2の信号処理回路は、
第3のD型フリップフロップおよび第4のD型フリップフロップを有し、
前記第3のD型フリップフロップおよび前記第4のD型フリップフロップは、クロック端子、出力端子、反転出力端子、データ入力端子およびリセット端子を有し、
前記第1のコンパレータから出力されたパルス信号は、前記第1のD型フリップフロップのクロック端子、前記第3のD型フリップフロップのリセット端子および前記第4のD型フリップフロップのリセット端子に入力され、
前記第1のD型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号の反転出力信号は、前記第1のD型フリップフロップのデータ入力端子および前記第2のD型フリップフロップのクロック端子に入力され、
前記第2のD型フリップフロップの出力端子から出力される前記第1のエラー信号の反転出力信号は、前記第2のD型フリップフロップのデータ入力端子に入力され、
前記第2のコンパレータから出力されたパルス信号は、前記第3のD型フリップフロップのクロック端子、前記第1のD型フリップフロップのリセット端子および前記第2のD型フリップフロップのリセット端子に入力され、
前記第3のD型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号の反転出力信号は、前記第3のD型フリップフロップのデータ入力端子および前記第4のD型フリップフロップのクロック端子に入力され、
前記第4のD型フリップフロップの出力端子から出力される前記第2のエラー信号の反転出力信号は、前記第4のD型フリップフロップのデータ入力端子に入力される電子回路。 - 第1のコイルが出力する送信用信号を電磁誘導により受信する第2のコイルと、
前記第2のコイルの誘導起電力と第1の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が高いときパルス信号を出力する第1のコンパレータと、
前記第2のコイルの誘導起電力と第2の基準電位との電圧を比較して、前記第2のコイルの誘導起電力の方が低いときパルス信号を出力する第2のコンパレータと、
前記第1のコンパレータからパルス信号が出力されたとき第1の受信用矩形波信号を出力し、前記第1のコンパレータからパルス信号が連続して2回以上出力されたとき第1のエラー信号を出力し、前記第2のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第1の信号処理回路と、
前記第2のコンパレータからパルス信号が出力されたとき第2の受信用矩形波信号を出力し、前記第2のコンパレータからパルス信号が連続して2回以上出力されたとき第2のエラー信号を出力し、前記第1のコンパレータからパルス信号が出力されたとき保持していた情報がリセットされる第2の信号処理回路と、
前記第2のコンパレータと前記第1の信号処理回路との間に第1のインバーター回路と、
前記第1のコンパレータと前記第2の信号処理回路との間に第2のインバーター回路と、を有し、
前記第1の信号処理回路は、
第1のT型フリップフロップおよび第2のT型フリップフロップを有し、
前記第1のT型フリップフロップおよび前記第2のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、
前記第1のコンパレータから出力されたパルス信号は、前記第1のT型フリップフロップのカウント入力端子および前記第2のインバーター回路に入力され、
前記第1のT型フリップフロップの出力端子から出力される前記第1の受信用矩形波信号は、前記第2のT型フリップフロップのカウント入力端子に入力され、
前記第2の信号処理回路は、
第3のT型フリップフロップおよび第4のT型フリップフロップを有し、
前記第3のT型フリップフロップおよび前記第4のT型フリップフロップは、カウント入力端子、出力端子、反転出力端子および反転リセット端子を有し、
前記第2のコンパレータから出力されたパルス信号は、前記第3のT型フリップフロップのカウント入力端子および前記第1のインバーター回路に入力され、
前記第3のT型フリップフロップの出力端子から出力される前記第2の受信用矩形波信号は、前記第4のT型フリップフロップのカウント入力端子に入力される電子回路。 - 互いに積層または隣接している少なくとも一の信号送信用のICチップおよび信号受信用のICチップを有し、前記信号送信用のICチップは、第1のコイルが設けられた送信用回路を含み、前記信号受信用のICチップは、受信用回路を含み、
前記受信用回路は、請求項1乃至3のいずれか一の電子回路を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245261A JP5750031B2 (ja) | 2010-11-19 | 2011-11-09 | 電子回路及び半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010258446 | 2010-11-19 | ||
JP2010258446 | 2010-11-19 | ||
JP2011245261A JP5750031B2 (ja) | 2010-11-19 | 2011-11-09 | 電子回路及び半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2012124889A JP2012124889A (ja) | 2012-06-28 |
JP2012124889A5 JP2012124889A5 (ja) | 2014-11-13 |
JP5750031B2 true JP5750031B2 (ja) | 2015-07-15 |
Family
ID=46063786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011245261A Expired - Fee Related JP5750031B2 (ja) | 2010-11-19 | 2011-11-09 | 電子回路及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8588683B2 (ja) |
JP (1) | JP5750031B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120203620A1 (en) | 2010-11-08 | 2012-08-09 | Douglas Howard Dobyns | Techniques For Wireless Communication Of Proximity Based Marketing |
US8929809B2 (en) | 2011-03-22 | 2015-01-06 | Radeum, Inc. | Techniques for wireless communication of proximity based content |
US8880100B2 (en) | 2011-03-23 | 2014-11-04 | Radium, Inc. | Proximity based social networking |
US9621228B2 (en) | 2014-08-29 | 2017-04-11 | Freelinc Technologies | Spatially aware communications using radio frequency (RF) communications standards |
US10164685B2 (en) | 2014-12-31 | 2018-12-25 | Freelinc Technologies Inc. | Spatially aware wireless network |
JP6906978B2 (ja) | 2016-02-25 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、および電子機器 |
KR102165986B1 (ko) * | 2017-12-06 | 2020-10-15 | 미쓰비시덴키 가부시키가이샤 | 신호 전송 시스템 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3402737C1 (de) * | 1984-01-27 | 1985-08-01 | Angewandte Digital Elektronik Gmbh, 2051 Brunstorf | Vorrichtung zur gegenseitigen Informationsuebertragung |
US4611127A (en) * | 1984-09-20 | 1986-09-09 | Telectronics N.V. | Electronic sensor for static magnetic field |
US5701121A (en) * | 1988-04-11 | 1997-12-23 | Uniscan Ltd. | Transducer and interrogator device |
FR2635809B1 (fr) * | 1988-08-24 | 1990-11-23 | Samokine Georges | Systeme d'echange d'informations entre un objet portatif comme une cle, et un dispositif d'echange |
US5491715A (en) * | 1993-06-28 | 1996-02-13 | Texas Instruments Deutschland Gmbh | Automatic antenna tuning method and circuit |
DE19726335C2 (de) * | 1997-06-20 | 2000-03-02 | Angewandte Digital Elektronik | Chipkarte mit mindestens zwei Spulenanordnungen zur Übertragung von Daten und/oder Energie |
FR2780222B1 (fr) * | 1998-06-18 | 2000-08-11 | Sgs Thomson Microelectronics | Procede et systeme de detection par couplage inductif d'un signal de modulation de charge |
US6307468B1 (en) * | 1999-07-20 | 2001-10-23 | Avid Identification Systems, Inc. | Impedance matching network and multidimensional electromagnetic field coil for a transponder interrogator |
JP4094386B2 (ja) | 2002-09-02 | 2008-06-04 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
JP4373063B2 (ja) | 2002-09-02 | 2009-11-25 | 株式会社半導体エネルギー研究所 | 電子回路装置 |
JP2005167501A (ja) * | 2003-12-01 | 2005-06-23 | Sanyo Electric Co Ltd | 振幅減衰機能付き同調回路、及び無線通信装置用集積回路 |
JP4131544B2 (ja) | 2004-02-13 | 2008-08-13 | 学校法人慶應義塾 | 電子回路 |
JP4193060B2 (ja) | 2004-06-04 | 2008-12-10 | 学校法人慶應義塾 | 電子回路 |
JP4677598B2 (ja) | 2004-08-05 | 2011-04-27 | 学校法人慶應義塾 | 電子回路 |
JP5024740B2 (ja) | 2004-09-30 | 2012-09-12 | 学校法人慶應義塾 | Lsiチップ試験装置 |
DE102006038936A1 (de) * | 2006-08-18 | 2008-02-28 | Atmel Germany Gmbh | Schaltregler, Transceiverschaltung und schlüsselloses Zugangskontrollsystem |
ATE483208T1 (de) * | 2007-04-26 | 2010-10-15 | Em Microelectronic Marin Sa | Transponderschaltung mit doppelter taktableitungseinheit |
-
2011
- 2011-11-09 JP JP2011245261A patent/JP5750031B2/ja not_active Expired - Fee Related
- 2011-11-16 US US13/297,302 patent/US8588683B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012124889A (ja) | 2012-06-28 |
US20120126863A1 (en) | 2012-05-24 |
US8588683B2 (en) | 2013-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5750031B2 (ja) | 電子回路及び半導体装置 | |
JP4784773B2 (ja) | 伝送方法、インターフェース回路、半導体装置、半導体パッケージ、半導体モジュールおよびメモリモジュール | |
TWI364106B (ja) | ||
JP4860637B2 (ja) | 信号伝送方式及び半導体集積回路装置 | |
US9202160B2 (en) | Memory card adapter | |
JP4864346B2 (ja) | メモリカードおよびカードアダプタ | |
US8055808B2 (en) | Semiconductor memory device and control method for semiconductor memory device | |
JP5433199B2 (ja) | 電子回路 | |
WO2006022172A1 (ja) | 電子回路 | |
EP2995051B1 (en) | Synchronous data-link throughput enhancement technique based on data signal duty-cycle and phase modulation/demodulation | |
JP3624848B2 (ja) | クロック生成回路、データ転送制御装置及び電子機器 | |
CN106796441A (zh) | 存储卡 | |
JP5771505B2 (ja) | 受信回路 | |
US20110006443A1 (en) | Semiconductor device | |
US20140367827A1 (en) | Metal capacitor with inner first terminal and outer second terminal | |
JP5475962B2 (ja) | 電子回路 | |
JP5283075B2 (ja) | 電子回路 | |
TW201305826A (zh) | 在存儲卡及主機設備間提供通訊的電路、方法及系統 | |
JP2010103148A (ja) | 電子回路と通信機能検査方法 | |
JP5436997B2 (ja) | 集積回路 | |
CN103714374B (zh) | A型非接触ic卡的解调电路 | |
JP6686049B2 (ja) | 積層型半導体装置及びデータ通信方法 | |
JP5923717B2 (ja) | 近接無線通信を用いた半導体装置 | |
JPWO2007145086A1 (ja) | 半導体装置、信号伝送装置および信号伝送方法 | |
JP2021064193A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5750031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |