JP5923717B2 - 近接無線通信を用いた半導体装置 - Google Patents
近接無線通信を用いた半導体装置 Download PDFInfo
- Publication number
- JP5923717B2 JP5923717B2 JP2012538562A JP2012538562A JP5923717B2 JP 5923717 B2 JP5923717 B2 JP 5923717B2 JP 2012538562 A JP2012538562 A JP 2012538562A JP 2012538562 A JP2012538562 A JP 2012538562A JP 5923717 B2 JP5923717 B2 JP 5923717B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- antenna
- mode
- transmission
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000004891 communication Methods 0.000 title description 7
- 230000005540 biological transmission Effects 0.000 claims description 162
- 239000004020 conductor Substances 0.000 claims description 96
- 230000005674 electromagnetic induction Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000015654 memory Effects 0.000 description 36
- 238000000034 method Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 9
- 230000001939 inductive effect Effects 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920000298 Cellophane Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000003522 acrylic cement Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q7/00—Loop antennas with a substantially uniform current distribution around the loop and having a directional radiation pattern in a plane perpendicular to the plane of the loop
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/3025—Wireless interface with the DUT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Near-Field Transmission Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明に係る一の実施の形態としての半導体装置100aについて説明する。
半導体装置100aは、図1に示すように、図示していない他の電子部品とともに、回路基板10a上に搭載され、図2に示すように、シート状の伝播部101a、半導体部120及びパッケージ部150から構成されている。伝播部101aは、半導体部120の上面に、貼設され、パッケージ部150は、半導体部120の保護のために、その周囲を囲むように設けられている。
伝播部101aは、図2及び図3に示すように、例えば、セロファンシールを材料とするシート状(板状)の信号伝播板であり、アクリル系の接着剤などで、半導体部120の上面において、複数のボンディングパッド151、・・・が形成するロの字の形状の内側に、接着されている。伝播部101aの上面には、導体部111a、111b、111cが設けられている。導体部111a、111b、111cは、例えば、Cu等を材料とし、帯形状を有する箔状の導体である。
アンテナ122aに近接するように、また、導体部111gの端部111gxが、受信アンテナ122bに近接し、導体部111gの他の端部111gyが、送信アンテナ121fに近接するように、伝播部101cの上面に、導体部111f及び111gが接着されている。
半導体部120は、図4に示すように、送信アンテナ121a、121b、121c、121d、121e、121f、送信部123a、123b、123c、123d、123e、123f、生成部125a、125b、125c、125d、125e、125f、受信アンテナ122a、122b、122c、受信部124a、124b、124c、第一記憶部126、第二記憶部127、第三記憶部128、入出力部130及び論理部131から構成され、これらの構成要素は、半導体のプロセス技術を利用して、半導体部120の内部に形成されている。
送信アンテナ121aは、半導体のプロセス技術の多層配線を利用して半導体部120の内部に形成された1回巻き以上のコイル(インダクタ)状の金属配線である。送信アンテナ121aは、磁界が半導体部120の上面に直交する方向を向くように、また、図3に示すように、コイルの上部が半導体部120の上面から露出するように、半導体部120の内部の上面近くに、形成されている。送信アンテナ121b、121c、121d、121e、121f及び受信アンテナ122a、122b、122cについても、送信アンテナ121aと同様に形成されている。
生成部125aは、送信データを生成する。送信データは、H(high level
)又はL(low level)の何れかを示す。生成部125aは、半導体装置100
aがリセットされたとき、その後に、一度だけ、生成した送信データを送信部123aへ出力する。つまり、システム起動時に、一度だけ、送信データを出力する。また、同期信号として、図示していないクロック信号生成部からクロック信号を受け取り、受け取ったクロック信号を送信クロック信号として送信部123aへ出力する。
データを無線により送信する場合に、恒常的にHの状態を保つことは困難であるので、送信部123aは、電気信号が第1のパターンにより変化している状態をHとして出力し、電気信号が第2のパターンにより変化している状態をLとして出力する。第1のパターン及び第2のパターンについては、後述する。
受信部124aは、受信した電気信号が第3のパターンにより変化している状態をHと解釈し、受信した電気信号が第4のパターンにより変化している状態をLと解釈する。ここで、送信部123aが第1のパターンにより変化する電気信号を送信アンテナ部121aへ出力したとき、送信アンテナ部121aと誘導結合した受信アンテナ部122aから、受信部124aは、第3のパターンにより変化する電気信号を受信する。また、送信部123aが第2のパターンにより変化する電気信号を送信アンテナ部121aへ出力したとき、送信アンテナ部121aと誘導結合した受信アンテナ部122aから、受信部12
4aは、第4のパターンにより変化する電気信号を受信する。
第一記憶部126は、第一モードを記憶するための領域を備える。第一モードは、H、L及びHi−Z(ハイインピーダンス)の何れかを示す値をとる。
入出力部130は、外部のバス30aと、論理部131との間で、データの入出力を制御する。また、入出力部130は、第一記憶部126、第二記憶部127及び第三記憶部128にそれぞれ記憶されている第一モード、第二モード、第三モードにより、動作モードを変更して動作する。つまり、入出力部130は、いずれかの受信部により検出した変化する電気信号により、動作モードを切り換えて動作する回路部である。
論理部131は、例えば、MPU(micro processing unit)やDSP(digital
signal processor)やメモリコントローラであり、または、それらを組み合わせたものである。また、論理部131は、入出力部130を介して、外部メモリ20aなどの回路基板10aに搭載された他の電子部品との間で、データの入出力を行う。
(1)伝播部101aの例
図5に、伝播部101a上の導体部111a、111b、111cの配置、半導体部120の送信アンテナ部と受信アンテナ部との誘導結合、及び第一記憶部126、第二記憶部127及び第三記憶部128に記憶されている第一モード、第二モード及び第三モードの関係を示す。
aへ出力すると、送信アンテナ121aと受信アンテナ122aとは、導体部111aを介して、電磁誘導により結合する。このため、受信部124aは、受信アンテナ122aから、第3のパターンにより変化する電気信号を受信する。受信部124aが受信した電気信号は、電位が変化しているので、受信部124aが、第3のパターンにより電位の変化する電気信号を検出すると、第一モードとして、Hを第一記憶部126へ出力する。第一記憶部126は、第一モードとして、Hを記憶する。図5には、この場合において、信号の伝わる経路201を示している。また、この場合の第一モードを示している。
図6に、伝播部101b上の導体部111d、111eの配置、半導体部120の送信アンテナ部と受信アンテナ部との誘導結合、及び第一記憶部126、第二記憶部127及び第三記憶部128に記憶される第一モード、第二モード及び第三モードの関係を示す。
2cから、第3のパターンにより変化する電気信号を受信する。受信部124bが受信した電気信号は、電位が変化しているので、受信部124bが、第3のパターンにより電位の変化する電気信号を検出すると、第二モードとして、Hを第二記憶部127へ出力する。第二記憶部127は、第二モードとして、Hを記憶する。図6には、この場合において、信号の伝わる経路204を示している。また、この場合の第二モードを示している。また、受信部124cが受信した電気信号は、電位が変化しているので、受信部124cが、第3のパターンにより電位の変化する電気信号を検出すると、第三モードとして、Hを第三記憶部128へ出力する。第三記憶部128は、第三モードとして、Hを記憶する。図6には、この場合において、信号の伝わる経路205を示している。また、この場合の第三モードを示している。
図7に、伝播部101c上の導体部111f、111gの配置、半導体部120の送信
アンテナ部と受信アンテナ部との誘導結合、及び第一記憶部126、第二記憶部127及び第三記憶部128に記憶される第一モード、第二モード及び第三モードの関係を示す。
上記において説明した各伝播部を貼り付けた半導体装置の応用例について、説明する。
シュメモリ20aが搭載され、回路基板10bには、半導体装置100b、16ビット幅のバス30b及びNORフラッシュメモリ20bが搭載され、回路基板10cには、半導体装置100c、NANDバス30c及びNANDフラッシュメモリ20cが搭載されている。なお、各回路基板にはその他の電子部品も搭載されているが、これらを省略している。
Dフラッシュメモリ(第一モード=L)となり、バス幅は、16ビット(第二モード=H)となる。
本発明に係る別の実施の形態としての半導体装置100dについて説明する。
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
Array)であり、第二回路143は、メモリ回路であり、FPGAにおいて、第1の処理
回路を構成するための構成データを記憶しており、第三回路144も、メモリ回路であり、FPGAにおいて、第2の処理回路を構成するための構成データを記憶しているとしてもよい。第一記憶部126に記憶されている第一モードがHである場合には、FPGAである第一回路141は、メモリ回路である第二回路143から構成データを読み出し、読み出した構成データを用いて、FPGAに第1の処理回路を構成する。第一記憶部126に記憶されている第一モードがLである場合には、FPGAである第一回路141は、メモリ回路である第三回路144から構成データを読み出し、読み出した構成データを用いて、FPGAに第2の処理回路を構成する。
)であるとしても良い。
データ及び送信クロック信号を、それぞれ、送信部123a、123b及び123cへ送信し、第2の生成部は、第2の送信データ及び送信クロック信号を、それぞれ、送信部123d、123e及び123fへ送信するとしてもよい。ここで、第1の送信データは、Hを示し、第2の送信データは、Lを示す。なお、逆に、第1の送信データは、Lを示し、第2の送信データは、Hを示すとしてもよい。
なく、内部の動作モードの設定変更をすることができ、半導体装置において、動作モードなどを設定する等の用途に適用できる。特に、同一の半導体装置を、多品種(例えば、デジタルテレビ、ビデオレコーダ、携帯電話など)において用いる場合において有用である。
100a、100b、100c、100d 半導体装置
101a、101b、101c、101d 伝播部
111a、111b、111c、111d 導体部
111e、111f、111g 導体部
120、120d 半導体部
121a、121b、121c、121d、121e、121f 送信アンテナ
122a、122b、122c 受信アンテナ
123a、123b、123c、123d、123e、123f 送信部
124a、124b、124c 受信部
125a、125b、125c、125d、125e、125f 生成部
126 第一記憶部
127 第二記憶部
128 第三記憶部
130 入出力部
131 論理部
150、150d パッケージ部
Claims (4)
- 半導体装置であって、
送信回路、受信回路、前記送信回路に接続された第1アンテナ及び前記受信回路に接続された第2アンテナを備える半導体部と、
前記第1アンテナ及び前記第2アンテナに近接して設けられた導体部とを備え、
前記第1アンテナ及び前記第2アンテナは、コイル状の金属配線であり、
前記第1アンテナと前記第2アンテナとは、前記導体部を介した電磁誘導により、結合される
ことを特徴とする半導体装置。 - 前記導体部を備えるシートが前記半導体部表面に貼設されている
ことを特徴とする請求項1に記載の半導体装置。 - 前記半導体部は、回路基板上に設けられ、
前記第1アンテナ及び前記第2アンテナに近接するように、前記導体部が前記回路基板上に設けられている
ことを特徴とする請求項1に記載の半導体装置。 - 前記送信回路は、第1電位から第2電位に変化する第1電気信号を前記第1アンテナへ出力し、
前記受信回路は、変化する第2電気信号を検出し、
前記半導体部は、さらに、前記受信回路により検出した前記第2電気信号により、動作モードを切り換えて動作する回路部を備える
ことを特徴とする請求項1に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010230184 | 2010-10-13 | ||
JP2010230184 | 2010-10-13 | ||
PCT/JP2011/005599 WO2012049821A1 (ja) | 2010-10-13 | 2011-10-04 | 近接無線通信を用いた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012049821A1 JPWO2012049821A1 (ja) | 2014-02-24 |
JP5923717B2 true JP5923717B2 (ja) | 2016-05-25 |
Family
ID=45938062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012538562A Expired - Fee Related JP5923717B2 (ja) | 2010-10-13 | 2011-10-04 | 近接無線通信を用いた半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8952472B2 (ja) |
EP (1) | EP2629328A4 (ja) |
JP (1) | JP5923717B2 (ja) |
CN (1) | CN102656682B (ja) |
TW (1) | TW201219808A (ja) |
WO (1) | WO2012049821A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140139340A (ko) * | 2013-05-27 | 2014-12-05 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP6975898B2 (ja) * | 2017-12-26 | 2021-12-01 | パナソニックIpマネジメント株式会社 | 推定方法、推定装置およびプログラム |
JP7193142B2 (ja) * | 2019-11-26 | 2022-12-20 | 国立大学法人 東京大学 | 情報処理装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62294327A (ja) * | 1986-05-19 | 1987-12-21 | Sanyo Electric Co Ltd | スイツチ回路 |
JPH06294843A (ja) * | 1993-04-12 | 1994-10-21 | Hitachi Ltd | ピン引出し用配線シール及びピン引出し用配線を具えた実装ボード |
JP2006060786A (ja) * | 2004-07-23 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 集積回路パッケージ |
JP2010109110A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | 回路基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2892131B2 (ja) | 1990-09-25 | 1999-05-17 | アイシン・エィ・ダブリュ株式会社 | 自動変速機 |
US6882239B2 (en) | 2001-05-08 | 2005-04-19 | Formfactor, Inc. | Electromagnetically coupled interconnect system |
JP2004119921A (ja) * | 2002-09-30 | 2004-04-15 | Renesas Technology Corp | 半導体集積回路 |
JP4131544B2 (ja) | 2004-02-13 | 2008-08-13 | 学校法人慶應義塾 | 電子回路 |
US7519396B2 (en) | 2004-07-23 | 2009-04-14 | Panasonic Corporation | Integrated circuit package |
JP2007036722A (ja) * | 2005-07-27 | 2007-02-08 | Toshiba Corp | 半導体装置 |
JP2007171060A (ja) | 2005-12-23 | 2007-07-05 | Toshiba Corp | 動作モード設定回路、動作モード設定回路を有するlsi、及び動作モード設定方法 |
US20080191883A1 (en) * | 2007-02-12 | 2008-08-14 | Checkpoint Systems, Inc. | Resonant tag |
JP5258343B2 (ja) | 2008-03-27 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体集積回路 |
-
2011
- 2011-10-04 JP JP2012538562A patent/JP5923717B2/ja not_active Expired - Fee Related
- 2011-10-04 WO PCT/JP2011/005599 patent/WO2012049821A1/ja active Application Filing
- 2011-10-04 CN CN201180004938.5A patent/CN102656682B/zh not_active Expired - Fee Related
- 2011-10-04 EP EP11832266.8A patent/EP2629328A4/en not_active Withdrawn
- 2011-10-04 US US13/513,923 patent/US8952472B2/en not_active Expired - Fee Related
- 2011-10-05 TW TW100136048A patent/TW201219808A/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62294327A (ja) * | 1986-05-19 | 1987-12-21 | Sanyo Electric Co Ltd | スイツチ回路 |
JPH06294843A (ja) * | 1993-04-12 | 1994-10-21 | Hitachi Ltd | ピン引出し用配線シール及びピン引出し用配線を具えた実装ボード |
JP2006060786A (ja) * | 2004-07-23 | 2006-03-02 | Matsushita Electric Ind Co Ltd | 集積回路パッケージ |
JP2010109110A (ja) * | 2008-10-30 | 2010-05-13 | Hitachi Ltd | 回路基板 |
Also Published As
Publication number | Publication date |
---|---|
US8952472B2 (en) | 2015-02-10 |
CN102656682B (zh) | 2016-06-08 |
CN102656682A (zh) | 2012-09-05 |
JPWO2012049821A1 (ja) | 2014-02-24 |
US20120241888A1 (en) | 2012-09-27 |
EP2629328A4 (en) | 2014-07-16 |
EP2629328A1 (en) | 2013-08-21 |
TW201219808A (en) | 2012-05-16 |
WO2012049821A1 (ja) | 2012-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8347017B2 (en) | Integrated circuits for accessing USB device via USB 3.0 receptacle | |
JP4588033B2 (ja) | デジタルテレビジョン受信機用回路モジュール | |
CN100565866C (zh) | 高速集成电路封装 | |
US20060180905A1 (en) | IC package with signal land pads | |
CN103887186A (zh) | 包括在器件上组装的分立天线的封装结构 | |
KR20150014840A (ko) | 메모리 카드 어댑터 | |
JP2014123736A (ja) | 半導体パッケージ | |
US20050210168A1 (en) | Information medium device with expansible function module | |
US20120319912A1 (en) | Communication device and semiconductor chip | |
JP5923717B2 (ja) | 近接無線通信を用いた半導体装置 | |
TWI300582B (en) | Programming semiconductor dies for pin map compatibility | |
JPH03232207A (ja) | 非接触型icカードシステム | |
JP2007123650A (ja) | 半導体装置 | |
KR20140074621A (ko) | 반도체 패키지 및 반도체 패키지의 라우팅 방법 | |
CN105428340A (zh) | 半导体装置及半导体装置的制造方法 | |
JP2007043146A (ja) | 高速集積回路用のパッケージング | |
JP2004312112A (ja) | 外部アンテナ | |
JP2007311407A (ja) | Icチップ、回路形成済ウエハ、および非接触通信部材 | |
TWI784081B (zh) | 無線系統以及無線裝置 | |
JP2005302810A (ja) | ノイズ対策部品 | |
JP2011041066A (ja) | 磁気結合方式を用いた信号伝達装置 | |
JP3464709B2 (ja) | 非接触式パラレルデータ伝送システム | |
JP5966252B2 (ja) | 通信モジュール | |
US20240094779A1 (en) | Packages and processes for radio frequency mitigation and self-test | |
JP2005093784A (ja) | チョークコイル付きトランス部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140327 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20140606 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20141008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150331 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160307 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5923717 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |