JPS62294327A

JPS62294327A - スイツチ回路

Info

Publication number: JPS62294327A
Application number: JP11412886A
Authority: JP
Inventors: Hiroyasu Kishi; 岸　博泰; Hiromi Arai; 新井　洋実
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-05-19
Filing date: 1986-05-19
Publication date: 1987-12-21
Anticipated expiration: 2009-03-09
Also published as: JPH0618320B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（イ）産業上の利用分野本発明は、ＩＣ（集積回路）化に際してのスイッチ回路
の改良に関するもので、特にピン数の削減を計ったスイ
ッチ回路に関する。

（口〉従来の技術位相検波回路、積分回路、水平発振回路等から成る同期
ＡＦＣ回路が「′８５三洋半導体ハンドブックモノリシ
ックバイボーラ集積回路編」（昭和６０年３月２０日発
行）第１００２頁に示されるＩＣＬＡ７６２０に内蔵さ
れている。前記ＩＣの内部等価回路を第２図に示す。第
２図において、入力端子（１）からの映像信号は、複合
同期分離回路（２）に印加され、同期分離されて複合同
期信号となりゲート回路（３）に印加許れる。ゲート回
路（３）には水平分周回路（４）から、水平同期信号を
通過させ、走査期間のノイズを阻止する制御信号が印加
されるので、水平同期信号の分離が行なわれる。そして
、ゲート回路（３）から得られる水平同期信号は、ＡＦ
Ｃ回路（５）に印加浮れる。一方水平分周回路（４）の
出力信号がＡＦＣ回路（５）のトランジスタ（６）のベ
ースに印加きれＡＦＣ回路（５）は前記２つの信号の位
相差を検出する。ＡＦＣ回路（５）は一般に良く用いら
れる位相比較回路で、点Ａ及び点Ｂに印加される信号に
位相差がない場合、点Ｃには所定の電圧が表われ、又、
位相差がある場合には前記位相差に応じた前記電圧より
大又は小の電圧が点Ｃに発生する。積分回路（７）は点
Ｃに生ずる電圧を平均化し、直流電圧に直し水平発振回
路（８）の発振周波数を制御する。

このため、水平発振回路（８）から水平同期信号に同期
した一定周波数の信号が水平分周回路（４）に与えられ
る。その結果、水平分周回路（４）の出力端には点Ｂに
印加される水平同期信号と、位相及び周波数が等しい出
力信号が得られる。

ところで、ＩＣ（９）の外付ピン（１０）に接続されて
いるスイッチ（１１）は、放送局からの信号とＶＴＲ（
ビデオテープレコーダ）からの信号とを切換える為のも
のである。一般に放送局からの映像信号は、同期信号の
周期が一定であるが、弱電界時の耐ノイズ性を強くする
ためにＡＦＣループの応答時間を長くしている。そうす
る為には、スイッチ（１１）を図示の如く電源側にし第
１トランジスタ（１２）をオフ、第２及び第３トランジ
スタ（１３）及び（１０をオンさせる。そのため、ゲー
ト動作が行なわれ、かつＡＦＣ回路（５）のトランジス
タ（１５）がオフするので、検出感度を定めるトランジ
スタ（１６）及び（１７）の共通エミッタ電流が減少し
、検出感度が低下し、又積分回路（７）の積分効果が向
上し放送局からの映像信号を受像するのに適したものと
なる。

又、ＶＴＲの再生映像信号は同期信号の周期が変動しや
すいのでＡＦＣループの応答時間を早くすることが望ま
れる。この様な場合は、スイッチ（１１）をアース側に
し、第１トランジスタ（１２）をオン、第２及び第３ト
ランジスタ（１３）及び（１４）をオフとする。そのた
め、ゲート動作が停止し、かつＡＦＣ回路（５）のトラ
ンジスタ（１５）がオンするので検出感度が上昇し、又
積分回路（Ｚ）の積分効果が低下し、ＶＴＲからの映像
信号を受像するのに適したものとなる。

従って、スイッチ（１１）の切換えによって所望の水平
同期信号が水平発振回路（４）の出力端に得られる。

（ハ）発明が解決しようとする問題点しかしながら、第２図の回路においては、放送局からの
信号とＶＴＲからの信号との切換えのために専用の外付
ピン（１０）が必要となり、ピン数増加というＩＣ化に
とって好ましくない問題があった。

（ニ）問題点を解決するための手段本発明は、上述の点に鑑み成されたもので、Ｉ４　Ｃが
ら外部回路に出力パルスを印加する為、又は外部回路か
らＩＣに入力パルスを印加する為に前記ＩＣに配置され
る外付ピンと、前記外付ピンに外付けされ、前記パルス
の！幅を変化させる為のスイッチ手段と、前記ＩＣ内争
と内蔵され前記パルスの振幅を検出する検出回路と、該
検出回路の出力信号に応じてセットされるブリップフロ
ップ回。

路とから成ることを特徴とする。

（り作用本発明によれば、ＩＣから外部回路に印加される出力パ
ルス又は、外部回路からＩＣへ印加されるろ力パルスの
振幅をスイッチ手段によって変化させ、、前記振幅の変
化を検出回路及びブリップフロップ回路により判別して
いるので、前記フリッププロップ回路の出力信号により
ＩＣの内部回路を切換えることが出来る。

（へ）実施例第１図は、本発明の一実施例を示す回路図で、（１８）
は複合同期分離回路（２）からの複合同期信号中の、垂
直同期信号を検出する垂直同期分離回路、（１９）は水
平分周回路（４）から２　ｆＨｃ　ｆ”Ｈは水平同期周
波数）の周波数の信号がクロック信号として印加され、
前記垂直同期分離回路（１８）の出力信号に応じてリセ
ットされる垂直分周回路、（競）は該垂直分周回路（１
９）からの垂直駆動パルスを出力ピン（２１）に印加す
る出力回路、（２２）は一端が出力ピン（２１）に接続
され、他端がダイオード（２３）を介して電源（２４）
に接続されているスイッチ、（２５）は出力ピン（２１
）に生ずる垂直駆動パルスの電圧を基準電源（２６）の
電圧と比較し、判別信号を発生する検出回路、（２７）
は検出回路（２５）からセット信号が印加され、垂直分
周回路（１９）から前記垂直駆動パルスに同期したリセ
ット信号が印加される５−ＲＦＦ（フリップフロップ）
回路である。尚、第１図において第２図と同一の回路素
子については同一の符号を付しその説明を省略する。

第１図において、複合同期分離回路（２）からの複合同
期信号は、垂直同期分離回路（１８）に印加され、同期
分離きれて垂直同期信号のみがリセット信号として垂直
分周回路（１９）に印加される。垂直分周回路（１９）
は水平分周回路（４）から２ｆＨの信号をクロック信号
として印加されているため、前記２ｆＨの信号を垂直同
期分離回路（１８）からのリセット信号に応じて分周す
る。それによって得られる第３図（イ）の如き垂直駆動
パルスは、出力回路（神）内のバイアス回路（２８）に
よりバイアス電圧が加えられ、出力ピン（２１〉に発生
する。

スイッチ（２２〉が図示の如く開放されている場合、出
力ピン（２１〉には、垂直駆動パルス期間中はアース電
位となり、前記期間外では１．　ｖ　ｃｃ　（ただし、
ＶＣＣは電源電圧）となる第３図（ロ）の如き垂直駆動
パルスが発生ずる。ここで、検出回路（２５）の基準電
源（２６）の電圧を一点鎖線のレベルに設定すれば、第
３図（ハ〉の如き判別信号が検出回路（２５）から５−
ＲＦＦ回路（２７）のセット入力Ｓに印加きれる。ここ
で、５−ＲＦＦ回路（２７）には垂直分周回路（１９）
より垂直駆動パルスが波形整形された第３図（ニ）の如
きパルスがリセット信号として印加されているので、そ
のＱ出力は第３図（ホ）の如くなる。このため、第１ト
ランジスタ（１２）はオフ、第２及び第３トランジスタ
（１３〉及び（１４）はオンとなる。ところで、第１図
のＡＦＣ回路（５）、水平発振回路（８）及び水平分周
回路（４）から成る同期ＡＦＣ回路は第２図の同期ＡＦ
Ｃ回路と同一の構成で動作を行なうものであるから、ゲ
ート回路（３）のゲート動作が行なわれ、ＡＦＣ回路（
５〉の検出感度が低下し、又積分回路（７）の積分効果
が向上し、耐ノイズ性が強＜、ＡＦＣループの応答時間
が長めで放送局からの映像信号を受像するのに適したも
のとなる。

又、スイッチ（２２）を図示と逆に閉成すると、出力ピ
ン（２１）には垂直駆動パルス期間中は■。−Ｖｆ（た
だし■。は電源（２４）の電圧、Ｖｆはダイオードの立
ち上がり電圧）となり、前記期間外では↓ＶＣＣとなる
第４図の如き垂直駆動パルスが発生する。

ここで、検出回路（２５）の基準電源（２６）の電圧は
一点鎖線のレベルに設定されているので、５−ＲＦＦ回
路（２７〉にはセット信号が印加されず、５−ＲＦＦ回
路（２７）は垂直分周回路（１９）からのリセット信号
によりリセット状態となる。このため、第１トランジス
タ（１２）はオン、第２及び第３トランジスタ（１３）
及び（１４）はオフとなる。従って、ゲート回路（３）
のゲート動作が停止し、ＡＦＣ回路（５）の検出感度が
上昇し、又積分回路（Ｚ）の積分効果が低下してＡＦＣ
ループの応答時間が早くなり、ＶＴＲからの映像信号を
受像するのに適したものとなり、出力ピン（２１）を切
換スイッチと兼用することが出来る。

尚、スイッチ（２２〉によって垂直駆動パルスの振幅を
変化させたとしても、パルスが存在するという状態は変
らないので、それによって垂直偏向動作が異常を来たす
ことがない。

第５図は別の実施例を示す回路図で、水平偏向用の水平
出力回路からのフライバックパルスが印加される入力ピ
ンを切換スイッチに兼用した例を示し、（２９）は水平
出力回路（３０）からのフライバックパルスが印加され
る入力ピン、（財）は前記フライバックパルスを増幅す
る差動増幅回路、り３２〉は前記入力ピン（２９）の電
圧に応じてオンし５−ＲＦＦ回路（２７）をセットする
トランジスタである。

水平出力回路（３０）から第６図（イ）の如き電源電圧
（＋Ｖｃｃ）より高いフライバックパルスが入力ピン（
２９）に印加されスイッチ（２２）が図示の如く開放さ
れている場合、点Ａには第６図（ロ）の如き前記フライ
バックパルス期間中はＶ。、＋Ｖｆの電圧となるパルス
が発生する。ここで、比較回路（旦）の基準電源（３３
）の電圧を一点鎖線のレベルの如く設定すれば、出力端
子（３４）には前記パルスに応じて信号が得られ、該信
号が水平ＡＦＣ動作のために用いられる。又、トランジ
スタ（３２）のＶ　ｎＦ（Ｖ　ｓ−ａはトランジスタの
ペースエミッタ間電圧）を第６図の二点鎖線のレベルに
設定すれば、トランジスタ（３２）はフライバックパル
スの到来前には、オフとなり電流源（３５）により５−
ＲＦＰ回路（２７）はセットされ、Ｑ出力からｒＨ，レ
ベルの信号が又Ｑ出力から「Ｌ」レベルの信号が発生し
、同期ＡＦＣ回路（図示せず）を制御する。又、スイッ
チ（２２）を図示と逆に閉成すると、点Ａには第６図（
ハ）の如きフライバックパルス期間中はＶｃｃ＋Ｖｆの
電圧で、前記期間外は■。−Ｖｆの電圧のパルスが発生
する。このため、出力端子（３４）には前述の場合と同
じレベルの出力信号が発生し、又、トランジスタ（３２
）は前記パルス期間中及び期間外もオンとなり、５−Ｒ
ＦＰ回路（２７）はセット諮れず、垂直分周回路（１９
）からの垂直駆動パルスに同期したパルス信号により常
時リセット状態となり、Ｑ出力から「Ｌ」レベルの信号
が、又、◇出力からｒＨ，レベルの信号が発生し同期Ａ
ＦＣ回路を制御する。

従って、第５図の回路によればＩＣの入力ピン（２９）
を切換スイッチと兼用することが出来る。

（ト）発明の効果以上述べた如く、本発明に依ればＩＣから外部回路に印
加される出力パルス又は、外部回路からＩＣへ印加され
る入カバルスが印加される前記ＩＣの外付ピンの電圧を
簡単な外付回路により変化させ、その変化を前記ＩＣ内
部の検出回路及び該検出回路の判別信号を保持するブリ
ップフロップ回路により読み取り前記ＩＣ内部の所望の
機能を切換えているので、従来単独に存在していた複数
の切換スイッチ用のピンを、他の入出力ピンと兼用しＩ
Ｃのピン数の大幅な削減を行なうことが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、第２図は従
来のスイッチ回路を示す回路図、第３図及び第４図は第
１図の説明に供するための波形図、第５図は本発明の別
の実施例を示す回路図、及び第６図は第５図の説明に供
するための波形図である。（２１）・・・出力ピン、　（２２）・・・スイッチ、
　（２３）・・・ダイオード、　（２４）・・・電源、
　（２５）・・・検出回路、（２７）・・・５−ＲＦＰ
回路。出願人　三洋電機株式会社外１名代理人　弁理士　西野卓嗣　外１名第６図

Claims

【特許請求の範囲】

（１）ＩＣから外部回路に出力パルスを印加する為、又
は外部回路からＩＣに入力パルスを印加する為に前記Ｉ
Ｃに配置される外付ピンと、前記外付ピンに外付けされ
、前記パルスの振幅を変化させる為のスイッチ手段と、
前記ＩＣ内に内蔵され前記パルスの振幅を検出する検出
回路と、該検出回路の出力信号に応じてセットされるフ
リップフロップ回路とから成り、前記フリップフロップ
回路の出力信号に応じて前記ＩＣの内部回路を切換える
様にしたことを特徴とするスイッチ回路。