JPH0526392B2 - - Google Patents
Info
- Publication number
- JPH0526392B2 JPH0526392B2 JP19347286A JP19347286A JPH0526392B2 JP H0526392 B2 JPH0526392 B2 JP H0526392B2 JP 19347286 A JP19347286 A JP 19347286A JP 19347286 A JP19347286 A JP 19347286A JP H0526392 B2 JPH0526392 B2 JP H0526392B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- vertical
- synchronous
- sensitivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000001360 synchronised effect Effects 0.000 claims description 24
- 230000035945 sensitivity Effects 0.000 claims description 17
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テレビジヨン受像機に用いられる同
期AFC回路に関するもので、特に感度切換えを
自動的に行なうことの出来る同期AFC回路に関
する。
期AFC回路に関するもので、特に感度切換えを
自動的に行なうことの出来る同期AFC回路に関
する。
(ロ) 従来の技術
位相比較回路、積分回路、及びVCO（電圧制御
発振回路）から成る同期AFC回路が「′85三洋半
導体ハンドブツクモノリシツクバイポーラ集積回
路編」（昭和60年３月20日発行）第1002頁に記載
されている。第２図は前記同期AFC回路を示す
回路図で、入力端子１からの映像信号は、同期分
離回路２で同期分離され、水平同期信号がゲート
回路３に印加される。該ゲート回路３には水平分
周回路４から走査期間のノイズを阻止する間欠的
なゲート信号が印加される為、水平同期信号のみ
が通過し位相比較回路５のトランジスタ６のベー
スに印加される。又、位相比較回路５のトランジ
スタ７のベースには、水平偏向回路８からのフラ
イバツクパルスが帰還され、両信号の位相差が検
出される。位相比較回路５は一般に良く用いられ
るもので、点Ａ及び点Ｂに印加される信号の位相
差に応じた電圧を点Ｃに発生する構成となつてい
る。点Ｃに生ずる電圧は、積分回路９により平滑
されVCO１０の発心周波数を制御する為に用い
られる。このため、水平同期信号に同期した信号
が水平分周回路４で分周されて水平偏向回路８に
印加される。
発振回路）から成る同期AFC回路が「′85三洋半
導体ハンドブツクモノリシツクバイポーラ集積回
路編」（昭和60年３月20日発行）第1002頁に記載
されている。第２図は前記同期AFC回路を示す
回路図で、入力端子１からの映像信号は、同期分
離回路２で同期分離され、水平同期信号がゲート
回路３に印加される。該ゲート回路３には水平分
周回路４から走査期間のノイズを阻止する間欠的
なゲート信号が印加される為、水平同期信号のみ
が通過し位相比較回路５のトランジスタ６のベー
スに印加される。又、位相比較回路５のトランジ
スタ７のベースには、水平偏向回路８からのフラ
イバツクパルスが帰還され、両信号の位相差が検
出される。位相比較回路５は一般に良く用いられ
るもので、点Ａ及び点Ｂに印加される信号の位相
差に応じた電圧を点Ｃに発生する構成となつてい
る。点Ｃに生ずる電圧は、積分回路９により平滑
されVCO１０の発心周波数を制御する為に用い
られる。このため、水平同期信号に同期した信号
が水平分周回路４で分周されて水平偏向回路８に
印加される。
ところで、スイツチ１１は視聴者が手動で放送
局からの信号とVTR（ビデオテープレコーダ）か
らの信号とに応じて同期AFC回路の感度切換え
を行なう為のもので、スイツチ１１に接続される
ピン１２はIC（集積回路）化した場合、外付ピン
となるものである。一般に放送局からの映像信号
は、同期信号の周期が一定であるが、弱電界時の
耐ノズル性を強くするために同期AFC回路の応
答時間を長くしている。そうする為には、スイツ
チ１１を図示の如く電源側にし第１トランジスタ
１４をオフ、第２及び第３トランジスタ１５及び
１６をオンさせる。そうすると、ゲート動作が行
なわれ、かつ位相比較回路５のトランジスタ１７
がオフするので、検出感度を定めるトランジスタ
１８及び１９の共通エミツタ電流が減少し、又、
積分回路９の積分効果が向上して検出感度が低下
する。従つて、放送局からの映像信号を受像する
のに適したものとなる。
局からの信号とVTR（ビデオテープレコーダ）か
らの信号とに応じて同期AFC回路の感度切換え
を行なう為のもので、スイツチ１１に接続される
ピン１２はIC（集積回路）化した場合、外付ピン
となるものである。一般に放送局からの映像信号
は、同期信号の周期が一定であるが、弱電界時の
耐ノズル性を強くするために同期AFC回路の応
答時間を長くしている。そうする為には、スイツ
チ１１を図示の如く電源側にし第１トランジスタ
１４をオフ、第２及び第３トランジスタ１５及び
１６をオンさせる。そうすると、ゲート動作が行
なわれ、かつ位相比較回路５のトランジスタ１７
がオフするので、検出感度を定めるトランジスタ
１８及び１９の共通エミツタ電流が減少し、又、
積分回路９の積分効果が向上して検出感度が低下
する。従つて、放送局からの映像信号を受像する
のに適したものとなる。
又、VTRの再生映像信号は同期信号の周期が
変動しやすいので同期AFC回路の応答時間を早
くすることが望まれる。この様な場合は、スイツ
チ１１をアース側にし、第１トランジスタ１４を
オン、第２及び第３トランジスタ１５及び１６を
オフとする。そうすることによつて、ゲート動作
が停止し、かつ位相比較回路５のトランジスタ１
７がオンするので、トランジスタ１８及び１９の
共通エミツタ電流が上昇し、又、積分回路９の積
分効果が低下して検出感度が上昇する。従つて、
VTRからの映像信号を受像するのに適したもの
となる。
変動しやすいので同期AFC回路の応答時間を早
くすることが望まれる。この様な場合は、スイツ
チ１１をアース側にし、第１トランジスタ１４を
オン、第２及び第３トランジスタ１５及び１６を
オフとする。そうすることによつて、ゲート動作
が停止し、かつ位相比較回路５のトランジスタ１
７がオンするので、トランジスタ１８及び１９の
共通エミツタ電流が上昇し、又、積分回路９の積
分効果が低下して検出感度が上昇する。従つて、
VTRからの映像信号を受像するのに適したもの
となる。
従つて、第２図の回路に依れば、スイツチ１１
の切換えによつて、同期AFC回路の感度を切換
えることが出来る。
の切換えによつて、同期AFC回路の感度を切換
えることが出来る。
(ハ) 発明が解決しようとする問題点
しかしながら、第２図の回路においては、放送
局からの信号とVTRからの信号との切換えが手
動で行なわれるために専用の外付ピン１２が必要
となり、ピン数増加というIC化にとつて好まし
くない問題があつた。
局からの信号とVTRからの信号との切換えが手
動で行なわれるために専用の外付ピン１２が必要
となり、ピン数増加というIC化にとつて好まし
くない問題があつた。
(ニ) 問題点を解決するための手段
本発明は、上述の点に鑑み成されたもので、映
像信号から分離された水平同期信号に同期した水
平周波数の出力信号を発生する同期AFC回路と、
前記映像信号中の垂直同期信号に応じてリセツト
され所定数カウントした後、疑似垂直同期信号を
発生する垂直カウントダウン回路と、前記疑似垂
直同期信号と垂直同期信号との位相比較を行な
い、その出力によつて前記垂直同期信号の周期が
標準の垂直同期であるか否かを判別する判別回路
とから成ることを特徴とする。
像信号から分離された水平同期信号に同期した水
平周波数の出力信号を発生する同期AFC回路と、
前記映像信号中の垂直同期信号に応じてリセツト
され所定数カウントした後、疑似垂直同期信号を
発生する垂直カウントダウン回路と、前記疑似垂
直同期信号と垂直同期信号との位相比較を行な
い、その出力によつて前記垂直同期信号の周期が
標準の垂直同期であるか否かを判別する判別回路
とから成ることを特徴とする。
(ホ) 作用
本発明に依れば、外部から到来する垂直同期信
号の周期が標準の垂直同期であるか否かの検出を
行ない、標準と判断されたならば同期AFC回路
の感度を低下させ、非標準と判断されたならば感
度を上昇させているので、自動的に前記同期
AFC回路の感度切換えを行なう事が出来る。
号の周期が標準の垂直同期であるか否かの検出を
行ない、標準と判断されたならば同期AFC回路
の感度を低下させ、非標準と判断されたならば感
度を上昇させているので、自動的に前記同期
AFC回路の感度切換えを行なう事が出来る。
(ヘ) 実施例
第１図は、本発明の一実施例を示す回路図で、
２０は同期分離回路２からの垂直同期信号に応じ
て所定のパルス幅のリセツトパルスを発生するリ
セツトパルス発生回路、２１は10段のＴ−FF
（FF：フリツプフロツプ回路）とデコーダから構
成される垂直カウントダウン回路である。該垂直
カウントダウン回路２１は、リセツトパルス発生
回路２０からのリセツトパルスに応じてリセツト
され、リセツトされてから、水平分周回路４から
供給される2fH（fH：水平周波数）の周波数のクロ
ツク信号をカウントし、所定数（標準垂直周期
262.5Hよりも若干短い周期）カウントすると疑
似垂直同期信号を端子２２に発生する構成となつ
ている。又、２３は前記疑似垂直同期信号を遅延
させる遅延回路、２４は前記遅延回路２３からの
疑似垂直同期信号と前記リセツトパルスとの位相
比較を行なう位相比較回路、２５及び２６は位相
比較回路２４の出力信号を基準電源２７の基準電
圧と比較し、「Ｈ」又は「Ｌ」の判別信号を発生
する第１及び第２比較回路、及び２８は第１比較
回路２５の出力信号に応じてセツトされ、第２比
較回路２６の出力信号に応じてリセツトされる
RS−FFである。
２０は同期分離回路２からの垂直同期信号に応じ
て所定のパルス幅のリセツトパルスを発生するリ
セツトパルス発生回路、２１は10段のＴ−FF
（FF：フリツプフロツプ回路）とデコーダから構
成される垂直カウントダウン回路である。該垂直
カウントダウン回路２１は、リセツトパルス発生
回路２０からのリセツトパルスに応じてリセツト
され、リセツトされてから、水平分周回路４から
供給される2fH（fH：水平周波数）の周波数のクロ
ツク信号をカウントし、所定数（標準垂直周期
262.5Hよりも若干短い周期）カウントすると疑
似垂直同期信号を端子２２に発生する構成となつ
ている。又、２３は前記疑似垂直同期信号を遅延
させる遅延回路、２４は前記遅延回路２３からの
疑似垂直同期信号と前記リセツトパルスとの位相
比較を行なう位相比較回路、２５及び２６は位相
比較回路２４の出力信号を基準電源２７の基準電
圧と比較し、「Ｈ」又は「Ｌ」の判別信号を発生
する第１及び第２比較回路、及び２８は第１比較
回路２５の出力信号に応じてセツトされ、第２比
較回路２６の出力信号に応じてリセツトされる
RS−FFである。
尚、第１図において第２図と同一の回路素子に
ついては同一の符号を付し、その説明を省略す
る。
ついては同一の符号を付し、その説明を省略す
る。
ところで、従来同期AFC回路の感度切換えは、
テレビジヨン放送信号とVTR出力信号とに応じ
て手動スイツチを切換えることにより行なわれて
いたが、VTR出力信号の中でも通常再生時の場
合、その垂直同期信号の周期は放送局のそれと等
しく262.5Hとなる場合がある。そこで、本実施
例中では262.5H周期の垂直同期信号を有する映
像信号を標準信号、262.5H周期以外の周期の垂
直同期信号を有する信号を非標準信号と称し、標
準信号と非標準信号との判別によつて、前記同期
AFC回路の感度切換えを行なう。
テレビジヨン放送信号とVTR出力信号とに応じ
て手動スイツチを切換えることにより行なわれて
いたが、VTR出力信号の中でも通常再生時の場
合、その垂直同期信号の周期は放送局のそれと等
しく262.5Hとなる場合がある。そこで、本実施
例中では262.5H周期の垂直同期信号を有する映
像信号を標準信号、262.5H周期以外の周期の垂
直同期信号を有する信号を非標準信号と称し、標
準信号と非標準信号との判別によつて、前記同期
AFC回路の感度切換えを行なう。
第１図において、映像信号が入力端子１に印加
されると、前記映像信号中の垂直同期信号が、同
期分離回路２で同期分離されリセツトパルス発生
回路２０に印加される。そして、前記垂直同期信
号に応じたリセツトパルスが、垂直カウントダウ
ン回路２１のリセツト端子Ｒに印加され、前記リ
セツトパルスに同期した垂直偏向用の垂直駆動パ
ルスが出力端子２９に得られる。前記リセツトパ
ルスに応じて、垂直カウントダウン回路２１がリ
セツトされ、所定時間が経過しクロツクを前記所
定数カウントすると、疑似垂直同期信号が端子２
２から発生し、遅延回路２３で所定時間遅延され
て位相比較回路２４の一端に印加される。一方、
位相比較回路２４の他端には前記垂直同期信号中
のパルスの次に到来するパルスに応じたリセツト
パルスが印加される。
されると、前記映像信号中の垂直同期信号が、同
期分離回路２で同期分離されリセツトパルス発生
回路２０に印加される。そして、前記垂直同期信
号に応じたリセツトパルスが、垂直カウントダウ
ン回路２１のリセツト端子Ｒに印加され、前記リ
セツトパルスに同期した垂直偏向用の垂直駆動パ
ルスが出力端子２９に得られる。前記リセツトパ
ルスに応じて、垂直カウントダウン回路２１がリ
セツトされ、所定時間が経過しクロツクを前記所
定数カウントすると、疑似垂直同期信号が端子２
２から発生し、遅延回路２３で所定時間遅延され
て位相比較回路２４の一端に印加される。一方、
位相比較回路２４の他端には前記垂直同期信号中
のパルスの次に到来するパルスに応じたリセツト
パルスが印加される。
今、入力端子１に印加される映像信号が標準信
号とすれば、位相比較回路２４に印加される両信
号の位相が一致し、位相比較回路２４は出力信号
を発生しない。そのため、第１比較回路２５の出
力端には「Ｈ」の信号が発生し、第２比較回路２
６の出力端には「Ｌ」の信号が発生する。そし
て、前記「Ｈ」の信号に応じて、RS−FF２８は
セツトされ、そのＱ出力として標準信号を示す
「Ｈ」の信号が発生し、インバータ３０で反転さ
れ第１トランジスタ１４のベースに印加されると
ともに、第２及び第３トランジスタ１５及び１６
のベースに印加される。その為、ゲート回路３に
おいては、第１トランジスタ１４がオフすること
により同期分離回路２から到来する水平同期信号
に対して間欠的なゲート動作が行なわれる。又、
第２及び第３トランジスタ１５及び１６がオンす
ることにより、位相比較回路５に流れる電流が減
少するとともに、積分回路９の抵抗値が小さくな
り積分効果が向上し、感度が低下する。その結
果、同期AFC回路が耐ノイズ性に強くなり、テ
レビジヨン放送信号やVTRの通常再生信号に対
して適したものとなる。
号とすれば、位相比較回路２４に印加される両信
号の位相が一致し、位相比較回路２４は出力信号
を発生しない。そのため、第１比較回路２５の出
力端には「Ｈ」の信号が発生し、第２比較回路２
６の出力端には「Ｌ」の信号が発生する。そし
て、前記「Ｈ」の信号に応じて、RS−FF２８は
セツトされ、そのＱ出力として標準信号を示す
「Ｈ」の信号が発生し、インバータ３０で反転さ
れ第１トランジスタ１４のベースに印加されると
ともに、第２及び第３トランジスタ１５及び１６
のベースに印加される。その為、ゲート回路３に
おいては、第１トランジスタ１４がオフすること
により同期分離回路２から到来する水平同期信号
に対して間欠的なゲート動作が行なわれる。又、
第２及び第３トランジスタ１５及び１６がオンす
ることにより、位相比較回路５に流れる電流が減
少するとともに、積分回路９の抵抗値が小さくな
り積分効果が向上し、感度が低下する。その結
果、同期AFC回路が耐ノイズ性に強くなり、テ
レビジヨン放送信号やVTRの通常再生信号に対
して適したものとなる。
次に非標準信号が、入力端子１に印加された場
合について説明する。この場合、位相比較回路２
４に印加される疑似垂直同期信号とリセツトパル
スとの位相が一致せず、位相比較回路２４から
「Ｈ」レベルの信号が発生する。そのため、第１
比較回路２５の出力端には「Ｌ」の信号が発生
し、第２比較回路２６の出力端には「Ｈ」の信号
が発生する。そして、前記「Ｈ」の信号に応じて
RS−FF２８はリセツトされ、そのＱ出力として
非標準信号に示す「Ｌ」の信号が発生し、インバ
ータ３０で反転され第１トランジスタ１４のベー
スに印加されるとともに第２及び第３トランジス
タ１５及び１６のベースに印加される。その為、
ゲート回路３においては第１トランジスタ１４が
オンすることによりゲート動作が停止し、同期分
離回路２から到来する水平同期信号は、そのまま
位相比較回路５に印加される。又、前記「Ｌ」レ
ベルの信号に応じて第２及び第３トランジスタ１
５及び１６がオフすることにより、位相比較回路
５に流れる電流が増加するとともに、積分回路９
の抵抗値が大きくなり、積分効果が低下し検出感
度が上昇する。その結果、同期AFC回路の応答
速度が上昇し、水平同期信号の同期引込み時間が
短くなり、VTRの特殊再生信号に対して適した
ものとなる。
合について説明する。この場合、位相比較回路２
４に印加される疑似垂直同期信号とリセツトパル
スとの位相が一致せず、位相比較回路２４から
「Ｈ」レベルの信号が発生する。そのため、第１
比較回路２５の出力端には「Ｌ」の信号が発生
し、第２比較回路２６の出力端には「Ｈ」の信号
が発生する。そして、前記「Ｈ」の信号に応じて
RS−FF２８はリセツトされ、そのＱ出力として
非標準信号に示す「Ｌ」の信号が発生し、インバ
ータ３０で反転され第１トランジスタ１４のベー
スに印加されるとともに第２及び第３トランジス
タ１５及び１６のベースに印加される。その為、
ゲート回路３においては第１トランジスタ１４が
オンすることによりゲート動作が停止し、同期分
離回路２から到来する水平同期信号は、そのまま
位相比較回路５に印加される。又、前記「Ｌ」レ
ベルの信号に応じて第２及び第３トランジスタ１
５及び１６がオフすることにより、位相比較回路
５に流れる電流が増加するとともに、積分回路９
の抵抗値が大きくなり、積分効果が低下し検出感
度が上昇する。その結果、同期AFC回路の応答
速度が上昇し、水平同期信号の同期引込み時間が
短くなり、VTRの特殊再生信号に対して適した
ものとなる。
(ト) 発明の効果
以上述べた如く、本発明に依れば映像信号中の
垂直同期信号が標準信号であるか否かの判別を行
ない、その判別結果に応じて同期AFC回路の感
度切換えを行なつているので、自動的に前記同期
AFC回路の感度切換えを行なう事が出来る。そ
の為、IC化に際して前記感度の切換えの為に格
別の制御ピンを必要とせず、ピン数の削減が計
れ、効率的なIC設計を行なうことが出来る。
垂直同期信号が標準信号であるか否かの判別を行
ない、その判別結果に応じて同期AFC回路の感
度切換えを行なつているので、自動的に前記同期
AFC回路の感度切換えを行なう事が出来る。そ
の為、IC化に際して前記感度の切換えの為に格
別の制御ピンを必要とせず、ピン数の削減が計
れ、効率的なIC設計を行なうことが出来る。
更に実施例の如く、疑似垂直同期信号を垂直カ
ウントダウン回路を利用して作成すれば、判別回
路を付加するだけで標準・非標準の判別が行な
え、回路構成の簡略化が計れるという利点も有す
る。
ウントダウン回路を利用して作成すれば、判別回
路を付加するだけで標準・非標準の判別が行な
え、回路構成の簡略化が計れるという利点も有す
る。
第１図は、本発明の一実施例を示す回路図、及
び第２図は従来の同期AFC回路を示す回路図で
ある。 ２……同期分離回路、３……ゲート回路、４…
…水平分周回路、５……位相比較回路、１０……
VCO、２０……リセツトパルス発生回路、２１
……垂直カウントダウン回路、２３……遅延回
路、２４……位相比較回路、２５及び２６……第
１及び第２比較回路。
び第２図は従来の同期AFC回路を示す回路図で
ある。 ２……同期分離回路、３……ゲート回路、４…
…水平分周回路、５……位相比較回路、１０……
VCO、２０……リセツトパルス発生回路、２１
……垂直カウントダウン回路、２３……遅延回
路、２４……位相比較回路、２５及び２６……第
１及び第２比較回路。
Claims (1)
- １ 映像信号から分離された水平同期信号に同期
した水平周波数の出力信号を発生する同期AFC
回路と、前記映像信号中の垂直同期信号に応じて
リセツトされ所定数カウントした後、疑似垂直同
期信号を発生する垂直カウントダウン回路と、前
記疑似垂直同期信号と垂直同期信号との位相比較
を行ない、その出力によつて前記垂直同期信号の
周期が標準の垂直同期であるか否かを判別する判
別回路とから成り、該判別回路の出力信号を用い
て前記同期AFC回路の感度切換えを行なうこと
を特徴とする同期AFC回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193472A JPS6348968A (ja) | 1986-08-18 | 1986-08-18 | 同期ａｆｃ回路 |
| KR1019870007708A KR930005185B1 (ko) | 1986-07-18 | 1987-07-16 | 동기 주파수 자동 조절장치 |
| EP87110371A EP0253402B1 (en) | 1986-07-18 | 1987-07-17 | Sync detection circuit |
| US07/074,605 US4814878A (en) | 1986-07-18 | 1987-07-17 | Sync detection circuit |
| DE8787110371T DE3776014D1 (de) | 1986-07-18 | 1987-07-17 | Synchronisiersignal-detektorschaltung. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61193472A JPS6348968A (ja) | 1986-08-18 | 1986-08-18 | 同期ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6348968A JPS6348968A (ja) | 1988-03-01 |
| JPH0526392B2 true JPH0526392B2 (ja) | 1993-04-15 |
Family
ID=16308579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61193472A Granted JPS6348968A (ja) | 1986-07-18 | 1986-08-18 | 同期ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6348968A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101655677B1 (ko) * | 2015-05-19 | 2016-09-07 | 현대자동차주식회사 | 하이브리드 자동차의 엔진 클러치 터치 포인트 학습 방법 |
-
1986
- 1986-08-18 JP JP61193472A patent/JPS6348968A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101655677B1 (ko) * | 2015-05-19 | 2016-09-07 | 현대자동차주식회사 | 하이브리드 자동차의 엔진 클러치 터치 포인트 학습 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6348968A (ja) | 1988-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292654A (en) | Deflection system and switched-mode power supply using a common ramp generator | |
| EP0170207A2 (en) | A write clock pulse generator used for a time base corrector | |
| US5982239A (en) | Phase locked loop circuit and a picture reproducing device | |
| US3821470A (en) | Phase correction for horizontal oscillator in cmos form | |
| KR930005185B1 (ko) | 동기 주파수 자동 조절장치 | |
| EP0342634B1 (en) | Circuitry for and method of generating vertical drive pulse in video signal receiver | |
| JP2635667B2 (ja) | 自動周波数制御回路 | |
| JP2975607B2 (ja) | Ａｆｃ回路 | |
| JPH0526392B2 (ja) | ||
| US4562394A (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| KR920003713B1 (ko) | 영상표시장치 | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| US4630000A (en) | Apparatus for controlling the frequency of a voltage controlled oscillator | |
| JPH0533876B2 (ja) | ||
| JP3547889B2 (ja) | 複合映像信号処理ｉｃ用垂直同期信号再生回路 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JP3433092B2 (ja) | 水平同期信号処理回路 | |
| JPH0618320B2 (ja) | スイツチ回路 | |
| JPH0419747B2 (ja) | ||
| JPH0241976Y2 (ja) | ||
| JPH02109469A (ja) | 垂直駆動パルス発生回路 | |
| JPS632466A (ja) | 同期検出回路 | |
| JP3052570B2 (ja) | 映像信号検出回路 | |
| JP2664717B2 (ja) | Ｆｍステレオ復調回路 | |
| JPH0771257B2 (ja) | 垂直同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |