JPH0618320B2 - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPH0618320B2 JPH0618320B2 JP61114128A JP11412886A JPH0618320B2 JP H0618320 B2 JPH0618320 B2 JP H0618320B2 JP 61114128 A JP61114128 A JP 61114128A JP 11412886 A JP11412886 A JP 11412886A JP H0618320 B2 JPH0618320 B2 JP H0618320B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- pulse
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は、ＩＣ（集積回路）化に際してのスイッチ回路
の改良に関するもので、特にピン数の削減を計ったスイ
ッチ回路に関する。
の改良に関するもので、特にピン数の削減を計ったスイ
ッチ回路に関する。
(ロ) 従来の技術 位相検波回路、積分回路、水平発振回路等から成る同期
ＡＦＣ回路が「′８５三洋半導体ハンドブックモノリシ
ックバイポーラ集積回路編」（昭和６０年３月２０日発
行）第１００２頁に示されるＩＣＬＡ７６２０に内蔵さ
れている。前記ＩＣの内部等価回路を第２図に示す。第
２図において、入力端子(1)からの映像信号は、複合同
期分離回路(2)に印加され、同期分離されて複合同期信
号となりゲート回路(3)に印加される。ゲート回路(3)に
は水平分周回路(4)から、水平同期信号を通過させ、走
査期間のノイズを阻止する制御信号が印加されるので、
水平同期信号の分離が行なわれる。そして、ゲート回路
(3)から得られる水平同期信号は、ＡＦＣ回路(5)に印加
される。一方水平分周回路(4)の出力信号がＡＦＣ回路
(5)のトランジスタ(6)のベースに印加されＡＦＣ回路
(5)は前記２つの信号の位相差を検出する。ＡＦＣ回路
(5)は一般に良く用いられる位相比較回路で、点Ａ及び
点Ｂに印加される信号に位相差がない場合、点Ｃには所
定の電圧が表われ、又、位相差がある場合には前記位相
差に応じた前記電圧より大又は小の電圧が点Ｃに発生す
る。積分回路(7)は点Ｃに生ずる電圧を平均化し、直流
電圧に直し水平発振回路(8)の発振周波数を制御する。
このため、水平発振回路(8)から水平同期信号に同期し
た一定周波数の信号が水平分周回路(4)に与えられる。
その結果、水平分周回路(4)の出力端には点Ｂに印加さ
れる水平同期信号と、位相及び周波数が等しい出力信号
が得られる。
ＡＦＣ回路が「′８５三洋半導体ハンドブックモノリシ
ックバイポーラ集積回路編」（昭和６０年３月２０日発
行）第１００２頁に示されるＩＣＬＡ７６２０に内蔵さ
れている。前記ＩＣの内部等価回路を第２図に示す。第
２図において、入力端子(1)からの映像信号は、複合同
期分離回路(2)に印加され、同期分離されて複合同期信
号となりゲート回路(3)に印加される。ゲート回路(3)に
は水平分周回路(4)から、水平同期信号を通過させ、走
査期間のノイズを阻止する制御信号が印加されるので、
水平同期信号の分離が行なわれる。そして、ゲート回路
(3)から得られる水平同期信号は、ＡＦＣ回路(5)に印加
される。一方水平分周回路(4)の出力信号がＡＦＣ回路
(5)のトランジスタ(6)のベースに印加されＡＦＣ回路
(5)は前記２つの信号の位相差を検出する。ＡＦＣ回路
(5)は一般に良く用いられる位相比較回路で、点Ａ及び
点Ｂに印加される信号に位相差がない場合、点Ｃには所
定の電圧が表われ、又、位相差がある場合には前記位相
差に応じた前記電圧より大又は小の電圧が点Ｃに発生す
る。積分回路(7)は点Ｃに生ずる電圧を平均化し、直流
電圧に直し水平発振回路(8)の発振周波数を制御する。
このため、水平発振回路(8)から水平同期信号に同期し
た一定周波数の信号が水平分周回路(4)に与えられる。
その結果、水平分周回路(4)の出力端には点Ｂに印加さ
れる水平同期信号と、位相及び周波数が等しい出力信号
が得られる。
ところで、ＩＣ(9)の外付ピン(10)に接続されているス
イッチ(11)は、放送局からの信号とＶＴＲ（ビデオテー
プレコーダ）からの信号とを切換える為のものである。
一般に放送局からの映像信号は、同期信号の周期が一定
であるが、弱電界時の耐ノイズ性を強くするためにＡＦ
Ｃループの応答時間を長くしている。そうする為には、
スイッチ(11)を図示の如く電源側にし第１トランジスタ
(12)をオフ、第２及び第３トランジスタ(13)及び(14)を
オンさせる。そのため、ゲート動作が行なわれ、かつＡ
ＦＣ回路(5)のトランジスタ(15)がオフするので、検出
感度を定めるトランジスタ(16)及び(17)の共通エミッタ
電流が減少し、検出感度が低下し、又積分回路(7)の積
分効果が向上し放送局からの映像信号を受像するのに適
したものとなる。
イッチ(11)は、放送局からの信号とＶＴＲ（ビデオテー
プレコーダ）からの信号とを切換える為のものである。
一般に放送局からの映像信号は、同期信号の周期が一定
であるが、弱電界時の耐ノイズ性を強くするためにＡＦ
Ｃループの応答時間を長くしている。そうする為には、
スイッチ(11)を図示の如く電源側にし第１トランジスタ
(12)をオフ、第２及び第３トランジスタ(13)及び(14)を
オンさせる。そのため、ゲート動作が行なわれ、かつＡ
ＦＣ回路(5)のトランジスタ(15)がオフするので、検出
感度を定めるトランジスタ(16)及び(17)の共通エミッタ
電流が減少し、検出感度が低下し、又積分回路(7)の積
分効果が向上し放送局からの映像信号を受像するのに適
したものとなる。
又、ＶＴＲの再生映像信号は同期信号の周期が変動しや
すいのでＡＦＣループの応答時間を早くすることが望ま
れる。この様な場合は、スイッチ(11)をアース側にし、
第１トランジスタ(12)をオン、第２及び第３トランジス
タ(13)及び(14)をオフとする。そのため、ゲート動作が
停止し、かつＡＦＣ回路(5)のトランジスタ(15)がオン
するので検出感度が上昇し、又積分回路(7)の積分効果
が低下し、ＶＴＲからの映像信号を受像するのに適した
ものとなる。
すいのでＡＦＣループの応答時間を早くすることが望ま
れる。この様な場合は、スイッチ(11)をアース側にし、
第１トランジスタ(12)をオン、第２及び第３トランジス
タ(13)及び(14)をオフとする。そのため、ゲート動作が
停止し、かつＡＦＣ回路(5)のトランジスタ(15)がオン
するので検出感度が上昇し、又積分回路(7)の積分効果
が低下し、ＶＴＲからの映像信号を受像するのに適した
ものとなる。
従って、スイッチ(11)の切換えによって所望の水平同期
信号が水平分周回路(4)の出力端に得られる。
信号が水平分周回路(4)の出力端に得られる。
(ハ) 発明が解決しようとする問題点 しかしながら、第２図の回路においては、放送局からの
信号と切換えのために専用の外付けピン(10)が必要とな
り、ピン数増加というＩＣ化にとって好ましくない問題
があった。
信号と切換えのために専用の外付けピン(10)が必要とな
り、ピン数増加というＩＣ化にとって好ましくない問題
があった。
(ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、ＩＣから外
部回路に出力パルスを印加する為、又は外部回路からＩ
Ｃに入力パルスを印加する為に前記ＩＣに配置される外
付けピンと、前記外付けピンに外付けされ、前記パルス
の振幅を変化させる為のスイッチ手段と、前記ＩＣ内に
内蔵され前記パルスの振幅を検出する検出回路と、該検
出回路の出力信号に応じてセットされるフリップフロッ
プ回路とから成ることを特徴とする。
部回路に出力パルスを印加する為、又は外部回路からＩ
Ｃに入力パルスを印加する為に前記ＩＣに配置される外
付けピンと、前記外付けピンに外付けされ、前記パルス
の振幅を変化させる為のスイッチ手段と、前記ＩＣ内に
内蔵され前記パルスの振幅を検出する検出回路と、該検
出回路の出力信号に応じてセットされるフリップフロッ
プ回路とから成ることを特徴とする。
(ホ) 作用 本発明によれば、ＩＣから外部回路に印加される出力パ
ルス又は、外部回路からＩＣへ印加される入力パルスの
振幅をスイッチ手段によって変化させ、前記振幅の変化
を検出回路及びフリップフロップ回路により判別してい
るので、前記フリップフロップ回路の出力信号によりＩ
Ｃの内部回路を切換えることが出来る。
ルス又は、外部回路からＩＣへ印加される入力パルスの
振幅をスイッチ手段によって変化させ、前記振幅の変化
を検出回路及びフリップフロップ回路により判別してい
るので、前記フリップフロップ回路の出力信号によりＩ
Ｃの内部回路を切換えることが出来る。
(ヘ) 実施例 第１図は、本発明の一実施例を示す回路図で、(18)は複
合同期分離回路(2)からの複合同期信号中の垂直同期信
号を検出する垂直同期分離回路、(19)は水平分周回路
(4)から２ｆＨ（ｆＨは水平同期周波数）の周波数の信
号がクロック信号として印加され、前記垂直同期分離回
路(18)の出力信号に応じてリセットされる垂直分周回
路、(20)は該垂直分周回路(19)からの垂直駆動パルスを
出力ピン(21)に印加する出力回路、(22)は一端が出力ピ
ン(21)に接続され、他端がダイオード(23)を介して電源
(24)に接続されているスイッチ、(25)は出力ピン(21)に
生ずる垂直駆動パルスの電圧を基準電源(26)の電圧と比
較し、判別信号を発生する検出回路、(27)は検出回路(2
5)からセット信号が印加され、垂直分周回路(19)から前
記垂直駆動パルスに同期したリセット信号が印加される
Ｓ−ＲＦＦ（フリップフロップ）回路である。尚、第１
図において第２図と同一の回路素子については同一の符
号を付しその説明を省略する。
合同期分離回路(2)からの複合同期信号中の垂直同期信
号を検出する垂直同期分離回路、(19)は水平分周回路
(4)から２ｆＨ（ｆＨは水平同期周波数）の周波数の信
号がクロック信号として印加され、前記垂直同期分離回
路(18)の出力信号に応じてリセットされる垂直分周回
路、(20)は該垂直分周回路(19)からの垂直駆動パルスを
出力ピン(21)に印加する出力回路、(22)は一端が出力ピ
ン(21)に接続され、他端がダイオード(23)を介して電源
(24)に接続されているスイッチ、(25)は出力ピン(21)に
生ずる垂直駆動パルスの電圧を基準電源(26)の電圧と比
較し、判別信号を発生する検出回路、(27)は検出回路(2
5)からセット信号が印加され、垂直分周回路(19)から前
記垂直駆動パルスに同期したリセット信号が印加される
Ｓ−ＲＦＦ（フリップフロップ）回路である。尚、第１
図において第２図と同一の回路素子については同一の符
号を付しその説明を省略する。
第１図において、複合同期分離回路(2)からの複合同期
信号は、垂直同期分離回路(18)に印加され、同期分離さ
れて垂直同期信号のみがリセット信号として垂直分周回
路(19)に印加される。垂直分周回路(19)は水平分周回路
(4)から２ｆＨの信号をクロック信号として印加されて
いるため、前記２ｆＨの信号を垂直同期分離回路(18)か
らのリセット信号に応じて分周する。それによって得ら
れる第３図(イ)の如き垂直駆動パルスは、出力回路(20)
内のバイアス回路(28)によりバイアス電圧が加えられ、
出力ピン(21)に発生する。
信号は、垂直同期分離回路(18)に印加され、同期分離さ
れて垂直同期信号のみがリセット信号として垂直分周回
路(19)に印加される。垂直分周回路(19)は水平分周回路
(4)から２ｆＨの信号をクロック信号として印加されて
いるため、前記２ｆＨの信号を垂直同期分離回路(18)か
らのリセット信号に応じて分周する。それによって得ら
れる第３図(イ)の如き垂直駆動パルスは、出力回路(20)
内のバイアス回路(28)によりバイアス電圧が加えられ、
出力ピン(21)に発生する。
スイッチ(22)が図示の如く開放されている場合、出力ピ
ン(21)には垂直駆動パルス期間中はアース電圧となり、
前記期間外では1/2ＶCC（ただし、ＶCCは電源電圧）と
なる第３図(ロ)の如き垂直駆動パルスが発生する。ここ
で、検出回路(25)の基準電源(26)の電圧を一点鎖線のレ
ベルに設定すれば、第３図(ハ)の如き判別信号が検出回
路(25)からＳ−ＲＦＦ回路(27)のセット入力Ｓに印加さ
れる。ここで、Ｓ−ＲＦＦ回路(27)には垂直分周回路(1
9)より垂直駆動パルスが波形整形された第３図(ニ)の如
きパルスがリセット信号として印加されているので、そ
のＱ出力は第３図(ホ)の如くなる。このため、第１トラ
ンジスタ(12)はオフ、第２及び第３トランジスタ(13)及
び(14)はオンとなる。ところで、第１図のＡＦＣ回路
(5)、水平発振回路(8)及び水平分周回路(4)から成る同
期ＡＦＣ回路は第２図の同期ＡＦＣ回路と同一の構成で
動作を行なうものであるから、ゲート回路(3)のゲート
動作が行なわれ、ＡＦＣ回路(5)の検出感度が低下し、
又積分回路(7)の積分効果が向上し、耐ノイズ性が強
く、ＡＦＣループの応答時間が長めで放送局からの映像
信号を受像するのに適したものとなる。
ン(21)には垂直駆動パルス期間中はアース電圧となり、
前記期間外では1/2ＶCC（ただし、ＶCCは電源電圧）と
なる第３図(ロ)の如き垂直駆動パルスが発生する。ここ
で、検出回路(25)の基準電源(26)の電圧を一点鎖線のレ
ベルに設定すれば、第３図(ハ)の如き判別信号が検出回
路(25)からＳ−ＲＦＦ回路(27)のセット入力Ｓに印加さ
れる。ここで、Ｓ−ＲＦＦ回路(27)には垂直分周回路(1
9)より垂直駆動パルスが波形整形された第３図(ニ)の如
きパルスがリセット信号として印加されているので、そ
のＱ出力は第３図(ホ)の如くなる。このため、第１トラ
ンジスタ(12)はオフ、第２及び第３トランジスタ(13)及
び(14)はオンとなる。ところで、第１図のＡＦＣ回路
(5)、水平発振回路(8)及び水平分周回路(4)から成る同
期ＡＦＣ回路は第２図の同期ＡＦＣ回路と同一の構成で
動作を行なうものであるから、ゲート回路(3)のゲート
動作が行なわれ、ＡＦＣ回路(5)の検出感度が低下し、
又積分回路(7)の積分効果が向上し、耐ノイズ性が強
く、ＡＦＣループの応答時間が長めで放送局からの映像
信号を受像するのに適したものとなる。
又、スイッチ(22)を図示と逆に閉成すると、出力ピン(2
1)には垂直駆動パルス期間中はＶ０−Ｖｆ（ただしＶ０
は電源(24)の電圧、Ｖｆはダイオードの立ち上がり電
圧）となり、前記期間外では1/2ＶCCとなる第４図の如
き垂直駆動パルスが発生する。ここで、検出回路(25)の
基準電源(26)の電圧は一点鎖線のレベルに設定されてい
るので、Ｓ−ＲＦＦ回路(27)にはセット信号が印加され
ず、Ｓ−ＲＦＦ回路(27)は垂直分周回路(19)からのリセ
ット信号によりリセット状態となる。このため、第１ト
ランジスタ(12)はオン、第２及び第３トランジスタ(13)
及び(14)はオフとなる。従って、ゲート回路(3)のゲー
ト動作が停止し、ＡＦＣ回路(5)の検出感度が上昇し、
又積分回路(7)の積分効果が低下してＡＦＣループの応
答時間が早くなり、ＶＴＲからの映像信号を受像するの
に適したものとなり、出力ピン(21)を切換スイッチと兼
用することが出来る。
1)には垂直駆動パルス期間中はＶ０−Ｖｆ（ただしＶ０
は電源(24)の電圧、Ｖｆはダイオードの立ち上がり電
圧）となり、前記期間外では1/2ＶCCとなる第４図の如
き垂直駆動パルスが発生する。ここで、検出回路(25)の
基準電源(26)の電圧は一点鎖線のレベルに設定されてい
るので、Ｓ−ＲＦＦ回路(27)にはセット信号が印加され
ず、Ｓ−ＲＦＦ回路(27)は垂直分周回路(19)からのリセ
ット信号によりリセット状態となる。このため、第１ト
ランジスタ(12)はオン、第２及び第３トランジスタ(13)
及び(14)はオフとなる。従って、ゲート回路(3)のゲー
ト動作が停止し、ＡＦＣ回路(5)の検出感度が上昇し、
又積分回路(7)の積分効果が低下してＡＦＣループの応
答時間が早くなり、ＶＴＲからの映像信号を受像するの
に適したものとなり、出力ピン(21)を切換スイッチと兼
用することが出来る。
尚、スイッチ(22)によって垂直駆動パルスの振幅を変化
させたとしても、パルスが存在するという状態は変らな
いので、それによって垂直偏向動作が異常を来たすこと
がない。
させたとしても、パルスが存在するという状態は変らな
いので、それによって垂直偏向動作が異常を来たすこと
がない。
第５図は別の実施例を示す回路図で、水平偏向用の水平
出力回路からのフライバックパルスが印加される入力ピ
ンを切換スイッチに兼用した例を示し、(29)は水平出力
回路(30)からのフライバックパルスが印加される入力ピ
ン、(31)は前記フライバックパルスを増幅する差動増幅
回路、(32)は前記入力ピン(29)の電圧に応じてオンしＳ
−ＲＦＦ回路(27)をセットするトランジスタである。
出力回路からのフライバックパルスが印加される入力ピ
ンを切換スイッチに兼用した例を示し、(29)は水平出力
回路(30)からのフライバックパルスが印加される入力ピ
ン、(31)は前記フライバックパルスを増幅する差動増幅
回路、(32)は前記入力ピン(29)の電圧に応じてオンしＳ
−ＲＦＦ回路(27)をセットするトランジスタである。
水平出力回路(30)から第６図(イ)の如き電源電圧（＋Ｖ
CC）より高いフライバックパルスが入力ピン(29)に印加
されスイッチ(22)が図示の如く開放されている場合、点
Ａには第６図(ロ)の如き前記フライバックパルス期間中
はＶCC＋Ｖfの電圧となるパルスが発生する。ここで、
比較回路(31)の基準電源(33)の電圧を一点鎖線のレベル
の如く設定すれば、出力端子(34)には前記パルスに応じ
て信号が得られ、該信号が水平ＡＦＣ動作のために用い
られる。又、トランジスタ(32)のＶBE（ＶBEはトランジ
スタのベースエミッタ間電圧）を第６図の二点鎖線のレ
ベルに設定すれば、トランジスタ(32)はフライバックパ
ルスの到来前には、オフとなり電流源(35)によりＳ−Ｒ
ＦＦ回路(27)はセットされ、Ｑ出力から「Ｈ」レベルの
信号が又出力から「Ｌ」レベルの信号が発生し、同期
ＡＦＣ回路（図示せず）を制御する。又、スイッチ(22)
を図示と逆に閉成すると、点Ａには第６図(ハ)の如きフ
ライバックパルス期間中はＶCC＋Ｖfの電圧で、前記期
間外はＶ０−Ｖfの電圧のパルスが発生する。このた
め、出力端子(34)には前述の場合と同じレベルの出力信
号が発生し、又、トランジスタ(32)は前記パルス期間中
及び期間外もオンとなり、Ｓ−ＲＦＦ回路(27)はセット
されず、垂直分周回路(19)からの垂直駆動パルスに同期
したパルス信号により常時リセット状態となり、Ｑ出力
から「Ｌ」レベルの信号が、又、出力から「Ｈ」レベ
ルの信号が発生し同期ＡＦＣ回路を制御する。
CC）より高いフライバックパルスが入力ピン(29)に印加
されスイッチ(22)が図示の如く開放されている場合、点
Ａには第６図(ロ)の如き前記フライバックパルス期間中
はＶCC＋Ｖfの電圧となるパルスが発生する。ここで、
比較回路(31)の基準電源(33)の電圧を一点鎖線のレベル
の如く設定すれば、出力端子(34)には前記パルスに応じ
て信号が得られ、該信号が水平ＡＦＣ動作のために用い
られる。又、トランジスタ(32)のＶBE（ＶBEはトランジ
スタのベースエミッタ間電圧）を第６図の二点鎖線のレ
ベルに設定すれば、トランジスタ(32)はフライバックパ
ルスの到来前には、オフとなり電流源(35)によりＳ−Ｒ
ＦＦ回路(27)はセットされ、Ｑ出力から「Ｈ」レベルの
信号が又出力から「Ｌ」レベルの信号が発生し、同期
ＡＦＣ回路（図示せず）を制御する。又、スイッチ(22)
を図示と逆に閉成すると、点Ａには第６図(ハ)の如きフ
ライバックパルス期間中はＶCC＋Ｖfの電圧で、前記期
間外はＶ０−Ｖfの電圧のパルスが発生する。このた
め、出力端子(34)には前述の場合と同じレベルの出力信
号が発生し、又、トランジスタ(32)は前記パルス期間中
及び期間外もオンとなり、Ｓ−ＲＦＦ回路(27)はセット
されず、垂直分周回路(19)からの垂直駆動パルスに同期
したパルス信号により常時リセット状態となり、Ｑ出力
から「Ｌ」レベルの信号が、又、出力から「Ｈ」レベ
ルの信号が発生し同期ＡＦＣ回路を制御する。
従って、第５図の回路によればＩＣの入力ピン(29)を切
換スイッチと兼用することが出来る。
換スイッチと兼用することが出来る。
(ト) 発明の効果 以上述べた如く、本発明に依ればＩＣから外部回路に印
加される出力パルス又は、外部回路からＩＣへ印加され
る入力パルスが印加される前記ＩＣの外付ピンの電圧を
簡単な外付回路により変化させ、その変化を前記ＩＣ内
部の検出回路及び該検出回路の判別信号を保持するフリ
ップフロップ回路により読み取り前記ＩＣ内部の所望の
機能を切換えているので、従来単独に存在していた複数
の切換スイッチ用のピンを、他の入出力ピンと兼用しＩ
Ｃのピン数の大幅な削減を行なうことが出来る。
加される出力パルス又は、外部回路からＩＣへ印加され
る入力パルスが印加される前記ＩＣの外付ピンの電圧を
簡単な外付回路により変化させ、その変化を前記ＩＣ内
部の検出回路及び該検出回路の判別信号を保持するフリ
ップフロップ回路により読み取り前記ＩＣ内部の所望の
機能を切換えているので、従来単独に存在していた複数
の切換スイッチ用のピンを、他の入出力ピンと兼用しＩ
Ｃのピン数の大幅な削減を行なうことが出来る。
第１図は、本発明の一実施例を示す回路図、第２図は従
来のスイッチ回路を示す回路図、第３図及び第４図は第
１図の説明に供するための波形図、第５図は本発明の別
の実施例を示す回路図、及び第６図は第５図の説明に供
するための波形図である。 (21)……出力ピン、(22)……スイッチ、(23)……ダイオ
ード、(24)……電源、(25)……検出回路、(27)……Ｓ−
ＲＦＦ回路。
来のスイッチ回路を示す回路図、第３図及び第４図は第
１図の説明に供するための波形図、第５図は本発明の別
の実施例を示す回路図、及び第６図は第５図の説明に供
するための波形図である。 (21)……出力ピン、(22)……スイッチ、(23)……ダイオ
ード、(24)……電源、(25)……検出回路、(27)……Ｓ−
ＲＦＦ回路。
Claims (1)
- 【請求項１】ＩＣから外部回路にレベル変化しても影響
を受けない出力パルスを印加する為、又は外部回路から
ＩＣにレベル変化しても影響を受けない入力パルスを印
加する為に前記ＩＣに配置される外付けピンと、前記外
付けピンに外付けされ、前記外付けピンに発生する前記
パルスの振幅を変化させる為のスイッチ手段と、前記Ｉ
Ｃ内に内蔵されベースに前記出力パルスが印加されエミ
ッタに前記入力パルスが印加される入出力用トランジス
タと、前記ＩＣ内に内蔵されるとともに前記入出力用ト
ランジスタのエミッタに接続され前記外付けピンに発生
するパルスの振幅を検出する検出回路と、該検出回路の
出力信号に応じて反転されるフリップフロップ回路とか
ら成り、前記フリップフロップ回路の出力信号に応じて
前記ＩＣの内部回路を切換えるようにしたことを特徴と
するスイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114128A JPH0618320B2 (ja) | 1986-05-19 | 1986-05-19 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114128A JPH0618320B2 (ja) | 1986-05-19 | 1986-05-19 | スイツチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62294327A JPS62294327A (ja) | 1987-12-21 |
| JPH0618320B2 true JPH0618320B2 (ja) | 1994-03-09 |
Family
ID=14629834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61114128A Expired - Fee Related JPH0618320B2 (ja) | 1986-05-19 | 1986-05-19 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618320B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2629328A4 (en) * | 2010-10-13 | 2014-07-16 | Panasonic Corp | SEMICONDUCTOR ELEMENT WITH NEAR WIRELESS PROXIMITY COMMUNICATION |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4934375A (ja) * | 1972-07-27 | 1974-03-29 | ||
| JPS4992933A (ja) * | 1973-01-10 | 1974-09-04 | ||
| NL7700809A (nl) * | 1977-01-27 | 1978-07-31 | Philips Nv | Schakeling waarvan een eerste deel binnen een monolithisch geintegreerd halfgeleiderlichaam opgenomen is. |
| US4167727A (en) * | 1977-07-08 | 1979-09-11 | Motorola, Inc. | Logic circuits incorporating a dual function input |
-
1986
- 1986-05-19 JP JP61114128A patent/JPH0618320B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62294327A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4196445A (en) | Time-base error correction | |
| JPH01136419A (ja) | 発振回路 | |
| US4140928A (en) | Monostable multivibrator | |
| KR930005185B1 (ko) | 동기 주파수 자동 조절장치 | |
| JPH0618320B2 (ja) | スイツチ回路 | |
| US4047223A (en) | Frequency scanning automatic phase control system | |
| US4242602A (en) | Phase comparator circuit with gated isolation circuit | |
| US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
| JPS6120188B2 (ja) | ||
| KR920003713B1 (ko) | 영상표시장치 | |
| US4435657A (en) | Phase detector circuit | |
| JPS6151828B2 (ja) | ||
| US4155049A (en) | Automatic frequency control circuit for television horizontal oscillator | |
| EP0390183B1 (en) | Synchronizing signal separating circuit | |
| KR930003565B1 (ko) | 동기신호 분리장치 | |
| JPH067629Y2 (ja) | パルス幅による同期検出回路 | |
| JPH02109469A (ja) | 垂直駆動パルス発生回路 | |
| JPH0526392B2 (ja) | ||
| JPH0441660Y2 (ja) | ||
| KR930002596B1 (ko) | 수직 동기 분리 회로 | |
| JPH0417510B2 (ja) | ||
| JPS6111517B2 (ja) | ||
| GB2257587A (en) | A phase detector and a phase locked loop | |
| JPH07121075B2 (ja) | パラボラ波発生回路 | |
| JPS6339169B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |