WO2006006534A1 - フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部 - Google Patents

フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部 Download PDF

Info

Publication number
WO2006006534A1
WO2006006534A1 PCT/JP2005/012681 JP2005012681W WO2006006534A1 WO 2006006534 A1 WO2006006534 A1 WO 2006006534A1 JP 2005012681 W JP2005012681 W JP 2005012681W WO 2006006534 A1 WO2006006534 A1 WO 2006006534A1
Authority
WO
WIPO (PCT)
Prior art keywords
tin
copper
alloy
thickness
terminal part
Prior art date
Application number
PCT/JP2005/012681
Other languages
English (en)
French (fr)
Inventor
Masateru Ichikawa
Kunihiro Naoe
Shoji Ajimura
Original Assignee
Fujikura Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd. filed Critical Fujikura Ltd.
Priority to EP05758244A priority Critical patent/EP1784064B1/en
Priority to CN2005800229486A priority patent/CN1981565B/zh
Priority to KR1020077001769A priority patent/KR101156989B1/ko
Priority to US11/571,821 priority patent/US8017876B2/en
Publication of WO2006006534A1 publication Critical patent/WO2006006534A1/ja
Priority to HK07109762.0A priority patent/HK1104755A1/xx

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/30Electroplating: Baths therefor from solutions of tin
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base

Definitions

  • the present invention relates to a flexible printed wiring board and a terminal portion of a flexible flat cable that have almost no whisker and excellent contact resistance and no pinholes.
  • FPC flexible printed wiring boards
  • FFC flexible flat cables
  • surface treatment is performed on the copper wiring terminals in order to reduce the contact resistance between the wiring and the connector to avoid poor conduction.
  • electrolytic plating with gold or tin-lead alloy.
  • money-making is accompanied by the problem of high costs.
  • lead-free plating is desired.
  • a technique for solving the problem such as whisker is disclosed in Japanese Patent Publication No. 11-343594. That is, in this publication, Cu Sn ( ⁇ phase) and Cu Sn (r? 'Phase) are laminated in this order on at least the surface of a substrate made of Cu or a Cu alloy. A configuration in which a layer containing CuSn or an alloy layer containing CuSn is formed through an intermediate layer is disclosed. These layers are all contained Cu of 0.1 to 3 weight 0/0, or has a thickness of 1 to 20 m. These layers are manufactured by electroplating at least the surface of a Cu or Cu alloy-powered substrate in an Sn plating bath or Sn alloy plating bath containing 0.2 to 50 ppm of Cu ions.
  • Japanese Patent No. 3014814 discloses a method of suppressing a tin-plated whisker that causes a short in a fine pattern of copper or copper alloy tin-plated with tin. That is, in this method, a pure tin layer having a thickness of 0.15 m or more is first formed on the fine pattern of copper or copper alloy by plating, and then the entire pure tin layer is diffused by Cu-Sn by heat treatment. With layers. Thereafter, a pure tin-plated layer having a thickness of 0.15 to 0.00 is formed thereon, and thus generation of the tin-plated whiskers is suppressed.
  • the tinning process is performed twice, the process becomes complicated and the manufacturing cost becomes a problem. Therefore, a technology to solve these problems has been demanded.
  • a first aspect of the present invention provides a terminal portion to be fitted into an FPC or FFC connector, on which copper or copper having a plated layer of pure tin or tin alloy is formed.
  • a metal containing copper and tin on copper or copper alloy wiring by heat treating the alloy wiring An intermediate compound diffusion layer is formed, and the remaining thickness of the pure tin or tin alloy plating layer is
  • the remaining thickness of the pure tin or tin alloy plating layer is 0.2 or more.
  • the thickness force of the pure tin or tin alloy plating layer formed on the copper or copper alloy wiring is 0.5 m or more as the thickness of the initial plating layer.
  • a flexible printed wiring board terminal portion or a flexible flat cable terminal portion according to the first or second aspect is provided.
  • the thickness force of the initial plating layer of pure tin or tin alloy formed on the copper or copper alloy wiring is in the remaining plating layer and the diffusion layer of the intermetallic compound.
  • a flexible printed wiring board terminal portion or a flexible flat cable terminal portion according to the third aspect is provided which has a thickness of 0.5 m or more as determined from the amount of tin present therein.
  • the tin alloy plating layer according to any one of the first to fourth aspects, wherein a tin copper alloy, a tin silver alloy, and a tin bismuth alloy force are also selected.
  • Flexible printed circuit board terminal part or flexible flat cable terminal part is provided.
  • a sixth aspect of the present invention is the flexible printed wiring board terminal portion or the flexible flat cable terminal portion according to any one of the first to fifth aspects, wherein the copper or copper An initial plating layer of pure tin or tin alloy formed on the alloy wiring provides a flexible printed circuit board terminal portion or a flexible flat cable terminal portion formed by a single plating process.
  • the remaining thickness of the pure tin or tin alloy plating layer is 0.2 or more and less than 1 ⁇ m, the occurrence of whisker can be further suppressed. Specifically, even if a whisker occurs, its maximum length can be 30 m or less, and even if a connector is fitted, no short-circuit accident will occur.
  • the contact resistance of the terminal is less than 50m ⁇ , which is more preferable. Needless to say, there is no problem of environmental pollution caused by lead.
  • the thickness of the initial tin layer of pure tin or tin alloy formed on the copper or copper alloy wiring is the thickness of the initial plating layer of pure tin or tin alloy formed on the copper or copper alloy wiring, and the diffusion of the intermetallic compound in the remaining plating layer.
  • the amount of tin present in the layer was 0.5 ⁇ m or more, so even if the thickness of the plating layer cannot be measured immediately after plating, know the initial thickness of the product. Can do.
  • a tin alloy plating layer such as a tin copper alloy, a tin silver alloy, or a tin bismuth alloy
  • various lead-free tin alloy plating layers can be selected, and an FPC having the above-described characteristics. Terminal part or FFC terminal part can be provided.
  • the FPC terminal portion or FFC terminal portion of the present invention is formed by a plating process with an initial adhesion layer force of pure tin or tin alloy formed on the copper or copper alloy wiring once.
  • the FPC terminal portion or the FFC terminal portion having the characteristics described above can be obtained by a simple manufacturing process, and thus the manufacturing cost can be reduced.
  • the FPC or FFC connector according to the first embodiment of the present invention is fitted, copper or copper alloy wiring on which a pure tin or tin alloy plating layer is formed is heat-treated. Thus, an intermetallic compound diffusion layer containing copper and tin is formed on the copper or copper alloy wiring. It is formed.
  • the FPC or FFC terminal portion has a remaining thickness of the pure tin or tin alloy plating layer of 0.2 to 1.
  • the present inventors have found the fact that the influence of the external stress to be received is great, and completed the present invention based on this fact.
  • the external stress acting on the plating layer is adjusted by adjusting the thickness relationship between the intermetallic compound diffusion layer containing copper and tin and the pure tin or tin alloy plating layer by thermal diffusion treatment. The impact is reduced, thus reducing the occurrence of whiskers.
  • the copper or copper alloy wiring on which the pure tin or tin alloy plating layer is formed is heat-treated to form an intermetallic compound diffusion layer containing copper and tin on the copper or copper alloy wiring. .
  • the heat treatment is performed so that the remaining thickness of the pure tin or tin alloy plating layer is 0.2 to 1.6 m.
  • the remaining thickness of the plated layer of pure tin or tin alloy after heat treatment is less than 0.2 ⁇ m, the contact resistance becomes large and sufficient conduction is achieved when the terminal portion is fitted to the connector. Cannot be secured. If the remaining thickness exceeds 1.6 m, the frequency of occurrence of the whisker (occurrence rate and length) increases when the terminal part is fitted to the connector, and the maximum length is 50 / It will exceed zm. On the other hand, when the remaining thickness of the plating layer was 1 to 1.6 / z m, it was confirmed that the maximum length of the whisker could be 50 m or less.
  • the thickness of the pure tin or tin alloy plating layer was 0.2 to 1
  • the thickness of the copper and tin intermetallic compound diffusion layer was about 0.1 to 3.5 m.
  • Such terminal parts have an excellent low contact resistance of less than 50 ⁇ ⁇ , contact resistance, and no environmental problems due to lead.
  • the remaining thickness force of the pure tin or tin alloy plating layer is 0.2 or more and less than 1.0 m. In this way, by reducing the remaining thickness of the pure tin or tin alloy plating layer to less than 1.0 m, the generated whisker can be reduced. Can be suppressed. Even if a force or whisker is generated, the maximum length can be 30 m or less. For this reason, even if the terminal part is fitted to the connector, there is no short circuit accident.
  • the FPC terminal part or FFC terminal part has a low contact resistance of less than 50 m ⁇ and is excellent in terms of electrical characteristics. Furthermore, because it is lead-free plating, it does not cause environmental problems due to lead.
  • copper or copper is made of pure tin or tin alloy formed on the copper alloy wiring.
  • the thickness of the initial adhesion layer is 0.5 m or more. Specifically, it is formed by electrolytic plating so as to have a plating layer strength of 0.5 m or more of pure tin or tin alloy initially formed on copper or copper alloy wiring, and then by heat treatment, An intermetallic compound diffusion layer made of copper and tin and a plating layer of pure tin or a tin alloy are formed.
  • the maximum thickness of the whisker is 50 ⁇ m by treating the residual thickness force s of the target layer after heat treatment to be 0.2 to 1.6 m, preferably 0.2 or more and less than 1.0 m. FPC or FFC terminals that are less than or equal to 30 ⁇ m are provided. If the thickness of the initial plating layer of pure tin or tin alloy is less than 0.5 ⁇ m, defects such as pinholes occur when electrolytic plating occurs, which may cause corrosion during long-term use. Absent.
  • the pure tin or tin alloy plating layer initially formed on the copper or copper alloy wiring should have a thickness of about 4 to 5 m.
  • the terminal part has no pinhole, has a contact resistance of less than 50 m ⁇ , and has no problem in terms of gloss. In particular, when the initial plating thickness is 1. or more, the terminal portion has excellent gloss. Furthermore, there are few occurrences of cracks due to bending, which can adversely affect the strength of copper wiring. Absent.
  • the thickness of the initial plating is the thickness of the initial plating layer of pure tin or tin alloy formed on the copper or copper alloy wiring.
  • the thickness may be 0.5 m or more as a thickness determined from the amount of tin present in the remaining adhesive layer and the diffusion layer of the intermetallic compound. If the thickness of the initial plating layer is determined, the initial plating thickness of the product can be known even when the plating layer thickness cannot be measured immediately after plating. Become.
  • the initial adhesion layer is a layer immediately after adhesion and no diffusion layer is formed, but after the heat treatment, a diffusion layer having an intermetallic compound force of copper and tin is formed by diffusion of copper from the underlayer. As a result, the initial adhesion layer becomes thin. Therefore, in the tin and tin alloy layers of the FPC terminal portion or FFC terminal portion after heat treatment, if the amount of tin present per unit area is the same as that at the initial thickness of, for example, 0. Since it can be assumed that the thickness was 0.5 m, the initial thickness can be measured. The abundance of tin is measured, for example, by measuring the characteristic X-ray intensity of tin with a fluorescent X-ray film thickness meter, or by quantifying tin by melting and analyzing the sample.
  • Table 1 shows the experimental conditions and results.
  • the “thickness” of the initial plating layer is a value measured by a fluorescent X-ray film thickness meter (using SFT-3200 from Seiko Instruments Inc.) within 10 minutes after the formation of the plating layer. That is, in the measurement with a fluorescent X-ray film thickness meter, the residual amount of tin is determined from tin X-ray intensity (cps: counts per second), and the thickness of the initial plating layer is determined from the density of tin.
  • the fluorescent X-ray intensity was measured using a 0.025 mm X O. 4 mm collimator. In this measurement, X-rays were irradiated in parallel with the longitudinal direction of the wiring having a width of 0.4 mm.
  • the plated layer is heat-treated using various heat-treating conditions to thereby obtain copper and copper.
  • residual adhesive layers having various thicknesses were obtained.
  • measurement with a fluorescent X-ray film thickness meter was performed in the same manner as before the heat treatment, and the abundance of tin and the thickness of the initial plating layer were determined. The results are also shown in Table 1.
  • the tin alloy from tin copper alloy, tin silver alloy, tin bismuth alloy, etc.
  • lead-free and good soldering is achieved.
  • Characteristics such as sex can be realized. Specifically, a tin-copper alloy containing 0.2 to 3% by mass of copper, a tin-silver alloy containing 0.5 to 5% by mass of silver, and a tin bismuth containing 0.5 to 4% by mass of bismuth. It is preferable to select alloy strength.
  • the most preferable conditions for the above-described heat treatment conditions for the plating layer having pure tin or tin alloy strength can be selected in consideration of the constituent material of the FPC and the type of the adhesive layer.
  • an industrially practical production method can be realized by setting the temperature to 140 to 180 ° C. for several hours, or for several seconds to several tens of seconds at a temperature near the melting point of the pure tin or tin alloy.
  • an intermetallic compound diffusion layer containing copper and tin is formed on the copper or copper alloy wiring described above, and the remaining thickness of the pure tin or tin alloy plating layer is 0.2 to 1.
  • An FPC terminal part of 6 m, preferably 0.2 or more and less than 1.0 m is obtained. In addition, it does not damage the insulating material that composes the FPC terminal.
  • FFC it is preferable from the practical production method to be 0.05 to several seconds above the melting point of pure tin or tin alloy, but depending on the case, heat treatment at a temperature below the melting point may be performed for a long time. It is also possible to combine these heat treatment conditions.
  • the initial plating layer is an initial plating layer of pure tin or tin alloy formed on the copper or copper alloy wiring. It is formed by a plating process. Through this initial initial processing, Since the FPC terminal portion or the FFC terminal portion having the characteristics described above can be obtained, it is advantageous in terms of manufacturing cost. As described above, it can be applied not only to pure tin plating, but also to lead-free tin alloy plating such as tin copper alloy, tin silver alloy, and tin bismuth alloy. It is.
  • an FPC terminal portion and an FFC terminal portion having copper wiring with a pitch of 0.5 mm were prepared. Each type of plating layer shown in Table 2 was formed on these.
  • the FPC terminal part was heat-treated under predetermined conditions using an oven or a reflow furnace.
  • the FFC terminal was heat-treated under a predetermined condition using a current-carrying annealer or oven.
  • the cross section of the plating layer was observed using a scanning electron microscope (SEM) to observe the formation of intermetallic compounds and the thickness of the remaining plating layer was measured.
  • the thickness of the remaining adhesive layer in Table 2 is the average value of the measured values at 20 measurement points.
  • a double white circle indicates that the maximum length of the observed whisker is 30 m or less, and a white circle indicates that the maximum length of the whisker is 50 m or less.
  • the cross indicates that the maximum length of the observed whisker exceeds 50 m.
  • the terminal part was fitted with a ZIF connector, and the contact resistance was measured with a tester. The results are shown in Table 2.
  • the cross indicates that the contact resistance is 50 m ⁇ or more, and the white circle indicates that the contact resistance is less than 50 m ⁇ . If the contact resistance is less than 50 m ⁇ , a fitting part with excellent electrical characteristics can be obtained.
  • Comparative Example 1 or 2 when the thickness of the remaining adhesive layer after heat treatment is as thick as 1. or 2.80 / zm, the maximum length of the generated whisker was over 50 m. Further, as in Comparative Examples 3 to 5, when the remaining thickness of the plated layer after heat treatment is less than 0.2 ⁇ m, the contact resistance is 50 m ⁇ or more, and the point of electric characteristics is not preferable.
  • the examples and comparative examples listed in Table 3 were produced in the same manner as the method of Table 2 described above. In addition, the presence or absence of whisker and contact resistance were examined by the same measurement method. In addition, for each of the implementation (comparative) examples, after the plating layer was formed, the presence or absence of pinholes in the plating layer was examined with a magnifier of 100 times or more. In the “Pinhole” column in Table 3, a white circle indicates that no pinhole was found, and a cross indicates that even one pinhole was confirmed. Moreover, the glossiness of the plating surface was measured with a stereomicroscope. The results are also shown in Table 3. In the “Glossiness” column in Table 3, white circles indicate that the surface has good gloss, and triangles indicate that the surface is semi-glossy although there is no practical problem.
  • a pure tin or lead-free tin alloy plating layer is formed to an initial thickness of 0.5 ⁇ m or more, and the copper or copper alloy wiring is heat-treated. Especially Accordingly, an intermetallic compound diffusion layer containing copper and tin is formed on the copper or copper alloy wiring, and the remaining thickness of the plating layer of the pure tin or tin alloy is 0.2 to 1.
  • FP C Or, at the FFC terminal, the occurrence of whiskers was suppressed, and even if whiskers were generated, the maximum length was 50 m or less.
  • the plating layer of pure tin or lead-free tin alloy has an initial thickness of 0.5 m or more and the remaining thickness of the plating layer is 0.2 or more and less than 1.
  • the maximum whisker length was less than 30 m.
  • the contact resistance was less than 50 m ⁇ in all examples.
  • the thickness of the initial adhesion layer was 0 or more, no pinholes were formed in the plating layer, and the glossiness had no practical problem. In particular, the glossiness is good when the initial thickness is 1.5 m or more.
  • an FPC terminal portion or FFC terminal portion in which pure tin or tin-based alloy plating is formed on copper or a copper alloy wiring is generated even if the connector is fitted to a connector and used for a long time. Since the whisker to be used is extremely small and does not cause a short circuit, it is useful for various electronic devices.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

 フレキシブルプリント配線基板或いはフレキシブルフラットケーブルのコネクタ嵌合される、本発明の一実施形態に係る端子部においては、純錫又は錫合金のめっき層が形成された銅或いは銅合金配線が熱処理されることにより、銅或いは銅合金配線上に銅および錫を含む金属間化合物拡散層が形成され、かつ前記純錫又は錫合金のめっき層の残存厚さが0.2~1.6μmとされる。

Description

明 細 書
フレキシブルプリント配線基板端子部或いはフレキシブルフラットケープ ル端子部
技術分野
[0001] 本発明は、ゥイスカーの発生が殆どなく接触抵抗に優れると共に、ピンホールの発 生がないフレキシブルプリント配線基板およびフレキシブルフラットケーブルの端子 部に関するものである。
背景技術
[0002] 電子機器等に用いられるフレキシブルプリント配線基板 (以下 FPC)やフレキシブ ルフラットケーブル (以下 FFC)の多くは、銅や銅合金を配線として使用している。そ して、これ等を他の配線基板等と電気的に接続する場合、コネクタ接続が多く用いら れている。このようなコネクタ接続においては、配線とコネクタの接触抵抗を低くして 導通不良を避けるため、銅配線端子に表面処理が行なわれる。その一例に、金、錫 —鉛合金等による電解めつき処理がある。しかし、金めつきは高コストという問題を伴 う。また、鉛を含む合金を用いためっき処理では、鉛が溶出して環境を汚染するとい う問題があるため、鉛フリーめつきの実用化が望まれている。このため、純錫めつきや 鉛を含まない錫合金のめっき処理が検討されている。しかし、鉛を含まない錫合金又 は純錫でめっきされた銅配線端子部がコネクタと嵌合されると、その配線端子部には コネクタのピンが押付けられるため、両者の接触部のめっき皮膜から、ゥイスカーと称 する髭状の結晶が急速に発生してくることが確認されている。このような現象は、純錫 めっきや鉛を含まない錫系合金めつきに於いて顕著であることも判ってきた。さらに実 験によると、めっき皮膜を塑性変形させた後にも一定以上の圧力が力かっている時に 起こる現象であることが確認された。このようなゥイスカーが成長すると、銅配線間等 での短絡が生じ、電子機器等のトラブルに繋がるため、好ましくない。
[0003] ウイスカ一等の問題を解決する技術が、日本国特許公報特開平 11— 343594号 公報に開示されている。すなわち、この公報は、少なくとも表面が Cu又は Cu合金か らなる基体表面に、 Cu Sn ( ε相)と Cu Sn ( r? ' 相)とがこの順序で積層されてなる 中間層を介して、 CuSnを含む層又は CuSnを含む合金層が形成される構成を開示 している。これらの層は、いずれも 0. 1〜3重量0 /0の Cuを含有し、または、 1〜20 mの厚さを有している。これらの層は、いずれも Cuイオンを 0. 2〜50ppm含有する S nめっき浴又は Sn合金めつき浴の中で、少なくとも表面が Cu又は Cu合金力もなる基 体に電気めつきを行なって製造される。また、この公報には、ゥイスカーの発生防止 は、リフロー処理することによって略防止できると記載されている。しかし、前記リフロ 一処理のみでは、自然発生するウイスカーに対しては抑制効果が見られる力 コネク タ嵌合によって発生するゥイスカーに対しては、必ずしも十分に効果があるとは言え ないことが判ってきた。
[0004] 日本国特許第 3014814号公報には、スズでメツキされた銅又は銅合金の微細パタ ーンにおいてショートの原因になるスズメツキホイスカーを抑制する方法が開示されて いる。すなわち、その方法では、まず銅又は銅合金の微細パターン上に 0. 15 m 以上の厚さを有する純スズ層がメツキにより形成され、ついで加熱処理によりその純 スズ層の全体が Cu—Sn拡散層とされる。その後、その上に 0. 15〜0. の厚さ を有する純スズメツキ層が形成され、よって、スズメツキホイスカーの発生が抑制され る。しかし、この方法では、スズメツキ工程が 2回行なわれるので、工程が複雑になる と共に製造コスト等が問題となる。そこで、これ等の問題点を解決する技術が求めら れていた。
発明の開示
[0005] 本発明の目的は、純錫のめっき層又は鉛を含まない錫合金のめっき層を含み、ウイ スカーの発生が殆どなく接触抵抗に優れたフレキシブルプリント配線基板端子部並 びにフレキシブルフラットケーブル端子部を提供することである。また、本発明の他の 目的は、ゥイスカーの発生がなく接触抵抗に優れると共に、ピンホールがなく光沢性 にも優れた実用的なフレキシブルプリント配線基板端子部並びにフレキシブルフラッ トケーブル端子部を提供することにある。
[0006] 上記の目的を達成するため、本発明の第 1の態様は、 FPC或いは FFCのコネクタ 嵌合される端子部であって、純錫若しくは錫合金のめっき層が形成された銅又は銅 合金配線が熱処理されることにより、銅又は銅合金配線上に銅および錫を含む金属 間化合物拡散層が形成され、かつ前記純錫若しくは錫合金のめっき層の残存厚さが
0. 2〜1. 6 mとされたフレキシブルプリント配線基板端子部或いはフレキシブルフ ラットケーブル端子部提供する。
[0007] 本発明の第 2の態様は、前記純錫又は錫合金のめっき層の残存厚さが、 0. 2以上
1. O /z m未満である、第 1の態様に係るフレキシブルプリント配線基板端子部或いは フレキシブルフラットケーブル端子部を提供する。
[0008] 本発明の第 3の態様は、前記銅又は銅合金配線上に形成された純錫若しくは錫合 金のめっき層の厚さ力 初期めつき層の厚さとして 0. 5 m以上である、第 1又は 2の 態様に係るフレキシブルプリント配線基板端子部或いはフレキシブルフラットケープ ル端子部を提供する。
[0009] 本発明の第 4の態様は、前記銅又は銅合金配線上に形成された純錫若しくは錫合 金の初期めつき層の厚さ力 残存めつき層中及び金属間化合物の拡散層中の錫存 在量から求めた厚さとして、 0. 5 m以上である、第 3の態様に係るフレキシブルプリ ント配線基板端子部或いはフレキシブルフラットケーブル端子部を提供する。
[0010] 本発明の第 5の態様は、前記錫合金めつき層が、錫銅合金、錫銀合金、錫ビスマス 合金力も選ばれる、第 1から第 4の態様のいずれか一つに係る、フレキシブルプリント 配線基板端子部或いはフレキシブルフラットケーブル端子部を提供する。
[0011] 本発明の第 6の態様は、第 1から第 5の態様のいずれか一つに係るフレキシブルプ リント配線基板端子部或 、はフレキシブルフラットケーブル端子部に於 、て、前記銅 又は銅合金配線上に形成された純錫若しくは錫合金の初期めつき層が、 1度のめつ き処理によって形成されたフレキシブルプリント配線基板端子部或いはフレキシブル フラットケーブル端子部を提供する。
[0012] 上述の本発明の各態様によれば、純錫若しくは錫合金のめっき層が形成された銅 又は銅合金配線が熱処理されることにより、銅又は銅合金配線上に銅および錫を含 む金属間化合物拡散層が形成され、かつ前記純錫又は錫合金のめっき層の残存厚 さ力 O. 2〜1. とされるので、ウイスカ一は、発生したとしても、微小であり、実用 上問題とならない。具体的には、発生する可能性のあるウイスカーの最大長は、 50 μ m以下とすることができ、前記端子部がコネクタに嵌合されたときにゥイスカーによ る短絡事故を生じることがない。また前記端子部においては、接触抵抗は 50m Ω未 満とすることができる。さらに、鉛による環境汚染の問題も生じない。
[0013] さらに好ましくは、前記純錫又は錫合金のめっき層の残存厚さが、 0. 2以上 1. Ο μ m未満であれば、ゥイスカーの発生をより抑制することができる。具体的には、ゥイス カーが発生しても、その最大長は 30 m以下とすることができ、コネクタ嵌合しても短 絡事故を生じることがない。また、端子部の接触抵抗は 50m Ω未満であり、より好まし い。言うまでもなぐ鉛による環境汚染の問題も生じない。
[0014] また、銅又は銅合金配線上に形成された純錫若しくは錫合金の初期めつき層の厚 さを 0. 5 m以上としたことにより、前述した効果に加えて、ピンホール等の欠陥の発 生を防止でき、よって、下地の銅又は銅合金配線を確実に被覆することができる。ま た、めっき表面の光沢性も実用上問題ない。さらに、前記初期めつき層の厚さを、前 記銅又は銅合金配線上に形成された純錫若しくは錫合金の初期めつき層の厚さは、 残存めつき層中と金属間化合物の拡散層中の錫存在量力 求めた厚さとして 0. 5 μ m以上としたので、めっき直後にめっき層の厚さを測定することができないような場合 でも、製品の初期めつき厚さを知ることができる。
[0015] また錫合金めつき層を、錫銅合金、錫銀合金、錫ビスマス合金カゝら選ぶことによって 、種々の鉛フリーの錫合金めつき層を選択できると共に、前述した特性を有する FPC 端子部或いは FFC端子部を提供することができる。
[0016] なお、本発明の FPC端子部或いは FFC端子部においては、前記銅或いは銅合金 配線上に形成された純錫又は錫合金の初期めつき層力 1度のめっき処理によって 形成されるので、簡便な製造工程により、前述した特性の FPC端子部或いは FFC端 子部を得ることができ、よって、製造コストの低減が可能となる。
発明を実施するための最良の形態
[0017] 以下、本発明の実施形態を詳述する。
[0018] (第 1の実施形態)
本発明の第 1の実施形態に係る FPC或 、は FFCのコネクタが嵌合される端子部に おいては、純錫若しくは錫合金のめっき層が形成された銅又は銅合金配線が熱処理 されることにより、銅又は銅合金配線上に銅および錫を含む金属間化合物拡散層が 形成される。前記純錫又は錫合金のめっき層の残存厚さが 0. 2〜1. とされた FPC或いは FFC端子部である。
[0019] 本発明者等は、 FPC端子部或いは FFCの端子部をコネクタに嵌合した場合、特に ピンを有するコネクタに嵌合した場合に発生するゥイスカーについて検討した結果、 ゥイスカーの発生はコネクタ力も受ける外部応力の影響が大き 、と 、う事実を見い出 し、この事実に基づき本発明を完成した。本発明によれば、熱拡散処理によって銅お よび錫を含む金属間化合物拡散層と純錫又は錫合金めつき層との厚さの関係を調 整することにより、めっき層に働く外部応力の影響が低減され、よって、ゥイスカーの 発生が抑えられる。
[0020] よって、純錫若しくは錫合金のめっき層が形成された銅又は銅合金配線が熱処理 されることにより、銅又は銅合金配線上に銅および錫を含む金属間化合物拡散層が 形成される。しかも、熱処理は、前記純錫又は錫合金のめっき層の残存厚さが 0. 2 〜1. 6 mとなるように行われる。これにより、コネクタが嵌合した場合でもゥイスカー の発生が抑えられ、またウイスカーが発生しても、その最大長は 50 m以下となるこ とができ、 FPCや FFC端子部に於いてコネクタ嵌合による短絡を生じることがない。
[0021] なお、熱処理後の純錫又は錫合金のめっき層の残存厚さが 0. 2 μ m未満では、当 該端子部がコネクタに嵌合した場合、接触抵抗が大きくなつて十分な導通が確保で きない。また、その残存厚さが 1. 6 mを超えると、当該端子部がコネクタに嵌合した 場合に、ゥイスカーの発生頻度 (発生率や長さ)が大きくなり、また、その最大長が 50 /z mを越えてしまう。一方、めっき層の残存厚さが 1〜1. 6 /z mの場合には、ウイスカ 一の最大長を 50 m以下とすることができることが確認された。純錫又は錫合金のめ つき層の残存厚さが 0. 2〜1. の場合、銅および錫力 なる金属間化合物拡散 層の厚さは、 0. 1〜3. 5 m程度であった。そしてこのような端子部は、 50πι Ω未満 の優れて低 、接触抵抗を有し、また鉛による環境問題もな 、。
[0022] (第 2の実施形態)
第 2の実施形態による FPC端子部或いは FFC端子部では、前記純錫又は錫合金 のめつき層の残存厚さ力 0. 2以上 1. 0 m未満である。このように、純錫又は錫合 金のめっき層の残存厚さを 1. 0 m未満とすることによって、発生するゥイスカーをよ り抑制することができる。し力も、ゥイスカーが発生しても、その最大長を 30 m以下 とすることができる。このため、端子部をコネクタに嵌合しても、短絡事故を生じること がない。また、 FPC端子部或いは FFC端子部は、 50m Ω未満の低い接触抵抗を有 し、電気的特性の点においても優れる。さらに鉛フリーのめっきであるから鉛による環 境問題を生じることもない。
(第 3の実施形態)
本発明の第 3の実施形態に係る FPC端子部或 、は FFC端子部では、さらにピンホ ールの発生を防止するため、銅或 ヽは銅合金配線上に形成された純錫又は錫合金 の初期めつき層の厚さが 0. 5 m以上される。具体的には、銅又は銅合金配線上に 最初に形成される純錫若しくは錫合金のめっき層力 0. 5 m以上の厚さを有するよ うに、電解めつきによって形成され、ついで熱処理によって、銅および錫からなる金属 間化合物拡散層および純錫又は錫合金のめっき層が形成される。熱処理後のめつ き層の残存厚さ力 s、0. 2〜1. 6 m、好ましくは 0. 2以上 1. 0 m未満となるように 処理することによって、ゥイスカーの最大長が 50 μ m以下或いは 30 μ m以下となる F PC或いは FFC端子部が提供される。純錫又は錫合金の初期めつき層の厚さが 0. 5 μ m未満の場合、電解めつきした時にピンホール等の欠陥が生じ、長期間の使用に おいて腐食等の原因になり好ましくない。なお、銅又は銅合金配線上に最初に形成 する純錫若しくは錫合金のめっき層は、厚くても 4〜5 m程度とするのがよい。これ は、熱処理によってめつき層の残存厚さを 1. 6 m以下とするまでに長時間を要し、 しかも、これにより銅および錫力もなる金属間化合物拡散層が厚くなつて、曲げ特性 が悪くなる。このため、めっき層にクラックが入り易くなつて好ましくない。また、これら のめつき層は、電解めつきや無電解めつきによって形成されることができる。以上の構 成の FPC端子部或いは FFC端子部によれば、ゥイスカーが発生しても、その最大長 は 50 m以下、或いは 30 m以下となり、この端子部がコネクタに嵌合してもゥイス カーによる短絡事故を防止することができる。また、前記端子部は、ピンホールがなく 、 50m Ω未満の接触抵抗を有し、光沢性も実用上問題ないものである。特に、初期 めっき厚さが 1. 以上の場合には、その端子部は、優れた光沢性を有する。さら には、曲げ〖こよるクラックの発生も少なく、銅配線等の強度に悪影響を及ぼすことが ない。
[0024] (第 4の実施形態)
本発明の第 4の実施形態に係る FPC端子部或いは FFC端子部では、前述の初期 めっきの厚さを、前記銅又は銅合金配線上に形成された純錫若しくは錫合金の初期 めっき層の厚さは、残存めつき層中と金属間化合物の拡散層中の錫存在量から求め た厚さとして、 0. 5 m以上とすることもできる。これに初期めつき層の厚さを決定す れば、めっきした直後にめっき層の厚さを測定することができないような場合でも、製 品の初期めつき厚さを知ることができるようになる。すなわち、初期めつき層はめつき 直後の層であって拡散層が形成されていないが、熱処理後には、下地層からの銅の 拡散により銅、錫の金属間化合物力 なる拡散層が形成されているため、結果として 、初期めつき層は薄くなる。このため、熱処理後の FPC端子部或いは FFC端子部の 錫及び錫合金層において、単位面積あたりの錫の存在量力 例えば 0. の初 期めつき厚さの時と同量あれば、初期めつき厚さが 0. 5 mであったとみなすことが できるので、初期めつき厚さを測定することができる。なお、錫の存在量は、例えば、 蛍光 X線膜厚計によって錫の特性 X線強度を測定することによって、また試料を溶解 しィ匕学分析により錫を定量することによって測定される。
[0025] このような方法によって測定した実験結果を説明する。表 1は、実験条件及び実験 結果を示す。この表において、初期めつき層の「厚さ」は、めっき層形成後 10分以内 に蛍光 X線膜厚計 (セイコーインスツルメンッ社の SFT— 3200を使用)によって測定 した値を示す。すなわち、蛍光 X線膜厚計での測定では、錫 X線強度 (cps : counts p er second)から錫の残存量が求められ、錫の密度により初期めつき層の厚さが求めら れる。
[0026] なお、蛍光 X線強度の測定は、 0. 025mm X O. 4mmのコリメータを使用した。また 、この測定において、 X線は、 0. 4mmの幅を有する配線の長手方向と並列に照射さ れた。
[表 1] iu n-
69Zォ 6X nu
Figure imgf000009_0001
[0027] つぎに、このめつき層を種々の熱処理条件を用いて熱処理することによって銅およ び錫からなる金属間化合物拡散層が形成され、その結果、種々の厚さの残存めつき 層が得られた。ついで、熱処理前と同様に蛍光 X線膜厚計による測定を行い、錫の 存在量及び初期めつき層の厚さを求めた。その結果も表 1に示されて 、る。
[0028] 表 1の実験例 1〜5から明らかなように、熱処理前の初期めつき厚さと熱処理後の錫 存在量から求められた初期めつき厚さはよく一致している。したがって、めっき直後に 初期めつき層の厚さを測定して 、な 、端子部にぉ 、ても、後に初期めつき層の厚さ を知ることができる。
[0029] (第 5の実施形態)
本発明の第 5の実施形態に係る FPC端子部或いは FFC端子部では、前記錫合金 を錫銅合金、錫銀合金、錫ビスマス合金カゝら選ぶことによって、鉛フリーで、良好な半 田付け性等の特性を実現できる。具体的には、銅を 0. 2〜3質量%含有する錫銅合 金、銀を 0. 5〜5質量%含有する錫銀合金、ビスマスを 0. 5〜4質量%含有する錫ビ スマス合金力も選択することが好ま 、。
[0030] なお、前述の純錫又は錫合金力 なるめっき層の熱処理条件は、 FPCの構成材料 やめつき層の種類を考慮して、一番好ましい条件を選定することができる。例えば、 1 40〜180°Cで数時間、または前記純錫若しくは錫合金の融点付近の温度で数秒〜 数十秒とすることによって、工業上実用的な製造方法が実現されることができる。この ような熱処理条件により、前述した銅或いは銅合金配線上に銅および錫を含む金属 間化合物拡散層が形成され、かつ前記純錫又は錫合金のめっき層の残存厚さが 0. 2〜1. 6 m、好ましくは 0. 2以上 1. 0 m未満とされた FPC端子部が得られる。さ らに、 FPC端子を構成する絶縁材料にダメージを与えることもない。また FFCの場合 には、純錫又は錫合金の融点以上で 0. 05〜数秒とするのが実用の製法からは好ま しいが、場合によっては融点以下で長時間の熱処理を行なってもよぐまたこれらの 熱処理条件を組み合わせて行なってもよ ヽ。
[0031] (第 6の実施形態)
本発明の第 6の実施形態に係る FPC端子部或いは FFC端子部では、初期めつき 層は、前記銅又は銅合金配線上に形成された純錫若しくは錫合金の初期めつき層 は 1度のめっき処理によって形成される。このような 1度の初期めつき処理によって、 前述した特性の FPC端子部或 、は FFC端子部を得ることができるので、製造コスト 的に有利である。し力も、前述のように純錫めつきのみならず、錫銅合金、錫銀合金、 錫ビスマス合金等の鉛フリーの錫合金めつきにも適用できるので、めっき処理の使用 範囲が広くなり有用である。
表 2に記載した実施例並びに比較例によって、本発明の効果を確認した。実施例 においては、まず、 0. 5mmピッチの銅配線を有する FPC端子部及び FFC端子部が 用意された。これらに表 2に示す各種類のめっき層が形成された。ついで、 FPC端子 部は、オーブン又はリフロー炉を用いて所定の条件により熱処理された。また FFC端 子部は、通電ァニーラー又はオーブンを用いて所定の条件により熱処理された。そ の後、前記めつき層の断面を SEM (走査型電子顕微鏡)を用 、て金属間化合物の 生成を観察するとともに、残存めつき層の厚さを測定した。表 2における残存めつき層 の厚さは、 20箇所の測定点における測定値の平均値である。また、前記端子部にピ ンの先端の Rが 0. 025mmの ZIF型コネクタを嵌合して試験を行なった。コネクタは、 金 Zニッケルめつきしたものと純錫めつきを施した 2種類が使用された。端子部とコネ クタは、嵌合されたまま、室温で 1000時間放置された。この後、 FPC端子部又は FF C端子部を ZIF型コネクタからはずし、ゥイスカーが発生して 、るか否かを調べるため 、端子部のめっき層を観察した。観察は、 500倍以上の観察倍率で SEMにより行な つた。その結果を表 2に示す。表 2における「ウイスカー」欄において、二重白丸印は 、観察されたゥイスカーの最大長が 30 m以下であることを、白丸印は、観察された ゥイスカーの最大長が 50 m以下であることを、そして、ばつ印は、観察されたゥイス カーの最大長が 50 mを超えることを示している。また、端子部を ZIF型コネクタと嵌 合させて、接触抵抗をテスターにより測定した。その結果を表 2に示す。表 2における 「接触抵抗」欄において、ばつ印は、接触抵抗が 50m Ω以上であることを、白丸印は 、 50m Ω未満であることを示している。なお接触抵抗は 50m Ω未満であれば、電気 的特性に優れた嵌合部を得ることができる。
[表 2]
Figure imgf000012_0001
表 2の実施例 1〜1 3に示されるように、純錫の若しくは鉛フリーの錫合金のめっき層 が形成された銅又は銅合金配線が熱処理されることにより、銅又は銅合金配線上に 銅および錫を含む金属間化合物拡散層が形成され、かつ前記純錫又は錫合金のめ つき層の残存厚さが 0. 2〜1. 6 mとされた FPC或いは FFC端子部においては、例 ぇゥイスカーが発生したとしても殆どが 30 m以下のものであり、最大長でも 50 m 以下のものであった。さらに、めっき層の残存厚さが 1. O /z m未満の場合は、ウイスカ 一の最大長は 30 m以下であった。また、接触抵抗は全てのものが 50m Ω未満で あった。さらに、曲げ性に於いてもめっき層にクラックが生じない良好なものであった。
[0034] これに対して、比較例 1または 2に示されるように、熱処理後の残存めつき層の厚さ が 1. 又は 2. 80 /z mと厚い場合は、発生するゥイスカーの最大長さが 50 m を超えていた。また比較例 3〜5のように、熱処理後のめっき層の残存厚さが 0. 2 μ m未満になると、接触抵抗が 50m Ω以上となり電気的特性の点力も好ましくない。
[0035] つぎに、表 3に記載した実施例並びに比較例によって本発明の効果を追認した。
表 3に掲げる実施例及び比較例は、前述した表 2の方法と同様にして作製された。ま た同様の測定方法によってゥイスカーの発生の有無、接触抵抗を調べた。また、各 実施 (比較)例について、めっき層形成後、めっき層のピンホールの有無を 100倍以 上の拡大鏡によって調べた。表 3における「ピンホール」欄において、白丸印は、全く ピンホールが発見されなかったことを、ばつ印は、一つでもピンホールが確認された ことを示している。また、めっき表面の光沢性を実体顕微鏡によって測定した。その結 果を併せて表 3に示す。表 3における「光沢性」欄において、白丸印は表面が良好な 光沢であることを、三角印は表面が実用上は問題ないが半光沢であることを示す。
[表 3]
Figure imgf000014_0001
表 3の実施例 14〜28に示されるように、純錫又は鉛フリーの錫合金のめっき層が 初期めつき厚さ 0. 5 μ m以上に形成され、銅又は銅合金配線が熱処理されることに より、銅又は銅合金配線上に銅および錫を含む金属間化合物拡散層が形成され、か つ前記純錫若しくは錫合金のめっき層の残存厚さが 0. 2〜1. 以下である FP C或いは FFC端子部においては、ゥイスカーの発生が抑制され、例えウイスカーが発 生したとしてもその最大長は 50 m以下であった。そして、純錫又は鉛フリーの錫合 金のめっき層が初期めつき厚さ 0. 5 m以上で、めっき層の残存厚さが 0. 2以上 1. 未満の場合は、ゥイスカーの発生がより抑制され、ゥイスカーの最大長も 30 m以下であった。また、接触抵抗は、どの実施例においても 50m Ω未満であった。さ らに、初期めつき層の厚さが 0. 以上の場合は、めっき層にはピンホールが全く 生じず、光沢性も実用上問題がないものであった。特に初期めつき厚さが 1. 5 m 以上の場合には、光沢性が良好である。さらに、曲げ試験に於いてもめっき層にクラ ックが生じな力 た。
[0037] これに対して、比較例 6〜8に示されるように熱処理後の残存めつき層の厚さが 0. 2 m以上であっても、初期めつき層の厚さが 0. 5 m未満である場合は、ゥイスカー の最大長が 50 /z mを超えることがなぐ接触抵抗も低いけれども、ピンホールが発生 するという問題が生じた。ピンホールの発生は、長期間の使用に悪影響を及ぼすと考 えられる。
産業上の利用可能性
[0038] 本発明のように、銅或いは銅合金配線上に純錫や錫系合金めつきを形成した FPC 端子部或いは FFC端子部は、コネクタと嵌合して長期間使用されても、発生するウイ スカ一は極めて微小なもので短絡を生じることがないので、種々の電子機器類に対 して有用なものである。

Claims

請求の範囲 [1] フレキシブルプリント配線基板或 、はフレキシブルフラットケーブルのコネクタ嵌合 される端子部であって、純錫又は錫合金のめっき層が形成された銅或いは銅合金配 線が熱処理されることにより、銅或!ヽは銅合金配線上に銅および錫を含む金属間化 合物拡散層が形成され、かつ前記純錫又は錫合金のめっき層の残存厚さが 0. 2〜
1. 6 mとされたことを特徴とするフレキシブルプリント配線基板端子部或いはフレキ シブルフラットケーブル端子部。
[2] 前記純錫又は錫合金のめっき層の残存厚さが、 0. 2以上 1. 0 m未満であること を特徴とする請求項 1に記載のフレキシブルプリント配線基板端子部或いはフレキシ ブルフラットケーブル端子部。
[3] 前記銅或いは銅合金配線上に形成された純錫又は錫合金のめっき層の厚さが、 初期めつき層の厚さとして 0. 5 m以上であることを特徴とする請求項 1または 2に記 載のフレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子 部。
[4] 前記銅或いは銅合金配線上に形成された純錫又は錫合金の初期めつき層の厚さ は、残存めつき層中及び金属間化合物の拡散層中の錫存在量から求めた厚さとして 、 0. 5 m以上であることを特徴とする請求項 3に記載のフレキシブルプリント配線基 板端子部或いはフレキシブルフラットケーブル端子部。
[5] 前記錫合金めつき層が、錫銅合金、錫銀合金、錫ビスマス合金カゝら選ばれることを 特徴とする請求項 1〜4のいずれかに記載のフレキシブルプリント配線基板端子部或 いはフレキシブルフラットケーブル端子部。
[6] 請求項 1〜5の 、ずれかに記載するフレキシブルプリント配線基板端子部或いはフ レキシブルフラットケーブル端子部に於 ヽて、前記銅或いは銅合金配線上に形成さ れた純錫又は錫合金の初期めつき層力 1度のめっき処理によって形成されたことを 特徴とするフレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル 端子部。
PCT/JP2005/012681 2004-07-08 2005-07-08 フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部 WO2006006534A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP05758244A EP1784064B1 (en) 2004-07-08 2005-07-08 Flexible printed wiring board terminal part or flexible flat cable terminal part
CN2005800229486A CN1981565B (zh) 2004-07-08 2005-07-08 挠性印刷布线基板端子部或挠性扁平电缆端子部
KR1020077001769A KR101156989B1 (ko) 2004-07-08 2005-07-08 가요성 프린트 배선 기판 단자부 또는 가요성 평면 케이블단자부
US11/571,821 US8017876B2 (en) 2004-07-08 2005-07-08 Terminal portion of flexible print circuit board or flexible flat cable
HK07109762.0A HK1104755A1 (en) 2004-07-08 2007-09-07 Flexible printed wiring board terminal part or flexible flat cable terminal part

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-201988 2004-07-08
JP2004201988 2004-07-08
JP2005120784A JP4228234B2 (ja) 2004-07-08 2005-04-19 フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP2005-120784 2005-04-19

Publications (1)

Publication Number Publication Date
WO2006006534A1 true WO2006006534A1 (ja) 2006-01-19

Family

ID=35783877

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/012681 WO2006006534A1 (ja) 2004-07-08 2005-07-08 フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部

Country Status (7)

Country Link
US (1) US8017876B2 (ja)
EP (1) EP1784064B1 (ja)
JP (1) JP4228234B2 (ja)
KR (1) KR101156989B1 (ja)
CN (1) CN1981565B (ja)
HK (1) HK1104755A1 (ja)
WO (1) WO2006006534A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1956875A3 (en) * 2007-02-09 2009-09-30 Nitto Denko Corporation Wired circuit board and method for producing the same
JP2009231065A (ja) * 2008-03-24 2009-10-08 Fujikura Ltd 錫系めっき平角導体およびフレキシブルフラットケーブル
CN101029408B (zh) * 2006-03-02 2011-07-20 富士通株式会社 无晶须的电镀结构及电镀方法
US8017876B2 (en) 2004-07-08 2011-09-13 Fujikura Ltd. Terminal portion of flexible print circuit board or flexible flat cable
US8138606B2 (en) 2006-04-06 2012-03-20 Hitachi Cable, Ltd. Wiring conductor, method for fabricating same, terminal connecting assembly, and Pb-free solder alloy
CN102394413A (zh) * 2010-06-28 2012-03-28 日本压着端子制造株式会社 电子部件

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828884B2 (ja) * 2005-07-26 2011-11-30 株式会社東芝 プリント回路配線基板、及び電子機器
JP4856745B2 (ja) * 2006-10-17 2012-01-18 日立電線株式会社 フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
CN101308713B (zh) * 2007-05-16 2012-04-11 住友电气工业株式会社 扁平电缆
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8168890B2 (en) * 2008-01-15 2012-05-01 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and component package having the same
JP5388324B2 (ja) * 2008-02-22 2014-01-15 日本圧着端子製造株式会社 めっき層の熱処理方法
US8907226B2 (en) 2008-03-11 2014-12-09 Hitachi Metals, Ltd. Conductor for flexible substrate and fabrication method of same, and flexible substrate using same
EP2267187A4 (en) * 2008-03-31 2014-01-01 Furukawa Electric Co Ltd METALWORK FOR CONNECTING PART AND METHOD OF MANUFACTURING THEREOF
JP5479766B2 (ja) * 2008-03-31 2014-04-23 古河電気工業株式会社 接続部品用金属角線材およびその製造方法
JP5479767B2 (ja) * 2008-03-31 2014-04-23 古河電気工業株式会社 接続部品用金属角線材およびその製造方法
JP2010126766A (ja) * 2008-11-27 2010-06-10 Toyota Motor Corp Snめっき層を有するめっき基材およびその製造方法
CN101784165B (zh) * 2010-03-19 2014-11-05 中兴通讯股份有限公司 一种印制电路板耐腐蚀可焊涂层处理方法
DE102010020427A1 (de) * 2010-05-12 2011-11-17 Kme Germany Ag & Co. Kg Produkt mit einer antimikrobiell wirkenden Oberflächenschicht und Verfahren zu seiner Herstellung
JP2012038710A (ja) * 2010-07-13 2012-02-23 Hitachi Cable Ltd フレキシブルフラットケーブル、フレキシブルプリント基板、フレキシブルフラットケーブルの製造方法、及びフレキシブルプリント基板の製造方法
CN103314652A (zh) * 2012-01-17 2013-09-18 松下电器产业株式会社 配线基板及其制造方法
JP5885351B2 (ja) * 2013-10-09 2016-03-15 有限会社 ナプラ 接合部及び電気配線
JP6623941B2 (ja) * 2016-06-09 2019-12-25 株式会社デンソー 多層基板の製造方法
WO2018077798A1 (en) * 2016-10-24 2018-05-03 Jaguar Land Rover Limited Apparatus and method relating to electrochemical migration
CN107979920B (zh) * 2017-10-30 2020-09-01 上达电子(深圳)股份有限公司 一种线路板处理方法
CN111418272B (zh) * 2017-11-27 2023-08-29 住友电工印刷电路株式会社 柔性印刷电路板和制造柔性印刷电路板的方法
CN110428926B (zh) * 2019-08-07 2020-10-02 东南大学 铜基复合导电浆料、制备方法及其应用
CN111261317B (zh) * 2020-04-09 2021-08-31 江东合金技术有限公司 一种特种电缆用高性能抗氧化铜导体材料的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302867A (ja) 1997-04-28 1998-11-13 Harness Sogo Gijutsu Kenkyusho:Kk 嵌合型接続端子の製造方法
JPH11111422A (ja) 1997-10-08 1999-04-23 Harness Syst Tech Res Ltd 嵌合型接続端子の製造方法
JPH11135226A (ja) * 1997-10-27 1999-05-21 Harness Syst Tech Res Ltd 嵌合型接続端子の製造方法
JP2002069688A (ja) 2000-09-04 2002-03-08 Nikko Techno Service:Kk 端子・コネクター用錫合金めっき材
JP2002226982A (ja) 2001-01-31 2002-08-14 Dowa Mining Co Ltd 耐熱性皮膜、その製造方法および電気電子部品

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2742687A (en) 1952-04-03 1956-04-24 Waldemar P Ruemmler Low tin content, durable, tinned copper conductor
US4093466A (en) 1975-05-06 1978-06-06 Amp Incorporated Electroless tin and tin-lead alloy plating baths
US4263106A (en) 1979-12-31 1981-04-21 Bell Telephone Laboratories, Incorporated Solder plating process
US4331518A (en) 1981-01-09 1982-05-25 Vulcan Materials Company Bismuth composition, method of electroplating a tin-bismuth alloy and electroplating bath therefor
US4749626A (en) 1985-08-05 1988-06-07 Olin Corporation Whisker resistant tin coatings and baths and methods for making such coatings
US5135866A (en) 1989-03-03 1992-08-04 W. R. Grace & Co.-Conn. Very low protein nutrient medium for cell culture
JP3014814B2 (ja) * 1991-07-25 2000-02-28 三井金属鉱業株式会社 スズメッキホイスカーの抑制方法
JP3408929B2 (ja) 1996-07-11 2003-05-19 同和鉱業株式会社 銅基合金およびその製造方法
JPH1050774A (ja) * 1996-08-01 1998-02-20 Seiko Epson Corp フレキシブル回路基板の製造方法
US6015482A (en) * 1997-12-18 2000-01-18 Circuit Research Corp. Printed circuit manufacturing process using tin-nickel plating
JPH11189894A (ja) * 1997-12-24 1999-07-13 Murata Mfg Co Ltd Sn合金メッキ皮膜、電子部品およびチップ型セラミック電子部品
CN1064717C (zh) * 1998-01-14 2001-04-18 浙江大学 一种高软化温度铜基弹性材料
JPH11343594A (ja) 1998-06-01 1999-12-14 Furukawa Electric Co Ltd:The 電気・電子部品用材料とその製造方法、それを用いた電気・電子部品
JP3871013B2 (ja) * 1998-11-05 2007-01-24 上村工業株式会社 錫−銅合金電気めっき浴及びそれを使用するめっき方法
JP4218042B2 (ja) * 1999-02-03 2009-02-04 Dowaホールディングス株式会社 銅または銅基合金の製造方法
JP3076342B1 (ja) * 1999-11-11 2000-08-14 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテ―プおよびその製造方法
JP3871018B2 (ja) * 2000-06-23 2007-01-24 上村工業株式会社 錫−銅合金電気めっき浴及びそれを使用するめっき方法
US7491897B2 (en) * 2002-09-30 2009-02-17 Fujitsu Ten Limited Electronic equipment provided with wiring board into which press-fit terminals are press-fitted
JP2005243345A (ja) 2004-02-25 2005-09-08 Fujikura Ltd フラットケーブル用導体およびそれを用いたフラットケーブル
JP4228234B2 (ja) 2004-07-08 2009-02-25 株式会社フジクラ フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP2006127939A (ja) 2004-10-29 2006-05-18 Sumitomo Electric Ind Ltd 電気導体部品及びその製造方法
JP2007162035A (ja) 2004-12-08 2007-06-28 Tohoku Univ 銅合金及び銅合金の製造方法
JP2006319269A (ja) 2005-05-16 2006-11-24 Fujikura Ltd フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302867A (ja) 1997-04-28 1998-11-13 Harness Sogo Gijutsu Kenkyusho:Kk 嵌合型接続端子の製造方法
JPH11111422A (ja) 1997-10-08 1999-04-23 Harness Syst Tech Res Ltd 嵌合型接続端子の製造方法
JPH11135226A (ja) * 1997-10-27 1999-05-21 Harness Syst Tech Res Ltd 嵌合型接続端子の製造方法
JP2002069688A (ja) 2000-09-04 2002-03-08 Nikko Techno Service:Kk 端子・コネクター用錫合金めっき材
JP2002226982A (ja) 2001-01-31 2002-08-14 Dowa Mining Co Ltd 耐熱性皮膜、その製造方法および電気電子部品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1784064A4

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8017876B2 (en) 2004-07-08 2011-09-13 Fujikura Ltd. Terminal portion of flexible print circuit board or flexible flat cable
CN101029408B (zh) * 2006-03-02 2011-07-20 富士通株式会社 无晶须的电镀结构及电镀方法
US8138606B2 (en) 2006-04-06 2012-03-20 Hitachi Cable, Ltd. Wiring conductor, method for fabricating same, terminal connecting assembly, and Pb-free solder alloy
EP1956875A3 (en) * 2007-02-09 2009-09-30 Nitto Denko Corporation Wired circuit board and method for producing the same
JP2009231065A (ja) * 2008-03-24 2009-10-08 Fujikura Ltd 錫系めっき平角導体およびフレキシブルフラットケーブル
US7999187B2 (en) * 2008-03-24 2011-08-16 Fujikura Ltd. Plated flat conductor and flexible flat cable therewith
CN102394413A (zh) * 2010-06-28 2012-03-28 日本压着端子制造株式会社 电子部件

Also Published As

Publication number Publication date
EP1784064A1 (en) 2007-05-09
US8017876B2 (en) 2011-09-13
CN1981565A (zh) 2007-06-13
JP2006045665A (ja) 2006-02-16
HK1104755A1 (en) 2008-01-18
EP1784064A4 (en) 2007-10-24
KR101156989B1 (ko) 2012-06-20
US20070256856A1 (en) 2007-11-08
JP4228234B2 (ja) 2009-02-25
CN1981565B (zh) 2010-05-12
EP1784064B1 (en) 2012-06-13
KR20070028581A (ko) 2007-03-12

Similar Documents

Publication Publication Date Title
WO2006006534A1 (ja) フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
TWI362046B (en) Flat cable
JP5679216B2 (ja) 電気部品の製造方法
JP2002317295A (ja) リフロー処理Sn合金めっき材料、それを用いた嵌合型接続端子
JP4847898B2 (ja) 配線用導体およびその製造方法
JP2006127939A (ja) 電気導体部品及びその製造方法
JP2006319269A (ja) フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
KR102503365B1 (ko) 내열성이 우수한 도금재 및 그 제조방법
EP3235588B1 (en) Solder alloy for plating and electronic component
WO2021054108A1 (ja) ピン端子、コネクタ、コネクタ付きワイヤーハーネス、及びコントロールユニット
WO2015125676A1 (ja) コネクタピン用線材、その製造方法及びコネクタ
JP4427044B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP4796522B2 (ja) 配線用導体およびその製造方法
JP4570948B2 (ja) ウィスカー発生を抑制したCu−Zn系合金のSnめっき条及びその製造方法
JP2010007111A (ja) 銅或いは銅合金平角導体及びフレキシブルフラットケーブル
JP4617254B2 (ja) 残存錫めっき層の測定方法およびフレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部の製造方法
JP4324032B2 (ja) 部品実装部を有するフレキシブルプリント配線基板および電解めっき処理方法
JP4856745B2 (ja) フレキシブル基板用導体およびその製造方法並びにフレキシブル基板
JP2006156800A (ja) フレキシブルプリント配線板またはフレキシブルフラットケーブル
TW202212590A (zh) 鍍覆材料及電子零件
JP2009245718A (ja) ケーブル用平角導体及び該導体を用いたフレキシブルフラットケーブル端子部並びに該端子部を備えるフレキシブルフラットケーブル
JP2012038656A (ja) フレキシブルフラットケーブル及びフレキシブルプリント配線基板
KR20080094314A (ko) 플랫 케이블
JPH03188251A (ja) はんだめっき銅合金材

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580022948.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWE Wipo information: entry into national phase

Ref document number: 2005758244

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077001769

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020077001769

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11571821

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005758244

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11571821

Country of ref document: US