JPH1050774A - フレキシブル回路基板の製造方法 - Google Patents

フレキシブル回路基板の製造方法

Info

Publication number
JPH1050774A
JPH1050774A JP8203997A JP20399796A JPH1050774A JP H1050774 A JPH1050774 A JP H1050774A JP 8203997 A JP8203997 A JP 8203997A JP 20399796 A JP20399796 A JP 20399796A JP H1050774 A JPH1050774 A JP H1050774A
Authority
JP
Japan
Prior art keywords
circuit board
flexible circuit
tin
tin plating
tab
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8203997A
Other languages
English (en)
Inventor
Toshihiko Kobayashi
俊彦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8203997A priority Critical patent/JPH1050774A/ja
Publication of JPH1050774A publication Critical patent/JPH1050774A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】TAB用フレキシブル回路基板に関し、銅箔リ
ードに施すスズめっきの表面から発生するウィスカー
(針状結晶)を抑制する為に行われる、高温キュア処理
によってできる酸化膜を除去すること。 【解決手段】TAB用フレキシブル回路基板の製造方法
において、スズめっき工程、リン酸三ナトリウム中和処
理工程、高温キュア処理工程の後、スズ酸化膜除去工程
として再度リン酸三ナトリウム処理工程を組み込む。リ
ン酸三ナトリウム処理条件は、一般的な範囲として、濃
度1.5〜3.0%、液温50〜60℃、処理時間30
〜60秒とする。 【効果】高温キュア処理によってできたスズめっき上の
酸化膜を除去できるため次工程の半導体とのボンディン
グ性を向上、安定化できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフレキシブル回路基
板の製造方法に関し、例えばTAB実装用に用いるフレ
キシブル回路基板に好適のものである。
【0002】
【従来の技術】以下は、フレキシブル回路基板の最も好
適な例としてTAB実装用フレキシブル回路基板を用い
て説明する。
【0003】絶縁性や耐熱性に優れたポリイミドフィル
ム等がベース部材であり、このベース部材を長尺状のフ
レキシブルフィルムにして、例えば銅箔からなる多数の
リ−ドをフィルム上に形成することによりTAB用のフ
レキシブル回路基板は形成される。そしてこの基板に半
導体素子を実装することにより、TCP型の半導体装置
が完成する。TCP型の半導体装置は、多量生産に適す
る、小型化できる、ファインパタ−ン化が可能である
等、多くの利点を有するため現在では広く実用化されて
いる。
【0004】図8はTAB用フレキシブル回路基板を説
明するための平面図である。図において、1は帯状のフ
レキシブルフィルムであり、そのフィルムには長さ方向
に等間隔にデバイスホ−ル2、2a、2bが設けられ
る。フィルムの厚さは50〜125μm程度、長さ20
0〜500m程度である。3はリードであり、ベ−スフ
ィルム1に設けられ、厚さ15〜40μm、幅50〜3
00μm程度の銅箔からなる。その一部はデバイスホ−
ル2内に突出してインナ−リ−ド3aを形成している。
4はスプロケット穴であり、ベ−スフィルム1を搬送す
るためのものである。このようなTAB用フレキシブル
回路基板では、半導体素子との接合(インナーリードボ
ンディング)、や他の回路基板との接合、例えばハンダ
付けによる接合を行うために最終工程として各リードの
特にインナーリードおよびアウターリード(外部との各
接合部)にスズめっきを施していた。更に、時間の経過
とともにスズのウィスカー(針状結晶)が発生、成長
し、時にはパターン間がリークしてしまうことがあるた
め、その発生を抑制すべくスズめっき後高温キュアを施
していた。
【0005】
【発明が解決しようとする課題】しかしながら高温キュ
アを行うことにより各リードに施されたスズめっきの表
面が酸化して酸化膜を形成しまい、半導体素子とのボン
ディング性を低下させるという問題点を有していた。
【0006】そこで本発明はこのような問題点を解決す
るもので、その目的は半導体素子とのボンディング性を
向上させるフレキシブル回路基板を提供することにあ
り、特にその製造方法を提供することにある。
【0007】
【課題を解決するための手段】本発明の請求項1に記載
のフレキシブル回路基板の製造方法は、フレキシブル回
路基板の各リードにスズめっきを施す第一の工程と、前
記第一の工程の後に前記スズめっきされた場所を高温キ
ュアする第二の工程と、前記第二の工程の後に前記スズ
めっき表面の酸化膜を除去する第三の工程とを含んでな
ることを特徴とする。このような方法をとれば、高温キ
ュア処理により生じるスズメッキ表面の酸化膜に対して
酸化膜除去処理を実施することにより高温キュア処理に
よりできた不活性な酸化膜のほとんどを除去でき、次工
程である半導体との接合(ボンディング)工程の安定化
がはかれる。
【0008】また請求項2に記載のフレキシブル回路基
板の製造方法は上記の製造方法に加え、前記第三の工程
において、リン酸三ナトリウム溶液を用いて前記スズめ
っき表面をエッチングすることを特徴とする。リン酸三
ナトリウム溶液は強アルカリ薬品に比べアルカリ度が弱
い為、スズめっき表面をほどよくソフトエッチングでき
るといった効果があり、有効に酸化膜の除去ができる。
言い換えると、エッチング量が極めて少ない為、スズめ
っき厚を必要以上に減少させる事はない。
【0009】また請求項3に記載のフレキシブル回路基
板の製造方法は上記の製造方法に加え、前記エッチング
において、前記スズめっき表面を0.01〜0.03μ
m削ることを特徴とする。この範囲であればボンディン
グ性を十分確保できることになる。
【0010】
【発明の実施の形態】以下、本発明の一実施例を図1か
ら図7を用いて説明する。TAB用フレキシブル回路基
板は、図1の前処理工程、図2のスズめっき工程、図3
のリン酸三ナトリウム中和処理工程、図4の高温キュア
処理工程を経て、図6のTAB用フレキシブル回路基板
(断面図)が完成する。
【0011】実施段階において本発明では、図4の高温
キュア処理工程においてできるスズめっき表面の酸化膜
をいかにして除去するかが課題であった。図4の高温キ
ュア処理工程は、スズめっき後に連続してインラインに
おいて実施する方法と、いったん耐熱エンボススペーサ
ーと共にリールに巻き取り、温調されたオープン内でリ
ール単位で実施する方法とがある。前者は連続してイン
ラインで実施する為、リールへの巻き取りの手間が省け
ると同時に、300〜500mの長尺加工ができるメリ
ットを有するが、ライン上では装置の長さから長時間の
キュア条件を確保することは難しく、その分温度条件を
高く設定しなければウイスカー抑制効果を確保できない
デメリットを持ち合わせていた。
【0012】後者のオーブン方式は時間的制約がない
為、温度条件は比較的低く設定できるメリットはある
が、エンボススペーサーを介してリールに巻き取る為、
1リール当たり50〜60mを限度として1ロット30
0mの場合、5〜6リールに分けなければならず、作業
能率を低下させるデメリットを有していた。又、半導体
とのボンディング性においては、温度条件を低く設定で
きる後者のほうが酸化膜の程度が軽い点て有利である
が、酸化膜ができることには変わりない為、課題は残
る。
【0013】そこで本発明では、前項の課題を解決する
ために、図3のリン酸三ナトリウム処理工程を図4の高
温キュア処理工程の後へ、図5の本発明のスズ酸化膜除
去工程として再度組み込むことにより、高温キュアによ
りスズの表面にできた酸化膜が除去でき図7の本発明の
TAB用フレキシブル回路基板(断面図)が完成する。
【0014】スズの酸化膜を除去する方法として、本発
明においてはリン酸三ナトリウムを用いている。リン酸
三ナトリウムの場合、水酸化ナトリウム及び水酸化カリ
ウム等の強アルカリ薬品に比べアルカリ度が弱い為、ス
ズめっき表面をほどよくソフトエッチングする効果があ
り、酸化膜の除去ができる。又、エッチング量は極めて
少ない為、スズめっき厚を必要以上に減少させる事はな
い。これに対して水酸化ナトリウムや水酸化カリウムは
エッチング性が高い為、スズめっき厚を減少させないよ
うにコントロールする事は難しく、次工程のボンディン
グ性を著しく低下させる危険性がある。
【0015】次にリン酸三ナトリウム処理する場合の条
件について解説する。リン酸三ナトリウム処理の目的
は、スズの酸化膜除去にあるため、酸化膜が除去され表
面が活性化できれば必要以上にスズをエッチングするこ
とは返って次工程のボンディング性を低下させる事にな
る。そこで、リン酸三ナトリウムの濃度、温度、処理時
間の範囲を決め実施段階においてコントロールしなけれ
ばならない。最適条件を決めるには、めっき厚、ボンデ
ィング条件によって違うため、実施にあたっては試験に
より確認する事がベストであるが一般的な範囲として、
濃度1.5〜3.0%、液温50〜60℃、処理時間3
0〜60秒が挙げられる。又、リン酸三ナトリウム溶液
のライフ管理も重要な項目である。なぜなら処理条件と
同様に酸化膜除去能力と、ボンディング性確保に影響を
与えるからである。つまり、使いすぎにより酸化膜除去
能力が低下し、その結果ボンディング性を低下させるか
らである。実施段階においては、PH(ペーハー)の管
理だけでは処理能力を判断するのは難しく、スズの表面
のエッチング量を測定し判断するのが確実であり、エッ
チング量の範囲を0.01〜0.03μmとするのが良
い。つまり、処理前と処理後のスズめっき厚の差を0.
01〜0.03μmで管理すれば良いわけであり、測定
にあたってはケイ光X線膜厚計により、10点以上測定
しその平均値の差で判断するのが正確であり、現在考え
られる最も良い方法である。叉、0.01〜0.03μ
mに範囲指定した理由は、ボンディング性確保に有る。
つまり、0.03μm以上にするとリード部の純スズが
減少しボンディング性が低下し、逆に0.01μm以下
にすると処理効果の得られない部分が発生しボンディン
グ性が低下することが多い。TAB用フレキシブル回路
基板のスズめっき厚は0.5〜0.7μmが一般的であ
るが、ウィスカー抑制のための加熱により、その半分位
が銅とスズの拡散層になってしまい、純スズ層は0.2
〜0.3μm残る。従ってエッチング量の範囲指定0.
01〜0.03μmは純スズの減少を10%程度に抑
え、ボンディング性に影響の無いようにしている。実際
には20%減少するとボンディング性の低下が始まるこ
とが確認されている。
【0016】
【発明の効果】以上の説明の通り本発明は、TAB用フ
レキシブル回路基板を構成しているスズめっき表面から
発生する、ウィスカー(針状結晶)を抑制するために実
施する高温キュア処理工程の後へ酸化膜除去処理工程を
入れることにより、次工程の半導体とのボンディング及
びハンダ付け性を、高温キュア処理前と同程度に維持で
きるという効果を有する。
【図面の簡単な説明】
【図1】本発明の前処理工程断面図。
【図2】本発明のスズめっき工程断面図。
【図3】本発明のリン酸三ナトリウム中和処理工程断面
図。
【図4】本発明の高温キュア処理工程断面図。
【図5】本発明のスズ酸化膜除去工程断面図。
【図6】本発明のTAB用フレキシブル回路基板の完成
断面図。
【図7】本発明のTAB用フレキシブル回路基板の完成
断面図。
【図8】従来のTAB用フレキシブル回路基板の完成平
面図。
【符号の説明】
1 ベ−スフィルム 2 オ−バ−ハング部 3 リ−ド 4 スプロケット穴 5 接着剤 6 銅箔 7 スズめっき 8 スズ酸化膜 9 薬液槽 10 水洗槽 11 スズめっき槽 12 加熱炉 13 搬送ローラー 14 テープ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 フレキシブル回路基板を製造する方法で
    あって、前記フレキシブル回路基板の各リードにスズめ
    っきを施す第一の工程と、前記第一の工程の後に前記ス
    ズめっきされた場所を高温キュアする第二の工程と、前
    記第二の工程の後に前記スズめっき表面の酸化膜を除去
    する第三の工程とを含んでなることを特徴とするフレキ
    シブル回路基板の製造方法。
  2. 【請求項2】 前記第三の工程において、リン酸三ナト
    リウム溶液を用いて前記スズめっき表面をソフトエッチ
    ングすることを特徴とする請求項1記載のフレキシブル
    回路基板の製造方法。
  3. 【請求項3】 前記ソフトエッチングにおいて、前記ス
    ズめっき表面を0.01〜0.03μm削ることを特徴
    とする請求項2記載のフレキシブル回路基板の製造方
    法。
JP8203997A 1996-08-01 1996-08-01 フレキシブル回路基板の製造方法 Withdrawn JPH1050774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8203997A JPH1050774A (ja) 1996-08-01 1996-08-01 フレキシブル回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8203997A JPH1050774A (ja) 1996-08-01 1996-08-01 フレキシブル回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH1050774A true JPH1050774A (ja) 1998-02-20

Family

ID=16483073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8203997A Withdrawn JPH1050774A (ja) 1996-08-01 1996-08-01 フレキシブル回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH1050774A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045665A (ja) * 2004-07-08 2006-02-16 Fujikura Ltd フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
JP2008085009A (ja) * 2006-09-27 2008-04-10 Sumitomo Bakelite Co Ltd 回路基板および電子機器
JP2008283174A (ja) * 2007-04-11 2008-11-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアの製造装置
JP2009004621A (ja) * 2007-06-22 2009-01-08 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア
US7999187B2 (en) 2008-03-24 2011-08-16 Fujikura Ltd. Plated flat conductor and flexible flat cable therewith

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006045665A (ja) * 2004-07-08 2006-02-16 Fujikura Ltd フレキシブルプリント配線基板端子部或いはフレキシブルフラットケーブル端子部
US8017876B2 (en) 2004-07-08 2011-09-13 Fujikura Ltd. Terminal portion of flexible print circuit board or flexible flat cable
JP2008085009A (ja) * 2006-09-27 2008-04-10 Sumitomo Bakelite Co Ltd 回路基板および電子機器
JP2008283174A (ja) * 2007-04-11 2008-11-20 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリアの製造装置
JP2009004621A (ja) * 2007-06-22 2009-01-08 Hitachi Cable Ltd 半導体装置用テープキャリアの製造方法および半導体装置用テープキャリア
US7999187B2 (en) 2008-03-24 2011-08-16 Fujikura Ltd. Plated flat conductor and flexible flat cable therewith

Similar Documents

Publication Publication Date Title
JP2005023340A (ja) プリント配線板のエッチング方法及びエッチング液
JPH1050774A (ja) フレキシブル回路基板の製造方法
KR20110093621A (ko) Cof 기판의 제조방법
US3960741A (en) Etchant for removing metals from glass substrates
JP3815429B2 (ja) 半導体装置用テープキャリアの製造方法
EP1879436B1 (en) Method for manufacturing a semiconductor substrate having a copper wiring
JP3630398B2 (ja) 電子部品実装用フィルムキャリアテープの製造方法
JP4877022B2 (ja) プリント配線基板の製造方法
JPH07161773A (ja) 無電解錫めっきtab用テープキャリアの製造方法
JP2000150422A (ja) 半導体装置の電極の製造方法
TWI715458B (zh) 硬式電路板的製造方法
KR20040110734A (ko) 필름 캐리어 테이프 및 그 제조방법
JP3642034B2 (ja) 半導体装置用テープキャリア及びその製造方法
JP4692363B2 (ja) 配線基板のめっき形成方法、及びめっき装置
JPH05235114A (ja) 金属被覆ポリイミド基板の製造方法
JPH04334093A (ja) 多層配線板とその製造方法
TW201534190A (zh) 製造一線路的方法及具有電路圖案的陶瓷基板
JP3743215B2 (ja) Tab用テープキャリアの製造方法および製造装置
JP2000228427A (ja) Tab用テープキャリアの製造方法
JP3147590B2 (ja) Tab用フレキシブル回路基板の製造方法
JP5013183B2 (ja) 半導体装置用テープキャリアの製造方法
KR100254258B1 (ko) 리드 프레임의 제조방법
JP2001244305A (ja) Tab用テープキャリアの製造方法
JPH0582524A (ja) 電極の製造方法およびその接続方法
JPS61256743A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20031007