TW201534190A - 製造一線路的方法及具有電路圖案的陶瓷基板 - Google Patents

製造一線路的方法及具有電路圖案的陶瓷基板 Download PDF

Info

Publication number
TW201534190A
TW201534190A TW103106865A TW103106865A TW201534190A TW 201534190 A TW201534190 A TW 201534190A TW 103106865 A TW103106865 A TW 103106865A TW 103106865 A TW103106865 A TW 103106865A TW 201534190 A TW201534190 A TW 201534190A
Authority
TW
Taiwan
Prior art keywords
conductive layer
layer
ceramic substrate
depositing
photosensitive
Prior art date
Application number
TW103106865A
Other languages
English (en)
Inventor
Hsiang-Wei Tseng
wan-fu Wu
Original Assignee
Ecocera Optronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ecocera Optronics Co Ltd filed Critical Ecocera Optronics Co Ltd
Priority to TW103106865A priority Critical patent/TW201534190A/zh
Publication of TW201534190A publication Critical patent/TW201534190A/zh

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

本案係提供一種製造一線路的方法,包括下列步驟:提供一陶瓷基板;提供一非感光性層,該非感光性層具有一鏤空部位;以及執行一第一操作步驟:將該非感光性層置於該陶瓷基板上;通過該鏤空部位來在該陶瓷基板上選擇性沉積一第一導電層;以及於該第一導電層上沉積一第二導電層,以形成該線路;或是執行一第二操作步驟:於該陶瓷基板上沉積一第三導電層;將該非感光性層置於該第三導電層上,以在該第三導電層上選擇性沉積一第四導電層,其中該第四導電層使該第三導電層具有一暴露部分;以及移除該第三導電層之該暴露部分,以形成該線路。

Description

製造一線路的方法及具有電路圖案的陶瓷基板
本發明係關於一種製造一線路的方法,尤指一種無需使用黃光微影製程於一陶瓷基板上製造一線路的方法。
在半導體產業中,陶瓷基板已廣泛被使用在半導體晶片之封裝上,特別是針對高功率的電子產品,具高散熱係數的氮化鋁基板的使用更是主流。例如對於LED產品而言,在陶瓷基板表面鍍上銅層後製成線路,可作為與LED晶粒結合、電導通導線以及散熱媒介使用。
請參閱第1圖,其係習知基板上以金屬薄膜沉積方式形成一線路之製造方法的流程圖,其中該基板可以是一陶瓷散熱基板,而該製造方法之步驟包括:步驟101:提供一基板;步驟102:依設計所需位置,對該基板進行鑽孔;步驟103:於該基板表面沉積一金屬層,以形成一導電層;步驟104:對該基板進行黃光製程,包括清洗、塗覆光阻膜、烘烤、曝光及顯影等步驟,利用光阻於該金屬層上方形成部分被光阻遮蓋、而部分未被光阻遮蓋的圖案,以利後續製程之進行;步驟105:將覆有光阻圖案之該基板送入電鍍(electroplating)製程,對 未被光阻覆蓋而使該金屬層裸露的區域進行厚金屬層電鍍,以及通孔之填孔,使得基板上兩面導電層可藉由孔壁上之金屬鍍膜層而導通;步驟106:對基板進行磨刷製程,以增加電鍍銅層的均勻性;步驟107:對該基板進行剝膜製程,以將其上的光阻去除;步驟108:對表面金屬層進行蝕刻以形成線路以及焊墊;步驟109:對基板表面進行防焊(solder mask)層之印刷;以及步驟110:對鍍銅層進行表面處理,以增加後續焊接強度、焊接良率以及焊接信賴性。
習知的線路製作流程係在基板長成基底金屬層後,需經過黃光微影製程以形成線路圖案,其流程依序為壓膜(dry film lamination)、曝光及顯影,其中曝光製程所使用之半導體級設備需在無塵室中生產,凡是規畫使用黃光微影製程於大量生產時,其所需之設備投資金額往往高得嚇人。此外,黃光微影製程之流程長,造成生產效率低,加上所使用的昂貴之設備及原物料成本,將導致整體黃光微影製程成本偏高,約佔整體成本15~20%,但遲遲未見可大幅降低生產成本及生產時間的製造方法。
此外,習知黃光微影製程所使用的電鍍用感光光阻層,通常有可抗酸但不抗鹼的性質,因此當需使用鹼性鍍液,例如鍍銀時,便會產生乾膜附著力不佳的問題,進而影響產品良率。
除了第1圖所示的薄膜沉積金屬製程外,習知技術還有以網印方式於陶瓷基板上直接印刷銅漿或銀漿電路圖案,再進行高溫燒結以形成具金屬線路圖案的陶瓷基板。雖然此種厚膜製程無需使用高成本的黃光微影設備,但其線路附著力較差,且線路精細度低,無法符合市場需求。
爰是之故,申請人有鑑於習知技術之缺失,發明出本案「製造一線路的方法」,以改善上述缺失。
本發明之一面向係提供一種製造一線路的方法,包括下列步驟:提供一陶瓷基板,提供一非感光性層,該非感光性層具有一鏤空部位,以及執行一第一操作及一第二操作的其中之一,其中:執行該第一操作的步驟包括下列子步驟:將該非感光性層置於該陶瓷基板上,通過該鏤空部位來在該陶瓷基板上選擇性沉積一第一導電層,移除該非感光性層,以及於該第一導電層上沉積一第二導電層,以形成該線路,以及執行該第二操作的步驟包括下列子步驟:於該陶瓷基板上沉積一第三導電層,將該非感光性層置於該第三導電層上,以在該第三導電層上選擇性沉積一第四導電層,移除該非感光性層,其中該第四導電層使該第三導電層具有一暴露部分,以及移除該第三導電層之該暴露部分,以形成該線路。
本發明之另一面向係提供一種具有電路圖案的陶瓷基板,包括:一陶瓷基板本體,一金屬線路圖案,係使用濺鍍、蒸鍍或離子鍍膜製程直接形成於該陶瓷基板本體上,一化鍍銅層,係使用化學鍍銅製程直接形成於該金屬線路圖案上,以及一表面處理層,係直接形成於該化鍍銅層上,以構成該具有電路圖案的陶瓷基板。
本發明之又一面向係提供一種在一陶瓷產品上形成一電子電路的方法,包括下列步驟:a.提供一陶瓷基板,b.提供一可重複使用之非感光性層,其中該可重複使用之非感光性層具有一鏤空部位,並於步驟b.之前或步驟b.之後,於該陶瓷基板上形成一第一金屬層,c.以一電鍍或一 化學鍍方式,透過該鏤空部位於該第一金屬層上形成一第二金屬層,以於該陶瓷基板形成該電子電路,以及d.移除該可重複使用之非感光性層,以供下一次使用。
30、50‧‧‧基板本體
31‧‧‧第一線路
32‧‧‧第一表面
33、53‧‧‧通孔
34、38、48、54、58、68‧‧‧插銷孔
35、55‧‧‧內壁
36‧‧‧第一治具
37‧‧‧第一鏤空部位
39、44‧‧‧第一導電層
40‧‧‧第二導電層
41‧‧‧第二線路
42‧‧‧第二表面
43、63‧‧‧插銷
45、65‧‧‧防焊層
46‧‧‧第二治具
47‧‧‧第二鏤空部位
49、69‧‧‧表面處理層
51‧‧‧第二線路
52‧‧‧第二表面
56‧‧‧第二治具
57‧‧‧第二鏤空部位
59‧‧‧第三導電層
60‧‧‧第四導電層
61‧‧‧第三線路
62‧‧‧第四表面
66‧‧‧第四治具
67‧‧‧第四鏤空部位
101~110、201~210、401~411‧‧‧步驟
第1圖:習知於一基板上形成一線路之製造方法的流程圖。
第2圖:本發明一第一實施例之基板本體上形成一線路之製造方法的流程圖。
第3A~3F圖:本發明該第一實施例之基板本體上形成一線路之截面示意圖。
第4圖:本發明一第二實施例之基板本體上形成一線路之製造方法的流程圖。
第5A~5E圖:本發明該第二實施例之基板本體上形成一線路之截面示意圖。
本發明之實施例的詳細描述係如下所述,然而,除了該等詳細描述之外,本發明還可以廣泛地以其他的實施例來施行。亦即,本發明的範圍並不受已提出之實施例所限制,而應以本發明提出之申請專利範圍為準。
本發明提出一種可重複使用之非感光性治具,可取代光阻材料,因此不需使用黃光微影製程,即可簡單完成陶瓷線路基板製作,可以 大幅縮短製程長度、快速大量生產所需產品、以及降低生產成本約30%。
請參閱第2圖及第3A~3F圖。第2圖係本發明一第一實施例之一基板本體30上形成一第一線路31及/或一第二線路41之製造方法的流程圖,而第3A~3F圖係該基板本體30上形成該第一線路31及/或該第二線路41之截面示意圖,其中該基板本體30是一陶瓷基板,而該製造方法包含下列步驟:步驟201:提供該基板本體30,該基板本體30具有一第一表面32及一第二表面42;步驟202:依設計所需位置,對該基板本體30之該第一表面32及/或該第二表面42進行鑽孔,以形成至少一通孔33以及至少一插銷孔34,該通孔33具有一內壁35;步驟203:提供一第一治具36,其外形尺寸與該基板本體30之外形尺寸相同,該第一治具36具有一第一鏤空部位37及至少一插銷孔38,該第一鏤空部位37係對應於該基板本體30之該第一表面32上所要形成之該第一線路31(其包括導線圖案、通孔圖案及/或焊墊圖案),且該第一治具36係為一非感光性治具,因此該第一治具36可重複使用,與習知使用的塗覆光阻的感光性層不同;此外,可再提供一第二治具46,其外形尺寸與該基板本體30之外形尺寸亦相同,該第二治具46亦具有一第二鏤空部位47及至少一插銷孔48,該第二鏤空部位46係對應於該基板本體30之該第二表面上所要形成之該第二線路41(其包括導線圖案、通孔圖案及/或焊墊圖案),且該第二治具46亦為一非感光性治具,因此該第二治具亦可重複使用;步驟204:將該第一治具36疊置於該基板本體30之該第一表面32上及/ 或將該第二治具46疊置於該基板本體30之該第二表面42上。由於該第一治具36、第二治具46及該基板本體30至少分別具有對應之供對位及固定的該插銷孔38、48、34,加上對應數量之插銷43以供插入該對應之該插銷孔38、48、34,使該第一治具36及/或第二治具46與該基板本體30接合及固定。若是需要對該基板本體30之兩面同時沉積一第一導電層39,則該第一治具36及第二治具46需同時使用;若是只需要對該基板本體30之該第一表面32或該第二表面42其中之一沉積該第一導電層39,則可僅使用該第一治具36及該第二治具46其中之一;步驟205:於該基板本體30之該第一表面32及/或該第二表面42,以及該通孔33之內壁35,透過該第一治具36之第一鏤空部位37及/或第二治具46之第二鏤空部位47沉積該第一導電層39,該第一導電層39可以是鈦層加上銅層,該沉積方式可以採用濺鍍(sputtering)、蒸鍍(evaporation)或是離子鍍膜(ion plating)等製程;步驟206:將該插銷43取下後,將所使用之該第一治具36及/或該第二治具46從該基板本體30之該第一表面32及/或該第二表面42移除,對已沉積該第一導電層39之該基板本體30執行後述之步驟207。當該第一治具36及/或該第二治具46係為一導體材質時,可視情況送至一退洗製程,利用適當之鹼液或酸液浸泡、或採用噴砂的方式將該第一治具36及/或該第二治具46上所沉積之該第一導電層44去除,使該第一治具36及/或該第二治具46可重複使用;步驟207:將已沉積該第一導電層39之該基板本體30送至化學鍍之製程,於該第一導電層39上以及已沉積該第一導電層39之該通孔33之該內壁 35沉積一第二導電層40,該第二導電層40之材質可以與該第一導電層39相同或不同。由於化學鍍之製程所沉積之該第二導電層40之厚度(約2~15um)比該第一導電層39之厚度(通常約1~1.5um)大,藉此得到該第一導電層39及該第二導電層40之目標總厚度,以增加導電性,以形成該第一線路31及/或該第二線路41,於此步驟中,第二導電層40可填滿或不填滿通孔33,視產品之線路設計需求而定;步驟208:對已沉積該第一導電層39及該第二導電層40之該基板本體30進行烘烤回火,該回火之溫度約為300℃,使該第一導電層39及/或第二導電層40更為緻密;步驟209:於該基板本體30之該第一表面32及/或第二表面42上之一部分進行一防焊層45之印刷,步驟209係視產品設計需求而定,亦可省略而直接進行步驟210;以及步驟210:於該第一線路31及該第二線路41上形成一表面處理層49,以防止第二導電層40氧化,並增加後續焊接強度、焊接良率以及焊接信賴性,當通孔33未被填滿時,表面處理層49亦將形成於通孔33中的第二導電層40上。
該第一導電層39之材質例如為鈦/銅,而該第二導電層40之材質較佳為銅。該表面處理例如為一化學鍍製程,其係將一金、銀、鎳/銀、鎳/金或鎳/鈀/金層鍍於第二導電層40上。該第一治具36及第二治具46之材質係為陶瓷、不鏽鋼(例如SUS 304或SUS316)、矽、矽膠、高分子材料或鋁。該第一治具36及該第二治具46可以使用例如CNC成型機(router)來進行加工,於該第一治具36及該第二治具46之內部形成該第一鏤空部 位37、該第二鏤空部位47及該插銷孔38、48。為了該第一治具36及該第二治具46所使用的材料方便取得,亦可使用與該基板本體30相同之材料。
請參閱第4圖及第5A~5E圖。第4圖係本發明第二實施例之一基板本體50上形成一第三線路51及/或一第四線路61之製造方法的流程圖,而第5A~5E圖係該基板本體50上形成該第三線路51及/或該第四線路61之截面示意圖,其中該基板本體50是一陶瓷基板,而該製造方法包含下列步驟:步驟401:提供該基板本體50,該基板本體50具有一第三表面52及一第四表面62;步驟402:依設計所需位置,對該基板本體50之該第三表面52及/或該第四表面62進行鑽孔,以形成至少一通孔53及至少一插銷孔54,該通孔53具有一內壁55;步驟403:於該基板本體50之該第三表面52及/或該第四表面62沉積一第三導電層59,該第三導電層59可以是鈦層加上銅層,該沉積方式可以採用濺鍍、蒸鍍或是離子鍍膜等製程;步驟404:提供一第三治具56,其外形尺寸與該基板本體50之外形尺寸相同。該第三治具56具有一第三鏤空部位57,該第三鏤空部位57係對應於該基板本體50之該第三表面52上所要形成之線路、通孔及/或焊墊之圖案,且該第三治具56係為一非感光性治具,因此該第三治具56可重複使用,與習知使用的塗覆光阻的感光性層不同。此外,可再提供一第四治具66,其外形尺寸與該基板本體50之外形尺寸亦相同。該第四治具66亦具有一第四鏤空部位67,該第四鏤空部位67係對應於該基板本體50之該第四表面62上 所要形成之線路、通孔及/或焊墊之圖案,且該第四治具66亦為一非感光性治具,因此該第四治具66亦可重複使用;步驟405:將該第三治具56疊置於該基板本體50之已沉積該第三導電層59之該第三表面52上及/或將該第四治具66疊置於該基板本體50之已沉積該第三導電層59之該第四表面62上。由於該第三治具56、第四治具66及該基板本體50至少分別具有對應之供對位及固定的該插銷孔58、68、54,加上對應數量之該插銷63以供插入該對應之該插銷孔58、68、54,使該第一治具56及/或第二治具66與該基板本體50接合及固定。若是需要對該基板本體50之兩面同時沉積一第四導電層60(如下述步驟406),則該第三治具56及/或第四治具66需同時使用;若是只需要對該基板本體50之該第三表面52及第四表面62其中之一沉積該第四導電層60,則可僅使用該第三治具56及該第四治具66其中之一;步驟406:於該第三導電層59上以及已沉積該第三導電層59之該通孔53之該內壁55以電鍍之製程沉積該第四導電層60,該第四導電層60之材質可以與該第三導電層59相同或不同。由於電鍍之製程所沉積之該第四導電層60之厚度(通常約10um以上)比該第三導電層59之厚度(通常為1~1.5um)大,藉此得到該第三導電層59及該第四導電層60之目標總厚度,以增加導電性,於此步驟中,第四導電層60可填滿或不填滿通孔53,視產品之線路設計需求而定;步驟407:對已沉積該第三導電層59及該第四導電層60之該基板本體50進行磨刷製程,以提高電鍍金屬層的均勻性;步驟408:於設計為焊墊之該第三線路31及該第四線路41上電鍍形成一 表面處理層69,以防止第四導電層60氧化,並增加後續焊接強度、焊接良率以及焊接信賴性,步驟408亦可為一化學鍍製程,並移至步驟410後執行,當通孔53於步驟406中未被填滿時,表面處理層69亦將形成於通孔53中的第四導電層60上;步驟409:將該插銷63取下後,將所使用之該第三治具56及/或該第四治具66從該基板本體50之該第三表面52及/或該第四表面62移除,對已沉積該第三導電層59及該第四導電層60之該基板本體50執行後述之步驟410;步驟410:對已沉積該第三導電層59及該第四導電層60之該基板本體50進行等深蝕刻,使未被該第四導電層60所覆蓋之該第三導電層59被完全蝕刻而去除;以及步驟411:視產品設計需求於該基板本體50之該第三表面52及/或該第四表面62上之一部分進行一防焊層65之印刷。
該第三導電層59之材質例如為鈦/銅,且該第四導電層60之材質較佳為銅。該表面處理為一電鍍或化學鍍製程,其係將一金、銀、鎳/銀、鎳/金或鎳/鈀/金層鍍於該第四導電層60上。該第三治具56及該第四治具66之材質較佳為一絕緣材料,例如陶瓷、矽、矽膠、高分子材料等。該第三治具56及該第四治具66可以使用例如CNC成型機(router)來進行加工,於該第三治具56及該第四治具66之內部形成該第三鏤空部位57、該第四鏤空部位67及該定位銷孔58、68。為了該第三治具56及該第四治具66所使用的材料方便取得,亦可使用與該基板本體50相同之材料,例如一陶瓷材料。
於上述實施例中,係以具有貫通孔33、53的陶瓷基板30、50作為實施例,然亦可於不具通孔的基板上直接應用本發明,即,步驟202、 402係可省略,而以可重複使用之非感光性層作為圖案掩膜,於陶瓷基板30、50上直接形成單面或雙面金屬線路圖案。
本發明所述的化學鍍,又稱無電解電鍍或自身催化鍍(autocatalytic plating),係指於水溶液中之金屬離子在被控制之環境下,予以化學還原,不需電力而被鍍敷在基材上。相較於需提供外加電力的電鍍銅,化鍍銅層非常均勻,因它沒有電流分佈不均的困難,鍍件內外都顯出均勻性,銳邊及角等節狀鍍層情形可完全消除,鍍層孔率較少,其耐蝕性亦比電鍍銅佳。
本發明之技術方案可以直接適用線路精細度要求較低之產品,特別是取代現有的厚膜製程產品,由於本發明仍採用薄膜沉積製程於陶瓷基板上製作金屬線路,因此金屬線路與基板具有極佳的附著力。經由拉力測試,當使用1mm x 1mm之焊墊測試,本發明之產品之接著力可高達7牛頓(N)以上,若於2mm x 2mm之焊墊測試,其接著力可達15牛頓(N)以上。又本發明產品之線路精細度係依所述非感光性材料之治具的線路精細度而定,因此亦可設計應用於線路精細度要求較高的產品,例如當治具的線寬線距達100μm以下時,產品的線寬線距亦可達到相同精細度,而相較於習知使用黃光微影製程的高精細度產品,本發明將具有極佳成本優勢。
藉由本發明之非感光性材料之治具,不需使用黃光微影製程,除了可以有效降低生產成本達30%及縮短生產時間之外,更因為未使用光阻,在防焊及表面處理之前的陶瓷基板本體與各沉積導電層之表面之間,並不會有光阻剝膜所產生之光阻有機物殘留,可完全避免由於光阻有機物殘留所造成之產品尺寸異常,以及增加基板本體與各沉積導電層之間 的接著力,從而有效提升產品的良率。
本發明以較佳之實施例說明如上,僅用於藉以幫助了解本發明之實施,非用以限定本發明之精神,而熟悉此領域技藝者於領悟本發明之精神後,在不脫離本發明之精神範圍內,當可作些許更動潤飾及等同之變化替換,其專利保護範圍當視後附之申請專利範圍及其等同領域而定。
實施例:
1. 一種製造一線路的方法,包括下列步驟:提供一陶瓷基板;提供一非感光性層,該非感光性層具有一鏤空部位;以及執行一第一操作及一第二操作的其中之一,其中:執行該第一操作的步驟包括下列子步驟:將該非感光性層置於該陶瓷基板上;通過該鏤空部位來在該陶瓷基板上選擇性沉積一第一導電層;移除該非感光性層;以及於該第一導電層上沉積一第二導電層,以形成該線路;以及執行該第二操作的步驟包括下列子步驟:於該陶瓷基板上沉積一第三導電層;將該非感光性層置於該第三導電層上,以在該第三導電層上選擇性沉積一第四導電層;移除該非感光性層,其中該第四導電層使該第三導電層具有一暴露部分;以及移除該第三導電層之該暴露部分,以形成該線路。
2. 如實施例1所述之方法,其中:沉積該第一導電層係使用濺鍍(sputtering)、蒸鍍(evaporation)或離子鍍膜(ion plating)製程;以及沉積該第三導電層係使用濺鍍、蒸鍍或離子鍍膜製程。
3. 如實施例1~2所述之方法,更包括下列步驟:對該第二導電層之表面及/或該第四導電層之表面進行一表面處理製程,其中該表面處理製程係使用電鍍或化學鍍方式於該第二導電層之表面及/或該第四導電層之表面形成一金、銀、鎳/銀、鎳/金或鎳/鈀/金層。
4. 如實施例1~3所述之方法,其中沉積該第二導電層係使用化學鍍銅製程,並更包括下列步驟:一回火步驟,其中該回火步驟之溫度為約300℃。
5. 如實施例1~4所述之方法,其中沉積該第四導電層係使用電鍍製程。
6. 如實施例1~5所述之方法,其中該非感光性層之材質係為陶瓷、不鏽鋼、矽、矽膠、高分子材料或鋁,且該非感光性層係一可重複使用之治具。
7. 一種具有電路圖案的陶瓷基板,包括:一陶瓷基板本體;一金屬線路圖案,係使用濺鍍、蒸鍍或離子鍍膜製程直接形成於該陶瓷基板本體上;一化鍍銅層,係使用化學鍍銅製程直接形成於該金屬線路圖案上;以及一表面處理層,係直接形成於該化鍍銅層上,以構成該具有電路圖案的陶瓷基板。
8. 一種在一陶瓷產品上形成一電子電路的方法,包括下列步驟:a. 提供一陶瓷基板; b. 提供一可重複使用之非感光性層,其中該可重複使用之非感光性層具有一鏤空部位,並於步驟b.之前或步驟b.之後,於該陶瓷基板上形成一第一金屬層;c.以一電鍍或一化學鍍方式,透過該鏤空部位於該第一金屬層上形成一第二金屬層,以於該陶瓷基板形成該電子電路;以及d. 移除該可重複使用之非感光性層,以供下一次使用。
9. 如實施例8所述之方法,其中:若係於該步驟b.之前於該陶瓷基板上形成該第一金屬層,則於該步驟d.後,更包括d1.步驟:蝕刻該陶瓷基板之一表面,直到露出不應有該第一金屬層之所有表面。
10. 如實施例8~9所述之方法,其中:該可重複使用之非感光性層之材質係為陶瓷、不鏽鋼、矽、矽膠、高分子材料或鋁;以及該第一金屬層之材質係為鈦/銅,且該第二金屬層之材質為銅。
201~210‧‧‧步驟

Claims (10)

  1. 一種製造一線路的方法,包括下列步驟:提供一陶瓷基板;提供一非感光性層,該非感光性層具有一鏤空部位;以及執行一第一操作及一第二操作的其中之一,其中:執行該第一操作的步驟包括下列子步驟:將該非感光性層置於該陶瓷基板上;通過該鏤空部位來在該陶瓷基板上選擇性沉積一第一導電層;移除該非感光性層;以及於該第一導電層上沉積一第二導電層,以形成該線路;以及執行該第二操作的步驟包括下列子步驟:於該陶瓷基板上沉積一第三導電層;將該非感光性層置於該第三導電層上,以在該第三導電層上選擇性沉積一第四導電層;移除該非感光性層,其中該第四導電層使該第三導電層具有一暴露部分;以及移除該第三導電層之該暴露部分,以形成該線路。
  2. 如申請專利範圍第1項所述之方法,其中:沉積該第一導電層係使用濺鍍(sputtering)、蒸鍍(evaporation)或離子鍍膜(ion plating)製程;以及沉積該第三導電層係使用濺鍍、蒸鍍或離子鍍膜製程。
  3. 如申請專利範圍第1項所述之方法,更包括下列步驟:對該第二導電層之表面及/或該第四導電層之表面進行一表面處理製 程,其中該表面處理製程係使用電鍍或化學鍍方式於該第二導電層之表面及/或該第四導電層之表面形成一金、銀、鎳/銀、鎳/金或鎳/鈀/金層。
  4. 如申請專利範圍第1項所述之方法,其中沉積該第二導電層係使用化學鍍銅製程,並更包括下列步驟:一回火步驟,其中該回火步驟之溫度為約300℃。
  5. 如申請專利範圍第1項所述之方法,其中沉積該第四導電層係使用電鍍製程。
  6. 如申請專利範圍第1項所述之方法,其中該非感光性層之材質係為陶瓷、不鏽鋼、矽、矽膠、高分子材料或鋁,且該非感光性層係一可重複使用之治具。
  7. 一種具有電路圖案的陶瓷基板,包括:一陶瓷基板本體;一金屬線路圖案,係使用濺鍍、蒸鍍或離子鍍膜製程直接形成於該陶瓷基板本體上;一化鍍銅層,係使用化學鍍銅製程直接形成於該金屬線路圖案上;以及一表面處理層,係直接形成於該化鍍銅層上,以構成該具有電路圖案的陶瓷基板。
  8. 一種在一陶瓷產品上形成一電子電路的方法,包括下列步驟:a. 提供一陶瓷基板;b. 提供一可重複使用之非感光性層,其中該可重複使用之非感光性層具有一鏤空部位,並於步驟b.之前或步驟b.之後,於該陶瓷基板上形成一第一金屬層; c. 以一電鍍或一化學鍍方式,透過該鏤空部位於該第一金屬層上形成一第二金屬層,以於該陶瓷基板形成該電子電路;以及d. 移除該可重複使用之非感光性層,以供下一次使用。
  9. 如申請專利範圍第8項所述之方法,其中:若係於該步驟b.之前於該陶瓷基板上形成該第一金屬層,則於該步驟d.後,更包括d1.步驟:蝕刻該陶瓷基板之一表面,直到露出不應有該第一金屬層之所有表面。
  10. 如申請專利範圍第8項所述之方法,其中:該可重複使用之非感光性層之材質係為陶瓷、不鏽鋼、矽、矽膠、高分子材料或鋁;以及該第一金屬層之材質係為鈦/銅,且該第二金屬層之材質為銅。
TW103106865A 2014-02-27 2014-02-27 製造一線路的方法及具有電路圖案的陶瓷基板 TW201534190A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW103106865A TW201534190A (zh) 2014-02-27 2014-02-27 製造一線路的方法及具有電路圖案的陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103106865A TW201534190A (zh) 2014-02-27 2014-02-27 製造一線路的方法及具有電路圖案的陶瓷基板

Publications (1)

Publication Number Publication Date
TW201534190A true TW201534190A (zh) 2015-09-01

Family

ID=54694965

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103106865A TW201534190A (zh) 2014-02-27 2014-02-27 製造一線路的方法及具有電路圖案的陶瓷基板

Country Status (1)

Country Link
TW (1) TW201534190A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112689391A (zh) * 2020-10-21 2021-04-20 高绍兵 一种单层线路板与多层线路板制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112689391A (zh) * 2020-10-21 2021-04-20 高绍兵 一种单层线路板与多层线路板制作方法
CN112689391B (zh) * 2020-10-21 2022-08-19 高绍兵 一种单层线路板与多层线路板制作方法

Similar Documents

Publication Publication Date Title
CN103346094B (zh) 一种微波薄膜电路的刻蚀方法
WO2017071394A1 (zh) 印制线路板及其制作方法
CN107567196B (zh) 顶层镍钯金底层硬金板制作方法
TWI404465B (zh) 印刷電路板及其製造方法
US20110083885A1 (en) Metal wiring structure comprising electroless nickel plating layer and method of fabricating the same
JP2019157262A (ja) 金属シャドーマスク及びその製造方法
TW201025529A (en) Substrate structure and manufacturing method thereof
KR20130051710A (ko) 인쇄회로기판 및 그의 제조방법
JP6485098B2 (ja) 電子デバイス及びその製造方法
KR101843035B1 (ko) 모판 및 마스크의 제조 방법
CN107920427B (zh) 电路板的金属连接结构的制备方法和印刷电路板
KR20110009790A (ko) 플렉서블 인쇄 회로 기판 및 그 제조 방법
TW201534190A (zh) 製造一線路的方法及具有電路圖案的陶瓷基板
KR20190003025A (ko) 유리회로기판 및 그 제조방법
JP2009099964A (ja) 配線基板の製造方法
JP6233973B2 (ja) 金属−セラミックス回路基板の製造方法
JP2009117721A (ja) 配線基板、回路基板、これらの製造方法
TW201448141A (zh) 晶圓電鍍鎳金產品及其製備方法
CN103857189A (zh) 绝缘基板上制作导电线路的方法以及该方法制作的电路板
CN104902689A (zh) 制造线路的方法及具有电路图案的陶瓷基板
CN203788544U (zh) 电路板
CN102731170A (zh) 陶瓷基片表面镀膜工艺
WO2016127563A1 (zh) 一种电源转换器pcb板及其制造方法
JPH06224538A (ja) セラミックス回路基板の製造方法
JP2011159966A (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板