WO2005106959A1

WO2005106959A1 - ＧａＮ系半導体装置

Info

Publication number: WO2005106959A1
Application number: PCT/JP2005/008293
Authority: WO
Inventors: Nariaki Ikeda; Jiang Li; Seikoh Yoshida
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2004-04-30
Filing date: 2005-05-02
Publication date: 2005-11-10
Anticipated expiration: 2006-10-30
Also published as: US20070210335A1; US8183597B2; JP2005317843A; KR20070001095A; JP4398780B2; CN1943035A; CN1943035B; EP1744371A1

Abstract

　オン抵抗が低く、逆バイアスの電圧印加時におけるリーク電流が非常に少なく、そして耐圧特性が非常に優れているＧａＮ系半導体装置であって、それは　バンドギャップエネルギーが異なるIII－Ｖ族窒化物半導体のヘテロ接合構造が少なくとも１つ含まれているIII－Ｖ族窒化物半導体層；　前記III－Ｖ族窒化物半導体層の表面にショットキー接合して配設された第１アノード電極；　前記III－Ｖ族窒化物半導体層の表面にショットキー接合し、かつ前記第１アノード電極と電気的に接合して配設され、前記第１アノード電極が形成するショットキーバリアよりも高いショットキーバリアを形成する第２アノード電極；および、　前記第２アノード電極と接触して前記III－Ｖ族窒化物半導体層の表面に配設された絶縁保護膜；を備えた構造になっている。

Description

明細書

GaN系半導体装置

技術分野

[0001] 本発明は GaN系半導体装置に関し、更に詳しくは、耐圧が高ぐオン抵抗が低ぐかつ逆方向の電圧印加時におけるリーク電流が少ない GaN系半導体装置に関する背景技術

[0002] 半導体装置力なる電子デバイスは公知であり、例えば、高耐圧のバイポーラトランジスタによって構成された電力変換装置用スイッチング素子が知られている。この様な大電力用スイッチング素子には耐圧が高いことにカ卩えてオン抵抗が低いことが求められる。このため、近年、バイポーラトランジスタに代えて、オン抵抗の低いパワー MOSFET (Metal Oxide Semiconductor FET)や、バイポーラトランジスタと MOSFETとを複合した IGBT (Insulated Gate Bipolar Transistor;絶縁ゲート型のバイポーラトランジスタ）がスイッチング素子として使用されている（例えば、特開平 10— 242165号公報)。

[0003] さらに、近年、 GaNに代表される窒化物系化合物半導体を用いて作製した電子デバイスは、高温動作が可能で、耐圧が高ぐそして高速動作も可能なデバイスとして有望視され、その開発が進められている。とくに、高耐圧で大電流動作が可能な電子デバイスとしての応用が検討されて、る。

[0004] 例えば特開 2004— 31896号公報では、耐圧が高ぐオン抵抗が低い GaN半導体を用いたショットキーダイオードが提案されて、る。

発明の開示

[0005] 本発明は、オン抵抗が低ぐかつ逆ノィァスの電圧印加時にリーク電流が少ないとともに、アノード電極と力ソード電極間の電界集中の発生も抑制され、高電圧の印加時に空中放電を起こすことがなぐ優れた耐圧特性を示す GaN系半導体装置の提供を目的とする。

[0006] 上記した目的を達成するために、本発明においては、下記から成る GaN系半導体装置：

III V族窒化物半導体層；

前記 III— V族窒化物半導体層の表面にショットキー接合して配設された第 1ァノード電極；

前記 III V族窒化物半導体層の表面にショットキー接合し、かつ前記第 1アノード電極と電気的に接続して配設され、前記第 1アノード電極が形成するショットキーバリァよりも高いショットキーノリアを形成する第 2アノード電極;および、

前記第 2アノード電極と接触して前記 m— V族窒化物半導体層の表面に配設された絶縁保護膜；

を備えている、

が提供される。

[0007] この GaN系半導体装置において、

前記 III V族窒化物半導体層は、バンドギャップエネルギーが異なる III V族窒化物半導体力成るヘテロ接合構造が少なくとも 1つ含まれていることを好適とし、前記へテロ接合構造は、第 1の III V族窒化物半導体力なる下層と、前記第 1の m— V族窒化物半導体よりもバンドギャップエネルギーが大きい第 2の in— V族窒化物半導体力成る上層とで形成されていることを好適とする。

[0008] また、この GaN系半導体装置において、

前記第 1アノード電極は前記第 2アノード電極より狭幅であり、かつ、前記第 2ァノード電極で前記第 1アノード電極を被覆して成る複合アノード電極が形成されていることを好適とする。

[0009] また、力ソード電極は、前記第 2アノード電極から平面的に離隔して前記 III V族窒化物半導体層の表面に配設されており、

少なくとも、前記第 2アノード電極と前記力ソード電極の間に位置する前記 III V族窒化物半導体層の表面は、前記絶縁保護膜で被覆されてヽることを好適とする。

[0010] その場合、前記第 2アノード電極の端部もしくは前記力ソード電極の端部の、ずれか一方または両方は、前記絶縁保護膜の端部と積層されていることを好適とし、とくに前記絶縁保護膜の端部の上に前記第 2アノード電極の端部または Zおよび前記力ソード電極の端部が積層されて、ることが好まし、。

[0011] 更に、この GaN系半導体装置において、

前記第 1アノード電極および前記第 2アノード電極の配設箇所の前記 III V族窒化物半導体層の厚みは、非配設箇所の厚みよりも薄くなつていて、その場合、前記へテロ接合構造を形成する前記上層と前記下層のうち前記上層の厚みが薄くなつていることを好適とする。

[0012] また、前記第 1アノード電極と前記第 2の III— V族窒化物半導体力成る上層との間に、前記上層が示すバンドギャップエネルギーよりもバンドギャップエネルギーの小さい III— V族窒化物半導体層が介挿されていることを好適とする。

[0013] また、前記へテロ接合構造を形成する前記上層と前記下層の間に、前記上層の III

V族窒化物半導体のバンドギャップエネルギーよりもバンドギャップエネルギーが大きヽ m— V族窒化物半導体カゝら成る中間層が介挿されてヽることを好適とする。

[0014] また、前記力ソード電極が配設される前記 III— V族窒化物半導体層は、少なくとも前記へテロ接合構造を形成する前記下層と接触していることを好適とする。

[0015] そして、前記へテロ接合構造を形成する前記上層の半導体材料は、次式：

Al In Ga N As P

x y 1 -x-y 1 -1-k 1 k

(0≤x≤l, 0≤y≤l, 0≤1≤1, 0≤k≤l)

で示される組成を有し、

前記へテロ接合構造を形成する前記下層を形成する半導体材料は、次式： In Ga N (0≤y≤0. 5)

y l - y

で示される組成を有することを好適とする。

図面の簡単な説明

[0016] [図 1]本発明の GaN系半導体装置を示す断面図である。

[図 2]GaN系半導体装置の第 2アノード電極と絶縁保護膜と力ソード電極の相互の配設状態を示す部分断面図である。

[図 3]本発明の GaN系半導体装置 Cを示す断面図である。

2

[図 4]本発明の GaN系半導体装置 Cを示す断面図である。

3

[図 5]本発明の GaN系半導体装置 Cを示す断面図である。 [図 6]本発明の GaN系半導体装置 Cを示す断面図である。

5

[図 7]本発明の GaN系半導体装置 Cを示す断面図である。

6

発明を実施するための最良の形態

[0017] 本発明装置の 1例 Cを第 1の実施例形態として図 1に示す。

装置 Cは、サファイア基板のような絶縁性または半絶縁性の基板 10の上に、所定厚みのバッファ層 12、後述する III— V族窒化物半導体層 13が順次積層された構造を有するダイオードである。

[0018] ノッファ層 12の半導体材料としては、通常、 GaN, A1N、 AlGaN、などが使用され、それらの多層構造や、 AlNZGaNの超格子構造などとして使用されることもある。

[0019] そして、 III— V族窒化物半導体層 13の両側には、後述するコンタクト層 14が当該半導体層 13と面一状態で形成され、その表面に力ソード電極 15が配設されている。

[0020] ここで、半導体層 13は、あるバンドギャップエネルギーを有する第 1の III V族窒化物半導体で形成した下層 13Aと、この下層 13Aを構成する半導体材料のバンドギヤップエネルギーよりも大きいバンドギャップエネルギーを有する第 2の III V族窒化物半導体で形成した上層 13Bを積層して成るヘテロ接合構造を有してヽる。

[0021] したがって、下層 13Aと上層 13Bの界面 13Cはへテロ接合界面になっていて、この界面 13Cの直下に位置する下層 13Aの表層部にはピエゾ効果により 2次元電子ガス 16が層状に発生している。

[0022] 下層 13Aを構成する第 1の III V族窒化物半導体 (これを Aとする）と上層 13Bを構成する第 2の III— V族窒化物半導体 (これを Bとする）の組合せ (これを BZAで表す）としては、例えば、 AlGaNZGaN、 AlInGaN/GaN, AlInGaN/lnGaN, A IGaNZlnGaNなどをあげることができる。また、上層 13Bと下層 13Aの間に、上層 1 3Bよりもさらに大きなバンドギャップエネルギーを有する中間層を挿入する場合には、上層 Z中間層 Z下層としては AlGaNZAlNZGaNなどの構成をあげることができる。

[0023] 所定の幅 Dで形成されている上記した上層 13Bの表面には、その略中央位置に幅 Dよりも狭幅な幅 dを有する第 1アノード電極 17Aが、上層 13Bとショットキー接合して酉己されてヽる。 ® 、 Di¾6〜200 μ m、 di¾、 D^®X.¾ ^¾H-C\ 2〜200 μ m に設定される。

[0024] この第 1アノード電極 17Aを被覆した状態で、第 1アノード電極 17Aよりも広幅な第 2アノード電極 17Bが形成されている。したがって、第 1アノード電極 17Aと第 2ァノード電極 17Bは電気的に接続していて、全体として複合アノード電極 17を構成している。

[0025] そして、第 2アノード電極 17Bのすそ野部分もまた、第 1アノード電極 13Aの場合と同様に、上層 13Bとショットキー接合している。その場合、第 2アノード電極 17Bと上層 13Bで形成されるショットキーバリアの高さの方力第 1アノード電極 17Aと上層 13 Bで形成されるショットキーバリアの高さよりも高くなつている。第 2アノード電極 17Bが上層 13Bと接合している部分の幅は 2〜： LO mである。

[0026] 例えば、上層 13Bが n型 GaNで形成されている場合、第 1アノード電極 17Aの材料としては、例えば、 Ti、 W、 Ag、 Al、 Taなどが使用される。

[0027] 第 2アノード電極 17Bの材料としては、例えば、 Pt、 Ni、 Pd、 Au、 Cuなどをあげることができる。

[0028] また、第 1アノード電極 17Aの厚みは 0. 02〜0. 5 m、第 2アノード電極 17Bの厚みは 0. 02-0. 5 m程度に設定することが好ましい。

[0029] 第 2アノード電極 17Bの端部 17bと力ソード電極 15の端部 15aの間に表出して!/、る上層 13Bの表面は、端部 17bと端部 15aと接触した状態で絶縁保護膜 18によって被覆されている。

[0030] この絶縁保護膜 18の構成材料としては、高誘電率を有する材料を使用することを好適とする。例えば、 SiN 、 SiO 、 Al O 、 Ta O 、 SiO Nなどをあげることがで

X 2 2 3 2 3 1 -X X

きる。

[0031] この絶縁保護膜 18は、複合アノード電極 17と力ソード電極 15間に高電圧を印加したときに、両極間における空中放電の発生を抑制して装置の損壊を防止するために配設される。また同時に両極の端部における電界集中の発生を緩和して装置全体の耐圧を高めるために配設される。

[0032] 配設の態様としては、図 1で示したように、絶縁保護膜 18の端部が第 2アノード電極 17Bの端部 17bと力ソード電極 15の端部 15aのヽずれとも接触するように配設される。具体的には、端部 17b、端部 15aの端面と接触して配設される。

[0033] また、図 2で示したように、絶縁保護膜 18の両端部を、それぞれ、第 2アノード電極 17Bの端部 17bと力ソード電極 15の端部 15aで被覆し、互ヽに積層した態様で配設してちよい。

[0034] この場合には、第 2アノード電極 17Bの端部 17bと絶縁保護膜 18の端部との間の接触面積、および力ソード電極 15の端部 15aと絶縁保護膜 18の端部との間の接触面積は、単純な端面相互の接触状態の場合に比べて大きくなるので、両極の端部間における電界集中の発生が大幅に緩和されて、装置 Cの耐圧は高くなり、空中放電も起こりにくくなる。

[0035] この装置 Cにおいて、複合アノード電極 17に順バイアスの電圧印加を行なったときに形成される電流経路は、複合アノード電極 17→上層 13B→下層 13Aの表層部に発生している 2次元電子ガス 16→カソード電極 15の経路である。

[0036] 2次元電子ガス 16は高い電子移動度を備えた層であるため、その電気抵抗は非常に小さい。したがって、この装置 Cは電流経路にこのような特性を有する 2次元電子ガスを含んでいるので、 2次元電子ガスを含まない装置に比べて、オン抵抗は大幅に低くなつている。

[0037] そして、装置 Cの場合、電流経路に位置する III— V族窒化物半導体層 13とカソード電極 15の間にコンタクト層 14が介在しているので、一層有効にオン抵抗を低下させることができる。

[0038] 具体的には、この装置 Cの場合、半導体層 13の両側をエッチング除去して、そこに例えば、 n型不純物がドープされた GaNや InGaNなどのような半導体材料力も成るコンタクト層 14を形成し、このコンタクト層 14の表面に力ソード電極 15が、直接、ォ一ミック接合して配設された構造になって、る。

[0039] その場合、コンタクト層 14は、その内側の側面 14aが下層 13Aの表層部に発生している 2次元電子ガス 16の端部と接触するような厚み、すなわち、ヘテロ接合界面 1 3Cを含むような厚みで形成されることが好適である。

[0040] また、特開 2002— 184972号公報が開示するように、半導体層 13の両側のエッチング除去時に、ヘテロ接合界面 13Cの下方に位置する下層 13Aの水平方向へのェツチング量を上層 13Bに比べて多くすることにより、両側部にアンダカット部を形成し、そこと接触した状態でコンタクト層 14を形成することも好適である。下層 13Aに発生している 2次元電子ガス 16とコンタクト層 14との電気的接続は一層確実になるからである。

[0041] この装置 Cにおいて、複合アノード電極 17に順バイアスの電圧印加を行なうと、シヨットキーノリアの高さが相対的に低い第 1アノード電極 16Aが直ちに作動し、その後、印加電圧が上昇して!/、く過程で第 2アノード電極 16Bが作動する。

[0042] したがって、順方向の電流立ち上がりは早くなるのでオン抵抗が低ぐかつオン電圧を 0に近づけることができる。

[0043] 一方、逆バイアスの電圧印加を行なうと、第 2アノード電極 17Bのすそ野部分の直下に位置する上層 13Bでは空乏層が広がり、電流経路はピンチオフされ、電流が遮断される。

[0044] また、印加電圧が高電圧になっても、第 2アノード電極 17Bの端部 17bと力ソード電極 15の端部 15aの間には上層 13Bの表面を被覆する絶縁保護膜 18が配設されているので、電極の端部における電界集中は緩和され、空中放電も起こりずらくなり、装置の高耐圧特性は向上する。

[0045] 本発明装置の第 2の実施態様を図 3に示す。

この装置 Cは、図 1の装置 Cにおいて複合アノード電極 17が配設されている箇所

2 1

の上層 13Bの厚みを、配設されて!/、な、他の箇所よりも薄くした構造であることを除いては、装置 Cと同様の構成をとる。

[0046] この装置 Cの場合、複合アノード電極 17の直下における上層 13Bの厚みを薄くし

2

ているので、逆ノィァスの電圧印加を行なうと、わずかな電圧の印加であっても、第 2 アノード電極 17Bのすそ野部分の直下で広がる空乏層はへテロ接合界面 16を越境して下層 13Aまで広がっていくことができる。そのため、下層 13Aの表層部に発生して、た 2次元電子ガス 13Cは空乏層によって消滅する。

[0047] したがって、この装置 Cの場合、複合アノード電極 17から力ソード電極 15に至る電

2

流経路の一部に 2次元電子ガス 13Cが含まれていたとしても、逆バイアスの電圧印加時にその電流経路を確実に遮断することができる。 [0048] すなわち、この装置 Cは、逆ノィァスの電圧印加時におけるリーク電流の発生を抑

2

ff¾することができる。

[0049] そして、第 2アノード電極 17Bと力ソード電極 15の間に絶縁保護膜 18が配設されて

V、るので高耐圧特性を備えて！/、る。

[0050] なお、装置 Cの場合のように複合アノード電極 17の配設箇所の上層 13Bの厚みを

2

薄くするだけではなぐ例えば、上層 13Bの厚みを全層に亘つて薄くしても上記した効果を達成することができる。むしろ、上層の一部を薄くするという作業を省略できるという点で上層を全層に亘つて薄くすることの方が好適である。

[0051] 本発明装置の第 3の実施態様 Cを図 4に示す。

3

この装置 Cは、図 1の装置 Cにおいて、上層 13Bを構成する III V族窒化物半導

3 1

体のバンドギャップエネルギーよりも小さ、バンドギャップエネルギーを有する III V 族窒化物半導体力も成る層 19が、第 1アノード電極 17Aと接触して上層 13B内に形成されていることを除いては、装置 Cと同様の構成をとる。

[0052] この装置 Cの場合、第 2アノード電極 17Bと層 19が形成するショットキーバリアの高

3

さは、第 1アノード電極 17Aと上層 13Bが形成するショットキーノリアの高さよりも低くなっている。

[0053] そして、この層 19の形成に際して用いる III— V族窒化物半導体としてバンドギヤップエネルギーがより小さい材料を用いることにより、第 1アノード電極 17Aと層 19が形成するショットキーノリアの高さをより一層低くすることができる。

[0054] その結果、複合アノード電極 17に順バイアスの電圧印加を行ったときに、迅速に第 1アノード電極 17Aは機能して、装置 Cに比べても、オン電圧を一層低くすることができる。また絶縁保護膜 18の作用で高耐圧特性を備えて、る。

[0055] 図 5は、装置 Cにおいて、上層 13Bに上記した層 19を形成した構造の装置 Cを示

2 4 す。

[0056] この装置 Cは、既に説明した装置 Cの特性、すなわち逆バイアスの電圧印加時に

4 2

リーク電流の発生を抑制する特性を具備するとともに、上記した装置 Cの特性、すな

3

わち順バイアスの電圧印加時にオン電圧が一層低下するとヽぅ特性、高耐圧特性を備えている。 [0057] 本発明装置の第 4の実施態様 Cを図 6に示す。

5

この装置 Cは、上層 13Bと下層 13Aの間に、上層 13Bを構成する III V族窒化物

5

半導体のバンドギャップエネルギーよりも大きいバンドギャップエネルギーを有する m —V族窒化物半導体力も成る中間層 20が介挿されていることを除いては、装置 cと同様の構成をとる。

[0058] この装置 Cの場合、下層 13Aと中間層 20のバンドギャップエネルギーの差は装置

5

Cの場合よりも大きくなつている。

[0059] そのため、装置 Cに比べて、この中間層 20と下層 13Aの界面ではピエゾ効果はより効率的に発揮され、下層 13Aの表層部に発生する 2次元電子ガス 16は高濃度になる。

[0060] したがって、複合アノード電極 17に順バイアスの電圧を印加時におけるオン抵抗は一層低くなる。

[0061] 図 7は装置 Cにおいて、 III— V族窒化物半導体層 13に上記した中間層 20を介揷

2

した構造の装置 Cを示す。

6

[0062] この装置 Cは、装置 Cの特性に加えて、順バイアスの電圧印加時にオン抵抗が

6 2 一層低くなるとヽぅ特性も備えて、る。

[0063] 以上説明した装置において、 III V族窒化物半導体の層を構成する半導体材料としては、例えば、次式：

Al In Ga N As P (ただし、 0≤x≤ 1, 0≤v≤ 1, 0≤1≤ 1, 0≤k≤ 1であ x y 1 -x-y 1 -1-k 1 k

る）で示される材料が好適である。

[0064] この材料は、窒化物系の化合物半導体が本質的に備えている特性を有し、高温動作、高耐圧、高速動作を目標とする GaN系半導体装置の材料として好適である。

[0065] とくに、コンタクト層 15、装置 Cや装置 Cの層 19の材料としては、 n型不純物を高

3 4

濃度にドーピングした In Ga N (上式で x=0, 1=0, k=0の場合）が好適である。

l-y

[0066] この n型不純物をドーピングした In Ga Nをコンタクト層 15の材料として用いる場 i-y

合、この In Ga Nはバンドギャップエネルギーが小さいので、ここに力ソード電極 15 l-y

をォーミック接合すると抵抗が低下する。そして更に、 n型不純物のドーピング濃度を高めると、上記した抵抗を更に低くすることができる。 [0067] また、上層 13Bを上記した n型不純物をドーピングした In Ga Nで構成すると、第 l

1アノード電極 17Aとの間で形成されるショットキーバリアの高さを一層低くすることができるので、順バイアスの電圧印加時におけるオン電圧をより一層低下させることができる。そして、 n型不純物が 5 X 10¹⁷cm— ³以上ドーピングされていると、第 1アノード電極 17Aが作動したときに、装置内に電流が流れやすくなつて好適である。

[0068] また、上層 13Bと下層 13A力も成る III— V族窒化物半導体層 13において、下層 13 Aには Mg Zn Cの 1種または 2種以上の p型不純物をドーピングすることが好ましい

[0069] 下層 13Aの真性度が高くなり、複合アノード電極 17に逆バイアスの電圧印加を行つたときに、空乏層は下層 13Aに広がりやすくなり、下層 13Aの表層部に発生している 2次元電子ガス 16が消滅してリーク電流の発生を抑制する効果が高まるからである

[0070] また、装置 C C Cにおいて、複合アノード電極 17の配設箇所における上層 13

2 4 6

Bの厚みは、 10 以下に設定することが好ましい。複合アノード電極 17に逆バイァスの電圧印加を行ったときに、第 2アノード電極 17Bの直下で広がる空気層が下層 1 3Aに到達しやすくなり、もってリーク電流の発生を効率よく抑制することができるからである。

[0071] また、装置 C Cにおける中間層 20の厚みは 5nm以下に設定することが好ましい

3 4

。この中間層 20を構成する材料のバンドギャップエネルギーは非常に大きく電子に対する障壁として作用するので、この厚みが厚すぎると抵抗が増加するからである。

[0072] なお、この中間層 20の構成材料としては、まず A1Nをあげることができる。この材料は、前記した組成式の材料において、バンドギャップエネルギーが最も大きい材料である。

[0073] 中間層 20をこの材料で形成する場合は、 A1N層 20と上層 13Bとの界面における結晶性を高めるために、両層の間に、バンドギャップエネルギーの大きさが両材料の中間に位置する材料、例えば Al Ga Nカゝら成る層を介在させてもょまた、上層

1

13Bよりもバンドギャップエネルギーが大きいという条件を満たす限り、中間層 20の材料として Al Ga Nを使用することもできる。実施例

[0074] 実施例 1

MOCVD (Metal Organic Chemical Deposition)装置を用い、基板 11としてサフアイァ基板を用いて、図 1で示した GaN系半導体装置を次のようにして製造した。

[0075] サファイア基板 11を MOCVD装置に導入し、ターボポンプで装置内の真空度を 1

X 10— ⁶hPa以下になるまで真空引きしたのち、真空度を lOOhPaにしてサファイア基板 11を温度 11 oo°cに昇温 ·加熱した。

[0076] 温度が安定した時点で、基板 11を 900rpmで回転させ、装置内に、トリメチルガリウム（TMG)を流量 100cm³Zminで、アンモニアを流量 12LZminで 4分間導入し、基板 11の表面に GaN力も成る厚み 50nm程度のバッファ層 12を成膜した。

[0077] ついで、 TMGlOOcmVmin,アンモニア 12LZmin、 CC1 10cm³Zminを装置内に

4

導入して lOOOsecの結晶成長を行い、バッファ層 12の上に、 GaNから成る厚み 200 Onmの下層 13 Aを成膜した。

[0078] なお、 CC1は、結晶成長層（下層）の真性度を高めるためのドーパントである Cの原

4

料である。

[0079] つ!、で、トリメチルアルミニウム（TMA)を流量 50cm³Zmin、 TMGを流量 100cm³ Zmin、アンモニアを流量 12LZminで装置内に導入して 60secの結晶成長を行い、下層 13Aの上に i— Al Ga Nから成る厚み 30nmの上層 13Bを成膜した。

0.2 0.8

[0080] ついで、上層 13Bの全面に SiO膜を成膜し、力ソード電極 15を配設すべき箇所の

2

SiO膜を除去し、 C1ガスをエツチャントの主体とするエッチング装置を用いて上層 1

2 2

3Bをエッチングし、深さ 50nm程度の溝を刻設した。この深さは上層と下層のへテロ接合界面 13Cよりも 20nm程度下方であり、下層 13Aに発生する 2次元電子ガス 16 の位置よりも充分下方になつて、る。

[0081] つ!、で、再び MOCVD装置を用いて、流量 50cm³Zminのトリメチルイソジゥム（T MI)、流量 100cm³Zminの TMG、流量 12LZminのアンモニア、流量 10cm³Zmin の SiH (n型不純物用）を用い、成長温度 1050°Cで 5分間の結晶成長を行い、形成

4

された溝に、 n— In Ga N (キャリア濃度 1 X 10¹⁹cm³)を充填してコンタクト層 14を

0.2 0.8

形成した。 [0082] そして、通常の EB蒸着法とリフトオフ法により、上層 13Bの表面に、 TiZAl力成る幅（d) 10 μ mの第 1アノード電極 17Aと、幅 20 μ mの PtZAuから成る第 2アノード電極 17Bを成膜して複合アノード電極 17を配置した。

[0083] ついで、コンタクト層 14の上に TaSiに Auが積層された構造を有する力ソード電極 1 5を配置した。

最後に、プラズマ CVD法により、アノード電極および力ソード電極を除いた部位に厚さ 0. 3 μ mの SiNを積層し、次いで、厚さ 0. 5〜1 μ mの Si02を積層して、 SiNZ Si02の構造を有する絶縁保護膜 18を配設した。

[0084] この装置 Cにっき、リーク電流および耐圧を測定した。リーク電流は 100 μ Α、オン抵抗は 50m Ω程度、耐圧は 300V程度が得られた

[0085] 実施例 2

実施例 1の製造工程において、コンタクト層 14を形成したのち再び全面に SiO膜

2 を成膜し、その SiO膜のうち複合アノード電極を配設すべき箇所を除去して開口し、

2

塩素系、塩ィ匕物系またはメタン系のエッチングガスを用いたドライエッチング装置でエッチング処理を行なって、上層 13Bに、幅 10 /ζ πι、深さ 20nmの溝を形成した。

[0086] ついで、実施例 1の場合と同様にして、溝の中に複合アノード電極、力ソード電極、および絶縁保護膜を配置して、図 3で示した構造の装置 Cを製造した。

2

[0087] この装置 Cの、

2

リーク電流および耐圧を測定した。リーク電流は 1 A以下、オン抵抗は 50m Ω程度、耐圧は 500V程度が得られた。

[0088] 実施例 3

2 を成膜し、その SiO膜のうち、図 4で示した層 19を形成すべき箇所を除去して開口し

2

、塩素系、塩ィ匕物系またはメタン系のエッチングガスを用いたドライエッチング装置でエッチング処理を行なって、上層 13Bに幅 10 /ζ πι、深さ 20nmの溝を形成した。

[0089] つ!ヽで、再び MOCVD装置を用いて、流量 25cm³Zminの TMA、流量 50cm³Z minの TMG、流量 12LZminのアンモニアを用いた結晶成長を行な!/、、溝を Al Ga Nで充填した。 [0090] その後、実施例 1の場合と同様にして、複合アノード電極、力ソード電極、および絶縁保護膜を形成して、図 4で示した構造の装置 Cを製造した。

3

[0091] この装置 Cのリーク電流は 1 μ Α以下、オン抵抗は 40m Ω程度、耐圧は 500V程

3

度であった。

[0092] 実施例 4

実施例 1の製造工程において、下層 13Aを成膜したのち、ガス源を流量 50cm³Z minの TMAと流量 12LZminのアンモニアに切り換えて結晶成長を行ない、 A1Nから成る厚み 2nmの中間層 20を成膜した。

[0093] その後は、実施例 1の場合と同様にして、図 6で示した装置 Cを製造した。

5

この装置 Cのリーク電流は： A以下、オン抵抗は 30m Ω程度、耐圧は 500V程

5

度であった。

産業上の利用可能性

[0094] この GaN系半導体装置は、いずれもオン抵抗は 30m Ω程度と低ぐまた 100A程度の大電流動作も可能である。

[0095] また、逆バイアスの電圧印加時のリーク電流は、 1 μ Α以下と従来の GaN系半導体装置に比べて 3桁程度低、値になって、る。

[0096] そして、絶縁保護膜の働きで、第 2アノード電極の端部と力ソード電極の端部における電界集中が緩和されて、るので、高電圧を印加しても空中放電などは起こらず耐圧特性が非常に優れて！/ヽる。

[0097] したがって、この装置は、 DC— DCコンバータやインバータ等の電源用電子デバィスとして有用である。

Claims

請求の範囲

[1] 下記から成る GaN系半導体装置：

III V族窒化物半導体層；

を備えている。

[2] 請求項 1の GaN系半導体装置において、

バンドギャップエネルギーが異なる III— V族窒化物半導体力成るヘテロ接合構造が少なくとも 1つ含まれている III— V族窒化物半導体層；

を備えている。

[3] 請求項 2の GaN系半導体装置において、

前記へテロ接合構造は、第 1の III V族窒化物半導体から成る下層と、前記第 1の m— V族窒化物半導体よりもバンドギャップエネルギーが大きい第 2の in— V族窒化物半導体力成る上層とで形成されている。

[4] 請求項 1〜3のいずれかの GaN系半導体装置において、

前記第 1アノード電極は前記第 2アノード電極より狭幅であり、かつ、前記第 2ァノード電極で前記第 1アノード電極を被覆して成る複合アノード電極を有している。

[5] 請求項 1〜4の!、ずれかの GaN系半導体装置にお!、て、

力ソード電極は、前記第 2アノード電極から平面的に離隔して前記 III V族窒化物半導体層の表面に配設されており、

少なくとも、前記第 2アノード電極と前記力ソード電極の間に位置する前記 III V族窒化物半導体層の表面は、前記絶縁保護膜で被覆されて!ヽる。

[6] 請求項 5の GaN系半導体装置において、

前記第 2アノード電極の端部もしくは前記力ソード電極の端部の、ずれか一方または両方は、前記絶縁保護膜の端部と積層されている。

[7] 請求項 6の GaN系半導体装置において、前記第 2アノード電極の端部もしくは前記力ソード電極の端部のいずれか一方または両方は、前記絶縁保護膜の端部の上に積層されている。

[8] 請求項 1〜4の!、ずれかの GaN系半導体装置にお!、て、

前記第 1アノード電極および前記第 2アノード電極の配設箇所の前記 III V族窒化物半導体層の厚みは、非配設箇所の厚みよりも薄くなつている。

[9] 請求項 3の GaN系半導体装置において、

前記第 1アノード電極および前記第 2アノード電極の配設箇所の前記上層の厚みは、非配設箇所の厚みよりも薄くなつている。

[10] 請求項 3の GaN系半導体装置において、

前記第 1アノード電極と前記第 2の III V族窒化物半導体から成る上層との間に前記上層が示すバンドギャップエネルギーよりもバンドギャップエネルギーの小さい m

—V族窒化物半導体層が介挿されている。

[11] 請求項 3の GaN系半導体装置において、

前記へテロ接合構造を形成する前記上層と前記下層の間に、前記上層が示すバンドギャップエネルギーよりもバンドギャップエネルギーが大きい III V族窒化物半導体から成る中間層が介挿されてヽる。

[12] 請求項 3の GaN系半導体装置において、

力ソード電極が配設される前記 III V族窒化物半導体層は、少なくとも前記へテロ接合構造を形成する前記下層と接触している。

[13] 請求項 3の GaN系半導体装置において、

前記へテロ接合構造を形成する前記上層の半導体材料は、次式：

Al In Ga N As P

x y Ι-χ-y 1 e— k e k

(0≤x≤l, 0≤y≤l, 0≤1≤1, 0≤k≤l)

で示される組成を有する。

[14] 請求項 3の GaN系半導体装置において、

前記へテロ接合構造を形成する前記下層の半導体材料は、次式：

In Ga N (0≤y≤0. 5)

y l - y

で示される組成を有する。

[15] 請求項 13の GaN系半導体装置において、

前記へテロ接合構造を形成する前記上層における n型不純物のドーピング濃度は 5 X 10¹⁷cm_³以上である。

[16] 請求項 13の GaN系半導体装置において、

前記へテロ接合構造を形成する前記上層の厚みは 10 以下である。

[17] 請求項 11の GaN系半導体装置において、

前記中間層の厚みは 5nm以下である。

[18] 請求項 14の GaN系半導体装置において、

前記へテロ接合構造を形成する前記下層には、 Mg Zn Cの 1種または 2種以上の p型不純物がドープされて、る。