CN102034860B - Iii族氮化物半导体器件及其制造方法以及功率转换器 - Google Patents

Iii族氮化物半导体器件及其制造方法以及功率转换器 Download PDF

Info

Publication number
CN102034860B
CN102034860B CN 201010291598 CN201010291598A CN102034860B CN 102034860 B CN102034860 B CN 102034860B CN 201010291598 CN201010291598 CN 201010291598 CN 201010291598 A CN201010291598 A CN 201010291598A CN 102034860 B CN102034860 B CN 102034860B
Authority
CN
China
Prior art keywords
carrier transport
layer
transport layer
charge carrier
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010291598
Other languages
English (en)
Other versions
CN102034860A (zh
Inventor
冈彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Publication of CN102034860A publication Critical patent/CN102034860A/zh
Application granted granted Critical
Publication of CN102034860B publication Critical patent/CN102034860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了一种表现出常关断特性和低接通状态电阻的半导体器件及其制造方法，该半导体器件包括：第一载流子输运层；由未掺杂的GaN形成并且被提供在第一载流子输运层的两个分离的区域上的两个分离的第二载流子输运层；以及由AlGaN形成并且分别提供在所述两个分离的第二载流子输运层上的载流子供给层。第二载流子输运层和载流子供给层分别通过晶体生长而形成在第一载流子输运层上。第二载流子输运层与载流子供给层之间的异质结界面表现出高平坦度，并且在异质结界面附近几乎不引入生长相关杂质。因此，防止了2DEG的迁移率的降低并且减小了接通状态电阻。

Description

III族氮化物半导体器件及其制造方法以及功率转换器
技术领域
本发明涉及一种III族氮化物半导体器件，并涉及一种用于制造该器件的方法。更具体地说，本发明涉及一种具有减小的接通状态电阻的半导体器件(例如，二极管或HEMT(高电子迁移率晶体管)，HEMT也被称作HFET(异质结构场效应晶体管)，在本说明书中使用术语HEMT)和一种用于制造该器件的方法。本发明还涉及一种包括这种III族氮化物半导体器件的功率转换器。
背景技术
III族氮化物半导体已被广泛用作发光器件的材料。III族氮化物半导体还被设想作为功率器件的材料，因为它们表现出高电子迁移率并具有大约10倍于Si的击穿场强。迄今开发出的功率器件包括这样的HEMT(高电子迁移率晶体管)：其中在异质结界面处形成的二维电子气(2DEG)层充当沟道。当GaN HEMT被制造成与传统HEMT(例如，GaAs HEMT)具有相同的结构时，GaN HEMT表现出常接通特性；即，在无电压施加于栅电极的情况下，HEMT处于接通状态。然而，表现出常接通特性的HEMT带来安全问题。因此，已提出了多种HEMT结构来实现常关断特性(即，在无电压施加于栅电极的情况下，在源电极与漏电极之间无电流流动)。
例如，日本专利申请特许公开号2008-147593公开了一种实现了常关断特性的HEMT；具体地说，公开了一种具有MIS结构的HEMT，在该结构中，载流子供给层不直接在栅电极下方形成。该结构实现了常关断特性，因为2DEG层不形成在直接在栅电极下方的区域中。为了实现该结构，日本专利申请特许公开号2008-147593公开了一种通过用干蚀刻去除载流子供给层的一部分来暴露载流子输运层的表面的方法。
日本专利申请特许公开号2009-99691公开了一种用于制造HEMT的方法，其中，第一载流子供给层形成在载流子输运层上；掩模形成在第一载流子供给层的特定区域上；两个第二载流子供给层通过选择性再生长而形成在第一载流子供给层的未被掩蔽的区域上，使得所述第二载流子供给层彼此分离；源电极形成在所述第二载流子供给层之一上；漏电极形成在另一个第二载流子供给层上；并且栅电极形成在掩模上。
然而，当通过日本专利申请特许公开号2009-99691中公开的、利用了选择性再生长的方法来制造日本专利申请特许公开号2008-147593中公开的结构时，产生了这样的问题：例如，当载流子供给层在载流子输运层上生长时，杂质等被引入载流子输运层与载流子供给层之间的界面处，且这些层之间的界面的平坦度降级，这导致在载流子输运层与载流子供给层之间的异质结界面处生成的2DEG的迁移率的降低以及接通状态电阻的增大。
发明内容
鉴于上述内容，本发明的一个目的是提供一种具有减小的接通状态电阻的III族氮化物半导体器件。本发明的另一个目的是提供一种用于制造该半导体器件的方法。本发明的再一个目的是提供一种包括该半导体器件的功率转换器。
在本发明的第一方面中，提供了一种半导体器件，包括：
第一载流子输运层，其由III族氮化物半导体形成；
第二载流子输运层，其通过III族氮化物半导体的选择性再生长而形成，并且被提供在第一载流子输运层的一区域上；以及
载流子供给层，其通过具有比第二载流子输运层的III族氮化物半导体的带隙能量大的带隙能量(下文中可简单地称作“带隙”)的IH族氮化物半导体的选择性生长而形成，载流子供给层被提供在第二载流子输运层上。
这里使用的“III族氮化物半导体”包含由公式AlxGayInzN(x+y+z＝1，0≤x，y，z≤1)表示的半导体；这种半导体中Al、Ga或In的一部分由另一种13族元素(3B族元素)(即B或Tl)替代，或者N的一部分由另一种15族元素(5B族元素)(即P、As、Sb或Bi)替代。III族氮化物半导体的具体例子包括至少包含Ga的III族氮化物半导体，如GaN、InGaN、AlGaN和AlGaInN。通常，采用Si作为n型杂质，并采用Mg作为p型杂质。
第一载流子输运层、第二载流子输运层和载流子供给层中的每一个可由单个层或多个层形成。通常，第一载流子输运层和第二载流子输运层由相同的III族氮化物半导体(例如GaN)形成。然而，这些层不必需由相同的III族氮化物半导体形成。
优选地，为了防止2DEG的迁移率降低，第二载流子输运层由未掺杂的GaN形成。当第二载流子输运层由多个层形成时，优选地，与载流子供给层接触的至少一层(该多个层中的至少一层)由未掺杂的GaN形成。
载流子供给层可由具有比第二载流子输运层的III族氮化物半导体的带隙大的带隙的任何III族氮化物半导体形成。载流子供给层可以是未掺杂的层，或者可以掺入n型杂质。载流子供给层上可具有盖层。
可以在第二载流子输运层上进一步提供由III族氮化物半导体形成的单个层或多个层。例如，可以在载流子供给层上提供一个或多个层对，每个层对包括通过III族氮化物半导体的选择性生长而形成的下层以及通过具有比下层的III族氮化物半导体的带隙大的带隙的III族氮化物半导体的选择性生长而形成的上层，并且其中与载流子供给层接触的下层具有比载流子供给层的III族氮化物半导体的带隙大的带隙。当在载流子供给层上提供多个层对时，层对中较小带隙的层可由不同的III族氮化物半导体形成，并且层对中较大带隙的层可由不同的III族氮化物半导体形成。
本发明可应用于这样的半导体器件：其中2DEG层形成在第二载流子输运层与载流子供给层之间的异质结界面附近、第二载流子输运层那一侧，并且2DEG层充当沟道。例如，本发明可应用于HEMT、HBT(异质结双极晶体管)和二极管。
本发明的第二方面涉及根据第一方面的半导体器件的具体实施例，其中包括第二载流子输运层和载流子供给层的层叠结构形成在第一载流子输运层的表面的两个分离的区域上，并且其中该半导体器件进一步包括：第一电极，第一电极被提供在所述两个分离的区域之一的载流子供给层上并且与同一区域的第二载流子输运层电气连接；第二电极，第二电极被提供在另一区域的载流子供给层上并且与同一区域的第二载流子输运层电气连接；绝缘膜，绝缘膜被提供在第一载流子输运层的夹在所述两个分离的区域之间的区域上，并且还被提供在所述两个分离的层叠结构的相互面对的侧端面上；以及控制电极，控制电极形成在绝缘膜上。
第一电极或第二电极可以直接提供在对应的载流子供给层上，或者可以借助III族氮化物半导体层(例如盖层)提供在载流子供给层上。
本发明的第三方面涉及根据第二方面的半导体器件的具体实施例，其中绝缘膜还被提供在载流子供给层的上表面上，并且控制电极经由绝缘膜延伸到载流子供给层上。
本发明的第四方面涉及根据第二或第三方面的半导体器件的具体实施例，其中绝缘膜的一部分或全部由多个层形成。
本发明的第五方面涉及根据第二到第四方面中的任何方面的半导体器件的具体实施例，其中提供在第一载流子输运层上的绝缘膜的一部分表现出与提供在载流子供给层上的绝缘膜的一部分的特性不同的特性。
这里使用的“不同的特性”指的是绝缘膜的多个部分表现出不同物理特性的情形；例如，该多个部分由不同的材料形成、该多个部分由具有不同成分的类似材料形成或者该多个部分表现出不同的结晶度或晶体结构的情形。
本发明的第六方面涉及根据第二到第五方面中的任何方面的半导体器件的具体实施例，其中绝缘膜具有比第二载流子输运层的厚度小的厚度。
本发明的第七方面涉及根据第二到第六方面中的任何方面的半导体器件的具体实施例，其中第一电极和第二电极中的每一个与对应的第二载流子输运层欧姆接触。
本发明的第八方面涉及根据第二到第七方面中的任何方面的半导体器件的具体实施例，其中第一电极和第二电极中的一个与控制电极电气连接。
本发明的第九方面涉及根据第一到第八方面中的任何方面的半导体器件的具体实施例，其中该半导体器件进一步包括用于防止载流子在远离第二载流子输运层的区域中的输运的层(下文中，该层可称作“载流子输运防止层”)，并且第一载流子输运层被提供在载流子输运防止层上。
本发明的第十方面涉及根据第九方面的半导体器件的具体实施例，其中载流子输运防止层由具有与第一载流子输运层的III族氮化物半导体的导电类型不同的导电类型的III族氮化物半导体形成。
本发明的第十一方面涉及根据第九或第十方面的半导体器件的具体实施例，其中载流子输运防止层由具有比第一载流子输运层的III族氮化物半导体的带隙大的带隙的III族氮化物半导体形成。
本发明的第十二方面涉及根据第九或第十方面的半导体器件的具体实施例，其中载流子输运防止层被提供在由具有比载流子输运防止层的III族氮化物半导体的带隙大的带隙的III族氮化物半导体形成的层上。
本发明的第十三方面涉及根据第一到第十二方面中的任何方面的半导体器件的具体实施例，其中载流子供给层由多个层形成。
本发明的第十四方面涉及根据第一到第十三方面中的任何方面的半导体器件的具体实施例，其中该半导体器件在载流子供给层上进一步包括一个或多个层对，每个层对包括通过III族氮化物半导体的选择性生长而形成的下层以及通过具有比下层的III族氮化物半导体的带隙大的带隙的III族氮化物半导体的选择性生长而形成的上层，并且其中与载流子供给层接触的下层具有比载流子供给层的III族氮化物半导体的带隙大的带隙。
本发明的第十五方面涉及根据第一到第十四方面中的任何方面的半导体器件的具体实施例，其中第二载流子输运层和载流子供给层的侧端面倾斜成使得第二载流子输运层和载流子供给层的平行于该器件的主表面的水平截面的面积随着该截面与第一载流子输运层之间的距离的增大而减小。
在本发明的第十六方面中，提供了一种功率转换器，其包括第一到第十五方面中记载的半导体器件中的至少一个。
在本发明的第十七方面中，提供了一种用于制造半导体器件的方法，包括：
由III族氮化物半导体形成第一载流子输运层；
在第一载流子输运层的一区域上形成掩模；
在第一载流子输运层的未被掩蔽的区域上用III族氮化物半导体选择性再生长第二载流子输运层；以及
在第二载流子输运层上用具有与第二载流子输运层的III族氮化物半导体的带隙不同的带隙的III族氮化物半导体选择性生长载流子供给层。
本发明的第十八方面涉及根据第十七方面的用于制造该半导体器件的方法的具体实施例，其中在第一载流子输运层的表面的两个分离的区域上形成包括第二载流子输运层和载流子供给层的层叠结构，所述两个分离的区域由掩模分离；并且
其中该方法进一步包括：
去除掩模；
形成绝缘膜，绝缘膜被提供在第一载流子输运层的夹在所述两个分离的区域之间的区域上，并且还被提供在所述两个分离的层叠结构的相互面对的侧端面上；以及
在绝缘膜上形成控制电极。
本发明的第十九方面涉及根据第十八方面的用于制造该半导体器件的方法的具体实施例，包括：
还在载流子供给层的上表面上形成绝缘膜，以及
形成经由绝缘膜延伸到载流子供给层上的控制电极。
本发明的第二十方面涉及根据第十八方面的用于制造该半导体器件的方法的具体实施例，进一步包括：
在所述两个分离的区域之一的载流子供给层上形成第一电极以与同一区域的第二载流子输运层电气连接；
在另一区域的载流子供给层上形成第二电极以与同一区域的第二载流子输运层电气连接。
在根据第一方面的半导体器件中，2DEG层形成在第二载流子输运层与载流子供给层之间的异质结界面附近、第二载流子输运层那一侧，并且2DEG层充当沟道。由于在第一载流子输运层上选择性再生长第二载流子输运层，选择性再生长相关杂质被引入第一载流子输运层与第二载流子输运层之间的异质结界面处。然而，第二载流子输运层的一部分中所含的杂质的量随着该部分与第一载流子输运层之间的距离的增大而减小。因此，在第二载流子输运层与载流子供给层之间的异质结界面处几乎观察不到选择性再生长相关杂质。由于在第二载流子输运层的选择性再生长之后继而在第二载流子输运层上生长载流子供给层，第二载流子输运层与载流子供给层之间的异质结界面的平坦度高于直接在第一载流子输运层上选择性再生长载流子供给层的情形下的第一载流子输运层与载流子供给层之间的异质结界面的平坦度。因此，根据本发明的半导体器件，可以防止与选择性再生长相关的平坦度的降级以及因与选择性再生长相关的被引入的杂质而导致的2DEG迁移率的降低，并且可以减小接通状态电阻。
如在第二方面中所述，本发明可应用于其中借助于控制电极控制第一和第二电极之间的导电的半导体器件(例如HEMT)，并且实现了表现出低接通状态电阻的半导体器件。
如在第三方面中所述，当还在载流子供给层上借助绝缘膜形成控制电极时，在绝缘膜与第二载流子输运层和载流子供给层的侧端面之间的界面处可积累较大量的电子，并且可进一步提高在控制电极下方生成的2DEG的浓度，导致接通状态电阻进一步减小。
如在第四方面中所述，绝缘膜的一部分或全部可由多个层形成。如在第五方面中所述，绝缘膜的提供在第一载流子输运层上的部分可表现出与绝缘膜的提供在载流子供给层上的部分不同的特性。
根据第六方面，在绝缘膜与第二载流子输运层和载流子供给层的侧端面之间的界面处可积累较大量的电子，并且可进一步减小接通状态电阻。
根据第七方面，可进一步减小根据第二方面的半导体器件的接通状态电阻。
如在第八部分中所述，本发明可应用于具有在第二方面的半导体器件的第一和第二电极中的任一个与控制电极之间形成短路的构造的二极管，并且实现了表现出低接通状态电压和高击穿电压的二极管。
如在第九到第十二方面中所述，当提供载流子输运防止层时，可以防止电子在远离第二载流子输运层与载流子供给层之间的异质结界面的区域中流动，并且可以减小关断状态漏电流。
如在第十三方面中所述，载流子供给层可由多个层形成。
根据第十四方面，可形成多个2DEG层，其实现了表现出较低接通状态电阻的半导体器件。
根据第十五方面，缓解了电场聚集(electric field crowding)，并因此可以提高击穿电压。
如在第十六方面中所述，当本发明的半导体器件被应用于功率转换器时，功率转换器可获得低损耗和高性能。
根据第十七方面，当第二载流子输运层在第一载流子输运层上选择性再生长时被引入的杂质的量随着第二载流子输运层生长的进行而减少。因此，在第二载流子输运层与载流子供给层之间的异质结界面处几乎不引入杂质。此外，第二载流子输运层的形成提高了第二载流子输运层与载流子供给层之间的异质结界面的平坦度。由此，可制造表现出低接通状态电阻的半导体器件。
附图说明
参考结合附图考虑的对优选实施例的以下详细描述，将容易理解本发明的多种其它目的、特征以及许多伴随的优点，在附图中：
图1示出了根据实施例1的HEMT 100的构造；
图2A到2D是示出了用于制造根据实施例1的HEMT 100的过程的略图；
图3示出了根据实施例2的HEMT 200的构造；
图4示出了根据实施例3的HEMT 300的构造；
图5示出了根据实施例4的HEMT 400的构造；
图6示出了根据实施例5的HEMT 500的构造；
图7示出了根据实施例6的HEMT 600的构造；
图8示出了根据实施例7的HEMT 700的构造；
图9示出了根据实施例8的二极管800的构造；
图10示出了根据实施例9的功率因数提高电路900的构造。
具体实施方式
下面将参考附图描述本发明的具体实施例。然而，本发明并不局限于这些实施例。
实施例1
图1示出了根据实施例1的HEMT 100的构造。
HEMT 100包括：Si衬底101；提供在衬底101上的AlN缓冲层102；以及由未掺杂的GaN形成并且被提供在AlN缓冲层102上的第一载流子输运层103。
由未掺杂的GaN形成的两个分离的第二载流子输运层104被提供在第一载流子输运层103的两个分离的区域上。由Al0.25Ga0.75N形成的载流子供给层105分别提供在两个分离的第二载流子输运层104上。第二载流子输运层104与载流子供给层105之间形成异质结。该异质结形成电子传导的沟道。第二载流子输运层104和载流子供给层105分别通过选择性晶体再生长而形成。
源电极106形成在两个分离的载流子供给层105之一上，漏电极107形成在另一个载流子供给层105上。源电极106和漏电极107中的每一个都由Ti/Al形成(Ti和Al被依次提供在载流子供给层上)。
SiO2绝缘膜108被提供在第一载流子输运层103的、位于每个都包括第二载流子输运层104和载流子供给层105的两个分离的层叠结构之间并且其上未提供第二载流子输运层104的区域上。绝缘膜108还被提供在每个都包括第二载流子输运层104和载流子供给层105的所述两个层叠结构的两个相互面对的侧端面111上，并且还被提供在载流子供给层105上。
栅电极109借助绝缘膜108提供在第一载流子输运层103的其上未提供第二载流子输运层104的区域上以及两个侧端面111上。栅电极109由Ni/Au形成(Ni和Au被依次提供在绝缘膜108上)。栅电极109还借助绝缘膜108提供在侧端面111附近的载流子供给层105上，使得栅电极109分别从侧端面111朝着源电极106和漏电极107延伸0.5μm。当栅电极109被提供为以这种方式延伸时，在正电压被施加于栅电极109的情形下，可以在侧端面111附近的沟道中积累较大量的电子，并且可以在位于这样延伸的栅电极109下方的沟道的区域中进一步提高2DEG的浓度。因此，可以进一步减小接通状态电阻。
第一载流子输运层103具有2μm的厚度；第二载流子输运层104具有100nm的厚度；载流子供给层105具有25nm的厚度；绝缘膜108具有40nm的厚度。源电极106与栅电极109之间的距离是1.5μm，栅电极109与漏电极107之间的距离是6.5μm；即，HEMT 100具有这样的非对称结构：其中邻近源电极106而提供栅电极109。因此，源电极106要比漏电极107更靠近栅电极109，以便提高击穿电压。
代替Si，衬底101也可由传统上用在III族氮化物半导体生长衬底中的任何已知材料(例如蓝宝石、SiC、ZnO、尖晶石或GaN)形成。
代替AlN，缓冲层102也可由GaN形成，或者缓冲层102可由多个层(例如AlN/GaN)形成。第一载流子输运层103可由任何III族氮化物半导体形成，但例如从结晶度的观点来看，优选地由GaN形成。第一载流子输运层103可掺入n型杂质，或者可由多个层形成。第一载流子输运层103可直接形成在衬底101上而无须形成缓冲层102。
第二载流子输运层104由GaN形成，载流子供给层105由AlGaN形成。然而，第二载流子输运层104和载流子供给层105中的每一个可由任何III族氮化物半导体形成，只要载流子供给层105的III族氮化物半导体的带隙大于第二载流子输运层104的III族氮化物半导体的带隙。例如，第二载流子输运层104可由InGaN形成，载流子供给层105可由GaN或AlGaN形成。载流子供给层105可掺入诸如Si(即n型)的杂质。载流子供给层105上可具有盖层。第二载流子输运层104和第一载流子输运层103可由相同的III族氮化物半导体材料或不同的III族氮化物半导体材料形成。
借助于形成在第二载流子输运层104与载流子供给层105之间的异质结，2DEG层即沟道(图1中用虚线示出的部分)形成在第二载流子输运层104与载流子供给层105之间的异质结界面110附近、第二载流子输运层104那一侧。第二载流子输运层104和载流子供给层105由被栅电极109分离的部分104a、105a和部分104b、105b形成。因此，2DEG层即沟道形成在分离的两个区域(即，其中在载流子供给层105上形成有源电极106的区域(源-栅区)以及其中在载流子供给层105上形成有漏电极107的区域(栅-漏区))中。
源电极106和漏电极107中的每一个借助隧道效应经由载流子供给层105与第二载流子输运层104欧姆接触。代替Ti/Ai，源电极106和漏电极107中的每一个也可由例如Ti/Au形成。每个电极可由用于提供肖特基接触的材料形成，但这样的材料从减小接通状态电阻的观点来看并非是优选的。为了获得良好的欧姆接触，可以在载流子供给层105或第二载流子输运层104的直接在源电极106或漏电极107下方的区域掺入高浓度的Si，或者可以减小直接在源电极106或漏电极107下方的载流子供给层105的厚度。
绝缘膜108充当栅绝缘膜和保护膜两者。代替SiO2，绝缘膜108可由SiNx、Al2O3、HfO2、ZrO2、AlN或类似材料形成。虽然绝缘膜108由单个层形成，但绝缘膜108的一部分或全部也可由多个层形成。例如，当绝缘膜108包括两层时，该膜由例如SiO2/ZrO2(其指的是在第一载流子输运层103上依次提供SiO2和ZrO2的情形，以下类同)、SiO2/Al2O3、SiO2/HfO2、SiN/SiO2或Al2O3/ZrO2形成。当绝缘膜108包括三层时，该膜由例如SiN/SiO2/ZrO2或SiO2/Al2O3/HfO2形成。
代替Ni/Au，栅电极109也可由例如Ti/Al、W或有机硅聚合物形成。
在HEMT 100中，当不向栅电极109施加偏置电压时，在源-栅区和栅-漏电极区中分离的2DEG层不电气连接。因此，电流不在源电极与漏电极之间流动(即关断状态)。由此，HEMT 100表现出常关断特性。另一方面，当向栅电极109施加等于或高于阈值电压的偏置电压时，电子积累在经由绝缘膜108与栅电极109接触的区域中；具体地说，积累在第一载流子输运层103的其上未提供第二载流子输运层104的表面(即，绝缘膜108与第一载流子输运层103接触的区域)附近以及第二载流子输运层104和载流子供给层105的相互面对的侧端面111附近。借助于这样积累的电子，位于源-栅区中的2DEG层与位于栅-漏区中的2DEG层电气连接。结果，电流在源电极与漏电极之间流动(即接通状态)。
在HEMT 100中，由于在第一载流子输运层103上通过使用掩模113选择性再生长第二载流子输运层104(图2B)，杂质被引入第一载流子输运层103与第二载流子输运层104之间的界面处。
亦即，从例如MOCVD生长室中取出其上生长有从缓冲层102到第一载流子输运层103的各层的衬底，并在例如等离子体处理室中在第一载流子输运层103上沉积用于选择性再生长的掩模113。在具有掩模113的衬底返回到MOCVD生长室中之后，在第一载流子输运层103的未形成掩模113的区域上选择性再生长第二载流子输运层104。在用于沉积掩模113的等离子体过程中以及在MOCVD生长室与等离子体处理室之间输送衬底的过程中，第一载流子输运层103的表面被杂质污染。在下文中，在再生长之前的过程中污染第一载流子输运层103表面的杂质被称作再生长相关杂质。
然而，即使在再生长之前的过程中第一载流子输运层103的表面被杂质污染，第二载流子输运层104中所含的再生长相关杂质的量也随着距第一载流子输运层103与第二载流子输运层104之间的界面的距离的增大而减小。因此，在第二载流子输运层104与载流子供给层105之间的异质结界面110处几乎观察不到再生长相关杂质。由于在第二载流子输运层104的再生长之后继而在第二载流子输运层104上生长载流子供给层105，第二载流子输运层104与载流子供给层105之间的异质结界面110的平坦度高于直接在第一载流子输运层103上生长载流子供给层105的情形下的第一载流子输运层103与载流子供给层105之间的异质结界面的平坦度。因此，在第二载流子输运层104与载流子供给层105之间的异质结界面110附近、第二载流子输运层104那一侧生成的2DEG的迁移率没有降低。因此，根据实施例1的HEMT 100表现出常关断特性和低接通状态电阻。
从充分减少第二载流子输运层104与载流子供给层105之间的异质结界面处的再生长相关杂质的量以及提高该界面的平坦度的观点来看，第二载流子输运层104的厚度优选为50nm或更大。
在HEMT 100中，绝缘膜108的厚度被调整为小于第二载流子输运层104的厚度，使得形成在第一载流子输运层103上的绝缘膜108的上表面108a的高度低于第二载流子输运层104与载流子供给层105之间的异质结界面110的高度，即，上表面108a比异质结界面110更靠近第一载流子输运层103。对于该结构，当向栅电极109施加正电压时，在两个侧端面111附近可积累较大量的电子。结果，可进一步减小接通状态电阻。
下面参考图2描述一种用于制造HEMT 100的方法。
首先，在MOCVD生长室中通过MOCVD在Si衬底101上形成AlN缓冲层102。然后，通过MOCVD在缓冲层102上由未掺杂的GaN形成第一载流子输运层103(图2A)。采用氢和氮作为载流子气体；采用氨作为氮源；采用TMG(三甲基镓)作为Ga源；采用TMA(三甲基铝)作为Al源。
随后，在从MOCVD生长室中取出具有层102和层103的Si衬底101之后，在等离子体CVD室中通过CVD在第一载流子输运层103的特定区域上形成SiO2掩模113，并且不在由掩模113分离的两个区域上形成掩模113，从而暴露第一载流子输运层103的表面(图2B)。不对掩模113的材料施加特别的限制，只要该材料抑制III族氮化物半导体的生长。代替SiO2膜，掩模113也可由例如Si3N4、Al2O3、HfO2或ZrO2绝缘膜形成。
随后，具有层102、层103和掩模113的Si衬底101返回到MOCVD生长室中。在掩模形成过程中以及在MOCVD生长室与等离子体处理室之间输送衬底的过程中，第一载流子输运层103的表面被杂质污染。在MOCVD生长室中通过MOCVD在第一载流子输运层103上再生长由未掺杂的GaN制成的第二载流子输运层104。由于因晶体生长被抑制而不在掩模113上生长GaN，仅在由掩模113分离的两个区域上选择性再生长第二载流子输运层104(图2C)。由于如上所述第一载流子输运层103和第二载流子输运层104的生长不是连续的、而是在不同于MOCVD生长室的室中形成掩模113之后才再生长第二载流子输运层104，所以第一载流子输运层103与第二载流子输运层104之间的界面的平坦度降级，并且杂质被引入该界面处。然而，随着第二载流子输运层104的生长的进行，层104的生长表面的平坦度提高，并且生长表面上的生长相关杂质的密度减小。
在第二载流子输运层104已生长为具有特定厚度之后，继而通过MOCVD在其上生长Al0.25Ga0.75N载流子供给层105。在该生长过程中，掩模113上的晶体生长同样被抑制。因此，仅在两个第二载流子输运层104上生长载流子供给层105。当载流子供给层105的生长开始时，其上生长载流子供给层105的第二载流子输运层104的表面的平坦度已经得到提高，并且该表面上的杂质的密度已经基本上减小到零。因此，第二载流子输运层104与载流子供给层105之间的异质结界面的平坦度是高的，并且在该界面附近几乎观察不到生长相关杂质。在载流子供给层105已生长为具有特定厚度之后，去除掩模113(图2D)。
随后，在第一载流子输运层103的其上未提供第二载流子输运层104的区域上、在每个都包括第二载流子输运层104和载流子供给层105的两个分离的层叠结构的两个相互面对的侧端面111上、以及在载流子供给层105上形成SiO2绝缘膜108。绝缘膜108充当用于通常用途的载流子供给层105的保护膜以及栅绝缘膜两者，以由此减少制造过程的数目。绝缘膜108通过例如CVD、溅射或ALD而形成。随后，去除绝缘膜108以便暴露载流子供给层105的其上形成有源电极106和漏电极107的区域，并且通过汽相沉积和升离(lift-off)过程在载流子供给层105的这样暴露的区域上形成源电极106和漏电极107。通过汽相沉积和升离过程在绝缘膜108的一部分上形成栅电极109，该部分包括：第一载流子输运层103的其上未提供第二载流子输运层104的区域上方的区；两个侧端面111的两个前区；以及侧端面111附近的载流子供给层105上方的区。由此制造了图1中所示的HEMT 100。
在通过该制造方法制造的HEMT 100中，第二载流子输运层104与载流子供给层105之间的异质结界面的平坦度得以提高，并且在该界面附近几乎观察不到生长相关杂质。因此，HEMT 100表现出常关断特性和低接通状态电阻。
在HEMT 100的上述制造方法中，在载流子供给层105形成之后去除用于晶体生长的掩模113。然而，可以将掩模113留下并用作栅绝缘膜。
实施例2
图3示出了根据实施例2的HEMT 200的构造。除了分别用第二载流子输运层204、载流子供给层205、绝缘膜208和栅电极209代替第二载流子输运层104、载流子供给层105、绝缘膜108和栅电极109以外，HEMT 200与根据实施例1的HEMT 100具有相同的构造。第二载流子输运层204和载流子供给层205与第二载流子输运层104和载流子供给层105的不同之处仅在于每个都包括第二载流子输运层204和载流子供给层205的两个分离的层叠结构的两个相互面对的侧端面220是倾斜的。与第二载流子输运层104和载流子供给层105的情形类似，第二载流子输运层204和载流子供给层205分别通过选择性再生长和选择性生长而形成。侧端面220倾斜成使得第二载流子输运层204和载流子供给层205的平行于该器件的主表面(即，平行于衬底101的主表面)的水平截面的面积随着该截面与第一载流子输运层103之间的距离的增大而减小。除了绝缘膜208和栅电极209形成在倾斜的侧端面220上以外，绝缘膜208和栅电极209分别与绝缘膜108和栅电极109相同。
倾斜的侧端面220可通过在特定生长条件下生长第二载流子输运层204和载流子供给层205来形成。在这样的特定生长条件下，第二载流子输运层204和载流子供给层205可以在与该器件的主表面(即，III族氮化物半导体的c平面)垂直的方向上生长并保持刻面(例如，(10-11)平面)相对于侧壁处的c平面倾斜。这样倾斜的刻面充当侧端面220。
因此，当第二载流子输运层204和载流子供给层205的侧端面220倾斜时，在经由绝缘膜208与栅电极209接触的第一载流子输运层103的表面附近以及在侧端面220附近，电场聚集得以缓解。因此，HEMT 200表现出比HEMT 100的击穿电压高的击穿电压。
实施例3
图4示出了根据实施例3的HEMT 300的构造。除了如下所述用载流子供给层305代替载流子供给层105以外，HEMT 300与根据实施例1的HEMT 100具有相同的构造。载流子供给层305具有包括由未掺杂的GaN形成的第一载流子供给层305a、由未掺杂的AlGaN形成的第二载流子供给层305b以及由未掺杂的AlN形成的第三载流子供给层305c的三层结构，这些层依次堆叠在第二载流子输运层104上。分别与实施例1中的第二载流子输运层104和载流子供给层105的情形类似，第二载流子输运层104选择性再生长在第一载流子输运层103上，载流子供给层305选择性生长在第二载流子输运层104上。
在HEMT 300中，第二载流子输运层104和具有三层结构的载流子供给层305以类似于上面描述的方式、分别通过选择性再生长和选择性生长而形成在第一载流子输运层103上。因此，在HEMT 300中，2DEG迁移率的降低得到抑制，并且接通状态电阻得以减小。
载流子供给层305可具有其它多层结构。例如，载流子供给层305可具有包括两层、三层或四层或更多层的层叠结构，如GaN/AlGaN(其指的是在第一载流子输运层103上依次提供GaN和AlGaN的层叠结构，以下类同)、InGaN/AlGaN、InGaN/AlGaN/AlN或InGaN/GaN/AlGaN/AlN。可替选地，载流子供给层305可具有包括掺入不同浓度n型杂质的多个层的结构，如n--AlGaN/n-AlGaN。
实施例4
图5示出了根据实施例4的HEMT 400的构造。除了用每个都包括第二载流子输运层404和载流子供给层405的三个层对代替第二载流子输运层104和载流子供给层105以外，HEMT 400与根据实施例1的HEMT100具有相同的构造；具体地说，第二载流子输运层404a、载流子供给层405a、第二载流子输运层404b、载流子供给层405b、第二载流子输运层404c和载流子供给层405c依次堆叠在第一载流子输运层103上。与HEMT 100的第二载流子输运层104和载流子供给层105的情形类似，第二载流子输运层404和载流子供给层405的三个层对通过选择性再生长和选择性生长而形成在第一载流子输运层103上。
2DEG层分别形成于：第二载流子输运层404a与载流子供给层405a之间的异质结界面440a处、第二载流子输运层404a那一侧；第二载流子输运层404b与载流子供给层405b之间的异质结界面440b处、第二载流子输运层404b那一侧；以及第二载流子输运层404c与载流子供给层405c之间的异质结界面440c处、第二载流子输运层404c那一侧。由于第二载流子输运层404a通过选择性再生长而形成在第一载流子输运层103上，其它第二载流子输运层404b、404c以及载流子供给层405a、405b和405c分别通过选择性生长而形成在第二载流子输运层404a、404b和404c上，异质结界面440a、440b和440c表现出高平坦度，并且在异质结界面440a、440b和440c附近的区域处几乎不引入生长相关杂质。因此，在异质结界面440a、440b和440c附近生成的2DEG的迁移率的降低得到抑制，并且接通状态电阻得以减小。
如上所述，根据实施例4的HEMT 400具有包括三个2DEG层的结构，其中2DEG迁移率的降低得到抑制。因此，HEMT 400表现出进一步减小的接通状态电阻。
在实施例4中，第二载流子输运层404a、404b和404c具有相同的成分，并且载流子供给层405a、405b和405c具有相同的成分。然而，第二载流子输运层404a、404b和404c可具有不同的成分，并且载流子供给层405a、405b和405c可具有不同的成分，只要异质结界面形成在第二载流子输运层404a与载流子供给层405a之间、形成在第二载流子输运层404b与载流子供给层405b之间、形成在第二载流子输运层404c与载流子供给层405c之间，并且2DEG层形成在每个异质结界面的附近。
实施例5
图6示出了根据实施例5的HEMT 500的构造。除了下面描述的修改，HEMT 500与根据实施例1的HEMT 100具有相同的构造。在HEMT500中，具有比SiO2绝缘膜108的介电常数高的特定介电常数的ZrO2绝缘膜550形成在绝缘膜108的其上既未形成源电极106也未形成漏电极107的区域上，该区域位于载流子供给层105上方。栅电极509借助绝缘膜108形成在第一载流子输运层103的其上未提供第二载流子输运层104的区域上以及每个都包括第二载流子输运层104和载流子供给层105的两个分离的层叠结构的两个相互面对的侧端面511上。栅电极509还从侧端面511(源电极106那一侧的侧端面511)朝着源电极106延伸0.5μm使得在绝缘膜550上提供有栅电极509，并且栅电极509从侧端面511(漏电极107那一侧的侧端面511)朝着漏电极107延伸1.5μm使得在绝缘膜550上提供有栅电极509。
在HEMT 500的结构中，具有比绝缘膜108的介电常数高的特定介电常数的绝缘膜550被提供在绝缘膜108与从第二载流子输运层104和载流子供给层105的侧端面511(漏电极107那一侧的侧端面511)朝着漏电极107延伸的栅电极509之间。因此，在关断操作时，在漏电极107那一侧的侧端面511附近的载流子供给层105上的绝缘膜108中，电场强度减小。由此，HEMT 500表现出进一步提高的击穿电压。
实施例6
图7示出了根据实施例6的HEMT 600的构造。除了下面描述的修改以外，HEMT 600与根据实施例1的HEMT 100具有相同的构造。在HEMT 600中，SiN绝缘膜650形成在载流子供给层105的其上既未形成源电极106也未形成漏电极107的区域上。继而，SiO2绝缘膜608形成在第一载流子输运层103上、形成在每个都包括第二载流子输运层104和载流子供给层105的两个分离的层叠结构的两个相互面对的侧端面611上、并且形成在绝缘膜650上。栅电极609借助绝缘膜608形成在第一载流子输运层103上以及侧端面611上。栅电极609还形成在绝缘膜608上以便从侧端面611(源电极106那一侧的侧端面611)朝着源电极106延伸0.5μm，并且栅电极609形成在绝缘膜608上以便从侧端面611(漏电极107那一侧的侧端面611)朝着漏电极107延伸1.5μm。
在HEMT 600中，表现出高击穿电压的SiO2绝缘膜608被提供在侧端面611上，并且被提供在第一载流子输运层103的其中未形成第二载流子输运层104的区域上，该区域中的电场强度在接通操作时增大。表现出高击穿电压的SiO2绝缘膜608还被直接提供在栅电极609的端部(漏电极那一侧的端部)的下方，该端部的电场强度在关断操作时增大。绝缘膜650被提供在载流子供给层105的直接在栅电极609的端部(漏电极那一侧的端部)的下方的区域上，该端部的电场强度在关断操作时增大。与绝缘膜650由SiO2形成的情形相比，由于绝缘膜650由SiN形成，载流子供给层105与绝缘膜650之间的界面处的界面态密度可被降低，并且特性劣化(例如电流崩塌(即高电压操作时漏电流的显著减小))可被抑制。
因此，HEMT 600具有这样的结构：其中提供在要求高击穿电压的区域上的绝缘膜与提供在要求减小界面态密度的区域上的绝缘膜由不同的材料形成。因此，HEMT 600实现了击穿电压的提高以及因高界面态密度而导致的特性劣化的防止。
实施例7
图8示出了根据实施例7的HEMT 700的构造。除了在缓冲层102与第一载流子输运层103之间提供载流子输运防止层750以外，HEMT700与根据实施例1的HEMT 100具有相同的构造。载流子输运防止层750由掺Mg(1×1019cm-3)并且具有100nm厚度和1×1017cm-3空穴浓度的p-GaN层形成。
载流子输运防止层750表现出对电子流的高电阻。因此，在关断操作时，当在源电极与漏电极之间施加高偏置电压时，载流子输运防止层750可阻塞经由如下区域的电流路径：该区域远离第二载流子输运层104与载流子供给层105之间的异质结界面。因此，在HEMT 700中，在关断操作时，源电极与漏电极之间的漏电流减小。与HEMT 100的情形类似，HEMT 700表现出常关断特性以及减小的接通状态电阻。
当提供载流子输运防止层750时，载流子输运防止层750与载流子供给层105之间的距离必须调整为特定距离或更大。具体地说，第一载流子输运层103、第二载流子输运层104和载流子供给层105的总厚度优选地被调整为100nm或更大。这是因为当载流子输运防止层750与载流子供给层105之间的距离小时，在形成第一载流子输运层103、第二载流子输运层104和载流子供给层105时，被引入到载流子输运防止层750中的镁可能扩散到载流子供给层105中，导致2DEG的浓度或迁移率的降低。而且，p型载流子输运防止层750可能导致2DEG浓度的降低。
在实施例7中，载流子输运防止层750由p-GaN形成。然而，不对载流子输运防止层750的材料施加特别的限制，只要该材料能防止电子在远离第二载流子输运层104的区域中的输运。例如，载流子输运防止层750可具有与第一载流子输运层103的导电类型不同的导电类型。由于第一载流子输运层103由未掺杂的GaN(即，低浓度n型层)形成，载流子输运防止层750可由p-GaN或i-GaN形成。
载流子输运防止层750可由AlGaN形成，AlGaN具有比未掺杂的GaN(即，第一载流子输运层103的材料)的带隙大的带隙。当载流子输运防止层750由AlGaN形成时，在第一载流子输运层103与载流子输运防止层750之间的异质结界面处生成负极化电荷，并且异质结界面处的带的不连续性以及这些电荷担当电子的势垒。因此，在关断操作时，当在源电极与漏电极之间施加高偏置电压时，载流子输运防止层750可阻塞经由如下区域的电流路径：该区域远离第二载流子输运层104与载流子供给层105之间的异质结界面；并且载流子输运防止层750可减小源电极与漏电极之间的漏电流。当载流子输运防止层750的厚度过小时，电子借助于隧道效应穿透载流子输运防止层750，漏电流流过缓冲层102。因此，载流子输运防止层750优选地具有100nm的厚度或更大。
载流子输运防止层750可由具有比缓冲层102的材料的带隙小的带隙的InGaN形成。当载流子输运防止层750由InGaN形成时，在缓冲层102与载流子输运防止层750之间的异质结界面处生成负极化电荷，并且异质结界面处的带的不连续性以及这些电荷担当电子的势垒。因此，在关断操作时，当在源电极与漏电极之间施加高偏置电压时，载流子输运防止层750可阻塞经由如下区域的电流路径：该区域远离第二载流子输运层104与载流子供给层105之间的异质结界面；并且载流子输运防止层750能减小源电极与漏电极之间的漏电流。由于载流子输运防止层750的材料具有比未掺杂的GaN(即，第一载流子输运层103的材料)的带隙小的带隙，漏电流流过载流子输运防止层750。因此，优选地，通过将载流子输运防止层750的厚度调整为200nm或更小，流过载流子输运防止层750的漏电流的量得以减少。更优选地，载流子输运防止层750由p-InGaN或i-InGaN形成。
实施例8
图9示出了根据实施例8的二极管800的构造。在二极管800中，分别用阳极806和阴极807代替根据实施例1的HEMT 100的源电极106和漏电极107，并且用栅电极809代替HEMT 100的栅电极109。通过朝着阳极806延伸HEMT 100的栅电极109以覆盖阳极806，形成了栅电极809。阳极806和阴极807与根据实施例1的HEMT 100的源电极106和漏电极107具有相同的构造；即，阳极806和阴极807由Ti/Ai形成。栅电极809由Ni/Au形成。
阳极806和阴极807中的每一个借助于隧道效应经由载流子供给层105与第二载流子输运层104欧姆接触。在施加有偏置电压的情况下，栅电极809担当控制电极，用于控制经由绝缘膜108与栅电极809接触的第一载流子输运层103的表面附近的、以及每个都包括第二载流子输运层104和载流子供给层105的两个分离的层叠结构的两个相互面对的侧端面111附近的电子的量。
与根据实施例1的HEMT 100的情形类似，在二极管800中，2DEG层形成在第二载流子输运层104与载流子供给层105之间的异质结界面110附近、第二载流子输运层104那一侧。第二载流子输运层104和载流子供给层105被提供在由栅电极809分离的两个区域中。因此，2DEG层形成在分离的两个区域中，即，阳极与栅电极之间的区域以及栅电极与阴极之间的区域。
现在描述二极管800的操作。当在二极管800的阳极806与阴极807之间施加正向偏置电压时，电子积累在经由绝缘膜108与电气连接到阳极806的栅电极809接触的第一载流子输运层103的表面附近以及侧端面111附近。借助于这样积累的电子，在阳极与栅电极之间提供的2DEG层与在栅电极与阴极之间提供的2DEG层电气连接，并且电流在阳极806与阴极807之间流动。相比之下，当在阳极806与阴极807之间施加反向偏置电压时，在与阳极806电气连接的栅电极809附近电子被耗尽，并且栅电极与阴极之间的2DEG也被耗尽，导致电流被阻断。
因此，在根据实施例8的二极管800中，由栅电极809借助绝缘膜控制电子的量，从而实现了整流。
与上述根据实施例1的HEMT 100的情形类似，在根据实施例8的二极管800中，第二载流子输运层104与载流子供给层105之间的异质结界面110的平坦度是高的，并且在异质结界面110附近几乎不引入生长相关杂质，从而提高了2DEG的迁移率。由于阳极806与第二载流子输运层104欧姆接触，施加正向偏置电压时的上升电压几乎等于零。因此，二极管800表现出低接通状态电阻和低接通状态电压。
在二极管800中，栅电极809与阳极806电气连接。因此，当向二极管800施加反向偏置电压时，电场强度变得在栅电极809的端部(阴极807那一侧的端部)最高。绝缘膜108形成在栅电极809的阴极侧端部，并且栅电极809经由绝缘膜108与第二载流子输运层104和载流子供给层105接触。因此，在具有高电场强度的栅电极809的端部，反向漏电流可显著减小。因此，二极管800在关断操作时表现出高击穿电压。
根据实施例8的二极管800具有这样的结构：其中采用根据实施例1的HEMT 100的源电极106作为阳极806，并且通过朝着阳极806延伸栅电极809而将栅电极109与阳极806连接。二极管800还可具有其它结构，只要采用根据实施例1的HEMT 100的源电极106作为阳极806，并且将阳极806与栅电极109电气连接。例如，二极管800可具有这样的结构：其中通过朝着栅电极109延伸阳极而将阳极与栅电极109电气连接。可替选地，二极管800可具有这样的结构：其中借助于例如线电极而将阳极与栅电极109间接连接。可替选地，二极管可具有这样的复合阳极结构：其中阳极和栅电极109由相同的(共同的)材料形成。
根据实施例8的二极管800具有这样的结构：其中采用根据实施例1的HEMT 100的源电极106作为阳极，并且将阳极与栅电极电气连接。表现出与二极管800的效应类似的效应的二极管可通过提供这样的结构来实现：其中采用根据实施例2到7的HEMT 200到700中的每一个的漏电极作为阳极，并且将阳极与栅电极电气连接。
实施例9
图10示出了根据实施例9的功率因数提高电路900的构造。功率因数提高电路900包括：交流电源V；以及用于对来自交流电源V的交流电压整流的具有四个二极管D1的二极管桥10。功率因数提高电路900还包括：HEMT 20，HEMT 20的漏电极经由电感器L与二极管桥10的正(较高电压)输出端子(直流侧的正输出端子)连接，并且HEMT 20的源电极与二极管桥10的负(较低电压)输出端子(直流侧的负输出端子)连接；以及控制电路30，控制电路30与HEMT 20的栅电极连接。将二极管D2与电容器C串联连接的电路连接在HEMT 20的源电极与漏电极之间，电容器C与电阻器R并联连接。功率因数提高电路900借助于控制电路、基于例如流过二极管桥10的输出电压或电流来控制HEMT 20的接通/关断，从而提高交流电源V的功率因数。
具有上述构造的功率因数提高电路900采用根据实施例8的二极管800作为二极管D1或D2，并且采用根据实施例1的HEMT 100作为HEMT 20。因此，功率因数提高电路900表现出降低的损耗并且实现了低损耗的高效操作。
在上述各实施例中，本发明的半导体器件被应用于HEMT或二极管。然而，本发明也可应用于在载流子输运层与载流子供给层之间的界面处形成的2DEG层担当沟道的其它半导体器件；例如，异质结双极晶体管(HBT)。
根据实施例1到7的HEMT可包含用于进一步提高击穿电压的场板结构。
本发明的半导体器件表现出低接通状态电阻。因此，当本发明的半导体器件被应用于功率转换器时，功率转换器实现了高性能。

Claims (18)

1.一种半导体器件，包括：
第一载流子输运层，其由III族氮化物半导体形成；
第二载流子输运层，其通过III族氮化物半导体的选择性再生长而形成，并且被提供在所述第一载流子输运层的一区域上；以及
载流子供给层，其通过具有比所述第二载流子输运层的所述III族氮化物半导体的带隙大的带隙的III族氮化物半导体的选择性生长而形成，所述载流子供给层被提供在所述第二载流子输运层上，
其中包括第二载流子输运层和载流子供给层的层叠结构形成在所述第一载流子输运层的表面的两个分离的区域上，并且
其中所述半导体器件进一步包括：
第一电极，所述第一电极被提供在所述两个分离的区域之一的所述载流子供给层上并且与同一区域的所述第二载流子输运层电气连接；
第二电极，所述第二电极被提供在另一区域的所述载流子供给层上并且与同一区域的所述第二载流子输运层电气连接；
绝缘膜，所述绝缘膜被提供在所述第一载流子输运层的夹在所述两个分离的区域之间的区域上，并且还被提供在所述两个分离的层叠结构的相互面对的侧端面上；以及
控制电极，所述控制电极形成在所述绝缘膜上。
2.如权利要求1所述的半导体器件，其中所述绝缘膜还被提供在所述载流子供给层的上表面上，并且所述控制电极经由所述绝缘膜延伸到所述载流子供给层上。
3.如权利要求2所述的半导体器件，其中所述绝缘膜的一部分或全部由多个层形成。
4.如权利要求2所述的半导体器件，其中提供在所述第一载流子输运层上的所述绝缘膜的一部分表现出与提供在所述载流子供给层上的所述绝缘膜的一部分的特性不同的特性。
5.如权利要求1所述的半导体器件，其中所述绝缘膜具有比所述第二载流子输运层的厚度小的厚度。
6.如权利要求1所述的半导体器件，其中所述第一电极和所述第二电极中的每一个与对应的第二载流子输运层欧姆接触。
7.如权利要求1所述的半导体器件，其中所述第一电极和所述第二电极中的一个与所述控制电极电气连接。
8.根据权利要求1至7中的任一项的半导体器件，其中所述半导体器件进一步包括用于防止载流子在远离所述第二载流子输运层的区域中的输运的层，并且所述第一载流子输运层被提供在所述载流子输运防止层上。
9.如权利要求8所述的半导体器件，其中所述载流子输运防止层由具有与所述第一载流子输运层的所述III族氮化物半导体的导电类型不同的导电类型的III族氮化物半导体形成。
10.如权利要求8所述的半导体器件，其中所述载流子输运防止层由具有比所述第一载流子输运层的所述III族氮化物半导体的带隙大的带隙的III族氮化物半导体形成。
11.如权利要求8所述的半导体器件，其中所述载流子输运防止层被提供在由具有比所述载流子输运防止层的所述III族氮化物半导体的带隙大的带隙的III族氮化物半导体形成的层上。
12.如权利要求1所述的半导体器件，其中所述载流子供给层由多个层形成。
13.如权利要求1所述的半导体器件，其中所述半导体器件在所述载流子供给层上进一步包括一个或多个层对，每个层对包括通过III族氮化物半导体的选择性生长而形成的下层以及通过具有比所述下层的所述III族氮化物半导体的带隙大的带隙的III族氮化物半导体的选择性生长而形成的上层，并且其中与所述载流子供给层接触的下层具有比所述载流子供给层的所述III族氮化物半导体的带隙大的带隙。
14.如权利要求1所述的半导体器件，其中所述第二载流子输运层和所述载流子供给层的侧端面倾斜成使得所述第二载流子输运层和所述载流子供给层的平行于所述器件的主表面的水平截面的面积随着所述截面与所述第一载流子输运层之间的距离的增大而减小。
15.一种功率转换器，包括如权利要求1所述的半导体器件。
16.一种用于制造半导体器件的方法，包括：
由III族氮化物半导体形成第一载流子输运层；
在所述第一载流子输运层的一区域上形成掩模；
在所述第一载流子输运层的未被掩蔽的区域上用III族氮化物半导体选择性再生长第二载流子输运层；以及
在所述第二载流子输运层上用具有与所述第二载流子输运层的所述III族氮化物半导体的带隙不同的带隙的III族氮化物半导体选择性生长载流子供给层，
其中在所述第一载流子输运层的表面的两个分离的区域上形成包括所述第二载流子输运层和所述载流子供给层的层叠结构，所述两个分离的区域由所述掩模分离；并且
其中所述方法进一步包括：
去除所述掩模；
形成绝缘膜，所述绝缘膜被提供在所述第一载流子输运层的夹在所述两个分离的区域之间的区域上，并且还被提供在所述两个分离的层叠结构的相互面对的侧端面上；以及
在所述绝缘膜上形成控制电极。
17.如权利要求16所述的用于制造半导体器件的方法，包括：
还在所述载流子供给层的上表面上形成所述绝缘膜，以及
形成经由所述绝缘膜延伸到所述载流子供给层上的所述控制电极。
18.如权利要求16或17所述的用于制造半导体器件的方法，进一步包括：
在所述两个分离的区域之一的所述载流子供给层上形成第一电极以与同一区域的所述第二载流子输运层电气连接；
在另一区域的所述载流子供给层上形成第二电极以与同一区域的所述第二载流子输运层电气连接。
CN 201010291598 2009-09-24 2010-09-21 Iii族氮化物半导体器件及其制造方法以及功率转换器 Active CN102034860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-219254 2009-09-24
JP2009219254A JP5589329B2 (ja) 2009-09-24 2009-09-24 Ｉｉｉ族窒化物半導体からなる半導体装置、電力変換装置

Publications (2)

Publication Number Publication Date
CN102034860A CN102034860A (zh) 2011-04-27
CN102034860B true CN102034860B (zh) 2013-03-27

Family

ID=43755861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010291598 Active CN102034860B (zh) 2009-09-24 2010-09-21 Iii族氮化物半导体器件及其制造方法以及功率转换器

Country Status (3)

Country Link
US (2) US8633519B2 (zh)
JP (1) JP5589329B2 (zh)
CN (1) CN102034860B (zh)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
JP5611653B2 (ja) 2010-05-06 2014-10-22 株式会社東芝 窒化物半導体素子
JP5707763B2 (ja) * 2010-07-26 2015-04-30 住友電気工業株式会社 半導体装置の製造方法
KR101652403B1 (ko) * 2010-08-13 2016-08-31 삼성전자주식회사 전력 전자소자 및 그 제조방법
KR101680767B1 (ko) * 2010-10-06 2016-11-30 삼성전자주식회사 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
KR101204580B1 (ko) * 2010-12-09 2012-11-26 삼성전기주식회사 질화물계 반도체 소자
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
CN102856361B (zh) 2011-06-29 2015-07-01 财团法人工业技术研究院 具有双面场板的晶体管元件及其制造方法
JP2013026593A (ja) * 2011-07-26 2013-02-04 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタ
US8710511B2 (en) 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
JP5739774B2 (ja) * 2011-09-13 2015-06-24 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20130105817A1 (en) * 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
JP5899879B2 (ja) * 2011-12-05 2016-04-06 富士通セミコンダクター株式会社 化合物半導体装置及びその製造方法
US8890211B1 (en) * 2011-12-22 2014-11-18 Lockheed Martin Corporation AC-driven high electron mobility transistor devices
US8680535B2 (en) 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101913387B1 (ko) 2012-03-23 2018-10-30 삼성전자주식회사 Ⅲ족 질화물 이종 접합 구조 소자의 선택적 저온 오믹 콘택 형성 방법
JP2013243196A (ja) * 2012-05-18 2013-12-05 Advanced Power Device Research Association ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法
KR101927409B1 (ko) * 2012-08-07 2018-12-10 삼성전자주식회사 고전자이동도 트랜지스터
CN102881716A (zh) * 2012-09-27 2013-01-16 电子科技大学 一种场致隧穿增强型hemt器件
KR101963227B1 (ko) * 2012-09-28 2019-03-28 삼성전자주식회사 파워 스위칭 소자 및 그 제조방법
JP2014078561A (ja) * 2012-10-09 2014-05-01 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード
JP2014078565A (ja) * 2012-10-09 2014-05-01 Advanced Power Device Research Association 半導体装置
CN102856374B (zh) * 2012-10-10 2015-06-10 中山大学 一种GaN增强型MIS-HFET器件及其制备方法
WO2014057906A1 (ja) * 2012-10-11 2014-04-17 ローム株式会社 窒化物半導体装置およびその製造方法
JP6007769B2 (ja) * 2012-12-14 2016-10-12 豊田合成株式会社 半導体装置
JP2014138111A (ja) * 2013-01-17 2014-07-28 Fujitsu Ltd 半導体装置及びその製造方法、電源装置、高周波増幅器
CN104051514B (zh) * 2013-03-13 2017-01-11 中央大学 半导体装置与其制造方法
US9111956B2 (en) 2013-03-14 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Rectifier structures with low leakage
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP6024579B2 (ja) * 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
JP6272612B2 (ja) * 2013-05-31 2018-01-31 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
JP6220161B2 (ja) * 2013-06-03 2017-10-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6314316B2 (ja) * 2014-03-31 2018-04-25 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
WO2015179671A1 (en) * 2014-05-21 2015-11-26 Arizona Board Of Regents On Behalf Of Arizona State University Iii-nitride based n polar vertical tunnel transistor
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
JP6404697B2 (ja) * 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
FR3031239B1 (fr) * 2014-12-30 2023-04-28 Thales Sa Passivation multicouche de la face superieure de l'empilement de materiaux semi-conducteurs d'un transistor a effet de champ.
JP6468886B2 (ja) * 2015-03-02 2019-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6406080B2 (ja) * 2015-03-17 2018-10-17 豊田合成株式会社 半導体装置の製造方法
CN106663634B (zh) * 2015-03-30 2021-07-23 瑞萨电子株式会社 半导体器件及半导体器件的制造方法
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
WO2017071635A1 (en) * 2015-10-30 2017-05-04 The Hong Kong University Of Science And Technology Semiconductor device with iii-nitride channel region and silicon carbide drift region
FR3047608B1 (fr) 2016-02-04 2018-04-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Transistor a heterojonction a haute mobilite electronique de type normalement bloque ameliore
JP6668979B2 (ja) * 2016-07-04 2020-03-18 豊田合成株式会社 半導体素子および電気回路
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
US10510903B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Impact ionization semiconductor device and manufacturing method thereof
US11251019B2 (en) * 2016-12-15 2022-02-15 Toyota Jidosha Kabushiki Kaisha Plasma device
JP6685890B2 (ja) * 2016-12-19 2020-04-22 株式会社東芝 半導体装置及びその製造方法
US20180331235A1 (en) * 2017-05-12 2018-11-15 Gpower Semiconductor, Inc. Schottky diode and manufacturing method thereof
JP6361800B2 (ja) * 2017-07-18 2018-07-25 富士通株式会社 半導体装置
JP6863199B2 (ja) 2017-09-25 2021-04-21 トヨタ自動車株式会社 プラズマ処理装置
US11424354B2 (en) * 2017-09-29 2022-08-23 Intel Corporation Group III-nitride silicon controlled rectifier
US10658501B2 (en) * 2018-02-21 2020-05-19 Mitsubishi Electric Research Laboratories, Inc. Vertically stacked multichannel pyramid transistor
US11251263B2 (en) * 2019-03-13 2022-02-15 Semiconductor Components Industries, Llc Electronic device including a semiconductor body or an isolation structure within a trench
FR3122526A1 (fr) 2021-04-30 2022-11-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif microélectronique
JP7524140B2 (ja) * 2021-07-26 2024-07-29 株式会社東芝 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084175A (en) * 1976-09-30 1978-04-11 Research Corporation Double implanted planar mos device with v-groove and process of manufacture thereof
JP2005527102A (ja) * 2001-07-24 2005-09-08 クリー　インコーポレイテッド 高電子移動度トランジスタ及びその製造方法
US7170180B2 (en) * 2004-12-20 2007-01-30 General Electric Company Methods and systems for improved current sharing between parallel power semiconductors in power converters
JP2007035905A (ja) * 2005-07-27 2007-02-08 Toshiba Corp 窒化物半導体素子
TW200741044A (en) * 2006-03-16 2007-11-01 Toyoda Gosei Kk Semiconductor substrate, electronic device, optical device, and production methods therefor
JP2008124262A (ja) * 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2008147593A (ja) * 2006-12-13 2008-06-26 Toyota Central R&D Labs Inc Ｍｉｓ構造を内蔵するｈｅｍｔ
US7994000B2 (en) * 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP2009099691A (ja) * 2007-10-15 2009-05-07 Sanken Electric Co Ltd 電界効果半導体装置の製造方法
JP4761319B2 (ja) * 2008-02-19 2011-08-31 シャープ株式会社 窒化物半導体装置とそれを含む電力変換装置
US8674407B2 (en) * 2008-03-12 2014-03-18 Renesas Electronics Corporation Semiconductor device using a group III nitride-based semiconductor
CN101465372A (zh) * 2009-01-08 2009-06-24 西安电子科技大学 AlN/GaN增强型金属-绝缘体-半导体场效应晶体管及其制作方法
JP2011009493A (ja) * 2009-06-26 2011-01-13 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8987077B2 (en) 2015-03-24
JP2011071206A (ja) 2011-04-07
US20140004669A1 (en) 2014-01-02
US20110068371A1 (en) 2011-03-24
CN102034860A (zh) 2011-04-27
US8633519B2 (en) 2014-01-21
JP5589329B2 (ja) 2014-09-17

Similar Documents

Publication Publication Date Title
CN102034860B (zh) Iii族氮化物半导体器件及其制造方法以及功率转换器
US9490324B2 (en) N-polar III-nitride transistors
US10043896B2 (en) III-Nitride transistor including a III-N depleting layer
US9041065B2 (en) Semiconductor heterostructure diodes
US7812371B2 (en) GaN based semiconductor element
JP2011071206A5 (zh)
CN105247681B (zh) 增强型iii-氮化物器件
US8907349B2 (en) Semiconductor device and method of manufacturing the same
US20090206371A1 (en) Nitride semiconductor device and power conversion apparatus including the same
US20140342512A1 (en) High voltage iii-nitride semiconductor devices
US8330187B2 (en) GaN-based field effect transistor
US11171203B2 (en) High electron mobility transistors with charge compensation
TWI424568B (zh) Semiconductor device
WO2004068590A1 (en) Power semiconductor device
JP2011228428A (ja) Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置
WO2014050740A1 (ja) スイッチング素子
KR100857683B1 (ko) 질화물 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant