JP2013243196A - ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 - Google Patents
ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 Download PDFInfo
- Publication number
- JP2013243196A JP2013243196A JP2012114315A JP2012114315A JP2013243196A JP 2013243196 A JP2013243196 A JP 2013243196A JP 2012114315 A JP2012114315 A JP 2012114315A JP 2012114315 A JP2012114315 A JP 2012114315A JP 2013243196 A JP2013243196 A JP 2013243196A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- diode
- value
- ohmic electrodes
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 150000001875 compounds Chemical class 0.000 claims abstract description 21
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims description 58
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 14
- 230000007704 transition Effects 0.000 claims description 11
- 238000010030 laminating Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims 4
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Abstract
【課題】順方向電圧Ｖｆを低くしても、オフ時のリーク電流を抑制することが可能なダイオードを提供する。
【解決手段】ダイオードは、バッファ層１２を介してＳｉ（１１１）基板１１上に積層された第１のＧａＮ系化合物を含むＧａＮ層１３と、ＧａＮ層１３上に積層され、第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含むＡｌＧａＮ層１４と、ＡｌＧａＮ層１４の表面に形成されたソース電極１７２及びドレイン電極１７３と、ソース電極１７２及びドレイン電極１７３の間のＡｌＧａＮ層１４の表面から、ＧａＮ層１３の内部に亘って形成され、ソース電極１７２と短絡したゲート電極１７１とを備え、ダイオードのオフ状態からオン状態に遷移する間の、ゲート電極１７１の電圧に応じたソース電極１７２及びドレイン電極１７３間の電流が変動する特性に基づいて、ゲート電極界面とバッファ層表面との間の距離が調整されている。
【選択図】図１
【解決手段】ダイオードは、バッファ層１２を介してＳｉ（１１１）基板１１上に積層された第１のＧａＮ系化合物を含むＧａＮ層１３と、ＧａＮ層１３上に積層され、第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含むＡｌＧａＮ層１４と、ＡｌＧａＮ層１４の表面に形成されたソース電極１７２及びドレイン電極１７３と、ソース電極１７２及びドレイン電極１７３の間のＡｌＧａＮ層１４の表面から、ＧａＮ層１３の内部に亘って形成され、ソース電極１７２と短絡したゲート電極１７１とを備え、ダイオードのオフ状態からオン状態に遷移する間の、ゲート電極１７１の電圧に応じたソース電極１７２及びドレイン電極１７３間の電流が変動する特性に基づいて、ゲート電極界面とバッファ層表面との間の距離が調整されている。
【選択図】図１
Description
本発明は、所定の順方向電圧を印加すると、順方向に電流を流すことが可能なダイオードの設計方法、ダイオード、及び、ダイオードの製造方法に関する。
一般的に、ショットキー電極を使ったショットキーダイオードは、ＩＶ特性が熱電子放出理論に従うため、順方向電圧Ｖｆを低くするとオフ状態でリーク電流が増大するという問題がある。
このような問題に対してＩＶ特性を改善する方法として、特許文献１には、トランジスタのソースとゲートを短絡したショットキーダイオードが記載されている。
上記特許文献１に記載されたショットキーダイオードは、ゲート電圧を印加しないときにドレイン電流が流れないノーマリーオフ型のトランジスタのソースとゲートを短絡して、ダイオードとして機能させている。このため、上記特許文献１に記載されたショットキーダイオードは、オフ側がトランジスタの特性に従うので、リーク電流を抑えることができるという利点があるが、オン側の順方向電圧Ｖｆを制御する手段がなかった。
したがって、このような上記特許文献１に記載されたショットキーダイオードは、順方向電圧Ｖｆの電圧値を正の値にすることができなかったり、順方向電圧Ｖｆが正側に大きくなりすぎたりして、実用的な順方向電圧を実現することができなかった。
本発明は、このような実情に鑑みて提案されたものであり、順方向電圧Ｖｆを低くしても、オフ時のリーク電流を抑制することが可能なダイオードの設計方法、ダイオード、及びダイオードの製造方法を提供することを目的とする。
本発明に係るダイオードの設計方法は、基板と、バッファ層を介して基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、第１の半導体層上に積層され、第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、第２の半導体層の表面に形成された２つのオーミック電極と、２つのオーミック電極の間の第２の半導体層の表面から、ゲート絶縁膜を介して第１の半導体層の内部に亘って形成され、２つのオーミック電極の一方のオーミック電極と短絡したゲート電極とを備えるダイオードの設計方法であって、ゲート絶縁膜と第１の半導体層との界面と、この界面から基板側に向かって最初の２次元電子ガスが発生している界面との間の距離を、下記の（１）式を満たすＳ値となるように設計することを特徴とする。
Ｓ≦Ｘ／Ｙ ・・・（１）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
また、本発明に係るダイオードは、基板と、バッファ層を介して基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、第１の半導体層上に積層され、第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、第２の半導体層の表面に形成された２つのオーミック電極と、２つのオーミック電極の間の第２の半導体層の表面から、ゲート絶縁膜を介して第１の半導体層の内部に亘って形成され、２つのオーミック電極の一方のオーミック電極と短絡したゲート電極とを備え、ゲート絶縁膜と第１の半導体層との界面と、この界面から基板側に向かって最初の２次元電子ガスが発生している界面との間の距離は、下記の（２）式を満たすＳ値となるように調整されていることを特徴とする。
Ｓ≦Ｘ／Ｙ ・・・（２）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
また、本発明に係るダイオードの製造方法は、基板上に、バッファ層を介して第１のＧａＮ系化合物を含む第１の半導体層を積層するステップと、第１の半導体層上に、第１のＧａＮ系化合物とヘテロ接合される第２のＧａＮ系化合物を含む第２の半導体層を積層するステップと、第２の半導体層の表面から第１の半導体層の内部に亘ってエッチングしてトレンチを形成するステップと、トレンチに、ゲート絶縁膜を介してゲート電極を形成するステップと、第２の半導体層の表面に、２つのオーミック電極を、オーミック電極の間にゲート電極が位置するように形成するステップとを有し、２つのオーミック電極を形成するステップでは、一方のオーミック電極が前記ゲート電極と短絡するようにして形成し、前記ゲート絶縁膜と第１の半導体層との界面と、この界面から基板側に向かって最初の２次元電子ガスが発生している界面との間の距離を、下記の（３）式を満たすＳ値となるように調整することを特徴とする。
Ｓ≦Ｘ／Ｙ ・・・（３）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、ｙは、当該ダイオードがオフ状態で２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、Ｓは、ゲート電極とオーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、オーミック電極間に流れる電流を１０倍変化させるゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
本発明は、ダイオードのオフ状態からオン状態に遷移する間の、ゲート電極の電圧に応じたオーミック電極間の電流が変動する特性に基づいて、ゲート絶縁膜と第１の半導体層との界面と、この界面から基板側に向かって最初の２次元電子ガスが発生している界面との間の距離を調整する。
このため、本発明は、ショットキー接合を用いることなく、順方向電圧Ｖｆを低くしても、オフ時のリーク電流を抑制可能なダイオードを提供することができる。
本発明は、所定の順方向電圧を印加すると順方向に電流を流すことが可能なダイオードの設計方法、ダイオード、及び、ダイオードの製造方法に関する。
本発明が適用された本実施形態に係るダイオード１は、例えば図１に示すように、Ｓｉ（１１１）基板１１上にバッファ層１２を介して積層されたＧａＮ層１３と、ＧａＮ層１３上に積層され、ＧａＮ層１３とヘテロ接合されたＡｌＧａＮ層１４とを備える。さらにダイオード１は、ＡｌＧａＮ層１４の表面に形成された２つのオーミック電極であるソース電極１７２及びドレイン電極１７３と、ソース電極１７２とドレイン電極１７３との間のＡｌＧａＮ層１４表面からＧａＮ層１３内部に亘って形成され、ソース電極１７２と短絡したゲート電極１７１とを備える。
このような構成からなるダイオード１は、ソース電極１７２とドレイン電極１７３との間に順方向電圧Ｖｆを印加すると順方向に電流が流れるダイオードとして機能する。また、ダイオード１は、後述するように、当該ダイオード１のオフ状態からオン状態に遷移する間の、ゲート電極１７１の電圧に応じたソース電極１７２とドレイン電極１７３と間の電流が変動する特性に基づいて、ゲート絶縁膜１６とＧａＮ層１３との界面１７１ａと、この界面１７１ａから基板１１側に向かって最初の２次元電子ガスが発生している界面との間の距離が調整されている。
次に、本実施の形態に係るダイオード１を製造する具体的な製造方法について、図２を参照して説明する。
まず、図２（Ａ）に示すように、本発明に係る基板の具体例として、Ｓｉ（１１１）基板１１を準備し、このＳｉ（１１１）基板１１をＭＯＣＶＤ装置内に導入して、次のような結晶成長を行うことにより、バッファ層１２を形成する。すなわち、Ｓｉ（１１１）基板１１の表面１１ａに厚さ１００ｎｍのＡｌＮを成長させ、その後、厚さ２００ｎｍＧａＮと厚さ２０ｎｍのＡｌＮを交互に８回繰り返し成長させることにより、バッファ層１２を形成する。
次に、図２（Ｂ）に示すようにして、本発明に係る第１のＧａＮ系化合物の具体例として、炭素濃度が１×１０１９ｃｍ−３以上の高抵抗ＧａＮ層１３ａを、バッファ層１２の表面１２ａから厚さ５００ｎｍまで成長させる。その後、第１のＧａＮ系化合物の具体例として、炭素濃度が１×１０１７ｃｍ−３以下の低抵抗ＧａＮ層１３ｂを厚さ１００ｎｍ成長させる。このようにして、バッファ層１２の表面１２ａに、高抵抗ＧａＮ層１３ａと低抵抗ＧａＮ層１３ｂとからなる積層構造を有するＧａＮ層１３を形成する。ここで、ＧａＮ層１３は、具体的には後述するような所定の条件を満たすＳ値となるように層厚が調整されている。
次に、図２（Ｃ）に示すようにして、ＧａＮ層１３の表面に、第１のＧａＮ系化合物とヘテロ結合される本発明に係る第２のＧａＮ系化合物の具体例として、Ａｌ組成が２５％のＡｌＧａＮを２５ｎｍ成長させて、ＡｌＧａＮ層１４を形成する。
次に、図２（Ｄ）に示すようにして、後述するゲート電極Ｇになる部分を、フォトリソグラフィーとドライエッチングにより、Ｓｉ（１１１）基板１１の厚み方向に、ＡｌＧａＮ層１４の全てとＧａＮ層１３を２５ｎｍ程度削ることで、トレンチ１５を形成する。
その後、トレンチ１５とＡｌＧａＮ層１４の表面全体とを覆うようにして、ＰＥＣＶＤ装置を用いてゲート酸化膜１６を成膜する。
次に、図２（Ｅ）に示すようにして、濃度が１×１０２０ｃｍ−３以上となるようにＢをドーピングしたポリシリコンを成膜し、フォトリソグラフィーとドライエッチングによりゲート電極部分以外を除去する。このようにしてトレンチ１５に、ゲート酸化膜１６を介してゲート電極１７１を形成する。
また、ＡｌＧａＮ層１４の表面に積層されているゲート絶縁膜１６に、Ｔｉの厚みが２５ｎｍでありＡｌの厚みが５００ｎｍであるソース電極１７２及びドレイン電極１７３を形成する。さらに、ソース電極１７２とゲート電極１７１とが短絡するように、ＡｌＧａＮ層１４の表面に導電層１８を積層する。
以上の工程により製造されるダイオード１は、上述したように、ダイオード１のオフ状態からオン状態に遷移する間の、ゲート電極Ｇの電圧に応じたソース電極Ｓとドレイン電極Ｄと間の電流が変動する特性に基づいて、ゲート絶縁膜１６とＧａＮ層１３との界面１７１ａと、この界面１７１ａから基板１１側に向かって最初の２次元電子ガスが発生している界面との間の距離Ｄが調整されている。
ダイオード１のオフ状態からオン状態に遷移する間の、ゲート電極１７１の電圧に応じたソース電極１７２とドレイン電極１７３との間の電流が変動する特性は、下記のようなＳ値を用いて表すことができる。
すなわち、Ｓ値は、ゲート電極１７１とソース電極１７２とが短絡していないトランジスタ状態の素子において、オフ状態からオン状態に遷移するときに、ソース電極１７２とドレイン電極１７３との間に流れる電流を１０倍変化させるゲート電極１７１の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。このＳ値は、下記の（１）式により表すことができる。
Ｓ＝（∂ＶＧＳ）／（∂ｌｏｇＩＤ） ・・・（１）
ドレイン電流ＩＤは、ゲート電極１７１とソース電極１７２とが短絡していないトランジスタ状態の素子が、オフ状態、すなわち閾値よりゲート電圧が低い状態のドレイン電極１７３に流れる電流であって、下記の（２）式により表すことができる。
ＩＤ＝Ｉ０ｅｘｐ（ｑ（ＶＧＳ−ＶＴ）／（ｎｋＴ）） ・・・（２）
ここでＶＧＳはゲート電圧であり、Ｉ０は閾値電圧（ＶＧＳ＝ＶＴ）における電流値を示し、１／ｎは閾値電圧（ＶＧＳ＝ＶＴ）の条件下で、ソースチャネル障壁に影響を及ぼす電圧の割合を示す。
ドレイン電流ＩＤは、ゲート電極１７１とソース電極１７２とが短絡していないトランジスタ状態の素子が、オフ状態、すなわち閾値よりゲート電圧が低い状態のドレイン電極１７３に流れる電流であって、下記の（２）式により表すことができる。
ＩＤ＝Ｉ０ｅｘｐ（ｑ（ＶＧＳ−ＶＴ）／（ｎｋＴ）） ・・・（２）
ここでＶＧＳはゲート電圧であり、Ｉ０は閾値電圧（ＶＧＳ＝ＶＴ）における電流値を示し、１／ｎは閾値電圧（ＶＧＳ＝ＶＴ）の条件下で、ソースチャネル障壁に影響を及ぼす電圧の割合を示す。
また、（２）式中のｎは、例えば図３に示すように、ゲート電極２０１直下の絶縁膜２１１の容量Ｃ’ｏｘとし、絶縁膜２１１直下でソース電極２０２とドレイン電極２０３との間の空乏層２１２の容量Ｃ’Bとした場合、下記の（３）式により表すことができる。
ｎ≒（Ｃ’ｏｘ＋Ｃ’B）／Ｃ’ｏｘ＝１＋Ｃ’B／Ｃ’ｏｘ ・・・（３）
このようにして、Ｓ値は、ゲート電極２０１直下の絶縁膜２１１の容量Ｃ’oxと、絶縁膜２１１直下の空乏層２１２の容量Ｃ’Bとに応じて変化する。一般的なＳｉを用いた半導体では半導体層のキャリア濃度によって空乏層幅が決まるが、ＧａＮを用いた半導体では、半導体層の抵抗が高くキャリアが少ないので、空乏層長が長くなる。このため、ＧａＮを用いた半導体では、バッファ層の表面に近いＧａＮ／ＡｌＮ界面に湧いている２次元電子ガス層までの間が空乏する。
このようにして、Ｓ値は、ゲート電極２０１直下の絶縁膜２１１の容量Ｃ’oxと、絶縁膜２１１直下の空乏層２１２の容量Ｃ’Bとに応じて変化する。一般的なＳｉを用いた半導体では半導体層のキャリア濃度によって空乏層幅が決まるが、ＧａＮを用いた半導体では、半導体層の抵抗が高くキャリアが少ないので、空乏層長が長くなる。このため、ＧａＮを用いた半導体では、バッファ層の表面に近いＧａＮ／ＡｌＮ界面に湧いている２次元電子ガス層までの間が空乏する。
上述したように、ＧａＮを用いた半導体の場合、最表層のＧａＮ層のキャリアが非常に少ないので、最表層のＧａＮ層全体が空乏化するため、空乏層幅＝最表層のＧａＮ層の厚さとなる。このように、最表層のＧａＮ層は、空乏層幅と等価であると見なせるので、最表層のＧａＮ層とＳ値との関係は図４のようになる。
図４から明らかなように、空乏層幅、すなわち、最表層のＧａＮ層の幅が大きくなるほど、Ｓ値が小さくなる。
このような特性を利用して、本実施の形態に係るダイオード１は、図２（Ｅ）に示すように、ゲート絶縁膜１６とＧａＮ層１３との界面１７１ａと、この界面１７１ａから基板１１側に向かって最初の２次元電子ガスが発生している界面との間の距離Ｄが、上述した最表層のＧａＮ層に当たる。そこで、本実施の形態に係るダイオード１は、距離Ｄを、下記の（４）式を満たすようなＳ値となるように調整されている。
ここで、界面１７１ａから基板１１側に向かって距離Ｄまでの部分は、他の部分に対して高濃度の電子が存在し、基板１１側で空乏層が終端する部分である。このような高濃度の電子が存在する部分の厚みを調整することによって、Ｓ値を調整することができる。
また、図２（Ｅ）に示すように、バッファ層１２の表面１２ａがＡｌＧａＮ層の場合には、界面１７１ａから基板１１側に向かって最初の２次元電子ガスが発生している界面は、表面１２ａとなる。これに対して、バッファ層１２の表面１２ａがＧａＮ層の場合には、界面１７１ａから基板１１側に向かって最初の２次元電子ガスが発生している界面は、バッファ層１２における表面１２ａのＧａＮ層と一層下のＡｌＧａＮ層の界面となる。
Ｓ≦Ｘ／Ｙ ・・・（４）式
ここで、Ｘは、ダイオード１の順方向電圧Ｖｆ［ｍＶ］の設計値である。また、ｙは、ダイオード１がオフ状態で２つのオーミック電極間に流れるリーク電流の定常値に対する、ダイオード１がオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値である。Ｓは、ゲート電極１７１とソース電極１７２とが短絡していないトランジスタ状態の素子において、オフ状態からオン状態に遷移するときに、ソース電極１７２とドレイン電極１７３との間に流れる電流を１０倍変化させるゲート電極１７１の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
ここで、Ｘは、ダイオード１の順方向電圧Ｖｆ［ｍＶ］の設計値である。また、ｙは、ダイオード１がオフ状態で２つのオーミック電極間に流れるリーク電流の定常値に対する、ダイオード１がオン状態で２つのオーミック電極間に流れる電流値の比を、常用対数で表した値である。Ｓは、ゲート電極１７１とソース電極１７２とが短絡していないトランジスタ状態の素子において、オフ状態からオン状態に遷移するときに、ソース電極１７２とドレイン電極１７３との間に流れる電流を１０倍変化させるゲート電極１７１の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
例えば、順方向電圧Ｖｆ［ｍＶ］の設計値であるＸを１０００、ｙを８に設定した場合、上述した（４）の式に示す条件は、Ｓ≦１２５となる。このような（４）式の条件を満たすＳ値が１２２となるようにＧａＮ層１３の厚みを設計した実施例に係るダイオードのゲート電圧に対するドレイン電流の特性を図５に示す。これに対して、上述した（４）の式に示す条件を満たさないＳ値が３０２となるようにＧａＮ層１３の厚みを設計した比較例に係るダイオードのゲート電圧に対するドレイン電流の特性を図６に示す。
ここで、図５及び図６の凡例で示す「ＦＥＴ測定」とは、ゲート電極とソース電極とが短絡していないトランジスタ状態の素子におけるＶＩ特性である。また、「ＳＧ短絡」とは、ゲート電極とソース電極とが短絡したダイオード状態の素子におけるＶＩ特性である。
図５及び図６から明らかなように、比較例に係るダイオードは、実施例に係るダイオードと比較して、順方向電圧の値よりオフ側にゲート電極の電圧を振った際の電流の変化量が小さく、緩やかに減少するため、０Ｖにおいても電流が流れるためリークが大きい傾向となっている。
したがって、本実施の形態に係るダイオード１は、上述した（４）式に示す条件に従ってＳ値を設計し、設計したＳ値となるように、上述した距離Ｄを調整することで、ショットキー接合を用いることなく、順方向電圧Ｖｆを低くしても、オフ時のリーク電流を抑制することができる。
また、下記の（５）式に従って算出されるＳ値の平均値Ｓａｖｇを設計指標として用いると、ダイオードのオンオフ動作時のＶＩ特性を参照して、容易に上述した距離Ｄを調整することができる。
Ｓａｖｇ＝ｄＶｇｓ／ｄ（Ｌｏｇ（Ｉ（Ｖｔｈ）−Ｉ（Ｖｔｈｓ）））・・・（５）式
ここで、ｄは、微分演算子である。また、Ｖｇｓは、ゲート電極１７１の電圧値である。また、Ｖｔｈは、線形軸において２つのオーミック電極間に流れる電流が立ち上がるときの、ゲート電極の電圧値である。例えば、図７に示す具体例では、Ｖｔｈ＝１．３Ｖである。Ｖｔｈｓは、常用対数軸において２つのオーミック電極間に流れる電流が立ち上がるときの、ゲート電極の電圧値である。例えば、図７に示す具体例では、Ｖｔｈｓ＝−０．５Ｖである。Ｉ（Ｖｔｈ）は、Ｖｔｈにおける２つのオーミック電極間に流れる電流値である。Ｉ（Ｖｔｈｓ）は、Ｖｔｈｓにおける２つのオーミック電極間に流れる電流値である。
ここで、ｄは、微分演算子である。また、Ｖｇｓは、ゲート電極１７１の電圧値である。また、Ｖｔｈは、線形軸において２つのオーミック電極間に流れる電流が立ち上がるときの、ゲート電極の電圧値である。例えば、図７に示す具体例では、Ｖｔｈ＝１．３Ｖである。Ｖｔｈｓは、常用対数軸において２つのオーミック電極間に流れる電流が立ち上がるときの、ゲート電極の電圧値である。例えば、図７に示す具体例では、Ｖｔｈｓ＝−０．５Ｖである。Ｉ（Ｖｔｈ）は、Ｖｔｈにおける２つのオーミック電極間に流れる電流値である。Ｉ（Ｖｔｈｓ）は、Ｖｔｈｓにおける２つのオーミック電極間に流れる電流値である。
Ｉ（Ｖｔｈ）とＩ（Ｖｔｈｓ）とを比べると、約１０８倍変化しているので、順方向電圧Ｖｆの設計値Ｘ＝１０００［ｍＶ］とすると、Ｓａｖｇ≒（１０００［ｍＶ］）／８≒１２２のように算出することができる。
このようにして、本実施の形態に係るダイオード１は、ｙの設計値が８のとき、すなわちオンオフ時のドレイン電流の比が１０８倍の時、上述した（４）式に示す条件を容易に満たす距離Ｄに調整することができる。
なお、本発明に係るダイオードは、ＭＯＳ型に限定されず、ＭＩＳ型、ＳＯＩ型デバイスを用いてもよい。
１１ Ｓｉ（１１１）基板
１３ ＧａＮ層
１４ ＡｌＧａＮ層
１７１ ゲート電極
１７２ ソース電極
１７３ ドレイン電極
１３ ＧａＮ層
１４ ＡｌＧａＮ層
１７１ ゲート電極
１７２ ソース電極
１７３ ドレイン電極
Claims (5)
- 基板と、
バッファ層を介して前記基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、
前記第１の半導体層上に積層され、前記第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、
前記第２の半導体層の表面に形成された２つのオーミック電極と、
前記２つのオーミック電極の間の前記第２の半導体層の表面から、ゲート絶縁膜を介して前記第１の半導体層の内部に亘って形成され、該２つのオーミック電極の一方のオーミック電極と短絡したゲート電極とを備えるダイオードの設計方法において、
前記ゲート絶縁膜と前記第１の半導体層との界面と、この界面から前記基板側に向かって最初の２次元電子ガスが発生している界面との間の距離を、下記の（１）式を満たすＳ値となるように設計することを特徴とするダイオードの設計方法。
Ｓ≦Ｘ／Ｙ ・・・（１）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、
ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で該２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、
Ｓは、前記ゲート電極と前記オーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、前記オーミック電極間に流れる電流を１０倍変化させる前記ゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。 - 基板と、
バッファ層を介して前記基板上に積層された第１のＧａＮ系化合物を含む第１の半導体層と、
前記第１の半導体層上に積層され、前記第１のＧａＮ系化合物とヘテロ接合された第２のＧａＮ系化合物を含む第２の半導体層と、
前記第２の半導体層の表面に形成された２つのオーミック電極と、
前記２つのオーミック電極の間の前記第２の半導体層の表面から、ゲート絶縁膜を介して前記第１の半導体層の内部に亘って形成され、該２つのオーミック電極の一方のオーミック電極と短絡したゲート電極とを備え、
前記ゲート絶縁膜と前記第１の半導体層との界面と、この界面から前記基板側に向かって最初の２次元電子ガスが発生している界面との間の距離は、下記の（１）式を満たすＳ値となるように調整されていることを特徴とするダイオード。
Ｓ≦Ｘ／Ｙ ・・・（１）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、
ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で該２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、
Ｓは、前記ゲート電極と前記オーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、前記オーミック電極間に流れる電流を１０倍変化させる前記ゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。 - 前記ゲート絶縁膜と前記第１の半導体層との界面と、この界面から前記基板側に向かって最初の２次元電子ガスが発生している界面との間の距離は、下記の（２）式により算出されるＳ値の平均値Ｓａｖｇが、上記（１）式を満たすように調整されていることを特徴とする請求項２記載のダイオード。
Ｓａｖｇ＝ｄＶｇｓ／ｄ（Ｌｏｇ（Ｉ（Ｖｔｈ）−Ｉ（Ｖｔｈｓ）））・・・（２）式
ｄは、微分演算子とし、
Ｖｇｓは、前記ゲート電極の電圧値とし、
Ｖｔｈは、線形軸において前記２つのオーミック電極間に流れる電流が立ち上がるときの、前記ゲート電極の電圧値とし、
Ｖｔｈｓは、常用対数軸において前記２つのオーミック電極間に流れる電流が立ち上がるときの、前記ゲート電極の電圧値とし、
Ｉ（Ｖｔｈ）は、Ｖｔｈにおける前記２つのオーミック電極間に流れる電流値とし、
Ｉ（Ｖｔｈｓ）は、Ｖｔｈｓにおける前記２つのオーミック電極間に流れる電流値とする。 - 前記第１の半導体層はＧａＮ半導体層からなり、
前記第２の半導体層はＡｌＧａＮ半導体層からなることを特徴とする請求項２又は３記載のダイオード素子。 - 基板上に、バッファ層を介して第１のＧａＮ系化合物を含む第１の半導体層を積層するステップと、
前記第１の半導体層上に、前記第１のＧａＮ系化合物とヘテロ接合される第２のＧａＮ系化合物を含む第２の半導体層を積層するステップと、
前記第２の半導体層の表面から前記第１の半導体層の内部に亘ってエッチングしてトレンチを形成するステップと、
前記トレンチに、ゲート絶縁膜を介して前記ゲート電極を形成するステップと、
前記第２の半導体層の表面に、２つのオーミック電極を、該オーミック電極の間に前記ゲート電極が位置するように形成するステップとを有し、
前記２つのオーミック電極を形成するステップでは、一方のオーミック電極が前記ゲート電極と短絡するようにして形成し、
前記ゲート絶縁膜と前記第１の半導体層との界面と、この界面から前記基板側に向かって最初の２次元電子ガスが発生している界面との間の距離を、下記の（１）式を満たすＳ値となるように調整することを特徴とするダイオードの製造方法。
Ｓ≦Ｘ／Ｙ ・・・（１）式
ここで、Ｘは、当該ダイオードの順方向電圧Ｖｆ［ｍＶ］の設計値であり、
ｙは、当該ダイオードがオフ状態で前記２つのオーミック電極間に流れるリーク電流の定常値に対する、当該ダイオードがオン状態で該２つのオーミック電極間に流れる電流値の比を、常用対数で表した値であり、
Ｓは、前記ゲート電極と前記オーミック電極とが短絡していないトランジスタが、オフ状態からオン状態に遷移するときに、前記オーミック電極間に流れる電流を１０倍変化させる前記ゲート電極の電圧の変動値［ｍＶ／ｄｅｃａｄｅ］である。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012114315A JP2013243196A (ja) | 2012-05-18 | 2012-05-18 | ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 |
| PCT/JP2013/062331 WO2013172180A1 (ja) | 2012-05-18 | 2013-04-26 | ダイオード、ダイオードの製造方法、及び、ダイオードの設計方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012114315A JP2013243196A (ja) | 2012-05-18 | 2012-05-18 | ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013243196A true JP2013243196A (ja) | 2013-12-05 |
Family
ID=49583589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012114315A Pending JP2013243196A (ja) | 2012-05-18 | 2012-05-18 | ダイオードの設計方法、ダイオード、及び、ダイオードの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2013243196A (ja) |
| WO (1) | WO2013172180A1 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071206A (ja) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置 |
| JP2011210779A (ja) * | 2010-03-29 | 2011-10-20 | Oki Electric Industry Co Ltd | ショットキダイオードおよびその製造方法 |
| JP2011228428A (ja) * | 2010-04-19 | 2011-11-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置 |
-
2012
- 2012-05-18 JP JP2012114315A patent/JP2013243196A/ja active Pending
-
2013
- 2013-04-26 WO PCT/JP2013/062331 patent/WO2013172180A1/ja active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011071206A (ja) * | 2009-09-24 | 2011-04-07 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置 |
| JP2011210779A (ja) * | 2010-03-29 | 2011-10-20 | Oki Electric Industry Co Ltd | ショットキダイオードおよびその製造方法 |
| JP2011228428A (ja) * | 2010-04-19 | 2011-11-10 | Toyoda Gosei Co Ltd | Ｉｉｉ族窒化物半導体からなる半導体装置およびその製造方法、電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013172180A1 (ja) | 2013-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9935190B2 (en) | Forming enhancement mode III-nitride devices | |
| US8519439B2 (en) | Nitride semiconductor element with N-face semiconductor crystal layer | |
| JP6249868B2 (ja) | 半導体基板及び半導体素子 | |
| JP2018182247A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPWO2011118098A1 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
| JPWO2011118099A1 (ja) | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 | |
| JP6055918B2 (ja) | 電界効果トランジスタ | |
| JP5997234B2 (ja) | 半導体装置、電界効果トランジスタおよび電子装置 | |
| JPWO2009119479A1 (ja) | 半導体装置及びその製造方法 | |
| JP2016167499A (ja) | 半導体装置 | |
| CN104916679A (zh) | 半导体装置 | |
| US20160211357A1 (en) | Semiconductor device | |
| US9029210B2 (en) | GaN vertical superjunction device structures and fabrication methods | |
| WO2012120934A1 (ja) | ノーマリオフ型ヘテロ接合電界効果トランジスタ | |
| JP2014078568A (ja) | 半導体装置 | |
| JP5740643B2 (ja) | 電界効果トランジスタ | |
| JP6550869B2 (ja) | 半導体装置 | |
| JP5667136B2 (ja) | 窒化物系化合物半導体素子およびその製造方法 | |
| JP2018026431A (ja) | 窒化物半導体装置 | |
| WO2013172180A1 (ja) | ダイオード、ダイオードの製造方法、及び、ダイオードの設計方法 | |
| US10396193B2 (en) | III-nitride high electron mobility transistor | |
| JP5701721B2 (ja) | 半導体装置 | |
| KR101920809B1 (ko) | 고온-고전압용 정전류 제어 소자 및 그 제조방법 | |
| JP2016134563A (ja) | 半導体装置 | |
| JP2014154729A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131009 |
|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20131029 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140205 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20140522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150406 |