WO2005048331A1 - シリコンエピタキシャルウェーハの製造方法 - Google Patents

シリコンエピタキシャルウェーハの製造方法 Download PDF

Info

Publication number
WO2005048331A1
WO2005048331A1 PCT/JP2004/012179 JP2004012179W WO2005048331A1 WO 2005048331 A1 WO2005048331 A1 WO 2005048331A1 JP 2004012179 W JP2004012179 W JP 2004012179W WO 2005048331 A1 WO2005048331 A1 WO 2005048331A1
Authority
WO
WIPO (PCT)
Prior art keywords
crystal substrate
single crystal
silicon single
silicon
oxide film
Prior art date
Application number
PCT/JP2004/012179
Other languages
English (en)
French (fr)
Inventor
Syo-Ichi Takamizawa
Ryuji Sayama
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP04772140A priority Critical patent/EP1684335A4/en
Priority to US10/578,369 priority patent/US20070054468A1/en
Priority to KR1020067009216A priority patent/KR101079176B1/ko
Publication of WO2005048331A1 publication Critical patent/WO2005048331A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Definitions

  • the present invention relates to a method for manufacturing a silicon epitaxy in which a silicon epitaxy layer is formed on a main surface of a silicon single crystal substrate.
  • the vapor-phase epitaxial growth method is a method of growing a single-crystal thin film having the same plane orientation as a silicon single-crystal substrate, that is, a silicon epitaxy layer, by supplying a source gas onto a main surface of the silicon single-crystal substrate. It is.
  • a high-resistivity silicon epitaxy layer is formed on a main surface of a low-resistivity silicon single crystal substrate having high-concentration boron, arsenic, or phosphorus as a dopant.
  • a phenomenon in which a dopant is temporarily released from the silicon single crystal substrate into the gas phase and doped into the growing silicon epitaxial layer that is, a so-called auto-doping phenomenon occurs.
  • the impurity profile at the interface between the crystal substrate and the silicon epitaxial layer may be moderate.
  • the cap layer (sub-epitaxial) must be supplied without supplying the dopant gas from outside before forming the main epitaxy layer on the main surface of the silicon single crystal substrate.
  • Layer may be previously formed at a low temperature (for example, see Patent Documents 1 and 2).
  • the formation temperature of the cap layer is low.
  • a low temperature of less than 1000 ° C. for example, 500 ° C. to 850 ° C. to perform a vapor phase growth of the cap layer while maintaining a good crystalline state.
  • Patent Document 2 it is necessary to remove the native oxide film formed on the main surface of the silicon single crystal substrate by performing a treatment with hydrofluoric acid vapor or the like in advance in the main or sub chamber.
  • a silicon oxide film for preventing autodoping may be formed on the back surface of the silicon single crystal substrate in advance.
  • Patent Document 1 JP-A-58-41799
  • Patent Document 2 JP-A-9-120947
  • the present invention has been made to solve the above-mentioned problems, and has been made in order to solve the above-mentioned problems.
  • a silicon epitaxy capable of vapor-phase growing a silicon epitaxy layer having a steeper impurity concentration profile on a main surface of a silicon single crystal substrate. The purpose is to provide a method for manufacturing an eha.
  • the first of the methods for producing the silicon epitaxy of the present invention is boron, arsenic or lithium.
  • the main epitaxy layer forming step of forming the main epitaxy layer on the sub epitaxy layer By performing the main epitaxy layer forming step of forming the main epitaxy layer on the sub epitaxy layer in this order, the main epitaxy layer and the sub epitaxy layer are formed on the main surface of the silicon single crystal substrate.
  • a silicon oxide film for preventing auto-doping was formed on the back surface
  • the oxide film formed on the main surface of the silicon single crystal substrate is wet-etched while the silicon oxide film for preventing autodoping is left. Even when a low-temperature cap layer is grown, a silicon oxide film can be applied to prevent autodoping. Therefore, it becomes possible to vapor-grow a silicon epitaxial layer having a steep impurity concentration profile on the main surface of the silicon single crystal substrate.
  • the silicon single crystal substrate is exposed to the air between the hydrofluoric acid treatment step and the sub-epitaxial layer formation step, a natural oxide film is formed.
  • the natural oxide film formed on the main surface of the silicon single crystal substrate is dry-etched.
  • the baking step is performed while heating the silicon single crystal substrate to a temperature lower than the growth temperature of the main epitaxial layer, for example, 950 ° C. or lower.
  • the silicon single crystal substrate is heated to a temperature higher than 950 ° C during the baking process, the auto-doping phenomenon cannot be ignored. How big it is.
  • the sub-epitaxial layer may be formed to a thickness of, for example, less than 0.5 / im so as to suppress autodoping from the main surface of the silicon single crystal substrate.
  • the thickness of the sub-epitaxial layer may be 0.5 xm or more, the thickness of the sub-epitaxial layer may be larger than the outward diffusion width of the dopant from the silicon single crystal substrate.
  • the silicon single crystal substrate and the sub-epitaxial layer are almost indistinguishable due to outward diffusion of the dopant from the silicon single-crystal substrate during a series of heat treatments performed after the growth of the sub-epitaxial layer.
  • the accuracy of the thickness and resistivity of the epitaxial layer does not matter much. Therefore, the productivity of the silicon epitaxy wafer can be increased by performing the sub-epitaxial layer formation step during the temperature rise of the silicon single crystal substrate whose thickness and resistivity are apt to change.
  • the time for exposing the silicon single crystal substrate to the air between the hydrofluoric acid treatment step and the baking step is within 60 minutes. During this time, the thickness of the natural oxide film formed on the surface of the silicon single crystal substrate is very small, so for example, by performing a baking process in a hydrogen gas atmosphere while heating the silicon single crystal substrate to 900 ° C, The natural oxide film is instantly etched away.
  • the time for exposing the silicon single crystal substrate to the atmosphere exceeds 60 minutes, the time for the baking process may be extended or the baking temperature for the silicon single crystal substrate may be increased to 950 ° C to etch away the natural oxide film. Higher than the above, and both are not preferred because they increase the effect of the autodoping phenomenon.
  • the silicon single crystal substrate is heated to a temperature of 900 ° C or more and 1200 ° C or less, and the main epitaxy layer is formed on the sub-epitaxial layer. Even if a layer is formed, a silicon epitaxial wafer can be manufactured in a state where the auto-doping phenomenon is suppressed.
  • the silicon single crystal substrate is heated to a temperature higher than 1200 ° C to grow the main epitaxy layer by gas phase, the sub-epitaxial layer or the silicon oxide film for preventing autodoping is used.
  • the amount of the dopant that diffuses outward through the diffusion may become extremely large, and the autodoping phenomenon may no longer be able to be suppressed.
  • the main epitaxial layer is vapor-phase grown by heating a silicon single crystal substrate to a temperature of less than 900 ° C., the amount of dopant release from the substrate itself is suppressed, and the significance of applying the present invention is reduced. I do.
  • the second method of the present invention for producing silicon epitaxial # 18 is:
  • Boron, arsenic, or phosphorus is added as a dopant to a concentration of 1 ⁇ 10 19 / cm 3 or more, and a silicon single crystal substrate with a silicon oxide film for preventing auto-doping formed on the back surface is used.
  • the time for exposing the silicon single crystal substrate to the atmosphere is set to 60 minutes or less, and the silicon single crystal substrate is put into the vapor phase growth apparatus, and the silicon single crystal substrate is heated to a temperature of 950 ° C or less.
  • a sub-epitaxial layer having a thickness of less than 0.5 xm is formed on the main surface of the silicon single crystal substrate.
  • a steeper impurity profile is formed on the main surface of the silicon single crystal substrate.
  • the silicon epitaxy layer can be vapor-phase grown by using
  • FIG. 1 is a diagram showing a manufacturing process of a silicon epitaxial wafer according to the present embodiment and a cross-sectional view of a silicon single crystal substrate or the like in each process.
  • FIG. 2 is a diagram showing a dopant profile when using a method for manufacturing a silicon epitaxial wafer according to the present invention and a dopant profile when using a conventional method for manufacturing a silicon epitaxial wafer. It is.
  • FIG. 1 shows a manufacturing process of a silicon epitaxial wafer according to the embodiment of the present invention
  • the left side shows a cross-sectional view of a silicon single crystal substrate CW and the like corresponding to each process.
  • a silicon single crystal rod to which boron, arsenic or phosphorus is added as a dopant at a concentration of 1 ⁇ 10 19 / cm 3 or more is pulled up by the CZ (Czochralski) method.
  • CZ Czochralski
  • the second main surface (lower surface in Fig. 1) of the silicon single crystal substrate CW is subjected to CVD (
  • a silicon oxide film 1 for preventing auto-doping (hereinafter simply referred to as a CVD oxide film) is formed using a Chemical Vapor D mark osition method (Step S2).
  • a monosilane (SiH) gas and an oxygen gas are supplied as source gases to the second main surface of a silicon single crystal substrate CW heated to 350-450 ° C, and a CV having a thickness of about 500 nm is formed.
  • the D oxide film 1 is grown in vapor phase.
  • the first main surface opposite to the surface on which the CVD oxide film 1 is formed is subjected to mechanical and chemical polishing (step S3), and the first main surface in a mirror state is formed.
  • This is a silicon single crystal substrate PW having a surface.
  • the silicon single crystal substrate PW was cleaned with SC-1 (ammonia-hydrogen peroxide solution) and SC-2 (hydrochloric acid peroxide) to remove organic substances, metals, particles, etc. attached to the surface. Cleaning using hydrogen water) cleaning is performed (step S4).
  • the silicon single crystal substrate PW A silicon oxide film is formed on the surface of the substrate.
  • a natural oxide film with a thickness that cannot be removed by low-temperature heat treatment at 950 ° C or less will be formed.
  • these oxide films 5 remain during the formation of the sub-epitaxial layer 2 to be grown at a low temperature in a later step, they adversely affect the crystallinity of the sub-epitaxial layer 2.
  • a hydrofluoric acid treatment step of wet etching with hydrofluoric acid is performed, and the oxide film 5 formed on the surface of the silicon single crystal substrate PW is removed (step S5).
  • the CVD oxide film 1 formed on the second main surface of the silicon single crystal substrate PW to prevent autodoping is also removed by etching by hydrofluoric acid treatment, use a diluted hydrofluoric acid having a concentration of about 1%.
  • the oxide film 5 is removed by wet etching while the CVD oxide film 1 remains. Since the thickness of the silicon oxide film removed by etching during this period is about 6 nm, the oxide film 5 having a thickness of about 12 nm is completely removed, while the CVD oxide film 1 having a thickness of about 500 nm remains.
  • the silicon single crystal substrate PW is put into a vapor phase growth apparatus without exposing it to the atmosphere for more than 60 minutes (step S6). After being put into the vapor phase growth apparatus, the silicon single crystal substrate PW is placed in a non-oxidizing atmosphere, so that the natural oxide film 6 is not formed thereafter.
  • the input vapor phase growth apparatus is a pancake type or barrel type. In the case of (cylinder type), the silicon single crystal substrate PW is directly mounted on the susceptor in the vapor phase growth furnace, and the air in the vapor phase growth furnace is replaced with nitrogen, and then further replaced with hydrogen. The vapor phase growth process is performed.
  • the silicon single-crystal substrate PW is temporarily stored in a load lock chamber maintained in a nitrogen atmosphere, and then transferred to a vapor-phase growth furnace maintained in a hydrogen atmosphere.
  • the vapor phase growth step is performed in a hydrogen atmosphere.
  • the silicon single crystal substrate PW placed in the vapor phase growth furnace is heated in a hydrogen atmosphere, and is heated at a temperature of 950 ° C or less (for example, 900 ° C) for 5 minutes or less (for example, for 1 to 12 minutes). It is baked for only the time (step S7).
  • the natural oxide film 6 regenerated on the main surface of the silicon single crystal substrate PW during the period from the hydrofluoric acid treatment to the introduction into the vapor phase growth apparatus is removed by dry etching.
  • the natural oxide film 6 and the like formed on the surface of the silicon single crystal substrate PW are removed in advance by wet etching by hydrofluoric acid treatment, and then the silicon oxide is prevented from being regenerated as much as possible.
  • the crystal substrate PW By introducing the crystal substrate PW into the vapor phase growth equipment, the temperature required for SiO to be reduced by H and evaporate as Si
  • the natural oxide film 6 regenerated on the silicon single crystal substrate PW can also be completely removed by dry etching using hydrogen baking under a relatively low temperature condition of 950 ° C. or lower. Therefore, outward diffusion of the dopant from the silicon single crystal substrate PW into the gas phase, which causes the autodoping phenomenon, can be suppressed. In addition, since the natural oxide film 6 is completely removed, the epitaxial layer having good crystallinity can be vapor-phase grown even at a relatively low temperature of 700 ° C or more and 950 ° C or less.
  • the raw material gas eg, SiH CI
  • Step S8 is supplied onto the silicon single crystal substrate PW together with the carrier gas hydrogen, whereby the sub-epitaxial layer 2 is vapor-phase-grown on the first main surface of the silicon single crystal substrate PW to form a silicon single crystal.
  • the first main surface of the substrate PW is covered, and the autodoping phenomenon from the main surface of the silicon single crystal substrate PW is suppressed (Step S8).
  • the sub-epitaxial layer 2 was grown in a gas phase after hydrogen baking under high temperature conditions. Therefore, in order to suppress the auto-doping phenomenon, the temperature was lowered and the silicon epitaxy was performed during hydrogen baking. It was necessary to purge the dopant released into the gas phase from the crystal substrate PW. However, in this embodiment, since the hydrogen blanking is performed under relatively low temperature conditions, the dopant is not released into the gas phase. , The onset of the auto-doping phenomenon can be kept to the minimum level that necessarily occurs at the starting temperature of the vapor phase growth.
  • the sub-epitaxial layer 2 is formed at a predetermined temperature (for example, 1000 ° C.) immediately after the completion of the hydrogen baking while raising the temperature of the silicon single crystal substrate PW toward the vapor phase growth temperature of the main epi-layer 3. (° C), the deposition is carried out by vapor phase epitaxy of a thickness of less than 0.5 ⁇ m, for example 0.2 ⁇ m. As described above, by making the thickness of the sub-epiaxial layer 2 less than 0.5 zm, more preferably, the thickness of the sub-epiaxial layer 2 is further reduced to one-tenth of the thickness of the main epitaxy layer 3.
  • a predetermined temperature for example, 1000 ° C.
  • the thickness of the sub-epitaxial layer 2 By setting the thickness below, it is possible to prevent the thickness of the sub-epitaxial layer 2 from becoming larger than the out-diffusion width of the PW force of the silicon single crystal substrate and the like, so that the sub-epitaxial layer 2 becomes apparent. Without this, a sharp dopant profile can be realized at the interface between the silicon single crystal substrate PW and the epitaxial layer.
  • a main epitaxy layer 3 of the same conductivity type as the silicon single crystal substrate PW is vapor-phase-grown on the surface of the sub-epitaxial layer 2 (Step S9). More specifically, the silicon single crystal substrate PW is heated to a temperature of 900 ° C or more and 1200 ° C or less (for example, about 1130 ° C), and a raw material gas is formed on the main surface of the sub-epitaxial layer 2 together with the carrier gas.
  • a source gas for example, SiH CI, SiHCl or SiH, etc.
  • the main epitaxy layer 3 is formed so that the resistivity of the main surface is at least 20 times that of the silicon single crystal substrate PW.
  • the first main surface of the silicon single crystal substrate PW is covered with the sub-epitaxial layer 2
  • the second main surface is covered with the CVD oxide film 1
  • the baking step Since the dopant is hardly released from the silicon single crystal substrate PW into the gas phase during the pre-heat treatment such as (Step S7), the main epitaxy is formed on the first main surface of the silicon single crystal substrate PW with a steeper impurity profile.
  • Layer 3 can be vapor grown.
  • the silicon epitaxy layer was formed on the main surface of the silicon single crystal substrate PW by the method of manufacturing a silicon epitaxy wafer in the above embodiment.
  • As the silicon single crystal substrate PW arsenic was added to a concentration of 2 ⁇ 10 19 / cm 3 and the resistivity was about 3.5 ⁇ .
  • the silicon single crystal substrate PW was heated at 900 ° C.
  • the thickness of the sub-epitaxial layer was 0.08 ⁇ m.
  • the formation temperature of the main epitaxial layer was set at 1130 ° C, and the thickness of the entire silicon epitaxial layer was set at 1.
  • the comparative example was performed under the same conditions as in the example except that the baking step was performed by raising the temperature of the silicon single crystal substrate PW to 1150 ° C.
  • FIG. 2 shows the result of forming a silicon epitaxy layer by the method of manufacturing silicon epitaxy wafers of the above Examples and Comparative Examples.
  • the dopant concentration is not constant up to the vicinity of the surface of the silicon epitaxial layer where the effect of autodoping is large, but in the example, the dopant concentration is 0.6 ⁇ m or more from the surface of the silicon epitaxial layer. A region with a flat dopant concentration was obtained up to a depth of.
  • the silicon epitaxial layer can be formed with a steeper dopant profile according to the method of manufacturing a silicon epitaxial wafer according to the present invention.
  • the method of manufacturing a silicon epitaxial layer 8 which is effective in the present invention is suitable for vapor-phase growing a silicon epitaxial layer having a steeper impurity concentration profile on the main surface of a silicon single crystal substrate. It is useful and is particularly suitable for vapor-phase growth of a silicon epitaxial layer on the main surface of a low-resistivity silicon single crystal substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

　ボロン、ヒ素又はリンがドーパントとして１×１０１９／ｃｍ３以上の濃度に添加され、裏面にＣＶＤ酸化膜１が形成されたシリコン単結晶基板ＰＷに対し、ＣＶＤ酸化膜１を残存させながら、シリコン単結晶基板ＰＷの主表面上の酸化膜をフッ酸処理でウェットエッチングする（ステップＳ５）。次に水素ガス中でシリコン単結晶基板ＰＷを９５０°C以下でベーキングし、シリコン単結晶基板ＰＷの主表面上の自然酸化膜をドライエッチングする（ステップＳ７）。そして主エピタキシャル層３の成長温度よりも低温で副エピタキシャル層２を形成し（ステップＳ８）、９００°C以上１２００°C以下の温度で副エピタキシャル層２上に主エピタキシャル層３を形成する（ステップＳ９）。

Description

明 細 書
シリコンェピタキシャルゥエーハの製造方法
技術分野
[0001] 本発明は、シリコン単結晶基板の主表面上にシリコンェピタキシャル層を形成する シリコンェピタキシャルゥヱ一八の製造方法に関する。 背景技術
[0002] シリコン単結晶基板の主表面上にシリコンェピタキシャル層を形成する方法として、 気相ェピタキシャル成長方法がある。気相ェピタキシャル成長方法とは、シリコン単 結晶基板の主表面上に原料ガスを供給することによって、シリコン単結晶基板と同一 の面方位を有する単結晶薄膜、つまりシリコンェピタキシャル層を成長させる方法で ある。
[0003] このような気相ェピタキシャル成長方法を用いて、高濃度のボロン、ヒ素またはリン をドーパントとして有する低抵抗率のシリコン単結晶基板の主表面上に高抵抗率の シリコンェピタキシャル層を形成する場合には、シリコン単結晶基板内からドーパント が気相中に一旦放出されて成長中のシリコンェピタキシャル層にドーピングされる現 象、いわゆるオートドープ現象が生じてしまい、その結果、シリコン単結晶基板とシリ コンェピタキシャル層との界面において不純物プロファイルが緩やかになってしまう 場合がある。
[0004] 高濃度ドープのシリコン単結晶基板上に低濃度ドープのシリコンェピタキシャル層 を気相成長する際、つまり、低抵抗率のシリコン単結晶基板上に該基板と同一導電 型で高抵抗率のシリコンェピタキシャル層を気相成長する際にオートドープ現象が生 じるのは、シリコン単結晶基板の主表面や裏面からドーパントが放出され、気相成長 中のシリコンェピタキシャル層に再び取り込まれるからである。シリコン単結晶基板の 裏面から放出されたドーパントは、シリコン単結晶基板の外周部から主表面側に回り 込むため、オートドープ現象の影響はシリコンェピタキシャル層の周縁で顕著になる
[0005] シリコンェピタキシャル層を気相成長する際に、シリコン単結晶基板の主表面から のドーパントの放出によるオートドープ現象を抑制するためには、シリコン単結晶基 板の主表面上に主ェピタキシャル層を形成する前に、ドーパントガスを外部から供給 せずにキャップ層（副ェピタキシャル層）を予め低温で形成しておけばよい（例えば、 特許文献 1 , 2参照)。
[0006] ここで、オートドープ現象を抑制するためには、キャップ層の形成温度は低い方が 好ましレ、。そして、シリコン単結晶基板を 1000°C未満、例えば 500°C 850°Cの低 温に加熱して良好な結晶状態を保ちながらキャップ層の気相成長を行うためには、 特許文献 2に記載されるように主または副チャンバ一内で予めフッ酸蒸気等による処 理を行い、シリコン単結晶基板の主表面上に形成されてレ、る自然酸化膜を除去する 必要があった。
[0007] 一方、シリコン単結晶基板の裏面からのドーパントの放出を抑制するためには、当 該シリコン単結晶基板の裏面に、オートドープ防止用のシリコン酸化膜を予め形成し ておけばよい。
特許文献 1 :特開昭 58 - 41799号公報
特許文献 2：特開平 9 - 120947号公報
発明の開示
発明が解決しょうとする課題
[0008] し力、しながら、シリコン酸化膜はフッ酸処理によりエッチングされてしまうため、フッ酸 処理の必要な低温キャップ層成長を行う場合、従来、シリコン単結晶基板にはオート ドープ防止用シリコン酸化膜が適用されていない。そのため、ドーパントが高濃度に ドープされたシリコン単結晶基板の主表面上に、急峻な不純物濃度プロファイルのシ リコンェピタキシャル層を気相成長することは難しかった。
[0009] 本発明は上記課題を解決するためになされたものであり、シリコン単結晶基板の主 表面上により急峻な不純物濃度プロファイルのシリコンェピタキシャル層を気相成長 することができるシリコンェピタキシャルゥエーハの製造方法を提供することを目的と する。
課題を解決するための手段
[0010] 本発明のシリコンェピタキシャルゥヱ一八の製造方法の第 1は、ボロン、ヒ素またはリ ンがドーパントとして添加されたシリコン単結晶基板の主表面上に副ェピタキシャノレ 層を形成する副ェピタキシャル層形成工程と、
副ェピタキシャル層上に主ェピタキシャル層を形成する主ェピタキシャル層形成ェ 程と、をこの順に行うことにより、シリコン単結晶基板の主表面上に、主ェピタキシャル 層と副ェピタキシャル層とを有するシリコンェピタキシャル層を形成するシリコンェピタ キシャルゥヱーハの製造方法にぉレ、て、
シリコン単結晶基板として、裏面にオートドープ防止用シリコン酸化膜が形成された ものを用レ、、
シリコン単結晶基板をフッ酸中に浸漬し、オートドープ防止用シリコン酸化膜を残存 させつつ、シリコン単結晶基板の主表面上に形成された酸化膜をウエットエッチング するフッ酸処理工程と、
主ェピタキシャル層の成長温度より低い温度にシリコン単結晶基板を加熱しながら 、シリコン単結晶基板の主表面上に形成された自然酸化膜を水素ガス雰囲気中でド ライエッチングするベーキング工程と、をこの順に行ってから副ェピタキシャル層形成 工程を行うことを特徴とする。
本発明によれば、フッ酸処理工程において、オートドープ防止用シリコン酸化膜を 残存させつつシリコン単結晶基板の主表面上に形成された酸化膜をウエットエツチン グするので、フッ酸処理の必要な低温キャップ層成長を行う場合でもオートドープ防 止用にシリコン酸化膜を適用することができる。従って、シリコン単結晶基板の主表面 上に、急峻な不純物濃度プロファイルのシリコンェピタキシャル層を気相成長すること が可能となる。
但し、フッ酸処理工程と副ェピタキシャル層形成工程との間にシリコン単結晶基板 が大気に曝されると自然酸化膜が形成されるので、水素ガス雰囲気中でベーキング 工程をさらに行うことにより、当該シリコン単結晶基板の主表面上に形成された自然 酸化膜をドライエッチングする。その際、無用なオートドープ現象の発生を抑制する ため、ベーキング工程は、主ェピタキシャル層の成長温度より低い温度、例えば 950 °C以下の温度にシリコン単結晶基板を加熱しながら行う。ベーキング工程中にシリコ ン単結晶基板を 950°Cよりも高温に加熱すると、オートドープ現象が無視できないほ ど大きくなる。
[0012] 前記副ェピタキシャル層は、シリコン単結晶基板の主表面からのオートドープを抑 制できるように、例えば 0. 5 /i m未満の厚さに形成しておけばよレ、。一方、副ェピタ キシャル層の厚さが 0. 5 x m以上になると、シリコン単結晶基板からのドーパントの外 方拡散幅よりも副ェピタキシャル層の厚さが大きくなることがあり、副ェピタキシャル層 の存在が顕在化してシリコンェピタキシャルゥヱ一八の特性に影響を及ぼすようにな る。
但し、副ェピタキシャル層成長後に施される一連の熱処理の際に生じるシリコン単 結晶基板からのドーパントの外方拡散によりシリコン単結晶基板と副ェピタキシャル 層とは殆ど区別がつかなくなるので、副ェピタキシャル層の厚さと抵抗率の精度はあ まり問われない。そのため、厚さと抵抗率が変化しやすいシリコン単結晶基板の昇温 中に、副ェピタキシャル層形成工程を行うことにより、シリコンェピタキシャルゥエーハ の生産性を高めることができる。
[0013] フッ酸処理工程からベーキング工程までの間に、シリコン単結晶基板を大気中に曝 す時間は、 60分以内であることが好ましい。この間にシリコン単結晶基板の表面に形 成される自然酸化膜の厚さは僅かであるので、例えばシリコン単結晶基板を 900°C に加熱しながら水素ガス雰囲気中でベーキング工程を行うことにより、自然酸化膜は 瞬時にエッチング除去される。
一方、シリコン単結晶基板を大気中に曝す時間が 60分を越えると、 自然酸化膜を エッチング除去するために、ベーキング工程の時間を長くしたりシリコン単結晶基板 のべ一キング温度を 950°Cよりも高くしたりする必要があり、何れもオートドープ現象 の影響を大きくするので好ましくない。
[0014] 上記のようにして副ェピタキシャル層を予め形成しておくことにより、シリコン単結晶 基板を 900°C以上 1200°C以下の温度に加熱しながら、副ェピタキシャル層上に主 ェピタキシャル層を形成しても、オートドープ現象の抑制された状態でシリコンェピタ キシャルゥエーハを製造することができる。
一方、シリコン単結晶基板を 1200°Cよりも高温に加熱して主ェピタキシャル層を気 相成長する場合は、副ェピタキシャル層あるいはオートドープ防止用シリコン酸化膜 を介して外方拡散するドーパント量が著しく大きくなり、もはやオートドープ現象を抑 制することができなくなるおそれがある。また、シリコン単結晶基板を 900°C未満に加 熱して主ェピタキシャル層を気相成長する場合は、基板からのドーパントの放出量自 体が抑制されるため、本発明を適用する意義が低下する。
[0015] オートドープ現象は、主ェピタキシャル層の主表面の抵抗率をシリコン単結晶基板 の抵抗率の 20倍以上とする場合、より具体的には、ドーパント濃度が 1 X 1019/cm3 以上のシリコン単結晶基板を用いる場合に、特に顕在化しやすい。そこで、上記のよ うな副ェピタキシャル層を予め形成しておき、主ェピタキシャル層形成工程で、主表 面の抵抗率がシリコン単結晶基板の 20倍以上である主ェピタキシャル層を副ェピタ キシャル層上に気相成長すると、オートドープ現象の抑制に大きな効果が得られる。
[0016] 本発明のシリコンェピタキシャルゥヱ一八の製造方法の第 2は、
ボロン、ヒ素またはリンがドーパントとして 1 X 1019/cm3以上の濃度に添加され、裏 面にオートドープ防止用シリコン酸化膜が形成されたシリコン単結晶基板を用い、 シリコン単結晶基板をフッ酸中に浸漬し、オートドープ防止用シリコン酸化膜を残存 させつつ、シリコン単結晶基板の主表面上に形成された酸化膜をウエットエッチング するフッ酸処理工程と、
フッ酸処理工程の後、シリコン単結晶基板を大気に曝す時間を 60分以内としてシリ コン単結晶基板を気相成長装置に投入し、シリコン単結晶基板を 950°C以下の温度 に加熱しながら、シリコン単結晶基板の主表面上に形成された自然酸化膜を水素ガ ス雰囲気中でドライエッチングするベーキング工程と、
ベーキング工程終了直後から、主ェピタキシャル層の気相成長温度に向けてシリコ ン単結晶基板を昇温しながら、厚さ 0. 5 x m未満の副ェピタキシャル層をシリコン単 結晶基板の主表面上に気相成長する副ェピタキシャル層形成工程と、
副ェピタキシャル層上に、主表面の抵抗率がシリコン単結晶基板の 20倍以上であ る主ェピタキシャル層を気相成長する主ェピタキシャル層形成工程と、
を行うことを特徴とする。
発明の効果
[0017] 本発明によれば、シリコン単結晶基板の主表面上に、より急峻な不純物プロフアイ ルでシリコンェピタキシャル層を気相成長することができる。
図面の簡単な説明
[0018] [図 1]本実施の形態におけるシリコンェピタキシャルゥエーハの製造工程と、各工程に おけるシリコン単結晶基板等の断面図とを示す図である。
[図 2]本発明に係るシリコンェピタキシャルゥヱーハの製造方法を用いた場合のドー パントプロファイルと、従来のシリコンェピタキシャルゥエーハの製造方法を用いた場 合のドーパントプロファイルとを示す図である。
発明を実施するための最良の形態
[0019] 以下、本発明の実施の形態について、図を参照して説明する。図 1の右側に、本発 明の実施形態に係るシリコンェピタキシャルゥヱーハの製造工程を、左側には各工程 に対応するシリコン単結晶基板 CW等の断面図を示す。
まず、ボロン、ヒ素またはリンがドーパントとして 1 X 1019/cm3以上の濃度に添加さ れたシリコン単結晶棒を CZ (Czochralski)法により引き上げ、さらに、ブロック切断、 外径研削、オリエンテーションフラット加工、スライシング、面取り、ラッピング、ケミカノレ エッチング等の加工を施して、ケミカルエッチング済のシリコン単結晶基板 CWを準 備する (ステップ Sl)。
[0020] 次に、シリコン単結晶基板 CWの第 2主表面（図 1中、下側の面）に、 CVD (
Chemical Vapor D印 osition)法を用いてオートドープ防止用シリコン酸化膜 1 (以下、 単に CVD酸化膜とする）を形成する（ステップ S2)。
より具体的には、 350— 450°Cに加熱されたシリコン単結晶基板 CWの第 2主表面 に、モノシラン（SiH )ガスと酸素ガスとを原料ガスとして供給し、厚さ約 500nmの CV
4
D酸化膜 1を気相成長させる。
[0021] CVD酸化膜 1を形成後、該 CVD酸化膜 1の形成された面とは反対側の第 1主表面 に機械的化学的研磨を施して (ステップ S3)、鏡面状態の第 1主表面を有するシリコ ン単結晶基板 PWとなす。シリコン単結晶基板 PWには、その表面に付着している有 機物、金属、パーティクル等を除去するために、 SC-1 (アンモニア-過酸化水素水） 洗浄と SC-2 (塩酸一過酸化水素水）洗浄を用いた洗浄が施される（ステップ S4)。
[0022] SC— 1洗浄や SC—2洗浄の際には、その酸化作用により、シリコン単結晶基板 PW の表面にシリコン酸化膜が形成される。また、洗浄工程と気相ェピタキシャル成長ェ 程との間に大気中に保管される時間が長いと、 950°C以下での低温熱処理では除 去しきれない厚さの自然酸化膜が形成されることがある。これらの酸化膜 5が、後ェ 程で低温成長させる副ェピタキシャル層 2の形成時に残存すると、該副ェピタキシャ ル層 2の結晶性に悪影響を及ぼすので、洗浄工程と気相成長工程との間に、フッ酸 によりウエットエッチングするフッ酸処理工程を行レ、、シリコン単結晶基板 PWの表面 に形成された酸化膜 5を除去する (ステップ S5)。
ただし、シリコン単結晶基板 PWの第 2主表面にオートドープ防止用に形成した CV D酸化膜 1もフッ酸処理によるエッチングにより除去されるので、濃度 1%程度の希フ ッ酸を用レ、、該希フッ酸中にシリコン単結晶基板 PWを浸漬する時間を 1分程度に短 くすることにより、 CVD酸化膜 1を残存させつつ酸化膜 5のウエットエッチングによる除 去を行う。この間にエッチングにより除去されるシリコン酸化膜の厚さは約 6nmなので 、 1一 2nm程度の酸化膜 5は完全に除去される一方、約 500nmの厚さを有する CV D酸化膜 1は残存する。
フッ酸処理後は、純水リンス及び乾燥のみを行い、酸化作用を伴う洗浄は行わない シリコン単結晶基板 PWの表面の酸化膜 5を除去後、自然酸化膜 6の再形成を抑制 するため、該シリコン単結晶基板 PWを 60分間よりも長く大気に曝すことなぐ気相成 長装置内に投入する (ステップ S6)。気相成長装置内に投入後は、シリコン単結晶基 板 PWは非酸化性雰囲気中に置かれるので、自然酸化膜 6はこれ以降形成されない 投入される気相成長装置がパンケーキ型あるいはバレル型 (シリンダー型）の場合 、シリコン単結晶基板 PWは気相成長炉内のサセプタ上に直接載置され、気相成長 炉内の空気を窒素により置換した後、水素により更に置換し、水素雰囲気中で気相 成長工程が行われる。
投入される気相成長装置が枚葉式の場合、シリコン単結晶基板 PWは窒素雰囲気 に保たれたロードロック室内に一旦保管された後、水素雰囲気に保たれた気相成長 炉内に搬送され、水素雰囲気中で気相成長工程が行われる。 [0024] 気相成長炉内に載置されたシリコン単結晶基板 PWは水素雰囲気中で昇温され、 950°C以下の温度（例えば 900°C)で 5分間以下（例えば 1一 2分間）の時間だけべ 一キングされる（ステップ S7)。これにより、フッ酸処理から気相成長装置内投入まで の間にシリコン単結晶基板 PWの主表面に再生した自然酸化膜 6がドライエッチング により除去される。
前記したように、シリコン単結晶基板 PWの表面上に形成された自然酸化膜 6等を フッ酸処理によるウエットエッチングによって予め除去してから、 自然酸化膜 6の再生 を極力防止した状態でシリコン単結晶基板 PWを気相成長装置内に投入することで、 SiOが Hにより還元されて Si〇として蒸発するために必要な温度とされる 1050°Cよ
2 2
りも低い、 950°C以下という比較的低温条件での水素べ一キングによるドライエツチン グによっても、シリコン単結晶基板 PW上に再生した自然酸化膜 6を完全に除去でき る。従って、オートドープ現象の原因となるシリコン単結晶基板 PWから気相中へのド 一パントの外方拡散を抑制することができる。また、 自然酸化膜 6が完全に除去され るので、良好な結晶性を有するェピタキシャル層を 700°C以上 950°C以下の比較的 低温条件でも気相成長することができ、次工程以降の副ェピタキシャル層 2及び主ェ ピタキシャル層 3の成長時に、良好な結晶性を保ちながらオートドープ現象を抑制す ることが可能となり、ひいては、急峻な不純物プロファイルを有するシリコンェピタキシ ャル層を気相成長することが可能となる。
[0025] 水素べ一キング終了後直ちに、原料ガス（例えば、 SiH CI
2 2、 SiHClまたは SiH
3 4 等）をキャリアガスの水素とともにシリコン単結晶基板 PW上に供給することにより、該 シリコン単結晶基板 PWの第 1主表面上に副ェピタキシャル層 2を気相成長させてシ リコン単結晶基板 PWの第 1主表面を被覆し、該シリコン単結晶基板 PWの主表面か らのオートドープ現象を抑制する（ステップ S8)。
従来は、高温条件で水素べ一キングを行った後に副ェピタキシャル層 2を気相成 長したので、オートドープ現象を抑制するために、ー且降温して、水素べ一キング時 にシリコン単結晶基板 PWから気相中に放出されたドーパントをパージする必要があ つた。しかし、本実施形態では比較的低温条件で水素べ一キングを行うため気相中 へのドーパントの放出が殆ど無ぐ該水素べ一キングの直後に副ェピタキシャル層 2 を気相成長しても、オートドープ現象の発現を当該気相成長の開始温度で必然的に 生じる最低レベルに留めることができる。
[0026] 副ェピタキシャル層 2の形成は、水素べ一キング終了直後から、主ェピタキシャル 層 3の気相成長温度に向けてシリコン単結晶基板 PWを昇温しながら、所定の温度（ 例えば 1000°C)に達するまでの間に、厚さ 0. 5 μ m未満、例えば 0. 2 μ mのェピタ キシャル層を気相成長することにより行う。このように、副ェピタキシャル層 2の厚さを 0 . 5 z m未満とすることにより、より好ましくは、さらに副ェピタキシャル層 2の厚さを主 ェピタキシャル層 3の厚さの 10分の 1以下とすることにより、シリコン単結晶基板 PW 力、らのドーパントの外方拡散幅よりも副ェピタキシャル層 2の厚さが大きくなつてしまう ことを防止できるので、副ェピタキシャル層 2が顕在化せずに、シリコン単結晶基板 P Wとェピタキシャル層との界面において急峻なドーパントプロファイルを実現すること ができる。
[0027] 副ェピタキシャル層 2の形成後、該副ェピタキシャル層 2の表面上に、シリコン単結 晶基板 PWと同一導電型の主ェピタキシャル層 3を気相成長する (ステップ S9)。より 具体的には、シリコン単結晶基板 PWを加熱して 900°C以上 1200°C以下の温度（例 えば約 1130°C)とし、副ェピタキシャル層 2の主表面上にキャリアガスとともに原料ガ ス（例えば SiH CI、 SiHClまたは SiH等）とドーパントガスとを供給することにより、
2 2 3 4
主表面の抵抗率がシリコン単結晶基板 PWの 20倍以上となる主ェピタキシャル層 3を 形成する。
この主ェピタキシャル層 3の気相成長の際、シリコン単結晶基板 PWの第 1主表面 は副ェピタキシャル層 2により被覆され、第 2主表面は CVD酸化膜 1により被覆され、 さらに、ベーキング工程 (ステップ S7)等の前熱処理中に気相中にシリコン単結晶基 板 PWからドーパントが殆ど放出されないため、シリコン単結晶基板 PWの第 1主表面 上に、より急峻な不純物プロファイルで主ェピタキシャル層 3を気相成長することがで きる。
[実施例 1]
[0028] 以下に、実施例および比較例を挙げることにより、本発明をさらに具体的に説明す る。 [0029] <実施例 >
実施例では、上記実施の形態におけるシリコンェピタキシャルゥヱーハの製造方法 によって、シリコン単結晶基板 PWの主表面上にシリコンェピタキシャル層を形成した 。なお、シリコン単結晶基板 PWとしては、ヒ素を 2 X 1019/cm3の濃度に添加して、 抵抗率が約 3. 5πι Ωのものを用いた。また、ステップ S 7のべ一キング工程ではシリコ ン単結晶基板 PWを 900°Cで加熱した。また、副ェピタキシャル層の厚さを 0. 08 μ mとした。また、主ェピタキシャル層の形成温度を 1 130°Cとし、シリコンェピタキシャ ル層全体の厚さを 1. とした。
[0030] ぐ比較例 >
比較例では、シリコン単結晶基板 PWを 1 150°Cに昇温してベーキング工程を行うこ と以外は実施例と同一条件で行つた。
[0031] 以上の実施例および比較例のシリコンェピタキシャルゥエーハの製造方法によって シリコンェピタキシャル層を形成した結果を、図 2に示す。
この図 2に示されるように、比較例ではオートドープの影響が大きぐシリコンェピタ キシャル層の表面付近までドーパント濃度が一定にならないが、実施例ではシリコン ェピタキシャル層の表面から 0. 6 μ m以上の深さまでドーパント濃度のフラットな領域 が得られた。
これにより、本発明に係るシリコンェピタキシャルゥエーハの製造方法によれば、より 急峻なドーパントプロファイルでシリコンェピタキシャル層を形成できることが分かる。 産業上の利用可能性
[0032] 以上のように、本発明に力かるシリコンェピタキシャルゥエー八の製造方法は、シリ コン単結晶基板の主表面上により急峻な不純物濃度プロファイルのシリコンェピタキ シャル層を気相成長するのに有用であり、特に低抵抗率のシリコン単結晶基板の主 表面上にシリコンェピタキシャル層を気相成長するのに適している。
符号の説明
[0033] 1 オートドープ防止用シリコン酸化膜
2 副ェピタキシャル層
3 主ェピタキシャル層 PW, cw シリコン単結晶基板

Claims

請求の範囲
[1] ボロン、ヒ素またはリンがドーパントとして添加されたシリコン単結晶基板の主表面上 に副ェピタキシャル層を形成する副ェピタキシャル層形成工程と、
前記副ェピタキシャル層上に主ェピタキシャル層を形成する主ェピタキシャル層形 成工程と、をこの順に行うことにより、前記シリコン単結晶基板の主表面上に、主ェピ タキシャル層と副ェピタキシャル層とを有するシリコンェピタキシャル層を形成するシ リコンェピタキシャルゥエーハの製造方法において、
前記シリコン単結晶基板として、裏面にオートドープ防止用シリコン酸化膜が形成さ れたものを用い、
前記シリコン単結晶基板をフッ酸中に浸漬し、前記オートドープ防止用シリコン酸 化膜を残存させつつ、前記シリコン単結晶基板の主表面上に形成された酸化膜をゥ ヱットエッチングするフッ酸処理工程と、
前記主ェピタキシャル層の成長温度より低い温度に前記シリコン単結晶基板を加 熱しながら、前記シリコン単結晶基板の主表面上に形成された自然酸化膜を水素ガ ス雰囲気中でドライエッチングするベーキング工程と、をこの順に行ってから前記副 ェピタキシャル層形成工程を行うことを特徴とするシリコンェピタキシャルゥエーハの 製造方法。
[2] 前記シリコン単結晶基板を 950°C以下の温度に加熱しながら、前記べ一キングェ 程を行うことを特徴とする請求の範囲第 1項に記載のシリコンェピタキシャルゥエーハ の製造方法。
[3] 前記副ェピタキシャル層の厚さを 0. 5 x m未満とすることを特徴とする請求の範囲 第 1項または第 2項に記載のシリコンェピタキシャルゥヱ一八の製造方法。
[4] 前記シリコン単結晶基板の昇温中に、前記副ェピタキシャル層形成工程を行うこと を特徴とする請求の範囲第 1項一第 3項の何れか一項に記載のシリコンェピタキシャ ルゥヱーハの製造方法。
[5] 前記フッ酸処理工程から前記べ一キング工程までの間で、前記シリコン単結晶基 板を大気に曝す時間を 60分以内とすることを特徴とする請求の範囲第 1項一第 4項 の何れか一項に記載のシリコンェピタキシャルゥヱーハの製造方法。
[6] 前記シリコン単結晶基板を 900°C以上 1200°C以下の温度に加熱しながら、前記 主ェピタキシャル層形成工程を行うことを特徴とする請求の範囲第 1項一第 5項の何 れか一項に記載のシリコンェピタキシャルゥエーハの製造方法。
[7] 前記主ェピタキシャル層の主表面の抵抗率を前記シリコン単結晶基板の抵抗率の 20倍以上とすることを特徴とする請求の範囲第 1項一第 6項の何れか一項に記載の シリコンェピタキシャルゥヱ一八の製造方法。
[8] 前記シリコン単結晶基板として、ドーパント濃度が 1 X 1019/cm3以上のものを用い ることを特徴とする請求の範囲第 1項一第 7項の何れか一項に記載のシリコンェピタ キシャルゥヱーハの製造方法。
[9] ボロン、ヒ素またはリンがドーパントとして 1 X 1019/cm3以上の濃度に添加され、裏 面にオートドープ防止用シリコン酸化膜が形成されたシリコン単結晶基板を用い、 前記シリコン単結晶基板をフッ酸中に浸漬し、前記オートドープ防止用シリコン酸 化膜を残存させつつ、前記シリコン単結晶基板の主表面上に形成された酸化膜をゥ ヱットエッチングするフッ酸処理工程と、
前記フッ酸処理工程の後、前記シリコン単結晶基板を大気に曝す時間を 60分以内 として前記シリコン単結晶基板を気相成長装置に投入し、前記シリコン単結晶基板を 950°C以下の温度に加熱しながら、前記シリコン単結晶基板の主表面上に形成され た自然酸化膜を水素ガス雰囲気中でドライエッチングするベーキング工程と、 前記べ一キング工程終了直後から、主ェピタキシャル層の気相成長温度に向けて 前記シリコン単結晶基板を昇温しながら、厚さ 0. 5 μ ΐη未満の副ェピタキシャル層を 前記シリコン単結晶基板の主表面上に気相成長する副ェピタキシャル層形成工程と 前記副ェピタキシャル層上に、主表面の抵抗率が前記シリコン単結晶基板の 20倍 以上である主ェピタキシャル層を気相成長する主ェピタキシャル層形成工程と、 を行うことを特徴とするシリコンェピタキシャルゥヱ一八の製造方法。
PCT/JP2004/012179 2003-11-14 2004-08-25 シリコンエピタキシャルウェーハの製造方法 WO2005048331A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP04772140A EP1684335A4 (en) 2003-11-14 2004-08-25 PROCESS FOR PRODUCING EPITAXIAL SILICON PLATEBOARD
US10/578,369 US20070054468A1 (en) 2003-11-14 2004-08-25 Method for producing silicon epitaxial wafer
KR1020067009216A KR101079176B1 (ko) 2003-11-14 2004-08-25 실리콘 에피택셜 웨이퍼의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-385333 2003-11-14
JP2003385333A JP4682508B2 (ja) 2003-11-14 2003-11-14 シリコンエピタキシャルウェーハの製造方法

Publications (1)

Publication Number Publication Date
WO2005048331A1 true WO2005048331A1 (ja) 2005-05-26

Family

ID=34587359

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/012179 WO2005048331A1 (ja) 2003-11-14 2004-08-25 シリコンエピタキシャルウェーハの製造方法

Country Status (6)

Country Link
US (1) US20070054468A1 (ja)
EP (1) EP1684335A4 (ja)
JP (1) JP4682508B2 (ja)
KR (1) KR101079176B1 (ja)
CN (1) CN100442442C (ja)
WO (1) WO2005048331A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
KR100827038B1 (ko) * 2006-12-21 2008-05-02 주식회사 실트론 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
KR20080058841A (ko) * 2006-12-22 2008-06-26 동부일렉트로닉스 주식회사 수직형 시모스 이미지 센서 및 그 제조 방법
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2009302397A (ja) * 2008-06-16 2009-12-24 Nuflare Technology Inc 気相成長方法および気相成長装置
JP2010003735A (ja) * 2008-06-18 2010-01-07 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP2010098284A (ja) * 2008-09-19 2010-04-30 Covalent Materials Corp エピタキシャル基板用シリコンウェハの製造方法及びエピタキシャル基板の製造方法
JP5463693B2 (ja) * 2009-03-03 2014-04-09 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP2251897B1 (en) * 2009-05-13 2016-01-06 Siltronic AG A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side
FR2955707B1 (fr) * 2010-01-27 2012-03-23 Commissariat Energie Atomique Procede de realisation d'une cellule photovoltaique avec preparation de surface d'un substrat en silicium cristallin
JP2014013835A (ja) * 2012-07-04 2014-01-23 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN107305839B (zh) * 2016-04-18 2020-07-28 中芯国际集成电路制造(上海)有限公司 防止自掺杂效应的方法
KR102476797B1 (ko) 2016-10-05 2022-12-09 삼성전자주식회사 반도체 장치 제조 방법
KR102279113B1 (ko) * 2017-04-06 2021-07-16 가부시키가이샤 사무코 에피택셜 실리콘 웨이퍼의 제조 방법 및 에피택셜 실리콘 웨이퍼
KR20190011475A (ko) * 2017-07-25 2019-02-07 에스케이실트론 주식회사 웨이퍼 제조 방법 및 웨이퍼
CN109003885A (zh) * 2018-07-04 2018-12-14 上海晶盟硅材料有限公司 双面抛光外延片的制作方法、外延片及半导体器件
CN110942986A (zh) * 2018-09-21 2020-03-31 胜高股份有限公司 形成于硅晶圆的表面的氧化膜的去除方法
CN112553685A (zh) * 2019-09-25 2021-03-26 丁欣 单晶硅片材的制造方法
CN113333374B (zh) * 2021-06-10 2023-05-02 厦门士兰明镓化合物半导体有限公司 石墨盘的清洗方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62502438A (ja) * 1985-04-01 1987-09-17 モトロ−ラ・インコ−ポレ−テツド エピタキシヤル層のオ−トド−ピング防止方法
JPH09120947A (ja) * 1995-08-31 1997-05-06 Texas Instr Inc <Ti> エピタキシャル層を形成する方法
JPH10106955A (ja) * 1996-10-03 1998-04-24 Nec Corp 半導体基板の製造方法及びその製造装置
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3663319A (en) * 1968-11-20 1972-05-16 Gen Motors Corp Masking to prevent autodoping of epitaxial deposits
JPH01161826A (ja) * 1987-12-18 1989-06-26 Toshiba Corp 気相エピタキシャル成長法
US5110755A (en) * 1990-01-04 1992-05-05 Westinghouse Electric Corp. Process for forming a component insulator on a silicon substrate
JP2983322B2 (ja) * 1991-04-19 1999-11-29 株式会社東芝 エピタキシャルウェーハの製造方法
JPH1027893A (ja) * 1993-10-29 1998-01-27 Amer Fib Inc 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JP2827885B2 (ja) * 1994-02-12 1998-11-25 信越半導体株式会社 半導体単結晶基板およびその製造方法
JP3336866B2 (ja) * 1996-08-27 2002-10-21 信越半導体株式会社 気相成長用シリコン単結晶基板の製造方法
JP2000100736A (ja) * 1998-09-25 2000-04-07 Sony Corp エピタキシャル成長方法
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung
KR100593750B1 (ko) * 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62502438A (ja) * 1985-04-01 1987-09-17 モトロ−ラ・インコ−ポレ−テツド エピタキシヤル層のオ−トド−ピング防止方法
JPH09120947A (ja) * 1995-08-31 1997-05-06 Texas Instr Inc <Ti> エピタキシャル層を形成する方法
JPH10106955A (ja) * 1996-10-03 1998-04-24 Nec Corp 半導体基板の製造方法及びその製造装置
JPH11100299A (ja) * 1997-09-29 1999-04-13 Mitsubishi Materials Silicon Corp 薄膜エピタキシャルウェーハの製造方法およびこの方法により製造された薄膜エピタキシャルウェーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1684335A4 *

Also Published As

Publication number Publication date
US20070054468A1 (en) 2007-03-08
CN1883032A (zh) 2006-12-20
CN100442442C (zh) 2008-12-10
EP1684335A1 (en) 2006-07-26
KR101079176B1 (ko) 2011-11-02
KR20060123147A (ko) 2006-12-01
JP4682508B2 (ja) 2011-05-11
JP2005150364A (ja) 2005-06-09
EP1684335A4 (en) 2009-05-06

Similar Documents

Publication Publication Date Title
JP4682508B2 (ja) シリコンエピタキシャルウェーハの製造方法
TWI724266B (zh) 處理矽晶圓以具有內部去疵及閘極氧化物完整性良率之方法
KR102071304B1 (ko) 초크랄스키 방법에 의해 성장시킨 잉곳으로부터 슬라이싱된 고농도로 도핑된 실리콘 웨이퍼에서의 산소 침전
JP2009515370A (ja) ヒ素およびリンをド−プした、イントリンジックゲッタリングを有するシリコンウエハ基板
JPH05347249A (ja) 低温シリコン・エピタキシアル成長方法
US6580104B1 (en) Elimination of contaminants prior to epitaxy and related structure
JP2010034330A (ja) エピタキシャルウェーハおよびその製造方法
JP3312553B2 (ja) シリコン単結晶およびシリコン単結晶薄膜の製造方法
JP3298467B2 (ja) エピタキシャルウェーハの製造方法
JPH05259091A (ja) 半導体装置の製造方法
JP3777662B2 (ja) エピタキシャルウェーハの製造方法
CN103299395B (zh) Soi晶片的制造方法
US8216921B2 (en) Method for production of silicon wafer for epitaxial substrate and method for production of epitaxial substrate
JP4270713B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4228914B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3922674B2 (ja) シリコンウエハの製造方法
JP5315944B2 (ja) シリコンエピタキシャルウェーハの製造方法
KR100827038B1 (ko) 헤이즈가 없는 실리콘 에피택셜 웨이퍼의 제조 방법
JP2007250676A (ja) 異種材料の積層基板の製造方法
JPH11139900A (ja) 砒素で重くドープされた領域を含むシリコン基板上のエピタクシ方法
JP4550870B2 (ja) 半導体装置の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JPH04258115A (ja) 半導体基板の製造方法
JPH09266175A (ja) 半導体ウェーハの製造方法及び半導体ウェーハ
TW202146717A (zh) 矽晶圓的製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480033665.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2007054468

Country of ref document: US

Ref document number: 10578369

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2004772140

Country of ref document: EP

Ref document number: 1020067009216

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004772140

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020067009216

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10578369

Country of ref document: US