WO2005017990A1 - 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム - Google Patents

成膜方法、半導体装置の製造方法、半導体装置、基板処理システム Download PDF

Info

Publication number
WO2005017990A1
WO2005017990A1 PCT/JP2004/010484 JP2004010484W WO2005017990A1 WO 2005017990 A1 WO2005017990 A1 WO 2005017990A1 JP 2004010484 W JP2004010484 W JP 2004010484W WO 2005017990 A1 WO2005017990 A1 WO 2005017990A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
carbon film
added carbon
opening
substrate
Prior art date
Application number
PCT/JP2004/010484
Other languages
English (en)
French (fr)
Inventor
Kohei Kawamura
Yasuo Kobayashi
Kenichi Nishizawa
Yasuhiro Terai
Akira Asano
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US10/567,733 priority Critical patent/US7875549B2/en
Priority to EP04747870A priority patent/EP1655771B1/en
Publication of WO2005017990A1 publication Critical patent/WO2005017990A1/ja
Priority to US12/858,162 priority patent/US8119518B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon

Definitions

  • the present invention relates to a film forming method, a semiconductor device manufacturing method, a semiconductor device, and a substrate processing system.
  • the present invention generally relates to a method for forming an insulating film, and more particularly to a method for forming an F (fluorine) -added carbon film, a method for manufacturing a semiconductor device using a powerful fluorine-added carbon film, and a method for manufacturing the same.
  • the present invention relates to a semiconductor device formed by the method, and more particularly to a substrate processing system for manufacturing a semiconductor device.
  • a so-called multilayer wiring structure is used to electrically connect an enormous number of semiconductor elements formed on a substrate.
  • the multilayer wiring structure a large number of interlayer insulating films provided with wiring patterns are laminated, and the wiring pattern of one layer is formed in a wiring pattern of a P-contact layer or a diffusion region in a substrate and in the interlayer insulating film. They are interconnected via the formed contact holes.
  • a copper wiring pattern is used as a wiring layer constituting a multilayer wiring structure, and an interlayer insulating film is used.
  • SiOF film An F-doped silicon oxide film (SiOF film) with a relative dielectric constant of about 33.5 is used.
  • the SiOF film has a limit in reducing the relative dielectric constant.
  • the relative dielectric constant is lower, V, so-called low dielectric constant (low-K) insulating film has various materials.
  • the interlayer dielectric used for the multilayer wiring structure has a relative dielectric constant of lower. It is necessary to use a material that has not only low mechanical strength but also high stability against heat treatment.
  • the F-doped carbon (CF) film has a sufficient mechanical strength and can realize a relative dielectric constant of 2.5 or less. Promising as an insulating film.
  • an F-added carbon film has a chemical formula represented by CnFm, and can be formed by a parallel plate type plasma processing apparatus or an ECR type plasma processing apparatus.
  • Patent Document 1 discloses that CF
  • a carbon fluoride conjugate such as CF is used as a source gas to obtain an F-added carbon film.
  • CF, C F, C F, and C F are used in an ECR type plasma processing apparatus.
  • Patent Document 1 JP-A-8-83842
  • Patent Document 2 JP-A-10-144675
  • the conventional F-doped carbon film has a problem in that when the film is heated to a temperature that is used in a semiconductor process at about 400 ° C, the leakage current is large, and the film is easily degassed. It is believed that the use of a for the interlayer insulating film will have a serious effect on the reliability of the semiconductor device. The large leakage current and degassing suggest that these conventional F-added carbon films contain various defects in the film.
  • the F-added carbon film is often used as an interlayer insulating film in a multilayer wiring structure in combination with a copper wiring pattern.
  • the side wall surface of the wiring groove or via hole in which the wiring pattern is formed is typically covered with a barrier such as Ta. It is essential to cover with a rear metal film.
  • a Ta barrier metal film is deposited on the surface of an F-added carbon film, F in the F-added carbon film reacts with Ta in the barrier metal film to form volatile TaF.
  • TaF formation occurs particularly on the side wall surface of the via hole where the F-added carbon film is exposed, deteriorating the adhesion, and deteriorating the reliability or life of the multilayer wiring structure.
  • FIG. 1 shows an example of a via contact structure using such a conventional F-added carbon film.
  • an interlayer insulating film 2 made of an F-added carbon film is formed on a low dielectric constant interlayer insulating film 1 on which a copper wiring pattern 1A is provided.
  • a via hole 2A is formed using the hard mask pattern 3 formed on the F-added carbon film 2 as a mask so as to expose the copper wiring pattern 1A.
  • the F-added carbon film constituting the interlayer insulating film 2 is exposed on the side wall surface of the via hole 2A, and the side wall surface covers the via hole 2A on the hard mask pattern 3. Is covered with a Ta film 4 deposited on the substrate.
  • a large amount of hydrogen is contained in the film, and the F and hydrogen constituting the film may react with each other to form corrosive HF. .
  • the Ta barrier film 4 comes into contact with the surface of the fresh F-added carbon film exposed by dry etching, so that it reacts with F existing on the film surface to form volatile TaF. Is formed.
  • a more specific object of the present invention is to provide a film forming method capable of forming a highly reliable multilayer wiring structure using a fluorine-added carbon film as an interlayer insulating film.
  • a step of modifying at least the side wall surface of the opening with radicals is included.
  • the source gas is provided with a method of manufacturing a semiconductor device in which the ratio F / C between the number of F atoms and the number of C atoms in the source gas molecules is larger than 1 and smaller than 2.
  • a first processing chamber coupled to the vacuum transfer chamber and performing dry etching of the fluorinated carbon film
  • a second processing chamber coupled to the vacuum transfer chamber and performing a modification of the fluorinated carbon film; and a third processing chamber coupled to the vacuum transfer chamber and performing a dry cleaning of the fluorinated carbon film.
  • a fourth processing chamber coupled to the vacuum transfer chamber for depositing a metal film, the substrate processing system comprising:
  • a processing container provided with a substrate holding table coupled to an exhaust system for holding the substrate to be processed, and a processing container provided to face the substrate to be processed on the substrate holding table, forming a part of an outer wall of the processing container.
  • a microwave window
  • a planar microwave antenna provided outside of the processing container and coupled to the microwave window;
  • a first gas supply system for supplying a rare gas into the processing container,
  • a space inside the processing container is provided so as to be divided into a first space portion including the microwave window and a second space portion including the substrate holding table.
  • a substrate having an opening formed so that plasma formed in the first space can enter the second space, and a second gas supply system for introducing a processing gas into the processing chamber;
  • a processing system is provided.
  • a method of manufacturing a semiconductor device comprising: a step of forming an opening in the fluorine-added carbon film by dry etching; and a step of depositing a first metal film so as to cover a side wall surface and a bottom surface of the opening.
  • a method for manufacturing a semiconductor device which includes a step of depositing a second metal film made of a metal element for forming a semiconductor element.
  • a semiconductor device comprising at least a first metal film formed along a side wall surface and a bottom surface of the opening
  • a second metal film is formed between the fluorine-added carbon film and the first metal film so as to cover a side wall surface and a bottom surface of the opening.
  • a semiconductor device in which a fluoride film is formed on the second metal film along an interface with a side wall surface of the opening where the fluorine-added carbon film is exposed.
  • the exposed surface of the F-added carbon film is modified so that A reliable electrical contact that eliminates the formation of a volatile fluoride film at the interface even when the existing F atoms are removed and, as a result, a barrier metal film or the like is formed on the strong film surface Can be realized.
  • the electron temperature is low, a plasma CVD process using microwaves is used, and the ratio of the number of F and C atoms in the molecule, F / C, is 1
  • a source gas larger than 2 and less than 2 the desired deposition of an F-containing carbon film can be realized without adding hydrogen gas.
  • the F-added carbon film formed in this manner contains substantially no hydrogen in the film, and therefore corrodes the wiring layer and other insulating films even when used in a multilayer wiring structure. None.
  • the F-added carbon film of the present invention since hydrogen is not substantially contained in the film, a desired reforming that prevents the film from being etched when the reforming treatment is performed using, for example, nitrogen radicals. Processing can be performed stably and with good reproducibility.
  • the dry etching and the modification of the F-added carbon film, the dry cleaning and the metal film deposition are performed by the cluster type substrate processing system, so that the dry etching and the metal are removed.
  • the process up to film deposition can be performed without exposing the substrate to the atmosphere, and moisture in the atmosphere is not adsorbed on the exposed surface of the highly reactive F-added carbon film immediately after dry etching.
  • a metal film such as a Ta film
  • a second metal film which reacts with F to form a stable compound is interposed therebetween. This avoids the problem that volatile compounds such as TaF are formed and the interface between the interlayer insulating film and the barrier metal film becomes unstable.
  • FIG. 1 is a diagram illustrating a problem in a conventional method of manufacturing a semiconductor device.
  • FIG. 2A is a diagram showing a configuration of a microwave plasma processing apparatus used in the present invention.
  • FIG. 2B is another diagram showing the configuration of the microwave plasma processing apparatus used in the present invention.
  • FIG. 3 is a diagram showing a part of the microwave plasma processing apparatus of FIG. 2.
  • FIG. 4A is a view showing an electron temperature distribution in the microwave plasma processing apparatus of FIG. 2.
  • Garden 4B] is a view showing an electron density distribution in the microwave plasma processing apparatus of FIG.
  • FIG. 5A is a drawing (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5B is a drawing (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5C is a drawing (part 3) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5D is a diagram (part 4) illustrating the method of manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5E is a view (part 5) showing the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5F is a drawing (part 6) illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5G is a view (No. 7) showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 5H is a view (No. 8) showing the method of manufacturing the semiconductor device according to the first embodiment of the present invention.
  • FIG. 6 is a diagram showing a configuration of a cluster-type substrate processing apparatus according to a second embodiment of the present invention.
  • FIG. 7 is a diagram showing a configuration of another cluster type substrate processing apparatus used in the second embodiment of the present invention.
  • FIG. 8 is a diagram showing a configuration of a semiconductor device according to a third embodiment of the present invention.
  • FIG. 2A and 2B show a configuration of a microwave plasma processing apparatus 100 used in the first embodiment of the present invention.
  • 2A is a sectional view of the microwave plasma processing apparatus 100
  • FIG. 2B is a view showing a configuration of a radial line slot antenna.
  • the microwave plasma processing apparatus 100 has a processing container 11 that is exhausted from a plurality of exhaust ports 11D, and a holding table that holds a substrate 12 to be processed in the processing container 11. 13 are formed.
  • a space 11C is formed in a ring shape around the holding table 13, and the plurality of exhaust ports 11D are formed at regular intervals so as to communicate with the space 11C, that is, formed symmetrically with respect to the substrate to be processed.
  • the processing container 11 can be uniformly exhausted through the space 11C and the exhaust port 11D.
  • a ceramic cover plate 17 made of a low-loss dielectric is provided as a part of the outer wall of the processing container 11 at a position corresponding to the substrate 12 on the holding table 13. It is formed so as to face the substrate to be processed 12 via a seal ring 16A.
  • the cover plate 17 is seated on a ring-shaped member 14 provided on the processing vessel 11 via the seal ring 16A, and the ring-shaped member 14 is connected to a plasma gas supply port 14A.
  • a communicating ring-shaped plasma gas passage 14B corresponding to the ring-shaped member 14 is formed.
  • a plurality of plasma gas inlets 14C communicating with the plasma gas passages 14B are formed in the ring-shaped member 14 so as to be axially symmetric with respect to the substrate 12 to be processed.
  • plasma gases such as Ar, Kr, Xe and H supplied to the plasma gas supply port 14A are supplied from the plasma gas passage 14B to the inlet 14C, and from the inlet 14C to the processing vessel 11A. It is discharged into the space 11 A directly below the cover plate 17 inside.
  • a radial line slot antenna 30 having a radiation surface as shown in FIG. 2B is provided on the processing vessel 11 and further on the cover plate 17 and at a distance of 45 mm from the cover plate 17. I have.
  • the radial line slot antenna 30 is seated on the ring-shaped member 14 via a seal ring 16B, and is connected to an external microwave source (not shown) via a coaxial waveguide 21. I have.
  • the radial line slot antenna 30 excites the plasma gas released into the space 11A by the microwave from the microwave source.
  • the radial line slot antenna 30 is formed in a flat disk-shaped antenna main body 22 connected to the outer waveguide 21 A of the coaxial waveguide 21, and formed in an opening of the antenna main body 22. Numerous slots 18a shown in 2B and a number of orthogonal slots 1 A radiation plate 18 formed with 8b is provided, and a delay plate 19 made of a dielectric plate having a constant thickness is inserted between the antenna main body 22 and the radiation plate 18.
  • the radiating plate 18 is connected to a central conductor 21B constituting the coaxial waveguide 21.
  • a cooling block 20 including a refrigerant passage 20A is provided on the antenna body 22 .
  • the microwave fed from the coaxial waveguide 21 spreads radially between the disk-shaped antenna body 22 and the radiation plate 18 in the radial direction.
  • the wavelength is compressed by the action of the retardation plate 19.
  • the processing vessel 11 is further disposed between the cover plate 17 and the substrate 12 in the processing vessel 11 from an external processing gas source (not shown).
  • a conductor structure 24 formed with a number of nozzles 24B for discharging the processing gas supplied through the processing gas passages 23 and 24A formed therein is formed, and each of the nozzles 24B is supplied.
  • the processed gas is released into the space 11B between the conductor structure 24 and the substrate 12 to be processed. That is, the conductor structure 24 functions as a processing gas supply unit.
  • An opening 24C having a size that allows efficient passage through the space 11B is formed from the space 11B by diffusion.
  • FIG. 3 shows a bottom view of the processing gas supply unit 24.
  • the horn 24B is formed on the side of the processing gas supply unit 24 facing the substrate 12, and is not formed on the side facing the cover plate 17. Les ,.
  • the processing gas when the processing gas is released from the processing gas supply unit 24 to the space 11B via the nozzle 24B, the released processing gas is formed in the space 11A.
  • uniform plasma processing on the substrate to be processed 12 is efficient and fast, and also contaminates the substrate without damaging the substrate and the device structure on the substrate. Done without.
  • the microwave radiated from the radial line slot antenna 30 is blocked by the processing gas supply unit 24 made of a conductor, and does not damage the substrate 12 to be processed.
  • the space 11A and 11B form a process space.
  • the processing gas supply unit 24 shown in FIG. 3 is provided, plasma is mainly generated in the space 11A.
  • film formation by the processing gas mainly occurs in the space 11B.
  • FIG. 4A shows that the process pressure in the processing vessel 11 is reduced to about 67 Pa (0.5 Torr) by introducing Ar gas at the plasma gas inlet 14 C in the plasma processing apparatus 100 of FIGS. 2A and 2B. set, further the radial line slot antenna 30 to the electron temperature generated during the process space including the space 11A and 11B in the case of introducing microwave 2 ⁇ 45 GHz or 8 ⁇ 3 GHz at a power density of 1. 27W / cm 2 Is shown.
  • the vertical axis indicates the electron temperature
  • the horizontal axis indicates the distance measured from the lower surface of the cover plate.
  • the electron temperature is approximately 2. OeV when the highest microwave frequency is 2.45 GHz in the region directly below the cover plate 17, and when the microwave frequency is 8.3 GHz. Is about 1.8 eV, whereas the electron temperature is almost constant in the so-called diffused plasma region 20 mm or more away from the cover plate 17, and takes a value of 1.0-1. LeV.
  • plasma with a very low electron temperature can be formed.
  • a process that requires energy can be performed.
  • FIG. 4B shows a distribution of the density of plasma electrons generated in the processing vessel 11 in the plasma processing apparatus 100 of FIGS. 2A and 2B.
  • the illustrated example is similar to FIG. 4A through the plasma gas inlet 14C.
  • the process pressure in the processing vessel 11 was set to about 67 Pa (0.5 Torr) by introducing Ar gas, and a microwave of 2.45 GHz or 8.3 GHz was applied to the radial line slot antenna 30 at 1.27 WZ. from the lower surface of the force the cover plate 17 showing the results for the case of introducing a power density of cm 2 60- distance of about 70mm, even if the peripheral fraction is 2. 45 GHz was in the case of 8. 3 GHz However, it can be seen that a very high plasma density of 1 x 10 12 cm- 2 has been achieved.
  • the position of the processing gas inlet 24 is set at a distance within 60 mm from the lower surface of the cover plate 17 so that the plasma electron density of 1 ⁇ 10 12 cm ⁇ 2 is realized.
  • Plasma is introduced into the process space 11A, Ar gas is introduced from the plasma gas inlet 14C, microwaves having a frequency of about 110 GHz are introduced from the antenna, and the process gas is excited.
  • 5A to 5H are views showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.
  • a cap layer 43 made of a SiN film or a SiOC film is formed on a Si substrate 41 on which a SiOC or other low dielectric constant insulating film 42 is formed.
  • the CF raw material gas is supplied from the processing gas supply unit 24 into the process space 11B.
  • an F-added carbon film 44 is formed.
  • the deposition of the F-added carbon film 44 is performed, for example, by setting the substrate temperature to 250 ° C. and supplying Ar gas from the plasma gas supply unit 14C to the space 11A immediately below the cover plate 17 under a pressure of about 100 Pa,
  • the radial line slot antenna 30 can also be implemented by supplying microwaves having a frequency of 2.45 GHz at a power density of 2.0 W / cm 2 .
  • a wiring pattern 42A made of Cu or the like is embedded in the low dielectric constant insulating film 42.
  • the F-added carbon film 44 When the F-added carbon film 44 is formed in a plasma CVD process using a parallel plate type or an ICP type ordinary plasma processing apparatus, the source gas molecules are generated by dissociation. It is necessary to add hydrogen gas to remove radicals from the system, The resulting F-added carbon film must contain a large amount of hydrogen. In contrast, the microwaves supplied from the radial line slot antenna 30 in the plasma processing apparatus shown in FIGS. 2A and 2B cause the number of F atoms and the number of C atoms in molecules such as the CF raw material gas to be increased. In the case where the carbon fluoride raw material having a ratio greater than the FZC force S1 and less than 2 is dissociated, a desired F-added carbon film 44 can be formed without adding hydrogen gas. The F-added carbon film 44 thus formed is a film substantially containing no hydrogen.
  • the same plasma processing apparatus 100 is used to place a hard material such as SiCN, SiN, or Si ⁇ on the F-added carbon film 44.
  • a mask film 45 is formed, and in the step of FIG. 5C, a resist pattern 46 having an opening 46A on the hard mask film 45 is formed by ordinary photolithography.
  • trimethylsilane is supplied as a source gas to the process space 11B from the processing gas supply unit 24, and the plasma gas supply unit 14C Ar gas and nitrogen gas are introduced into the space 11A directly below the cover plate 17 to excite plasma containing nitrogen radicals.
  • a powerful SiCN film 45 is deposited by, for example, setting the substrate temperature to 350 ° C. and applying a microwave having a frequency of 2.54 GHz from the radial line slot antenna 30 under a pressure of about 200 Pa.
  • the execution power S can be increased.
  • the hard mask layer 45 is patterned using the resist pattern 46 as a mask to form a hard mask pattern 45A, and the hard mask pattern 45A is used as a mask in the step of FIG. 5D.
  • the lower F-added carbon film 44 is patterned and the opening 44A corresponding to the resist opening 46A is exposed in the F-added carbon film 44 at the bottom of the opening 44A. It is formed as follows.
  • the structure of FIG. 5D is introduced again into the plasma processing apparatus 100 of FIGS. 2A and 2B, and the space immediately below the cover plate 17 from the plasma gas inlet 14C.
  • the nitrogen radical N * is generated by introducing a mixed gas of Ar and nitrogen into 11A.
  • the substrate 41 to be processed is further processed in the process space 11B by using the nitrogen radicals N * generated in this way, and the F-addition exposed on the side wall surface of the opening 44A is further processed. F atoms existing on the surface of the carbon film 44 are eliminated. Further, as a result of such nitrogen radical treatment, a modified layer in which nitrogen is bonded may be formed on the exposed surface of the F-added carbon film 44.
  • the Ta film 47 is used as a barrier metal film on the structure of FIG. 5E, and the Ta film 47 is formed on the surface of the hard mask film 45 and the F It is formed so as to continuously cover the exposed side wall surface of the carbon fiber film 44 and the surface of the wiring pattern 42A exposed at the bottom of the opening 44A.
  • the side wall surface is thus covered.
  • the formation of volatile TaF does not substantially occur.
  • the Ta film 47 has excellent adhesion.
  • the F-added carbon film 44 does not substantially contain hydrogen, so that the emission of HF from the film 44 is effectively suppressed.
  • a Cu layer 48 is formed on the structure of FIG. 5D so as to fill the opening 44A, typically by a seed layer forming step by a CVD method and an electrolytic process.
  • 5H a part of the Cu layer 48, the Ta barrier metal film 47 and the hard mask film 45 are removed by a CMP method in the process of FIG. A structure in which a Cu wiring pattern or a Cu pattern 48A forming a plug is formed in the added carbon film 44 via the Ta barrier metal film 47 is obtained.
  • a cluster-type substrate processing apparatus 60 includes a vacuum transfer chamber 61 in which a load lock chamber 62 for loading and unloading a substrate is connected and a transfer robot is installed, and a dry transfer chamber connected to the vacuum transfer chamber 61.
  • the cleaning chamber 66 is connected to the vacuum transfer chamber 61 and performs dry cleaning on the structure of FIG. 5D.
  • Each of the dry etching chamber 63 and the reforming processing chamber 64 is described with reference to FIGS. 2A and 2B.
  • a plasma processing apparatus 100 having the same configuration as that described above is installed.
  • the substrate 41 is removed from the resist pattern 46 by asking or the like, and then introduced from the load lock chamber 62 into the dry etching chamber 63 via the vacuum transfer chamber 61.
  • a 5D dry etching process is performed.
  • the substrate 41 is transferred to the dry cleaning chamber 66 via the vacuum transfer chamber 61, and is dried using NF, F, CO, or CFC-based gas.
  • the substrate 41 after the dry cleaning processing in the processing chamber 66 is further transferred to the sputtering processing chamber 65 via the vacuum transfer chamber 61, and the Ta barrier metal film 47 is formed by the process of FIG. 5F. You.
  • the substrate 41 to be processed is returned to the load port chamber 62 via the vacuum transfer chamber 61.
  • FIG. 7 shows another cluster type substrate processing system 80 used together with the substrate processing system 60 of FIG. 6 and used for forming the cap film 43, the F-added carocarbon film 44 and the hard mask film 45. The configuration is shown.
  • the cluster type substrate processing apparatus 80 includes a vacuum transfer chamber 81 in which a load lock chamber 82 for loading and unloading a substrate is connected and a transfer robot is installed, and a cap connected to the vacuum transfer chamber 81 and the cap.
  • a plasma processing apparatus 100 having the same configuration as that described with reference to FIGS. 2A and 2B is provided in each of the deposition chambers 83, 84, and 85.
  • the substrate 41 to be processed is transferred from the load lock chamber 82 to the deposition chamber 83 via the vacuum transfer chamber 81 after the formation of the insulating film 42 and the wiring pattern 42 A, and is set in the deposition chamber 83.
  • an Ar gas and a nitrogen gas are supplied from the plasma gas supply unit 14C to a space 11A immediately below the cover plate 17, and the plasma gas is supplied to the space 11A. From the processing gas supply unit 24 to the process space 1 IB,
  • Gas, and microwaves are supplied from the radial line slot antenna 30 to the space 11A via the cover plate 17 to excite microwave plasma into the space 11A, thereby forming an insulating film.
  • the cap film 43 is formed on 42
  • the substrate 41 to be processed is transferred from the deposition chamber 83 to the deposition chamber 84 through the vacuum transfer chamber 81, and is set in the deposition chamber 84.
  • an Ar gas and a nitrogen gas are supplied from the plasma gas supply unit 14C to the space 11A immediately below the cover plate 17, and the processing gas supply unit 24 supplies the process space 11B to the process space 11B, such as C5F8.
  • the substrate 41 to be processed is transferred from the deposition chamber 84 to the deposition chamber 85 through the vacuum transfer chamber 81, and is transferred to the deposition chamber 85.
  • Ar gas and nitrogen gas are supplied from the plasma gas supply unit 14C to the space 11A immediately below the force bar plate 17, and trimethylsilane is supplied from the processing gas supply unit 24 to the process space 11B.
  • Supply of Si-containing source gas such as
  • the microwave is supplied from the radial line slot antenna 30 to the space 11A through the cover plate 17 to excite the microwave plasma in the space 11A, thereby obtaining the F-added carbon film 44.
  • a hard mask film 45 is formed thereon.
  • the substrate 41 on which the hard mask film 45 has been formed in this manner is returned to the load lock chamber through the vacuum transfer chamber 81, and further sent to the resist process and the photolithography process in FIG. 5C. .
  • the hard mask film 45 is formed on the F-added carbon film 44 without exposing the fluorine-added carbon film 44 to the atmosphere. It can be formed, and adsorption of moisture on the surface of the film 44 can be avoided.
  • FIG. 8 shows a configuration of a semiconductor device 120 according to a fourth embodiment of the present invention.
  • the parts described above are denoted by the same reference numerals, and description thereof will be omitted.
  • the configuration shown corresponds to the state described above with reference to FIG. 5F, that is, the state after the Ta barrier metal film 47 is formed and before the Cu layer 48 in FIG. 5G is formed.
  • an A1 film 49 is deposited between the surface of the hard mask layer 45 and the side wall surface of the F-added carbon film 44 exposed at the opening 44A and the Ta barrier metal film 47. Have been.
  • A1 reacts with F
  • a stable A1F is formed. Therefore, in the configuration of FIG. 8, an A1F layer is formed at the interface of the A1 film 49 that comes into contact with the F-added carbon film surface.
  • An A1-Cu alloy is formed in a portion of the A1 film 49 corresponding to the bottom of the opening 44A in contact with the Cu wiring pattern 42A.
  • the A1 film 49 can be formed by a force ALD method, which is typically formed by sputtering, or by a CVD method.
  • any metal film that reacts with F to form a stable compound can be used.
  • Ru, Ni, Co, Pt, Au, Ag, or the like can be used as the metal film 49 in addition to A1.
  • the F-added carbon film 44 uses a carbon fluoride raw material having an F / C ratio larger than 1 and smaller than 2. It is preferably formed by the microwave plasma processing apparatus 100 described in 2A and 2B.
  • the carbon fluoride raw material CF, CF, or the like can be used in addition to CF.
  • the modification of the fluorinated carbon film according to the present invention can be carried out in a radical containing not only nitrogen or Ar but also any of Kr, C, B, and Si. .
  • the present invention can be generally applied to a method of forming an insulating film, and particularly to a method of forming an F (fluorine) -added carbon film and a method of manufacturing a semiconductor device using a powerful fluorine-added carbon film.
  • the present invention is applicable to a method, a semiconductor device formed by the method, and a substrate processing system for manufacturing the semiconductor device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　成膜方法は、F添加カーボン膜を、CとFとを含む原料ガスを使って形成する工程と、形成された前記F添加カーボン膜を、ラジカルにより改質する工程と、前記F添加カーボン膜を改質する工程とを含み、前記原料ガスは、原料ガス分子中におけるF原子数とC原子数との比F／Cが、１よりも大きく２よりも小さいことを特徴とする。

Description

明 細 書
成膜方法、半導体装置の製造方法、半導体装置、基板処理システム 技術分野
[0001] 本発明は一般に絶縁膜の形成方法に係り、特に F (フッ素）添加カーボン膜の成膜 方法、力かるフッ素添加カーボン膜を成膜方法を使った半導体装置の製造方法およ びかかる方法により形成された半導体装置、さらには力、かる半導体装置の製造のた めの基板処理システムに関する。
背景技術
[0002] 最近の微細化された半導体装置では、基板上に形成された莫大な数の半導体素 子を電気的に接続するのに、いわゆる多層配線構造が使われる。多層配線構造で は、配線パターンを坦設した層間絶縁膜を多数積層し、一の層の配線パターンは、 P 接する層の配線パターンと、あるいは基板中の拡散領域と、前記層間絶縁膜中に 形成したコンタクトホールを介して相互接続される。
[0003] 力かる微細化された半導体装置では、層間絶縁膜中において複雑な配線パターン が近接して形成されるため、層間絶縁膜中の寄生容量による電気信号の配線遅延 が深刻な問題になる。
[0004] このため、特に最近のいわゆるサブミクロン、あるいはサブクォータミクロンと呼ばれ る超微細化半導体装置では、多層配線構造を構成する配線層として銅配線パター ンが使われ、層間絶縁膜として、比誘電率が 4程度の従来のシリコン酸化膜（SiO膜
2
)の代わりに、比誘電率が 3 3. 5程度の F添加シリコン酸化膜（SiOF膜）が使われ ている。
[0005] し力し、 SiOF膜では比誘電率の低減にも限界があり、このような SiOベースの絶縁
2
膜では、設計ルール 0. Ι μ πι以降の世代の半導体装置で要求される、 3. 0未満の 比誘電率を達成するのは困難であった。
[0006] 一方、比誘電率がより低い、 V、わゆる低誘電率（low-K)絶縁膜には様々な材料が ある力 多層配線構造に使われる層間絶縁膜には、比誘電率が低いだけでなぐ高 い機械的強度と熱処理に対する安定性を備えた材料を使う必要がある。 [0007] F添加カーボン (CF)膜は、十分な機械的強度を有し、かつ 2. 5以下の比誘電率を 実現できる点で、次世代の超高速半導体装置に使われる低誘電率層間絶縁膜とし てとして有望である。
[0008] 一般に F添加カーボン膜は CnFmで表される化学式を有しており、平行平板型ブラ ズマ処理装置、あるいは ECR型プラズマ処理装置により形成できることが報告されて いる。
[0009] 例えば特許文献 1は、平行平板型プラズマ処理装置中において CF ,
4， C F , C F 2 6 3 8
C Fなどのフッ化カーボンィ匕合物を原料ガスに使レ、、 F添加カーボン膜を得ている。
4 8
また特許文献 2では、 ECR型プラズマ処理装置において CF , C F , C F , C Fな
4 2 6 3 8 4 8 どのフッ化ガスを原料に使レ、、 F添加カーボン膜を得ている。
特許文献 1：特開平 8 - 83842号公報
特許文献 2 :特開平 10-144675号公報
発明の開示
発明が解決しょうとする課題
[0010] 一方、従来の F添加カーボン膜ではリーク電流が大きぐまた 400°C程度の半導体 プロセスで使われる温度に加熱された場合、膜から脱ガスが生じやすい問題があり、 このような膜を層間絶縁膜に使った場合には、半導体装置の信頼性に深刻な影響が 生じると考えられる。リーク電流が大きくまた脱ガスが生じることは、これら従来の F添 加カーボン膜では膜中に様々な欠陥が含まれていることを示唆している。
[0011] また、従来の技術によりこのような F添加カーボン膜を形成しょうとすると、フッ化力 一ボンィ匕合物の解離により生じた Fラジカルを系から除去するために、原料ガス中に 水素ガスを添加する必要があり、その結果、得られたフッ素添加カーボン膜中には大 量の水素が含まれることになる。し力 このように水素を多量に含むフッ素添加カー ボン膜では膜中において HFの放出が生じ、配線層や絶縁膜に腐食が生じてしまう。
[0012] また先にも述べたように F添加カーボン膜は多層配線構造において層間絶縁膜とし て、銅配線パターンと組み合わされて使われることが多レ、が、このような銅配線パター ンを使った多層配線構造では、配線パターンからの Cuの拡散を阻止するため、配線 パターンが形成される配線溝あるいはビアホールの側壁面を典型的には Taなどのバ リアメタル膜により覆うことが必須である。しかし、 F添カ卩カーボン膜の表面に Taバリア メタル膜を堆積すると、 F添加カーボン膜中の Fとバリアメタル膜中の Taとが反応して 揮発性の TaFが形成されてしまう。このような TaFの形成は、特に F添加カーボン膜 が露出したビアホールの側壁面などにおいて生じ、密着性を劣化させ、また多層配 線構造の信頼性あるいは寿命を劣化させる。
[0013] 図 1は、このような従来の F添加カーボン膜を使ったビアコンタクト構造の例を示す。
[0014] 図 1を参照するに、 F添加カーボン膜よりなる層間絶縁膜 2が、銅配線パターン 1A が坦設された低誘電率層間絶縁膜 1上に形成されており、前記 F添加カーボン膜 2 中には前記銅配線パターン 1Aを露出するように、前記 F添加カーボン膜 2上に形成 されたハードマスクパターン 3をマスクにビアホール 2Aが形成されている。
[0015] 前記ビアホール 2Aの側壁面においては前記層間絶縁膜 2を構成する F添加カー ボン膜が露出しており、前記側壁面は、前記ハードマスクパターン 3上に前記ビアホ ール 2Aを覆うように堆積された Ta膜 4により覆われている。このようなビアコンタクト構 造では、先にも説明したように膜中に多量の水素が含まれるため、膜を構成する Fと 水素とが反応して腐食性の HFが形成される恐れがある。
[0016] また前記ビアホール 2Aの側壁面では Taバリア膜 4がドライエッチングにより露出さ れた新鮮な F添加カーボン膜表面にコンタクトするため、かかる膜表面に存在する F と反応して揮発性の TaFが形成されてしまう。
[0017] そこで本発明は上記の問題点を解決した、新規で有用な成膜方法、半導体装置の 製造方法、半導体装置および基板処理システムを提供することを概括的課題とする
[0018] 本発明のより具体的な課題は、フッ素添加カーボン膜を層間絶縁膜に使って信頼 性の高い多層配線構造を形成できる成膜方法を提供することにある。
課題を解決するための手段
[0019] 本発明によれば、
F添加カーボン膜を、 Cと Fとを含む原料ガスを使って形成する工程と、
形成された前記 F添加カーボン膜を、ラジカルにより改質する工程とを含み、 前記原料ガスは、原料ガス分子中における F原子数と C原子数との比 F/Cが、 1よ りも大きく 2よりも小さい成膜方法が提供される。
[0020] さらに本発明によれば、
基板上に F添加カーボン膜を、分子中に Cと Fとを含む原料ガスを使ったプラズマ C VDプロセスにより堆積する工程と、
前記 F添加カーボン膜をドライエッチングし、前記 F添加カーボン膜中に開口部を 形成する工程と、
前記開口部の側壁面と底面とを金属膜で覆う工程とを含む半導体装置の製造方法
^しおレヽ 、
前記開口部を形成する工程の後、前記開口部の側壁面と底面とを前記金属膜で 覆う工程の前に、少なくとも前記開口部の側壁面をラジカルにより改質する工程を含 み、
前記原料ガスは、原料ガス分子中における F原子数と C原子数との比 F/Cが、 1よ りも大きく 2よりも小さい半導体装置の製造方法が提供される。
[0021] さらに本発明によれば、
真空搬送室と、
前記真空搬送室に結合され、フッ素添加カーボン膜のドライエッチングを行う第 1の 処理室と、
前記真空搬送室に結合され、フッ素添加カーボン膜の改質を行う第 2の処理室と、 前記真空搬送室に結合され、フッ素添加カーボン膜のドライクリーニングを行う第 3 の処理室と、
前記真空搬送室に結合され、金属膜の堆積を行う第 4の処理室とを備えた基板処 理システムであって、
前記第 1および第 2の処理室の各々は、
排気系に結合され被処理基板を保持する基板保持台を備えた処理容器と、 前記基板保持台上の被処理基板に対面するように設けられ、前記処理容器の外 壁の一部を構成するマイクロ波窓と、
前記処理容器の外側に、前記マイクロ波窓に結合して設けられた平面マイクロ波ァ ンテナと、 前記処理容器内に希ガスを供給する第 1のガス供給系と、
前記処理容器内に、前記処理容器内部の空間を前記マイクロ波窓が含まれる第 1 の空間部分と前記基板保持台が含まれる第 2の空間部分とに分割するように設けら れ、前記第 1の空間部分に形成されたプラズマが前記第 2の空間部分に侵入できる ように開口部を形成され、さらに処理ガスを前記処理容器内に導入する第 2のガス供 給系とを備えた基板処理システムが提供される。
[0022] さらに本発明によれば、
基板上にフッ素添加カーボン膜を、分子中に Cと Fとを含む原料ガスを使ったブラ ズマ CVDプロセスにより堆積する工程と、
前記フッ素添加カーボン膜中にドライエッチングにより開口部を形成する工程と、 前記開口部の側壁面と底面を覆うように第 1の金属膜を堆積する工程とよりなる半 導体装置の製造方法にぉレ、て、
前記開口部を形成する工程の後、前記第 1の金属膜を堆積する工程の前に、少な くとも前記開口部の側壁面および底面を覆うように、 Fと反応した場合に安定な化合 物を形成する金属元素よりなる第 2の金属膜を堆積する工程を設けた半導体装置の 製造方法が提供される。
[0023] さらに本発明によれば、
基板と、
前記基板上に形成されたフッ素添加カーボン膜と、
前記フッ素添加カーボン膜中に形成された開口部と、
少なくとも前記開口部の側壁面と底面とを沿って形成された第 1の金属膜とよりなる 半導体装置において、
前記フッ素添加カーボン膜と前記第 1の金属膜との間には、前記開口部の側壁面 と底面とを覆うように、第 2の金属膜が形成されており、
前記第 2の金属膜には、前記フッ素添加カーボン膜が露出する前記開口部の側壁 面との界面に沿って、フッ化物膜が形成されている半導体装置が提供される。
発明の効果
[0024] 本発明によれば、 F添加カーボン膜の露出表面を改質することにより、膜表面に存 在する F原子が除去され、その結果、力かる膜表面上にバリアメタル膜などを形成し た場合でも、界面において揮発性のフッ化膜が形成されることがなぐ信頼性の高い 電気的コンタクトを実現することができる。前記 F添加カーボン膜を形成する際に、電 子温度の低レ、マイクロ波を使ったプラズマ CVDプロセスを使レ、、さらに分子中におけ る Fと Cの原子数の比 F/Cが 1よりも大きく 2未満の原料ガスを使うことにより、水素ガ スを添加せずとも所望の F添加カーボン膜の堆積が実現可能になる。すなわち、この ようにして形成された F添加カーボン膜は膜中に水素を実質的に含まず、このため多 層配線構造などに使われた場合にも、配線層や他の絶縁膜を腐食することがない。 さらに本発明の F添加カーボン膜では膜中に水素が実質的に含まれないため、前記 改質処理を例えば窒素ラジカルを使って行った場合に、膜がエッチングされることが なぐ所望の改質処理を安定に、再現性よく行うことが可能になる。
[0025] さらに本発明によれば、 F添加カーボン膜のドライエッチングと改質処理、さらにドラ イクリーニング処理と金属膜堆積処理とをクラスタ型の基板処理システムにより実行 することにより、ドライエッチングから金属膜堆積処理までを基板を大気に露出するこ となく実行することが可能で、反応性の高い F添加カーボン膜のドライエッチング直後 の露出表面に大気中の水分が吸着されることがない。
[0026] さらに本発明によれば、 F添加カーボン膜上に Ta膜などの金属膜を堆積する際に 、間に Fと反応して安定な化合物を形成する第 2の金属膜を介在させることにより、 Ta Fなどの揮発性化合物が形成されて層間絶縁膜とバリアメタル膜との界面が不安定 になる問題が回避される。
図面の簡単な説明
[0027] [図 1]従来の半導体装置の製造方法における問題点を説明する図である。
[図 2A]本発明で使われるマイクロ波プラズマ処理装置の構成を示す図である。
[図 2B]本発明で使われるマイクロ波プラズマ処理装置の構成を示す別の図である。
[図 3]図 2のマイクロ波プラズマ処理装置の一部を示す図である。
[図 4A]図 2のマイクロ波プラズマ処理装置中における電子温度分布を示す図である 園 4B]図 2のマイクロ波プラズマ処理装置中における電子密度分布を示す図である。 [図 5A]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 1)であ る。
[図 5B]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 2)であ る。
[図 5C]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 3)であ る。
[図 5D]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 4)であ る。
[図 5E]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 5)であ る。
[図 5F]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 6)であ る。
[図 5G]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 7)であ る。
[図 5H]は、本発明の第 1実施例による半導体装置の製造方法を示す図（その 8)であ る。
[図 6]本発明の第 2実施例によるクラスタ型基板処理装置の構成を示す図である。
[図 7]本発明の第 2実施例で使われる別のクラスタ型基板処理装置の構成を示す図 である。
[図 8]本発明の第 3実施例による半導体装置の構成を示す図である。
発明を実施するための最良の形態
[0028] [第 1実施例]
図 2A, 2Bは、本発明第 1実施例で使われるマイクロ波プラズマ処理装置 100の構 成を示す。ただし図 2Aはマイクロ波プラズマ処理装置 100の断面図を、また図 2Bは ラジアルラインスロットアンテナの構成を示す図である。
[0029] 図 2Aを参照するに、マイクロ波プラズマ処理装置 100は複数の排気ポート 11Dか ら排気される処理容器 11を有し、前記処理容器 11中には被処理基板 12を保持する 保持台 13が形成されている。前記処理容器 11の均一な排気を実現するため、前記 保持台 13の周囲にはリング状に空間 11Cが形成されており、前記複数の排気ポート 11Dを前記空間 11Cに連通するように等間隔で、すなわち被処理基板に対して軸 対称に形成することにより、前記処理容器 11を前記空間 11Cおよび排気ポート 11D を介して均一に排気することができる。
[0030] 前記処理容器 11上には、前記保持台 13上の被処理基板 12に対応する位置に、 前記処理容器 11の外壁の一部として、低損失誘電体よりなるセラミックカバープレー ト 17がシールリング 16Aを介して前記被処理基板 12に対面するように形成されてレヽ る。
[0031] 前記カバープレート 17は、前記処理容器 11上に設けられたリング状部材 14上に 前記シールリング 16Aを介して着座しており、前記リング状部材 14には、プラズマガ ス供給ポート 14Aに連通した、前記リング状部材 14に対応したリング形状のプラズマ ガス通路 14Bが形成されている。さらに、前記リング状部材 14中には、前記プラズマ ガス通路 14Bに連通する複数のプラズマガス導入口 14C力 前記被処理基板 12に 対して軸対称に形成されてレ、る。
[0032] そこで前記プラズマガス供給ポート 14Aに供給された Ar, Krや Xeおよび H等のプ ラズマガスは、前記プラズマガス通路 14Bから前記導入口 14Cに供給され、前記導 入口 14Cから前記処理容器 11内部の前記カバープレート 17直下の空間 11 Aに放 出される。
[0033] 前記処理容器 11上には、さらに前記カバープレート 17上に、前記カバープレート 1 7から 4一 5mm離間して、図 2Bに示す放射面を有するラジアルラインスロットアンテ ナ 30が設けられている。
[0034] 前記ラジアルラインスロットアンテナ 30は前記リング状部材 14上にシールリング 16 Bを介して着座しており、外部のマイクロ波源（図示せず）に同軸導波管 21を介して 接続されている。前記ラジアルラインスロットアンテナ 30は、前記マイクロ波源からの マイクロ波により、前記空間 11Aに放出されたプラズマガスを励起する。
[0035] 前記ラジアルラインスロットアンテナ 30は、前記同軸導波管 21の外側導波管 21A に接続された平坦なディスク状のアンテナ本体 22と、前記アンテナ本体 22の開口部 に形成された、図 2Bに示す多数のスロット 18aおよびこれに直交する多数のスロット 1 8bを形成された放射板 18とよりなり、前記アンテナ本体 22と前記放射板 18との間に は、厚さが一定の誘電体板よりなる遅相板 19が揷入されている。また前記放射板 18 には、同軸導波管 21を構成する中心導体 21Bが接続されている。前記アンテナ本 体 22上には、冷媒通路 20Aを含む冷却ブロック 20が設けられている。
[0036] 力かる構成のラジアルラインスロットアンテナ 30では、前記同軸導波管 21から給電 されたマイクロ波は、前記ディスク状のアンテナ本体 22と放射板 18との間を、半径方 向に広がりながら進行するが、その際に前記遅相板 19の作用により波長が圧縮され る。そこで、このようにして半径方向に進行するマイクロ波の波長に対応して前記スロ ット 18aおよび 18bを同心円状に、かつ相互に直交するように形成しておくことにより 、円偏波を有する平面波を前記放射板 18に実質的に垂直な方向に放射することが できる。
[0037] 力かるラジアルラインスロットアンテナ 30を使うことにより、前記カバープレート 17直 下の空間 11 Aに均一な高密度プラズマが形成される。このようにして形成された高密 度プラズマは電子温度が低ぐそのため被処理基板 12にダメージが生じることがなく 、また処理容器 11の器壁のスパッタリングに起因する金属汚染が生じることもない。
[0038] 図 2A, 2Bのプラズマ処理装置 100では、さらに前記処理容器 11中、前記カバー プレート 17と被処理基板 12との間に、外部の処理ガス源（図示せず）から前記処理 容器 11中に形成された処理ガス通路 23および 24Aを介して供給された処理ガスを 放出する多数のノズル 24Bを形成された導体構造物 24が形成されており、前記ノズ ル 24Bの各々は、供給された処理ガスを、前記導体構造物 24と被処理基板 12との 間の空間 11Bに放出する。すなわち前記導体構造物 24は処理ガス供給部として機 能する。前記処理ガス供給部を構成する導体構造物 24には、前記隣接するノズル 2 4Bと 24Bとの間に、図 3に示すように前記空間 11 Aにおレ、て形成されたプラズマを 前記空間 11Aから前記空間 11Bに拡散により、効率よく通過させるような大きさの開 口部 24Cが形成されている。
[0039] 図 3は、前記処理ガス供給部 24の底面図を示す。
[0040] 図 3よりわかるように前記ノズノレ 24Bは前記処理ガス供給部 24の前記基板 12に対 面する側に形成されており、前記カバープレート 17に面する側には形成されていな レ、。
[0041] そこで、図 2A， 2Bのプラズマ処理装置 100において前記処理ガス供給部 24から 前記ノズル 24Bを介して処理ガスを前記空間 11Bに放出した場合、放出された処理 ガスは前記空間 11Aにおいて形成された高密度プラズマにより励起され、前記被処 理基板 12上に、一様なプラズマ処理が、効率的かつ高速に、しかも基板および基板 上の素子構造を損傷させることなぐまた基板を汚染することなく行われる。一方前記 ラジアルラインスロットアンテナ 30から放射されたマイクロ波は、導体よりなる前記処 理ガス供給部 24により阻止され、被処理基板 12を損傷させることはない。
[0042] 図 2A, 2Bの基板処理装置では、前記空間 11Aおよび 11Bがプロセス空間を形成 する力 図 3の処理ガス供給部 24を設けた場合、前記空間 11 Aでは主としてプラズ マの励起が生じ、一方前記空間 11Bでは処理ガスによる成膜が主として生じる。
[0043] 図 4Aは、図 2A, 2Bのプラズマ処理装置 100において前記プラズマガス導入口 14 C力 Arガスを導入することにより前記処理容器 11中のプロセス圧を約 67Pa (0. 5 Torr)に設定し、さらに前記ラジアルラインスロットアンテナ 30に 2· 45GHzまたは 8· 3GHzのマイクロ波を 1. 27W/ cm2のパワー密度で導入した場合に前記空間 11A および 11Bを含むプロセス空間中に生じる電子温度の分布を示す。ただし図 4A中、 縦軸は電子温度を、横軸は前記カバープレート下面から測った距離を示す。
[0044] 図 4Aを参照するに、電子温度は前記カバープレート 17直下の領域において最も 高ぐマイクロ波周波数が 2. 45GHzの場合にはおよそ 2. OeV、マイクロ波周波数が 8. 3GHzの場合にはおよそ 1. 8eVであるのに対し、前記カバープレート 17から 20 mm以上離れた、いわゆる拡散プラズマ領域では電子温度がほぼ一定で、 1. 0-1 . leVの値をとることがわかる。
[0045] このように、図 2A， 2Bのマイクロ波プラズマ処理装置 100では、非常に低い電子温 度のプラズマを形成することができ、このような低レ、電子温度のプラズマを使って低レヽ エネルギを要求されるプロセスを行うことができる。
[0046] 図 4Bは、図 2A, 2Bのプラズマ処理装置 100において前記処理容器 11中に生じ るプラズマ電子密度の分布を示す。
[0047] 図 4Bを参照するに、図示の例は図 4Aと同様に前記プラズマガス導入口 14Cから Arガスを導入することにより前記処理容器 11中のプロセス圧を約 67Pa (0. 5Torr) に設定し、さらに前記ラジアルラインスロットアンテナ 30に 2. 45GHzまたは 8. 3GH zのマイクロ波を 1. 27WZ cm2のパワー密度で導入した場合についての結果を示す 力 前記カバープレート 17の下面から 60— 70mm程度の距離までは、周端数が 2. 45GHzの場合であっても 8. 3GHzの場合であっても、 1 X 1012cm— 2の非常に高いプ ラズマ密度が実現されてレ、るのがわかる。
[0048] そこで本実施例では、前記処理ガス導入口 24の位置を、前記 1 X 1012cm— 2のプラ ズマ電子密度が実現されるように前記カバープレート 17の下面から 60mm以内の距 離に設定し、前記プロセス空間 11Aにプラズマを、前記プラズマガス導入口 14Cから Arガスを導入し、前記アンテナから周波数が 1一 10GHz程度のマイクロ波を導入し て励起し、この状態で前記処理ガス導入口 24から前記プロセス空間 11Bに C Fガス
5 8 を、前記ノズル 24Bを介して導入することにより、前記被処理基板 12上に F添加カー ボン膜を形成することが可能である。
[0049] 図 5A— 5Hは、本発明の第 1実施例による半導体装置の製造方法を示す図である
[0050] 図 5Aを参照するに、 Si〇
2， SiOCあるいはその他の低誘電率絶縁膜 42が形成さ れた Si基板 41上には SiN膜あるいは SiOC膜などよりなるキャップ層 43が形成され ており、前記キャップ層 43上には、前記図 2A， 2Bで説明したプラズマ処理装置 100 中において、前記プロセス空間 11B中に前記処理ガス供給部 24より C F原料ガスを
5 8 供給することにより、 F添加カーボン膜 44が形成される。かかる F添加カーボン膜 44 の堆積は、例えば基板温度を 250°Cに設定し、約 lOOPaの圧力下、前記カバープレ ート 17直下の空間 11Aに Arガスを前記プラズマガス供給部 14Cより供給し、さらに 前記ラジアルラインスロットアンテナ 30力も周波数が 2. 45GHzのマイクロ波を、 2. 0 W/cm2のパワー密度で供給することにより、実行すること力できる。図示の例では、 前記低誘電率絶縁膜 42中に Cuなどよりなる配線パターン 42Aが埋設されている。
[0051] 平行平板型あるいは ICP型の通常のプラズマ処理装置を使ったプラズマ CVDプロ セスにおレ、て F添加カーボン膜 44を形成する場合には、原料ガス分子が解離して発 生する Fラジカルを系から除去するために水素ガスを添加する必要があり、そのため 得られる F添加カーボン膜は多量の水素を含むのが避けられなレ、。これに対し、図 2 A, 2Bのプラズマ処理装置にぉレ、て前記ラジアルラインスロットアンテナ 30から供給 されたマイクロ波により、前記 C F原料ガスなど、分子中における F原子の数と C原子 の数の比、すなわち FZC力 S1よりも大きく 2未満のフッ化カーボン原料を解離させた 場合には、水素ガスを添加せずとも所望の F添加カーボン膜 44を形成することがで きる。このようにして形成された F添加カーボン膜 44は、水素を実質的に含まない膜 となっている。
[0052] このようにして F添加カーボン膜 44を形成した後、次に図 5Bの工程において前記 F 添加カーボン膜 44上に、同じプラズマ処理装置 100を使って SiCN, SiNあるいは Si 〇などのハードマスク膜 45を形成し、さらに図 5Cの工程において前記ハードマスク 膜 45上に開口部 46Aを有するレジストパターン 46を通常のフォトリソグラフィにより形 成する。前記プラズマ処理装置 100において前記ハードマスク膜 45を SiCN膜により 形成する場合には、前記処理ガス供給部 24より前記プロセス空間 11Bにトリメチルシ ランを原料ガスとして供給し、また前記プラズマガス供給部 14Cより Arガスと窒素ガス とを前記カバープレート 17直下の空間 11Aに導入して窒素ラジカルを含むプラズマ を励起する。典型的な場合、力かる SiCN膜 45の堆積は、例えば基板温度を 350°C に設定し、約 200Paの圧力下、前記ラジアルラインスロットアンテナ 30から周波数が 2. 54GHzのマイクロ波を、 1. OW/cm2のパワー密度で供給することにより、実行す ること力 Sできる。
[0053] さらに図 5Cの工程では前記レジストパターン 46をマスクに前記ハードマスク層 45を パターユングしてハードマスクパターン 45Aを形成し、図 5Dの工程において前記ハ ードマスクパターン 45Aをマスクにその下の F添加カーボン膜 44をパターユングし、 前記 F添カ卩カーボン膜 44中に、前記レジスト開口部 46Aに対応した開口部 44Aを、 前記配線層 42Aが前記開口部 44Aの底部において露出するように形成する。
[0054] 本実施例では、さらに図 5Eの工程において図 5Dの構造を図 2A, 2Bのプラズマ処 理装置 100中に再び導入し、前記プラズマガス導入口 14Cより前記カバープレート 1 7直下の空間 11Aに Arと窒素の混合ガスを導入することにより、窒素ラジカル N*を 生成させる。 [0055] 図 5Eの工程では、さらにこのようにして生成した窒素ラジカル N*を使って前記プロ セス空間 11Bにおいて被処理基板 41を処理し、前記開口部 44Aの側壁面において 露出した前記 F添加カーボン膜 44の表面に存在する F原子を脱離させる。またこのよ うな窒素ラジカル処理の結果、前記 F添加カーボン膜 44の露出表面にぉレ、て窒素が 結合した改質層が形成される可能性もある。
[0056] 図 5Eの工程の後、本実施例では図 5Fの工程において図 5Eの構造上に Ta膜 47 をバリアメタル膜として、前記 Ta膜 47が前記ハードマスク膜 45の表面および前記 F 添カ卩カーボン膜 44の露出側壁面、さらに前記開口部 44Aの底部において露出され た配線パターン 42Aの表面を連続して覆うように形成する。
[0057] 本実施例では図 5Eの工程において前記開口部 44Aの側壁面に露出している F添 加カーボン膜 44の表面から F原子が除去されているため、このように前記側壁面を 覆うように Ta膜 47を形成しても揮発性の TaFの形成は実質的に生じることがなぐ前 記 Ta膜 47は優れた密着性を有する。また前記 F添加カーボン膜 44中には水素が実 質的に含まれておらず、このため膜 44からの HFの放出も効果的に抑制されている。
[0058] ところで図 5Eの工程のように F添カ卩カーボン膜を窒素ラジカルにより処理した場合 、一般には激しいエッチングが生じてしまい、改質処理を行うことは非常に困難であ る力 これは F添加カーボン膜中に含まれる水素が窒素ラジカルと反応して N— H基 を形成するのが原因である可能性がある。これに対し、本発明では前記 F添加カー ボン膜 44が水素を実質的に含まない膜であるため、このような問題は生じない。
[0059] 図 5Fの工程の後、図 5Gの工程において図 5Dの構造上には前記開口部 44Aを充 填するように Cu層 48が、典型的には CVD法によるシード層形成工程と電解めつき による充填工程を行うことにより形成され、さらに図 5Hの工程において CMP法により 前記 Cu層 48の一部、前記 Taバリアメタル膜 47および前記ハードマスク膜 45までを 除去することにより、前記 F添加カーボン膜 44中に Taバリアメタル膜 47を介して Cu 配線パターンあるいはプラグを構成する Cuパターン 48Aが形成された構造が得られ る。
[0060] 先にも説明したように、このようにして得られた構造は安定であり、信頼性の高いコ ンタクトを実現する。 [第 2実施例]
先に説明した本発明の第 1実施例にぉレ、ては、図 5Dのドライエッチング工程の後、 前記開口部 44Aの側壁面に付着した不純物を除去するためにクリーニング工程を行 う必要があり、これをドライエッチング装置から大気中に取り出して行っていた。
[0061] しかし、このように大気中において図 5Dの構造をクリーニングした場合には、前記 開口部 44Aの側壁面に大気中の水分が吸着され、 HF形成の原因となる恐れがある
[0062] そこで本実施例では、図 5D—図 5Fまでの工程を、図 6に示すクラスタ型基板処理 システム 60を使って実行する。
[0063] 図 6を参照するに、クラスタ型基板処理装置 60は基板を出し入れするロードロック 室 62が結合され搬送ロボットを設置された真空搬送室 61と、前記真空搬送室 61に 結合されたドライエッチング室 63と、前記真空搬送室 61に結合され図 5Eの改質処 理を行う改質処理室 64と、前記真空搬送室 61に結合され図 5Fの Ta膜の堆積を行う スパッタリング室 65と、前記真空搬送室 61に結合され、図 5Dの構造に対してドライク リーニングを行うクリーニング室 66とよりなり、前記ドライエッチング室 63と改質処理室 64の各々には、図 2A, 2Bで説明したのと同一構成のプラズマ処理装置 100が設置 されている。
[0064] そこで図 5Cの工程の後、被処理基板 41は前記レジストパターン 46をアツシング等 により除去した後、前記ロードロック室 62から真空搬送室 61を介してドライエッチング 室 63に導入され、図 5Dのドライエッチング工程が実行される。
[0065] このドライエッチング工程では、前記ドライエッチング室 63中に設置されたプラズマ 処理装置 100において、前記プラズマガス導入部 14Cより Arガスを空間 11Aに導入 し、また前記処理ガス導入部 24より N +Hなどのエッチングガスを前記プロセス空 間 11Bに導入し、さらに前記基板保持台 13に高周波電源 13Aより高周波バイアスを 印加しながら前記ラジアルラインスロットアンテナ 30よりマイクロ波を前記空間 11 Aに 前記マイクロ波窓 17を介して導入することにより、所望のドライエッチングが実行され る。 [0066] 図 5Dのドライエッチング工程の後、前記被処理基板 41は前記真空搬送室 61を介 して改質処理室 64に搬送され、図 5Eの改質処理工程が実行される。
[0067] この改質処理工程では、前記改質処理室 64に設置されたプラズマ処理装置 100 において前記プラズマガス導入部 14Cより Arガスと窒素ガスとを前記空間 11Aに導 入し、さらに前記ラジアルラインスロットアンテナ 30よりマイクロ波を前記空間 11Aに 前記マイクロ波窓 17を介して導入することにより、図 5Eの改質処理が実行される。
[0068] さらに図 5Eの改質処理の後、前記被処理基板 41は真空搬送室 61を介してドライ クリーニング室 66に搬送され、 NF , F , COあるいはフロン系ガスを使ったドライタリ
3 2 2
一ユングが実行される。
[0069] 前記処理室 66でのドライクリーニング処理が終了した被処理基板 41はさらに真空 搬送室 61を介してスパッタリング処理室 65に搬送され、図 5Fの工程により前記 Taバ リアメタル膜 47が形成される。
[0070] 図 5Fの工程の後、前記被処理基板 41は前記真空搬送室 61を介して前記ロード口 ック室 62に戻される。
[0071] 図 7は、図 6の基板処理システム 60と共に使われ、前記キャップ膜 43,前記 F添カロ カーボン膜 44およびハードマスク膜 45の形成に使われる別のクラスタ型基板処理シ ステム 80の構成を示す。
[0072] 図 7を参照するに、クラスタ型基板処理装置 80は基板を出し入れするロードロック 室 82が結合され搬送ロボットを設置された真空搬送室 81と、前記真空搬送室 81に 結合され前記キャップ膜 43の形成に使われる堆積室 83と、前記真空搬送室 81に結 合され前記 F添加カーボン膜 44の形成に使われる堆積室 84と、前記真空搬送室 81 に結合され前記ハードマスク膜 45の形成に使われる堆積室 85とを含み、前記堆積 室 83、 84および 85の各々には、図 2A, 2Bで説明したのと同一構成のプラズマ処理 装置 100が設置されている。
[0073] そこで前記被処理基板 41は絶縁膜 42および配線パターン 42Aの形成の後、前記 ロードロック室 82より前記真空搬送室 81を介して堆積室 83に搬送され、前記堆積室 83中に設置されているプラズマ処理装置 100において、前記プラズマガス供給部 1 4Cより前記カバープレート 17直下の空間 11Aに Arガスと窒素ガスを供給し、前記処 理ガス供給部 24より前記プロセス空間 1 IBにトリメチルシランや SiHなどの Si含有原
4
料ガスを供給し、さらに前記ラジアルラインスロットアンテナ 30より前記空間 11Aに前 記カバープレート 17を介してマイクロ波を供給することにより前記空間 11A中にマイ クロ波プラズマを励起することにより、絶縁膜 42上に前記キャップ膜 43が形成される
[0074] このようにしてキャップ膜 43が形成された後、前記被処理基板 41は前記堆積室 83 から真空搬送室 81を通って堆積室 84に搬送され、前記堆積室 84中に設置されてい るプラズマ処理装置 100において、前記プラズマガス供給部 14Cより前記カバープ レート 17直下の空間 11Aに Arガスと窒素ガスを供給し、前記処理ガス供給部 24より 前記プロセス空間 11Bに C5F8など、分子中の F/C比が 1よりも大きく 2未満のフッ 化カーボン原料ガスを供給し、さらに前記ラジアルラインスロットアンテナ 30より前記 空間 11Aに前記カバープレート 17を介してマイクロ波を供給することにより前記空間 11A中にマイクロ波プラズマを励起することにより、前記キャップ膜 43上に F添カロ力 一ボン膜 44が形成される。先にも説明したように、この F添加カーボン膜 44の形成ェ 程では原料ガスに水素ガスを添加する必要がなぐ従って得られる F添加カーボン膜 44は膜中に実質的な量の水素を含まなレ、。
[0075] このようにして F添加カーボン膜 44が形成された後、前記被処理基板 41は前記堆 積室 84から真空搬送室 81を通って堆積室 85に搬送され、前記堆積室 85中に設置 されているプラズマ処理装置 100において、前記プラズマガス供給部 14Cより前記力 バープレート 17直下の空間 11Aに Arガスと窒素ガスを供給し、前記処理ガス供給 部 24より前記プロセス空間 11Bにトリメチルシランや SiHなどの Si含有原料ガスを供
4
給し、さらに前記ラジアルラインスロットアンテナ 30より前記空間 11Aに前記カバープ レート 17を介してマイクロ波を供給することにより前記空間 11A中にマイクロ波プラズ マを励起することにより、前記 F添加カーボン膜 44上にハードマスク膜 45が形成され る。
[0076] このようにしてハードマスク膜 45が形成された被処理基板 41は前記真空搬送室 81 を通ってロードロック室に戻され、さらに図 5Cのレジストプロセスおよびフォトリソグラ フィプロセスへと送られる。 [0077] このように、図 7のクラスタ型基板処理システム 80を使うことにより、前記 F添加カー ボン膜 44上にハードマスク膜 45を、前記フッ素添加カーボン膜 44を大気に露出す ることなく形成でき、膜 44の表面における水分の吸着を回避することができる。
[第 3実施例]
図 8は、本発明の第 4実施例による半導体装置 120の構成を示す。ただし図 8中、 先に説明した部分には同一の参照符号を付し、説明を省略する。
[0078] 図 8を参照するに、図示の構成は先に図 5Fで説明した状態、すなわち Taバリアメタ ル膜 47が形成された後、図 5Gの Cu層 48が形成される前の状態に対応 sしているが 、本実施例では前記ハードマスク層 45の表面および前記開口部 44Aにおいて露出 される F添加カーボン膜 44の側壁面と前記 Taバリアメタル膜 47との間に A1膜 49が 堆積されている。
[0079] 前記 A1膜 49を設けることにより、前記 Taバリア膜 47が前記 F添加カーボン膜 44か ら離間され、ノ^ァ膜 47が Fと反応して揮発性の TaFを形成する問題が回避される。
A1は Fと反応した場合、安定な A1Fを形成するため、図 8の構成では前記 A1膜 49の うち、前記 F添加カーボン膜表面と接触する界面には、 A1F層が形成されている。ま た前記 A1膜 49のうち、前記 Cu配線パターン 42Aとコンタクトしている開口部 44Aの 底部に対応する部分においては、 A1— Cu合金が形成されている。
[0080] 前記 A1膜 49は、スパッタリングによって形成されるのが典型的である力 ALD法に よっても、あるいは CVD法によっても形成することができる。
[0081] また前記膜 49としては、 Fと反応して安定な化合物を形成する金属膜であれば、ど のようなものでも使うことができる。例えば前記金属膜 49として、 A1の他に Ru， Ni, C o, Pt， Au， Agなどを使うことができる。
[0082] 本実施例においても腐食性の HFの発生を回避するため、前記 F添加カーボン膜 4 4は F/C比が 1よりも大きく 2よりも小さいフッ化カーボン原料を使レ、、図 2A, 2Bで説 明したマイクロ波プラズマ処理装置 100により形成するのが好ましい。
[0083] その際、前記フッ化カーボン原料としては、 C Fの他に C F , C Fなどを使うことも 可能である。 [0084] また本発明によるフッ素添加カーボン膜の改質は、先に説明した窒素あるいは Ar のみならず、 Kr， C, B， Siのいずれかを含むラジカル中において実行することが可 能である。
[0085] 以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施 例に限定されるものではなぐ特許請求の範囲に記載した要旨内において様々な変 形'変更が可能である。
産業上の利用可能性
[0086] 本発明は一般に絶縁膜の形成方法に適用可能であり、特に F (フッ素）添加カーボ ン膜の成膜方法、力かるフッ素添加カーボン膜を成膜方法を使った半導体装置の製 造方法およびかかる方法により形成された半導体装置、さらにはかかる半導体装置 の製造のための基板処理システムに適用可能である。

Claims

請求の範囲
[1] F添加カーボン膜を、 Cと Fとを含む原料ガスを使って形成する工程と、
形成された前記 F添加カーボン膜を、ラジカルにより改質する工程とを含み、 前記原料ガスは、原料ガス分子中における F原子数と C原子数との比 F/Cが、 1よ りも大きく 2よりも小さレ、成膜方法。
[2] 前記改質工程は、前記 F添加カーボン膜の露出表面を終端している F原子を除去 するように実行される請求項 1記載の成膜方法。
[3] 前記改質工程は、 N, Ar, Kr, C, B, Siのいずれかを含むラジカル中において実 行される請求項 1記載の成膜方法。
[4] 前記ラジカルは、マイクロ波プラズマにより励起される請求項 1記載の成膜方法。
[5] 前記マイクロ波プラズマは、前記 F添加カーボン膜が形成されるプロセス空間に、 平面状マイクロ波アンテナより前記プロセス空間を形成するマイクロ波窓を介してマイ クロ波を導入することにより形成される請求項 4記載の成膜方法。
[6] 前記原料ガスは、 C F , C F， C Fのいずれかよりなる請求項 1記載の成膜方法。
[7] 前記原料ガスは、水素ガス成分を含まなレ、請求項 1記載の成膜方法。
[8] 前記 F添加カーボン膜は、前記 Cと Fとを含む原料ガスを使ったプラズマ CVD法に より形成される請求項 1記載の成膜方法。
[9] 前記プラズマ CVD法は、前記原料ガスをマイクロ波プラズマにより解離させることに より実行される請求項 8記載の成膜方法。
[10] 基板上に F添加カーボン膜を、分子中に Cと Fとを含む原料ガスを使ったプラズマ C
VDプロセスにより堆積する工程と、
前記 F添加カーボン膜をドライエッチングし、前記 F添加カーボン膜中に開口部を 形成する工程と、
前記開口部の側壁面と底面とを金属膜で覆う工程とを含む半導体装置の製造方法
^しおレヽ 、
前記開口部を形成する工程の後、前記開口部の側壁面と底面とを前記金属膜で 覆う工程の前に、少なくとも前記開口部の側壁面をラジカルにより改質する工程を含 み、 前記原料ガスは、原料ガス分子中における F原子数と C原子数との比 F/Cが、 1よ りも大きく 2よりも小さい半導体装置の製造方法。
[11] 前記改質工程において前記ラジカルは、マイクロ波プラズマにより励起されることを 特徴とする請求項 10記載の半導体装置の製造方法。
[12] 前記 F添加カーボン膜を堆積する工程は、前記 F添加カーボン膜の表面に、さらに ハードマスク膜を形成する工程を含み、
前記 F添加カーボン膜を堆積する工程と前記ハードマスク膜を形成する工程とは、 第 1の真空搬送室に結合された第 1および第 2の処理室においてそれぞれ実行され 前記開口部を形成する工程と前記改質工程とは、第 2の真空搬送室に結合された 第 3および第 4の処理室においてそれぞれ実行される請求項 10記載の半導体装置 の製造方法。
[13] 真空搬送室と、
前記真空搬送室に結合され、フッ素添加カーボン膜のドライエッチングを行う第 1の 処理室と、
前記真空搬送室に結合され、フッ素添加カーボン膜の改質を行う第 2の処理室と、 前記真空搬送室に結合され、フッ素添加カーボン膜のドライクリーニングを行う第 3 の処理室と、
前記真空搬送室に結合され、金属膜の堆積を行う第 4の処理室とを備えた基板処 理システムであって、
前記第 1および第 2の処理室の各々は、
排気系に結合され被処理基板を保持する基板保持台を備えた処理容器と、 前記基板保持台上の被処理基板に対面するように設けられ、前記処理容器の外 壁の一部を構成するマイクロ波窓と、
前記処理容器の外側に、前記マイクロ波窓に結合して設けられた平面マイクロ波ァ ンテナと、
前記処理容器内に希ガスを供給する第 1のガス供給系と、
前記処理容器内に、前記処理容器内部の空間を前記マイクロ波窓が含まれる第 1 の空間部分と前記基板保持台が含まれる第 2の空間部分とに分割するように設けら れ、前記第 1の空間部分に形成されたプラズマが前記第 2の空間部分に侵入できる ように開口部を形成され、さらに処理ガスを前記処理容器内に導入する第 2のガス供 給系とを備えた基板処理システム。
[14] 基板上にフッ素添加カーボン膜を、分子中に Cと Fとを含む原料ガスを使ったブラ ズマ CVDプロセスにより堆積する工程と、
前記フッ素添加カーボン膜中にドライエッチングにより開口部を形成する工程と、 前記開口部の側壁面と底面を覆うように第 1の金属膜を堆積する工程とよりなる半 導体装置の製造方法にぉレ、て、
前記開口部を形成する工程の後、前記第 1の金属膜を堆積する工程の前に、少な くとも前記開口部の側壁面および底面を覆うように、 Fと反応した場合に安定な化合 物を形成する金属元素よりなる第 2の金属膜を堆積する工程を設けた半導体装置の 製造方法。
[15] 前記第 2の金属膜は、 Al, Ru, Ni, Co, Pt, Au, Agのうちよりなる群のうちょり選 ばれる請求項 14記載の半導体装置の製造方法。
[16] 基板と、
前記基板上に形成されたフッ素添加カーボン膜と、
前記フッ素添加カーボン膜中に形成された開口部と、
少なくとも前記開口部の側壁面と底面とを沿って形成された第 1の金属膜とよりなる 半導体装置において、
前記フッ素添加カーボン膜と前記第 1の金属膜との間には、前記開口部の側壁面 と底面とを覆うように、第 2の金属膜が形成されており、
前記第 2の金属膜には、前記フッ素添加カーボン膜が露出する前記開口部の側壁 面との界面に沿って、フッ化物膜が形成されてレ、る半導体装置。
[17] 前記開口部は、その底部において銅配線パターンを露出し、前記第 2の金属膜は 、前記銅配線パターンとの界面に沿って、 Cuを含む合金を形成する請求項 16記載 の半導体装置。
PCT/JP2004/010484 2003-08-15 2004-07-23 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム WO2005017990A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/567,733 US7875549B2 (en) 2003-08-15 2004-07-23 Fluorine doped carbon films produced by modification by radicals
EP04747870A EP1655771B1 (en) 2003-08-15 2004-07-23 Method for forming film, method for manufacturing semiconductor device, semiconductor device and substrate treatment system
US12/858,162 US8119518B2 (en) 2003-08-15 2010-08-17 Noble metal barrier for fluorine-doped carbon films

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003293904A JP4413556B2 (ja) 2003-08-15 2003-08-15 成膜方法、半導体装置の製造方法
JP2003-293904 2003-08-15

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/567,733 A-371-Of-International US7875549B2 (en) 2003-08-15 2004-07-23 Fluorine doped carbon films produced by modification by radicals
US12/858,162 Division US8119518B2 (en) 2003-08-15 2010-08-17 Noble metal barrier for fluorine-doped carbon films

Publications (1)

Publication Number Publication Date
WO2005017990A1 true WO2005017990A1 (ja) 2005-02-24

Family

ID=34191011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/010484 WO2005017990A1 (ja) 2003-08-15 2004-07-23 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム

Country Status (7)

Country Link
US (2) US7875549B2 (ja)
EP (2) EP2284875A3 (ja)
JP (1) JP4413556B2 (ja)
KR (1) KR100782673B1 (ja)
CN (1) CN100514574C (ja)
TW (1) TW200518221A (ja)
WO (1) WO2005017990A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1670049A4 (en) * 2003-09-17 2008-06-04 Tokyo Electron Ltd PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
JP2006135303A (ja) * 2004-10-05 2006-05-25 Tokyo Electron Ltd プラズマ成膜方法及びプラズマ成膜装置、並びにプラズマ成膜装置に用いられる記憶媒体
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
US7964496B2 (en) * 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
US8197913B2 (en) 2007-07-25 2012-06-12 Tokyo Electron Limited Film forming method for a semiconductor
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
US20110081500A1 (en) * 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
JP5700513B2 (ja) * 2010-10-08 2015-04-15 国立大学法人東北大学 半導体装置の製造方法および半導体装置
JP2012216633A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法
JP5364765B2 (ja) * 2011-09-07 2013-12-11 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JP5935227B2 (ja) * 2012-02-22 2016-06-15 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置
JP6045975B2 (ja) 2012-07-09 2016-12-14 東京エレクトロン株式会社 カーボン膜の成膜方法および成膜装置
JP2014036148A (ja) * 2012-08-09 2014-02-24 Tokyo Electron Ltd 多層膜をエッチングする方法、及びプラズマ処理装置
US20150118416A1 (en) * 2013-10-31 2015-04-30 Semes Co., Ltd. Substrate treating apparatus and method
JP6457101B2 (ja) 2015-09-17 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN108751123B (zh) * 2018-05-21 2022-05-20 赛莱克斯微系统科技（北京）有限公司 一种接触窗的形成方法
CN111686766B (zh) * 2019-03-11 2021-09-21 中国科学院福建物质结构研究所 一种金属-氟掺杂碳复合材料及其制备方法和在电催化固氮中的应用
JP6960953B2 (ja) * 2019-03-20 2021-11-05 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883842A (ja) 1994-09-12 1996-03-26 Nec Corp 半導体装置
JPH10144675A (ja) 1996-11-14 1998-05-29 Tokyo Electron Ltd プラズマ成膜方法
JPH10144676A (ja) * 1996-11-14 1998-05-29 Tokyo Electron Ltd 半導体素子の製造方法
JPH11154672A (ja) * 1997-11-20 1999-06-08 Tokyo Electron Ltd プラズマ処理方法
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
JP2001135631A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2002299314A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi プラズマ処理装置
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3666106B2 (ja) 1996-02-29 2005-06-29 ソニー株式会社 半導体装置の製造方法
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
US6107192A (en) * 1997-12-30 2000-08-22 Applied Materials, Inc. Reactive preclean prior to metallization for sub-quarter micron application
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
SE512274C2 (sv) 1998-05-13 2000-02-21 Volvo Wheel Loaders Ab Bromsanordning och ett bromsmanöverorgan
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
US6740580B1 (en) * 1999-09-03 2004-05-25 Chartered Semiconductor Manufacturing Ltd. Method to form copper interconnects by adding an aluminum layer to the copper diffusion barrier
US20010042513A1 (en) * 1999-10-13 2001-11-22 Chien-Teh Kao Apparatus for improved remote microwave plasma source for use with substrate processing systems
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6818990B2 (en) * 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
JP4366856B2 (ja) * 2000-10-23 2009-11-18 東京エレクトロン株式会社 プラズマ処理装置
US6518193B1 (en) * 2001-03-09 2003-02-11 Lsi Logic Corporation Substrate processing system
US6972223B2 (en) * 2001-03-15 2005-12-06 Micron Technology, Inc. Use of atomic oxygen process for improved barrier layer
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
US20040161946A1 (en) * 2002-06-24 2004-08-19 Hsin-Yi Tsai Method for fluorocarbon film depositing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883842A (ja) 1994-09-12 1996-03-26 Nec Corp 半導体装置
JPH10144675A (ja) 1996-11-14 1998-05-29 Tokyo Electron Ltd プラズマ成膜方法
JPH10144676A (ja) * 1996-11-14 1998-05-29 Tokyo Electron Ltd 半導体素子の製造方法
JPH11154672A (ja) * 1997-11-20 1999-06-08 Tokyo Electron Ltd プラズマ処理方法
JPH11330075A (ja) * 1998-05-07 1999-11-30 Tokyo Electron Ltd 半導体装置
JP2001135631A (ja) * 1999-11-10 2001-05-18 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
US20030025209A1 (en) 1999-11-10 2003-02-06 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
JP2002299314A (ja) * 2001-03-28 2002-10-11 Tadahiro Omi プラズマ処理装置
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1655771A4

Also Published As

Publication number Publication date
JP4413556B2 (ja) 2010-02-10
EP1655771A4 (en) 2008-02-27
TWI373073B (ja) 2012-09-21
CN100514574C (zh) 2009-07-15
US20100317188A1 (en) 2010-12-16
JP2005064302A (ja) 2005-03-10
KR20060038469A (ko) 2006-05-03
TW200518221A (en) 2005-06-01
US8119518B2 (en) 2012-02-21
EP2284875A2 (en) 2011-02-16
US7875549B2 (en) 2011-01-25
KR100782673B1 (ko) 2007-12-07
EP1655771A1 (en) 2006-05-10
EP2284875A3 (en) 2011-08-31
EP1655771B1 (en) 2012-10-17
US20060223306A1 (en) 2006-10-05
CN1836317A (zh) 2006-09-20

Similar Documents

Publication Publication Date Title
US8119518B2 (en) Noble metal barrier for fluorine-doped carbon films
US7803705B2 (en) Manufacturing method of semiconductor device and film deposition system
JP4813755B2 (ja) 有機反射防止膜をプラズマエッチングする方法
KR100260775B1 (ko) 플라즈마처리장치
US8383519B2 (en) Etching method and recording medium
EP0871211A2 (en) Plasma treatment method and manufacturing method of semiconductor device
JP2005347472A (ja) 基板処理方法および半導体装置の製造方法
KR20010075566A (ko) 반도체 장치 및 그 제조 방법
JP5204229B2 (ja) 半導体等の成膜方法
JP4209253B2 (ja) フッ素添加カーボン膜の形成方法
WO2005055305A1 (ja) 半導体基板導電層表面の清浄化方法
JP3472196B2 (ja) エッチング方法及びそれを用いた半導体装置の製造方法
KR100780199B1 (ko) 반도체 장치 및 그 제조 방법
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP4423408B2 (ja) 誘電体へのバリア層の付着を励起する方法
JP2009295992A (ja) 半導体装置の製造方法、半導体装置
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
KR100733440B1 (ko) 불소 첨가 카본막의 형성 방법
JP2004335791A (ja) フッ素添加カーボン膜の処理方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200480023355.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004747870

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2006223306

Country of ref document: US

Ref document number: 10567733

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020067003057

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067003057

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004747870

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10567733

Country of ref document: US