WO2002093259A1 - Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation - Google Patents

Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation Download PDF

Info

Publication number
WO2002093259A1
WO2002093259A1 PCT/JP2002/004579 JP0204579W WO02093259A1 WO 2002093259 A1 WO2002093259 A1 WO 2002093259A1 JP 0204579 W JP0204579 W JP 0204579W WO 02093259 A1 WO02093259 A1 WO 02093259A1
Authority
WO
WIPO (PCT)
Prior art keywords
evaluation
simulation
data
mask
pattern
Prior art date
Application number
PCT/JP2002/004579
Other languages
English (en)
French (fr)
Inventor
Hidetoshi Ohnuma
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/332,631 priority Critical patent/US6928636B2/en
Priority to KR1020037000267A priority patent/KR100872731B1/ko
Publication of WO2002093259A1 publication Critical patent/WO2002093259A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Definitions

  • the present invention relates to a rule-based OPC evaluation method and a simulation-based OPC model evaluation method for manufacturing an OPC mask for correcting a mask pattern in advance in anticipation of a pattern deformation based on an optical proximity effect.
  • OPC optical P roximity correction
  • PPC Process proximity effect correction
  • the rule-based OPC is performed as follows. In other words, a test mask with test patterns representing all the patterns that are permitted in the design A pattern is manufactured, the pattern is transferred onto a wafer with this mask pattern, and etching is performed to manufacture a test wafer.
  • the mask pattern is corrected based on the rule base OPC. This correction is performed at the stage of mask pattern layout CAD.
  • a mask manufactured by performing such optical proximity correction is called an OPC mask.
  • the simulation-based OPC generates a simulation-based OPC model (also called force channel or process model) that expresses the transfer process taking into account the optical proximity effect based on the measurement results of a small number of test patterns prepared in advance. Then, a difference between the shape of the mask pattern and the shape of the pattern transferred to the wafer by the mask pattern is obtained by performing a simulation calculation using the simulation-based OPC model, and the mask pattern is corrected based on the result of the simulation. We are doing.
  • a simulation-based OPC model also called force channel or process model
  • the line width of a pattern has increased or decreased according to the increase or decrease in the dimension of the space (space) between the gate pattern and the pattern adjacent to the pattern, in other words, the density of the space between the patterns.
  • the space dependence which is a phenomenon affected by the pattern, becomes remarkable, and the deterioration of the line width controllability of the gate pattern becomes a problem. Therefore, it is important to accurately analyze the quality of line width controllability in evaluating the above-mentioned rule-based OPC and simulation-based OPC models.
  • an evaluation mask was manufactured based on a rule-based OPC or simulation-based PC model, and an evaluation wafer manufactured based on the evaluation mask was manufactured.
  • the line width of the above gate pattern is measured, and errors and variations in the actual measurement of the line width with respect to the space dimensions are obtained.
  • an object of the present invention is to provide a rule-based PC evaluation method and a simulation-based OPC model evaluation method that can accurately evaluate line width controllability. Disclosure of the invention
  • the rule-based OPC evaluation method of the present invention includes: a mask pattern correction step of obtaining correction data by correcting design data of an evaluation mask pattern by a rule-based OPC in order to achieve the object; and An evaluation mask manufacturing step of forming an evaluation mask pattern on the evaluation wafer based on the evaluation mask; and an evaluation wafer manufacturing step of forming an evaluation gate pattern on the evaluation wafer based on the evaluation mask. Measuring the length of the evaluation gate pattern formed in the evaluation box Measurement step of acquiring actual measurement data of the evaluation gate pattern by performing the above process, the test mask design data of the test mask for performing the process calibration, and the test mask.
  • the simulation-based PC model evaluation method of the present invention provides a correction data by correcting design data of a mask pattern for evaluation using a first simulation-based PC model.
  • the first simulation-based computer model is characterized by including an evaluation step of evaluating the PC model by comparing.
  • FIG. 1 is a flowchart showing an evaluation procedure of a rule-based OPC evaluation method according to the present embodiment.
  • FIG. 2 is a block diagram of the rule base OPC.
  • FIG. 3 is a block diagram showing a simulation table for generating and outputting a simulation data for evaluating a rule base OPC.
  • FIG. 4 is a block diagram of a simulation tool for generating a simulation-based OPC model.
  • FIG. 5A is a diagram showing the space dependence of the measured data of the line width of the evaluation gate pattern when the correction dalid is set to 5 nm.
  • FIG. 5B is a diagram showing the gate pattern of all the evaluation wafers.
  • Simulation data Distribution diagram showing evening distribution
  • FIG. 5C is a distribution diagram showing the three-dimensional distribution of the simulation data of gate gates on all the evaluation wafers.
  • FIG. 6A is a diagram showing the space dependence of the measured data of the line width of the gate pattern for evaluation when the correction grid is set to 2.5 nm
  • FIG. 6C is a distribution diagram showing a three-dimensional distribution of the simulation data of the gate pattern of all the evaluation wafers.
  • FIG. 7 is a flowchart showing a procedure for evaluating a simulation-based PC model in the present embodiment.
  • FIG. 8 is a block diagram of the 1st PC simulation tool.
  • FIG. 9 is a block diagram of a second simulation tool for generating a second simulation-based PC model.
  • FIG. 10 is a block diagram showing a second simulation tool for generating and outputting simulation data for evaluating the first simulation-based PC model.
  • FIG. 11A is a diagram showing the space dependence of the measured data of the line width of the evaluation gate pattern when the correction grid is set to 0.5 nm
  • FIG. 11C is a distribution diagram showing a three-dimensional distribution of the simulation pattern of the gate patterns of all the evaluation wafers, showing the distribution of the simulation data of the gate patterns of all the evaluation wafers.
  • FIG. 2 is a block diagram showing a rule-based OPC to be evaluated.
  • the rule-based OPC 10 is realized by software running on a computer.
  • the correction data is output by adding bias data considering the proximity effect to the design data.
  • the rule base PC 10 sets the minimum unit of the bias data, that is, the correction dalid which is the minimum unit for correcting the mask pattern, based on the correction grid. It is configured to output correction data.
  • FIG. 3 is a block diagram showing a simulation tool 20 for generating and outputting simulation data for evaluating the rule base PC10.
  • the simulation tool 20 is realized by software operating on a computer, and includes a simulation base PC model (kernel) 22 representing a mask pattern transfer process. .
  • the simulation-based OPC model 22 is generated by performing a process calibration described later.
  • the simulation tool 20 receives design data (design data of a mask pattern) of a desired pattern to be formed on a wafer, as shown in FIG. It is configured to output simulation data indicating a shape of a pattern formed on a wafer by the mask pattern by a simulation calculation.
  • the correction dalid is set in the rule base OPC 10 (step S10).
  • correction data of the mask pattern of the evaluation mask is obtained by inputting the design data of the mask pattern of the evaluation mask into the rule base OPC10 (step S12).
  • step S14 an evaluation mask is manufactured based on the correction data (step S14), and the wafer is exposed and etched using the evaluation mask to manufacture an evaluation wafer (step S1). 6). Then, the length of the line width of the gate pattern of the manufactured evaluation wafer is measured (step S18).
  • a plurality of gate patterns formed on the evaluation wafer are configured by varying the line width dimension and the space dimension between adjacent patterns. Further, since a large number (for example, several thousand gates) of the gate patterns are provided over the entire surface of the evaluation wafer, the line width of the gate pattern of the evaluation wafer is measured by the plurality of types of gates. This is performed selectively at the location of the gate pattern selected from the single pattern.
  • a test mask is manufactured based on the design data of the test pattern of the test mask in order to perform the process calibration of the simulation-based OPC model (step S20).
  • step S22 exposure and etching are performed on the wafer based on the test mask to produce a test wafer on which a test gate pattern is formed.
  • step S24 actual measurement data is obtained by measuring the length of the gate pattern of the test wafer (step S24).
  • the variation of the measured data of the gate pattern of the test wafer with respect to the design data of the test pattern of the test mask expresses a static variation component due to the optical proximity effect.
  • the design data of the test pattern of the test mask and the actual measurement data of the gate pattern of the test wafer are input to the simulation tool 20.
  • a simulation-based OPC model 22 in which process calibration is performed in consideration of a static variation component due to the optical proximity effect is generated by the simulation tool 20 (step S26).
  • the simulation is performed by the simulation base PC model 22.
  • a calculation is performed, and a simulation data corresponding to the gate pattern on the entire surface of the evaluation wafer is output (step S28).
  • Step S30 by comparing the actual measurement data of the evaluation gate pattern obtained in the step S 18 and the simulation data obtained in the step 28, the evaluation of the rule base PC 10 is performed. Perform (Step S30).
  • step S10 the correction dalid set in step S10 is evaluated (step S32).
  • FIG. 5A is a diagram showing the space dependence of the measured data of the line width of the evaluation gate pattern when the correction grid is set to 5 nm.
  • the horizontal axis shows the space (m) between gate patterns, and the vertical axis shows the error CD (nm) from the design data of the measured data of the line width. The average value is shown.
  • the average value of the measured data for each space is within the range of 5 nm for soil, and it can be judged that the result is good as a result of setting the correction grid to 5 nm.
  • the variation in the measured data for each space varies in the range of 5 ⁇ on both sides in the line width direction of the gate pattern. Although it can be judged to be good if it is within the range of nm, it can be judged to be good because it is within the range of ⁇ 10 nm in Fig. 5A.
  • FIG. 5B is a distribution diagram showing the distribution of the simulation data of the gate patterns of all the evaluation wafers obtained in the step S28, and the horizontal axis represents the occupation ratio (%) of the whole, The axis is the error CD (nm) of the simulation data with respect to the design data of the actual measurement data of the line width.
  • Fig. 5B it was found that most of the simulation data was distributed in the range of ⁇ 5 nm, and it was judged that the measured results in Fig. 5A were appropriate. be able to. In addition, it can be determined that the selection of the gate pattern measured in step S18 is appropriate.
  • FIG. 5C shows a three-dimensional distribution of simulation data of all the gates 1 and patterns of the evaluation wafer obtained in the step S 28.
  • X-axis and Y-axis are two-dimensional coordinate axes on the evaluation wafer, and the vertical axis ( ⁇ -axis) orthogonal to the X-axis and ⁇ -axis is the design data of the line width measurement data.
  • the error CD (nm) of the simulation data is taken.
  • FIGS. 6A to 6C corresponds to each of FIGS. 5A to 5C.
  • the average value for each space is within the range of ⁇ 2.5 nm, and it can be judged that the result is good as a result of setting the correction dalid to 5 nm.
  • the dispersion of the measured data for each space is within a range of approximately ⁇ 2 * 2.5 nm 5 nm, which can be judged to be good.
  • the line-width controllability of the rule-based OPC is accurately evaluated based on measured data and simulation data. can do.
  • the gate pattern formed on the wafer can be obtained. It is possible to design a mask pattern in which errors are suppressed.
  • halving the dimensions of the compensation dalid will quadruple the length measurement locations required to construct a rule-based PC. Therefore, for example, if the correction grid is reduced from 2.5 11 111 to 0.5 nm, which is 1/5, the length measurement location becomes 16 times or more, and an enormous amount of time (e.g., 1 It is not realistic because it takes time.
  • FIG. 7 is a flowchart showing a procedure for evaluating a simulation-based OPC model in the present embodiment.
  • the simulation base OPC model to be evaluated is referred to as the first simulation base OPC model.
  • a PC model, a simulation-based PC model that generates simulation data of the gate pattern of the evaluation wafer, a PC model as a second simulation-based OPC model, and the first and second simulation bases Simulation-Let the simulations be the first and second simulation tools respectively.
  • the correction grid is set to the first rule base ⁇ PC 30 (step S 10).
  • correction data of the mask pattern of the evaluation mask is obtained by inputting the design data of the mask pattern of the evaluation mask into the rule base PC30 (step S12A). .
  • step S14 an evaluation mask is manufactured based on the correction data (step S14), and the wafer is exposed and etched using the evaluation mask to manufacture an evaluation wafer (step S1). 6) Then, the line width of the gate pattern of the manufactured evaluation wafer is measured (step S18).
  • a test mask is manufactured based on the design data of the test pattern of the test mask to perform the process calibration of the second simulation-based OPC model (Step S 20), a test wafer is manufactured (Step S 20). 22) The actual measurement data is obtained by measuring the gate pattern of the test wafer (step S24).
  • the design data of the test pattern of the test mask and the actual measurement data of the gate pattern of the test wafer are input to the second simulation tool 40.
  • the second simulation base OPC model 42 with the process calibration taking account of the static variation component due to the optical proximity effect is generated by the second simulation tool 40 (step S26A). ).
  • the entire design data of the mask pattern of the evaluation mask is input to the second simulation tool 40 , so that the second simulation-based OPC is performed.
  • a simulation calculation is performed by the model 42, and a simulation data corresponding to the gate pattern of the entire evaluation wafer is output (step S28A;).
  • step S3OA by comparing the actual measurement data of the evaluation gate pattern obtained in the step S18 with the simulation data obtained in the step 28A, the first simulation-based OPC is performed.
  • the model 32 is evaluated (step S3OA).
  • step S32A the correction dalid set in the step S10 is evaluated (step S32A).
  • FIG. 11A is a diagram showing the space dependence of the measured data of the line width of the evaluation gate pattern when the correction grid is set to 0.5 nm, and the horizontal axis shows the gate pattern. Take the space (m) between the vertical The axis is the error CD (nm) from the design data of the measured data of the line width. In the figure, the solid line indicates the average value of each measured data.
  • the average value of the measured data for each space is within the range of 25 nm, and the correction grid is more than that of Fig. 6A, which shows the measured data of 2.5 nm. It can be determined that the average value range of the measured data for each space is further suppressed.
  • FIG. 11B is a distribution diagram showing a distribution of simulation data of all the gate patterns obtained in the step S 28 A in the evaluation process.
  • the vertical axis shows the measured data of the line width.
  • Fig. 11B it was found that most of the simulation data was distributed in the range of ⁇ 2.5 nm, which indicated that the measured results in Fig. 11A were appropriate. can do. Further, it can be determined that the selection of the gate pattern measured in step S18A is appropriate.
  • FIG. 11C is a distribution diagram showing a three-dimensional distribution of simulation data of all the gate patterns of the evaluation wafer obtained in the step S28A, and the X-axis and the Y-axis show the evaluation.
  • the vertical axis (Z-axis) orthogonal to the X-axis and the Y-axis indicates the error CD (nm) of the simulation data with respect to the design data of the measured data of the line width. I have.
  • FIG. 6C and FIG. 11C it can be seen that the latter suppresses the variation in the vertical axis direction, that is, the variation in the error CD during the simulation.
  • the simulation base 0 P is used.
  • the line width controllability of the model can be accurately evaluated based on actual measurement data and simulation data.
  • the gate pattern formed on the wafer can be obtained. It is possible to design a mask pattern that suppresses the error of the mask pattern.
  • the line width controllability of the rule-based ⁇ PC can be accurately evaluated based on measured data and simulation data.
  • the line width controllability of the simulation-based OPC model can be accurately evaluated based on actual measurement data and simulation data.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

明細 ルールべ一ス OP Cの評価方法およびシミュレ一ションベース OP Cモ デルの評価方法 技術分野
本発明は、 光近接効果に基づくパターンの変形を見込んでマスクパ夕 —ンの形状を予め補正する O P Cマスクを製作するためのルールベース O P Cの評価方法およびシミュレ一ションベース O P Cモデルの評価方 法に関する。 背景技術
近年、 半導体の高集積化が進み、 ゲート長の微細化に拍車がかかって いる。 このため、 マスクからウェハに対するマスクパターンの転写の際 には、 露光装置で用いられる光の波長以下の寸法のパターンを解像する ことが求められている。
光の波長よりも短い線幅のパターンを忠実に解像するために、 光近接 効果によるウェハ上のパターンの変形を考慮して、 予めマスクパターン の形状を補正する技術である O P C (Op t i c a l P r o x i m i t y C o r r e c t i o n :光近接効果補正） 技術が用いられる。 前 記 O P C技術は P P C (P r o c e s s P r o x i m i t y E f f e c t C o r r e c t i o n : プロセス近接効果補正） 技術ともいう, このような OP C技術としてルールべ一ス O P Cがある。
前記ルールベース OP Cは次のように行なわれる。 すなわち、 設計上 許可している全てのパターンを表すテストパターンでテスト用のマスク パターンを製作し、 このマスクパターンでウェハ上にパターンを転写し てエッチングを行ない、 テスト用のウェハを製作する。
このテスト用ウェハ上のパターンの形状の測長データ （測定データ） と、 前記テスト用のマスクパターンの設計デ一夕とに基づいて設計ル一 ル、 つまりマスクパターンの設計データに加えるバイアスデ一夕を決定 するための設計ルール、 すなわちルールべ一ス O P Cを生成する。 そし て、 ルールべ一ス O P Cに基づいてマスクパターンの補正を行なう。 こ の補正は、 マスクパターンのレイアウト C A Dの段階で行なわれる。 ま た、 このような光近接効果補正が行なわれて製作されたマスクを O P C マスクという。
また、 前記ルールべ一ス O P Cとは別にシミュレ一ションベース O P Cという技術がある。
シミュレーションベース O P Cでは、 予め用意された少ない数のテス トパターンの測長結果に基づいて光近接効果を考慮した転写のプロセス を表現するシミュレーションベース O P Cモデル （力一ネルまたはプロ セスモデルともいう） を生成し、 マスクパターンの形状と、 該マスクパ ターンによりウェハに転写されたパターンの形状との差異を前記シミュ レーションベース O P Cモデルによってシミュレ一ション計算して求め このシミュレ一ション結果に基づいてマスクパターンの補正を行なって いる。
近年、 ゲートパターンの微細化にともない、 ゲートパターンとそのパ ターンに隣接するパターンとの間の間隔 （スペース） の寸法の増減、 換 言すればパターン間の間隔の疎密に応じてパターンの線幅が影響を受け る現象であるスペース依存性が顕著になり、 ゲ一トパターンの線幅制御 性の劣化が問題となっている。 したがって、 上述したルールべ一ス O P Cおよびシミュレ一ションべ ース O P Cモデルの評価を行なう上で線幅制御性の良否を正確に分析す ることが重要である。
従来、 線幅制御性の良否を分析するためには、 ル一ルベース O P Cま たはシミュレーションベース〇 P Cモデルに基づいて評価用マスクを製 作し、 その評価用マスクに基づいて製作した評価用ウェハ上のゲ一トパ ターンの線幅を実測し、 スペースの寸法に対する線幅の実測デ一夕の誤 差やばらつきを求めている。
ところが、 前記評価用ウェハ上のゲー卜パターンの数は膨大なもので あり、 ゲートパターンの全ての線幅を実測することは不可能である。 こ のため、 ゲートパターンの中から選択した箇所の線幅について実測デー 夕を求めている。 ところが、 選択した実測データが前記評価用ウェハ上 のゲートパターンを代表するものとして妥当か否かを判定することが難 しいため、 線幅制御性の評価の正確さが不足していた。
そこで本発明の目的は、 線幅制御性の評価を正確に行なうことができ るルールべ一ス〇P Cの評価方法およびシミュレ一ションベース O P C モデルの評価方法を提供することにある。 発明の開示
本発明のルールベース O P Cの評価方法は、 前記目的を達成するため 評価用マスクパターンの設計データをルールべ一ス O P Cにより補正処 理することによって補正データを得るマスクパターン補正ステップと、 前記補正データに基づいて、 評価用マスクパターンを評価用マスクに形 成する評価用マスク製作ステップと、 前記評価用マスクに基づいて、 評 価用ゲートパターンを評価用ウェハに形成する評価用ウェハ製作ステツ プと、 前記評価用ゥェ八に形成された前記評価用ゲートパターンの測長 を行なうことにより評価用ゲートパターンの実測データを取得する実測 ステップと、 プロセスキヤリブレ一ションを行なうためのテスト用マス クのテストパターンの設計データと、 前記テスト用マスクに基づいて製 作されたテスト用ウェハのゲートパターンの実測データとに基づいてプ ロセスキヤリブレーションがなされたシミュレーションベース O P Cモ デルを生成するシミュレ一ションベース O P Cモデル生成ステップと、 前記シミュレーションベース O P Cモデルによって前記評価用マスクパ ターンの設計データに対してシミュレーションを行なうことによりシミ ュレーションデータを得るシミュレ一ションステップと、 前記評価用ゲ ートパターンの実測デ一夕と前記シミュレーションデ一タを比較するこ とによって、 前記ルールべ一ス O P Cの評価を行なう評価ステップとを 含むことを特徴とする。
そのため、 評価対象となる前記ルールベース O P Cに基づいて製作し た評価用ゲ一トパターンの実測データと、 前記評価用マスクパターンの 設計デ一夕に対して得たシミュレ一ションデータとの比較を行なう。 本発明のシミュレーションベース〇 P Cモデルの評価方法は、 前記目 的を達成するため、 評価用のマスクパターンの設計データを第 1シミュ レ一ションベース〇P Cモデルにより補正処理することによって補正デ
—夕を得るマスクパターン補正ステツプと、 前記補正データに基づいて 評価用マスクパターンを評価用マスクに形成する評価用マスク製作ステ ップと、 前記評価用マスクに基づいて、 評価用ゲートパターンを評価用 ウェハに形成する評価用ウェハ製作ステップと、 前記評価用ウェハに形 成された前記評価用ゲートパターンの測長を行なうことにより評価用ゲ 一卜パターンの実測データを取得する実測ステツプと、 プロセスキヤリ ブレーションを行なうためのテスト用マスクのテストパターンの設計デ 一夕と、 前記テス卜用マスクに基づいて製作されたテスト用ウェハのゲ ―トパターンの実測デ一夕とに基づいてプロセスキヤリブレーションが なされた第 2シミュレ一ションベース〇P Cモデルを生成するシミュレ ーションベース 0 P Cモデル生成ステツプと、 前記第 2シミュレーショ ンベース〇 P Cモデルによって前記評価用のマスクパターンの設計デー 夕に対してシミュレ一ションを行なうことによりシミュレーションデ一 夕を得るシミュレ一ションステップと、 前記評価用ゲ一トパターンの実 測デ一夕と前記シミュレーションデータを比較することによって、 前記 第 1シミュレ一ションベース〇 P Cモデルの評価を行なう評価ステツプ とを含むことを特徴とする。
そのため、 評価対象となる前記第 1シミュレーションべ一ス〇P Cモ デルに基づいて製作した評価用ゲートパターンの実測データと、 前記評 価用マスクパターンの設計データに対して得たシミュレ一ションデ一夕 との比較を行なう。 図面の簡単な説明
第 1図は、 本実施の形態のルールベース O P Cの評価方法の評価手順 を示すフローチヤ一卜である。
第 2図は、 ルールべ一ス O P Cのブロック図である。
第 3図は、 ルールべ一ス O P Cを評価するためのシミュレーションデ —夕を生成して出力するシミュレ一ションッ一ルを示すブロック図であ る。
第 4図は、 シミュレーションベース O P Cモデルを生成するシミュレ ーションツールのブロック図である。
第 5 A図は、 前記補正ダリッドを 5 n mに設定した場合における前記 評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図. 第 5 B図は、 評価用ウェハ全てのゲートパターンのシミュレーションデ —夕の分布を示す分布図、 第 5 C図は評価用ウェハ全てのゲートパ夕一 ンのシミュレーションデ一夕の分布を 3次元で示す分布図である。
第 6 A図は、 前記補正グリッドを 2 . 5 n mに設定した場合における 前記評価用ゲートパターンの線幅の実測データのスペース依存性を示す 線図、 第 6 B図は、 評価用ウェハ全てのゲートパターンのシミュレーシ ヨンデータの分布を示す分布図、 第 6 C図は、 評価用ウェハ全てのゲー トパターンのシミュレ一ションデータの分布を 3次元で示す分布図であ る。 ，
第 7図は、 本実施の形態におけるシミュレーションベース〇 P Cモデ ルの評価手順を示すフローチャートである。
第 8図は、 第 1〇 P Cシミュレーションツールのブロック図である。 第 9図は、 第 2シミュレ一ションベース〇 P Cモデルを生成する第 2 シミュレーションツールのブロック図である。
第 1 0図は、 第 1シミュレーションベース〇P Cモデルを評価するた めのシミュレ一ションデ一夕を生成して出力する第 2シミュレーション ツールを示すブロック図である。
第 1 1 A図は、 前記補正グリッドを 0 . 5 n mに設定した場合におけ る前記評価用ゲートパターンの線幅の実測データのスペース依存性を示 す線図、 第 1 1 B図は、 評価用ウェハ全てのゲートパターンのシミュレ ーシヨンデータの分布を示す分布図、 第 1 1 C図は、 評価用ウェハ全て のゲートパターンのシミュレ一ションデ一夕の分布を 3次元で示す分布 図である。 発明を実施するための最良の形態
本発明のルールべ一ス O P Cの評価方法の実施の形態について説明す る。 第 2図は、 評価対象となるル一ルベース O P Cを示すブロック図であ る。
第 2図に示すように、 本実施の形態において、 ルールベース O P C 1 0は、 コンピューター上で動作するソフトウエアによって実現されるも のであって、 マスクパターンの設計デ一夕に対応して、 光近接効果を考 慮したバイアスデータを前記設計データに加えることにより、 補正デー 夕を出力するように構成されている。
このルールべ一ス〇 P C 1 0は、 前記バイアスデ一夕の最小単位、 す なわち前記マスクパターンを補正する際の最小単位である補正ダリッド が設定されることにより、 この補正グリッドに基づいて前記補正データ を出力するように構成されている。
第 3図は、 前記ルールベース〇 P C 1 0を評価するためのシミュレ一 ションデータを生成して出力するシミュレ一ションッ一ル 2 0を示すブ 口ック図である。
前記シミュレーションツール 2 0は、 コンピューター上で動作するソ フトウエアによって実現されるものであって、 マスクパターンの転写の プロセスを表すシミュレ一ションベース〇P Cモデル (カーネル） 2 2 を含んで構成されている。 前記シミュレ一ションベース O P Cモデル 2 2は、 後述するプロセスキヤリブレーションを行なうことによって生成 される。
前記シミュレーションツール 2 0は、 第 3図に示すように、 ウェハ上 に形成すべき所望のパターンの設計データ （マスクパターンの設計デー 夕) が入力されると、 前記シミュレーションベース〇P Cモデル 2 2の シミュレ一ション計算により、 前記マスクパターンによりウェハ上に形 成されるパターンの形状を示すシミュレーションデータを出力するよう に構成されている。 次に、 第 1図を参照して前記ルールベース O P Cの評価手順について 具体的に説明する。
まず、 前記補正ダリッドを前記ルールベース O P C 1 0に設定する (ステップ S 1 0 ) 。
次に、 前記ルールべ一ス O P C 1 0に評価用マスクのマスクパターン の設計データを入力することにより、 前記評価用マスクのマスクバタ一 ンの補正データを得る （ステップ S 1 2 ) 。
次いで、 前記補正データに基づいて評価用マスクを製作し （ステップ S 1 4 ) 、 この評価用マスクを用いてウェハに対して露光およびエッチ ングを行なうことにより評価用ウェハを製作する （ステップ S 1 6 ) 。 そして、 製作された評価用ウェハのゲートパターンの線幅について測 長を行なう （ステップ S 1 8 ) 。
なお、 前記評価用ウェハに形成されるゲ一卜パターンは、 線幅寸法お よび隣接するパターン間のスぺ スの寸法を異ならせて複数種類構成さ れている。 また、 前記ゲートパターンは、 前記評価用ウェハの全面にわ たって多数 （例えば数千ゲート） 設けられているため、 評価用ウェハの ゲ一トパターンの線幅の測長は、 前記複数種類のゲ一トパターンの中か ら選ばれたゲートパターンの箇所について選択的に行なわれる。
一方、 前記評価用ウェハの製作とは別に、 前記シミュレーションベー ス O P Cモデルのプロセスキヤリブレ一ションを行なうためにテスト用 マスクがテスト用マスクのテス卜パターンの設計データに基づいて製作 される （ステップ S 2 0 ) 。
次に、 前記テス卜用マスクに基づいてウェハに対して露光およびエツ チングを行なうことにより、 テスト用ゲ一トパターンが形成されたテス ト用ウェハが製作される （ステップ S 2 2 ) 。 次に、 前記テスト用ウェハのゲートパターンを測長することで実測デ 一夕を得る （ステップ S 2 4 ) 。
ここで、 前記テスト用マスクのテストパターンの設計データに対する 前記テスト用ウェハのゲ一トパターンの実測デ一夕のばらつきは、 光近 接効果によるスタティックなばらつき成分を表現するものである。
したがって、 第 4図に示すように、 前記テスト用マスクのテストバタ ーンの設計データと、 前記テスト用ウェハのゲ一卜パターンの実測デー 夕とがシミュレ一ションツール 2 0に入力されることにより、 光近接効 果によるスタティックなばらつき成分を考慮したプロセスキヤリブレー ションがなされたシミュレ一ションベース O P Cモデル 2 2が前記シミ ユレーシヨンツール 2 0によって生成される （ステップ S 2 6 ) 。 次に、 第 3図に示すように、 前記評価用マスクのマスクパターンの設 計データの全てが前記シミュレ一ションツール 2 0に入力されることに より、 前記シミュレーションベース〇 P Cモデル 2 2によってシミュレ ーシヨン計算がなされ、 前記評価用ウェハ全面のゲートパターンに対応 するシミュレーションデ一夕が出力される （ステップ S 2 8 ) 。
次に、 前記ステップ S 1 8で得た前記評価用ゲートパターンの実測デ —夕と、 前記ステップ 2 8で得た前記シミュレーションデータを比較す ることによって、 前記ルールベース〇 P C 1 0の評価を行なう （ステツ プ S 3 0 ) 。
,また、 前記ステップ S 1 0で設定した前記補正ダリッドの評価を行な う （ステップ S 3 2 )
第 5 A図乃至第 5 C図、 第 6 A図乃至第 6 C図を参照して、 前記ステ ップ S 3 0、 S 3 2について詳しく説明する。
第 5 A図は、 前記補正グリッドを 5 n mに設定した場合における前記 評価用ゲートパターンの線幅の実測データのスペース依存性を示す線図 であり、 横軸にゲートパターン間のスペース （ m) をとり、 縦軸に前 記線幅の実測データの設計データからの誤差 C D (nm) をとっている 図中、 実線は各実測データの平均値を示している。
第 5 A図に示すように、 各スペース毎の実測データの平均値は土 5 n mの範囲に収まっており、 補正グリッドを 5 nmに設定した結果として 良好であると判断できる。
なお、 各スペース毎の実測データのばらつきは、 ゲートパターンの線 幅方向の両側に土 5 ηήιずつばらつくことから、 補正ダリッドの 2倍の プラスマイナスの範囲、 すなわち士 2 * 5 nm=± 1 0 nmの範囲に収 まっていれば良好と判断できるが、 第 5 A図は ± 1 0 nmの範囲に収ま つているため良好と判断できる。
次に、 第 5 A図の実測データが妥当なものか、 すなわち前記評価用ゥ ェハのゲ一トパターンの線幅のデータとして妥当なものかどうかについ てシミュレーションデ一夕との比較検討を行なう。
第 5 B図は、 前記ステップ S 2 8によって得られた前記評価用ウェハ 全てのゲートパターンのシミュレ一ションデータの分布を示す分布図で あり、 横軸に全体に占める占有率 （％) 、 縦軸に前記線幅の実測データ の設計データに対するシミュレーションデータの誤差 CD (nm) をと つている。
第 5 B図に示すように、 ± 5 nmの範囲にほとんどのシミュレ一ショ ンデータが分布していることが分かり、 これにより、 第 5 A図の実測結 果が妥当なものであると判断することができる。 また、 前記ステップ S 1 8で測長したゲートパターンの選択が妥当なものであると判断するこ とができる。
第 5 C図は、 前記ステップ S 2 8によって得られた前記評価用ウェハ 全てのゲー 1、パターンのシミュレ一ションデータの分布を 3次元で示す 分布図であり、 X軸と Y軸が前記評価用ウェハ上における 2次元の座標 軸を示し、 これら X軸と Υ軸に直交する縦軸 （Ζ軸） が前記線幅の実測 データの設計データに対するシミュレ一ションデータの誤差 CD (n m) をとつている。
つまり、 第 5 C図にプロットされている点が各ゲートパターンの誤差 CDに対応している。
次に、 前記補正グリッドを 5 nmから 2. 5 nmに変更して設定した 場合について、 第 1図に示すフロ一チャートと同様の手順で評価を行な つた結果について第 6 A図乃至第 6 C図を参照して説明する。
第 6 A図乃至第 6 C図のそれぞれは、 第 5 A図乃至第 5 C図のそれぞ れに相当している。
第 6 A図からわかるように、 スペース毎の平均値は ± 2. 5 nmの範 囲に収まっており、 補正ダリッドを 5 nmに設定した結果として良好で あると判断できる。
また、 各スぺ一ス毎の実測データのばらつきは、 ほぼ ± 2 * 2. 5 n m 士 5 nmの範囲に収まっており良好と判断できる。
第 6 A図と第 6 B図を比較してわかるように、 ± 2. 5 nmの範囲に ほとんどのシミュレ一ションデータが分布していることが分かり、 これ により、 第 6 A図の実測結果が妥当なものであると判断することができ る。 また、 前記ステップ S 1 8で測長したゲートパターンの選択が妥当 なものであると判断することができる。
また、 第 5 C図と第 6 C図を比較してわかるように、 後者の方が縦軸 方向のばらつき、 すなわちシミュレーションデータの誤差 CDのばらつ きが抑制されていることがわかる。 以上説明したように、 本実施の形態のルールべ一ス O P Cの評価方法 によれば、 前記ルールべ一ス O P Cの線幅制御性を実測データとシミュ レ一ションデ一夕に基づいて正確に評価することができる。
また、 前記補正グリッドの設定を変えた場合に、 実測データのばらつ きが妥当な範囲に収まっているかどうかを評価することができ、 これに より補正ダリッドの最適化を行なうことが可能となる。
また、 第 5 C図、 第 6 C図に示したような各ゲートパターンのシミュ レーションデータのばらつきの情報をマスクパターンのレイァゥト設計 にフィードバックすることにより、 ウェハ上に形成されるゲー卜パター ンの誤差を抑制したマスクパターンの設計を図ることができる。
次に、 補正グリツドをより小さな値に設定した場合について考える。 補正ダリッドを小さくすれば、 実測データのばらつきをより低減化す ることが期待できる。
ただし、 この場合には、 前記ルールべ一ス O P Cを構築するために、 ゲート線幅とスペースの寸法とを補正グリツドの単位で異ならせたゲ一 トパターンを形成したウェハを作成するとともに、 そのウェハに形成さ れた各ゲートパターンの測長を行なわなくてはならない。
一般的に補正ダリッドの寸法を半分にすると、 ルールべ一ス〇 P Cを 構築するために必要な測長箇所が 4倍になる。 したがって、 例えば補正 グリッドを 2 . 5 11 111から 0 . 5 n mと 1 / 5に小さくすると、 測長箇 所が 1 6倍以上となり、 各ゲートパターンの測長のために膨大な時間 (例えば 1年程度） かかってしまうため現実的ではない。
このため、 補正グリッドの微細化を図る場合には、 大量の測長が不要 なシミュレーションべ一ス〇 P Cモデルを用いることが有利である。 そして、 以下に説明するようにシミュレーションべ一ス 0 P Cモデル に関しても先の実施の形態と同様の手順で評価を行なうことができる。 本発明のシミュレーションべ一ス O P Cモデルの評価方法の実施の形 態について説明する。
第 7図は本実施の形態におけるシミュレ一ションベース O P Cモデル の評価手順を示すフローチャートである。 なお、 第 7図において第 1図 と同一の処理については同一のステツプ番号を付して説明を簡略化する また、 本実施の形態では、 評価対象となるシミュレーションベース O P Cモデルを第 1シミュレーションベース〇P Cモデルとし、 前記評価 用ウェハのゲートパターンのシミュレ一ションデータを生成するシミュ レーションベース〇 P Cモデルを第 2シミュレ一ションベース O P Cモ デルとし、 第 1、 第 2シミュレーションべ一ス〇P Cモデルのシミュレ —ションッ一ルをそれぞれ第 1、 第 2シミュレ一シヨンツールとする。 まず、 第 8図に示すように、 前記補正グリッドを第 1ルールベース〇 P C 3 0に設定する （ステップ S 1 0 ) 。
次に、 前記ルールべ一ス〇P C 3 0に評価用マスクのマスクパ夕一ン の設計データを入力することにより、 前記評価用マスクのマスクパター ンの補正データを得る （ステップ S 1 2 A ) 。
次いで、 前記補正データに基づいて評価用マスクを製作し （ステップ S 1 4 ) 、 この評価用マスクを用いてウェハに対して露光およびエッチ ングを行なうことにより評価用ウェハを製作し （ステップ S 1 6 ) 、 製 作された評価用ウェハのゲートパターンの線幅の測長を行なう （ステツ プ S 1 8 ) 。
一方、 前記評価用ウェハの製作とは別に、 前記第 2シミュレ一シヨン ベース O P Cモデルのプロセスキヤリブレーションを行なうためにテス ト用マスクがテスト用マスクのテストパターンの設計データに基づいて 製作され （ステップ S 2 0 ) 、 テスト用ウェハが製作され （ステップ S 2 2 ) 、 前記テスト用ウェハのゲートパターンを測長することで実測デ 一夕を得る （ステップ S 2 4 ) 。
したがって、 第 1 0図に示すように、 前記テスト用マスクのテストパ ターンの設計データと、 前記テス卜用ウェハのゲートパターンの実測デ 一夕とが前記第 2シミュレ一ションツール 4 0に入力されることにより 光近接効果によるスタティックなばらつき成分を考慮したプロセスキヤ リブレーションがなされた第 2シミュレーションべ一ス O P Cモデル 4 2が第 2シミュレ一ションツール 4 0によって生成される （ステップ S 2 6 A) 。
次に、 第 9図に示すように、 前記評価用マスクのマスクパターンの設 計デ—夕の全てが前記第 2シミュレーションツール 4 0に入力されるこ とにより、 前記第 2シミュレ一ションベース O P Cモデル 4 2によって シミュレーション計算がなされ、 前記評価用ウェハ全面のゲ一トパター ンに対応するシミュレーションデ一夕が出力される (ステップ S 2 8 A；) 。
次に、 前記ステップ S 1 8で得た前記評価用ゲートパターンの実測デ —夕と、 前記ステップ 2 8 Aで得た前記シミュレーションデ一夕を比較 することによって、 前記第 1シミュレ一ションベース O P Cモデル 3 2 の評価を行なう （ステップ S 3 O A ) 。
また、 前記ステップ S 1 0で設定した前記補正ダリッドの評価を行な う (ステップ S 3 2 A ) 。
第 1 1 A図乃至第 1 1 C図を参照して、 前記ステップ S 3 0 A、 S 3 2 Aについて詳しく説明する。
第 1 1 A図は、 前記補正グリッドを 0 . 5 n mに設定した場合におけ る前記評価用ゲートパターンの線幅の実測データのスペース依存性を示 す線図であり、 横軸にゲートパターン間のスペース （ m) をとり、 縦 軸に前記線幅の実測データの設計データからの誤差 CD (nm) をとつ ている。 図中、 実線は各実測データの平均値を示している。
第 1 1 A図に示すように、 各スペース毎の実測データの平均値は士 2 5 nmの範囲に収まっており、 補正グリッドが 2. 5 nmの実測データ を示す第 6 A図よりも各スペース毎の実測データの平均値の範囲がさら に抑制されていると判断できる。
次に、 第 1 1 A図の判断結果が妥当なものかどうかについてシミュレ —シヨンデ一夕との比較検討を行なう。
第 1 1 B図は、 前記ステップ S 2 8 Aによって得られた前記評価用ゥ 工ハ全てのゲートパターンのシミュレーションデータの分布を示す分布 図であり、 横軸に全体に占める占有率 ( ) 、 縦軸に前記線幅の実測デ
—夕の設計データに対するシミュレーションデータの誤差 CD (nm) をとつている。
第 1 1 B図に示すように、 ± 2. 5 nmの範囲にほとんどのシミュレ ーシヨンデータが分布していることが分かり、 これにより、 第 1 1 A図 の実測結果が妥当なものであると判断することができる。 また、 前記ス テツプ S 1 8 Aで測長したゲ一トパターンの選択が妥当なものであると 判断することができる。
第 1 1 C図は、 前記ステップ S 2 8 Aによって得られた前記評価用ゥ ェハ全てのゲートパターンのシミュレーションデータの分布を 3次元で 示す分布図であり、 X軸と Y軸が前記評価用ウェハ上における 2次元の 座標軸を示し、 これら X軸と Y軸に直交する縦軸 （Z軸） が前記線幅の 実測データの設計デ一夕に対するシミュレーションデータの誤差 CD (nm) をとつている。 第 6 C図と第 1 1 C図を比較してわかるように、 後者の方が縦軸方向 のばらつき、 すなわちシミュレ一ションデ一夕の誤差 C Dのばらつきが 抑制されていることがわかる。
以上説明したように、 本実施の形態のシミュレーションベース O P C モデルの評価方法によれば、 前記シミュレーションベース 0 P。モデル の線幅制御性を実測データとシミュレ一ションデータに基づいて正確に 評価することができる。
また、 前記補正グリッドの設定を変えた場合に、 実測データのばらつ きが妥当な範囲に収まっているかどうかを評価することができ、 これに より補正グリッドの最適化を行なうことが可能となる。
また、 第 1 1 C図に示したような各ゲ一トパターンのシミュレ一ショ ンデ一夕のばらつきの情報をマスクパターンのレイァゥト設計にフィー ドバックすることにより、 ウェハ上に形成されるゲートパターンの誤差 を抑制したマスクパターンの設計を図ることができる。
以上説明したように本発明のルールベース O P Cの評価方法によれば、 前記ルールベース〇 P Cの線幅制御性を実測データとシミュレーション データに基づいて正確に評価することができる。
また、 本発明のシミュレ一ションベース O P Cモデルの評価方法によ れば、 前記シミュレ一ションベース〇 P Cモデルの線幅制御性を実測デ 一夕とシミュレーションデータに基づいて正確に評価することができる

Claims

請求の範囲
1 . 評価用マスクパターンの設計データをル一ルベース O P Cにより 補正処理することによって補正データを得るマスクパターン補正ステツ プと、
前記補正デ一夕に基づいて、 評価用マスクパターンを評価用マスクに 形成する評価用マスク製作ステップと、
前記評価用マスクに基づいて、 評価用ゲートパターンを評価用ウェハ に形成する評価用ウェハ製作ステップと、
前記評価用ゥェ八に形成された前記評価用ゲートパターンの測長を行 なうことにより評価用ゲートパターンの実測データを取得する実測ステ ップと、
プロセスキヤリブレーションを行なうためのテス卜用マスクのテス卜 パターンの設計デ一夕と、 前記テスト用マスクに基づいて製作されたテ スト用ウェハのゲ一トパターンの実測データとに基づいてプロセスキヤ リブレ一ションがなされたシミュレ一ションべ一ス〇 P Cモデルを生成 するシミュレ一ションベース〇 P Cモデル生成ステップと、
前記シミュレーションベース 0 P Cモデルによって前記評価用マスク パターンの設計データに対してシミュレーションを行なうことによりシ ミュレーションデ一夕を得るシミユレ一ションステツプと、
前記評価用ゲートパターンの実測データと前記,シミュレーションデ一 夕を比較することによって、 前記ルールベース〇 P Cの評価を行なう評 価ステツプと、
を含むことを特徴とするルールベース O P Cの評価方法。
2 . 前記テスト用マスクのテストパターンの設計データに対する前記 テスト用ウェハのゲートパターンの実測データのばらつきは、 光近接効 果によるスタティックなばらつき成分を表現するものであることを特徴 とする請求の範囲第 1項記載のルールベース 0 P Cの評価方法。
3 . 前記マスクパターンを補正する際の最小単位である補正ダリッド を設定する補正ダリッド設定ステップを含み、 前記マスクパターン補正 ステップによる前記評価用マスクパターンの設計デ一夕の補正処理は前 記補正ダリッドに基づいて行なわれることを特徴とする請求の範囲第 1 項記載のルールべ一ス 0 P Cの評価方法。
4 . 前記実測データと前記シミュレ一シヨンデータを比較することに よって、 前記補正ダリッド設定ステップで設定された補正ダリッドの評 価を行なう補正ダリッド評価ステップを含むことを特徴とする請求の範 囲第 2項記載のルールベース〇 P Cの評価方法。
5 . 前記実測データと前記シミュレ一ションデ一夕は線幅寸法を示す データであることを特徴とする請求の範囲第 1項記載のルールベース 0 P Cの評価方法。
6 . 前記シミュレーションステップおけるシミュレーションベース〇 P Cモデルによる設計データに対するシミュレ一ションは、 前記設計デ —夕の全てに対して行なわれることを特徴とする請求の範囲第 1項記載 のルールベース O P Cの評価方法。
7 . 評価用のマスクパターンの設計データを第 1シミュレーションべ ース O P Cモデルにより補正処理することによって補正データを得るマ スクパターン補正ステップと、
前記補正データに基づいて評価用マスクパターンを評価用マスクに形 成する評価用マスク製作ステツプと、
前記評価用マスクに基づいて、 評価用ゲ一トパターンを評価用ウェハ に形成する評価用ウェハ製作ステップと、 前記評価用ウェハに形成された前記評価用ゲートパターンの測長を行 なうことにより評価用ゲ一卜パターンの実測データを取得する実測ステ ップと、
プロセスキヤリブレ一ションを行なうためのテスト用マスクのテスト パターンの設計デ一夕と、 前記テスト用マスクに基づいて製作されたテ スト用ウェハのゲ一トパターンの実測データとに基づいてプロセスキヤ リブレーションがなされた第 2シミュレ一ションベース O P Cモデルを 生成するシミュレ一ションベース O P Cモデル生成ステツプと、 前記第 2シミュレーションべ一ス〇 P Cモデルによって前記評価用の マスクパターンの設計データに対してシミュレーションを行なうことに よりシミュレ一ションデータを得るシミュレ一ションステップと、 前記評価用ゲートパターンの実測データと前記シミュレーションデ一 夕を比較することによって、 前記第 1シミュレ一ションベース〇P Cモ デルの評価を行なう評価ステツプと、
を含むことを特徴とするシミュレ一ションベース〇P Cモデルの評価 方法。
8 . 前記テスト用マスクのテストパ夕一ンの設計データに対する前記 テスト用ウェハのゲ一トパターンの実測データのばらつきは、 光近接効 果によるスタティックなばらつき成分を表現するものであることを特徴 とする請求の範囲第 7項記載のシミュレーションベース O P Cモデルの 評価方法。
9 . 前記マスクパターンを補正する際の最小単位である補正ダリッド を設定する補正グリッド設定ステップを含み、 前記マスクパターン補正 ステップによる前記評価用マスクパターンの設計データの補正処理は前 記補正ダリッドに基づいて行なわれることを特徴とする請求の範囲第 6 項記載のシミュレーションベース O P Cモデルの評価方法。
1 0 . 前記実測データと前記シミュレーションデータを比較すること によって、 前記補正ダリッド設定ステップで設定された補正ダリッドの 評価を行なう補正ダリッド評価ステップを含むことを特徴とする請求の 範囲第 9項記載のシミュレーションベース O P Cモデルの評価方法。
1 1 . 前記実測データと前記シミュレーションデータは線幅寸法を示 すデ一夕であることを特徴とする請求の範囲第 6項記載のシミュレ一シ ョンベース O P Cモデルの評価方法。
1 2 . 前記シミュレ一ションステップおける第 2シミュレーションべ ース〇P Cモデルによる設計デ一夕に対するシミュレーションは、 前記 設計データの全てに対して行なわれることを特徴とする請求の範囲第 6 項記のルールベース O P Cの評価方法。
PCT/JP2002/004579 2001-05-10 2002-05-10 Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation WO2002093259A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/332,631 US6928636B2 (en) 2001-05-10 2002-05-10 Rule based OPC evaluating method and simulation-based OPC model evaluating method
KR1020037000267A KR100872731B1 (ko) 2001-05-10 2002-05-10 룰 베이스 ｏｐｃ의 평가 방법 및 시뮬레이션 베이스 ｏｐｃ 모델의 평가 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001139719A JP3909654B2 (ja) 2001-05-10 2001-05-10 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
JP2001-139719 2001-05-10

Publications (1)

Publication Number Publication Date
WO2002093259A1 true WO2002093259A1 (fr) 2002-11-21

Family

ID=18986448

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004579 WO2002093259A1 (fr) 2001-05-10 2002-05-10 Procede d'evaluation de verification en circuit ouvert a base de regles et procede d'evaluation de modele de verification en circuit ouvert a base de simulation

Country Status (5)

Country Link
US (1) US6928636B2 (ja)
JP (1) JP3909654B2 (ja)
KR (1) KR100872731B1 (ja)
TW (1) TW539913B (ja)
WO (1) WO2002093259A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3856197B2 (ja) * 2001-04-13 2006-12-13 ソニー株式会社 Ｏｐマスクの製作方法
JP3909654B2 (ja) 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
US20030192015A1 (en) * 2002-04-04 2003-10-09 Numerical Technologies, Inc. Method and apparatus to facilitate test pattern design for model calibration and proximity correction
US6934928B2 (en) * 2002-08-27 2005-08-23 Micron Technology, Inc. Method and apparatus for designing a pattern on a semiconductor surface
US6898779B2 (en) * 2002-08-28 2005-05-24 Micron Technology, Inc. Pattern generation on a semiconductor surface
JP4192618B2 (ja) * 2003-02-17 2008-12-10 ソニー株式会社 マスクの補正方法
JP4068531B2 (ja) * 2003-08-20 2008-03-26 株式会社東芝 Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム
JP4818281B2 (ja) * 2003-08-28 2011-11-16 株式会社東芝 工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP2005099765A (ja) * 2003-08-28 2005-04-14 Toshiba Corp プロセス近接効果の予測モデルの作成方法、工程の管理方法、半導体装置の製造方法、フォトマスクの製造方法およびプログラム
JP3993545B2 (ja) 2003-09-04 2007-10-17 株式会社東芝 パターンの作製方法、半導体装置の製造方法、パターンの作製システム、セルライブラリ、フォトマスクの製造方法
JP2005189362A (ja) * 2003-12-25 2005-07-14 Toppan Printing Co Ltd フォトマスク設計処理システム
US7065738B1 (en) * 2004-05-04 2006-06-20 Advanced Micro Devices, Inc. Method of verifying an optical proximity correction (OPC) model
US7500218B2 (en) * 2004-08-17 2009-03-03 Asml Netherlands B.V. Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same
US7627837B2 (en) * 2004-10-15 2009-12-01 Takumi Technology Corp. Model-based pattern characterization to generate rules for rule-model-based hybrid optical proximity correction
US7713667B2 (en) 2004-11-30 2010-05-11 Asml Holding N.V. System and method for generating pattern data used to control a pattern generator
KR100636677B1 (ko) 2005-04-04 2006-10-23 주식회사 하이닉스반도체 이방성 및 비대칭 조명을 이용한 노광공정에서의레이아웃체크방법
WO2006118098A1 (ja) * 2005-04-26 2006-11-09 Renesas Technology Corp. 半導体装置およびその製造方法ならびに半導体製造用マスク、光近接処理方法
JP4828870B2 (ja) 2005-06-09 2011-11-30 株式会社東芝 評価パタンの作成方法およびプログラム
KR100820561B1 (ko) * 2005-11-30 2008-04-07 동부일렉트로닉스 주식회사 반도체공정에서의 마스크패턴 및 마스크패턴 형성방법
KR100702794B1 (ko) 2005-12-14 2007-04-03 동부일렉트로닉스 주식회사 Ｏｐｃ 검증을 통한 마스크 레이아웃 보정 방법
KR100662961B1 (ko) 2005-12-17 2006-12-28 동부일렉트로닉스 주식회사 광근접보정 모델링 데이타 추출을 위한 테스트 패턴제작방법
KR101168331B1 (ko) * 2006-04-25 2012-07-24 에스케이하이닉스 주식회사 광 근접 보정 검증 방법
JP2008033277A (ja) 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
KR100735535B1 (ko) * 2006-07-10 2007-07-04 삼성전자주식회사 마스크 제작 방법
KR100818999B1 (ko) 2006-10-09 2008-04-02 삼성전자주식회사 마스크 제작 방법
US7650587B2 (en) * 2006-11-30 2010-01-19 International Business Machines Corporation Local coloring for hierarchical OPC
JP5224687B2 (ja) * 2006-12-22 2013-07-03 キヤノン株式会社 露光条件算出プログラム及び露光条件算出方法
US20080168419A1 (en) * 2007-01-04 2008-07-10 International Business Machines Corporation Optical proximity correction improvement by fracturing after pre-optical proximity correction
KR100826655B1 (ko) * 2007-05-21 2008-05-06 주식회사 하이닉스반도체 광 근접 효과 보정 방법
KR100877105B1 (ko) 2007-06-27 2009-01-07 주식회사 하이닉스반도체 반도체소자의 패턴 검증 방법
KR20090032293A (ko) 2007-09-27 2009-04-01 삼성전자주식회사 모델 베이스 광 근접 효과 보정을 이용한 마스크 제조방법및 이를 이용한 반도체 소자의 제조방법
US8059884B2 (en) * 2007-11-08 2011-11-15 International Business Machines Corporation Method and system for obtaining bounds on process parameters for OPC-verification
US8010915B2 (en) * 2008-07-10 2011-08-30 GlobalFoundries, Inc. Grid-based fragmentation for optical proximity correction in photolithography mask applications
US7894927B2 (en) * 2008-08-06 2011-02-22 Tokyo Electron Limited Using Multi-Layer/Multi-Input/Multi-Output (MLMIMO) models for metal-gate structures
CN104183513B (zh) * 2013-05-21 2018-05-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测方法
KR20220078124A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 Opc 방법 및 이를 이용한 반도체 소자의 제조 방법
CN117434785B (zh) * 2023-12-21 2024-03-01 华芯程(杭州)科技有限公司 一种掩膜图案校正方法、装置、电子设备和可读存储介质

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619115A (ja) * 1992-06-30 1994-01-28 Nec Corp 投影露光装置用マスク
JPH10239826A (ja) * 1997-02-25 1998-09-11 Toppan Printing Co Ltd フォトマスクパターン設計装置およびフォトマスクパターン設計方法
US5862058A (en) * 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
JPH11168065A (ja) * 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
JPH11184064A (ja) * 1997-12-18 1999-07-09 Toppan Printing Co Ltd フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
JPH11218899A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JPH11218900A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JP2000049072A (ja) * 1998-07-29 2000-02-18 Matsushita Electric Ind Co Ltd マスクパターン補正方法
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP2000292903A (ja) * 1999-04-12 2000-10-20 Hitachi Ltd マスクパターンの設計方法および被露光基板の設計方法
JP2000314954A (ja) * 1999-03-04 2000-11-14 Matsushita Electric Ind Co Ltd Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法
JP2001013669A (ja) * 1999-06-30 2001-01-19 Toshiba Corp マスク描画データ作成方法、作成装置および記録媒体
JP2001014376A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp デザインルール生成システムおよびそのプログラムを記録した記録媒体
JP2001066759A (ja) * 1999-08-26 2001-03-16 Toppan Printing Co Ltd Ｏｐｃマスク欠陥修正方法及び欠陥修正装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6243855B1 (en) 1997-09-30 2001-06-05 Kabushiki Kaisha Toshiba Mask data design method
KR20000060456A (ko) * 1999-03-16 2000-10-16 윤종용 리소그래피 공정으로부터 야기되는 불량 발생 지점 예측 방법
JP3333176B2 (ja) * 1999-06-03 2002-10-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 近接補正方法、装置及び記録媒体
US6562638B1 (en) * 1999-12-30 2003-05-13 Cypress Semiconductor Corp. Integrated scheme for predicting yield of semiconductor (MOS) devices from designed layout
JP2002174890A (ja) * 2000-12-07 2002-06-21 Hitachi Ltd 半導体集積回路の製造方法
JP3909654B2 (ja) 2001-05-10 2007-04-25 ソニー株式会社 ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0619115A (ja) * 1992-06-30 1994-01-28 Nec Corp 投影露光装置用マスク
US5879844A (en) * 1995-12-22 1999-03-09 Kabushiki Kaisha Toshiba Optical proximity correction method
US5862058A (en) * 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
JPH10239826A (ja) * 1997-02-25 1998-09-11 Toppan Printing Co Ltd フォトマスクパターン設計装置およびフォトマスクパターン設計方法
JPH11168065A (ja) * 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
JPH11184064A (ja) * 1997-12-18 1999-07-09 Toppan Printing Co Ltd フォトマスクパターン設計装置および設計方法ならびにフォトマスクパターン設計プログラムを記録した記録媒体
JPH11218899A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
JPH11218900A (ja) * 1998-01-29 1999-08-10 Sony Corp マスクパターンの補正方法およびその装置
US6128067A (en) * 1998-04-28 2000-10-03 Kabushiki Kaisha Toshiba Correcting method and correcting system for mask pattern
JP2000049072A (ja) * 1998-07-29 2000-02-18 Matsushita Electric Ind Co Ltd マスクパターン補正方法
JP2000314954A (ja) * 1999-03-04 2000-11-14 Matsushita Electric Ind Co Ltd Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法
JP2000292903A (ja) * 1999-04-12 2000-10-20 Hitachi Ltd マスクパターンの設計方法および被露光基板の設計方法
JP2001013669A (ja) * 1999-06-30 2001-01-19 Toshiba Corp マスク描画データ作成方法、作成装置および記録媒体
JP2001014376A (ja) * 1999-07-02 2001-01-19 Mitsubishi Electric Corp デザインルール生成システムおよびそのプログラムを記録した記録媒体
JP2001066759A (ja) * 1999-08-26 2001-03-16 Toppan Printing Co Ltd Ｏｐｃマスク欠陥修正方法及び欠陥修正装置

Also Published As

Publication number Publication date
US20030149955A1 (en) 2003-08-07
KR20030014427A (ko) 2003-02-17
JP3909654B2 (ja) 2007-04-25
JP2002333700A (ja) 2002-11-22
TW539913B (en) 2003-07-01
KR100872731B1 (ko) 2008-12-08
US6928636B2 (en) 2005-08-09

Similar Documents

Publication Publication Date Title
JP3909654B2 (ja) ルールベースｏｐｃの評価方法およびシミュレーションベースｏｐｃモデルの評価方法並びにマスクの製造方法
CN102662309B (zh) 采用独立掩模误差模型的掩模验证系统和方法
TWI524374B (zh) 模型化臨界尺寸掃描電子顯微鏡抽取的方法
US8001516B2 (en) Characterization and reduction of variation for integrated circuits
EP1424595B1 (en) Automatic calibration of a masking process simulator
US7473495B2 (en) Method of creating predictive model, method of managing process steps, method of manufacturing semiconductor device, method of manufacturing photo mask, and computer program product
US20030177467A1 (en) Opc mask manufacturing method, opc mask, and chip
US9588439B1 (en) Information matrix creation and calibration test pattern selection based on computational lithography model parameters
US8607168B2 (en) Contour alignment for model calibration
KR20130087623A (ko) 레티클 레이아웃용 메트롤로지 타깃 구조 디자인을 생성하기 위한 컴퓨터 구현방법, 전송매체, 및 시스템
JP2010034402A (ja) パターン形状予測方法
US8099685B2 (en) Model based microdevice design layout correction
TW202211075A (zh) 校正在精簡模型中的隨機訊號
JP2005062750A (ja) Ｏｐｃを用いたパターン寸法の補正方法及び検証方法、該補正方法を用いて作成されたマスク及び半導体装置、並びに該補正方法を実行するシステム及びプログラム
US6709793B1 (en) Method of manufacturing reticles using subresolution test patterns
CN111443567B (zh) 光学邻近修正模型、光学邻近修正方法
US8443309B2 (en) Multifeature test pattern for optical proximity correction model verification
JP2004163472A (ja) フォトマスクの設計方法、フォトマスク、及び半導体装置
US20090210838A1 (en) Interpolation distance for layout desing data correction model
US20160363854A1 (en) Pattern Optical Similarity Determination
Mack et al. Overlay and edge placement error metrology in the era of stochastics
JP5356089B2 (ja) エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
Lensing et al. Lithography process control using scatterometry metrology and semi-physical modeling
US8174681B2 (en) Calibration of lithographic process models
US20100082313A1 (en) Optical Lithographic Process Model Calibration

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

WWE Wipo information: entry into national phase

Ref document number: 1020037000267

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10332631

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020037000267

Country of ref document: KR