WO2001080296A1 - Compose de polissage pour le polissage de dispositif a semiconducteur et procede de fabrication de dispositif a semiconducteur dans lesquel ledit compose est utilise - Google Patents

Compose de polissage pour le polissage de dispositif a semiconducteur et procede de fabrication de dispositif a semiconducteur dans lesquel ledit compose est utilise Download PDF

Info

Publication number
WO2001080296A1
WO2001080296A1 PCT/JP2001/003147 JP0103147W WO0180296A1 WO 2001080296 A1 WO2001080296 A1 WO 2001080296A1 JP 0103147 W JP0103147 W JP 0103147W WO 0180296 A1 WO0180296 A1 WO 0180296A1
Authority
WO
WIPO (PCT)
Prior art keywords
polishing
acid
abrasive
composition
oxide
Prior art date
Application number
PCT/JP2001/003147
Other languages
English (en)
French (fr)
Inventor
Takanori Kido
Fumio Tsujino
Original Assignee
Showa Denko K.K.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko K.K. filed Critical Showa Denko K.K.
Priority to AU48756/01A priority Critical patent/AU4875601A/en
Priority to EP01921818A priority patent/EP1274123A4/en
Publication of WO2001080296A1 publication Critical patent/WO2001080296A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Definitions

  • the present invention generally relates to an abrasive composition for polishing a semiconductor device and a method for manufacturing a semiconductor device using the same.
  • a shallow trench isolation (Shallow Trench Isolation) method has attracted attention as a manufacturing technology corresponding to a higher density of the semiconductor device.
  • This method is a technique used in place of the conventional LOCOS (Local Oxidation of Silicon) method. Specifically, a silicon nitride film is formed on a silicon substrate, and then a shallow trench (Shallow Trench) is formed. In this method, an oxide film is deposited thereon, and then planarized by a CMP technique using the silicon nitride film as a stopper.
  • this method is expected to be used as a technology that can cope with high-density LSI because of its wide effective device area.
  • this STI method is used for increasing the density of LSI, first, a silicon nitride film is arranged under the oxide film to be polished, and then the polishing is performed using the silicon nitride film as a stopper.
  • the machining allowance can be uniformly finished without excess and deficiency, and the polishing can be finished with a predetermined machining allowance in a controlled manner.
  • Japanese Patent Application Laid-Open No. 9-194832 discloses a composition containing abrasive particles such as silicon nitride, silicon carbide, and graphite. Also, Japanese Patent Application Laid-Open No. 9-198933 discloses an abrasive composition in which an acid such as gluconic acid is added to a silicon nitride powder.
  • these abrasive compositions contain abrasives of high hardness, so that they are ground. Although the polishing speed is high, there are many problems such as the resulting damage to the polished surface, which in turn leads to reduced LSI performance.
  • polishing index of the oxide film (often a silicon dioxide film is used) for the silicon nitride film serving as the stopper film (usually, the polishing speed of the oxide film is divided by the polishing speed of the silicon nitride film.
  • polishing speed of the oxide film is divided by the polishing speed of the silicon nitride film.
  • the present inventors in view of such problems, the previously W099 / forty-three thousand seven hundred sixty-one JP, water, cerium oxide and - C00H, or atoms can form salts by replacing the -C00M x groups (M iH atoms functional group) includes a -S0 3 H, -S0 3 M Y group (Micromax gamma water-soluble organic compound having at least one functional group of atoms or functional groups) can form salts by replacing the H atom
  • the present invention also discloses a semiconductor device polishing composition and, if necessary, a polishing composition further containing a chelating agent, and a method for forming the polishing composition by a shallow wrench isolation method using the polishing composition. Suggested.
  • U.S. Pat. No. 5,738,800 discloses a composition containing water, abrasive grains, a surfactant, a compound capable of forming a complex with silicon oxide and silicon nitride, and a composition using the same.
  • a method for forming a narrow trench isolation is disclosed. In this method, a high “selectivity” cannot be obtained without the presence of a surfactant, and it is specified that the addition of a surfactant is indispensable.
  • the activator is used by adding about 0.1% to about 0.5%.
  • a surfactant has a strong surfactant activity and foaming property, and an abrasive containing a surfactant is not necessarily suitable as an abrasive composition for polishing a semiconductor device.
  • Japanese Patent Application Laid-Open No. H10-163130 discloses a surface of a semiconductor device having a main polishing step of polishing using a polishing liquid and a final polishing step of using a polishing agent. There has been disclosed a polishing method for flattening. However, there is a problem that the polishing step divided into two stages by this method is not efficient and productivity is low.
  • Japanese Patent Application Laid-Open No. 7-70553 discloses a polishing liquid for polishing a substrate containing aluminum, which contains a chelating agent that forms a complex with aluminum.
  • the application field of the technology described in the above-mentioned publication is polishing of a glass substrate or the like, which is completely different from the polishing field required by the shallow trench isolation method targeted by the present invention.
  • An object of the present invention is to solve the above problems and problems, and an object of the present invention is to provide a shutter wrench isolation having a large selectivity of 10 or more and high controllability.
  • An object of the present invention is to provide an abrasive composition for polishing a semiconductor device, which can be suitably used for the formation and is excellent in cleaning of abrasive grains from a polished wafer.
  • Another object of the present invention is to provide a high polishing rate of an oxide film and a high polishing rate ratio of an oxide film and a nitride film, and a polishing surface scratch or a polishing surface after cleaning, which may cause a decrease in LSI performance.
  • Manufacturing of semiconductor devices that can achieve high productivity in shallow trench isolation using a nitride film as a stopper and prevent performance degradation and yield reduction by using an abrasive composition with no residual particles. Provide a way
  • the polishing composition for polishing a semiconductor device is a polishing composition for polishing a semiconductor device comprising water, polishing particles and a chelating agent, wherein the polishing material is cerium oxide, With an average particle size of 0.01 to 1.0 m
  • the polishing rate of the former is obtained. Characterized in that the ratio of the polishing rate of the latter to
  • the above-mentioned abrasive material comprises a fine particle of cerium oxide and other fine particles for polishing, wherein the other fine particles for polishing are aluminum oxide, zirconium oxide, silicon dioxide, titanium dioxide, manganese dioxide, dimanganese trioxide, oxide Chromium, iron oxide, tin oxide, zinc oxide, alumina magnesia spinel, mullite, zircon, aluminum hydroxide, calcium hydroxide, magnesium hydroxide, silicon nitride, titanium nitride, boron nitride, silicon carbide, titanium carbide, It includes at least one selected from the group consisting of diamonds.
  • the concentration of the cerium oxide is 0.1 to 10% by mass, and the addition amount of the chelating agent is 0.01 to 10% by mass relative to the mass of the cerium oxide.
  • the total fine particle concentration of the cerium oxide fine particles and the other polishing fine particles is 0.1 to 10% by mass, and the amount of the chelating agent added is 0.01 to 10% by mass relative to the total fine particles. Including.
  • the chelating agent may be ethylenediaminetetraacetic acid (EDTA), cyclohexanediaminetetraacetic acid (CyDTA), tri-triacetate (NTA), hydroxyethylethylenediaminetriacetic acid (HEDTA), diethylenetriaminepentaacetic acid (DTPA), Triethylenetetramine hexaacetic acid (TTHA), L-glutamate diacetic acid (GLDA), Amino tri (methylene phosphonic acid), 1-hydroxyschilidene 1,1-diphosphonic acid, Ethylene diamine tetra (methylene phosphonic acid), Diethylene triamine Penyu (methylene phosphonic acid), mono-aranan diacetic acid (?
  • EDDS iminodi
  • IDA acetic acid
  • HEIDA hydroxyethyliminodiacetic acid
  • 1,3-butanepandiaminetetraacetic acid (1,3-PDTA) 1,3-butanepandiaminetetraacetic acid
  • the polishing composition for polishing a semiconductor device further includes a polishing composition to which a dispersant is added in a concentration of 0.08% by mass or less, and the dispersant has a polyacrylic acid group or a polymethacrylic acid group. Including a dispersant.
  • the polishing agent composition in the polishing agent composition, excluding abrasive particles, Mg, Al, K, Ca , Fe 3 Ni, Cu, Mn, Th, at least one selected from the group consisting of elements of U includes elemental elements as impurities, including the elemental concentration of 2 Oppm or less.
  • the purity of the fine particles of cerium oxide used in the abrasive composition is 99.9% by mass or more and is composed of elements of Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, and U. Including that the concentration of at least one element selected from the group is 3 O ppm or less.
  • a part of the silicon nitride film is selectively removed to expose the semiconductor substrate, Forming a trench by etching the semiconductor substrate using the silicon film as a mask, depositing a silicon oxide film on the silicon nitride film and the semiconductor substrate, and filling the trench with the silicon oxide film;
  • the step of selectively leaving the silicon oxide in the trench by performing planarization polishing using a silicon nitride film as a stopper performing the planarization polishing with the polishing composition for polishing a semiconductor device. It is characterized by.
  • the present invention also includes a semiconductor substrate having an element isolation structure manufactured by the above-described method for manufacturing a semiconductor device.
  • polishing composition has a high controllability and a high flatness because the polishing rate for the oxide film is high and the selectivity to the polishing rate for the silicon nitride film is high. It is possible to remove the scratches on the polished surface and clean the abrasive grains from the polished wafers well. It is suitably used as a polishing composition for polishing a semiconductor device when polishing an oxide film to be formed.
  • FIG. 1 is a cross-sectional view showing a state in which a silicon oxide film and a silicon nitride film are formed on a semiconductor substrate, and then a shallow trench is formed.
  • FIG. 2 is a sectional view showing a state in which a silicon oxide film is embedded in the trench of FIG.
  • FIG. 3 is a cross-sectional view showing a state in which the buried silicon oxide film of FIG. 2 is flattened to form a shallow trench isolation.
  • FIG. 4 is a cross-sectional view of a state in which the silicon nitride film is further removed from the state in which the shallow trench isolation of FIG. 3 is formed.
  • the abrasive composition for polishing a semiconductor device of the present invention will be described.
  • the polishing slurry composition of the present invention provides a composition which can be effectively used for forming the element isolation structure.
  • the abrasive composition contains water, abrasive particles, and a chelating agent.
  • cerium oxide fine particles can be used, and high-purity cerium oxide is preferable, for example, purity of 99% by mass or more, more preferably 99.5% by mass or more, and further preferably 9% by mass or more. 9.9% by mass or more is good. If the purity is low, cleaning semiconductor devices after polishing will adversely affect semiconductor characteristics 103147
  • the high-purity cerium oxide contains Mg, Al, K, Ca, Fe, Ni in the cerium oxide fine particles. , Cu, Mn, Th, and U, the content of each element is preferably 30 ppm or less, preferably 1 ppm or less, and more preferably 3 ppm or less. If the content of the above element exceeds 3 Oppm, as in the above description, the number of defective products increases, and as a result, the yield deteriorates.
  • cerium oxide when such cerium oxide is used as abrasive particles of a polishing compound for semiconductor devices comprising water, abrasive particles and a chelating agent, for example, in the abrasive composition for polishing semiconductor devices, in the abrasive composition for polishing semiconductor devices, in the abrasive composition excluding the abrasive particles, at least one element selected from the group consisting of g, Al, K, Ca, Fe, Ni, Cu, Mn, Th, and ⁇ as an impurity
  • the composition can be provided, wherein the content of the element is 20 ppm or less, preferably 1 Oppm or less, more preferably 1 ppm or less.
  • the average particle diameter of the cerium oxide particles (d 50) is, 0. 01 zm ⁇ :. L. 0 ⁇ M preferably, 0.5 L ⁇ m ⁇ 0 5 m is more preferable.
  • d 50 of oxide Seriu ⁇ particles of less than 0. 01 / m, the polishing rate of the oxide film on a semiconductor device (in many cases a silicon dioxide film) resulting in summer small.
  • d50 is more than 1.0 / m, it is not preferable because minute scratches are easily formed on the polished surface.
  • the above average particle diameter (d 50 ) is effectively measured by a dynamic light scattering method.
  • the primary particle diameter of cerium oxide is preferably 0.005 ⁇ ! To 0.5 m, more preferably 0.02 zm to 0.2 ⁇ m. If the thickness is less than 0.005 m, the polishing rate of the oxide film becomes extremely low, and a large selectivity cannot be obtained. However, here For the primary particle diameter referred to in Fig. 8, a value calculated from the specific surface area value obtained by the BET method assuming that the particle shape is a sphere is effective.
  • the concentration of cerium oxide (fine particles) in the polishing composition of the present invention depends on polishing conditions such as the processing pressure during polishing, but is preferably 0.1 to 10% by mass, and 0.3 to 10% by mass. 5 mass% is more preferred. If the amount is less than 0.1% by mass, the polishing rate of the oxide film is reduced, and if the amount exceeds 10% by mass, the effect of increasing the amount is improved, that is, the improvement in the polishing rate of the oxide film is reduced. Absent.
  • the concentration of cerium oxide specified here is the concentration in the abrasive composition at the time of use.
  • the chelating agent may be any known chelating agent, and is not limited to a chemical structure.
  • specific preferred examples of the present invention include ethylenediaminetetraacetic acid (EDTA), cyclohexanediaminetetraacetic acid (CyDTA), nitrilotriacetic acid (NTA), hydroxyethylethylenediaminetriacetic acid (HEDTA), Diethylenetriaminepentaacetic acid (DTPA), triethylenetetraminehexaacetic acid (TTHA), L-glutamic acid diacetate (GLDA), aminotri (methylenephosphonic acid), 1-hydroxyethylidene 1,1-diphosphonic acid, ethylenediaminetetra ( Methylenephosphonic acid), diethylenetriamine pen (methylenephosphonic acid), alanine diacetate (?
  • -ADA hyalanninniacetic acid
  • ASDA aspartic acid diacetate
  • EDD S ethylenediamine nicosuccinic acid
  • Iminodiacetic acid IDA
  • HE IDA hydroxyethyliminodiacetic acid
  • Puropanjiamin tetraacetic acid (1, 3- PD TA) and the like.
  • EDTA ethylenediaminetetraacetic acid
  • NTA nitrile triacetate
  • ADA ⁇ alanine diacetate
  • Hiichi ADA hyanalanine diacetate
  • ASDA ethylenediamine Nicosuccinic acid
  • HEIDA hydroxyethyliminodiacetic acid
  • the chelating agent is used in the form of a free acid or a salt, but the free acid has low solubility in water, so that addition of a high concentration is limited. Therefore, it is preferable to use it in the form of a salt.
  • the kind of salt is not particularly limited, but when there is a concern that the properties of LSI may be adversely affected, quaternary ammonium salts can be preferably used.
  • preferred salts include lithium salt, sodium salt, potassium salt, cesium salt and the like.
  • Preferred examples of the amines that supply the quaternary ammonium salt include ammonia, primary amines having a linear or branched saturated or unsaturated alkyl group having 1 to 10 carbon atoms, and secondary amines. Cyclic structures such as amines, tertiary amines, or primary, secondary, and tertiary amines having at least one aromatic ring having 6 to 10 carbon atoms, such as piperidine and piperazine And an amine having the formula:
  • the amount of the chelating agent to be added depends on the polishing conditions such as the concentration of the cerium oxide fine particles in the composition of the present invention, the pH value of the composition, and the processing pressure during polishing.
  • the mass ratio is preferably 0.1 to 10 mass ratio, more preferably 0.05 to 5 mass ratio, and still more preferably 0.1 to 3 mass ratio. If the mass ratio is less than 0.01, the amount of the chelating agent adsorbed on the surface of the silicon nitride film is small with respect to the abrasive grains acting during the polishing process, and the adsorption layer is poor. The effect of suppressing direct contact with the silicon nitride film is weak, making it impossible to reduce the polishing rate of the silicon nitride film. On the other hand, if the mass ratio exceeds 10, the effect of increasing the amount will be reduced, and the cost will be reduced. Not preferred.
  • abrasives may be used in combination with the abrasive composition of the present invention in addition to cerium oxide.
  • the other abrasive is used in an amount of 0.01 to 50% by mass, preferably 0.1 to 20% by mass, and more preferably 0.5 to 10% by mass of the total amount of the abrasive. The range of the amount% is good.
  • the total fine particle concentration of the cerium oxide fine particles and the other fine particles for polishing is 0.1 to 10% by mass of the composition material amount, and the amount of the chelating agent added is 0.1 to the mass of the total fine particles. It is preferably used in a mass ratio of from 0.1 to 10%.
  • the average particle size of the abrasive other than cerium oxide is preferably in the range of 0.1 to 1.0 ⁇ m, more preferably in the range of 0.1 to 0.5 ⁇ m.
  • abrasives that can be used together include aluminum oxide, zirconium oxide, silicon dioxide, titanium dioxide, manganese dioxide, dimanganese trioxide, chromium oxide, iron oxide, tin oxide, zinc oxide, alumina magnesia spinel, and murai.
  • Metal aluminum hydroxide, calcium hydroxide, magnesium hydroxide, silicon nitride, titanium nitride, boron nitride, silicon carbide, titanium carbide, diamond, etc., among which aluminum oxide, zirconium oxide, and the like.
  • Silicon dioxide and titanium dioxide can be suitably used.
  • a dispersant may be further added to the polishing composition, and in this case, a polishing composition for polishing semiconductor devices in which the concentration is adjusted to 0.08% by mass or less is preferable.
  • the dispersant known dispersants can be used, and among them, polyorganic carboxylic acids are preferable, and examples thereof include dispersants containing a polyacrylic acid group or a polyacrylic acid group.
  • the polyorganic carboxylic acid may be used in the above-mentioned abrasive composition as an ammonium salt or a salt of a quaternary amine of another organic amine.
  • the polishing composition of the present invention is characterized by a high selectivity of the polishing rate between the silicon oxide film and the silicon nitride film, and the selectivity is at least 10 or more, more preferably 30 or more. , And even more than 50.
  • the use of the abrasive composition of the present invention has a feature that scratches on the polished surface are drastically reduced, and a feature that the cleaning properties of the abrasive grains from the polished wafer are improved.
  • a silicon nitride film 3 is formed by CVD or the like to a thickness of, for example, 200 nm.
  • an opening having a width of, for example, 500 to 500 nm is formed at a predetermined position where a shallow trench of the silicon nitride film 3 is to be formed by, for example, a photolithography method using a photoresist. I do.
  • the semiconductor substrate 1 is selectively etched using the silicon nitride film 3 provided with the opening as a mask to form a shallow trench 4 having a depth of, for example, 500 nm. If a silicon oxide film 5 is deposited on the entire surface of the semiconductor substrate 1 having a silicon nitride film 3 on its surface, for example, by a bias CVD method having a good embedding property, the trench 4 is completely filled with the silicon oxide film 5. (See Fig. 2).
  • the surface of the silicon oxide film 5 is gradually polished as a flat surface despite having a concave portion on the trench 4.
  • the polished surface reaches the surface of the silicon nitride film 3, but by then the surface is completely flattened, and the concave portion on the trench 4 disappears.
  • Volicing is terminated when the surface of the silicon nitride film 3 is exposed.
  • a shallow trench isolation 5 ' is formed.
  • the silicon nitride film 3 may be used as it is as an insulating film on the semiconductor surface, but is usually removed as shown in FIG.
  • the ratio of the polishing rates of silicon oxide and silicon nitride, that is, the selectivity be high. Further, if the surface after the flattening polishing is damaged, it is not desirable because the LSI characteristics may be degraded.
  • the polishing composition of the present invention has been developed as the most suitable one for performing the flattening polishing to form a shallow trench.
  • Abrasive composition of the present invention By appropriately selecting the particle size of the abrasive particles of the product, the amount added, the type of the chelating material, the amount added, etc., the above selection ratio can be at least 10 or more, preferably 30 or more, and 50 or more. Flattening polishing can be performed with good controllability. Another advantage is that scratches on the polishing plane can be eliminated, and the cleaning properties of the abrasive grains from the polished wafer can be improved.
  • the polishing using the abrasive composition of the present invention can be performed by a known polishing method or a chemical mechanical polishing (CMP) method.
  • CMP chemical mechanical polishing
  • High-purity cerium oxide was prepared by heat treatment from commercially available cerium carbonate.
  • This cerium oxide has an average particle size (d 50 ) of 0.2 m, a primary particle size of 0.08 ⁇ m, and a purity of 99.9 mass% or more (chemical analysis values: Mg, Al, K, Ca, Fe, Ni , Cu, Mn, Th, and U are 3 ppm or less, respectively).
  • a slurry-like abrasive composition containing 1% by mass of the fine particles of cerium oxide, 0.3% by mass of a triammonium salt of ethylenediaminetetraacetic acid (EDTA ⁇ ⁇ ⁇ 3 (NH 4 )), and the balance of water. I made things.
  • the amount of EDTA'H '3 (NH 4 ) was 0.3 mass ratio to cerium oxide.
  • the pH value of this composition was 7.2.
  • the concentrations of all the above elements were 0 for Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, and ⁇ . It was less than 5 ppm.
  • polishing performance of the abrasive slurry on the silicon dioxide film and the silicon nitride film was evaluated by the following method.
  • Polishing agent Silicon dioxide film (approximately l ⁇ m thick) formed by CVD on a silicon wafer with a thickness of ⁇ ⁇ ⁇ 6 inches and a thickness of 625 ⁇ m (2) Silicon nitride film (approximately 0.5 ⁇ m thick) formed by CVD on a 6 inch ⁇ , 625 ⁇ m thick silicon wafer
  • Double-layer type polishing pad for semiconductor device (IC1000 / Suba400, manufactured by Kuchi-Del-Nitta Co., Ltd.)
  • Polishing machine Single-side polishing machine for polishing semiconductor devices (manufactured by Speed Fam Co., Ltd., model number SH-24, platen diameter 610 mm)
  • polishing rate Measured with an optical interference type film thickness measuring device
  • Nisani ⁇ Kei Motomaku is 0.19 pieces / cm 2
  • a nitride Kei Motomaku is 0.38 pieces / cm 2
  • good cleaning level is 0.19 pieces / cm 2
  • a slurry was prepared by further adding ammonium polyacrylate to the abrasive composition described in Example 1 so as to have a concentration of 0.004% by mass, and the same evaluation as in Example 1 was performed. Table 1 shows the results.
  • Example 1 Example 1 was repeated except that the chelating agent was changed from EDTA ⁇ H ⁇ 3 (NH 4 ) to /? Alanine diacetate (?-AD A) and the pH of the slurry was adjusted to near neutrality by adding aqueous ammonia.
  • a slurry-like abrasive composition was prepared under the same conditions as in Example 1 and evaluated in the same manner as in Example 1. Table 1 shows the results.
  • the chelating agent was changed from EDTA' ⁇ ⁇ 3 (NH 4 ) to hydroxyethyliminodiacetic acid (HE IDA), the concentration of the chelating agent was changed to 0.5% by mass, and the pH of the slurry was adjusted by adding aqueous ammonia.
  • a slurry abrasive composition was prepared under the same conditions as in Example 1 except that the composition was adjusted to near neutrality, and the same evaluation as in Example 1 was performed. Table 1 shows the results.
  • EDTA ⁇ H ⁇ 3 (NH 4 ) was used as the chelating agent, and aspartic acid diacetate (ASDA) was used.
  • the concentration of the chelating agent was changed to 0.5% by mass, and the pH of the slurry was adjusted by adding ammonia water.
  • a slurry-like abrasive composition was prepared under the same conditions as in Example 1 except that the polishing composition was adjusted to the vicinity of the property, and the same evaluation as in Example 1 was performed. Table 1 shows the results.
  • a slurry-like abrasive composition was prepared under the same conditions as in Example 1 except that the pH was adjusted to around neutral, and the same evaluation as in Example 1 was performed. Table 1 shows the results.
  • a slurry-like abrasive composition was prepared under the same conditions as in Example 1 except that EDTA 'H' 3 (NH 4 ) was not added, and the same evaluation as in the example was performed. Table 1 shows the results.
  • cerium oxide jum primary particle diameter 0. 13 m is to create an shaped abrasive composition slurry under the same conditions as in Example 1, Example 1 The same evaluation was performed. Table 1 shows the results.
  • Average particle size (d 50 ) 0.008
  • a slurry-type abrasive composition was prepared under the same conditions as in Example 1 except that a ceramic oxide having a primary particle size of 0.004 ⁇ m was used. The same evaluation as in 1 was performed. Table 1 shows the results.
  • the polishing rate for silicon dioxide which is an oxide film
  • the selectivity with the polishing rate for a silicon nitride film is large, so that planarization polishing with high controllability can be performed. It is possible to use it, and there are few scratches generated on the polished surface and the cleaning property of the abrasive grains from the polished wafer is good. In many cases, it is suitably used as an abrasive composition for polishing a semiconductor device used when polishing a silicon dioxide film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

明 細 書 半導体装置研磨用研磨剤組成物及びそれを用いた半導体装置の製造方法 技術分野
本発明は、 一般に半導体装置をポリシングするための研磨剤組成物及びそれ を用いた半導体装置の製造方法に関する。 背景技術
半導体装置の素子分離方式として、 最近ではシヤロートレンチアイソレーシ ヨン（Shallow Trench Isolation)法が半導体装置の高密度化に対応する製造技 術として注目されている。 この方法は、 従来の LOCOS (Local Oxidation of Silicon) 法に代わって用いられた技術であり、 具体的にはシリコン基板に窒ィ匕 ケィ素膜をつけ、 次いで浅い溝 (Shallow Trench)を形成し、 その上に酸化膜を 堆積させた後、 C M P技術で窒化ケィ素膜をストッパーとして平坦化する方法 である。 また、 この方法は、 その使用上の利点として、 有効な素子領域が広い ために L S Iの高密度化に対応できる技術として大いに期待されている。
この S T I方法を L S Iの高密度化に使用する場合、 先ず研磨される酸化物 膜の下層に窒化ケィ素膜を配し、 次いで窒化ケィ素膜をストッパーとして研 J を行い、 平坦加工する面を研磨すると取り代を過不足なく均一に仕上げること ができ、 また所定の取り代で研磨を制御よく終了させることができる。
このような方法に適する研磨剤組成物としては、 日本特開平 9— 1 9 4 8 2 3号公報には窒化ケィ素、 炭化ケィ素、 グラフアイ ト等の研磨粒子を含むもの が開示され、 また日本特開平 9一 2 0 8 9 3 3号公報には窒化ケィ素粉末にグ ルコン酸等の酸が加えられた研磨剤組成物が開示されている。
しかしながら、 これらの研磨剤組成物は、 高い硬度の研磨材を含むために研 磨速度が早いものの、 それによる研磨表面への傷が多く発生し、 結果的に L S Iの性能低下に結びつくなどの問題がある。
さらには、 ストッパー膜である窒化ケィ素膜に対する酸化膜 （多くの場合は 二酸化ケイ素膜が使用される） の研磨指標 （通常、 酸化膜の研磨速度を窒化ケ ィ素膜の研磨速度で除した値として 「選択比」 が用いられる） は、 従来技術で はまだ不十分であり、 さらに高くすることが求められている。
本発明者らは、 このような問題点に鑑み、 先に W099/43761号公報において、 水、 酸化セリウム及び- C00H、 -C00Mx基 （M iH原子と置換して塩を形成し得る 原子もしくは官能基） 、 -S03H、 -S03MY基（Μγは H原子と置換して塩を形成し得る 原子もしくは官能基） の少なくとも 1種の官能基を有する水溶性有機化合物を 含む半導体装置研磨剤組成物、 並びに必要に応じて該研磨剤組成物にさらにキ レート剤を添加した該組成物を開示し、 この研磨剤組成物を用いたシャロート レンチアイソレーション法による形成方法もあわせて提案した。
しかしながら、 上記公報に記載のこのような研磨剤組成物の使用では、 高い 「選択比」 が実現できウェハ表面の傷が少ない利点があったものの、 研磨後の ウェハの洗浄性は十分ではなかった。
米国特許 5， 7 3 8 , 8 0 0号公報には、 水、 砥粒、 界面活性剤、 酸化ケ ィ素及び窒化ケィ素と錯形成し得る化合物を含んだ組成物とそれを使用したシ ヤロートレンチアイソレ一シヨンの形成方法が開示されている。 この方法では、 界面活性剤が存在しないと高い 「選択比」 が得られず、 界面活性剤の添加が必 須であることが明記されており、 具体的にはこの研磨組成物にフッ素系界面活 性剤を約 0 . 1 %〜約 0 . 5 %添加して使用している。 しかしながら、 界面活 性剤には強い界面活性作用や発泡性があり、 界面活性剤を含む研磨剤は必ずし も半導体装置研磨用の研磨剤組成物として適しているとはいえない。
また、 日本特開平 1 0— 1 6 3 1 4 0号公報には、 研磨液を用いて研磨する 主研磨工程と、 キレ一ト剤を用いる仕上げ研磨工程を備えた半導体装置の表面 を平坦化する研磨方法が開示されている。 しかしながら、 この方法による二段 階に分けた研磨工程は効率的ではなく、 生産性が低いという問題がある。
日本特開平 7— 7 0 5 5 3号公報には、 アルミニウムを含有する基体を研磨 するための、 アルミニウムと錯体を形成するキレート剤が含有される研磨液が 開示されている。 しかしながら、 上記公報に記載される技術の利用分野は、 ガ ラス基体等の研磨であり、 本発明の対象とするシャロートレンチアイソレーシ ョン法の要求する研磨分野とは全く異なる。
このように、 シヤロートレンチアイソレーションでは、 酸化膜と窒化ケィ素 膜の研磨速度の 「選択比」 が大きく、 研磨面の傷が少なく、 砥粒の洗浄性が良 い研磨剤組成物が強く求められていた。
本発明の目的は、 上述のような問題点および課題を解決するためになされた もので、 その目的は、 選択比が 1 0以上と大きく、 且つ高い制御性をもってシ ヤロー卜レンチアイソレ一シヨンの形成に好適に使用でき、 研磨後のウェハか らの砥粒の洗浄性に優れた半導体装置研磨用研磨剤組成物を提供することにあ る ο
この発明の他の目的は、 酸化膜の研磨速度および酸化膜と窒化膜の研磨速度 の比が高く、 又、 L S Iの性能を低下させる原因となる研磨面の傷や洗浄後の 研磨面の砥粒残留がない研磨剤組成物を使用することによって、 窒化膜をスト ッパ一にしたシヤロートレンチアイソレーションにおいて高い生産性を実現し、 且つ、 性能低下や歩留まり低下を防止できる半導体装置の製造方法を提供する
"こ める。 発明の開示
この発明に依る半導体装置研磨用研磨剤組成物は、 水、 研磨材微粒子及びキ レート剤を含む半導体装置研磨用研磨剤組成物において、 上記研磨材が酸化セ リウムであり、 上記酸化セリウム微粒子の平均粒径が 0 . 0 1 〜 1 . 0 mで あり、 該研磨剤組成物の使用によって、 CVD法でシリコン基板上にそれそれ 別々に形成した窒化ケィ素膜及び酸化ケィ素膜をそれそれ独立に同一条件で研 磨したとき、 前者の研磨速度に対する後者の研磨速度の比が 10以上となるこ とを特徴とする
前記研磨材は、 酸化セリゥム微粒子と他の研磨用微粒子からなることを含み、 上記他の研磨用微粒子が、 酸化アルミニウム、 酸化ジルコニウム、 二酸化ケィ 素、 二酸化チタン、 二酸化マンガン、 三酸化二マンガン、 酸化クロム、 酸化鉄、 酸化錫、 酸化亜鉛、 アルミナマグネシアスピネル、 ムライ ト、 ジルコン、 水酸 化アルミニウム、 水酸化カルシウム、 水酸化マグネシウム、 窒化ケィ素、 窒化 チタン、 窒化ホウ素、 炭化ケィ素、 炭化チタン、 ダイヤモンドからなる群より 選ばれた少なくとも 1種であることを含む。
又、 前記酸化セリウムの濃度が、 0. 1〜10質量％でぁり、 キレート剤の 添加量が、 該酸化セリウムの質量に対し 0. 01〜10質量比であることを含 む。
更に、 酸化セリウム微粒子と他の研磨用微粒子の合計微粒子濃度が、 0. 1 〜10質量％でぁり、 キレート剤の添加量が、 該合計微粒子の質量に対し 0. 01〜10質量比であることを含む。
又、 前記キレート剤が、 エチレンジァミン四酢酸 （EDTA)、 シクロへキ サンジァミン四酢酸 （CyDTA) 、 二トリ口トリ酢酸 （NTA) 、 ヒドロキ シェチルエチレンジァミン三酢酸 （HEDTA) 、 ジエチレントリアミン五酢 酸 （DTPA) 、 トリエチレンテトラミン六酢酸 （TTHA)、 L—グルタミ ン酸ニ酢酸 （GLDA)、 ァミノ トリ （メチレンホスホン酸） 、 1ーヒドロキ シェチリデン 1， 1ージホスホン酸、 エチレンジアミンテトラ （メチレンホス ホン酸） 、 ジエチレントリアミンペン夕 （メチレンホスホン酸） 、 ?一ァラニ ンニ酢酸 （ ?— ADA)、 ひ一ァラニン二酢酸 （ひ一 ADA)、 ァスパラギン 酸二酢酸 （ASDA) 、 エチレンジァミンニコハク酸 （EDDS) 、 イミノジ 酢酸 （ I D A) 、 ヒドロキシェチルイミノジ酢酸 （H E I D A)、 1， 3—プ 口パンジァミン四酢酸 （ 1， 3— P D T A) からなる群より選ばれる少なくと も 1種の化合物、 またはその塩であることを含む。
また、 上記半導体装置研磨用研磨剤組成物は、 更に分散剤を濃度 0 . 0 8質 量％以下添加した研磨剤組成物を含み、 分散剤は、 ポリアクリル酸基またはポ リメタクリル酸基を含む分散剤であることを含む。
前記研磨剤組成物において、 研磨材微粒子を除いた研磨剤組成物中に、 Mg， Al， K, Ca, Fe3 Ni, Cu， Mn, Th, Uの元素からなる群より選ばれた少なくとも 1種の元素を不純物として含み， 該元素濃度の含有濃度が 2 O p p m以下であ ることを含む。
また、研磨剤組成物において使用される酸化セリゥム微粒子の純度が、 9 9 . 9質量％以上であり、 Mg， Al， K, Ca， Fe, Ni, Cu, Mn, Th, Uの元素からなる 群より選ばれた少なくとも 1種の元素の含有濃度が 3 O p p m以下であること を含む。
更に、 本発明に依る半導体装置の製造方法は、 半導体基板上に窒化ケィ素膜 を形成した後、 窒化ケィ素膜の一部を選択的に除去して半導体基板を露出させ、 次いで上記窒化ケィ素膜をマスクとして半導体基板をエッチングしてトレンチ を形成し、 上記窒化ケィ素膜及び該半導体基板上に酸化ケィ素膜を堆積してト レンチを酸化ケィ素膜で埋めつくし、 酸化ケィ素膜を、 窒化ケィ素膜をストツ パーとして平坦化ポリシングすることによって該酸化ケィ素をトレンチ内に選 択的に残す工程において、 平坦化ポリシングを、 上記の半導体装置研磨用研磨 剤組成物で行うことを特徴とする。
また、 本発明は、 上記半導体装置の製造方法から製造された素子分離構造を 有する半導体基板を含む。
上述の研磨剤組成物を用いれば、 酸化膜に対する研磨速度が高く、 また窒化 ケィ素膜の研磨速度との選択比が大きいので、 制御性が高く平坦ィ匕ポ を行うことが可能であり、 研磨表面に発生する傷が少なく、 研磨後のウェハか らの砥粒の洗浄性もよいため、 窒化ケィ素をストツバ一膜とするシャ口一トレ ンチアイソレ一ションを形成するための酸化膜を研磨する際の半導体装置研磨 用研磨剤組成物として好適に使用される。 図面の簡単な説明
第 1図は、 半導体基板に酸化ケィ素膜と窒化ケィ素膜を形成した後、 シャロ —トレンチを形成した状態の断面図である。
第 2図は、 第 1図のトレンチに酸化ケィ素膜を埋め込んだ状態の断面図であ る ο
第 3図は、 第 2図の埋め込んだ酸化ケィ素膜を平坦化し、 シャ口一トレンチ アイソレーションを形成した状態の断面図である。
第 4図は、 第 3図のシャ口一トレンチアイソレーシヨンを形成した状態から 更に窒化ケィ素膜を除去した状態の断面図である。 発明を実施するための最良の形態
本発明の半導体装置研磨用研磨剤組成物について説明する。
シャ口一トレンチアイソレーション法において素子分離構造を形成する際、 素子分離構造を有する基板表面 （例えば、 広く半導体装置ともいう。 ） を平坦 化する必要がある。 本発明の研磨用研磨剤組成物は、 この素子分離構造の形成 に有効に使用できる組成物を提供するものである。
上記研磨材組成物は、 水、 研磨材微粒子及びキレート剤とを含む。
上記研磨剤微粒子としては、 酸化セリウム微粒子を用い得ることができ、 高 純度な酸化セリウムが好ましく、 例えば純度 9 9質量％以上、 より好ましくは 純度 9 9 . 5質量％以上、 さらに好ましくは純度 9 9 . 9質量％以上がよい。 純度が低い場合は、 研磨後の半導体装置を洗浄しても半導体特性に悪影響する 103147
7 不純物元素を半導体装置表面から除去することが困難になり、 不良品を増し、 結果的に歩留まりを悪化するため好ましくない。
前記高純度な酸化セリゥムは、 例えば酸化セリウム微粒子の純度が 99. 9 質量％以上である場合には （実施例 1参照） 、 該酸化セリウム微粒子中の Mg, Al, K， Ca, Fe, Ni, Cu, Mn, Th, U元素のそれそれの含有量として 30 p pm 以下、 好ましくは 1 Oppm以下、 さらには 3 ppm以下であることが好まし い。 上記元素の含有濃度が 3 Oppmを超える場合は、 上記の記載と同様、 不 良品を増し結果的に歩留まりを悪化してしまう。
また、 このような酸化セリウムを、 水、 研磨材微粒子及びキレート剤からな る半導体装置研磨用研磨剤組成物の研磨剤微粒子として使用する場合、 例えば、 前記半導体装置研磨用研磨剤組成物において、 研磨材微粒子を除いた研磨剤組 成物中に、 g， Al, K, Ca, Fe, Ni, Cu， Mn, Th, ϋの元素からなる群より選ば れた少なくとも 1種の元素を不純物として含み， 該元素濃度の含有濃度が 20 ppm以下、 好ましくは 1 Oppm以下、 さらに好ましくは 1 p p m以下であ る該組成物を提供することができる。
酸化セリウム微粒子の平均粒子径 （d 50) は、 0. 01 zm〜： L. 0〃mが 好ましく、 0. l〃m〜0. 5 mがより好ましい。 d50が 0. 01 /m未満 の酸化セリゥ厶微粒子を使用した場合では、 半導体装置上の酸化膜 （多くの場 合二酸化ケイ素膜） の研磨速度が小さくなつてしまう。 一方、 d50が 1. 0 / mを越える場合には、 該研磨表面に微小な傷が入りやすくなるため好ましくな い。 但し、 上記の平均粒径 （d50) は動的光散乱法で測定されるものが有効で ある。
また、 酸化セリウムの一次粒子径は、 好ましくは 0. 005 ζπ！〜 0. 5 m、 より好ましくは 0. 02 zm〜0. 2^mである。 0. 005 m未満で は、酸化膜の研磨速度が著しく小さくなり、大きな選択比が得られず、 また 5〃mを越えると研磨表面に微小な傷が入りやすく好ましくない。 但し、 ここ 8 でいう一次粒子径は、 BET法で求めた比表面積値から、 粒子形状を球と仮定 して算出した値が有効である。
本発明の研磨剤組成物における酸化セリウム （微粒子） の濃度は、 研磨時の 加工圧力等の研磨条件に依存するものであるが、 0. 1〜10質量％が好まし く、 0. 3~5質量％がより好ましい。 0. 1質量％未満では、 酸化膜の研磨 速度が小さくなつてしまい、 10質量％を越えても増量による効果の向上、 即 ち酸化膜の研磨速度の向上が小さくなり、 経済的でなく好ましくない。
但し、 ここで規定した酸化セリウムの濃度は、 使用時の研磨剤組成物中の濃 度である。
次に、 本発明の研磨剤組成物に使用するキレート剤について説明する。
キレート剤としては、 公知のキレート剤であればよく、 化学構造には限定さ れない。 しかしながら、 本発明において好ましい具体例としては、 エチレンジ アミン四酢酸 （EDTA)、 シクロへキサンジァミン四酢酸 （CyDTA)、 二トリロトリ酢酸 （NT A)、 ヒドロキシェチルエチレンジァミン三酢酸 （H EDTA) 、 ジエチレントリアミン五酢酸 （DTPA) 、 トリエチレンテトラ ミン六酢酸 （TTHA)、 L一グルタミン酸二酢酸 （GLDA) 、 アミノ トリ (メチレンホスホン酸） 、 1—ヒドロキシェチリデン 1， 1—ジホスホン酸、 エチレンジアミンテトラ （メチレンホスホン酸） 、 ジエチレントリアミンペン 夕 （メチレンホスホン酸） 、 ァラニン二酢酸 （ ?一 ADA)、 ひ一ァラニ ンニ酢酸 （α— ADA)、 ァスパラギン酸二酢酸 （ASDA)、 エチレンジァ ミンニコハク酸 （EDD S)、 ィミノジ酢酸 （ I D A)、 ヒドロキシェチルイ ミノジ酢酸 （HE I D A)、 1， 3—プロパンジァミン四酢酸 （ 1， 3— PD TA)等が挙げられる。
この中でより好ましいのは、 エチレンジァミン四酢酸 （EDTA) 、 二トリ 口トリ酢酸 （NTA) 、 ?ーァラニン二酢酸 （/5— ADA)、 ひ一ァラニン二 酢酸 （ひ一ADA)、 ァスパラギン酸二酢酸 （ASDA)、 エチレンジァミン ニコハク酸 （E D D S ) 、 ヒドロキシェチルイミノジ酢酸 （H E I D A) であ る。
一般に、 キレート剤は、 遊離酸、 あるいは塩の形で用いられるが、 遊離酸は、 水に対する溶解性が低いために高濃度の添加が制限される。 したがって、 塩の 形で用いることが好ましい。 本発明においては、 塩の種類は特に限定されるも のではないが、 L S Iの特性に悪影響が懸念される場合には、 第 4級アンモニ ゥム塩が好ましく使用できる。
好ましい塩の具体例としては、 リチウム塩、 ナトリウム塩、 カリウム塩、 セ シゥム塩等が挙げられる。 また、 前記第 4級アンモニゥム塩を供出するァミン 類の好ましい例としては、 アンモニア、 炭素数が 1〜1 0の直鎖状または分岐 状の飽和もしくは不飽和アルキル基を有する第 1ァミン、 第 2ァミン、 第 3ァ ミン、 あるいは炭素数が 6〜1 0の少なくとも 1つの芳香環を有する第 1アミ ン、 第 2ァミン、 第 3ァミン、 また、 ピぺリジン、 ビぺラジン等の環式構造を 有するァミンが挙げられる。
キレート剤の添加量は、 本発明の組成物中の酸化セリウム微粒子の濃度、 組 成物の p H値、 研磨時の加工圧力等の研磨条件に依存するが、 通常酸化セリウ ムに対し、 0 . 0 1〜 1 0質量比であることが好ましく、 0 . 0 5〜5質量比 であることがより好ましく、 0 . 1〜3質量比であることがさらに好ましい。 0 . 0 1質量比未満であると、 研磨加工時に作用する砥粒に対して窒化ケィ素 膜表面に吸着するキレート剤の量が少なく、 吸着層が貧弱であるため、 酸化セ リウム微粒子が窒化ケィ素膜と直接接触するのを抑制する効果が弱く、 窒化ケ ィ素膜の研磨速度を低減できなくなり、 一方、 1 0質量比を超えると、 増量に よる効果のアツプが少なくなり、 経済的でないため好ましくない。
更に、 本発明の研磨剤組成物に、 酸化セリウム以外に他の研磨材を併用して 使用してもよい。 この場合、 他の研磨材の併用は、 研磨材合計の 0 . 0 1〜5 0質量％、 好ましくは 0 . 1〜2 0質量％、 さらに好ましくは 0 . 5〜1 0質 量％の範囲がよい。 また、 酸化セリウム微粒子と他の研磨用微粒子の合計微粒 子濃度は、該組成物質量の 0 . 1〜1 0質量％であり、 キレート剤の添加量は、 該合計微粒子の質量に対し 0 . 0 1〜1 0質量比で用いるのが好ましい。また、 酸化セリウム以外の他の研磨材の平均粒径は、 0 . 0 1〜1 . 0〃mの範囲が 好ましく、 また 0 . l zm〜0 . 5〃mの範囲がより好ましい。
ここで、併用できる研磨材としては、酸ィ匕アルミニウム、酸化ジルコニウム、 二酸化ケイ素、 二酸化チタン、 二酸化マンガン、 三酸化二マンガン、 酸化クロ ム、 酸化鉄、 酸化錫、 酸化亜鉛、 アルミナマグネシアスピネル、 ムライ ト、 ジ ルコン、 水酸化アルミニウム、 水酸化カルシウム、 水酸化マグネシウム、 窒化 ケィ素、 窒化チタン、 窒化ホウ素、 炭化ケィ素、 炭化チタン、 ダイヤモンド等 が挙げられ、 この中で特に、 酸化アルミニウム、 酸化ジルコニウム、 二酸化ケ ィ素、 二酸化チタンが好適に用い得る。
本発明においては、 前記研磨剤組成物にさらに分散剤を添加してもよく、 こ の場合該濃度を 0 . 0 8質量％以下に調製した半導体装置研磨用研磨剤組成物 が好ましい。 分散剤には公知の分散剤が使用でき、 このうちポリ有機カルボン 酸が好ましく、 例えばポリアクリル酸基またはポリメ夕クリル酸基を含む分散 剤が挙げられる。 本発明においては、 このポリ有機カルボン酸をアンモニゥム 塩、 または他の有機ァミンの第 4級ァミンの塩として前記研磨剤組成物に使用 してもよい。
本発明の研磨剤組成物は、 酸化ケィ素膜と窒化ケィ素膜の研磨速度の選択比 が高いことを特徴とするものであり、 その選択比が少なくとも 1 0以上， より 好ましくは 3 0以上、 さらには 5 0以上であることが可能である。 しかも、 本 発明の研磨剤組成物を用いることにより、 研磨面に対する傷が激減する特徴を 有し、 また研磨後のウェハからの砥粒の洗浄性が良くなるという特徴を有する。 次に、 この研磨剤組成物を用いて半導体装置にシヤロ- シヨンを形成する方法を説明する。 図面を参照して説明する。 第 1図の如く、 シリコンなどの半導体基板 1の表 面を薄く酸化して酸化ケィ素膜 2を形成した後、 C VD等で窒化ケィ素膜 3を、 例えば 2 0 0 nmの厚さで堆積し、 次に例えばフォトレジストを用いたフォト リソグラフィ一法などで窒化ケィ素膜 3のシヤロートレンチを形成すべき所定 の位置に例えば幅 5 0 0〜 5 0 0 0 nmの開口部を形成する。
次に、 開口部を設けた窒化ケィ素膜 3をマスクとして半導体基板 1を選択的 にエッチングして例えば深さ 5 0 0 nmのシヤロートレンチ 4を形成する。 表面に窒化ケィ素膜 3を有する半導体基板 1の全面に酸化ケィ素膜 5を、 例 えば埋め込み性のよいバイアス C V D法で堆積すると、 トレンチ 4の中を酸化 ケィ素膜 5で完全に埋めることができる （第 2図参照） 。
この状態で、 研磨剤組成物を用いた平坦化ポリシングを行うと、 酸化ケィ素 膜 5の表面はトレンチ 4上の凹部を有するにもかかわらず、 平坦面として漸次 研磨される。 こうしてポリシングを続けると研磨表面は窒化ケィ素膜 3の表面 に達するが、 それまでに表面は完全に平坦化し、 トレンチ 4上の凹部は消失す る。 ボリシングは窒ィ匕ケィ素膜 3の表面が露出するまで達した段階で終了させ る。 こうして、 第 3図に示す如く、 シャ口一トレンチアイソレーシヨン 5 'が 形成される。 窒化ケィ素膜 3は半導体表面の絶縁膜としてそのまま利用される 場合もあるが、 通常は第 4図の如く除去される。
上記のごときシャ口一トレンチアイソレーシヨンの形成において行う平坦化 ポリシングでは、 酸化ケィ素膜を効率的にポリシングするために、 またポリシ ングを窒化ケィ素膜の位置で確実に停止するために、 酸化ケィ素と窒化ケィ素 との研磨速度の比、 即ち選択比が高いことが必要である。 また、 平坦化ポリシ ング後の表面に傷があると、 L S Iの特性を劣化させる可能性があるので望ま しくない。
本発明の研磨剤組成物は、 この平坦化ポリシングを行い、 シャ口一トレンチ を形成するのに最適のものとして開発されたものである。 本発明の研磨剤組成 物の研磨材微粒子の粒径、 添加量、 キレート材の種類、 添加量等を適宜選択す ることにより、 上記選択比として少なくとも 10以上、 好適には 30以上、 5 0以上が可能であるので、 制御性よく平坦化ポリシングを行うことができる。 また、 他の利点としてポリシング平面の傷もなくすことが可能であり、 研磨後 のウェハからの砥粒の洗浄性もよくなる。
本発明の研磨剤組成物を用いたポリシングを行う方法は、 公知のポリシング 方法、 ケミカルメカニカルポリシング （CMP) 方法によることができる。 以下に、 実施例を挙げて本発明をさらに詳細に説明するが、 本発明はこれら の実施例によりなんら限定されるものではない。
実施例 1
市販の炭酸セリゥムから熱処理にて高純度酸化セリウムを準備した。 この酸 化セリウムは、 平均粒径 （d50) 0. 2 m、 一次粒子径 0. 08〃m、 純度 99. 9質量％以上 （化学分析値： Mg, Al, K， Ca, Fe, Ni, Cu, Mn, Th, Uは各々 3ppm以下） の特性を有した。 次に、 この酸化セリウ ム微粒子を 1質量％、エチレンジァミン四酢酸の 3アンモニゥム塩（EDTA · Η · 3 (NH4) ) を 0. 3質量％含み、 残部は水からなるスラリー状の研磨剤 組成物を作った。 この組成物において、 EDTA'H' 3 (NH 4)の添加量は、 酸化セリウムに対して 0. 3質量比となっている。 この組成物の pH値は 7. 2であった。 そして、 このスラリーから研磨材微粒子を除いた水溶液の不純物 元素を分析したところ、 Mg， Al, K, Ca, Fe， Ni, Cu, Mn, Th, ϋに対し、 すべ ての上記元素濃度は 0. 5 ppm以下であった。
次にこの研磨材スラリーの二酸化ケイ素膜及び窒化ケィ素膜に対する研磨性 能評価を、 以下の方法により行った。
[研磨条件]
被研磨剤：① 6インチ ø、 厚さ 625〃mのシリコンウェハ上に CVD法で 形成した二酸化ケイ素膜 （膜厚約 l〃m) ② 6インチ ø、 厚さ 625〃mのシリコンウェハ上に CVD法で 形成した窒化ケィ素膜 （膜厚約 0. 5〃m)
パッド：二層タイプの半導体装置研磨用パッド （口デ一ルニッタ （株）社製、 IC1000/Suba400)
研磨機：半導体装置研磨用片面ポリシングマシン （スピードファム （株） 社 製、 型番 SH— 24、 定盤径 610 mm)
定盤回転速度： 70 r p m
加工圧力： 300 gf /cm2
スラリ一供給速度： 100 m lZm i n
研磨時間： 1 m i n
[評価項目と評価方法]
研磨速度：光干渉式膜厚測定装置にて測定
傷：光学顕微鏡暗視野観察
(200倍でゥ Iハ表面 3%の観察を行い、 検出個数を個ノ cm2に換算） 残留砥粒：光学顕微鏡暗視野観察
(200倍でゥ Iハ表面 3%の観察を行い、 検出個数を個 Z cm2に換算） 上記の研磨試験を行い、 純水でスクラブ洗浄し、 スピンドライを行ったゥェ ハについて評価したところ、 二酸化ケイ素膜の研磨速度は 434 OA/mi n と高い値であり、 窒化ケィ素膜の研磨速度は 36 A/mi nと極めて低い値で あった。 したがって、 選択比は 121という大きな値となる。
また、 二酸化ケイ素膜、 窒化ケィ素膜ともに傷が全く認められなかった。 また、 残留砥粒に関しては、 二酸ィ匕ケィ素膜が 0. 19個/ cm2、 窒化ケィ 素膜が 0. 38個/ cm2であり、 良好な洗浄レベルであった。
実施例 2〜 8
酸化セリウム濃度、 EDTA' H ' 3 (NH4)濃度を変えた以外は、 実施例 1と同様のスラリーを作り、 同様の評価を行った。 結果を表 1に示す。
Figure imgf000016_0001
実施例 9
実施例 1に記載の研磨剤組成物にさらにポリアクリル酸アンモニゥムを 0. 004質量％になるように添加してスラリーを作り、 実施例 1と同様の評価を 行った。 結果を表 1に示す。
実施例 10
キレート剤を EDTA · H · 3 (NH4) から/?ーァラニン二酢酸 （ ?— AD A) に代え、 アンモニア水を添加することによってスラリーの pHを中性付近 に調整した以外は、 実施例 1と同様条件でスラリー状の研磨剤組成物を作り、 実施例 1と同様の評価を行った。 結果を表 1に示す。
実施例 11
キレート剤を EDTA■ H · 3 (NH4) から二トリ口トリ酢酸 （NTA) に代 え、 キレート剤の濃度を 0. 5質量％に変え、 アンモニア水を添加することに よってスラリー pHを中性付近に調整した以外は、 実施例 1と同様の条件でス ラリー状の研磨剤組成物を作り、 実施例 1と同様の評価を行った。 結果を表 1 に示す。
実施例 12
キレート剤を EDTA' Η· 3 (NH4)からヒドロキシェチルイミノジ酢酸（H E IDA) に代え、 キレート剤の濃度を 0. 5質量％に変え、 アンモニア水を 添加することによってスラリーの pHを中性付近に調整した以外は、 実施例 1 と同様の条件でスラリーの研磨剤組成物を作り、 実施例 1と同様の評価を行つ た。 結果を表 1に示す。
実施例 13
キレート剤を EDTA · H · 3 (NH4) からァスパラギン酸二酢酸 （ASD A) に代え、 キレート剤の濃度を 0. 5質量％に変え、 アンモニア水を添加す ることによってスラリーの pHを中性付近に調整した以外は、 実施例 1と同様 の条件でスラリー状の研磨剤組成物を作り、 実施例 1と同様の評価を行った。 結果を表 1に示す。
実施例 14
キレート剤を EDTA' H ' 3 (NH4)からエチレンジァミンニコハク酸（E DDS) に代え、 キレート剤の濃度を 0. 5質量％に代え、 アンモニア水を添 加することによってスラリーの pHを中性付近に調整した以外は、 実施例 1と 同様の条件でスラリー状の研磨剤組成物を作り、 実施利 1と同様の評価を行つ た。 結果を表 1に示す。
比較例 1
EDTA ' H ' 3 (NH4) を添加しなかった以外は、 実施例 1と同様の条件 でスラリー状の研磨剤組成物を造り、 実施例と同様の評価を行った。 結果を表 1に示す。
キレート剤が存在しないと、 選択比が低く、 また、 研磨後のウェハからの砥 粒の洗浄性が悪くなつていた。
比較例 2
平均粒径 （d50) = 1. 9 jum 一次粒子径 0. 13 mの酸化セリウムを 使用した以外は、 実施例 1と同様の条件でスラリ一状の研磨剤組成物を作り、 実施例 1と同様の評価を行った。 結果を表 1に示す。
酸化セリウムの平均粒径が 1. 0〃mを越えると、 ゥヱハ表面に多数の傷が 発生した。
比較例 3
平均粒径 （d 50) = 0. 008 一次粒子径 0. 004〃mの酸化セリ ゥムを使用した以外は、 実施例 1と同様の条件でスラリー状の研磨剤組成物を 作り、 実施例 1と同様の評価を行った。 結果を表 1に示す。
酸化セリウムの平均粒径が 0. 0 1 mを未満であると、 酸化ケィ素膜の研 磨速度が著しく低下し、 実用的でなかった。 産業上の利用可能性
本発明の研磨剤組成物を用いれば、 酸化膜である二酸化ケイ素に対する研磨 速度が高く、 また窒化ケィ素膜の研磨速度との選択比が大きいので、 制御性高 く平坦化ポリシングを行うことが可能であり、 研磨表面に発生する傷が少なく、 研磨後のウェハからの砥粒の洗浄性もよいため、 窒化ケィ素をストツバ一膜と するシャ口一トレンチアイソレーション形成のための酸化膜、 多くの場合二酸 化ケィ素膜を研磨する際に使用する半導体装置研磨用研磨剤組成物として好適 に使用される。

Claims

請 求 の 範 囲
1. 水、 研磨材微粒子及びキレート剤を含む半導体装置研磨用研磨剤組成物にお いて、 該研磨材が酸ィ匕セリウムであり、 該酸化セリウム微粒子の平均粒径が 0. 01〜1. 0 mであり、 該研磨剤組成物の使用によって、 CVD法でシリコン 基板上にそれそれ別々に形成した窒ィ匕ケィ素膜及び酸ィ匕ケィ素膜をそれそれ独立 に同一条件で研磨したとき、 前者の研磨速度に対する後者の研磨速度の比が 10 以上となることを特徴とする半導体装置研磨用研磨剤組成物。
2. 上記研磨材が、 酸化セリゥム微粒子と他の研磨用微粒子からなることを特徴 とする請求の範囲第 1項記載の研磨剤組成物。
3. 上記他の研磨用微粒子が、 酸化アルミニウム、 酸化ジルコニウム、 二酸化ケ ィ素、二酸ィ匕チタン、二酸化マンガン、三酸化二マンガン、酸ィ匕クロム、酸化鉄、 酸化錫、 酸化亜鉛、 アルミナマグネシアスピネル、 ムライ ト、 ジルコン、 水酸ィ匕 アルミニウム、 水酸化カルシウム、 水酸化マグネシウム、 窒化ケィ素、 窒化チタ ン、 窒化ホウ素、 炭化ケィ素、 炭化チタン、 ダイヤモンドからなる群より選ばれ た少なくとも 1種であることを特徴とする請求の範囲第 1項記載の研磨剤組成物 c
4. 上言 3酸ィ匕セリウムの濃度が、 0. 1〜10質量％でぁり、 キレート剤の添加 量が、 該酸ィ匕セリウムの質量に対し 0. 01〜10質量比であることを特徴とす る請求の範囲第 1項記載の研磨剤組成物。
5. 上記酸ィ匕セリウム微粒子と他の研磨用微粒子の合計微粒子濃度が、 0. 1〜 10質量％でぁり、 上記キレート剤の添加量が、 該合計微粒子の質量に対し 0. 01〜10質量比であることを特徴とする請求の範囲第 2項又は第 3項記載の研 磨剤組成物。
6. 上記キレート剤が、 エチレンジァミン四酢酸 （EDTA)、 シクロへキサン ジァミン四酢酸 （CyDTA)、 二トリロトリ酢酸 （NTA)、 ヒドロキシェチ ルエチレンジァミン三酢酸 （HEDTA)、 ジエチレントリアミン五酢酸 （DT PA)、 トリエチレンテトラミン六酢酸 （TTHA)、 L—グルタミン酸二酢酸
(GLDA)、 アミノトリ （メチレンホスホン酸） 、 1ーヒドロキシェチリデン I, 1—ジホスホン酸、 エチレンジアミンテトラ （メチレンホスホン酸） 、 ジェ チレントリアミンペン夕 （メチレンホスホン酸） 、 ?ーァラニン二酢酸 (/3-A DA)、 ひ一ァラニン二酢酸（ひ— ADA)、ァスパラギン酸二酢酸（ASDA)、 エチレンジアミンニコハク酸 （EDDS) 、 イミノジ酢酸 （IDA) 、 ヒドロキ シェチルイミノジ酢酸 （HE IDA) 、 1， 3—プロパンジァミン四酢酸 （ 1， 3-PDTA) からなる群より選ばれる少なくとも 1種の化合物、 またはその塩 であることを特徴とする請求の範囲第 1項乃至第 5項のいずれか 1項に記載の研 磨剤組成物。
7.請求の範囲第 1項記載の半導体装置研磨用研磨剤組成物にさらに分散剤を 0. 08質量％以下の濃度で添加して調製したことを特徴とする半導体装置研磨用研 磨剤組成物。
8. 上記分散剤が、 ポリアクリル酸基またはポリメ夕クリル酸基を含む分散剤で あることを特徴とする請求の範囲第 7項記載の研磨剤組成物。
9. 上記半導体装置研磨用研磨剤組成物において、 研磨材微粒子を除いた研磨剤 組成物中に、 Mg， Al， K, Ca, Fe, Ni， Cu， Mn， Th, Uの元素からなる群より選ば れた少なくとも 1種の元素を不純物として含み， 該元素濃度の含有濃度が 2 Op P m以下であることを特徴とする請求の範囲第 1項又は第 7項記載の研磨剤組成 物。
10.上記酸化セリゥム微粒子は、その純度が、 99. 9質量％以上であり、 Mg， Al， K， Ca, Fe, Ni, Cu, Mn, Th, Uの元素からなる群より選ばれた少なくとも 1 種の含有濃度が 30 p pm以下であることを特徴とする請求の範囲第 1項記載の 研磨剤組成物。
I I . 半導体基板上に窒化ケィ素膜を形成した後、 窒化ケィ素膜の一部を選択的 に除去して半導体基板を露出させ、 次いで該窒化ケィ素膜をマスクとして半導体 反をエッチングしてトレンチを形成し、 該窒化ケィ素膜及び該半導体基板上に 酸化ケィ素膜を堆積してトレンチを酸化ケィ素膜で埋めつくし、酸ィ匕ケィ素膜を、 窒化ケィ素膜をストッパーとして平坦化ポリシングすることによつて該酸化ケィ 素をトレンチ内に選択的に残す工程において、 平坦ィ匕ポリシングを、 請求の範囲 第 1項乃至第 10項のいずれか 1項に記載の半導体装置研磨用研磨剤組成物で行 うことを特徴とする半導体装置の製造方法。
1 2 . 請求の範囲 1 1項に記載の半導体装置の製造方法から製造された素子分離 構造を有する半導体基板。
PCT/JP2001/003147 2000-04-13 2001-04-12 Compose de polissage pour le polissage de dispositif a semiconducteur et procede de fabrication de dispositif a semiconducteur dans lesquel ledit compose est utilise WO2001080296A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU48756/01A AU4875601A (en) 2000-04-13 2001-04-12 Polishing compound for polishing semiconductor device and method for manufacturing semiconductor device using the same
EP01921818A EP1274123A4 (en) 2000-04-13 2001-04-12 POLISHING FOR THE POLISHING OF SEMICONDUCTOR WASHERS AND METHOD FOR THE PRODUCTION OF SEMICONDUCTOR ARRANGEMENTS USING THIS POLISHING AGENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000112532 2000-04-13
JP2000-112532 2000-04-13

Publications (1)

Publication Number Publication Date
WO2001080296A1 true WO2001080296A1 (fr) 2001-10-25

Family

ID=18624686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/003147 WO2001080296A1 (fr) 2000-04-13 2001-04-12 Compose de polissage pour le polissage de dispositif a semiconducteur et procede de fabrication de dispositif a semiconducteur dans lesquel ledit compose est utilise

Country Status (5)

Country Link
EP (1) EP1274123A4 (ja)
KR (2) KR100863088B1 (ja)
AU (1) AU4875601A (ja)
TW (1) TW586157B (ja)
WO (1) WO2001080296A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061925A1 (ja) * 2002-12-31 2004-07-22 Sumitomo Mitsubishi Silicon Corporation 化学的機械研磨用スラリー組成物、これを利用した半導体素子の表面平坦化方法及びスラリー組成物の選択比制御方法
JP2005068312A (ja) * 2003-08-26 2005-03-17 Mitsui Mining & Smelting Co Ltd フッ素を含有するセリウム系研摩材およびその製造方法
WO2006046641A1 (ja) * 2004-10-28 2006-05-04 Nissan Chemical Industries, Ltd. シリコンウェハー用研磨組成物
US7442646B2 (en) 2004-08-03 2008-10-28 Samsung Electronics Co., Ltd. Slurry, chemical mechanical polishing method using the slurry, and method of forming metal wiring using the slurry
JP2013020688A (ja) * 2011-05-20 2013-01-31 Ohara Inc 情報記録媒体用基板の製造方法
JP2015091971A (ja) * 2003-09-12 2015-05-14 日立化成株式会社 セリウム塩の製造方法、酸化セリウム及びセリウム系研磨剤
US9960048B2 (en) 2013-02-13 2018-05-01 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate
KR20220017651A (ko) * 2020-08-05 2022-02-14 주식회사 아이에스티이 기판 폴리싱을 위한 세륨옥사이드-징크옥사이드 합금 연마입자 및 그 제조방법
WO2024162437A1 (ja) * 2023-02-02 2024-08-08 三井金属鉱業株式会社 研磨材スラリー

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070107317A1 (en) * 2003-10-22 2007-05-17 Japan Science And Technology Agency Liquid composition, manufacturing method thereof, low dielectric constant films, abrasive materials, and electronic components
KR100603136B1 (ko) * 2004-08-20 2006-07-20 테크노세미켐 주식회사 텅스텐막 연마용 ｃｍｐ 조성물
JP4876215B2 (ja) * 2005-01-21 2012-02-15 独立行政法人産業技術総合研究所 Ｃｍｐ研磨方法、ｃｍｐ研磨装置、及び半導体デバイスの製造方法
DE102005017372A1 (de) * 2005-04-14 2006-10-19 Degussa Ag Wässrige Ceroxiddispersion
US20090056231A1 (en) * 2007-08-28 2009-03-05 Daniela White Copper CMP composition containing ionic polyelectrolyte and method
EP2858097B1 (en) * 2012-05-30 2019-02-27 Kuraray Co., Ltd. Slurry for chemical mechanical polishing and chemical mechanical polishing method
KR101464881B1 (ko) * 2013-06-10 2014-11-25 오씨아이 주식회사 금속 제거용 킬레이트제를 포함하는 웨이퍼 세정용 알칼리 수용액
CN106115612B (zh) * 2016-07-11 2017-11-17 中国电子科技集团公司第四十五研究所 一种晶圆平坦化方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0773270A2 (en) * 1995-11-10 1997-05-14 Tokuyama Corporation Polishing slurries and a process for the production thereof
JPH10102040A (ja) * 1996-09-30 1998-04-21 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
WO1998029515A1 (en) * 1996-12-30 1998-07-09 Cabot Corporation Composition for oxide cmp
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
EP0933166A1 (en) * 1997-05-07 1999-08-04 Kabushiki Kaisha Toshiba Abrasive and method for polishing semiconductor substrate

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1347428A1 (ru) * 1985-07-26 1991-06-07 Предприятие П/Я Х-5476 Суспензи дл обработки стекл нных изделий
JPH0770553A (ja) * 1993-09-01 1995-03-14 Asahi Glass Co Ltd 研磨液及び基体の研磨方法
JP3709044B2 (ja) * 1996-10-17 2005-10-19 昭和電工株式会社 ガラス研磨用研磨材組成物およびその製造方法
JPH1121545A (ja) * 1997-06-30 1999-01-26 Fujimi Inkooporeetetsudo:Kk 研磨用組成物
ES2216490T3 (es) * 1998-02-24 2004-10-16 Showa Denko Kabushiki Kaisha Composicion abrasiva para pulir un dispositivo semiconductor y procedimiento para producir un dispositivo semiconductor con la misma.
JP3560484B2 (ja) * 1998-08-05 2004-09-02 昭和電工株式会社 Ｌｓｉデバイス研磨用研磨材組成物及び研磨方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0773270A2 (en) * 1995-11-10 1997-05-14 Tokuyama Corporation Polishing slurries and a process for the production thereof
JPH10102040A (ja) * 1996-09-30 1998-04-21 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
WO1998029515A1 (en) * 1996-12-30 1998-07-09 Cabot Corporation Composition for oxide cmp
EP0933166A1 (en) * 1997-05-07 1999-08-04 Kabushiki Kaisha Toshiba Abrasive and method for polishing semiconductor substrate
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1274123A4 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004061925A1 (ja) * 2002-12-31 2004-07-22 Sumitomo Mitsubishi Silicon Corporation 化学的機械研磨用スラリー組成物、これを利用した半導体素子の表面平坦化方法及びスラリー組成物の選択比制御方法
JP2005068312A (ja) * 2003-08-26 2005-03-17 Mitsui Mining & Smelting Co Ltd フッ素を含有するセリウム系研摩材およびその製造方法
JP2015091971A (ja) * 2003-09-12 2015-05-14 日立化成株式会社 セリウム塩の製造方法、酸化セリウム及びセリウム系研磨剤
US7442646B2 (en) 2004-08-03 2008-10-28 Samsung Electronics Co., Ltd. Slurry, chemical mechanical polishing method using the slurry, and method of forming metal wiring using the slurry
WO2006046641A1 (ja) * 2004-10-28 2006-05-04 Nissan Chemical Industries, Ltd. シリコンウェハー用研磨組成物
GB2432840A (en) * 2004-10-28 2007-06-06 Nissan Chemical Ind Ltd Polishing composition for silicon wafer
JPWO2006046641A1 (ja) * 2004-10-28 2008-05-22 日産化学工業株式会社 シリコンウェハー用研磨組成物
JP2013020688A (ja) * 2011-05-20 2013-01-31 Ohara Inc 情報記録媒体用基板の製造方法
US9960048B2 (en) 2013-02-13 2018-05-01 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate
US10453693B2 (en) 2013-02-13 2019-10-22 Showa Denko K.K. Surface machining method for single crystal SiC substrate, manufacturing method thereof, and grinding plate for surface machining single crystal SiC substrate
KR20220017651A (ko) * 2020-08-05 2022-02-14 주식회사 아이에스티이 기판 폴리싱을 위한 세륨옥사이드-징크옥사이드 합금 연마입자 및 그 제조방법
KR102429708B1 (ko) 2020-08-05 2022-08-05 주식회사 아이에스티이 기판 폴리싱을 위한 세륨옥사이드-징크옥사이드 합금 연마입자 및 그 제조방법
WO2024162437A1 (ja) * 2023-02-02 2024-08-08 三井金属鉱業株式会社 研磨材スラリー

Also Published As

Publication number Publication date
EP1274123A1 (en) 2003-01-08
KR20080005313A (ko) 2008-01-10
KR100863088B1 (ko) 2008-10-13
KR20020026877A (ko) 2002-04-12
AU4875601A (en) 2001-10-30
EP1274123A4 (en) 2007-03-07
TW586157B (en) 2004-05-01
KR100826725B1 (ko) 2008-04-30

Similar Documents

Publication Publication Date Title
US6410444B1 (en) Composition for polishing a semiconductor device and process for manufacturing a semiconductor device using the same
WO2001080296A1 (fr) Compose de polissage pour le polissage de dispositif a semiconducteur et procede de fabrication de dispositif a semiconducteur dans lesquel ledit compose est utilise
JP6010043B2 (ja) ポリシリコンの研磨用組成物及び研磨方法
TWI390024B (zh) 研磨用組成物及研磨方法
US6733553B2 (en) Abrasive composition for polishing semiconductor device and method for producing semiconductor device using the same
TWI484007B (zh) 拋光大塊矽之組合物及方法
US20080283502A1 (en) Compositions, methods and systems for polishing aluminum oxide and aluminum oxynitride substrates
EP1918340A2 (en) Polishing composition and polishing method
KR20000017512A (ko) 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물
JP6010020B2 (ja) バルクシリコンの研磨組成物及び研磨方法
JP7237933B2 (ja) 研磨用組成物
JP7440423B2 (ja) 研磨用組成物
JP7319190B2 (ja) 研磨用組成物
JP7253335B2 (ja) 研磨用組成物、その製造方法および研磨用組成物を用いた研磨方法
TW202122551A (zh) 研磨用組成物
JP7000102B2 (ja) 研磨処理方法および研磨用組成物
JP2020035870A (ja) 研磨用組成物
JP4368495B2 (ja) 研磨液組成物
JP2019527468A (ja) コバルトｃｍｐ用の代替的な酸化剤
JP5418571B2 (ja) Ｃｍｐ研磨剤及び基板の研磨方法
WO2023032715A1 (ja) 研磨用組成物
WO2022009990A1 (ja) 研磨用組成物及び研磨方法
CN113861848A (zh) 一种再生晶圆化学机械抛光液及其制备方法
KR20220070289A (ko) 연마용 조성물

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 577595

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 1020017016002

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2001921818

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017016002

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2001921818

Country of ref document: EP