KR100863088B1 - 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법 - Google Patents

반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100863088B1
KR100863088B1 KR1020077030868A KR20077030868A KR100863088B1 KR 100863088 B1 KR100863088 B1 KR 100863088B1 KR 1020077030868 A KR1020077030868 A KR 1020077030868A KR 20077030868 A KR20077030868 A KR 20077030868A KR 100863088 B1 KR100863088 B1 KR 100863088B1
Authority
KR
South Korea
Prior art keywords
polishing
acid
semiconductor device
abrasive
silicon nitride
Prior art date
Application number
KR1020077030868A
Other languages
English (en)
Other versions
KR20080005313A (ko
Inventor
타카노리 키도
후미오 츠지노
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080005313A publication Critical patent/KR20080005313A/ko
Application granted granted Critical
Publication of KR100863088B1 publication Critical patent/KR100863088B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Abstract

물, 연마제 미립자 및 킬레이트제를 포함하는 반도체 장치 연마용 연마제 조성물로서, 상기 연마제가 산화세륨이며, 상기 산화세륨 미립자의 평균 입경이 0.01∼1.0㎛이고, 산화규소막과 질화규소막의 연마 속도 선택비가 적어도 10이상으로 이루어진다. 상기한 바와 같이, 본 연마제 조성물은 선택비가 10이상으로 크기 때문에, 높은 제어성에 의한 평탄화 연마가 가능하며, 연마 표면에 발생하는 손상이 적어 연마 후 웨이퍼로부터 생기는 지립(砥粒)에 대한 세정성도 양호하기 때문에, 질화규소를 스토퍼막으로 하는 쉘로우 트렌치 분리 구조를 형성하기 위한 산화막을 연마할 때의 반도체 장치 연마용 연마제 조성물로서 바람직하게 사용된다.

Description

반도체 장치 연마용 연마제 조성물 및 이것을 이용한 반도체 장치의 제조 방법{POLISHING COMPOUND FOR POLISHING SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은, 일반적으로 반도체 장치를 연마하기 위한 연마제 조성물 및 이것을 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 소자 분리 방식으로서, 최근에는 쉘로우 트렌치 아이솔레이션(STI : Shallow Trench Isolation)법이 반도체 장치의 고밀도화에 대응하는 제조기술로서 주목받고 있다. 이 방법은, 종래의 LOCOS(Local Oxidation of Silicon)법 대신에 이용되는 기술로서, 구체적으로는 실리콘 기판에 질화규소막을 붙인 다음 쉘로우 트렌치(Shallow Trench)를 형성하고 그 위에 산화막을 퇴적시킨 후, CMP기술로 질화규소막을 스토퍼로 하여 평탄화하는 방법이다. 이 방법의 사용상의 이점은, 유효한 소자 영역이 넓기 때문에 LSI의 고밀도화에 대응할 수 있는 기술로서 그 기대되는 바가 크다.
상기 STI방법을 LSI의 고밀도화를 위해 사용할 경우, 우선 연마되는 산화물막의 하층에 질화규소막을 배치하고, 이어서 질화규소막을 스토퍼로 하여 연마하 며, 평탄 가공할 면을 연마하면, 제거량(removal amount)을 과하거나 부족함이 없이 균일하게 마무리할 수 있으며, 소정의 제거량으로 연마를 제어하여 종료할 수 있다.
이러한 방법에 적합한 연마제 조성물로서, 일본 특허공개 공보 평9(1997)-194823호에는 질화규소, 탄화규소, 그래파이트(graphite) 등의 연마 입자를 포함하는 것이 개시되어 있고, 또 일본 특허공개 공보 평9-208933호에는 질화규소 분말에 글루콘산 등의 산이 첨가된 연마제 조성물이 개시되어 있다.
그러나, 이들 연마제 조성물은 높은 경도의 연마재를 포함하기 때문에 연마속도는 빠르지만, 그에 따른 연마 표면의 손상이 많이 발생하여 결과적으로 LSI의 성능 저하로 결부되는 등의 문제가 있다.
더욱이, 스토퍼막인 질화규소막에 대한 산화막(대부분의 경우, 이산화규소막이 사용됨)의 연마 지표(통상적으로, 산화막의 연마 속도를 질화규소막의 연마 속도로 나눈 값으로서 「선택비」가 이용됨)는, 종래 기술로는 아직 불충분하여 더욱 높일 것이 요구되고 있다.
본 발명자들은 이러한 문제점을 감안하여, 우선 WO99/43761호 공보에서, 물, 산화세륨 및 -COOH, -COOMX기(MX는 H원자와 치환되어 염을 형성할 수 있는 원자 내지는 관능기), -SO3H, SO3MY기(MY는 H원자와 치환되어 염을 형성할 수 있는 원자 내지는 관능기)중 적어도 1종의 관능기를 가지는 수용성 유기화합물을 포함하는 반도체 장치 연마제 조성물, 및 필요에 따라 상기 연마제 조성물에 킬레이트제를 더 첨가한 상기 조성물을 개시하며, 상기 연마제 조성물을 이용한 쉘로우 트렌치 아이솔레이션법에 의한 형성 방법도 함께 제안하였다.
그러나, 상기 공보에 기재된 이러한 연마제 조성물을 사용함에 있어서는, 높은 「선택비」가 실현가능하고 웨이퍼 표면의 손상이 적다는 이점이 있는 반면, 연마 후의 웨이퍼 세정성은 충분치 않았다.
미국 특허 제5,738,800호 공보에는, 물, 지립(砥粒 ; 연마용 입자), 계면 활성제, 산화규소 및 질화규소와 착물(complex)을 형성할 수 있는 화합물을 포함한 조성물과 이것을 사용한 쉘로우 트렌치 분리 구조의 형성 방법이 개시되어 있다. 이 방법에서는, 계면 활성제가 존재하지 않으면 높은 「선택비」가 얻어지지 않아, 계면 활성제의 첨가는 필수인 것으로 명기되어 있으며, 구체적으로는 그 연마 조성물에 불소계 계면 활성제를 약 0.1%∼약 0.5% 첨가하여 사용한다. 그러나, 계면 활성제에는 강한 계면활성작용이나 발포성이 있어, 계면 활성제를 포함하는 연마제 가 반드시 반도체 장치 연마용 연마제 조성물로서 적합하다고는 말할 수 없다.
또한, 일본 특허공개 공보 평10(1998)-163140호에는, 연마액을 이용하여 연마하는 주 연마공정과, 킬레이트제를 이용하는 마무리 연마공정을 구비한, 반도체 장치의 표면을 평탄화하는 연마 방법이 개시되어 있다. 그러나, 이 방법에 의한 2단계로 나뉜 연마공정은 비효율적이고, 생산성이 낮다는 문제가 있다.
일본 특허공개공보 평7(1995)-70553호에는, 알루미늄을 함유하는 기판을 연마하기 위한, 알루미늄과 착물을 형성하는 킬레이트제가 함유된 연마액이 개시되어 있다. 그러나, 상기 공보에 기재된 기술의 이용분야는, 유리기판 등에 대한 연마로서, 본 발명의 대상이 되는 쉘로우 트렌치 아이솔레이션법에서 요구되는 연마 분야와는 전혀 다르다.
이와 같이, 쉘로우 트렌치 분리 구조에서는, 산화막과 질화규소막의 연마 속도 「선택비」가 크고, 연마면의 손상이 적으며, 지립의 세정성이 양호한 연마제 조성물이 강력히 요구되고 있다.
본 발명의 목적은, 상기한 문제점 및 과제를 해결하기 위해 이루어진 것으로서, 그 목적은 선택비가 10이상으로 크고, 더욱이 높은 제어성을 가지며 쉘로우 트렌치 분리 구조의 형성에 바람직하게 사용될 수 있으며, 연마 후 웨이퍼로부터의 지립에 대한 세정성이 우수한 반도체 장치 연마용 연마제 조성물을 제공하는 데 있다.
본 발명의 다른 목적은, 산화막의 연마 속도 및 산화막과 질화막의 연마 속 도의 비가 높고, LSI의 성능을 저하시키는 원인이 되는 연마면의 손상이나 세정 후 연마면에 잔류된 지립이 없는 연마제 조성물을 사용함으로써, 질화막을 스토퍼로 한 쉘로우 트렌치 분리 구조에 있어서 높은 생산성을 실현하고, 성능 저하나 생산률 저하를 방지할 수 있는 반도체 장치의 제조방법을 제공하는 데 있다.
상기한 연마제 조성물을 이용하면, 산화막에 대한 연마속도가 빠르고, 질화규소막의 연마속도와의 선택비가 크기 때문에, 높은 제어성에 의한 평탄화 연마가 가능하며, 연마 표면에 발생하는 손상이 적어, 연마 후의 웨이퍼로부터의 지립에 대한 세정성도 양호하기 때문에, 질화규소를 스토퍼막으로 하는 쉘로우 트렌치 분리 구조를 형성하기 위한 산화막을 연마할 때의 반도체 장치 연마용 연마제 조성물로서 바람직하게 사용될 수 있다.
본 발명에 따른 반도체 장치 연마용 연마제 조성물은, 물, 연마재 미립자 및 킬레이트제를 포함하는 반도체 장치 연마용 연마제 조성물에 있어서, 상기 연마재가 산화세륨이며, 상기 산화세륨 미립자의 평균 입경이 0.01∼1.0㎛이고, 상기 연마제 조성물을 사용함으로써, CVD법에 의해 실리콘 기판상에 각각 별개로 형성된 질화규소막 및 산화규소막을 각각 독립적으로 동일 조건에서 연마하였을 때, 전자의 연마 속도에 대한 후자의 연마 속도의 비가 10이상이 되는 것을 특징으로 한다.
상기 연마재는, 산화세륨 미립자와 다른 연마용 미립자로 이루어지는 것을 포함하며, 상기 다른 연마용 미립자가, 산화알루미늄, 산화지르코늄, 이산화규소, 이산화티타늄, 이산화망간, 삼산화이망간, 산화크롬, 산화철, 산화주석, 산화아연, 알루미나 마그네시아 스피넬, 멀라이트, 지르콘, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 질화규소, 질화티타늄, 질화붕소, 탄화규소, 탄화티타늄, 다이아몬드로 이루어지는 그룹으로부터 선택된 적어도 1종인 것을 포함한다.
또, 상기 산화세륨의 농도가 0.1∼10질량%이며, 킬레이트제의 첨가량이, 상기 산화세륨의 질량에 대하여 0.01∼10질량비인 것을 포함한다.
더욱이, 상기 산화세륨 미립자와 다른 연마용 미립자의 합계 미립자 농도가, 0.1∼10질량%이고, 킬레이트제의 첨가량이, 상기 합계 미립자의 질량에 대하여 0.01∼10질량비인 것을 포함한다.
또한, 상기 킬레이트제가, 에틸렌디아민테트라아세트산(EDTA), 시클로헥산 디아민테트라아세트산(CyDTA), 니트릴로트리아세트산(NTA), 히드록시에틸에틸렌디아민트리아세트산(HEDTA), 디에틸렌트리아민펜타아세트산(DTPA), 트리에틸렌테트라민헥사아세트산(TTHA), L-글루타민디아세트산(GLDA), 아미노트리(메틸렌포스폰산), 1-히드록시에틸리덴-1,1-디포스폰산, 에틸렌디아민테트라(메틸렌포스폰산), 디에틸렌트리아민펜타(메틸렌포스폰산), β-알라닌디아세트산(β-ADA), α-알라닌디아세트산(α-ADA), 아스파라긴디아세트산(ASDA), 에틸렌디아민디숙신산(EDDS), 이미노디아세트산(IDA), 히드록시에틸이미노디아세트산(HEIDA), 1,3-프로판디아민테트라아세트산(1,3-PDTA)으로 이루어진 그룹으로부터 선택되는 적어도 1종의 화합물, 또는 그 염인 것을 포함한다.
또, 상기 반도체 장치 연마용 연마제 조성물은, 분산제를 0.08질량% 이하의 농도로 더 첨가한 연마제 조성물을 포함하며, 분산제는 폴리아크릴산기 또는 폴리메타크릴산기를 포함하는 분산제인 것을 포함한다.
상기 연마제 조성물에 있어서, 연마재 미립자를 제외한 연마제 조성물중에, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, 및 U의 원소로 이루어지는 그룹으로부터 선택된 적어도 1종의 원소를 불순물로서 함유하며, 그 원소 농도의 함유 농도가 20ppm이하인 것을 포함한다.
또한, 연마제 조성물에서 사용되는 산화세륨 미립자의 순도는 99.9질량%이상이며, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, 및 U의 원소로 이루어지는 그룹으로부터 선택된 적어도 1종의 함유 농도가 30ppm이하인 것을 포함한다.
더욱이, 본 발명에 따른 반도체 장치의 제조방법은, 반도체 기판상에 질화규소막을 형성한 후, 질화규소막의 일부를 선택적으로 제거하여 반도체 기판을 노출시키고, 이어서 상기 질화규소막을 마스크로 하여 반도체 기판을 에칭하여 트렌치를 형성하며, 상기 질화규소막 및 상기 반도체 기판상에 산화규소막을 퇴적시켜 트렌치를 산화규소막으로 메우고, 질화규소막을 스토퍼로 하여 산화규소막을 평탄화 연마함으로써 상기 산화규소를 트렌치 내부에 선택적으로 남기는 공정에 있어서, 평탄화 연마를, 상기한 반도체 장치 연마용 연마제 조성물에 의해 수행하는 것을 특징으로 한다.
또, 본 발명은 상기 반도체 장치의 제조방법으로 제조된 소자 분리 구조를 가지는 반도체 기판을 포함한다.
상기한 연마제 조성물을 이용하면, 산화막에 대한 연마속도가 빠르고, 질화 규소막의 연마속도와의 선택비가 크기 때문에, 높은 제어성에 의한 평탄화 연마가 가능하며, 연마 표면에 발생하는 손상이 적어, 연마 후의 웨이퍼로부터의 지립에 대한 세정성도 양호하기 때문에, 질화규소를 스토퍼막으로 하는 쉘로우 트렌치 분리 구조를 형성하기 위한 산화막을 연마할 때의 반도체 장치 연마용 연마제 조성물로서 바람직하게 사용될 수 있다.
본 발명의 반도체 장치 연마용 연마제 조성물에 대하여 설명한다.
쉘로우 트렌치 아이솔레이션법에서 소자 분리 구조를 형성할 때, 소자 분리 구조를 가지는 기판 표면(예컨대, 널게 반도체 장치라고도 함)을 평탄화할 필요가 있다. 본 발명의 연마용 연마제 조성물은 이 소자 분리 구조의 형성에 유효하게 사용될 수 있는 조성물을 제공하는 것이다.
상기 연마재 조성물은 물, 연마재 미립자 및 킬레이트제를 포함한다.
상기 연마제 미립자로는, 산화세륨 미립자를 이용할 수 있으며, 고순도의 산화세륨, 즉 순도 99질량%이상인 것이 바람직하고, 순도 99.5질량%이상인 것이 보다 바람직하며, 순도 99.9질량%이상일 때 더욱 바람직하다. 순도가 낮을 경우에는 연마 후 반도체 장치를 세정하여도 반도체 특성에 악영향을 미치는 불순물 원소를 반도체 장치 표면으로부터 제거하기 곤란해지고, 불량품이 증대되어 결과적으로 생산률이 악화되기 때문에 바람직하지 않다.
상기 고순도 산화세륨은 가령 산화세륨 미립자의 순도가 99.9질량% 이상일 경우(실시예 1참조), 상기 산화세륨 미립자중의 Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U 원소의 각 함유량은 30ppm이하이고, 10ppm이하일 때 바람직하며, 나아가 3ppm이하인 것이 더욱 바람직하다. 상기 원소의 함유 농도가 30ppm을 초과할 경우에는, 상기한 바와 같이 불량품이 늘어 결과적으로 생산률이 악화되고 만다.
또, 이러한 산화세륨을 물, 연마재 미립자 및 킬레이트제로 이루어진 반도체 장치 연마용 연마제 조성물의 연마재 미립자로서 사용할 경우, 가령 상기 반도체 장치 연마용 연마제 조성물에서, 연마재 미립자를 제외한 연마제 조성물중에, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U 원소로 이루어진 그룹으로부터 선택된 적어도 1종의 원소를 불순물로서 함유하며, 상기 원소 농도의 함유 농도가 20ppm이하인 조성물, 바람직하게는 10ppm이하인 조성물, 더욱 바람직하게는 1ppm이하인 조성물을 제공할 수 있다.
산화세륨 미립자의 평균 입경(d50)은 0.01∼1.0㎛인 것이 바람직하고, 0.1∼0.5㎛일 때 보다 바람직하다. d50이 0.01㎛미만인 산화세륨 미립자를 사용했을 경우에는, 반도체 장치위의 산화막(대부분의 경우, 이산화규소막)의 연마 속도가 작아지고 만다. 한편, d50이 1.0㎛을 초과할 경우에는, 상기 연마 표면에 미소한 손상이 생기기 쉬워지기 때문에 바람직하지 않다. 단, 상기 평균 입경(d50)은 동적 광산란법으로 측정하는 것이 유효하다.
또, 산화세륨의 1차 입경은 0.005∼0.5㎛인 것이 바람직하고, 0.02∼0.2㎛일 때 보다 바람직하다. 0.005㎛미만이면 산화막의 연마 속도가 현저히 작아져 큰 선택비를 얻을 수 없고, 0.5㎛를 초과하면 연마 표면에 미소한 손상이 생기기 쉬워 바람직하지 않다. 단, 여기서 말하는 1차 입경은 BET법으로 구한 비 표면적값으로부터 입자 형상을 구(球)로 가정하여 산출한 값이 유효하다.
본 발명의 연마제 조성물에서의 산화세륨(미립자)의 농도는, 연마시의 가공 압력 등의 연마 조건에 의존하는 것인데, 0.1∼10질량%가 바람직하고, 0.3∼5질량%일 때 보다 바람직하다. 0.1질량% 미만에서는 산화막의 연마 속도가 작아지고, 10질량%를 초과할 경우에도 증량에 따른 효과의 향상, 즉 산화막의 연마 속도의 향상효과가 작아져 비경제적이므로 바람직하지 않다.
단, 여기서 규정한 산화세륨의 농도는 사용시의 연마제 조성물중의 농도이다.
다음으로, 본 발명의 연마제 조성물에 사용되는 킬레이트제에 대하여 설명한다.
킬레이트제로는 공지된 킬레이트제이면 무방하며 화학 구조에 대한 한정은 없다. 그러나, 본 발명에서 바람직한 구체예로서는, 에틸렌디아민테트라아세트산(EDTA), 시클로헥산디아민테트라아세트산(CyDTA), 니트릴로트리아세트산(NTA), 히드록시에틸에틸렌디아민트리아세트산(HEDTA), 디에틸렌트리아민펜타아세트산(DTPA), 트리에틸렌테트라민헥사아세트산(TTHA), L-글루타민디아세트산(GLDA), 아미노트리(메틸렌포스폰산), 1-히드록시-에틸리덴-1,1-디포스폰산, 에틸렌디아민테트라(메틸렌포스폰산), 디에틸렌트리아민펜타(메틸렌포스폰산), β-알라닌디아세트산(β-ADA), α-알라닌디아세트산(α-ADA), 아스파라긴디아세트산(ASDA), 에틸렌디아민디숙신산(EDDS), 이미노디아세트산(IDA), 히드록시에틸이미노디아세트 산(HEIDA), 1,3-프로판디아민테트라아세트산(1,3-PDTA) 등을 들 수 있다.
이 중에서 보다 바람직한 것은 에틸렌디아민테트라아세트산(EDTA), 니트릴로 트리아세트산(NTA), β-알라닌디아세트산(β-ADA), α-알라닌디아세트산(α-ADA), 아스파라긴디아세트산(ASDA), 에틸렌디아민디숙신산(EDDS), 히드록시에틸이미노디아세트산(HEIDA)이다.
일반적으로 킬레이트제는 유리산(遊離酸; free acid) 혹은 염의 형태로 이용되는데, 유리산은 물에 대한 용해성이 낮기 때문에 고농도의 첨가가 제한된다. 따라서, 염의 형태로 이용되는 것이 바람직하다. 본 발명에서는 염의 종류는 특별히 한정되지 않지만, LSI의 특성에 대한 악영향이 염려될 경우에는, 4차 암모늄염이 바람직하게 사용될 수 있다.
바람직한 염의 구체예로는 리튬염, 나트륨염, 칼륨염, 세슘염 등을 들 수 있다. 또, 상기 4차 암모늄염을 공출하는 아민류의 바람직한 예로는 암모니아, 탄소수 1∼10의 직쇄상 또는 분지상의 포화 또는 불포화 알킬기를 가지는 1차 아민, 2차 아민, 3차 아민, 혹은 탄소수가 6∼10이며 적어도 하나의 방향환(芳香環)을 가지는 1차 아민, 2차 아민, 3차 아민, 또는 피페리딘, 피페라진 등의 환식(環式) 구조를 가지는 아민을 들 수 있다.
킬레이트제의 첨가량은, 본 발명의 조성물중 산화세륨 미립자의 농도, 조성물의 pH값, 연마시의 가공 압력 등의 연마 조건에 의존하는데, 통상적으로 산화세륨에 대하여 0.01∼10질량비인 것이 바람직하고, 0.05∼5질량비인 것이 보다 바람직하며, 0.1∼3질량비일 때 더욱 바람직하다. 0.01질량비 미만이면, 연마 가공시 에 작용하는 지립에 비하여 질화규소막 표면에 흡착되는 킬레이트제의 양이 적고, 흡착층이 빈약하기 때문에, 산화세륨 미립자가 질화규소막과 직접 접촉하는 것을 억제하는 효과가 약하고, 질화규소막의 연마 속도를 감소시킬 수 없게 되며, 한편 10질량비를 초과하면, 증량에 따른 효과의 상승이 적어져 비경제적이므로 바람직하지 않다.
더욱이, 본 발명의 연마제 조성물에 산화세륨 이외에 다른 연마재를 병용하여 사용하여도 된다. 이 경우, 다른 연마재의 병용은 연마재 합계의 0.01∼50질량%, 바람직하게는 0.1∼20질량%, 더욱 바람직하게는 0.5∼10질량%의 범위가 좋다. 또, 산화세륨 미립자와 기타 연마용 미립자의 합계 미립자 농도는, 해당 조성물 질량의 0.1∼10질량%이고, 킬레이트제의 첨가량은 상기 합계 미립자의 질량에 대하여 0.01∼10질량비로 이용되는 것이 바람직하다. 또, 산화세륨 이외의 다른 연마재의 평균 입경은 0.01∼1.0㎛의 범위가 바람직하고, 0.1∼0.5㎛의 범위가 보다 바람직하다.
여기서, 병용가능한 연마재로는 산화알루미늄, 산화지르코늄, 이산화규소, 이산화티타늄, 이산화망간, 삼산화이망간, 산화크롬, 산화철, 산화주석, 산화아연, 알루미나 마그네시아 스피넬, 멀라이트, 지르콘, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 질화규소, 질화티타늄, 질화붕소, 탄화규소, 탄화티타늄, 다이아몬드 등을 들 수 있고, 이 중에서도 특히 산화알루미늄, 산화지르코늄, 이산화규소, 이산화티타늄이 바람직하게 이용될 수 있다.
본 발명에서는 상기 연마제 조성물에 분산제를 더 첨가하여도 되는데, 이 경 우에는 그 농도를 0.08질량%이하로 제조한 반도체 장치 연마용 연마제 조성물이 바람직하다. 분산제로는 공지된 분산제가 사용될 수 있으며, 그 중 폴리유기카르복실산이 바람직하고, 가령 폴리아크릴산기 또는 폴리메타크릴산기를 포함하는 분산제를 들 수 있다. 본 발명에서는 상기 폴리유기카르복실산을 암모늄염, 또는 기타 유기 아민의 4차 아민 염으로서 상기 연마제 조성물에 사용하여도 무방하다.
본 발명의 연마제 조성물은 산화규소막과 질화규소막의 연마 속도의 선택비가 높다는 것을 특징으로 하며, 그 선택비가 적어도 10이상, 보다 바람직하게는 30이상, 더욱 바람직하게는 50이상일 수 있다. 게다가, 본 발명의 연마제 조성물을 이용함으로써, 연마면에 대한 손상이 격감하는 특징을 가지며, 연마후 웨이퍼로부터의 지립에 대한 세정성이 양호해진다는 특징이 있다.
다음으로, 본 연마제 조성물을 이용하여 반도체 장치에 쉘로우 트렌치 분리 구조를 형성하는 방법을 설명한다.
도면을 참조하여 설명하도록 한다. 도 1과 같이 실리콘 등의 반도체 기판(1)의 표면을 얇게 산화하여 산화규소막(2)을 형성한 후, CVD 등으로 질화규소막(3)을 가령 200nm의 두께로 퇴적한 다음, 예컨대 포토레지스트를 이용한 포토리소그래피법 등으로 질화규소막(3)의 쉘로우 트렌치를 형성할 소정의 위치에 가령 폭 500∼5000nm의 개구부를 형성한다.
다음으로, 개구부가 형성된 질화규소막(3)을 마스크로 하여 반도체 기판(1)을 선택적으로 에칭하고, 가령 깊이 500nm의 쉘로우 트렌치(4)를 형성한다.
표면에 질화규소막(3)을 가지는 반도체 기판(1)의 전체면에 산화규소막(5) 을, 예컨대 매립성이 양호한 바이어스 CVD법으로 퇴적하면, 트렌치(4)의 내부를 산화규소막(5)으로 완전히 메울 수 있다(도 2 참조).
이 상태에서 연마제 조성물을 이용한 평탄화 연마를 수행하면, 산화규소막(5)의 표면은 트렌치(4)상의 오목부를 가짐에도 불구하고, 평탄면으로서 점차 연마된다. 이와 같이 연마를 계속하면 연마 표면은 질화규소막(3)의 표면에 도달하는데, 그때까지 표면은 완전히 평탄화되고 트렌치(4)상의 오목부는 소실된다. 연마는 질화규소막(3)의 표면이 노출될 때까지 도달한 단계에서 종료된다. 이리 하여 도 3에 도시된 바와 같이, 쉘로우 트렌치 분리 구조(5')가 형성된다. 질화규소막(3)은 반도체 표면의 절연막으로서 그대로 이용되는 경우도 있으나 통상적으로는 도 4와 같이 제거된다.
상기와 같은 쉘로우 트렌치 분리 구조의 형성에 있어서 수행되는 평탄화 연마에서는, 산화규소막을 효율적으로 연마하기 위하여 그리고 연마를 질화규소막의 위치에서 확실히 정지하기 위하여, 산화규소와 질화규소의 연마 속도의 비, 즉 선택비가 높아야 한다. 또한, 평탄화 연마 후의 표면에 손상이 생기면, LSI의 특성을 열화시킬 가능성이 있으므로 바람직하지 않다.
본 발명의 연마제 조성물은 그 평탄화 연마를 수행하고 쉘로우 트렌치를 형성하는데 최적인 것으로서 개발된 것이다. 본 발명에 따른 연마제 조성물의 연마재 미립자의 입경, 첨가량, 킬레이트재의 종류, 첨가량 등을 적절히 선택함으로써, 상기 선택비로서 적어도 10이상, 바람직하게는 30이상, 50이상이 가능해지므로, 양호한 제어성으로 평탄화 연마를 수행할 수 있다. 또, 다른 이점으로서 연마 평면 의 손상도 없앨 수 있어 연마 후 웨이퍼로부터의 지립에 대한 세정성도 양호해진다.
본 발명의 연마제 조성물을 이용한 연마를 수행하는 방법은, 공지된 연마 방법, 화학적 기계 연마(CMP) 방법을 이용할 수 있다.
이하에서, 실시예를 들며 본 발명을 더욱 상세하게 설명할 것이며, 본 발명은 이들 실시예에 의해 한정되는 것은 결코 아니다.
실시예 1
시판되는 탄산 세륨으로부터 열처리에 의해 고순도 산화세륨을 준비하였다. 이 산화세륨은 평균 입경(d50) 0.2㎛, 1차 입경 0.08㎛, 순도 99.9질량%이상(화학 분석치 : Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U는 각각 3ppm이하)의 특성을 가진다. 다음으로, 상기 산화세륨 미립자를 1질량%, 에틸렌디아민테트라아세트산의 트리암모늄염(EDTA·H·3(NH4))을 0.3질량% 함유하고, 나머지는 물로 이루어진 슬러리상의 연마제 조성물을 제작하였다. 이 조성물에 있어서, EDTA·H·3(NH4)의 양은 산화세륨에 대하여 0.3질량비로 되도록 첨가되었다. 이 조성물의 pH값은 7.2였다. 그리고, 이 슬러리로부터 연마재 미립자를 제외한 수용액의 불순물 원소를 분석하였더니, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U에 대하여 상기 모든 원소의 농도는 0.5ppm이하였다.
다음으로 상기 연마재 슬러리의 이산화규소막 및 질화규소막에 대한 연마성능 평가를 이하의 방법으로 수행하였다.
[연마 조건]
피 연마제 : ① 6인치φ, 두께 625㎛의 실리콘 웨이퍼상에 CVD법으로 형성한 이산화규소막(막두께 약 1㎛)
② 6인치φ, 두께 625㎛의 실리콘 웨이퍼상에 CVD법으로 형성한 질화규소막(막두께 약 0.5㎛)
패드 : 2층 타입의 반도체 장치 연마용 패드(로델-니타(Rodel-Nitta)
주식회사 제조, IC1000/Suba400)
연마기 : 반도체 장치 연마용 단면 폴리싱 머신(스피드 팸(SpeedFam)
주식회사 제조, Model SH-24, 정반경(定盤徑) 610mm)
정반(surface plate) 회전 속도 : 70rpm
가공 압력 : 300gf/cm2
슬러리 공급속도 : 100ml/min
연마 시간 : 1min
[평가 항목과 평가 방법]
연마 속도 : 광 간섭식 막두께 측정 장치로 측정
손상 : 광학 현미경 암시야 관찰
(200배로 웨이퍼 표면 3%를 관찰하고, 검출 개수를 개/cm2로 환산)
잔류 지립 : 광학 현미경 암시야 관찰
(200배로 웨이퍼 표면 3%를 관찰하고, 검출 개수를 개/cm2로 환산)
상기한 연마 시험을 수행하고, 순수(純水)로 스크럽 세정하여 스핀 드라이한 웨이퍼에 대하여 평가한 바, 이산화규소막의 연마 속도는 4340Å/min의 높은 값이었으며, 질화규소막의 연마 속도는 36Å/min의 매우 낮은 값이었다. 따라서, 선택비는 121과 같은 큰 값이 된다.
또, 이산화규소막, 질화규소막 모두 손상이 전혀 확인되지 않았다.
더욱이, 잔류 지립에 대해서는 이산화규소막이 0.19개/cm2, 질화규소막이 0.38개/cm2로서 세정 레벨이 양호하였다.
실시예 2∼8
산화세륨 농도, EDTA·H·3(NH4) 농도를 바꾼 것 이외에는, 실시예 1와 동일한 슬러리를 만들어 동일하게 평가하였다. 그 결과는 표 1와 같다.
Figure 112007094654919-pat00001
실시예 9
실시예 1에 기재된 연마제 조성물에 폴리아크릴산 암모늄을 0.004질량%가 되도록 더 첨가하여 슬러리를 만들고, 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
실시예 10
킬레이트제를 EDTA·H·3(NH4)에서 β-알라닌디아세트산(β-ADA)로 대체하고, 암모니아수를 첨가함으로써 슬러리의 pH를 중성 부근으로 조정한 것 이외에는, 실시예 1과 동일한 조건으로 슬러리상의 연마제 조성물을 만들고, 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
실시예 11
킬레이트제를 EDTA·H·3(NH4)에서 니트릴로트리아세트산(NTA)으로 대체하고, 킬레이트제의 농도를 0.5질량%로 변경시키고 암모니아수를 첨가함으로써 슬러리-pH를 중성 부근으로 조정한 것 이외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
*실시예 12
킬레이트제를 EDTA·H·3(NH4)에서 히드록시에틸이미노디아세트산(HEIDA)으로 대체하고, 킬레이트제의 농도를 0.5질량%로 변경시키며 암모니아수를 첨가함으로써 슬러리의 pH를 중성 부근으로 조정한 것 이외에는 실시예 1과 동일한 조건으로 슬러리의 연마제 조성물을 만들어 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
실시예 13
킬레이트제를 EDTA·H·3(NH4)에서 아스파라긴디아세트산(ASDA)으로 대체하고, 킬레이트제의 농도를 0.5질량%로 변경시키며 암모니아수를 첨가함으로써 슬러리의 pH를 중성부근으로 조정한 것 이외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
실시예 14
킬레이트제를 EDTA·H·3(NH4)에서 에틸렌디아민디숙신산(EDDS)으로 대체하고, 킬레이트제의 농도를 0.5질량%로 바꾸고 암모니아수를 첨가함으로써 슬러리의 pH를 중성부근으로 조정한 것외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
비교예 1
EDTA·H·3(NH4)을 첨가하지 않은 것 이외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어 실시예와 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
킬레이트제가 존재하지 않으면, 선택비가 낮고 연마 후의 웨이퍼로부터의 지립 세정성이 불량해진다.
비교예 2
평균 입경(d50) = 1.9㎛, 1차 입경 0.13㎛의 산화세륨을 사용한 것 이외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어, 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
산화세륨의 평균 입경이 1.0㎛을 초과하면, 웨이퍼 표면에 다수의 손상이 발생한다.
비교예 3
평균 입경(d50) = 0.008㎛, 1차 입경 0.004㎛의 산화세륨을 사용한 것 이외에는, 실시예 1과 동일한 조건에서 슬러리상의 연마제 조성물을 만들어 실시예 1과 동일하게 평가하였다. 그 결과를 표 1에 나타낸다.
산화세륨의 평균 입경이 0.01㎛ 미만이면, 산화규소막의 연마 속도가 현저히 저하되어 실용적이지 않다.
본 발명의 연마제 조성물을 이용하면, 산화막인 이산화규소에 대한 연마 속도가 높고, 질화규소막의 연마 속도와의 선택비가 크므로, 높은 제어성에 의한 평탄화 연마가 가능하며, 연마 표면에 발생하는 손상이 적어 연마 후의 웨이퍼로부터의 지립 세정성도 양호하기 때문에, 질화규소를 스토퍼막으로 하는 쉘로우 트렌치 분리 구조의 형성을 위한 산화막, 대부분의 경우 이산화규소막을 연마할 때 사용하는 반도체 장치 연마용 연마제 조성물로서 매우 바람직하게 사용된다.
도 1은 반도체 기판에 산화규소막과 질화규소막을 형성한 후, 쉘로우 트렌치를 형성한 상태의 단면도이다.
도 2는 도 1의 트렌치에 산화규소막을 매립한 상태의 단면도이다.
도 3은 도 2의 매립된 산화규소막을 평탄화하여, 쉘로우 트렌치 분리 구조를 형성한 상태의 단면도이다.
도 4는 도 3의 쉘로우 트렌치 분리 구조를 형성한 상태에서 다시 질화규소막을 제거한 상태의 단면도이다.

Claims (11)

  1. 반도체 기판상에 질화규소막을 형성한 후, 질화규소막의 일부를 선택적으로 제거하여 반도체 기판을 노출시키고, 이어서 상기 질화규소막을 마스크로 하여 반도체 기판을 에칭하여 트렌치를 형성하며, 상기 질화규소막 및 상기 반도체 기판상에 산화규소막을 퇴적시켜 트렌치를 산화규소막으로 메우고, 질화규소막을 스토퍼로 하여 산화규소막을 평탄화 연마함으로써 상기 산화규소를 트렌치 내부에 선택적으로 남기는 공정에 있어서, 평탄화 연마를, 물, 연마재 미립자 및 킬레이트제를 포함하고, 상기 연마재가 산화세륨이며, 상기 산화세륨 미립자의 평균 입경이 0.1 내지 1.0㎛인 반도체 장치 연마용 연마제 조성물에 의해 수행함을 특징으로 하는 반도체 장치의 제조방법.
  2. 제 1항에 있어서, 상기 연마재가, 산화세륨 미립자와 다른 연마용 미립자로 이루어짐을 특징으로 하는 반도체 장치의 제조방법.
  3. 제 2항에 있어서, 상기 다른 연마용 미립자가, 산화알루미늄, 산화지르코늄, 이산화규소, 이산화티타늄, 이산화망간, 삼산화이망간, 산화크롬, 산화철, 산화주석, 산화아연, 알루미나 마그네시아 스피넬, 멀라이트, 지르콘, 수산화알루미늄, 수산화칼슘, 수산화마그네슘, 질화규소, 질화티타늄, 질화붕소, 탄화규소, 탄화티타늄, 다이아몬드로 이루어지는 그룹으로부터 선택된 적어도 1종임을 특징으로 하 는 반도체 장치의 제조방법.
  4. 제 1항에 있어서, 상기 산화세륨의 농도가 0.1 내지 10질량%이며, 킬레이트제의 첨가량이 상기 산화세륨의 질량에 대하여 0.01 내지 10질량비임을 특징으로 하는 반도체 장치의 제조방법.
  5. 제 2항 또는 제 3항에 있어서, 상기 산화세륨 미립자와 다른 연마용 미립자의 합계 미립자 농도가 0.1 내지 10질량%이고, 상기 킬레이트제의 첨가량이 상기 합계 미립자의 질량에 대하여 0.01 내지 10질량비임을 특징으로 하는 반도체 장치의 제조방법.
  6. 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 킬레이트제가, 에틸렌디아민테트라아세트산(EDTA), 시클로헥산디아민테트라아세트산(CyDTA), 니트릴로트리아세트산(NTA), 히드록시에틸에틸렌디아민트리아세트산(HEDTA), 디에틸렌트리아민펜타아세트산(DTPA), 트리에틸렌테트라민헥사아세트산(TTHA), L-글루타민산디아세트산(GLDA), 아미노트리(메틸렌포스폰산), 1-히드록시에틸리덴-1,1-디포스폰산, 에틸렌디아민테트라(메틸렌포스폰산), 디에틸렌트리아민펜타(메틸렌포스폰산), β-알라닌디아세트산(β-ADA), α-알라닌디아세트산(α-ADA), 아스파라긴디아세트산(ASDA), 에틸렌디아민디숙신산(EDDS), 이미노디아세트산(IDA), 히드록시에틸이미노디아세트산(HEIDA), 1,3-프로판디아민테트라아세트산(1,3-PDTA)으로 이루어진 그 룹으로부터 선택되는 적어도 1종의 화합물, 또는 그 염임을 특징으로 하는 반도체 장치의 제조방법.
  7. 반도체 기판상에 질화규소막을 형성한 후, 질화규소막의 일부를 선택적으로 제거하여 반도체 기판을 노출시키고, 이어서 상기 질화규소막을 마스크로 하여 반도체 기판을 에칭하여 트렌치를 형성하며, 상기 질화규소막 및 상기 반도체 기판상에 산화규소막을 퇴적시켜 트렌치를 산화규소막으로 메우고, 질화규소막을 스토퍼로 하여 산화규소막을 평탄화 연마함으로써 상기 산화규소를 트렌치 내부에 선택적으로 남기는 공정에 있어서, 평탄화 연마를, 물, 연마재 미립자, 킬레이트제, 및 분산제를 포함하고, 상기 연마재가 산화세륨이며, 상기 산화세륨 미립자의 평균 입경이 0.1 내지 1.0㎛이고, 상기 분산제가 0.08질량% 이하의 농도로 포함되는 반도체 장치 연마용 연마제 조성물에 의해 수행함을 특징으로 하는 반도체 장치의 제조방법.
  8. 제 7항에 있어서, 상기 분산제가, 폴리아크릴산기 또는 폴리메타크릴산기를 포함하는 분산제임을 특징으로 하는 반도체 장치의 제조방법.
  9. 제 1항 또는 제 7항에 있어서, 상기 반도체 장치 연마용 연마제 조성물에서, 연마재 미립자를 제외한 연마제 조성물중에, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U의 원소로 이루어지는 그룹으로부터 선택된 적어도 1종의 원소가 불순물로서 함유되며, 함유되는 각 원소의 함유 농도가 각각 20ppm이하임을 특징으로 하는 반도체 장치의 제조방법.
  10. 제 1항에 있어서, 상기 산화세륨 미립자가, 그 순도가 99.9질량%이상이며, Mg, Al, K, Ca, Fe, Ni, Cu, Mn, Th, U의 원소로 이루어지는 그룹으로부터 선택된 적어도 1종이며, 함유되는 각 원소의 함유 농도가 각각 30ppm이하임을 특징으로 하는 반도체 장치의 제조방법.
  11. 제 1항에 있어서, 상기 산화세륨의 1차 입경이 0.02㎛ 내지 0.2㎛임을 특징으로 하는 반도체 장치의 제조방법.
KR1020077030868A 2000-04-13 2001-04-12 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법 KR100863088B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000112532 2000-04-13
JPJP-P-2000-00112532 2000-04-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020017016002A Division KR100826725B1 (ko) 2000-04-13 2001-04-12 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080005313A KR20080005313A (ko) 2008-01-10
KR100863088B1 true KR100863088B1 (ko) 2008-10-13

Family

ID=18624686

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020017016002A KR100826725B1 (ko) 2000-04-13 2001-04-12 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법
KR1020077030868A KR100863088B1 (ko) 2000-04-13 2001-04-12 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020017016002A KR100826725B1 (ko) 2000-04-13 2001-04-12 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법

Country Status (5)

Country Link
EP (1) EP1274123A4 (ko)
KR (2) KR100826725B1 (ko)
AU (1) AU4875601A (ko)
TW (1) TW586157B (ko)
WO (1) WO2001080296A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1580802A4 (en) * 2002-12-31 2007-03-28 Sumco Corp CHEMICAL MECHANICAL POLISHING GROWER COMPOSITION, SEMICONDUCTOR ELEMENT SURFACE PLANARIZATION METHOD IN WHICH THE COMPOSITION IS USED, AND METHOD OF ADJUSTING THE SELECTION RATE OF SAID COMPOSITION
JP3875668B2 (ja) * 2003-08-26 2007-01-31 三井金属鉱業株式会社 フッ素を含有するセリウム系研摩材およびその製造方法
CN1849264B (zh) * 2003-09-12 2010-09-22 日立化成工业株式会社 铈盐、其制造方法、氧化铈以及铈系研磨剂
KR100771074B1 (ko) * 2003-10-22 2007-10-29 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 액상조성물, 그 제조방법, 저유전율막, 연마재 및 전자부품
KR100672940B1 (ko) 2004-08-03 2007-01-24 삼성전자주식회사 금속막을 위한 화학적기계적 연마 슬러리 및 이를 이용한금속막의 화학적기계적 연마 방법
KR100603136B1 (ko) * 2004-08-20 2006-07-20 테크노세미켐 주식회사 텅스텐막 연마용 ｃｍｐ 조성물
TW200619368A (en) * 2004-10-28 2006-06-16 Nissan Chemical Ind Ltd Polishing composition for silicon wafer
JP4876215B2 (ja) * 2005-01-21 2012-02-15 独立行政法人産業技術総合研究所 Ｃｍｐ研磨方法、ｃｍｐ研磨装置、及び半導体デバイスの製造方法
DE102005017372A1 (de) * 2005-04-14 2006-10-19 Degussa Ag Wässrige Ceroxiddispersion
US20090056231A1 (en) * 2007-08-28 2009-03-05 Daniela White Copper CMP composition containing ionic polyelectrolyte and method
JP5108134B1 (ja) * 2011-05-20 2012-12-26 株式会社オハラ 情報記録媒体用基板の製造方法
US9437446B2 (en) 2012-05-30 2016-09-06 Kuraray Co., Ltd. Slurry for chemical mechanical polishing and chemical mechanical polishing method
JP6016301B2 (ja) 2013-02-13 2016-10-26 昭和電工株式会社 単結晶ＳｉＣ基板の表面加工方法、その製造方法及び単結晶ＳｉＣ基板の表面加工用研削プレート
KR101464881B1 (ko) * 2013-06-10 2014-11-25 오씨아이 주식회사 금속 제거용 킬레이트제를 포함하는 웨이퍼 세정용 알칼리 수용액
CN106115612B (zh) * 2016-07-11 2017-11-17 中国电子科技集团公司第四十五研究所 一种晶圆平坦化方法
KR102429708B1 (ko) * 2020-08-05 2022-08-05 주식회사 아이에스티이 기판 폴리싱을 위한 세륨옥사이드-징크옥사이드 합금 연마입자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029515A1 (en) * 1996-12-30 1998-07-09 Cabot Corporation Composition for oxide cmp

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1347428A1 (ru) * 1985-07-26 1991-06-07 Предприятие П/Я Х-5476 Суспензи дл обработки стекл нных изделий
JPH0770553A (ja) * 1993-09-01 1995-03-14 Asahi Glass Co Ltd 研磨液及び基体の研磨方法
EP0773270B1 (en) * 1995-11-10 2001-01-24 Tokuyama Corporation Polishing slurries and a process for the production thereof
JPH10102040A (ja) * 1996-09-30 1998-04-21 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
JP3709044B2 (ja) * 1996-10-17 2005-10-19 昭和電工株式会社 ガラス研磨用研磨材組成物およびその製造方法
JPH10309660A (ja) * 1997-05-07 1998-11-24 Tokuyama Corp 仕上げ研磨剤
JPH1121545A (ja) * 1997-06-30 1999-01-26 Fujimi Inkooporeetetsudo:Kk 研磨用組成物
JPH11181403A (ja) * 1997-12-18 1999-07-06 Hitachi Chem Co Ltd 酸化セリウム研磨剤及び基板の研磨法
EP1061111B1 (en) * 1998-02-24 2004-05-06 Showa Denko Kabushiki Kaisha Abrasive composition for polishing semiconductor device and process for producing semiconductor device with the same
JP3560484B2 (ja) * 1998-08-05 2004-09-02 昭和電工株式会社 Ｌｓｉデバイス研磨用研磨材組成物及び研磨方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998029515A1 (en) * 1996-12-30 1998-07-09 Cabot Corporation Composition for oxide cmp

Also Published As

Publication number Publication date
KR20080005313A (ko) 2008-01-10
KR20020026877A (ko) 2002-04-12
EP1274123A4 (en) 2007-03-07
KR100826725B1 (ko) 2008-04-30
TW586157B (en) 2004-05-01
WO2001080296A1 (fr) 2001-10-25
AU4875601A (en) 2001-10-30
EP1274123A1 (en) 2003-01-08

Similar Documents

Publication Publication Date Title
EP1061111B1 (en) Abrasive composition for polishing semiconductor device and process for producing semiconductor device with the same
KR100863088B1 (ko) 반도체 장치 연마용 연마제 조성물 및 이것을 이용한반도체 장치의 제조 방법
US6733553B2 (en) Abrasive composition for polishing semiconductor device and method for producing semiconductor device using the same
US8617994B2 (en) Polishing liquid composition
US9701871B2 (en) Composition and method for polishing bulk silicon
US6451696B1 (en) Method for reclaiming wafer substrate and polishing solution compositions therefor
EP1918340A2 (en) Polishing composition and polishing method
US20080283502A1 (en) Compositions, methods and systems for polishing aluminum oxide and aluminum oxynitride substrates
US20110223840A1 (en) Polishing Composition and Polishing Method Using The Same
TWI524403B (zh) 半導體晶圓的再生方法及研磨用組成物
US20160108285A1 (en) Cobalt dishing control agents
JP2010109370A (ja) 半導体ウェーハの両面をポリッシングする方法
EP0853335A2 (en) Slurry and process for the mechano-chemical polishing of semiconductor devices
JP6010020B2 (ja) バルクシリコンの研磨組成物及び研磨方法
JP2005268667A (ja) 研磨用組成物
JP7237933B2 (ja) 研磨用組成物
JP7253335B2 (ja) 研磨用組成物、その製造方法および研磨用組成物を用いた研磨方法
CN112552824B (zh) 研磨用组合物和研磨方法
TW202122551A (zh) 研磨用組成物

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 11